KR20070030034A - Stacked semiconductor package - Google Patents

Stacked semiconductor package Download PDF

Info

Publication number
KR20070030034A
KR20070030034A KR1020050084779A KR20050084779A KR20070030034A KR 20070030034 A KR20070030034 A KR 20070030034A KR 1020050084779 A KR1020050084779 A KR 1020050084779A KR 20050084779 A KR20050084779 A KR 20050084779A KR 20070030034 A KR20070030034 A KR 20070030034A
Authority
KR
South Korea
Prior art keywords
package
circuit board
unit
semiconductor
stacked
Prior art date
Application number
KR1020050084779A
Other languages
Korean (ko)
Inventor
최장석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050084779A priority Critical patent/KR20070030034A/en
Publication of KR20070030034A publication Critical patent/KR20070030034A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Abstract

A stacked semiconductor package is provided to improve a heat radiation characteristic by broadening a contact area of a circuit board of a unit package and external air. A plurality of unit packages(10) are prepared of which each includes a circuit board and a semiconductor chip electrically connected to the circuit board. The circuit board of a part of the unit packages has a broader area than that of the rest of the unit packages. The circuit board of a unit package having a broader area can be a circuit board of an intermediately stacked unit package.

Description

적층 반도체 패키지{Stacked semiconductor package} Stacked semiconductor package

도 1은 본 발명의 일 실시예에 따른 적층 반도체 패키지의 단면도이다. 1 is a cross-sectional view of a multilayer semiconductor package according to an embodiment of the present invention.

도 2는 도 1의 적층 반도체 패키지가 다수 장착된 모듈의 개념도이다.FIG. 2 is a conceptual diagram of a module in which the multilayer semiconductor package of FIG. 1 is mounted.

도 3은 본 발명의 다른 실시예에 따른 적층 반도체 패키지의 단면도이다.3 is a cross-sectional view of a multilayer semiconductor package according to another embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명> <Explanation of symbols on main parts of the drawings>

10 : 단위 패키지 12 : 회로 기판10: unit package 12: circuit board

20 : 모듈 기판 50 : 접착제20: module substrate 50: adhesive

60 : 방열판 70 : 방열 부재60: heat sink 70: heat dissipation member

본 발명은 적층 반도체 패키지에 관한 것으로서, 보다 상세하게는 방열 특성이 향상된 적층 반도체 패키지를 제공하는 것이다.The present invention relates to a laminated semiconductor package, and more particularly, to provide a laminated semiconductor package having improved heat dissipation characteristics.

최근 전자 휴대기기의 소형화로 인해서 반도체 패키지의 크기는 점점 소형화, 박형화 및 경량화를 추구하고 있다. 반면에 반도체 패키지(package) 위에 실장되는 반도체 칩의 용량은 증대되고 있다. 하지만 반도체 칩의 용량을 증대시키기 위해서는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 요구된다. 이와 같은 기술은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서, 최근에 개발된 반도체 칩 또는 반도체 패키지를 제조하는데 있어서, 2차원뿐 아니라 3차원, 다차원으로 적층하는 적층 패키지에 대한 연구가 진행되고 있다. 다수개의 반도체 칩을 적층하여 제조된 적층 패키지는 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나다. Due to the recent miniaturization of electronic portable devices, the size of a semiconductor package is increasingly being miniaturized, thinned, and lightweight. On the other hand, the capacity of semiconductor chips mounted on semiconductor packages is increasing. However, in order to increase the capacity of the semiconductor chip, a technique for manufacturing a larger number of cells in a limited space of the semiconductor chip is required. Such a technique requires a high level of technology and a lot of development time, such as requiring a precise fine line width. Therefore, in manufacturing a recently developed semiconductor chip or semiconductor package, research has been conducted on a laminated package laminated not only in two dimensions but also in three dimensions and multi dimensions. A stack package manufactured by stacking a plurality of semiconductor chips can achieve high integration, and also has excellent responsiveness to thin and short reduction of semiconductor products.

반도체 패키지에서는, 반도체 칩의 고속동작에 의해 발생되는 열을 외부로 신속히 방출시킴으로써, 과도한 발열로 인한 반도체 칩의 오동작을 막는 것이 중요하다. 발생된 열로 인하여, 회로적으로 신호전달이 지연되어 신호 처리 속도를 저하시키거나, 또는 반도체 패키지의 몸체 자체의 크랙(crack)을 유발하거나 심한 경우 깨질 수도 있기 때문이다. 따라서, 반도체 패키지에서는 방열을 위하여 반도체 칩 상부에 방열판(heat spreader)을 부착하여 열을 발산시킨다. 한편, 반도체 패키지로부터 모듈 기판쪽으로 열을 방출할 수도 있다.In the semiconductor package, it is important to prevent the malfunction of the semiconductor chip due to excessive heat generation by quickly dissipating heat generated by the high speed operation of the semiconductor chip to the outside. This is because the generated heat may cause signal transmission to be delayed in circuits, thereby slowing down the signal processing speed, causing a crack in the body of the semiconductor package itself, or breaking in severe cases. Therefore, in the semiconductor package, a heat spreader is attached to the upper portion of the semiconductor chip to dissipate heat to dissipate heat. On the other hand, heat may be released from the semiconductor package toward the module substrate.

하지만, 다차원으로 적층된 패키지의 구조에서는, 최고(最高) 위치의 반도체 패키지의 상부에 방열판을 부착하고, 최저(最低) 위치의 반도체 패키지의 하부로부터 모듈 기판쪽으로 방열을 도모한다 하더라도, 중간 위치의 반도체 패키지의 발열이 잘 안될 수 있다. 중간 위치의 반도체 패키지는 단위 체적당 방출되어야 하는 열이 급격하게 증대하는데 반해, 대류에 의한 열 전달은 원활하지 않음으로써 발열이 쉽지 않다.However, in the structure of a multi-dimensionally stacked package, even if a heat sink is attached to the upper part of the semiconductor package in the highest position and heat is radiated from the lower part of the semiconductor package in the lowest position to the module substrate, The heat generation of the semiconductor package may be difficult. While the semiconductor package in the intermediate position rapidly increases the heat to be released per unit volume, heat transfer by convection is not easy and heat generation is not easy.

본 발명이 이루고자 하는 기술적 과제는 열 방출 특성이 향상된 적층 반도체 패키지를 제공하는데 있다.An object of the present invention is to provide a laminated semiconductor package with improved heat dissipation characteristics.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the above-mentioned problem, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 적층 반도체 패키지가 제공된다. 적층 반도체 패키지는 적층된 다수의 단위 패키지로, 상기 각 패키지는 회로 기판과, 회로 기판과 전기적으로 연결된 반도체 칩을 포함하는 다수의 단위 패키지를 포함하되, 패키지 내부의 열을 외부로 방열하기 위해 　일부의 단위 패키지의 회로 기판은 나머지 단위 패키지의 회로 기판보다 더 넓은 면적을 갖는 단위 패키지를 포함한다.In accordance with an aspect of the present invention, there is provided a multilayer semiconductor package. The multilayer semiconductor package is a plurality of stacked unit packages, each package including a circuit board and a plurality of unit packages including a semiconductor chip electrically connected to the circuit board, and each part of the package includes a plurality of unit packages for dissipating heat inside the package to the outside. The circuit board of the unit package of includes a unit package having a larger area than the circuit board of the remaining unit package.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 적층 반도체 패키지가 제공된다. 적층 반도체 패키지는 적층된 다수의 단위 패키지로, 각 패키지는 회로 기판과, 회로 기판과 전기적으로 연결된 반도체 칩을 포함하는 다수의 단위 패키지를 포함하되, 패키지 내부의 열을 외부로 방열하기 위해　적어도 하나의 단위 패키지의 회로 기판은 방열 부재를 포함한다.In accordance with another aspect of the present invention, there is provided a laminated semiconductor package. A stacked semiconductor package is a plurality of stacked unit packages, each package including a plurality of unit packages including a circuit board and a semiconductor chip electrically connected to the circuit board, and at least one of the plurality of unit packages to dissipate heat inside the package to the outside. The circuit board of the unit package includes a heat dissipation member.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. It is provided to fully convey the scope of the invention to those skilled in the art, and the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 적층 반도체 패키지 단면도이다. 1 is a cross-sectional view of a laminated semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 다차원으로 적층된 적층 반도체 패키지(100)는 차례로 적층된 단위 패키지(10), 모듈 기판(20), 방열판(60)을 포함한다.Referring to FIG. 1, a multi-layer stacked semiconductor package 100 includes a unit package 10, a module substrate 20, and a heat sink 60 that are sequentially stacked.

우선, 적층 반도체 패키지(100)는 볼 그리드 어레이(Ball Grid Array; BGA) 형태의 단위 패키지(10)가 다차원으로 적층된다.First, in the multilayer semiconductor package 100, a unit package 10 having a ball grid array (BGA) type is stacked in multiple dimensions.

방열판(60)은 최상의 단위 패키지(10) 위에 형성되어, 발열시킬 수 있도록 형성되어 있다. 이 방열판(60)으로는 열전도성이 우수한 소재, 예컨대, 철, 알루미늄, 구리, 구리 합금, 다이아몬드가 첨가된 열전도성 부재등일 수 있다. 이러한 방열판(60)을 통해 전도의 형태로 열 전달이 이루어져 단위 패키지(10)에 발생된 열이 외부로 방출 또는 분산된다.The heat sink 60 is formed on the best unit package 10 and is formed to generate heat. The heat sink 60 may be a material having excellent thermal conductivity, such as iron, aluminum, copper, a copper alloy, a thermally conductive member to which diamond is added, and the like. Heat is transferred in the form of conduction through the heat sink 60 so that heat generated in the unit package 10 is released or dispersed to the outside.

접착제(50)는 단위 패키지(10)와 방열판(60)을 부착시킨다. 접착제(50)는 열전도성이 양호한 금속성 접착제를 사용할 수 있다.The adhesive 50 attaches the unit package 10 and the heat sink 60. The adhesive 50 can use a metallic adhesive with good thermal conductivity.

그리고, 모듈 기판(20) 위에는 최하부의 단위 패키지(10)가 장착된다. 단위 패키지(10)로부터 모듈 기판(20)을 통해 전도의 형태로 열이 방출될 수 있다. The lowermost unit package 10 is mounted on the module substrate 20. Heat may be released from the unit package 10 through the module substrate 20 in the form of conduction.

다음은 단위 패키지(10)를 자세히 설명하기로 한다. 단위 패키지(10)는, 회로 기판(11 또는 12a), 반도체 칩(31), 솔더 볼(40a)을 포함한다.Next, the unit package 10 will be described in detail. The unit package 10 includes a circuit board 11 or 12a, a semiconductor chip 31, and solder balls 40a.

단위 패키지(10)를 살펴보면, 회로 기판(11) 위에 반도체 칩(31)이 장착된다. 반도체 칩(31)은 열전도성 접착제(미도시)에 의해 회로 기판(11) 위에 접착될 수 있다. 여기서, 회로 기판(11)은 금속 패턴이 형성된 인쇄 회로 기판(Printed Circuit Board; PCB)이다.Looking at the unit package 10, the semiconductor chip 31 is mounted on the circuit board 11. The semiconductor chip 31 may be attached onto the circuit board 11 by a thermally conductive adhesive (not shown). Here, the circuit board 11 is a printed circuit board (PCB) on which a metal pattern is formed.

와이어(wire; 32)를 본딩함으로써 반도체 칩(31)과 회로 기판(11)을 연결한다. 이때, 전극 패드(33)는 반도체 칩(31)과 와이어(32) 사이에 형성되어 전기적으로 연결되도록 한다. 이로써, 반도체 칩(31)은 회로 기판(11)과 전기적으로 연결될 수 있다. 이때 와이어(32)는 전도성을 높인 금 도금된 물질일 수 있다.  The semiconductor chip 31 and the circuit board 11 are connected by bonding a wire 32. At this time, the electrode pad 33 is formed between the semiconductor chip 31 and the wire 32 to be electrically connected. As a result, the semiconductor chip 31 may be electrically connected to the circuit board 11. In this case, the wire 32 may be a gold plated material having high conductivity.

몰딩(34)을 형성하여, 와이어(32) 본딩된 반도체 칩(31)을 외부환경으로부터 보호한다. 몰딩(34)의 재질은 에폭시 몰드 컴파운드(Epoxy Mold Compound; EMC)와 같은 재질일 수 있다. 이 몰딩(34)의 형성 방법으로는 통상적인 트랜스퍼 몰딩 방법(transfer molding method)으로 진행할 수도 있고, 포팅 방법(potting method)으로 진행할 수도 있다.The molding 34 is formed to protect the semiconductor chip 31 bonded to the wire 32 from the external environment. The material of the molding 34 may be a material such as an epoxy mold compound (EMC). As the method for forming the molding 34, the process may proceed with a conventional transfer molding method or a potting method.

다음으로, 솔더 볼(40a)은 상부 회로 기판과 하부 회로 기판을 연결한다. 그러므로, 반도체 패키지(10)의 기판 하부에 솔더링(soldering)에 의한 솔더 볼(40a)이 형성된다. 솔더 볼(40a)의 피치(pitch)는 1mm 이하 예컨대, 0.8mm, 0.75mm, 0.65mm 또는 0.5mm가 되도록 형성된다. 또한, 솔더 볼(40a)은 어레이 형태로 형성되며, 반도체 칩(31)의 신호를 외부로 전달한다. 따라서, 반도체 칩(31)의 전기적 신호는 솔더 볼(40a)을 통하여 외부로 전달되거나 하부 회로 기판으로 전달될 수 있다. 본 발명에서는 볼 그리드 어레이 형태의 패키지를 설명하지만, 이에 제한되는 것은 아니다. 반도체 소자의 구조나 특징에 따라 플라스틱 또는 세라믹 재질의 핀 그리드 어레이(pin grid array) 형태의 패키지, 랜드 그리드 어레이(land grid array) 형태의 패키지 및 쿼드 플랫(quad flat) 형태의 패키지 등 일 수 있다.Next, the solder ball 40a connects the upper circuit board and the lower circuit board. Therefore, solder balls 40a are formed on the lower portion of the substrate of the semiconductor package 10 by soldering. The pitch of the solder balls 40a is formed to be 1 mm or less, for example, 0.8 mm, 0.75 mm, 0.65 mm or 0.5 mm. In addition, the solder balls 40a are formed in an array form and transmit signals of the semiconductor chip 31 to the outside. Therefore, the electrical signal of the semiconductor chip 31 may be transmitted to the outside through the solder ball 40a or to the lower circuit board. The present invention describes a package in the form of a ball grid array, but is not limited thereto. Depending on the structure or characteristics of the semiconductor device, the package may be a pin grid array package of plastic or ceramic material, a land grid array package, a quad flat package, or the like. .

특히, 본 발명의 일 실시예에 따른 회로 기판(12a)은 패키지 내부의 열을 외부로 방열하기 위해 다른 회로 기판(11)보다 더 넓은 면적을 갖는다. 따라서, 중간에 적층된 단위 패키지(10)의 발생되는 열을 방출할 수 있다. 다차원의 적층 구조상, 중간에 적층되는 단위 패키지(10)의 열방출 및 분산은 취약하다. 방열판(60) 및 모듈 기판(20)과 소정의 거리가 있어 방열하기 위한 거리가 멀어지고, 거리가 멀어짐으로 열 전달의 속도가 저하되어 방열이 원활하지 않다. 하지만, 본 발명의 중간에 적층된 단위 패키지(10)의 회로 기판(12a)은, 외부 공기와의 접촉 면적을 확장하도록 기판의 길이를 연장함으로써, 더 넓은 면적을 갖는 회로 기판으로 인해 열 방출을 향상시킬 수 있다. 자세히 설명하면, 발생된 열은 봉지 수지로 형성된 회로 기판(12a)을 통해 대류의 형태로 열 방출이 된다. 즉, 넓이가 소정 넓어진 기판(12a)으로 인해, 차가운 외부 공기와의 접촉 면적이 넓어지므로, 패키지 내부에서 발생된 열과 차가운 외부 공기와의 열의 대류가 활발하게 된다. 이로써, 중간에 적층된 단위 패키지(10)의 발생된 열을 방출하는 것을 향상시킬 수 있다.In particular, the circuit board 12a according to an embodiment of the present invention has a larger area than other circuit boards 11 to dissipate heat inside the package to the outside. Therefore, the generated heat of the unit package 10 stacked in the middle may be released. Due to the multi-dimensional stacking structure, heat dissipation and dispersion of the unit package 10 stacked in the middle are weak. There is a predetermined distance from the heat sink 60 and the module substrate 20, the distance for heat dissipation is far, and the distance is far away, the speed of heat transfer is reduced, the heat dissipation is not smooth. However, the circuit board 12a of the unit package 10 stacked in the middle of the present invention extends the length of the board to expand the contact area with the outside air, thereby preventing heat dissipation due to the circuit board having a larger area. Can be improved. In detail, the generated heat is released in the form of convection through the circuit board 12a formed of the encapsulating resin. That is, due to the substrate 12a having a predetermined width, the contact area with the cold outside air becomes wider, so that convection of heat generated inside the package with heat of the cold outside air becomes active. As a result, it is possible to improve the dissipation of generated heat of the unit package 10 stacked in the middle.

이는, 별도의 방열판을 추가 형성하지 않고, 기판(12a)의 길이를 확장함으로써 외부 공기와의 접촉 면적을 넓혀 열방출을 향상시킬 수 있음으로 제조공정이 간단하다. 또한, 추가의 방열판을 적층하지 않음으로써 전체 모듈의 두께도 증가하지 않게 제조할 수 있다. The manufacturing process is simple because the heat dissipation plate can be expanded by extending the length of the substrate 12a without further forming a heat sink, thereby improving heat dissipation. Further, by not stacking additional heat sinks, the thickness of the entire module can be produced without increasing.

본 발명에서는 설명의 편의상, 중간에 적층된 단위 패키지(10)중 임의의 기판(12a)을 택하여 설명하였으나 이에 제한되는 것은 아니다. 더 하부의 기판일 수 있으며, 중간에 적층된 단위 패키지(10)의 회로 기판에 모두 적용될 수도 있다. 또한, 최상부나 최하부에 위치한 단위 패키지(10)의 회로 기판에도 모두 적용하여 방열을 더욱 향상시킬 수 있다. 그러나, 적층된 패키지 구조상, 중간의 위치에 적층된 단위 패키지의 방열이 가장 취약하므로 여기서는 중간 위치의 적층된 단위 패키지를 설명하였다.In the present invention, for convenience of description, any substrate 12a of the unit package 10 stacked in the middle is selected and described, but is not limited thereto. It may be a lower substrate, it may be applied to all of the circuit board of the unit package 10 stacked in the middle. In addition, the heat dissipation may be further improved by applying to all of the circuit boards of the unit package 10 located at the top or bottom. However, due to the stacked package structure, heat dissipation of the unit packages stacked in the intermediate position is the weakest, so the stacked unit packages in the intermediate position have been described.

도 2는 도 1의 적층 반도체 패키지가 다수 장착된 반도체 모듈의 개념도이다.2 is a conceptual diagram illustrating a semiconductor module in which a plurality of stacked semiconductor packages of FIG. 1 are mounted.

도 2를 참조하여 설명하면, 도 1의 적층 반도체 패키지(100)와 같은 구조로 형성되는 다수의 패키지(200, 300, 400)가 모듈 기판(20) 위에 형성되어 있다. 마찬가지로, 중간에 적층된 단위 패키지의 회로 기판은 다른 회로 기판보다 넓은 면적을 갖는다. 각 반도체 패키지(100, 200, 300, 400) 중 넓은 면적을 갖도록 형성되는 반도체 패키지의 회로 기판은, 방열을 위하여 임의의 회로 기판이 선택될 수 있다. Referring to FIG. 2, a plurality of packages 200, 300, and 400 formed in the same structure as the stacked semiconductor package 100 of FIG. 1 are formed on the module substrate 20. Similarly, the circuit boards of unit packages stacked in the middle have a larger area than other circuit boards. As the circuit board of the semiconductor package formed to have a large area among the semiconductor packages 100, 200, 300, and 400, any circuit board may be selected for heat dissipation.

도 3은 본 발명의 다른 실시예에 따른 적층 반도체 패키지 단면도이다. 설명 의 편의상, 일 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 3 is a cross-sectional view of a laminated semiconductor package according to another embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of one embodiment are denoted by the same reference numerals, and therefore description thereof is omitted.

다른 실시예에 따른 적층 반도체 패키지(101)는, 도 3에 나타낸 바와 같이, 일 실시예의 적층 반도체 패키지(100)와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 2에 도시된 바와 같이 중간에 적층된 단위 패키지(10)의 회로 기판(12b)은 다른 회로 기판(11)과 같은 면적을 갖는다. 그러나, 중간에 적층된 단위 패키지(10)의 발생되는 열을 방출하기 위하여 방열 부재(70)가 장착된다. 방열 부재(70)는 방열판(60)과 같은 열전도성이 우수한 알루미늄, 구리, 구리 합금, 다이아몬드 등이 첨가된 열전도성 부재일 수 있다. 또한, 방열 기능을 할 수 있도록 화학 기상 증착(CVD)으로 증착된 열전도성 재질일 수 있다. 열전도성을 이용하여 중간에 적층된 단위 패키지(10)에서 발생된 열을 외부로 방출할 수 있다.As shown in FIG. 3, the multilayer semiconductor package 101 according to another embodiment has a structure basically the same as that of the multilayer semiconductor package 100 of an embodiment except for the following. That is, the circuit board 12b of the unit package 10 stacked in the middle as shown in FIG. 2 has the same area as the other circuit boards 11. However, the heat dissipation member 70 is mounted to dissipate the generated heat of the unit package 10 stacked in the middle. The heat dissipation member 70 may be a heat conductive member to which aluminum, copper, a copper alloy, diamond, etc. having excellent thermal conductivity, such as the heat sink 60, is added. In addition, the material may be a thermally conductive material deposited by chemical vapor deposition (CVD) to perform a heat dissipation function. The heat generated from the unit package 10 stacked in the middle may be released to the outside using the thermal conductivity.

본 발명의 다른 실시예에 따른 적층 반도체 패키지(101)는 방열 부재(70)를 장착함으로써, 중간에 적층된 반도체 패키지의 열을 방출 및 분산할 수 있다.In the multilayer semiconductor package 101 according to another exemplary embodiment of the present invention, the heat dissipation member 70 may be mounted to dissipate and dissipate heat of the semiconductor packages stacked in the middle.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention belongs may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. You will understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상기한 바와 같이 본 발명의 반도체 소자 제조용 장비에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.As described above, the semiconductor device manufacturing apparatus of the present invention has one or more of the following effects.

첫째, 다차원으로 적층된 적층 반도체 패키지에 있어서, 단위 패키지의 회로 기판의 외부 공기와의 접촉 면적을 넓힘으로써 방열을 향상시킬 수 있다.First, in a multi-layer stacked semiconductor package, heat dissipation may be improved by increasing a contact area with external air of a circuit board of a unit package.

둘째, 방열이 향상된 적층 반도체 패키지를 제공함으로써, 동작 특성에 영향을 미치지 않는 반도체 소자를 제공할 수 있다.Second, by providing a laminated semiconductor package with improved heat dissipation, it is possible to provide a semiconductor device that does not affect operating characteristics.

셋째, 방열이 향상된 적층 반도체 패키지를 제공함으로써, 생산 수율이 향상될 수 있다.Third, by providing a laminated semiconductor package with improved heat dissipation, the production yield can be improved.

Claims (5)

적층된 다수의 단위 패키지로, 상기 각 패키지는 회로 기판과, 상기 회로 기판과 전기적으로 연결된 반도체 칩을 포함하는 다수의 단위 패키지를 포함하되,A plurality of stacked unit packages, each package includes a plurality of unit packages including a circuit board and a semiconductor chip electrically connected to the circuit board, 패키지 내부의 열을 외부로 방열하기 위해 상기　 일부의 단위 패키지의 회로 기판은 상기 나머지 단위 패키지의 회로 기판보다 더 넓은 면적을 갖는 적층 반도체 패키지.And a circuit board of the unit package having a larger area than the circuit board of the remaining unit package to dissipate heat inside the package to the outside. 제 1 항에 있어서, The method of claim 1, 상기 더 넓은 면적을 갖는 단위 패키지의 회로 기판은 중간 적층된 단위 패키지의 회로 기판인 적층 반도체 패키지.The circuit board of the unit package having a larger area is a circuit board of the intermediate stacked unit package. 적층된 다수의 단위 패키지로, 상기 각 패키지는 회로 기판과, 상기 회로 기판과 전기적으로 연결된 반도체 칩을 포함하는 다수의 단위 패키지를 포함하되,A plurality of stacked unit packages, each package includes a plurality of unit packages including a circuit board and a semiconductor chip electrically connected to the circuit board, 패키지 내부의 열을 외부로 방열하기 위해 상기　적어도 하나의 단위 패키지의 회로 기판은 방열 부재를 포함하는 적층 반도체 패키지.The circuit board of the at least one unit package includes a heat dissipation member to dissipate heat inside the package to the outside. 제 3 항에 있어서, The method of claim 3, wherein 상기 방열 부재는 열전도성의 부재로 형성되는 적층 반도체 패키지.The heat dissipation member is a laminated semiconductor package formed of a thermally conductive member. 제 1항 내지 제 4항 중 어느 한 항의 적층 반도체 패키지를 포함하는 반도체 모듈.A semiconductor module comprising the multilayer semiconductor package of claim 1.
KR1020050084779A 2005-09-12 2005-09-12 Stacked semiconductor package KR20070030034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050084779A KR20070030034A (en) 2005-09-12 2005-09-12 Stacked semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084779A KR20070030034A (en) 2005-09-12 2005-09-12 Stacked semiconductor package

Publications (1)

Publication Number Publication Date
KR20070030034A true KR20070030034A (en) 2007-03-15

Family

ID=38101936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084779A KR20070030034A (en) 2005-09-12 2005-09-12 Stacked semiconductor package

Country Status (1)

Country Link
KR (1) KR20070030034A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796835B2 (en) 2010-06-11 2014-08-05 Samsung Electronics Co., Ltd. Package on package having improved thermal characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796835B2 (en) 2010-06-11 2014-08-05 Samsung Electronics Co., Ltd. Package on package having improved thermal characteristics

Similar Documents

Publication Publication Date Title
KR100310398B1 (en) Pad Array Semiconductor Device with Thermal Conductor and Manufacturing Method Thereof
US6201300B1 (en) Printed circuit board with thermal conductive structure
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US8587091B2 (en) Wafer-leveled chip packaging structure and method thereof
US6521990B2 (en) Ball grid array package comprising a heat sink
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US6720649B2 (en) Semiconductor package with heat dissipating structure
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US9674940B2 (en) Electronic device and semiconductor package with thermally conductive via
US20190206839A1 (en) Electronic device package
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP2008010825A (en) Stack package
KR20160056378A (en) Semiconductor packages and methods for fabricating the same
US7786571B2 (en) Heat-conductive package structure
CN103782381A (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
KR20140057982A (en) Semiconductor package and method of manufacturing the semiconductor package
KR20140130916A (en) Semiconductor Package Having a EMI shielding and heat dissipation function
US9271388B2 (en) Interposer and package on package structure
US7723843B2 (en) Multi-package module and electronic device using the same
US6032355A (en) Method of forming thermal conductive structure on printed circuit board
US8031484B2 (en) IC packages with internal heat dissipation structures
KR101069288B1 (en) Semiconductor package
KR20020043395A (en) Semiconductor package
KR20070030034A (en) Stacked semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid