KR102579313B1

KR102579313B1 - 전자 장치 및 그 제어 방법

Info

Publication number: KR102579313B1
Application number: KR1020180108386A
Authority: KR
Inventors: 신현종; 권용식
Original assignee: 삼성전자주식회사
Priority date: 2018-09-11
Filing date: 2018-09-11
Publication date: 2023-09-15
Also published as: US11350158B2; US20210185389A1; WO2020054941A1; KR20200029854A

Abstract

전자 장치가 개시된다. 전자 장치는, 메모리, 통신 인터페이스, 전자 장치를 파워 오프시키기 위한 이벤트에 기초하여 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하고, 상기 통신 인터페이스를 통해 연결된 소스 기기로 상기 제 2 정보를 제공하는 프로세서를 포함한다.

Description

전자 장치 및 그 제어 방법 { Electronic device and control method thereof }

본 개시는 전자 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는 외부 기기와 통신을 수행하는 전자 장치 및 그 제어 방법에 관한 것이다.

Full HD(High Definition) 해상도를 넘어, Ultra HD급 해상도의 컨텐츠가 증가하면서, HDMI 2.1 버전을 지원하는 HDMI 포트를 구비한 싱크 기기 및 소스 기기가 점차 보급되고 있는 추세이다.

HDMI 2.1 버전에서는 TMDS 대신 FRL 출력 포맷을 이용하고 있다. 하지만, FRL 출력 포맷은 소스 기기의 전원 상태를 판단하는데 이용되는 클럭 신호를 출력하지 않는다는 점에서 불편함이 따르는 문제점이 있다.

본 개시는 상술한 필요성에 따른 것으로, 본 개시의 목적은, 저장된 EDID 정보를 변경하여 소스 기기의 전원 상태를 판단할 수 있는 전자 장치 및 그 제어 방법을 제공함에 있다.

이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 전자 장치는, 메모리, 통신 인터페이스 및, 상기 전자 장치를 파워 오프시키기 위한 이벤트에 기초하여 상기 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하고, 상기 통신 인터페이스를 통해 연결된 소스 기기로 상기 제 2 정보를 제공하는 프로세서를 포함한다.

또한, 상기 프로세서는, 상기 통신 인터페이스와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경하고 스탠바이 모드로 진입할 수 있다.

또한, 상기 프로세서는, 상기 전자 장치가 파워 온 되면, 상기 소스 기기로부터 출력되는 클럭 신호 정보에 기초하여 상기 소스 기기의 전원 상태를 식별할 수 있다.

또한, 상기 프로세서는, 상기 소스 기기가 파워 오프 상태로 식별되면 상기 소스 기기를 파워 온 시키기 위한 제어 신호를 전송하고, 상기 제2 정보를 상기 제1 정보로 변경한 후 상기 통신 인터페이스와 관련된 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경할 수 있다.

또한, 상기 프로세서는, 상기 소스 기기와 통신을 수행하는 외부 기기로 상기 제어 신호를 전송하거나, 상기 소스 기기로 상기 제어 신호를 전송할 수 있다.

또한, 마이컴(Micom)을 더 포함하며, 상기 마이컴은, 상기 프로세서가 상기 스탠바이 모드로 진입하면, 상기 통신 인터페이스를 통해 연결된 소스 기기로부터 출력되는 클럭 신호를 모니터링할 수 있다.

여기서, 상기 클럭 신호는, TMDS(Transition Minimized Differential Signaling) 클럭 신호일 수 있다.

또한, 상기 전자 장치 및 상기 소스 기기는, HDMI(High-Definition Multimedia Interface) 2.1 이상의 버전을 지원하며, 상기 HDMI 2.1 이상의 버전은, TMDS 및 FRL을 모두 지원할 수 있다.

한편, 본 발명의 일 실시 예에 따른 소스 기기 및 싱크 장치를 포함하는 시스템은, 소스 기기 및, 상기 싱크 장치를 파워 오프시키기 위한 이벤트에 기초하여 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하고, 통신 인터페이스를 통해 연결된 상기 소스 기기로 상기 제 2 정보를 제공하는 싱크 장치를 포함하며, 상기 소스 기기는, 상기 제2 정보에 기초하여 클럭 신호를 출력할 수 있다.

또한, 상기 싱크 기기는, 상기 통신 인터페이스와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경하고 스탠바이 모드로 진입할 수 있다.

또한, 상기 싱크 기기는, 상기 전자 장치가 파워 온 되면, 상기 소스 기기로부터 출력되는 클럭 신호 정보에 기초하여 상기 소스 기기의 전원 상태를 식별할 수 있다.

또한, 상기 싱크 기기는, 상기 소스 기기가 파워 오프 상태로 식별되면 상기 소스 기기를 파워 온 시키기 위한 제어 신호를 전송하고, 상기 제2 정보를 상기 제1 정보로 변경한 후 상기 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경하고, 상기 소스 기기는, 상기 싱크 장치의 메모리에 저장된 EDID 정보를 리딩하고, 상기 EDID 정보에 포함된 상기 제1 정보에 기초하여 영상 신호를 출력할 수 있다.

또한, 상기 소스 기기는, 상기 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경되면, 상기 싱크 장치의 메모리에 영상 신호를 출력할 수 있다.

또한, 전자 장치의 제어 방법은, 상기 전자 장치를 파워 오프시키기 위한 이벤트에 기초하여 상기 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하는 단계 및, 통신 인터페이스를 통해 연결된 소스 기기로 상기 제 2 정보를 제공하는 단계를 포함한다.

또한, 상기 통신 인터페이스와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경하고 스탠바이 모드로 진입하는 단계를 더 포함할 수 있다.

상기 전자 장치가 파워 온되면, 상기 소스 기기로부터 출력되는 클럭 신호 정보에 기초하여 상기 소스 기기의 전원 상태를 식별하는 단계를 더 포함할 수 있다.

또한, 상기 스탠바이 모드에서 상기 통신 인터페이스를 통해 연결된 소스 기기로부터 출력되는 클럭 신호를 모니터링하는 단계를 더 포함할 수 있다.

또한, 상기 전자 장치가 파워 온되면, 상기 클럭 신호의 모니터링 정보에 기초하여 상기 소스 기기의 전원 상태를 식별하는 단계를 더 포함할 수 있다.

또한, 상기 소스 기기가 파워 오프 상태로 식별되면 상기 소스 기기를 파워 온 시키기 위한 제어 신호를 전송하고, 상기 제2 정보를 상기 제1 정보로 변경한 후 상기 통신 인터페이스와 관련된 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경하는 단계를 더 포함할 수 있다.

또한, 상기 변경하는 단계는, 상기 소스 기기와 통신을 수행하는 외부 기기로 상기 제어 신호를 전송하거나, 상기 소스 기기로 상기 제어 신호를 전송할 수 있다.

상술한 바와 같이 본 개시의 다양한 실시 예에 따르면, 소스 기기가 FRL을 지원하는 기기이더라도, 싱크 기기가 소스 기기의 전원 상태를 식별할 수 있고 사용자는 최적의 UHD 화면 또는 HDR 화면을 시청할 수 있게 된다.

도 1은 본 개시의 일 실시 예에 따른 전자 시스템의 구성도이다.
도 2는 본 개시의 일 실시 예에 따른 VSDB를 설명하기 위한 도면이다.
도 3에 본 개시의 일 실시 예에 따른 TMDS를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 나타내는 블럭도이다.
도 5a 및 도 5b는 본 개시의 일 실시 예에 따른 핫 플러그 디텍트(hot plug detect) 신호를 설명하기 위한 도면들이다.
도 6은 도 4에 도시된 전자 장치의 세부 구성을 나타내는 블럭도이다.
도 7은 본 개시의 일 실시 예에 따른 소스 기기의 구성을 나타내는 블럭도이다.
도 8은 본 개시의 일 실시 예에 따른 소스 기기 및 싱크 기기 간 동작 관계를 설명하기 위한 시퀀스도이다.
도 9는 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.

이하에서는 첨부 도면을 참조하여 본 개시를 상세히 설명한다.

본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 개시에 대해 구체적으로 설명하기로 한다.

본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.

본 개시의 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 개시된 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시 예들을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

A 및 B 중 적어도 하나라는 표현은 "A" 또는 "B" 또는 "A 및 B" 중 어느 하나를 나타내는 것으로 이해되어야 한다.

본 개시에서 "모듈" 혹은 "부"는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈" 혹은 복수의 "부"는 특정한 하드웨어로 구현될 필요가 있는 "모듈" 혹은 "부"를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.

아래에서는 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

이하 첨부된 도면들을 참조하여 본 개시의 일 실시예를 보다 상세하게 설명한다.

도 1은 본 개시의 일 실시 예에 따른 전자 시스템의 구성도이다.

도 1에 도시된 바와 같이, 전자 시스템(1000)은 싱크 기기(100') 및 소스 기기(200')를 포함한다.

소스 기기(200')는 컨텐츠를 싱크 기기(100')로 제공한다. 여기에서, 소스 기기(200')는 셋톱박스, DVD 플레이어, 블루레이 디스크 플레이어, PC, 게임기 등과 같이 싱크 기기(100')로 컨텐츠를 제공할 수 있는 다양한 유형의 전자 장치로 구현될 수 있으며, 싱크 기기(100')는 네트워크 TV, 스마트 TV, 인터넷 TV, 웹 TV, IPTV(Internet Protocol Television), 싸이니지, PC 등과 같이 소스 기기(100')로부터 제공받은 컨텐츠를 출력할 수 있는 다양한 유형의 전자 장치(또는 컨텐츠 출력 장치)로 구현될 수 있다.

특히, 싱크 기기(100')는 HDMI(High-speed Multimedia Interface)를 지원하는 기기로 구현될 수 있다. 이에 따라, 싱크 기기(100') 및 소스 기기(200')는 HDMI 포트를 구비하고, 해당 포트를 통해 서로 통신을 수행할 수 있다. 일 예로, 싱크 기기(100') 및 소스 기기(200')는 HDMI 2.1 포트를 구비할 수 있다. 여기서, HDMI 2.0은 4K, 혹은 UHD(울트라 HD)로 불리는 초 고해상도 또는 그 이상의 환경에 최적화된 규격이다. 최대 대역폭은 48Gbps까지 향상되었고, 초고화질의 HDR 컨텐츠(10비트 컬러 인코딩)도 144Hz까지는 문제 없이 전송이 하다. 또한, 4k 다음 세대인 8K(7680 X 4320) 컨텐츠도 30Hz 까지는 무압축 전송이 가능하다.

소스 기기(200')는 싱크 기기(100')로부터 수신된 EDID 정보에 기초하여 대응되는 컨텐츠를 싱크 기기(100')로 제공할 수 있다. 여기서, EDID는 싱크 기기(100') 즉, 디스플레이 측으로부터 소스 기기(200') 즉, 호스트 측으로 디스플레이 정보를 전달하기 위한 규격이다. EDID의 의미는 디스플레이 데이터 채널(DDC)과 같이 인터페이스 신호를 규정하는 것이 아니고 디스플레이의 능력을 호스트에서 리딩하도록 하기 위한 데이터 형식을 정의한다. EDID에는 제조사 이름, 제품의 제조 년/월, 제품 유형, EDID 버전, 제품의 해상도 및 색 좌표, 형광체나 필터 종류, 타이밍, 화면 크기, 휘도, 화소 등에 대한 정보가 포함될 수 있다.

특히, HDMI 규격에서는 VSDB(Vender Specific Data Block)을 통해 싱크 기기(100')의 해상도 정보 및 컬러 정보를 저장하고, 소스 기기(200')가 VSDB 정보를 리드하고 그에 대응되는 컨텐츠를 싱크 기기(100')로 전송하도록 구현하고 있다.

예를 들면, 도 2에 도시된 VSDB를 참고하면, IEEE 코드를 이용하여 블럭을 구분하고 Color bit 정보(21), 최고 TMDS 주파수 정보(22), Audio/Video Lateancy 정보 등을 포함하고 있다. 여기서, Color bit 정보(22)는 컬러 정보를 의미하고, 최고 TMDS(Transition Minimized Differential Signaling) 주파수 정보(23)는 해상도 정보를 의미하는데, 최고 TMDS 클럭 주파수가 높을수록 전송할 수 있는 데이터 양이 많고 이에 따라 높은 해상도 데이터를 전송할 수 있기 때문이다. 소스 기기(200')는 이러한 정보들을 포함하는 VSDB를 통해 싱크 기기(100')가 HDMI 포트를 통해 어떠한 포맷의 신호를 수신하여 출력할 수 있는지 판단하고, 그에 대응되는 신호 포맷으로 컨텐츠를 전송할 수 있다.

한편, 싱크 기기(100')가 스탠바이 모드(스탠바이 상태)에 있는 경우, 소스 기기(200')의 파워 온/오프 상태를 모니터링하여 소스 기기(200)'가 파워 오프 상태에서 싱크 기기(100')가 파워 온되는 경우 소스 기기(200')가 함께 파워 온되도록 하는 기능이 이용되고 있다. 구체적으로, 싱크 기기(100')는 TMDS 클럭 신호를 모니터링하여 싱크 기기(100')의 파워 온 시, 소스 기기(200')가 파워 오프 상태이면 파워 온시키고, 파워 온 상태이면 그 상태를 유지하도록 하는 Auto clock detection 기능을 제공한다. 예를 들어, 도 3에 도시된 바와 같이 TMDS는 Data0±lane(31), Data1±lane(32), Data2±lane(33), Clock±lane(34)을 통해 제공되며, 싱크 기기(100')는 Clock±lane(34)제공되는 TMDS 클럭 신호를 모니터링하여 소스 기기(200')의 전원 상태를 판단할 수 있다. 이는 TMDS 클럭 신호가 TMDS 데이터 신호와 달리 규칙적인 형태의 신호이기 때문이다.

하지만, HDMI 2.1 버전에서는 TMDS 대신 FRL 출력 포맷을 이용하고 있다. 예를 들어, 도 2에 도시된 바와 같이 VSDB의 일 영역에 FRL 관련 정보(23)를 포함시켜 전송한다. 이에 따라 HDMI 2.1 이상의 버전은, TMDS 및 FRL을 모두 지원할 수 있다.

FRL은 Data0±, Data1±, Data2±, Data3±으로 구성되어 있으며(Mode에 따라 Data0/1/2/3 또는 Data0/1/2 신호 출력 가능), 별도의 Clock± lane이 없는 것이 특징이다. Clock에 해당하는 정보는 Data 내에 Embedded 되어 있으며, 싱크 기기(100')에서 CDR(Clock and Data Recovery) 기술을 사용하여 Clock을 획득하게 된다. 이와 같이 FRL에는 물리적인 Clock 신호가 존재하지 않으므로, 소스 기기(200')의 파워 온/오프 상태를 모니터링 및 식별하기 어렵다.

이에 따라 이하에서는, 2.1 버전을 지원하는 소스 기기 및 싱크 기기가 연결된 경우라도, 싱크 기기에서 소스 기기의 파워 온/오프 상태를 모니터링 및 식별 가능하도록 자동으로 EDID 정보를 변경하여 제공하는 다양한 실시 예에 대해 설명하도록 한다.

도 4는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 나타내는 블럭도이다.

도 4에 도시된 바에 따르면, 전자 장치(100)는 메모리(110), 통신 인터페이스(120) 및 프로세서(130)를 포함한다. 여기서, 전자 장치(100)는 도 1에 도시된 싱크 기기(100')로 구현될 수 있다. 일 실시 예에 따라 전자 장치(100)는 디스플레이를 구비하여 컨텐츠를 직접 출력하는 형태로 구현될 수도 있으나, 디스플레이가 별개로 구비된 경우 컨텐츠를 재생하여 디스플레이로 제공하는 형태로 구현되는 것도 가능하다.

메모리(110)는 EDID 정보를 저장한다. 여기서, EDID 정보는, 제1 HDMI 버전의 EDID(Extended Display Identification Data) 정보 및 제2 HDMI 버전의 EDID 정보를 포함할 있다. 여기서, 제1 HDMI 버전의 EDID는 HDMI 규격에서 정의된 VSDB(Vendor-Specific Data Block)을 포함하고, 제2 HDMI 버전의 EDID 정보는 HF(HDMI Forum)-VSDB를 포함할 수 있다. EDID 정보는 도 2에서 설명한 바와 같이 전자 장치(100)와 관련된 다양한 정보를 포함할 수 있다.

메모리(110)는 읽기 및 쓰기가 가능하며 외부 소스 기기(예를 들어 도 1의 200')에서 액세스가 가능한 메모리로 구현될 수 있다. 예를 들어, 메모리(110)는 프로세서(130)에 포함된 롬(ROM)(예를 들어, EEPROM(electrically erasable programmable read-only memory)), 램(RAM) 등의 내부 메모리로 구현되거나, 프로세서(130)와 별도의 메모리로 구현될 수도 있다. 이 경우, 메모리(110)는 데이터 저장 용도에 따라 전자 장치(100)에 임베디드된 메모리 형태로 구현되거나, 전자 장치(100)에 탈부착이 가능한 메모리 형태로 구현될 수도 있다. 예를 들어, 전자 장치(100)의 구동을 위한 데이터의 경우 전자 장치(100)에 임베디드된 메모리에 저장되고, 전자 장치(100)의 확장 기능을 위한 데이터의 경우 전자 장치(100)에 탈부착이 가능한 메모리에 저장될 수 있다. 한편, 전자 장치(100)에 임베디드된 메모리의 경우 플래시 메모리(flash memory), 비휘발성 메모리, 휘발성 메모리, 하드 디스크 드라이브(HDD) 또는 솔리드 스테이트 드라이브(SSD) 등과 같은 형태로 구현되고, 음향 출력 장치(100)에 탈부착이 가능한 메모리의 경우 메모리 카드(예를 들어, micro SD 카드, USB 메모리 등), USB 포트에 연결가능한 외부 메모리(예를 들어, USB 메모리) 등과 같은 형태로 구현될 수 있다.

통신 인터페이스(120)는 외부 기기(미도시)와 통신을 수행한다. 여기서, 외부 기기(미도시)는 도 1에 도시된 소스 기기(200')로 구현될 수 있다. 이하에서는 설명의 편의를 위하여, 외부 기기가 도 1에 도시된 소스 기기(200')로 구현된 경우를 상정하여 설명하도록 한다.

통신 인터페이스(120)는 외부 기기(200')부터 고해상도 비디오와 멀티 채널 디지털 오디오를 하나의 케이블로 전송받을 수 있는 HDMI 포트로 구현될 수 있다. 구체적으로, 통신 인터페이스(120)는 비디오와 오디오 신호를 입력받는 TMDS(Transition Minimized Differential Signaling) 채널과, 연결된 외부 기기(200')로부터 디바이스 정보, 비디오 또는 오디오에 관련된 정보(예로 E-EDID(Eenhanced Extended Display Identification Data))를 입력받기 위한 DDC(Display Data Channel)와, 외부 기기(200')로 제어신호를 전달할 수 있는 CEC(Consumer Electronic Control)를 포함한다.

특히, 통신 인터페이스(120)는 HDMI 규격을 지원하는 HDMI 입력 포트로 구현될 수 있다. 여기서, 각 버전의 HDMI 포트는 하위 호환성을 가지고 있다. 때문에 상위 규격의 소스기기와 하위 규격의 출력기기를 연결해 사용하거나 혹은 그 반대의 경우도 가능하다. 다만, 이 경우에는 양쪽 모두 하위 규격에 해당하는 기능만 사용이 가능하다. 일 예로, 전자 장치(100)(예를 들어, TV)가 HDMI 2.1과 관련된 기능을 지원하더라도 외부 기기(200')(예를 들어, 블루레이 플레이어)가 HDMI 2.0 과 관련된 기능을 지원한다면 HDMI 2.0 과 관련된 기능만 쓸 수 있게 된다.

프로세서(130)는 전자 장치(100)의 전반적인 동작을 제어한다. 프로세서(130)는 전자 장치(100)의 전반적인 동작을 제어하는 기능을 한다. 여기서, 프로세서(130)는 중앙처리장치(central processing unit(CPU)), 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로 프로세서(microprocessor), TCON(Time controller), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함하거나, 해당 용어로 정의될 수 있다. 또한, 프로세서(130)는 프로세싱 알고리즘이 내장된 SoC(System on Chip), LSI(large scale integration)로 구현될 수도 있고, FPGA(Field Programmable gate array) 형태로 구현될 수도 있다.

프로세서(130)는 전자 장치(100)를 파워 오프시키기 위한 이벤트에 기초하여 메모리(110)에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경할 수 있다. 예를 들어, 전자 장치(100)는 HDMI 2.1 이상의 버전을 지원할 수 있으며, 이 경우 전자 장치(100)의 EDID 정보는 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 포함할 수 있다.

이 경우, 소스 기기(100')가 해당 EDID 정보를 리딩하게 되면, FRL에 따라 신호를 출력하므로 클럭 신호를 출력하지 않게 되고 전자 장치(100)는 소스 기기(100')의 파워 온/오프 상태를 모니터링할 수 없게 된다.

이에 따라, 프로세서(130)는 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하는 것이다. 예를 들어, 프로세서(130)는 FRL(Fixed Rate Link)과 관련된 제1 정보를 의미없는 데이터(예를 들어, 제로 데이터)로 변경 또는 오버라이트하거나, FRL(Fixed Rate Link)과 관련된 제1 정보가 기록된 영역의 데이터를 삭제하는 등의 형태로 데이터를 변경할 수 있다. 다만, 이에 한정되는 것은 아니며, 소스 기기(100')가, 싱크 기기(200')가 FRL을 미지원한다고 판단할 수 있는 다양한 형태로 데이터를 변경할 수 있다.

프로세서(130)는 제1 정보를 제2 정보로 변경한 후, 통신 인터페이스(120)를 통해 연결된 소스 기기로 제 2 정보를 제공할 수 있다.

예를 들어, 프로세서(130)는 통신 인터페이스(120)와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경 즉, 토글링(toggling)할 수 있다. 이는 소스 기기(100')가 변경된 EDID 정보를 리딩할 수 있도록 하기 위함이다.

핫 플러그 디텍트(hot plug detect) 신호는 HDMI 규격에 따라 HDMI 케이블이 연결되었는지 해제되었는지를 판별하는 신호 규격이다. 전자 장치(100)가 소스 기기(200')와 HDMI 케이블을 통해 연결되면, HDMI 포트의 특정 핀을 통해 감지되는 전압 즉, 핫 플러그 디텍트(hot plug detect) 신호가 0V에서 기설정된 전압, 예를 들어 5V로 천이된다. 이 경우, 소스 기기(200')는 HDMI 케이블이 연결된 것으로 인식하고 싱크 기기의 EDID 정보를 리딩한다.

이에 따라 프로세서(130)가 임의로 핫 플러그 디텍트(hot plug detect) 신호를 로우 상태에서 하이 상태로 천이시키면 HDMI 케이블이 해제 후 연결되는 동작과 동일한 효과를 가지게 된다.

예를 들어, HDMI 포트를 구성하는 19개의 핀 중 18 및 19번 핀은 핫 플러그 디텍트(hot plug detect) 신호와 관련된 기능을 수행할 수 있다. 예를 들어, 전자 장치(100)에 구비된 HDMI 포트의 18번 핀 및 19번 핀은 스위치를 통해 연결되거나 그외 동일한 효과를 가지는 구성으로 구현된다.

이 경우, 소스 기기(200')에 구비된 HDMI 포트의 18번 핀을 통해 +5V의 전압을 인가하면, 양 HDMI 포트가 HDMI 케이블을 통해 연결된 상태이면, 소스 기기(200')에 구비된 HDMI 포트의 19번 핀에서 동일한 +5V의 전압이 감지되게 된다. 이 경우 소스 기기(200')는 HDMI 케이블을 통해 연결된 것으로 인식하고, 전자 장치(100)의 EDID 정보를 리딩하는 것이다.

이에 따라 프로세서(130)는 메모리(110)의 EDID 정보가 업데이트되면, 전자 장치(100)에 구비된 HDMI 포트의 18번 핀 및 19번 핀을 연결하는 스위치를 OFF 상태로 변경 후 다시 ON 상태로 변경하여 소스 기기(200')에 +5V의 핫 플러그 디텍트(hot plug detect) 신호를 전송할 수 있다.

이 경우 소스 기기(200')는 핫 플러그 디텍트(hot plug detect)신호를 감지하여 메모리(110)에 업데이트된 EDID 정보를 리딩할 수 있게 된다. 즉, 소스 기기(200')는 +5V 신호를 감지하여 새로운 싱크 기기가 연결되었다고 판단하여 EDID 정보를 다시 리드하여 갱신하게 되며 갱신되어진 EDID 정보에 기초하여 출력 설정을 하게 된다.

다만, 본 개시의 다른 실시 예에 따르면, 프로세서(130)는 핫 플러그 디텍트(hot plug detect) 신호를 생성하여, HDMI 포트의 특정 핀을 통해 출력하는 것도 가능하다.

한편, 프로세서(130)는 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경하고 스탠바이 모드로 진입할 수 있다.

프로세서(130)는 전자 장치(100)가 파워 온 되면, 소스 기기(200')로부터 출력되는 클럭 신호 정보에 기초하여 소스 기기(200')의 전원 상태를 식별할 수 있다.

일 실시 예에 따라 프로세서(130)는 스탠바이 모드에서 클럭 신호를 모니터링하고 있다가, 전자 장치(100)가 파워 온 되면 소스 기기(200')로부터 출력되는 클럭 신호 정보에 기초하여 소스 기기(200')의 전원 상태를 식별할 수 있다.

다른 실시 예에 따라 프로세서(130)는 전자 장치(100)가 파워 온 되면 클럭 신호 모니터링을 시작하여 소스 기기(200')로부터 출력되는 클럭 신호 정보에 기초하여 소스 기기(200')의 전원 상태를 식별할 수도 있다.

한편, 스탠바이 모드에서 클럭 신호의 모니터링은 프로세서(130), 프로세서(130) 내에 구비된 마이컴 또는 프로세서(130)와 별도로 구비된 마이컴 중 적어도 하나에서 이루어질 수 있다.

예를 들어, 스탠 바이 모드에서 프로세서(130)로 공급되는 적어도 일부 전원이 차단될 수 있다.

일 예에 따라, 프로세서(130)는 메인 CPU 및 마이컴(Micom)을 포함할 수 있으며, 스탠바이 모드에서 메인 CPU로 공급되는 전원은 차단되고, 마이컴으로 공급되는 유지되거나 세이브될 수 있다. 이 경우, 마이컴은, 통신 인터페이스(120)를 통해 연결된 소스 기기(200')로부터 출력되는 클럭 신호를 모니터링할 수 있다.

다만, 프로세서(130)의 메인 CPU가 스탠바이 모드에서도 전원을 공급받는 경우, 메인 CPU가 클럭 신호를 모니터링할 수도 있음은 물론이다.

다른 예에 따라, 프로세서(130)와 별개의 마이컴(Micom)이 구비될 수도 있으며, 스탠바이 모드에서 프로세서(130)로 공급되는 전원이 차단되고, 별도로 구비된 마이컴이 통신 인터페이스(120)를 통해 연결된 소스 기기(200')로부터 출력되는 클럭 신호를 모니터링할 수도 있다.

프로세서(130)는 소스 기기(200')가 파워 오프 상태로 식별되면 소스 기기(200')를 파워 온 시키기 위한 제어 신호를 전송하고, 제2 정보를 제1 정보로 변경한 후 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경할 수 있다.

이는 소스 기기(200')가 파워 온 상태에서도 전자 장치(100)의 메모리(110)의 EDID 정보가 제1 정보를 유지하게 되는 경우, 소스 기기(200')가 제1 정보에 기초하여 TDMS 신호를 출력하게 되기 때문이다. 즉, 전자 장치(100)는 HDMI 2.1을 지원함에도 불구하고 FRL 신호를 제공받을 수 없게 될 수 있다.

이에 따라, 프로세서(130)는 제2 정보를 제1 정보로 변경한 후 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경하여 소스 장치(200')가 제2 정보를 리딩하고, 제2 정보에 기초하여 FRL 신호를 출력하도록 하는 것이다. 이와 같은 출력 설정에 따라 소스 기기(200')는 전자 장치(100)의 성능에 최적화된 HDMI 영상 출력 신호 포맷으로 영상 신호를 출력할 수 있게 된다.

한편, 프로세서(130)는 소스 기기(200')를 파워 온 시키기 위한 제어 신호를 소스 기기(200')로 직접 전송할 수도 있으나, 소스 기기(200')와 통신을 수행하는 외부 기기(예를 들어, IR Blaster)로 해당 제어 신호를 전송할 수도 있다. 이 경우, 외부 기기가 해당 제어 신호에 기초하여 소스 기기(200')를 턴 온 시킬 수 있게 된다.

도 5a 및 도 5b는 본 개시의 일 실시 예에 따른 핫 플러그 디텍트(hot plug detect) 신호를 설명하기 위한 도면들이다.

도 5a는 HDMI 포트(120)를 통해 입력되는 신호(510) 및 그에 기초하여 출력되는 핫 플러그 디텍트(hot plug detect) 신호(520)의 관계를 나타낸다.

본 개시의 일 실시 예에 따르면, 도 5a에 도시된 바와 같이 HDMI 포트(120)의 18번 핀을 통해 입력된 신호(510)는 도 5b에 도시된 바와 같이 프로세서(130)를 거쳐 핫 플러그 디텍트 (hot plug detect) 신호로 제어되어 출력되고, 핫 플러그 디텍트(hot plug detect) 신호는 도 5a에 도시된 바와 같이 HDMI 포트(120)의 19번 핀을 통해 출력될 수 있다. 다만 구현 예에 따라 핫 플러그 디텍트 신소가 다른 핀을 통해 출력될 수 있음은 물론이다.

본 개시의 다른 실시 예에 따르면, 핫 플러그 디텍트(hot plug detect) 신호는 HDMI 포트(120)의 18번 핀을 통해 입력된 신호(510)과 관련 없이 프로세서(130)해당 신호를 발생시키는 것도 가능하다. 이 경우, 프로세서(130)는 핫 플러그 디텍트(hot plug detect) 신호를 HDMI 포트(120)의 19번 핀 또는 다른 핀을 통해 출력할 수 있다.

도 6은 도 4에 도시된 전자 장치의 세부 구성을 나타내는 블럭도이다.

도 6에 따르면, 전자 장치(100)는 메모리(110), 통신 인터페이스(120), 프로세서(130), 수신부(140), 디스플레이(150), 오디오 출력부(160), 및 사용자 인터페이스(170)를 포함한다. 도 6에 도시된 구성 중 도 4에 도시된 구성과 중복되는 부분에 대해서는 자세한 설명을 생략하도록 한다.

통신 인터페이스(120)는 상술한 HDMI 포트 이외에 외부 기기와 접속될 수 있는 다양한 유/무선 인터페이스를 더 포함할 수 있다. 예를 들어, USB 단자, CVBS(Composite Video Banking Sync) 단자, 컴포넌트 단자, S-비디오 단자(아날로그), DVI(Digital VisualInterface) 단자 등의 유선 인터페이스 및, WLAN(Wireless LAN), Wi-Fi(Wireless-Fidelity), Wi-Fi(Wireless Fidelity) Direct, 블루투스(Bluetooth), FID(Radio Frequency Identification), 적외선 통신(IrDA, infrared Data Association), UWB(UltraWideband), 지그비(ZigBee), DLNA(Digital Living Network Alliance) 등의 통신 프로토콜을 이용하는 무선 인터페이스를 포함할 수 있다.

메모리(110)는 프로세서(130) 내의 각 신호 처리 및 제어를 위한 프로그램을 저장할 수도 있고, 신호 처리된 영상, 음성 또는 데이터 신호를 저장할 수도 있다. 또한, 메모리(110)는 통신 인터페이스(120) 또는 네트워크 인터페이스(143)로부터 입력되는 영상, 음성, 또는 데이터 신호의 임시 저장을 위한 기능을 수행할 수도 있다.

수신부(140)는 적어도 하나의 튜너(141), 복조부(142) 및 네트워크 인터페이스(143)를 포함할 수 있다. 경우에 따라, 수신부(140)는 튜너(141)와 복조부(142)는 구비하나 네트워크 인터페이스(143)는 포함하지 않을 수 있으며 그 반대의 경우일 수도 있다. 튜너(141)는 안테나를 통해 수신되는 RF(Radio Frequency) 방송 신호 중 사용자에 의해 선택된 채널 또는 기저장된 모든 채널을 튜닝하여 RF 방송 신호를 수신한다. 복조부(142)는 튜너(141)에서 변환된 디지털 IF 신호(DIF)를 수신하여 복조하고, 채널 복호화 등을 수행할 수도 있다.

네트워크 인터페이스(143)는 전자 장치(100)를 인터넷 망을 포함하는 유/무선 네트워크와 연결하기 위한 인터페이스를 제공한다. 네트워크 인터페이스(143)는 유선 네트워크와의 접속을 위해 예를 들어, 이더넷(Ethernet) 단자 등을 구비할 수 있으며, 무선 네트워크와의 접속을 위해 예를 들어, WLAN(WirelessLAN)(Wi-Fi), Wibro(Wireless broadband), Wimax(World Interoperability for Microwave Access), HSDPA(High Speed Downlink Packet Access) 통신 규격 등을 이용할 수 있다.

디스플레이(150)는 프로세서(130)에서 처리된 영상 신호, 데이터 신호, OSD 신호 또는 외부 인터페이스(120)에서 수신되는 영상 신호, 데이터 신호 등을 각각 R, G, B 신호로 변환하여 구동 신호를 생성한다. 디스플레이(150)는 PDP, LCD, OLED, 플렉시블 디스플레이(flexible display), 3차원 디스플레이(3D display), 터치 스크린 등으로 구현될 수 있다.

오디오 출력부(160)는 프로세서(130)에서 음성 처리된 신호, 예를 들어, 스테레오 신호, 3.1 채널 신호 또는 5.1 채널 신호를 입력 받아 음성으로 출력한다. 오디오 출력부(160)는 다양한 형태의 스피커로 구현될 수 있다.

사용자 인터페이스(170)는 사용자에 의해 입력된 명령을 프로세서(130)로 전달하거나 프로세서(130)의 신호를 사용자에게 전달한다. 예를 들어, 사용자 인터페이스(170)는, RF 통신 방식, 적외선(IR) 통신 방식 등 다양한 통신 방식에 따라, 원격 제어 장치(미도시)와 통신을 수행하는 형태로 구현되거나, 전자 장치(100)에 구비된 키 패널 형태로 구현될 수도 있다.

도 7은 본 개시의 일 실시 예에 따른 소스 기기의 구성을 나타내는 블럭도이다.

도 7에 도시된 바에 따르면, 소스 기기(200)는 메모리(210), 통신 인터페이스(220) 및 프로세서(230)를 포함한다. 여기서, 소스 기기(200)는 도 1에 도시된 소스 기기(200')로 구현될 수 있다.

메모리(210)는 전자 장치(100)로부터 수신된 정보를 임시적으로 또는 영구적으로 저장한다. 메모리(210)의 구현 형태는 도 4에 도시된 메모리(110)와 유사하다.

통신 인터페이스(220)는 전자 장치(100)와 통신을 수행한다. 여기서, 전자 장치(100)는 도 1에 도시된 싱크 기기(100')로 구현될 수 있다.

통신 인터페이스(220)는 도 3에 도시된 통신 인터페이스(110)와 동일한 HDMI 포트로 구현될 수 있다. 그 밖에 통신 인터페이스(220)의 구현 형태는 도 6에 도시된 통신 인터페이스(110)와 유사하다.

프로세서(230)는 통신 인터페이스(220)와 관련된 핫 플러그 디텍트(hot plug detect) 신호가 로우(low) 상태에서 하이(high) 상태로 변경되면, 전자 장치(100)의 메모리(110)에 저장된 EDID 정보를 리드한다. 또한, 프로세서(230)는 통신 인터페이스(220)를 통해 리드된 EDID 정보에 대응되는 출력 포맷으로 영상 신호를 전자 장치(100)로 전송한다.

본 개시의 일 실시 예에 따르면, 프로세서(230)는 여러 번의 핫 플러그 디텍트(hot plug detect) 신호를 감지할 수 있게 된다.

구체적으로, 본 개시의 일 실시 예에 따라 전자 장치(100)가 파워 오프 되면서 제1 정보를 제2 정보로 변경하고, 핫 플러그 디텍트 신호를 다시 로우 상태로 전환한 후 하이 상태로 천이시키므로 프로세서(230)는 로우에서 하이 상태로 천이되는 첫 번째 핫 플러스 신호를 감지하게 된다. 이 경우, 프로세서(230)는 메모리(110)에 라이트된 FRL 미지원을 나타내는 제2 정보를 리드하게 되고, 리드된 제2 정보에 대응되는 출력 포맷 즉, FRL 포맷으로 영상 신호를 전자 장치(100)로 전송하게 된다. 이에 따라, 소스 장치(200)는 제2 정보에 대응되는 출력 포맷 즉, TMDS 포맷으로 신호를 출력하게 된다.

이 후, 전자 장치(100)가 파워 온 되면서, 제2 정보를 제1 정보로 변경하고, 핫 플러그 디텍트 신호를 다시 로우 상태로 전환한 후 하이 상태로 천이시키므로 프로세서(230)는 로우에서 하이 상태로 천이되는 두 번째 핫 플러스 신호를 감지하게 된다. 이에 따라 프로세서(230)는 메모리(110)에 라이트된 제1 정보를 리드하게 되고, 리드된 제1 정보에 대응되는 출력 포맷 즉, FRL 포맷으로 영상 신호를 전자 장치(100)로 전송하게 된다.

도 8은 본 개시의 일 실시 예에 따른 소스 기기 및 싱크 기기 간 동작 관계를 설명하기 위한 시퀀스도이다.

도 8에 도시된 시퀀스도에 따르면, 우선 싱크 기기(100')는 파워 오프 이벤트가 발생되면(S805), 메모리에 저장된 EDID 정보 중 FRL 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 세팅한다(S810).

이어서, 싱크 기기(100')는 소스 기기(200')와 연결된 통신 인터페이스와 관련된 HPD 신호를 로우 상태에서 하이 상태로 토글링한다(S815). 이 후, 싱크 기기(100')는 스탠바이 모드로 진입하게 된다.

소스 기기(200')는 HPD 신호의 토글링이 확인되면(S820), 싱크 기기(100')의 메모리에 액세스하여 EDID 정보를 리드한다(S825).

이 경우, 소스 기기(200')는 FRL 미지원을 나타내는 정보를 리딩하게 되므로, TMDS를 출력하게 된다(S830). 이에 따라 싱크 기기(100')는 스탠바이 모드에서TMDS 클럭 신호를 모니터링할 수 있게 된다(S835).

이 후, 싱크 기기(100')는 파워 오프 이벤트가 발생되면(S840), TMDS 클럭 신호의 모니터링 정보에 기초하여 소스 기기(200')의 전원 상태를 식별할 수 있게 된다(S845). 소스 기기(200')가 파워 온 상태인 것으로 식별되면, 싱크 기기(100')는 별다른 동작을 하지 않지만, 소스 기기(200')가 파워 오프 상태인 것으로 식별되면, 싱크 기기(100')는 소스 기기(200')를 파워 온 시키기 위한 신호를 소스 기기(200') 또는 외부 제어 기기(미도시)로 전달한다(S850).

이 후, 싱크 기기(100')는 FRL 미지원을 나타내는 제2 정보를 다시 FRL 지원을 나타내는 제1 정보로 변경하고(S855), HPD 신호를 로우 상태에서 하이 상태로 토글링한다(S860).

이 경우, 소스 기기(200')는 HPD 신호의 토글링이 확인하고 싱크 기기(100')의 메모리에 액세스하여 EDID 정보를 리드한다(S865). 소스 기기(200')는 FRL 지원을 나타내는 정보를 리딩하게 되므로, FRL을 출력하게 된다(S830). 이에 따라 싱크 기기(100')는 HDMI 2.1 버전 이상의 신호를 수신할 수 있게 된다.

도 9는 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.

도 9에 도시된 전자 장치의 제어 방법에 따르면, 전자 장치를 파워 오프시키기 위한 이벤트가 발생되면(S910:Y), 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경한다(S920).

이어서, 통신 인터페이스를 통해 연결된 소스 기기로 제 2 정보를 제공할 수 있다(S930).

일 실시 예에 따라 전자 장치(100)는 소스 기기와 연결된 통신 인터페이스와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경하고, 스탠바이 모드로 진입할 수 있다.

또한, 상기 제어 방법에 따르면, 전자 장치(100)가 파워 온 되면, 소스 기기로부터 출력되는 클럭 신호 정보에 기초하여 소스 기기(200, 200')의 전원 상태를 식별할 수 있다.

일 실시 예에 따라 전자 장치(100)는 스탠바이 모드에서 클럭 신호를 모니터링하고 있다가, 전자 장치(100)가 파워 온 되면 소스 기기(200, 200')로부터 출력되는 클럭 신호 정보에 기초하여 소스 기기(200')의 전원 상태를 식별할 수 있다. 여기서, 클럭 신호는, TMDS(Transition Minimized Differential Signaling) 클럭 신호일 수 있다.

다른 실시 예에 따라 전자 장치(100)가 파워 온 되면 클럭 신호 모니터링을 시작하여 소스 기기(200, 200')로부터 출력되는 클럭 신호 정보에 기초하여 소스 기기(200, 200')의 전원 상태를 식별할 수도 있다.

또한, 상기 제어 방법에 따르면, 소스 기기(200, 200')가 파워 오프 상태로 식별되면 스 기기를 파워 온 시키기 위한 제어 신호를 전송하고, 제2 정보를 제1 정보로 변경한 후 상기 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경할 수 있다. 이 경우, 소스 기기와 통신을 수행하는 외부 기기로 제어 신호를 전송하거나, 소스 기기로 제어 신호를 전송할 수 있다.

한편, 전자 장치 및 상기 소스 기기는, HDMI(High-Definition Multimedia Interface) 2.1 이상의 버전을 지원할 수 있다. 이 경우, HDMI 2.1 이상의 버전은, TMDS 및 FRL을 모두 지원할 수 있다.

상술한 바와 같이 본 개시의 다양한 실시 예에 따르면, 소스 기기가 FRL을 지원하는 기기이더라도, 싱크 기기가 소스 기기의 전원 상태를 식별할 수 있고, 사용자는 최적의 UHD 화면 또는 HDR 화면을 시청할 수 있게 된다.

한편, 상술한 본 개시의 다양한 실시 예들에 따른 방법들은, 기존 전자 장치에 설치 가능한 어플리케이션 형태로 구현될 수 있다.

또한, 상술한 본 개시의 다양한 실시 예들에 따른 방법들은, 기존 전자 장치에 대한 소프트웨어 업그레이드, 또는 하드웨어 업그레이드 만으로도 구현될 수 있다.

또한, 상술한 본 개시의 다양한 실시 예들은 전자 장치에 구비된 임베디드 서버, 또는 전자 장치의 외부 서버를 통해 수행되는 것도 가능하다.

한편, 이상에서 설명된 다양한 실시 예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시 예들이 프로세서(130) 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.

한편, 상술한 본 개시의 다양한 실시 예들에 따른 전자 장치(100)의 프로세싱 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium) 에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 전자 장치(100)에서의 처리 동작을 특정 기기가 수행하도록 한다.

비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.

이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

100: 전자 장치 110: 메모리
120: 통신 인터페이스 130: 프로세서

Claims

전자 장치에 있어서,
메모리;
통신 인터페이스; 및
상기 전자 장치를 파워 오프시키기 위한 이벤트에 기초하여 상기 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하고, 상기 통신 인터페이스를 통해 연결된 소스 기기로 상기 제 2 정보를 제공하는 프로세서;를 포함하며,
상기 프로세서는,
상기 전자 장치가 파워 온 되면, 상기 소스 기기로부터 출력되는 클럭 신호 정보에 기초하여 상기 소스 기기의 전원 상태를 식별하고,
상기 소스 기기가 파워 오프 상태로 식별되면 상기 소스 기기를 파워 온 시키기 위한 제어 신호를 전송하고, 상기 제2 정보를 상기 제1 정보로 변경한 후 상기 통신 인터페이스와 관련된 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경하는 전자 장치.
제1항에 있어서,
상기 프로세서는,
상기 통신 인터페이스와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경하고 스탠바이 모드로 진입하는, 전자 장치.
삭제
삭제
제1항에 있어서,
상기 프로세서는,
상기 소스 기기와 통신을 수행하는 외부 기기로 상기 제어 신호를 전송하거나, 상기 소스 기기로 상기 제어 신호를 전송하는, 전자 장치.
제1항에 있어서,
마이컴(Micom);을 더 포함하며,
상기 마이컴은,
상기 프로세서가 스탠바이 모드로 진입하면, 상기 통신 인터페이스를 통해 연결된 소스 기기로부터 출력되는 클럭 신호를 모니터링하는, 전자 장치.
제6항에 있어서,
상기 클럭 신호는,
TMDS(Transition Minimized Differential Signaling) 클럭 신호인, 전자 장치.
제1항에 있어서,
상기 전자 장치 및 상기 소스 기기는,
HDMI(High-Definition Multimedia Interface) 2.1 이상의 버전을 지원하며,
상기 HDMI 2.1 이상의 버전은,
TMDS 및 FRL을 모두 지원하는, 전자 장치.
소스 기기 및 싱크 기기를 포함하는 시스템에 있어서,
소스 기기; 및
상기 싱크 기기를 파워 오프시키기 위한 이벤트에 기초하여 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하고, 통신 인터페이스를 통해 연결된 상기 소스 기기로 상기 제 2 정보를 제공하며,
상기 싱크 기기가 파워 온 되면, 상기 소스 기기로부터 출력되는 클럭 신호 정보에 기초하여 상기 소스 기기의 전원 상태를 식별하고,
상기 소스 기기가 파워 오프 상태로 식별되면 상기 소스 기기를 파워 온 시키기 위한 제어 신호를 전송하고, 상기 제2 정보를 상기 제1 정보로 변경한 후 상기 통신 인터페이스와 관련된 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경하는 싱크 기기;를 포함하며,
상기 소스 기기는,
상기 제2 정보에 기초하여 클럭 신호를 출력하는, 전자 시스템.
제9항에 있어서,
상기 싱크 기기는,
상기 통신 인터페이스와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경하고 스탠바이 모드로 진입하는, 전자 시스템.
삭제
제9항에 있어서,
상기 소스 기기는,
상기 싱크 기기의 메모리에 저장된 EDID 정보를 리딩하고, 상기 EDID 정보에 포함된 상기 제1 정보에 기초하여 영상 신호를 출력하는, 전자 시스템.
전자 장치의 제어 방법에 있어서,
상기 전자 장치를 파워 오프시키기 위한 이벤트에 기초하여 메모리에 저장된 EDID 정보 중 FRL(Fixed Rate Link) 지원을 나타내는 제1 정보를 FRL 미지원을 나타내는 제2 정보로 변경하는 단계; 및,
통신 인터페이스를 통해 연결된 소스 기기로 상기 제2 정보를 제공하는 단계;를 포함하며,
상기 제어 방법은,
상기 전자 장치가 파워 온 되면, 상기 소스 기기로부터 출력되는 클럭 신호 정보에 기초하여 상기 소스 기기의 전원 상태를 식별하는 단계; 및
상기 소스 기기가 파워 오프 상태로 식별되면 상기 소스 기기를 파워 온 시키기 위한 제어 신호를 전송하고, 상기 제2 정보를 상기 제1 정보로 변경한 후 상기 통신 인터페이스와 관련된 핫 플러그 디텍트 신호를 로우 상태에서 하이 상태로 변경하는 단계;를 더 포함하는 제어 방법.
제13항에 있어서,
상기 통신 인터페이스와 관련된 핫 플러그 디텍트(hot plug detect) 신호를 로우(low) 상태에서 하이(high) 상태로 변경하고 스탠바이 모드로 진입하는 단계;를 더 포함하는, 제어 방법.
삭제
삭제
제13항에 있어서,
상기 클럭 신호는,
TMDS(Transition Minimized Differential Signaling) 클럭 신호인, 제어 방법.
제13항에 있어서,
상기 제2 정보를 제공하는 단계는,
상기 소스 기기와 통신을 수행하는 외부 기기로 상기 제어 신호를 전송하거나, 상기 소스 기기로 상기 제어 신호를 전송하는, 제어 방법.
제13항에 있어서,
상기 전자 장치 및 상기 소스 기기는,
HDMI(High-Definition Multimedia Interface) 2.1 이상의 버전을 지원하며,
상기 HDMI 2.1 이상의 버전은,
TMDS 및 FRL을 모두 지원하는, 제어 방법.
삭제