KR102577240B1 - 타일드 표시 장치 - Google Patents

타일드 표시 장치 Download PDF

Info

Publication number
KR102577240B1
KR102577240B1 KR1020180144689A KR20180144689A KR102577240B1 KR 102577240 B1 KR102577240 B1 KR 102577240B1 KR 1020180144689 A KR1020180144689 A KR 1020180144689A KR 20180144689 A KR20180144689 A KR 20180144689A KR 102577240 B1 KR102577240 B1 KR 102577240B1
Authority
KR
South Korea
Prior art keywords
pixel
pixels
pixel row
display device
scan
Prior art date
Application number
KR1020180144689A
Other languages
English (en)
Other versions
KR20200060595A (ko
Inventor
정준기
김현준
김경배
정경훈
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180144689A priority Critical patent/KR102577240B1/ko
Priority to US16/534,430 priority patent/US10983381B2/en
Priority to CN201911126319.8A priority patent/CN111210750A/zh
Publication of KR20200060595A publication Critical patent/KR20200060595A/ko
Priority to US17/231,492 priority patent/US11514834B2/en
Application granted granted Critical
Publication of KR102577240B1 publication Critical patent/KR102577240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0068—Arrangements of plural sources, e.g. multi-colour light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Abstract

타일드 표시 장치는 복수의 표시 패널들의 배열을 포함한다. 표시 패널들 각각은 복수의 화소행들 및 복수의 화소열들을 구성하는 복수의 화소들; 제1 화소행의 제1 화소와 제1 방향으로 인접한 상기 제1 화소행의 제2 화소 사이에 배치되는 데이터 분배부; 및 상기 제2 화소와 상기 제1 방향으로 인접한 제3 화소 사이에 배치되는 스캔 구동부를 포함한다.

Description

타일드 표시 장치{TILED DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 복수의 표시 패널들을 포함하는 타일드 표시 장치에 관한 것이다.
최근, 대화면 표시 장치를 만들기 위하여 다수 개의 표시 장치를 연결한 타일드 표시 장치(tiled display)가 실용화되고 있으며, 옥외 광고 등을 위해 사용되고 있다. 타일드 표시 장치는 소정의 크기를 갖는 다수 개의 표시 패널을 장착 프레임에 고정시켜 대화면을 구현한다. 여기에서, 표시 패널과 표시 패널 사이의 경계 부분에 베젤(bezel)이 위치하고, 이러한 베젤이 시인되어, 타일드 표시 장치의 표시 품질을 저하시킬 수 있다.
특히, 베젤이 위치하는 표시 패널들 사이의 연결 부분에서 영상이 끊어져 영상의 불연속이 시인된다.
본 발명의 일 목적은 서로 다른 화소들 사이에 배치되는 데이터 분배부 및 스캔 구동부를 구비하는 복수의 표시 패널들을 포함하는 타일드 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 타일드 표시 장치(tiled display device)는 복수의 표시 패널들을 포함할 수 있다. 상기 표시 패널들 각각은 복수의 화소행들 및 복수의 화소열들을 구성하는 복수의 화소들; 제1 화소행의 제1 화소와 제1 방향으로 인접한 상기 제1 화소행의 제2 화소 사이에 배치되는 데이터 분배부; 및 상기 제2 화소와 상기 제1 방향으로 인접한 제3 화소 사이에 배치되는 스캔 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 화소들 각각은 제1 내지 제3 색들을 각각 발광하는 제1 내지 제3 부화소들을 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 분배부는 상기 제1 화소의 상기 제1 내지 제3 부화소들 각각에 연결되는 제1 내지 제3 트랜지스터들을 포함하는 제1 디멀티플렉서(demultiplexer); 및 상기 제2 화소의 상기 제1 내지 제3 부화소들 각각에 연결되는 제4 내지 제6 트랜지스터들을 포함하는 제2 디멀티플렉서를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 내지 제3 부화소들 각각은 무기 발광 소자; 및
상기 무기 발광 소자에 연결되는 화소 회로를 포함할 수 있다.
일 실시예에 의하면, 제2k-1(단, k는 자연수) 화소행 및 제2k 화소행의 상기 화소들 각각에 대응하는 상기 화소 회로는 제2k-1 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자와 상기 제2k 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 화소 회로는 상기 무기 발광 소자와 중첩하지 않을 수 있다.
일 실시예에 의하면, 상기 제2k-1 화소행 및 상기 제2k 화소행에 연결되는 스캔 라인들은 상기 제2k-1 화소행과 상기 제2k 화소행 사이에서 상기 제1 방향으로 연장될 수 있다.
일 실시예에 의하면, 상기 제2k-1 화소행 및 상기 제2k 화소행에 연결되는 전원 라인은 상기 제2k 화소행과 제2k+1 화소행 사이에서 상기 제1 방향으로 연장될 수 있다.
일 실시예에 의하면, 제2j-1(단, j는 1보다 큰 자연수) 화소행 및 제2j 화소행에 연결되는 전원 라인은 제2j-2 화소행과 상기 제2j-1 화소행 사이에서 상기 제1 방향으로 연장될 수 있다.
일 실시예에 의하면, 상기 스캔 구동부는 상기 화소행들 각각에 연결되는 복수의 스테이지들을 포함할 수 있다.
일 실시예에 의하면, 상기 스테이지들은 상기 제2 화소를 포함하는 화소열과 상기 제3 화소를 포함하는 화소열 사이에서 상기 제1 방향과 교차하는 제2 방향으로 배열될 수 있다.
일 실시예에 의하면, 상기 스캔 구동부는 서로 다른 화소열들 사이에 배치되어 서로 다른 스캔 라인들에 각각 연결되는 복수의 스캔 구동부들을 포함할 수 있다. 상기 스캔 구동부들 각각은 상기 제1 방향과 교차하는 제2 방향으로 배열되는 복수의 스테이지들을 포함할 수 있다.
일 실시예에 의하면, 상기 스캔 구동부는 초기화 스캔 신호를 출력하는 제1 스캔 구동부; 기입 스캔 신호를 출력하는 제2 스캔 구동부; 및 바이패스 스캔 신호를 출력하는 제3 스캔 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 분배 회로와 상기 스캔 구동부는 서로 다른 화소열들 사이에 각각 배치될 수 있다.
일 실시예에 의하면, 상기 표시 패널들 각각은 상기 스캔 구동부 및 상기 데이터 분배 회로가 배치되는 상기 화소열들의 사이가 아닌 다른 화소열들의 사이의 공간에 배치되어 상기 화소들에 연결되는 발광 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 패널들 각각은 상기 화소들에 의해 영상이 표시되는 발광면의 반대편에 위치되어 상기 화소들 각각에 데이터 신호를 공급하는 데이터 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 데이터 분배부를 통해 상기 화소들에 전기적으로 연결될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 타일드 표시 장치(tiled display device)는 복수의 표시 패널들을 포함할 수 있다. 상기 표시 패널들 각각은 제1 내지 제n(단, n은 자연수) 화소행들 및 제1 내지 제m(단, m은 자연수) 화소열들을 구성하며, 화소 회로 및 상기 화소 회로에 연결되는 무기 발광 소자를 각각 포함하는 복수의 화소들; 제i 화소행의(단, i는 n 이하의 자연수) 제2k-1(단, k는 n/2 이하의 자연수) 화소와 제2k 화소 사이에 배치되는 디먹스; 및 제2k 화소열과 제2k+1 화소열 사이에서 열 방향으로 배열되는 복수의 스테이지들을 포함하는 스캔 구동부를 포함할 수 있다. 상기 제n 화소행의 상기 화소들 각각의 상기 화소 회로는 상기 제n 화소행의 상기 화소들 각각의 상기 무기 발광 소자보다 제n-1 화소행에 가깝게 배치될 수 있다.
일 실시예에 의하면, 상기 화소 회로에 포함되는 트랜지스터와 상기 무기 발광 소자는 서로 중첩하지 않을 수 있다.
일 실시예에 의하면, 제2k-1 화소행 및 제2k 화소행의 상기 화소들 각각에 대응하는 상기 화소 회로는 제2k-1 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자와 상기 제2k 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자 사이에 배치될 수 있다.
본 발명의 실시예들에 따른 타일드 표시 장치는 데이터 분배부, 스캔 구동부, 및 화소 회로들이 소정의 화소들 사이(또는 발광 소자 그룹들 사이)에 배치되는 복수의 표시 패널들을 포함할 수 있다. 따라서, 화소부 외곽의 데드 스페이스가 최소화될 수 있다.
이에 따라, 연속적으로 연결되는 표시 패널들에 전체에서 발광 소자들이 등간격의 규칙적인 패턴으로 배열됨으로써, 영상 편차가 최소화되고 베젤, 표시 패널들 사이의 연결 부분(경계)이 인지되지 않을 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 타일드 표시 장치를 나타내는 도면이다.
도 2는 도 1의 타일드 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 블록도이다.
도 3은 도 2의 표시 패널의 일 예를 나타내는 도면이다.
도 4a 및 도 4b는 도 2의 표시 패널에 포함되는 화소의 일 예들을 나타내는 회로도들이다.
도 5는 도 2의 표시 패널의 일 부분의 일 예를 나타내는 도면이다.
도 6a는 도 2의 표시 패널에 포함되는 기판의 제1 면의 일 예를 나타내는 도면이다.
도 6b는 도 2의 표시 패널에 포함되는 기판의 제2 면의 일 예를 나타내는 도면이다.
도 7은 도 1의 타일드 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 블록도이다.
도 8은 도 7의 표시 패널에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 9는 도 7의 표시 패널의 일 예를 나타내는 도면이다.
도 10은 도 7의 표시 패널의 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 타일드 표시 장치를 나타내는 도면이고, 도 2는 도 1의 타일드 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 타일드 표시 장치(10)는 복수의 표시 패널(1000)들을 포함할 수 있다.
타일드 표시 장치(10)는 2개 이상의 표시 패널(1000)들이 연결되어 형성될 수 있다. 도 1에는 2X3 개의 표시 패널(1000)들이 연결되는 것을 도시되었으나, 타일드 표시 장치(10)에 포함되는 표시 패널(1000)의 들의 배열 및 개수가 이에 한정되는 것은 아니다.
표시 패널(1000) 각각은 복수의 화소(PX)들을 포함할 수 있다. 일 실시예에서, 표시 패널(1000)은 화소(PX)들을 포함하는 화소부(100), 스캔 구동부(200), 데이터 구동부(300), 데이터 분배부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
화소부(100)는 복수의 화소(PX)들을 포함할 수 있다. 화소부(100)는 복수의 스캔 라인들(S1 내지 Sn)을 통해 스캔 구동부(200)에 연결될 수 있고, 복수의 데이터 라인들(D1 내지 Dm)을 통해 데이터 분배부(400) 및 데이터 구동부(300)에 연결될 수 있다.
일 실시예에서, 화소(PX)들은 표시 패널(1000)의 전면에 배치되어 발광면을 형성할 수 있다. 화소(PX)들은 복수의 화소행들 및 복수의 화소열들을 구성할 수 있다. 여기서, 화소행들은 각각 동일한 스캔 라인에 연결되는 화소 그룹을 의미하고, 화소열들은 각각 동일한 데이터 라인에 연결되는 화소 그룹을 의미할 수 있다. 즉, 화소부(100)는 데이터 라인들(D1 내지 Dm)에 각각에 연결된 m개(m은 양의 정수) 화소열들 및 스캔 라인들(S1 내지 Sn) 각각에 연결된 n개(n은 양의 정수)의 화소행들을 포함할 수 있다.
스캔 구동부(200)는 제1 제어 신호(SCS)에 기초하여 복수의 스캔 라인들(S1 내지 Sn)을 통해 화소(PX)들에 스캔 신호를 제공할 수 있다. 일 실시예에서, 스캔 라인들(S1 내지 Sn) 각각은 각각의 화소행에 위치하는 화소(PX)들에 연결될 수 있다.
데이터 구동부(300)는 제2 제어 신호(DCS)에 기초하여 복수의 출력 라인들(OL)을 통해 데이터 분배부(400)에 데이터 신호를 제공할 수 있다. 일 실시예에서, 데이터 구동부(300)는 영상 데이터(RGB)에 상응하는 데이터 신호를 생성하고, 상기 데이터 신호를 데이터 분배부(400)에 제공할 수 있다.
데이터 분배부(400)는 제3 제어 신호(DDCS)에 기초하여 데이터 신호를 화소(PX)들 각각에 연결된 데이터 라인들(D1 내지 Dm)에 선택적으로 제공(시분할 공급)할 수 있다. 일 실시예에서, 데이터 분배부(400)는 복수의 디멀티플렉서(demultiplexer)들을 포함할 수 있다. 예를 들어, 각각의 디멀티플렉서는 하나의 출력 라인으로부터 N(단, N은 2 이상 6 이하의 정수) 개의 스위치(예를 들어, 모스(metal oxide semiconductor; MOS) 트랜지스터들)들을 통해 N개의 데이터 라인들 중 하나로 데이터 구동부(300)로부터 수신한 데이터 신호를 전달할 수 있다.
일 실시예에서, 데이터 라인들(D1 내지 Dm) 각각은 각각의 화소열에 위치하는 화소(PX)들에 연결될 수 있다.
타이밍 제어부(500)는 외부의 그래픽 컨트롤러(도시되지 않음)로부터 RGB 화상 신호, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 수신하고, 이러한 신호들에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(DCS), 제3 제어 신호(DDCS), 및 RGB 화상 신호에 상응하는 영상 데이터(RGB)를 생성할 수 있다. 타이밍 제어부(500)는 제1 제어 신호(SCS)를 스캔 구동부(200)에 제공하고, 제2 제어 신호(DCS) 및 영상 데이터(RGB)를 데이터 구동부(300)에 제공하고, 제3 제어 신호(DDCS)를 데이터 분배부(400)에 제공할 수 있다.
표시 패널(1000) 내에서의 화소(PX)들의 제1 방향(DR1)으로의 제1 거리(예를 들어, 피치(pitch))(PT1)는 실질적으로 균일할 수 있다. 예를 들어, 화소(PX1)들은 제1 방향(DR1)에 대하여 제1 거리(PT1)의 등간격으로 배치될 수 있다. 인접한 표시 패널(1000)들의 가장 가까운 화소(PX)들 사이의 제1 방향(DR1)으로의 거리는 제2 거리(PT2)로 정의될 수 있다.
일 실시예에서, 제1 방향(DR1)은 가로 방향이고, 제2 방향(DR2)은 세로 방향일 수 있다.
일 실시예에서, 제1 거리(PT1)와 제2 거리(PT2)가 실질적으로 동일하도록 설계될 수 있다. 이를 위해, 스캔 구동부(200)를 구성하는 스테이지들의 소정의 화소(PX)들 사이에 배치될 수 있다. 이에 따라, 스캔 구동부(200)가 배치되던 화소부(100) 외곽(예를 들어, 표시 패널(1000)의 좌우측)의 데드 스페이스(dead space)가 제거될 수 있고, 표시 패널(1000)들 사이의 좌우 경계가 자유롭게 제어될 수 있다.
표시 패널(1000) 내에서 화소(PX)들의 제2 방향(DR2)으로의 거리(PT3)는 제3 거리(PT3)로 정의되고, 인접한 표시 패널(1000)들의 가장 가까운 화소(PX)들 사이의 제2 방향(DR2)으로의 거리는 제4 거리(PT4)로 정의될 수 있다.
일 실시예에서, 제3 거리(PT3)와 제4 거리(PT4)가 실질적으로 동일하도록 설계될 수 있다. 이를 위해, 데이터 분배부(400)를 구성하는 디멀티플렉서들이 소정의 화소(PX)들 사이에 배치될 수 있다. 이에 따라, 화소부(100) 외곽(예를 들어, 표시 패널(1000)의 상측 및/또는 하측)의 데드 스페이스(dead space)가 제거될 수 있고, 표시 패널(1000)들 사이의 상하 경계가 자유롭게 제어될 수 있다.
일 실시예에서, 제1 내지 제4 거리들(PT1 내지 PT4)이 실질적으로 동일할 수 있다. 즉, 타일드 표시 장치(10)에 포함되는 모든 화소(PX)들 사이의 상하좌우 간격이 실질적으로 균일할 수 있다. 예를 들어, 서로 인접한 표시 패널(1000)들 사이의 인접한 화소(PX)들 사이의 좌우 간격 및/또는 상하 간격과 하나의 표시 패널(1000)에 포함되는 화소(PX)들 사이의 간격이 좌우 간격 및/또는 상하 간격이 실질적으로 동일할 수 있다.
화소(PX)들 및 상기 표시 패널(1000)의 일부 구성 요소들의 배치는 도 3 내지 도 10을 참조하여 상술하기로 한다.
도 3은 도 2의 표시 패널의 일 예를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 표시 패널(1000) 화소(PX)들, 데이터 분배부(410, 420, 430), 및 스캔 구동부(200)를 포함할 수 있다.
도 3은 표시 패널(1000)의 일부분만을 도시한 것이며, 도 3의 구성 요소의 배열은 표시 패널(1000) 전체로 확장될 수 있다.
화소들(PX)은 화소행들(R1 내지 R4) 및 화소열들(C1 내지 C4)을 구성할 수 있다. 일 실시예에서, 화소(PX) 각각은 제1 내지 제3 색들을 각각 발광하는 제1 내지 제3 부화소들을 포함할 수 있다. 예를 들어, 제1 내지 제3 색들은 각각 적색, 녹색, 청색 중 하나일 수 있다. 다만, 이는 예시적인 것으로서 하나의 화소(PX)에 포함되는 부화소들의 색상, 개수 및/또는 종류가 이에 한정되는 것은 아니다.
제1 내지 제3 부화소들 각각은 무기 발광 소자(LD1 내지 LD3) 및 무기 발광 소자(LD1 내지 LD3)에 각각 연결되는 화소 회로(PXC)를 포함할 수 있다.
일 실시예에서, 무기 발광 소자(LD1 내지 LD3) 각각은 제1 내지 제3 색 중 어느 하나를 발광하는 능동 소자이고, 칩(chip) 형태로 제작될 수 있다.
다른 실시예에서, 무기 발광 소자(LD1 내지 LD3)는 무기 결정 구조의 재료를 이용한 초소형의 (나노 스케일 내지 마이크로 스케일 정도로 작은 크기의) 발광 소자일 수 있다. 예를 들어, 무기 발광 소자(LD1내지 LD3)는 제1 내지 제3색 중 어느 하나를 발광하는 초소형의 막대형 발광 소자 또는 이러한 발광 소자들의 집합일 수 있다.
부화소들에 각각 대응하는 무기 발광 소자들(LD1 내지 LD3)은 화소에 대응하는 발광 소자 그룹(LD11 내지 LD46)을 형성할 수 있다.
또한, 도 3에서는 무기 발광 소자들(LD1 내지 LD3)의 배열 형태가 도 3의 배열 형태로 한정되는 것은 아니다. 예를 들어, 무기 발광 소자들(LD1 내지 LD3)은 스트라이프 형태로 배열될 수도 있고, 공지된 다양한 화소 배열 구조를 가질 수 있다.
도 3에는 간략히 도시되었으나, 화소 회로(PXC)는 무기 발광 소자들(LD1 내지 LD3) 각각에 연결되는 3개의 동일한 화소 회로들을 포함할 수 있다. 화소 회로(PXC)와 무기 발광 소자들(LD1 내지 LD3)은 표시 패널(1000)의 기판 상에서 서로 다른 층에 형성될 수 있다. 일 실시예에서, 무기 발광 소자들(LD1 내지 LD3)은 화소 회로(PXC)보다 상층부에 배치되고, 소정의 도전 패턴을 통해 서로 연결될 수 있다.
일 실시예에서, 화소 회로(PXC)와 무기 발광 소자들(LD1 내지 LD3)은 서로 중첩하지 않는다. 무기 발광 소자들(LD1 내지 LD3)은 발광 시 고온이 발생될 수 있다. 무기 발광 소자들(LD1 내지 LD3)로부터 발생되는 고온에 의해 화소 회로(PXC)의 트랜지스터들의 특성 변화가 우려될 수 있다. 따라서, 화소 회로(PXC)와 무기 발광 소자들(LD1 내지 LD3)은 서로 중첩하지 않도록 설계될 수 있다.
일 실시예에서, 2k-1(단, k는 n/2 이하의 자연수) 화소행 및 제2k 화소행의 화소(PX)들 각각에 대응하는 화소 회로(PXC)는 제2k-1 화소행의 화소들 각각에 대응하는 무기 발광 소자(LD1 내지 LD3)와 제2k 화소행의 화소(PX)들 각각에 대응하는 무기 발광 소자(LD1 내지 LD3) 사이에 배치될 수 있다. 예를 들어, 제1 화소행(R1)의 화소(PX)들의 화소 회로들(PXC11 내지 PXC16)과 제2 화소행(R2)의 화소(PX)들의 화소 회로들(PXC21 내지 PXC26)은 제1 화소행(R1)의 화소(PX)들의 발광 소자 그룹들(LD11 내지 LD16)과 제2 화소행(R2)의 화소(PX)들의 발광 소자 그룹들(LD21 내지 LD26) 사이에 배치될 수 있다.
이에 따라, 마지막 화소행(최하단 화소행), 예를 들어, 제n 화소행의 화소 회로(PXC)들은 제n 화소행의 발광 소자 그룹들의 상측에 배치될 수 있다. 따라서, 화소부(100) 하측의 데드 스페이스가 감소될 수 있다.
화소 회로(PXC)의 배치 위치에 의해 발광 소자 그룹(LD11)에 대응하는 화소(PX)와 발광 소자 그룹(LD21)에 대응하는 화소(PX) 사이의 거리는 제2 거리(P12)를 가질 수 있다. 일 실시예에서, 화소와 화소 사이의 제2 방향(DR2)으로의 거리는 인접한 화소들의 동일한 무기 발광 소자들 사이의 제2 방향(DR2)으로의 거리(예를 들어, 제1 무기 발광 소자(LD1)들 사이의 거리)일 수 있다. 제2 거리(P12)는 제2 방향(DR2)으로의 화소(PX) 간 간격의 기준이 될 수 있다. 즉, 동일한 화소열의 화소(PX)들은 제2 방향으로 제2 거리(P12)를 갖는 등간격으로 배열될 수 있다.
상기와 같은 화소 회로(PXC)들의 배치에 의해 제2 화소행(R2)과 제3 화소행(R3) 사이에는 화소 회로(PXC)가 배치되지 않는다. 서로 인접한 화소행들 사이들 중 화소 회로(PXC)가 배치되지 않는 영역은 제1 영역(EA)으로 정의될 수 있다. 제1 영역(EA)에는 화소(PX) 구동을 위한 전원을 공급하는 전원 라인(PL)이 제1 방향(DR1)을 따라 배치될 수 있다. 전원 라인(PL)은 각 화소열에 대응하여 분기되어 화소(PX)들 각각에 전원을 공급할 수 있다.
일 실시예에서, 데이터 분배부(410, 420, 430)는 제1 화소행(R1)의 제2k-1 화소와 제2k 화소 사이에 배치될 수 있다. 일 실시예에서, 데이터 분배부(410, 420, 430)는 디멀티플렉서들을 포함할 수 있다. 예를 들어, 데이터 분배부(410)는 제1 화소열(C1)에 대응하는 제1 디멀티플렉서 및 제2 화소열(C2)에 대응하는 제2 디멀티플렉서를 포함할 수 있다.
구체적으로, 제1 화소열(C1)의 제1 화소행(R1)에 대응하는 제1 화소와 제1 화소열(C2)의 제1 화소행(R1)에 대응하는 제2 화소 사이에 배치되는 데이터 분배부(410)는 제1 화소열(C1)과 제2 화소열(C2)에 연결되는 데이터 라인들 각각에 데이터 신호를 시분할 공급할 수 있다. 예를 들어, 하나의 화소(PX)가 3개의 부화소들을 포함하므로, 제1 화소열(C1)은 3개의 데이터 라인들을 통해 제1 디멀티플렉서와 연결될 수 있다.
일 실시예에서, 데이터 분배부(410, 420, 430)의 최상단은 제1 화소행(R1)의 무기 발광 소자들(LD1 내지 LD3)의 최상단을 벗어나지 않도록 배치될 수 있다. 제1 화소행(R1)의 발광 소자 그룹들(LD11 내지 LD16)이 배치되는 최상단은 가상의 경계선(BL)으로 정의될 수 있다. 여기서, 데이터 분배부(410, 420, 430)는 제2 방향(DR2)의 반대 방향으로 경계선(BL)을 벗어나지 않도록 형성될 수 있다. 예를 들어, 데이터 분배부(410, 420, 430)는 경계선(BL)보다 하측에 배치될 수 있다. 따라서, 데이터 분배부(410, 420, 430)가 화소(PX)들 사이에 배치됨으로써, 표시 패널(1000)의 제1 화소행(R1)의 상측의 데드 스페이스가 최소화될 수 있다.
다만, 이는 예시적인 것으로서, 데이터 분배부(410, 420, 430)는 제n 화소행(예를 들어, 최하단 화소행)에 대응하여 배치될 수도 있다. 나아가, 데이터 분배부(410, 420, 430)는 제i(단, i는 n이하의 자연수) 화소행에 대응하는 위치에 배치될 수 있고, 데이터 분배부들(410, 420, 430) 중 적어도 일부는 서로 다른 화소행에 대응하는 위치들에 배치될 수도 있다.
데이터 분배부(410, 420, 430)의 배치에 따라 발광 소자 그룹(LD11)에 대응하는 화소(PX)와 발광 소자 그룹(LD12)에 대응하는 화소(PX) 사이의 거리는 제1 거리(P11)를 가질 수 있다. 일 실시예에서, 화소와 화소 사이의 제1 방향(DR1)으로의 거리는 인접한 화소들의 동일한 무기 발광 소자들 사이의 제1 방향(DR1)으로의 거리(예를 들어, 제2 무기 발광 소자(LD2)들 사이의 거리)일 수 있다. 제1 거리(P11)는 제1 방향(DR1)으로의 화소 간 간격의 기준이 될 수 있다. 즉, 동일한 화소행의 화소(PX)들은 제1 방향(DR1)으로 제1 거리(P11)를 갖는 등간격으로 배열될 수 있다. 여기서, 제1 거리(P11)와 제2 거리(P12)는 실질적으로 동일할 수도 있고, 다를 수도 있다.
이와 같은 배치에 의해 제2k 화소열과 제2k+1 화소열 사이에는 데이터 분배부(410, 420, 430)가 배치되지 않는다. 예를 들어, 제2 화소열(C2)과 제3 화소열(C3) 사이에는 데이터 분배부(410, 420, 430)가 배치되지 않는다.
데이터 분배부(410, 420, 430)가 배치되지 않는 화소열들 사이 중 일부에 스캔 구동부(200)가 배치될 수 있다. 일 실시예에서, 스캔 구동부(200)는 표시 패널(1000)의 기판 상에 집적될 수 있다.
도 3에 도시된 바와 같이, 스캔 구동부(200)는 제2 화소열(C2)과 제3 화소열(C3) 사이에 배치될 수 있다.
스캔 구동부(200)는 스캔 라인들(S1 내지 S4)을 통해 화소행들(R1 내지 R4) 각각에 연결되는 복수의 스테이지들(ST1 내지 ST4)을 포함할 수 있다. 일 실시예에서, 스테이지들(ST1 내지 ST4)은 제2 화소열(C2)과 제3 화소열(C3) 사이에서 제2 방향(DR2)으로 배열될 수 있다. 다만, 이는 예시적인 것으로서, 스캔 구동부(200) 및 스테이지들(ST1 내지 ST4)의 배열이 이에 한정되는 것은 아니다. 예를 들어, 스테이지들(ST1 내지 ST4)은 데이터 분배부(410, 420, 430)가 배치되지 않는 제2k 화소열과 제2k+1 화소열 사이에 배치될 수 있다.
일 실시예에서, 스테이지들(ST1 내지 ST4)은 서로 종속적으로 연결되며, 제어 신호(예를 들어, 스캔 시작 신호)에 응답하여 순차적으로 스캔 라인들(S1 내지 S4)에 스캔 신호를 공급할 수 있다.
일 실시예에서, 제2k-1 스캔 라인과 제2k 스캔 라인은 제2k-1 화소행의 발광 소자 그룹들과 제2k 화소행의 발광 소자 그룹들 사이에서 제1 방향(DR1)으로 연장될 수 있다. 예를 들어, 제1 스캔 라인(S1)과 제2 스캔 라인(S2)은 발광 소자 그룹들(LD11 내지 LD16)과 발광 소자 그룹들(LD21 내지 LD26) 사이에서 제1 방향(DR1)으로 연장될 수 있다.
도 3에는 스테이지들(ST1 내지 ST4)의 상하폭이 발광 소자 그룹(LD11 내지 LD46)의 상하폭과 동일한 것으로 도시되었으나, 스테이지들(ST1 내지 ST4)의 사이즈가 이에 한정되는 것은 아니다.
제1 스테이지(ST1)는 제2 방향(DR2)의 반대 방향으로 경계선(BL)을 벗어나지 않도록 형성될 수 있다. 예를 들어, 제1 스테이지(ST1)는 경계선(BL)보다 하측에 배치될 수 있다.
이와 같이, 스캔 구동부(200)가 소정의 화소(PX)들 사이에 배열됨으로써 표시 패널(1000)의 좌측 및/또는 우측의 데드 스페이스가 최소화될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 타일드 표시 장치(10)는 데이터 분배부(400), 스캔 구동부(200), 및 화소 회로(PXC)들이 소정의 화소(PX)들 사이(또는 발광 소자 그룹들(LD11 내지 LD46) 사이)에 배치되는 복수의 표시 패널들(1000)을 포함할 수 있다. 따라서, 화소부(100) 외곽의 데드 스페이스가 최소화될 수 있다.
이에 따라, 연속적으로 연결되는 표시 패널(1000)들에서 상하 간격 및/또는 좌우 간격이 균일한 규칙적인 패턴으로 발광 소자 그룹들(LD11 내지 LD46)이 배열될 수 있다. 즉, 타일드 표시 장치(10) 전체로 볼 때 모든 화소 사이 간격이 실질적으로 등간격으로 형성됨으로써 영상 편차가 최소화되고 베젤, 표시 패널(1000)들 사이의 연결 부분(경계)이 인지되지 않는다.
도 4a 및 도 4b는 도 2의 표시 패널에 포함되는 화소의 일 예들을 나타내는 회로도들이다.
도 4a 및 도 4b는 제1 내지 제3 부화소들 중 어느 하나를 도시한 것이다. 제1 내지 제3 부화소들은 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 이하에서는, 제1 내지 제3 부화소들 중 임의의 부화소, 또는 이들을 포괄하여 지칭할 때, "부화소(SPX1)"라 하기로 한다.
일 실시예에서, 도 4a에 도시된 바와 같이, 부화소(SPX1)는 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 무기 발광 소자(LD)와 무기 발광 소자(LD)를 구동하기 위한 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제1 및 제2 전원들(VDD, VSS)은 발광 소자(LD)가 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다.
일 실시예에서, 도 4b에 도시된 바와 같이, 부화소(SPX1)는 복수의 무기 발광 소자(LD)들과 이를 구동하는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 도 4b에서는 발광 소자(LD)들이 제1 전원(VDD)과 제2 전원(VSS)의 사이에 서로 동일한 방향(일 예로, 순방향)으로 병렬 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 상기 발광 소자들(LD) 중 일부는 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결되고, 다른 일부는 역방향으로 연결될 수도 있다.
실시예에 따라, 발광 소자(LD)의 일 단부는 제1 트랜지스터(T1)에 접속되며, 제1 트랜지스터(T1)를 통해 제1 전원(VDD)에 접속될 수 있다. 발광 소자(LD)의 다른 단부는, 제2 전원(VSS)에 접속될 수 있다.
서브 화소(SPX1)는 이에 대응하는 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다.
제1 트랜지스터(구동 트랜지스터; T1)는 제1 전원(VDD)과 무기 발광 소자(LD) 또는 복수의 무기 발광 소자(LD)들의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 무기 발광 소자(LD)들로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(스위칭 트랜지스터; T2)는 데이터 라인(Dj)과 제1 노드(N1)의 사이에 접속된다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 접속된다.
이러한 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 게이트-온 전압(예컨대, 로우 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다.
한편, 도 4a 및 도 4b에서는 서브 화소(SPX1)에 포함되는 트랜지스터들, 일 예로, 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 5는 도 2의 표시 패널의 일 부분의 일 예를 나타내는 도면이다.
도 2 내지 도 5를 참조하면, 데이터 분배부(410)는 제1 디멀티플렉서(DEMUX1) 및 제2 디멀티플렉서(DEMUX2)를 포함할 수 있다.
여기서, 데이터 분배부(410)는 도 2의 데이터 분배부(400)의 일부분일 수 있다.
제1 및 제2 디멀티플렉서들(DEMUX1, DEMUX2)은 제1 화소(PX1)와 제2 화소(PX2) 사이에 배치될 수 있다. 제1 디멀티플렉서(DEMUX1)는 제1 화소(PX1)에 연결되고, 제2 디멀티플렉서(DEMUX2)는 제2 화소(PX2)에 연결될 수 있다.
일 실시예에서, 제1 및 제2 화소들(PX1, PX2)은 각각 제1 내지 제3 부화소들을 포함할 수 있다. 제1 내지 제3 부화소들은 각각 제1 내지 제3 발광 소자들(LD1 내지 LD3) 및 제1 내지 제3 화소 회로들(PXC11, PXC12)을 포함할 수 있다. 여기서, 제1 내지 제3 화소 회로들(PXC11, PXC12)은 실질적으로 동일 또는 유사한 구조를 가질 수 있다.
제1 디멀티플렉서(DEMUX1)는 데이터 구동부(300)로부터 연장되는 제1 출력 라인(OL1)에 연결될 수 있다. 제1 디멀티플렉서(DEMUX1)는 제1 화소(PX1)의 제1 내지 제3 부화소들 각각에 연결되는 제1 내지 제3 트랜지스터들(SW1 내지 SW3)을 포함할 수 있다. 제1 내지 제3 트랜지스터들(SW1 내지 SW3)의 제1 전극은 제1 출력 라인(OL1)에 공통으로 연결되고, 제1 내지 제3 트랜지스터들(SW1 내지 SW3)의 제2 전극들은 제1 내지 제3 화소 회로들(PXC11)에 각각 연결될 수 있다.
제1 디멀티플렉서(DEMUX1)는 제1 화소(PX1)에 연결된 제1 내지 제3 데이터 라인들(D1A, D1B, D1C)을 각각 선택하는 제1 내지 제3 선택 신호들(CLA, CLB, CLC)에 기초하여 제1 내지 제3 데이터 라인들(D1A, D1B, D1C)에 데이터 신호를 선택적으로 공급할 수 있다. 제1 내지 제3 데이터 라인들(D1A, D1B, D1C)은 제1 내지 제3 화소 회로들(PXC11)에 각각 연결될 수 있다.
이와 마찬가지로, 제2 디멀티플렉서(DEMUX2)는 제2 화소(PX2)에 연결된 제1 내지 제3 데이터 라인들(D2A, D2B, D2C)을 각각 선택하는 제1 내지 제3 선택 신호들(CLA, CLB, CLC)에 기초하여 제1 내지 제3 데이터 라인들(D2A, D2B, D2C)에 데이터 신호를 선택적으로 공급할 수 있다. 제1 내지 제3 데이터 라인들(D2A, D2B, D2C)은 제1 내지 제3 화소 회로들(PXC12)에 각각 연결될 수 있다.
일 실시예에서, 제1 및 제2 디멀티플렉서들(DEMUX1, DEMUX2) 최상단은 제1 화소행(R1)의 발광 소자 그룹들(LD11, LD12)의 최상단을 벗어나지 않도록 배치될 수 있다. 제1 화소행(R1)의 발광 소자 그룹들(LD11 내지 LD16)이 배치되는 최상단은 가상의 경계선(BL)으로 정의될 수 있다. 예를 들어, 표시 패널(1000)의 상측 경계(PE)와 데이터 분배부(410) 사이의 거리(DS2)는 표시 패널(1000)의 상측 경계(PE)와 제1 화소(PX1) 사이의 거리(DS1)보다 크거나 같을 수 있다.
이와 마찬가지로, 스캔 구동부(200)의 제1 스테이지(ST1)는 경계선(BL)을 벗어나지 않도록 배치될 수 있다. 즉, 스캔 구동부(200)와 표시 패널(1000)의 상측 경계(PE) 사이의 거리는 표시 패널(1000)의 상측 경계(PE)와 제1 화소(PX1) 사이의 거리(DS1)보다 크거나 같을 수 있다.
이에 따라, 표시 패널(1000)의 제1 화소행(R1)의 상측의 데드 스페이스가 최소화될 수 있다.
도 6a는 도 2의 표시 패널에 포함되는 기판의 제1 면의 일 예를 나타내는 도면이고, 도 6b는 도 2의 표시 패널에 포함되는 기판의 제2 면의 일 예를 나타내는 도면이다.
도 1, 도 2, 도 3, 도 6a 및 도 6b를 참조하면, 표시 패널(1000)은 화소부(100), 스캔 구동부(200), 데이터 구동부(300), 데이터 분배부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
일 실시예에서, 표시 패널(1000)에는 벤딩 영역(BA)을 사이에 두고 서로 이격된, 제1 플랫 영역(FA1)과 제2 플랫 영역(FA2)이 제공될 수 있으며, 제1 플랫 영역(FA1)은 표시 영역을 포함할 수 있다. 또한, 일 실시예에서, 벤딩 영역(BA)은 표시 영역으로부터 이격될 수 있다.
표시 영역을 포함하는 표시 패널(1000)의 제1 면(SF1) 상에는 화소(PX)들이 배치될 수 있다. 일 실시예에서, 표시 영역 내에서 소정의 화소(PX)들 사이에 데이터 분배부(400) 및 스캔 구동부(200)가 배치될 수 있다. 이에 따라, 표시 패널(1000)의 제1 플랫 영역(FA1)에서의 데드 스페이스가 최소화될 수 있다.
도 6b에 도시된 바와 같이, 데이터 구동부(300)는 발광면(SF1)의 반대편(SF2)에 배치될 수 있다. 예를 들어, 데이터 구동부(300)는 제2 플랫 영역(FA2)에 제공될 수 있다.
일례로, 제2 플랫 영역(FA2) 상에 데이터 구동부(300) 및/또는 타이밍 제어부(500)가 칩 온 필름 형태로 배치될 수 있다. 제2 플랫 영역(FA2)에 출력 라인들(OL)과 데이터 구동부(300)를 연결하는 패드가 배치될 수 있다. 데이터 구동부(300)로부터 연장되는 출력 라인들(OL)은 팬아웃 영역(FO)을 거쳐 제1 플랫 영역(FA1)의 데이터 분배부(400)에 연결될 수 있다.
이와 같이, 데이터 구동부(300) 및/또는 타이밍 제어부(500)가 표시 패널(1000)의 발광면(SF1)의 반대편(SF2)에 배치되어 데드 스페이스가 감소될 수 있다.
도 7은 도 1의 타일드 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 블록도이다.
본 실시예에 따른 표시 패널은 발광 구동부의 구성을 제외하면 도 2 내지 도 4b에 따른 표시 패널과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
표시 패널(1001)은 화소부(100), 스캔 구동부(200), 데이터 구동부(300), 데이터 분배부(400), 타이밍 제어부(501), 및 발광 구동부(600)를 포함할 수 있다.
발광 구동부(600)는 제4 제어 신호(ECS)에 기초하여 복수의 발광 제어 라인들(E1 내지 En)을 통해 화소(P)들에 발광 제어 신호를 제공할 수 있다. 일 실시예에서, 발광 제어 라인들(E1 내지 En) 각각은 각각의 화소행에 위치하는 화소(P)들에 연결될 수 있다.
도 8은 도 7의 표시 패널에 포함되는 화소의 일 예를 나타내는 회로도이다.
본 실시예에 따른 화소는 화소 회로의 일부 구성을 제외하면 내지 도 4b에 따른 화소와 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 2, 도 4b, 도 7, 및 도 8을 참조하면, 부화소(SPX2)는 복수의 무기 발광 소자(LD)들(또는 하나의 무기 발광 소자(LD)와 이에 연결되는 화소 회로(PXC2)를 포함할 수 있다.
일 실시예에서, i번째 화소행에 배치된 부화소(SPX2)의 화소 회로(PXC1)는 i-1번째 스캔 라인(Si-1) 및/또는 i+1번째 스캔 라인(Si+1)에 더 접속될 수 있다. 화소 회로(PXC1)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 이러한 화소 회로(PXC1)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 무기 발광 소자(LD)의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다.
제2 트랜지스터(T2)는 데이터 라인(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 해당 스캔 라인(Si)에 접속된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 해당 스캔 라인(Si)에 접속된다. 제3 트랜지스터(T3)의 턴-온에 의해 제1 트랜지스터(T1)를 다이오드 형태로 연결한다.
여기서, 제2 및 제3 트랜지스터들(T2, T3)을 제어하는 스캔 신호는 기입 스캔 신호(GW)일 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 스캔 라인, 일 예로 i-1번째 스캔 라인(Si-1)에 접속된다. 제4 트랜지스터(T4) 턴-온에 의해 초기화 전원(Vint)의 전압이 제1 노드(N1)로 전달될 수 있다. 여기서, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다. 제4 트랜지스터(T4)를 제어하는 스캔 신호는 초기화 스캔 신호(GI)일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어 라인, 일 예로 i번째 발광 제어 라인(Ei)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 무기 발광 소자(LD)의 제1 전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어 라인, 일 예로 i번째 발광 제어 라인(Ei)에 접속된다.
제7 트랜지스터(T7)는 무기 발광 소자(LD)의 제1 전극과 초기화 전원(Vint) 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 스캔 라인들 중 어느 하나, 일 예로 i+1번째 스캔 라인(Si+1)에 접속된다. 제7 트랜지스터(T7)의 턴-온에 의해 초기화 전원(Vint)의 전압이 무기 발광 소자(LD)의 제1 전극으로 공급될 수 있다. 여기서, 제7 트랜지스터(T7)를 제어하는 스캔 신호는 바이패스 스캔 신호(GB)일 수 있다.
일 실시예에서, 기입 스캔 신호(GW), 초기화 스캔 신호(GI), 및 바이패스 스캔 신호(GB)는 각각 서로 다른 스캔 구동부로부터 출력될 수 있다. 예를 들어, 스캔 구동부(200)는 초기화 스캔 신호(GI)를 출력하는 제1 스캔 구동부, 기입 스캔 신호(GW)를 출력하는 제2 스캔 구동부, 및 바이패스 스캔 신호(GB)를 출력하는 제3 스캔 구동부를 포함할 수 있다.
도 9는 도 7의 표시 패널의 일 예를 나타내는 도면이다.
본 실시예에 따른 표시 패널은 스캔 구동부, 발광 구동부, 및 화소 회로의 구성을 제외하면 도 3에 따른 표시 패널과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 3, 도 7, 도 8, 및 도 9를 참조하면, 표시 패널(1001)은 화소(PX)들, 데이터 분배부(DEMUX), 제1 스캔 구동부(220), 제2 스캔 구동부(240), 제3 스캔 구동부(260), 및 발광 구동부(600)를 포함할 수 있다.
화소(PX)들 각각은 무기 발광 소자(LDS)와 화소 회로(PXC)를 구비한 복수의 부화소들을 포함할 수 있다. 일 실시예예서, 무기 발광 소자(LDS)와 화소 회로(PXC)는 서로 중첩하지 않는다.
데이터 분배부(DEMUX)는 제1 화소행(R1)의 제2k-1 화소와 제2k 화소 사이에 배치될 수 있다. 일 실시예에서, 데이터 분배부(DEMUX)는 디멀티플렉서들을 포함할 수 있다. 이와 같은 배치에 의해 제2k 화소열과 제2k+1 화소열 사이에는 데이터 분배부(DEMUX)가 배치되지 않는다.
데이터 분배부(DEMUX)의 배치에 따라 화소(PX)와 화소(PX) 사이의 제1 방향(DR1)으로의 거리는 제1 거리(P11)를 가질 수 있다.
데이터 분배부(DEMUX)가 배치되지 않는 화소열들 사이 중 일부에 제1 내지 제3 스캔 구동부들(220, 240, 260) 및 발광 구동부(600)가 배치될 수 있다. 제1 내지 제3 스캔 구동부들(220, 240, 260) 및 발광 구동부(600)는 서로 다른 화소열들 사이에 배치될 수 있다.
도 9에는 제1 내지 제3 스캔 구동부들(220, 240, 260) 및 발광 구동부(600)가 각각 제2 화소열과 제3 화소열 사이, 제4 화소열과 제5 화소열 사이, 제6 화소열과 제7 화소열 사이, 제8 화소열과 제9 화소열 사이에 배치되는 것으로 도시되었으나, 제1 내지 제3 스캔 구동부들(220, 240, 260) 및 발광 구동부(600)의 배치가 이에 한정되는 것은 아니다.
제1 스캔 구동부(220)는 초기화 스캔 신호(GI)를 출력하는 복수의 스테이지들(STA1 내지 STA4)을 포함할 수 있다. 초기화 스캔 신호(GI)는 초기화 스캔 라인들(Sa1 내지 Sa4)을 통해 화소 회로(PXC)들에 공급될 수 있다.
제2 스캔 구동부(240)는 기입 스캔 신호(GW)를 출력하는 복수의 스테이지들(STB1 내지 STB4)을 포함할 수 있다. 기입 스캔 신호(GW)는 기입 스캔 라인들(Sb1 내지 Sb4)을 통해 화소 회로(PXC)들에 공급될 수 있다.
제3 스캔 구동부(260)는 바이패스 스캔 신호(GB)를 출력하는 복수의 스테이지들(STC1 내지 STC4)을 포함할 수 있다. 바이패스 스캔 신호(GB)는 바이패스 스캔 라인들(Sc1 내지 Sc4)을 통해 화소 회로(PXC)들에 공급될 수 있다.
발광 구동부(600)는 발광 제어 신호를 출력하는 복수의 스테이지들(EST1 내지 EST4)을 포함할 수 있다. 발광 제어 신호는 발광 제어 라인들(E1 내지 E4)을 통해 화소 회로(PXC)들에 공급될 수 있다.
일 실시예에서, 제2k-1 스캔 라인들과 제2k 스캔 라인들, 제2k-1 발광 제어 라인들, 및 제2k 발광 제어 라인들은 제2k-1 화소행의 무기 발광 소자들(LDS)과 제2k 화소행의 무기 발광 소자들(LDS) 사이에서 제1 방향(DR1)으로 연장될 수 있다.
일 실시예예서, 서로 인접한 화소행들 사이들 중 화소 회로(PXC)가 배치되지 않는 영역인 제1 영역(EA)에는 화소(PX) 구동을 위한 전원을 공급하는 전원 라인(도 3의 PL)이 제1 방향(DR1)을 따라 배치될 수 있다.
상술한 바와 같이, 데이터 분배부(DEMUX), 제1 내지 제3 스캔 구동부들(220, 240, 260) 및 발광 구동부(600)가 화소(PX)들 사이에 배치됨으로써 데드 스페이스가 최소화되고 서로 연결된 복수의 표시 패널(1000)들의 화소(PX)(즉, 무기 발광 소자들(LDS))들이 표시 패널(1001)의 경계와 무관하게 균등 간격으로 배치될 수 있다. 따라서, 영상 편차가 최소화되고 베젤, 표시 패널(1000)들 사이의 연결 부분(경계)이 인지되지 않을 수 있다.
도 10은 도 7의 표시 패널의 일 예를 나타내는 도면이다.
본 실시예에 따른 표시 패널은 화소 회로의 배치를 제외하면 도 9에 따른 표시 패널과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 3, 도 7, 도 8, 도 9, 및 도 10을 참조하면, 표시 패널(1000) 화소(PX)들, 데이터 분배부(DM), 제1 스캔 구동부(220), 제2 스캔 구동부(240), 제3 스캔 구동부(260), 및 발광 구동부(600)를 포함할 수 있다.
데이터 분배부(DM)의 배치에 의해 화소(PX)들 사이의 제1 방향(DR1)으로의 거리는 제1 거리(P11)일 수 있다.
일 실시예에서, 표시 패널(1001A)의 상측 경계와 데이터 분배부(DM) 사이의 거리(DS2)는 표시 패널(1001A)의 상측 경계와 제1 화소행(R1)의 화소(PX) 사이의 거리(DS1)보다 크거나 같을 수 있다. 또한, 표시 패널(1001A)의 상측 경계와 스캔 구동부(200)의 제1 스테이지(STA1) 사이의 거리(DS3)는 표시 패널(1001A)의 상측 경계와 제1 화소행(R1)의 화소(PX) 사이의 거리(DS1)보다 크거나 같을 수 있다. 마찬가지로, 표시 패널(1001A)의 상측 경계와 발광 구동부(600)의 제1 스테이지(STA) 사이의 거리(DS2)는 표시 패널(1001A)의 상측 경계와 제1 화소행(R1)의 화소(PX) 사이의 거리(DS1)보다 크거나 같을 수 있다.
무기 발광 소자(LD)와 화소 회로(PXC)는 서로 중첩하지 않는다. 일 실시예에서, 일부 화소행들에 대응하는 화소(PX)들의 화소 회로(PXC)는 무기 발광 소자(LD)의 하측에 배치될 수 있다. 이 경우, 제2 방향(DR2)으로의 거리는 제2 거리(P12)일 수 있다.
일부 화소행들에 대응하는 화소(PX)들의 화소 회로(PXC)는 무기 발광 소자(LD)의 상측에 배치될 수 있다. 일 실시예에서, 마지막 화소행(최하단 화소행), 예를 들어, 제n 화소행(Rn), 의 화소 회로(PXC)들은 제n 화소행(Rn)의 무기 발광 소자(LD)들의 상측에 배치될 수 있다. 따라서, 표시 패널(1001A)의 하측의 데드 스페이스가 감소될 수 있다. 이 때, 제n 화소행(Rn)에 대응하는 화소(PX)들 간의 제2 방향(DR2)으로의 거리는 제3 거리(P13)일 수 있다. 제3 거리(P13)는 제2 거리(P12)보다 클 수 있다.
상술한 바와 같이, 데이터 분배부(DM), 제1 내지 제3 스캔 구동부들(220, 240, 260) 및 발광 구동부(600)가 화소(PX)들 사이에 배치됨으로써 데드 스페이스가 최소화되고 서로 연결된 복수의 표시 패널(1000)들의 화소(PX)(즉, 무기 발광 소자(LD))들이 표시 패널(1001A)의 경계와 무관하게 제1 방향(DR1)으로 균등 간격으로 배치될 수 있다. 따라서, 영상 편차가 최소화되고 베젤, 표시 패널(1000)들 사이의 연결 부분(경계)이 인지되지 않을 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 스캔 구동부
300: 데이터 구동부 400: 데이터 분배부
500: 타이밍 제어부 600: 발광 구동부
1000: 표시 패널 10: 타일드 표시 장치

Claims (20)

  1. 복수의 표시 패널들의 배열을 포함하는 타일드 표시 장치(tiled display device)에 있어서,
    상기 표시 패널들 각각은
    복수의 화소행들 및 복수의 화소열들을 구성하는 복수의 화소들;
    제1 화소행의 제1 화소와 제1 방향으로 인접한 상기 제1 화소행의 제2 화소 사이에 배치되는 데이터 분배부; 및
    상기 제2 화소와 상기 제1 방향으로 인접한 제3 화소 사이에 배치되는 스캔 구동부를 포함하며,
    상기 화소들 각각은 제1 내지 제3 색들을 각각 발광하는 제1 내지 제3 부화소들을 포함하고,
    상기 데이터 분배부는
    상기 제1 화소의 상기 제1 내지 제3 부화소들 각각에 연결되는 제1 내지 제3 트랜지스터들을 포함하는 제1 디멀티플렉서(demultiplexer); 및
    상기 제2 화소의 상기 제1 내지 제3 부화소들 각각에 연결되는 제4 내지 제6 트랜지스터들을 포함하는 제2 디멀티플렉서를 포함하는 것을 특징으로 하는 타일드 표시 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 제1 내지 제3 부화소들 각각은
    무기 발광 소자; 및
    상기 무기 발광 소자에 연결되는 화소 회로를 포함하는 것을 특징으로 하는 타일드 표시 장치.
  5. 제 4 항에 있어서, 제2k-1(단, k는 자연수) 화소행 및 제2k 화소행의 상기 화소들 각각에 대응하는 상기 화소 회로는 제2k-1 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자와 상기 제2k 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자 사이에 배치되는 것을 특징으로 하는 타일드 표시 장치.
  6. 제 5 항에 있어서, 상기 화소 회로는 상기 무기 발광 소자와 중첩하지 않는 것을 특징으로 하는 타일드 표시 장치.
  7. 제 5 항에 있어서, 상기 제2k-1 화소행 및 상기 제2k 화소행에 연결되는 스캔 라인들은 상기 제2k-1 화소행과 상기 제2k 화소행 사이에서 상기 제1 방향으로 연장되는 것을 특징으로 하는 타일드 표시 장치.
  8. 제 7 항에 있어서, 상기 제2k-1 화소행 및 상기 제2k 화소행에 연결되는 전원 라인은 상기 제2k 화소행과 제2k+1 화소행 사이에서 상기 제1 방향으로 연장되는 것을 특징으로 하는 타일드 표시 장치.
  9. 제 7 항에 있어서, 제2j-1(단, j는 1보다 큰 자연수) 화소행 및 제2j 화소행에 연결되는 전원 라인은 제2j-2 화소행과 상기 제2j-1 화소행 사이에서 상기 제1 방향으로 연장되는 것을 특징으로 하는 타일드 표시 장치.
  10. 제 1 항에 있어서, 상기 스캔 구동부는 상기 화소행들 각각에 연결되는 복수의 스테이지들을 포함하는 것을 특징으로 하는 타일드 표시 장치.
  11. 제 10 항에 있어서, 상기 스테이지들은 상기 제2 화소를 포함하는 화소열과 상기 제3 화소를 포함하는 화소열 사이에서 상기 제1 방향과 교차하는 제2 방향으로 배열되는 것을 특징으로 하는 타일드 표시 장치.
  12. 제 10 항에 있어서, 상기 스캔 구동부는 서로 다른 화소열들 사이에 배치되어 서로 다른 스캔 라인들에 각각 연결되는 복수의 스캔 구동부들을 포함하고,
    상기 스캔 구동부들 각각은 상기 제1 방향과 교차하는 제2 방향으로 배열되는 복수의 스테이지들을 포함하는 것을 특징으로 하는 타일드 표시 장치.
  13. 제 12 항에 있어서, 상기 스캔 구동부는
    초기화 스캔 신호를 출력하는 제1 스캔 구동부;
    기입 스캔 신호를 출력하는 제2 스캔 구동부; 및
    바이패스 스캔 신호를 출력하는 제3 스캔 구동부를 포함하는 것을 특징으로 하는 타일드 표시 장치.
  14. 제 1 항에 있어서, 상기 데이터 분배부와 상기 스캔 구동부는 서로 다른 화소열들 사이에 각각 배치되는 것을 특징으로 하는 타일드 표시 장치.
  15. 제 1 항에 있어서, 상기 표시 패널들 각각은
    상기 스캔 구동부 및 상기 데이터 분배부가 배치되는 상기 화소열들의 사이가 아닌 다른 화소열들의 사이의 공간에 배치되어 상기 화소들에 연결되는 발광 구동부를 더 포함하는 것을 특징으로 하는 타일드 표시 장치.
  16. 제 1 항에 있어서, 상기 표시 패널들 각각은
    상기 화소들에 의해 영상이 표시되는 발광면의 반대편에 위치되어 상기 화소들 각각에 데이터 신호를 공급하는 데이터 구동부를 더 포함하는 것을 특징으로 하는 타일드 표시 장치.
  17. 제 16 항에 있어서, 상기 데이터 구동부는 상기 데이터 분배부를 통해 상기 화소들에 전기적으로 연결되는 것을 특징으로 하는 타일드 표시 장치.
  18. 복수의 표시 패널들의 배열을 포함하는 타일드 표시 장치(tiled display device)에 있어서,
    상기 표시 패널들 각각은
    제1 내지 제n(단, n은 자연수) 화소행들 및 제1 내지 제m(단, m은 자연수) 화소열들을 구성하며, 화소 회로 및 상기 화소 회로에 연결되는 무기 발광 소자를 각각 포함하는 복수의 화소들;
    제i 화소행의(단, i는 n 이하의 자연수) 제2k-1(단, k는 n/2 이하의 자연수) 화소와 제2k 화소 사이에 배치되는 디먹스; 및
    제2k 화소열과 제2k+1 화소열 사이에서 열 방향으로 배열되는 복수의 스테이지들을 포함하는 스캔 구동부를 포함하고,
    상기 제n 화소행의 상기 화소들 각각의 상기 화소 회로는 상기 제n 화소행의 상기 화소들 각각의 상기 무기 발광 소자보다 제n-1 화소행에 가깝게 배치되는 것을 특징으로 하는 타일드 표시 장치.
  19. 제 18 항에 있어서, 상기 화소 회로에 포함되는 트랜지스터와 상기 무기 발광 소자는 서로 중첩하지 않는 것을 특징으로 하는 타일드 표시 장치.
  20. 제 19 항에 있어서, 제2k-1 화소행 및 제2k 화소행의 상기 화소들 각각에 대응하는 상기 화소 회로는 제2k-1 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자와 상기 제2k 화소행의 상기 화소들 각각에 대응하는 상기 무기 발광 소자 사이에 배치되는 것을 특징으로 하는 타일드 표시 장치.
KR1020180144689A 2018-11-21 2018-11-21 타일드 표시 장치 KR102577240B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180144689A KR102577240B1 (ko) 2018-11-21 2018-11-21 타일드 표시 장치
US16/534,430 US10983381B2 (en) 2018-11-21 2019-08-07 Tiled display device
CN201911126319.8A CN111210750A (zh) 2018-11-21 2019-11-18 拼接显示设备
US17/231,492 US11514834B2 (en) 2018-11-21 2021-04-15 Tiled display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180144689A KR102577240B1 (ko) 2018-11-21 2018-11-21 타일드 표시 장치

Publications (2)

Publication Number Publication Date
KR20200060595A KR20200060595A (ko) 2020-06-01
KR102577240B1 true KR102577240B1 (ko) 2023-09-12

Family

ID=70728211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180144689A KR102577240B1 (ko) 2018-11-21 2018-11-21 타일드 표시 장치

Country Status (3)

Country Link
US (2) US10983381B2 (ko)
KR (1) KR102577240B1 (ko)
CN (1) CN111210750A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577240B1 (ko) * 2018-11-21 2023-09-12 삼성디스플레이 주식회사 타일드 표시 장치
KR20210033120A (ko) * 2019-09-17 2021-03-26 삼성디스플레이 주식회사 표시 장치
CN112652278B (zh) * 2019-10-09 2022-08-30 群创光电股份有限公司 电子装置及其驱动方法
KR20210076761A (ko) * 2019-12-16 2021-06-24 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
KR20210080781A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
US20220199737A1 (en) 2020-06-18 2022-06-23 Boe Technology Group Co., Ltd. Display Panel and Manufacturing Method Thereof, and Display Device
KR20220020452A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 결합용 표시장치 및 이를 구비하는 멀티 스크린 표시장치
TWI772888B (zh) * 2020-09-11 2022-08-01 友達光電股份有限公司 顯示面板及拼接面板
CN114446156A (zh) * 2020-11-02 2022-05-06 群创光电股份有限公司 拼接显示装置
KR20220077957A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN116360154A (zh) * 2020-12-03 2023-06-30 三星电子株式会社 显示设备及发光装置
WO2022059870A1 (ko) * 2020-12-03 2022-03-24 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
CN114930445A (zh) 2020-12-03 2022-08-19 三星电子株式会社 显示装置及其发光装置
JP2022149664A (ja) * 2021-03-25 2022-10-07 凸版印刷株式会社 表示装置
CN113178159B (zh) * 2021-04-23 2022-11-25 京东方科技集团股份有限公司 起始信号提供模组、方法和拼接显示装置
KR20220152430A (ko) * 2021-05-06 2022-11-16 삼성디스플레이 주식회사 발광 표시 장치
CN115631710A (zh) * 2021-07-16 2023-01-20 群创光电股份有限公司 显示面板
KR20230041119A (ko) * 2021-09-16 2023-03-24 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
US11862051B2 (en) * 2022-03-02 2024-01-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and light board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197543A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
US20170092171A1 (en) * 2015-09-30 2017-03-30 Synaptics Incorporated Display device having power saving glance mode
US20170219864A1 (en) 2013-07-19 2017-08-03 X Development Llc Configurations for tileable display apparatus with multiple pixel arrays

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995002B2 (en) * 2007-09-19 2011-08-09 Global Oled Technology Llc Tiled passive matrix electro-luminescent display
US8179336B2 (en) 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
JP4607233B1 (ja) 2010-01-15 2011-01-05 株式会社シャルレ 下肢矯正被服
KR102272216B1 (ko) 2015-02-13 2021-07-02 삼성디스플레이 주식회사 타일드 표시 장치
KR102336709B1 (ko) 2015-03-11 2021-12-07 삼성디스플레이 주식회사 타일드 표시 장치 및 그 동기화 방법
KR102301271B1 (ko) 2015-03-13 2021-09-15 삼성디스플레이 주식회사 표시 장치
US10311791B2 (en) * 2015-07-10 2019-06-04 Sharp Kabushiki Kaisha Pixel circuit, display device, and method for driving same
KR102442849B1 (ko) 2015-09-30 2022-09-15 삼성디스플레이 주식회사 표시 패널, 표시 장치, 및 타일형 표시 장치
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
WO2017115208A1 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
KR20170080962A (ko) 2015-12-31 2017-07-11 엘지디스플레이 주식회사 타일형 유기발광 표시장치
KR102504639B1 (ko) * 2016-06-20 2023-03-02 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
KR20180089928A (ko) * 2017-02-01 2018-08-10 삼성디스플레이 주식회사 표시 장치
US10468397B2 (en) * 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
KR102577240B1 (ko) 2018-11-21 2023-09-12 삼성디스플레이 주식회사 타일드 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170219864A1 (en) 2013-07-19 2017-08-03 X Development Llc Configurations for tileable display apparatus with multiple pixel arrays
JP2015197543A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
US20170092171A1 (en) * 2015-09-30 2017-03-30 Synaptics Incorporated Display device having power saving glance mode

Also Published As

Publication number Publication date
US11514834B2 (en) 2022-11-29
US20200159054A1 (en) 2020-05-21
KR20200060595A (ko) 2020-06-01
CN111210750A (zh) 2020-05-29
US10983381B2 (en) 2021-04-20
US20210231993A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
KR102577240B1 (ko) 타일드 표시 장치
US20230316998A1 (en) Local passive matrix display
US11355059B2 (en) Display device
JP6756485B2 (ja) 非四角形ディスプレイ
US10614765B2 (en) Display device and method of driving the display device
KR102356992B1 (ko) 유기 발광 표시 장치
US10103214B2 (en) Display device
JP6535441B2 (ja) 電気光学装置、電子機器、及び電気光学装置の駆動方法
CN110767695B (zh) 显示装置及其显示面板、oled阵列基板
CN110462721B (zh) 显示面板的分布式驱动
CN109872684B (zh) 一种显示面板、显示装置和显示面板的驱动方法
JP2006058886A (ja) 発光表示装置の表示データ用メモリ管理方法
US11127354B2 (en) Display device
KR20210022808A (ko) 표시 장치 및 그의 제조 방법
CN110767698B (zh) 显示装置及其显示面板、oled阵列基板
JP2006301581A (ja) 表示装置およびその駆動方法
KR102550859B1 (ko) 발광소자, 표시패널 및 표시장치
JP2020118952A (ja) 画素回路、駆動方法、および表示装置
JP2007065614A (ja) エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル
CN108735159B (zh) 显示装置及其驱动方法
WO2020202292A1 (ja) 表示装置
JP2020060756A (ja) 電気光学装置、及び電子機器
KR102502156B1 (ko) 유기 발광 표시 장치
JP2011090244A (ja) 回路装置、及びそれを用いた表示装置
JP2010002756A (ja) 表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant