KR102574871B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102574871B1
KR102574871B1 KR1020220131115A KR20220131115A KR102574871B1 KR 102574871 B1 KR102574871 B1 KR 102574871B1 KR 1020220131115 A KR1020220131115 A KR 1020220131115A KR 20220131115 A KR20220131115 A KR 20220131115A KR 102574871 B1 KR102574871 B1 KR 102574871B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
node
emitting diode
switching element
Prior art date
Application number
KR1020220131115A
Other languages
English (en)
Other versions
KR20220145953A (ko
Inventor
박세혁
이효진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220131115A priority Critical patent/KR102574871B1/ko
Publication of KR20220145953A publication Critical patent/KR20220145953A/ko
Application granted granted Critical
Publication of KR102574871B1 publication Critical patent/KR102574871B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

표시 장치가 제공된다. 표시 장치는 구동 전원선, 상기 구동 전원선에 연결된 제1 전극, 제2 전극 및 제1 게이트 전극을 포함하는 제1 스위칭 소자, 제1 노드에 연결된 제1 애노드 전극 및 제2 노드에 연결된 제1 캐소드 전극을 포함하는 제1 발광 다이오드, 및 상기 제2 노드에 연결된 제2 애노드 전극 및 상기 제1 노드에 연결된 제2 캐소드 전극을 포함하는 제2 발광 다이오드를 구비한다. 턴 온 전압 레벨을 갖는 제1 제어 신호가 입력되는 경우, 상기 제1 애노드 전극은 상기 제2 전극에 연결되고, 턴 온 전압 레벨을 갖는 제2 제어 신호가 입력되는 경우, 상기 제2 애노드 전극은 상기 제2 전극에 연결된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용되고 있으며, 그 적용범위는 점차 확대되는 추세이다.
발광 다이오드를 디스플레이 장치에 적용하려는 시도가 확대되고 있다. 이를 위하여, 발광 다이오드를 화상을 표시할 수 있는 미세한 화소 단위로 구현할 필요가 있어, 소형화가 요구된다. 나아가, 소형화되면서도 디스플레이 장치에 사용할 수 있을 만큼 충분한 밝기를 확보하기 위하여, 하나의 화소 내에서도 여러 개의 발광 다이오드를 집적할 수 있는 구조가 요구된다.
그러나, 발광 다이오드를 소형화 및 집적화 하는 경우, 발광 다이오드들의 일부는 의도한 극성을 갖도록 정렬되지 않고, 반대 극성으로 정렬되는 문제점이 있어, 표시 품질이 저하될 우려가 있다.
이에, 본 발명이 해결하고자 하는 과제는 발광 다이오드들의 극성이 오정렬됨에 따른 표시 품질의 저하를 최소화하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 구동 전원선, 상기 구동 전원선에 연결된 제1 전극, 제2 전극 및 제1 게이트 전극을 포함하는 제1 스위칭 소자, 제1 노드에 연결된 제1 애노드 전극 및 제2 노드에 연결된 제1 캐소드 전극을 포함하는 제1 발광 다이오드, 및 상기 제2 노드에 연결된 제2 애노드 전극 및 상기 제1 노드에 연결된 제2 캐소드 전극을 포함하는 제2 발광 다이오드를 구비한다. 턴 온 전압 레벨을 갖는 제1 제어 신호가 입력되는 경우, 상기 제1 애노드 전극은 상기 제2 전극에 연결되고, 턴 온 전압 레벨을 갖는 제2 제어 신호가 입력되는 경우, 상기 제2 애노드 전극은 상기 제2 전극에 연결된다.
상기 제1 발광 다이오드는 상기 제1 애노드 전극으로부터 상기 제1 캐소드 전극으로 흐르는 전류에 의해 광을 발광하고, 상기 제2 발광 다이오드는 상기 제2 애노드 전극으로부터 상기 제2 캐소드 전극으로 흐르는 전류에 의해 광을 발광할 수 있다.
상기 제2 전극에 연결되는 제3 전극, 상기 제1 제어 신호가 입력되는 제1 제어선에 연결되는 제2 게이트 전극, 및 상기 제1 노드에 연결되는 제4 전극을 포함하는 제2 스위칭 소자, 및 상기 제2 전극에 연결되는 제5 전극, 상기 제2 제어 신호가 입력되는 제2 제어선에 연결되는 제3 게이트 전극, 및 상기 제2 노드에 연결되는 제6 전극을 포함하는 제3 스위칭 소자를 더 구비할 수 있다.
공통 전원선을 상기 제1 노드와 상기 제2 노드 중에서 어느 하나에 선택적으로 연결하는 제1 스위치를 더 포함할 수 있다.
상기 제2 스위치가 상기 턴 온 레벨의 상기 제1 제어 신호에 의해 턴-온되는 경우, 상기 제1 스위치는 상기 제1 노드에 연결될 수 있다.
상기 제3 스위치가 상기 턴 온 레벨의 상기 제2 제어 신호에 의해 턴-온되는 경우, 상기 제1 스위치는 상기 제2 노드에 연결될 수 있다.
상기 제1 게이트 전극에 연결되는 제7 전극, 주사선에 연결되는 제4 게이트 전극, 및 데이터선에 연결되는 제8 전극을 포함하는 제4 스위칭 소자, 및 상기 제2 전극에 연결되는 제9 전극, 센싱 제어선에 연결되는 제5 게이트 전극, 및 센싱 전압선에 연결되는 제10 전극을 포함하는 제5 스위칭 소자를 더 구비할 수 있다.
상기 제1 게이트 전극과 상기 구동 전원선 사이에 배치되는 제1 커패시터를 더 구비할 수 있다.
상기 제1 발광 다이오드와 상기 제2 발광 다이오드 각각은 복수의 마이크로 발광 다이오드들을 포함할 수 있다.
상기 마이크로 발광 다이오드들은 무기 결정 구조를 갖는 발광 물질을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 구동 전원선, 상기 구동 전원선에 연결된 제1 전극, 제2 전극 및 제1 게이트 전극을 포함하는 제1 스위칭 소자, 제1 노드에 연결된 제1 애노드 전극 및 제2 노드에 연결된 제1 캐소드 전극을 포함하는 제1 발광 다이오드, 상기 제2 노드에 연결된 제2 애노드 전극 및 상기 제1 노드에 연결된 제2 캐소드 전극을 포함하는 제2 발광 다이오드, 및 공통 전원선을 상기 제1 노드와 상기 제2 노드 중에서 어느 하나에 선택적으로 연결하는 제1 스위치를 포함한다.
턴 온 레벨을 갖는 제1 제어 신호가 입력되는 경우, 상기 공통 전원선은 상기 제1 노드에 연결되고, 턴 온 레벨을 갖는 제2 제어 신호가 입력되는 경우, 상기 공통 전원선은 상기 제2 노드에 연결될 수 있다.
상기 공통 전원선이 상기 제1 노드에 연결되는 경우, 상기 제1 애노드 전극은 상기 제2 전극에 연결될 수 있다.
상기 공통 전원선이 상기 제2 노드에 연결되는 경우, 상기 제2 애노드 전극은 상기 제2 전극에 연결될 수 있다.
상기 제1 발광 다이오드는 상기 제1 애노드 전극으로부터 상기 제1 캐소드 전극으로 흐르는 전류에 의해 광을 발광하고, 상기 제2 발광 다이오드는 상기 제2 애노드 전극으로부터 상기 제2 캐소드 전극으로 흐르는 전류에 의해 광을 발광할 수 있다.
상기 제2 전극에 연결되는 제3 전극, 상기 제1 제어 신호가 입력되는 제1 제어선에 연결되는 제2 게이트 전극, 및 상기 제1 노드에 연결되는 제4 전극을 포함하는 제2 스위칭 소자, 및 상기 제2 전극에 연결되는 제5 전극, 상기 제2 제어 신호가 입력되는 제2 제어선에 연결되는 제3 게이트 전극, 및 상기 제2 노드에 연결되는 제6 전극을 포함하는 제3 스위칭 소자를 더 구비할 수 있다.
상기 제1 게이트 전극에 연결되는 제7 전극, 주사선에 연결되는 제4 게이트 전극, 및 데이터선에 연결되는 제8 전극을 포함하는 제4 스위칭 소자, 및 상기 제2 전극에 연결되는 제9 전극, 센싱 제어선에 연결되는 제5 게이트 전극, 및 센싱 전압선에 연결되는 제10 전극을 포함하는 제5 스위칭 소자를 더 구비할 수 있다.
상기 제1 게이트 전극과 상기 구동 전원선 사이에 배치되는 제1 커패시터를 더 구비할 수 있다.
상기 제1 발광 다이오드와 상기 제2 발광 다이오드 각각은 복수의 마이크로 발광 다이오드들을 포함할 수 있다.
상기 마이크로 발광 다이오드들은 무기 결정 구조를 갖는 발광 물질을 포함할 수 있다.
본 발명의 실시예들에 따르면 발광 다이오드들의 극성이 오정렬됨에 따른 표시 품질의 저하를 최소화하는 표시 장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실예에 따른 표시 장치의 개략적인 블록도이다.
도 2는 도 1에 도시된 한 화소의 등가회로도이다.
도 3은 제1 발광 다이오드 및 제2 발광 다이오드의 구조를 나타낸 개략적인 도면이다.
도 4는 도 3의 X1-X1'을 따라 절단한 단면도이다.
도 5는 도 3의 X2-X2'를 따라 절단한 단면도이다.
도 6은 도 3의 X3-X3'를 따라 절단한 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 일 화소에서 제1 발광 다이오드의 전류랑을 센싱하는 방법을 도시한 타이밍도이다.
도 8은 일 실시예에 따른 표시 장치의 일 화소에서 제2 발광 다이오드의 전류랑을 센싱하는 방법을 도시한 타이밍도이다.
도 9는 일 실시예에 따른 표시 장치의 일 화소에서 제1 발광 다이오드를 이용하여 발광하는 방법을 도시한 타이밍도이다.
도 10은 일 실시예에 따른 표시 장치의 일 화소에서 제1 발광 다이오드를 이용하여 발광하는 방법을 도시한 타이밍도이다.
도 11 내지 도 13은 일 실시예에 따른 표시 장치의 몇몇 프레임의 타이밍도이다.
도 14는 다른 실시예에 따른 한 화소의 등가 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실예에 따른 표시 장치의 개략적인 블록도이다.
도 1을 참조하면, 표시 장치(1)는 복수의 발광 유닛(LU)들을 포함하는 표시 패널(10) 및 표시 패널(10)을 구동하는 패널 구동부를 포함할 수 있다.
상기 패널 구동부는 발광 유닛(LU)들이 발광하지 않는 비발광 구간 및 발광 유닛(LU)들이 동시에 발광하는 동시 발광 구간을 포함하는 동시 발광 방식으로 표시 패널(10)을 구동할 수 있다. 다만, 이에 제한되지 않을 수 있다.
상기 패널 구동부는 주사 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 타이밍 제어부(50)를 포함할 수 있다.
표시 패널(10)은 영상을 표시하기 위해 복수의 발광 유닛(LU)들을 포함할 수 있다. 예를 들어, 표시 패널(10)은 제1 내지 제n(단, n은 1보다 큰 정수) 주사선들(SL1 내지 SLn) 및 제1 내지 제m(단, m은 1보다 큰 정수) 데이터선들(DL1 내지 DLm)의 교차부마다 위치되는 n*m개의 발광 유닛(LU)들을 포함할 수 있다.
발광 유닛(LU)는 일 프레임 주기 내에서 변동되거나 유지되는 전압 레벨을 갖는 제1 전원(QVSS1), 제2 전원(QVSS2) 및 제3 전원(QVDD)에 연결되어 동시 발광 방식으로 구동될 수 있다. 발광 유닛(LU)의 구조 및 구동 방법에 대하여는 후술하기로 한다.
주사 구동부(20)은 제1 제어 신호(CNT1)에 기초하여 제1 내지 제n 주사 선들(SL1 내지 SLn)을 통해 발광 유닛(LU)들에 주사 신호를 제공할 수 있다.
데이터 구동부(30)는 제2 제어 신호(CNT2)에 기초하여 디지털 영상 데이터를 아날로그 데이터 신호로 변환하고, 데이터 신호를 제1 내지 제m 데이터선들(DL1 내지 DLm)을 통해 발광 유닛(LU)들에 데이터 신호를 제공할 수 있다.
전원 공급부(40)는 제3 제어 신호(CNT3)에 기초하여 일 프레임 주기 내에서 변동되거나 유지되는 전압 레벨을 갖는 제1 전원(QVSS1), 제2 전원(QVSS2) 및 제3 전원(QVDD)을 발광 유닛(LU)들에 제공할 수 있다. 예를 들어, 전원 공급부(40)는 입력 전압으로부터 다양한 전압 레벨을 갖는 출력 전압들을 생성하는 DC-DC 컨버터 와 제1 전원(QVSS1), 제2 전원(QVSS2) 및 제3 전원(QVSS)에 각각에 대한 전압 레벨을 설정하기 위해 제3 제어 신호(CNT3)에 기초하여 출력 전압들을 제1 전원(QVSS1), 제2 전원(QVSS2) 및 제3 전원(QVSS)의 전압 레벨들로 선택하는 스위치들을 포함할 수 있다.
타이밍 제어부(50)는 주사 구동부(20), 데이터 구동부(30), 및 전원 공급부(40)를 제어할 수 있다. 예를 들어, 타이밍 제어부(50)는 시스템 보드와 같은 외부 회로로부터 제어 신호(CNT)를 수신할 수 있다. 타이밍 제어부(50)는 주사 구동부(20), 데이터 구동부(30), 및 전원 공급부(40)를 각각 제어하기 위해 제1 내지 제3 제어 신호들(CTL1 내지 CTL3)을 생성할 수 있다. 주사 구동부(20)를 제어하기 위한 제1 제어 신호(CTL1)는 주사 개시 신호, 주사 클럭 신호 등을 포함할 수 있다. 데이터 구동부(30)를 제어하기 위한 제2 제어 신호(CTL2)는 수평 개시 신호, 로드 신호, 영상 데이터 등을 포함할 수 있다. 전원 공급부(40)를 제어하기 위한 제3 제어 신호(CTL3)는 제1 전원(QVSS1). 제2 전원(QVSS2) 및 제3 전원(QVSS)의 전압 레벨을 제어하기 위한 스위치 제어 신호 등을 포함할 수 있다. 타이밍 제어부(50)는 입력 영상 데이터에 기초하여 표시 패널(10)의 동작 조건에 맞는 디지털 영상 데이터를 생성하여 데이터 구동부(30)에 제공할 수 있다.
도 2는 도 1에 도시된 한 화소의 등가회로도이다.
도 2를 참조하면, 발광 유닛(LU)는 제1 발광 다이오드(NED1), 제2 발광 다이오드(NED2), 제1 스위칭 소자(T1), 제2 스위칭 소자(T2), 제3 스위칭 소자(T3), 제4 스위칭 소자(T4), 제5 스위칭 소자(T5), 제1 스위치(SW1) 및 제1 커패시터(C1)를 포함할 수 있다. 발광 유닛(LU)는 제i 화소행 및 제j 화소열에 위치할 수 있다.
제1 스위칭 소자(T1), 제2 스위칭 소자(T2), 제3 스위칭 소자(T3), 제4 스위칭 소자(T4), 제5 스위칭 소자(T5)는 박막 트랜지스터일 수 있다. 또한, 제1 스위치(SW1)는 적어도 하나의 스위칭 소자들로 구성될 수 있으며, 이들은 박막 트랜지스터일 수 있다.
몇몇 실시예에서 제1 스위칭 소자(T1), 제2 스위칭 소자(T2), 제3 스위칭 소자(T3), 제4 스위칭 소자(T4), 제5 스위칭 소자(T5) 및 제1 스위치(SW1) 각각은 NMOS 트랜지스터일 수 있으나, 이에 한정되는 것은 아니다. 제1 스위칭 소자(T1), 제2 스위칭 소자(T2), 제3 스위칭 소자(T3), 제4 스위칭 소자(T4), 제5 스위칭 소자(T5) 및 제1 스위치(SW1)는 PMOS 트랜지스터일 수도 있으며, 제1 스위칭 소자(T1), 제2 스위칭 소자(T2), 제3 스위칭 소자(T3), 제4 스위칭 소자(T4), 제5 스위칭 소자(T5) 및 제1 스위치(SW1) 중 일부는 PMOS 트랜지스터이고 다른 일부는 NMOS 트랜지스터일 수도 있다. 이하에서는, 설명의 편의를 위해 제1 스위칭 소자(T1), 제2 스위칭 소자(T2), 제3 스위칭 소자(T3), 제4 스위칭 소자(T4), 제5 스위칭 소자(T5) 및 제1 스위치(SW1)를 구성하는 스위칭 소자들 각각이 NMOS 트랜지스터인 경우를 예시로 설명한다.
제1 스위칭 소자(T1)는 구동 트랜지스터일 수 있다. 일 실시예에서, 제1 스위칭 소자는 제1 노드(N1)에 연결된 제1 게이트 전극, 제3 전원(QVDD)이 제공되는 제3 전원선에 연결된 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 여기서, 제3 전원(QVDD)는 발광 유닛(LU)의 구동 전원일 수 있다. 이에, 제3 전원선은 구동 전원선일 수 있다.
제2 스위칭 소자(T2)는 제i 주사선과 연결되며 제i 주사 신호(S[i])를 제공받는 제2 게이트 전극, 제1 노드(N1)에 연결된 제3 전극 및 제j 데이터선과 연결되어 제j 데이터 신호(D[j])를 제공받는 제4 전극을 포함할 수 있다.
제3 스위칭 소자(T3)는 제1 발광 제어선과 연결되며 제1 발광 제어 신호(EM1)를 제공받는 제3 게이트 전극, 제2 노드(N2)에 연결된 제5 전극 및 제3 노드(N3)에 연결된 제6 전극을 포함할 수 있다.
제4 스위칭 소자(T4)는 제2 발광 제어선과 연결되며 제2 발광 제어 신호(EM2)를 제공받는 제4 게이트 전극, 제2 노드(N7)에 연결된 제5 전극 및 제4 노드(N4)에 연결된 제8 전극을 포함할 수 있다.
제5 스위칭 소자(T5)는 센싱 제어선과 연결되어 센싱 제어 신호(SC)를 제공받는 제5 게이트 전극, 제2 노드(N2)에 연결된 제9 전극 및 센싱 전압선과 연결되어 센싱 전압(Vsense)을 제공받는 제10 전극을 포함할 수 있다.
제1 커패시터(C1)는 제3 전원(QVDD)이 제공되는 제3 전원선과 제1 노드(N1) 사이에 위치할 수 있다. 일 실시예에서, 제1 커패시터(C1)는 제3 전원(QVDD)이 제공되는 제3 전원선과 연결된 제1 용량전극 및 제1 노드(N1)에 연결된 제2 용량전극을 포함할 수 있다. 몇몇 실시예에서, 제1 커패시터(C1)는 유지 커패시터일 수 있다.
제1 발광 다이오드(NED1)는 제1 스위칭 소자(T1)로부터 흐르는 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 제1 발광 다이오드(NED1)는 제3 노드(N3)에 연결된 제1 소자전극 및 제4 노드(N4)에 연결된 제2 소자전극을 포함할 수 있다. 제1 발광 다이오드(NED1)은 제3 노드(N3)로부터 제4 노드(N4)를 향하여 흐르는 전류에 의하여 발광할 수 있다.
제2 발광 다이오드(NED2)는 제1 스위칭 소자(T1)로부터 흐르는 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 제2 발광 다이오드(NED2)는 제4 노드(N4)에 연결된 제3 소자전극 및 제3 노드(N3)에 연결된 제4 소자전극을 포함할 수 있다. 제2 발광 다이오드(NED2)는 제1 발광 다이오드(NED1)와는 반대로, 제4 노드(N4)로부터 제3 노드(N3)를 향하여 흐르는 전류에 의하여 발광할 수 있다.
제1 스위치(SW1)는 제1 전원(QVSS1) 또는 제2 전원(QVSS2) 중 어느 하나를 제공하는 공통 전원선과 제3 노드(N3)를 전기적으로 연결하거나, 공통 전원선과 제4 노드(N4)를 전기적으로 연결할 수 있다. 보다 구체적으로, 제1 스위치(SW1)는 공통 전원선과 제3 노드(N3) 또는 공통 전원선과 제4 노드(N4)를 선택적으로 연결할 수 있다.
여기서, 공통 전원선과 제3 노드(N3)가 연결되는 경우, 공통 전원선에는 제1 전원(QVSS1)이 제공될 수 있으며, 결과적으로 제3 노드(N3)에는 제1 전원(QVSS1)가 제공될 수 있다.
반대로, 공통 전원선과 제4 노드(N4)가 연결되는 경우, 공통 전원선에는 제2 전원(QVSS2)이 제공될 수 있으며, 결과적으로 제4 노드(N4)에는 제2 전원(QVSS2)이 제공될 수 있다.
제1 스위치(SW1)는 제1 발광 제어 신호(EM1) 및 제2 발광 제어 신호(EM2)에 대응하여 제어될 수 있다. 예를 들면, 제1 발광 제어 신호(EM1)가 온 레벨의 전압값을 가지며 제2 발광 제어 신호(EM2)가 오프 레벨의 전압값을 갖는 경우, 제1 스위치(SW1)는 공통 전원선과 제4 노드(N4)를 전기적으로 연결할 수 있다. 반대로, 제1 발광 제어 신호(ME1)가 오프 레벨의 전압값을 가지며 제2 발광 제어 신호(EM2)가 온 레벨의 전압값을 갖는 경우, 제1 스위치(SW1)는 공통 전원선과 제3 노드(N3)를 전기적으로 연결할 수 있다. 다만, 제1 스위치(SW1)의 제어는 이에 제한되지 아니하고, 별도의 제어 신호에 의하여 제어될 수도 있음은 물론이다.
제1 발광 다이오드(NED1)는 복수의 마이크로 발광 다이오드들로 구성될 수 있다. 여기서 마이크로는 1 내지 100㎛의 크기를 가리킬 수 있으나, 본 발명의 실시예들은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기를 가질 수도 있다.
복수의 마이크로 발광 다이오드들은 서로 대향하도록 배치된 두 전극 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고, 특정 방향으로 전계를 형성함으로써 상기 발광 물질이 특정 극성으로 정렬되도록 함으로써 형성될 수 있다. 다만, 일부의 발광 물질은 의도한 극성과 반대 방향으로 정렬될 수 있다. 다시 말하면, 복수의 마이크로 발광 다이오드를 전기장을 이용하여 정렬시키는 경우, 일 방향으로 정렬된 마이크로 발광 다이오드 및 이와 반대 방향으로 정렬된 마이크로 발광 다이오드가 형성될 수 있다. 여기서, 상기 일 방향으로 정렬된 마이크로 발광 다이오드들에 의하여 제1 발광 다이오드(NED1)가 형성될 수 있으며, 상기 반대 방향으로 정렬된 마이크로 발광 다이오드들에 의하여 제2 발광 다이오드(NED2)가 형성될 수 있다.
여기서, 일부 화소의 경우 제1 발광 다이오드(NED1)를 구성하는 마이크로 발광 다이오드의 개수가 제2 발광 다이오드(NED2)를 구성하는 마이크로 발광 다이오드의 개수보다 많게 형성되나, 다른 일부 화소의 경우 제1 발광 다이오드(NED1)를 구성하는 마이크로 발광 다이오드의 개수가 제2 발광 다이오드(NED2)를 구성하는 마이크로 발광 다이오드의 개수보다 적을 수 있다. 이에 따라, 전류를 제3 노드(N3)로부터 제4 노드(N4)로만 흐르도록 구동하는 경우, 마이크로 발광 다이오드의 개수가 제1 발광 다이오드(NED1)보다 제2 발광 다이오드(NED2)에 더 많이 배치된 발광 유닛(LU)는, 마이크로 발광 다이오드의 개수가 제2 발광 다이오드(NED2)보다 제1 발광 다이오드(NED1)에 더 많이 배치된 발광 유닛(LU)에 비하여 더욱 어둡게 시인되어 표시 품질이 저하될 우려가 있다.
다만, 본 발명의 경우, 각각의 발광 유닛(LU)별로 제1 발광 다이오드(NED1)를 사용하여 발광할 것인지 또는 제2 발광 다이오드(NED2)를 사용하여 발광할 것인지의 여부를 결정할 수 있다. 즉, 본 발명의 경우, 각각의 발광 유닛(LU)별로 제1 제3 노드(N3)로부터 제4 노드(N4)로 전류가 흐르도록 구동할 것인지 또는 제4 노드(N4)로부터 제3 노드(N3)로 전류가 흐르도록 구동할 것인지의 여부를 결정할 수 있다. 이에 따라, 상술한 표시 품질의 저하는 최소화될 수 있다. 여기서, 제1 발광 다이오드(NED1)를 선택하여 구동할 것인지 또는 제2 발광 다이오드(NED2)를 선택할 것인지에 대한 센싱 방법 및 상세한 구동 방법은 후술하기로 한다.
한편, 본 실시예에서는 5개의 스위칭 소자와 1개의 커패시터를 이용하여 구성된 발광 유닛(LU) 회로를 예시적으로 도시하였으나, 이에 제한되지 않을 수 있다. 즉, 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)의 센싱 및 발광 이외의 기능을 수행하는 다른 스위칭 소자들 또는 회로소자들이 더 배치될 수 있으며, 이에 회로 구조가 일부 변경될 수도 있다. 다만, 이 경우에도, 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2) 중 하나를 선택하여 전류량을 센싱하고 발광하는 구조를 가질 수 있다.
이하에서는, 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)의 구체적인 구조에 대하여 설명하기로 한다.
도 3은 제1 발광 다이오드 및 제2 발광 다이오드의 구조를 나타낸 개략적인 도면이고, 도 4는 도 3의 X1-X1'을 따라 절단한 단면도이며, 도 5는 도 3의 X2-X2'를 따라 절단한 단면도이고, 도 6은 도 3의 X3-X3'를 따라 절단한 단면도이다.
도 3은 각각의 발광 유닛(LU)의 평면상의 구조에서, 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)가 형성되는 평면상의 영역 중 일부를 도시한 영역일 수 있다.
도 3 내지 도 6을 참조하면, 제1 발광 다이오드(NED1)는 복수의 제1 마이크로 발광 다이오드(MNED11 내지 MNED17)를 포함하고, 제2 발광 다이오드(NED2)는 복수의 제2 마이크로 발광 다이오드(MNED21, MNED22)를 포함한다. 본 실시예에서는 제1 발광 다이오드(NED1)는 7개의 제1 마이크로 발광 다이오드들(MNED11 내지 MNED17)로 구성되고, 제2 발광 다이오드(NED2)는 2개의 제2 마이크로 발광 다이오드들(MNED21, MNED22)로 구성된 실시예를 도시하였으나, 이는 설명의 편의를 위한 것으로, 설명된 개수에 제한되지 않을 수 있다. 실제로는, 제1 발광 다이오드(NED1)은 수많은 제1 마이크로 발광 다이오드들로 구성될 수 있으며, 제2 발광 다이오드(NED2) 또한 수많은 제2 마이크로 발광 다이오드들로 구성될 수 있다.
제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)는 박막 트랜지스터 기판(100) 상에 배치될 수 있다. 이하, 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)의 적층 구조를 기준으로 설명하기로 한다.
박막 트랜지스터 기판(100)은 전술한 제1 내지 제5 스위칭 소자(T1 내지 T5) 및 제1 스위치(SW1)가 형성된 기판일 수 있다. 일 실시예에서, 박막 트랜지스터 기판(100)은 베이스 기판, 상기 베이스 기판 상의 반도체층, 상기 반도체층 상에 배치되며 절연층에 의하여 서로 이격된 복수의 금속층으로 구성될 수 있다.
박막 트랜지스터 기판(100) 상에는 발광 다이오드층(200)이 배치된다.
발광 다이오드층(200)은 박막 트랜지스터 기판(100) 상의 버퍼층(210)을 포함한다. 버퍼층(210)은 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)의 양 전극들이 평탄면상에 배치되도록 상부가 실질적으로 평탄할 수 있다.
버퍼층(210) 상에는 제1 다이오드 전극(221) 및 제2 다이오드 전극(222)이 배치된다. 제1 다이오드 전극(221)은 제1 발광 다이오드(NED1)를 구성하는 제1 마이크로 발광 다이오드들의 애노드 전극일 수 있으며, 제2 다이오드 전극(222)은 제1 발광 다이오드(NED1)의 캐소드 전극일 수 있다.
제1 다이오드 전극(221) 및 제2 다이오드 전극(222)은 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)가 형성되는 영역에서 서로 평행하게 교대로 배치될 수 있다. 예를 들면, 제1 다이오드 전극(221)은 제1 방향(dr1)을 따라 연장된 복수의 제1 메탈 라인(2211, 2212, 2213)으로 구성되고, 제2 다이오드 전극(2222)은 제1 방향(dr1)을 따라 연장된 복수의 제2 메탈 라인(2221, 2222, 2223)으로 구성될 수 있다. 여기서, 각각의 제1 메탈 라인(2211, 2212, 2213) 및 각각의 제2 메탈 라인(2221, 2222, 2223)은 제1 방향(dr1)에 수직한 제2 방향(dr2)을 따라 서로 교대로 배치될 수 있다.
복수의 제1 메탈 라인(2211, 2212, 2213)은 서로 전기적으로 연결되어 동일한 전압이 제공될 수 있다. 또한, 복수의 제2 메탈 라인(2221, 2222, 2223) 또한 서로 전기적으로 연결되어 동일한 전압이 제공될 수 있다. 여기서, 복수의 제1 메탈 라인(2211, 2212, 2213) 및 복수의 제2 메탈 라인(2221, 2222, 2223)에 제공되는 전압은 제1 전원(QVSS1), 제2 전원(QVSS2) 및 제3 전원(QVDD)의 전압 중 어느 하나일 수 있다.
제1 다이오드 전극(221) 및 제2 다이오드 전극(222)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 을 포함하는 금속 중 일부로 형성되거나, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료료 형성될 수 있다.
제1 다이오드 전극(221) 및 제2 다이오드 전극(222) 상에는 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2)가 배치된다.
제1 발광 다이오드(NED1)는 복수의 제1 마이크로 발광 다이오드(MNED11 내지 MNED17)를 포함하며, 제2 발광 다이오드(NED2)는 복수의 제2 마이크로 발광 다이오드(MNED21, MNED22)를 포함한다.
각각의 제1 마이크로 발광 다이오드(MNED11 내지 MNED17) 및 각각의 제2 마이크로 발광 다이오드(MNED21, MNED22)는 일측 끝단은 제1 다이오드 전극(221) 상에 배치되고, 맞은편 일측 끝단은 제2 다이오드 전극(222) 상에 배치될 수 있다. 보다 구체적으로, 각각의 제1 마이크로 발광 다이오드(MNED11 내지 MNED17) 및 각각의 제2 마이크로 발광 다이오드(MNED21, MNED22)는 원기둥 모양을 갖되, 제1 다이오드 전극(221)과 제2 다이오드 전극(222)과 동시에 접하도록 놓여진 배치 구조를 가질 수 있다. 이에 따라, 각각의 제1 마이크로 발광 다이오드(MNED11 내지 MNED17) 및 각각의 제2 마이크로 발광 다이오드(MNED21, MNED22)는 제2 방향(dr2)을 따라 연장되도록 배치될 수 있다.
각각의 제1 마이크로 발광 다이오드(MNED11 내지 MNED17)은 제1 발광 물질(2311) 및 보호층(232)을 포함한다. 또한, 각각의 제2 마이크로 발광 다이오드 (MNED21, MNED22)는 제2 발광 물질(2312) 및 보호층(232)을 포함한다.
제1 발광 물질(2311) 및 제2 발광 물질(2312) 무기 결정 구조를 가질 수 있으며, 동일한 물질로 구성될 수 있다. 나아가, 제1 발광 물질(2311) 및 제2 발광 물질(2312)은 그 모양도 동일할 수 있다. 다만, 제1 발광 물질(2311) 및 제2 발광 물질(2312)은 극성의 배치가 상이할 수 있다. 즉, 제1 발광 물질(2311) 및 제2 발광 물질(2312)은 서로 반대의 극성을 갖도록 배열될 수 있다.
보다 구체적으로, 제1 발광 물질(2311) 및 제2 발광 물질(2312)을 구성하는 물질이 다수 포함된 발광 물질을 증착한 후에, 이들 발광 물질에 전기장을 가해 특정 방향으로 정렬이 되도록 제어한다. 다만, 이 과정에서 대부분의 발광 물질은 가해진 전기장에 대응되도록 극성이 정렬되나, 일부의 발광 물질은 가해진 전기장에 반대로 대응되도록 극성이 정렬될 수 있다. 이에, 전기장에 의하여 정렬된 발광 물질은 제1 발광 물질(2311) 및 이와 반대의 극성을 갖도록 정렬된 제2 발광 물질(2312)로 구분될 수 있다.
각각의 제1 발광 물질(2311) 및 제2 발광 물질(2312)은 원기둥 모양으로 형성될 수 있다. 제1 발광 물질(2311) 및 제2 발광 물질(2312) 은 전류가 흐름에 따라 자외광으로부터 가시광까지의 파장 영역에 속하는 소정 파장의 광을 방출할 수 있다.
제1 발광 물질(2311) 및 제2 발광 물질(2312)은 p형 반도체층, 중간층 및 n형 반도체층이 순차적으로 배열된 구조를 가질 수 있다.
여기서, 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트를 포함할 수 있다.
상기 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN,AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트를 포함할 수 있다.
상기 중간층은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 중간층(LL)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
보호층(232)은 상기 원기둥 모양으로 형성된 제1 발광 물질(2311) 및 제2 발광 물질(2312)의 측면을 감싸는 모양으로 형성될 수 있으며, 내부에 배치된 제1 발광 물질(2311) 및 제2 발광 물질(2312)을 보호할 수 있으며, 제1 발광 물질(2311) 및 제2 발광 물질(2312)의 형태가 유지되도록 할 수 있다. 또한, 제1 발광 물질(2311) 및 제2 발광 물질(2312)이 의도하지 않은 구성과 전기적으로 연결되는 것을 차단할 수 있다. 이에, 보호층은 절연 물질로 이루어질 수 있다.
보호층(232)은 발광 물질의 측면을 감싸도록 형성되므로, 원기둥 모양을 갖는 제1 발광 물질(2311) 및 제2 발광 물질(2312)의 원 모양의 윗면 및 아랫면은 외부로 노출될 수 있다. 여기서, 제1 발광 물질(2311) 및 제2 발광 물질(2312)을 구성하는 상기 p형 반도체층, 상기 중간층 및 상기 n형 반도체층이 순차적으로 배열됨에 따라, 제1 발광 물질(2311) 및 제2 발광 물질(2312)의 원 모양의 윗면 및 아랫면은 각각 상기 p형 반도체층 및 상기 n형 반도체층 중 어느 하나에 대응될 수 있다. 즉, 제1 발광 물질(2311) 및 제2 발광 물질(2312)은 보호층에 의하여 둘러싸인 구조를 갖되, 일면으로는 p형 반도체층(또는 n형 반도체층)을 노출하고, 다른 일면으로는 n형 반도체층(또는 p형 반도체층)을 노출할 수 있다.
본 실시예에서는, 예를 들어, 제2 방향(dr2)의 반대 방향(즉, 도 3의 시점에서 좌측 방향)으로 상기 p형 반도체층을 노출하며, 제2 방향(dr2)(즉, 도 3의 시점에서 우측 방향)으로 상기 n형 반도체층을 노출하는 발광 물질을 제1 발광 물질(2311)인 것으로 설명하였다. 이와 반대로, 제2 방향(dr2)의 반대 방향(즉, 도 3의 시점에서 좌측 방향)으로 상기 n형 반도체층을 노출하며, 제2 방향(dr2)(즉, 도 3의 시점에서 우측 방향)으로 상기 p형 반도체층을 노출하는 발광 물질을 제2 발광 물질(2312)인 것으로 설명하였다. 다만, 이에 제한되지 아니하며, 이들의 배치는 얼마든지 변경될 수도 있다.
제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2) 상에는 제1 컨택 메탈(241) 및 제2 컨택 메탈(242)이 배치된다. 제1 컨택 메탈(241) 및 제2 컨택 메탈(242)은 제1 다이오드 전극(221) 및 제2 다이오드 전극(222)이 각각 제1 발광 물질(2311) 및 제2 발광 물질(2312) 중 어느 하나와 전기적으로 연결될 수 있는 통로 역할을 수행할 수 있다.
이하에서는, 발광 유닛(LU)별 구동 방법에 대하여 설명하기로 한다.
도 7은 일 실시예에 따른 표시 장치의 일 화소에서 제1 발광 다이오드의 전류랑을 센싱하는 방법을 도시한 타이밍도이다.
도 7에서는 제1 발광 다이오드(NED1)의 전류량을 센싱하는 구간인 제1 센싱 구간(tse1)에서 제1 전원(QVSS1), 제2 전원(QVSS2), 제3 전원(QVDD), 센싱 제어 신호(SC), 제i 주사 신호(S[i]), 제1 발광 제어 신호(EM1) 및 제2 발광 제어 신호(EM2)의 전압 레벨 또는 파형을 도시한다.
도 7을 참조하면, 제1 센싱 구간(tse1)은 제1 구간(t1), 제2 구간(t2) 및 제3 구간(t3)으로 구분된다.
제1 구간(t1) 및 제3 구간(t3)은 제2 구간(t2)에서 제1 발광 다이오드(NED1)의 전류량 센싱이 원활하게 수행되도록 준비 또는 설정하는 구간일 수 있다. 이에, 도시된 것과 일부 상이한 전압 및 파형을 가질 수도 있다.
제2 구간(t2)에서는 제1 발광 다이오드(NED1)의 전류량이 센싱된다. 구체적으로, 센싱 제어 신호(SC)는 제5 스위칭 소자(T5)를 턴 온 시키는 전압 레벨(Von)을 가지며, 제i 주사 신호(S[i])는 제2 스위칭 소자(T2)를 턴 오프 시키는 전압 레벨(Voff)을 가지고, 제1 발광 제어 신호(EM1)는 제3 스위칭 소자(T3)을 턴 온 시키는 전압 레벨(Von)을 가지며, 제2 발광 제어 신호(EM2)는 제4 스위칭 소자(T4)를 턴 오프 시키는 전압 레벨(Voff)를 가질 수 있다.
여기서, 제1 스위치(SW1)는 공통 전원선과 제4 노드(N4)를 전기적으로 연결하도록 설정될 수 있으며, 공통 전원선에는 제1 전원(QVSS1)이 제공될 수 있다. 이에 따라, 제4 노드(N4)는 제1 전원(QVSS1)의 전압 레벨을 가질 수 있다.
결과적으로, 센싱 전압(Vsense)이 제공되는 센싱 전압선, 제2 노드(N2), 제3 노드(N3), 제4 노드(N4) 및 공통 전원선의 순서로 전기적으로 연결될 수 있으며, 위의 경로를 따라 전류가 흐를 수 있다. 여기서, 센싱 전압선, 제2 노드(N2), 제3 노드(N3), 제4 노드(N4) 및 공통 전원선을 따라 흐르는 전류는 제1 발광 다이오드(NED1)에 흐르는 전류와 동일할 수 있으며, 센싱 전압선, 제2 노드(N2), 제3 노드(N3), 제4 노드(N4) 및 공통 전원선을 따라 흐르는 전류가 클수록, 제1 발광 다이오드(NED1)는 더 많은 수의 마이크로 발광 다이오드들을 포함하는 것으로 해석될 수 있다.
여기서, 제1 전원(QVSS1)은 제2 전압 레벨(V2)을 가질 수 있으며, 센싱 전압(Vsense)은 제2 전압 레벨(V2)과 제1 발광 다이오드(NED1)의 문턱 전압의 합보다 높은 전압 레벨을 가질 수 있다.
반면, 제2 전원(QVSS2)은 제2 전압 레벨(V2)보다 낮은 제1 전압 레벨(V2)을 가지며, 제3 전원(QVDD)은 제2 전압 레벨(V2)보다 높은 제3 전압 레벨(V3)을 갖는 것으로 도시되어 있으나, 이는 예시적인 전압 레벨에 해당하며, 제2 전원(QVSS2) 및 제3 전원(QVDD)의 전압 레벨은 이에 제한되지 않을 수 있다. 즉, 제2 전원(QVSS2) 및 제3 전원(QVDD)은 전술한 센싱 전압선, 제2 노드(N2), 제3 노드(N3), 제4 노드(N4) 및 공통 전원선이 연결된 전류 통로와 연결되지 않으므로, 도시된 것과 다른 전압 레벨에 제한되지 않을 수 있다.
도 7에서 수행된 제1 발광 다이오드(NED1)의 전류량 센싱은 일 프레임 내에서 어느 구간이든 삽입되어 수행될 수 있다. 또한, 반복되는 프레임에 삽입되지 않고, 표시 장치의 전원 온/오프시에만 수행될 수도 있으며, 제조 당시에만 수행될 수도 있다. 나아가, 이에 제한되지 아니하고, 기 설정된 단위의 프레임마다 센싱이 수행될 수도 있다. 다시 말하면, 제1 발광 다이오드(NED1)의 전류량 센싱은 원하는 타이밍에 다른 조건들에 의하여 제한되지 않고 수행될 수 있다.
도 8은 일 실시예에 따른 표시 장치의 일 화소에서 제2 발광 다이오드의 전류랑을 센싱하는 방법을 도시한 타이밍도이다.
도 8에서는 제2 발광 다이오드(NED2)의 전류량을 센싱하는 구간인 제2 센싱 구간(tse2)에서 제1 전원(QVSS1), 제2 전원(QVSS2), 제3 전원(QVDD), 센싱 제어 신호(SC), 제1 발광 제어 신호(EM1) 및 제2 발광 제어 신호(EM2)의 전압 레벨 또는 파형을 도시한다.
도 8을 참조하면, 제2 센싱 구간(tse2)은 제1 구간(t1), 제2 구간(t2) 및 제3 구간(t3)으로 구분된다.
제1 구간(t1) 및 제3 구간(t3)은 제2 구간(t2)에서 제2 발광 다이오드(NED2)의 전류량 센싱이 원활하게 수행되도록 준비 또는 설정하는 구간일 수 있다. 이에, 도시된 것과 일부 상이한 전압 및 파형을 가질 수도 있다.
제2 구간(t2)에서는 제2 발광 다이오드(NED2)의 전류량이 센싱된다. 구체적으로, 센싱 제어 신호(SC)는 제5 스위칭 소자(T5)를 턴 온 시키는 전압 레벨(Von)을 가지며, 제i 주사 신호(S[i])는 제2 스위칭 소자(T2)를 턴 오프 시키는 전압 레벨(Voff)을 가지고, 제1 발광 제어 신호(EM1)는 제3 스위칭 소자(T3)을 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제2 발광 제어 신호(EM2)는 제4 스위칭 소자(T4)를 턴 온 시키는 전압 레벨(Von)를 가질 수 있다.
여기서, 제1 스위치(SW1)는 공통 전원선과 제3 노드(N3)를 전기적으로 연결하도록 설정될 수 있으며, 공통 전원선에는 제2 전원(QVSS2)이 제공될 수 있다. 이에 따라, 제3 노드(N3)는 제2 전원(QVSS2)의 전압 레벨을 가질 수 있다.
결과적으로, 센싱 전압(Vsense)이 제공되는 센싱 전압선, 제2 노드(N2), 제4 노드(N4), 제3 노드(N3) 및 공통 전원선의 순서로 전기적으로 연결될 수 있으며, 위의 경로를 따라 전류가 흐를 수 있다. 여기서, 센싱 전압선, 제2 노드(N2), 제4 노드(N4), 제3 노드(N3) 및 공통 전원선을 따라 흐르는 전류는 제2 발광 다이오드(NED2)에 흐르는 전류와 동일할 수 있으며, 센싱 전압선, 제2 노드(N2), 제4 노드(N4), 제3 노드(N3) 및 공통 전원선을 따라 흐르는 전류가 클수록, 제2 발광 다이오드(NED2)는 더 많은 수의 마이크로 발광 다이오드들을 포함하는 것으로 해석될 수 있다.
여기서, 제2 전원(QVSS2)은 제2 전압 레벨(V2)을 가질 수 있으며, 센싱 전압(Vsense)은 제2 전압 레벨(V2)과 제2 발광 다이오드(NED2)의 문턱 전압의 합보다 높은 전압 레벨을 가질 수 있다.
반면, 제1 전원(QVSS1)은 제2 전압 레벨(V2)보다 낮은 제1 전압 레벨(V2)을 가지며, 제3 전원(QVDD)은 제2 전압 레벨(V2)보다 높은 제3 전압 레벨(V3)을 갖는 것으로 도시되어 있으나, 이는 예시적인 전압 레벨에 해당하며, 제1 전원(QVSS1) 및 제3 전원(QVDD)의 전압 레벨은 이에 제한되지 않을 수 있다. 즉, 제1 전원(QVSS1) 및 제3 전원(QVDD)은 전술한 센싱 전압선, 제2 노드(N2), 제4 노드(N4), 제3 노드(N3) 및 공통 전원선이 연결된 전류 통로와 연결되지 않으므로, 도시된 것과 다른 전압 레벨에 제한되지 않을 수 있다.
도 8에서 수행된 제2 발광 다이오드(NED2)의 전류량 센싱은 일 프레임 내에서 어느 구간이든 삽입되어 수행될 수 있다. 또한, 반복되는 프레임에 삽입되지 않고, 표시 장치의 전원 온/오프시에만 수행될 수도 있으며, 제조 당시에만 수행될 수도 있다. 나아가, 이에 제한되지 아니하고, 기 설정된 단위의 프레임마다 센싱이 수행될 수도 있다. 다시 말하면, 제2 발광 다이오드(NED2)의 전류량 센싱은 원하는 타이밍에 다른 조건들에 의하여 제한되지 않고 수행될 수 있다.
한편, 도 7에 도시된 제1 발광 다이오드(NED1)의 센싱된 전류량과 도 8에 도시된 제2 발광 다이오드(NED2)의 센싱된 전류량을 비교하여, 해당 화소에서 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2) 중 어느 다이오드를 이용하여 발광할 지 여부를 결정할 수 있다.
보다 구체적으로, 제1 발광 다이오드(NED1)의 센싱된 전류량이 제2 발광 다이오드(NED2)의 센싱된 전류량보다 큰 경우, 제1 발광 다이오드(NED1)가 제2 발광 다이오드(NED2)에 비하여 더 많은 개수의 마이크로 발광 다이오드를 포함하는 것으로 해석될 수 있다. 다시 말하면, 제1 발광 다이오드(NED1)의 전류 방향으로 정렬된 마이크로 발광 다이오드의 개수는 제2 발광 다이오드(NED2)의 전류 방향으로 정렬된 마이크로 발광 다이오드의 개수보다 많은 것으로 해석될 수 있다. 이에 따라, 해당 발광 유닛(LU)에서는 제1 발광 다이오드(NED1)를 이용하여 발광하도록 구동할 수 있다.
마찬가지로, 제2 발광 다이오드(NED2)의 센싱된 전류량이 제1 발광 다이오드(NED1)의 센싱된 전류량보다 큰 경우, 제2 발광 다이오드(NED2)가 제1 발광 다이오드(NED1)에 비하여 더 많은 개수의 마이크로 발광 다이오드를 포함하는 것으로 해석될 수 있다. 다시 말하면, 제2 발광 다이오드(NED2)의 전류 방향으로 정렬된 마이크로 발광 다이오드의 개수는 제1 발광 다이오드(NED1)의 전류 방향으로 정렬된 마이크로 발광 다이오드의 개수보다 많은 것으로 해석될 수 있다. 이에 따라, 해당 발광 유닛(LU)에서는 제2 발광 다이오드(NED2)를 이용하여 발광하도록 구동할 수 있다.
이하에서는, 제1 발광 다이오드(NED1)를 이용하여 발광하거나, 제2 발광 다이오드(NED2)를 이용하여 발광하는 방법에 대하여 설명하기로 한다.
도 9는 일 실시예에 따른 표시 장치의 일 화소에서 제1 발광 다이오드를 이용하여 발광하는 방법을 도시한 타이밍도이다.
도 9에서는 제1 발광 다이오드(NED1)를 이용하여 발광하는 구간인 제1 발광 구간(tdr1)에서 제1 전원(QVSS1), 제2 전원(QVSS2), 제3 전원(QVDD), 센싱 제어 신호(SC), 제i 주사 신호(S[i]), 제1 발광 제어 신호(EM1) 및 제2 발광 제어 신호(EM2)의 전압 레벨 또는 파형을 도시한다.
도 9를 참조하면, 제1 발광 구간(tdr1)은 제1 구간(t1) 및 제2 구간(t2)을 포함한다.
제1 구간(t1)은 발광 유닛(LU)의 밝기를 설정하기 위한 데이터 기입 구간일 수 있다. 구체적으로, 센싱 제어 신호(SC)는 제5 스위칭 소자(T5)를 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제i 주사 신호(S[i])는 제2 스위칭 소자(T2)를 턴 온 시키는 전압 레벨(Von)을 가지고, 제1 발광 제어 신호(EM1)는 제3 스위칭 소자(T3)를 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제2 발광 제어 신호(EM2)는 제4 스위칭 소자(T4)를 턴 오프 시키는 전압 레벨(Voff)을 가질 수 있다.
제1 스위치(SW1)는 공통 전원선과 아무 노드도 연결하지 않을 수 있다. 즉, 제1 스위치(SW1)는 단선된 상태일 수 있다.
제1 전원(QVSS1)은 제2 전압 레벨(V2)을 가질 수 있으며, 제3 전원(QVDD)은 제3 전압 레벨(V3)을 가질 수 있다. 여기서, 제3 전압 레벨(V3)은 제2 전압 레벨(V2)과 제1 발광 다이오드(NED1)의 문턱 전압의 합보다 높은 전압 레벨을 가질 수 있다.
*제2 전원(QVSS2)은 제2 전압 레벨(V2)보다 낮은 제1 전압 레벨(V2)을 가지는 것으로 도시되어 있으나, 이는 예시적인 전압 레벨일 수 있으며 다른 전압 레벨을 가질 수도 있다.
제1 구간(t1)에서는 제j 데이터선에 제공되는 제j 데이터 신호(D[j])의 전압 레벨에 대응되는 전압 레벨이 제2 스위칭 소자(T2)를 통과하여 제1 노드(N1)에 저장될 수 있다. 이는, 제1 스위칭 소자(T1)의 전류량을 조절하는 전압 레벨로써, 제1 발광 다이오드(NED1)의 밝기에 대응되는 전압 레벨일 수 있다.
제2 구간(t2)은 발광 유닛(LU)가 의도한 밝기대로 실제로 발광하는 발광 구간일 수 있다. 구체적으로, 센싱 제어 신호(SC)는 제5 스위칭 소자(T5)를 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제i 주사 신호(S[i])는 제2 스위칭 소자(T2)를 턴 오프 시키는 전압 레벨(Voff)을 가지고, 제1 발광 제어 신호(EM1)는 제3 스위칭 소자(T3)를 턴 온 시키는 전압 레벨(Von)을 가지며, 제2 발광 제어 신호(EM2)는 제4 스위칭 소자(T4)를 턴 오프 시키는 전압 레벨(Voff)을 가질 수 있다.
제1 스위치(SW1)는 공통 전원선과 제4 노드(N4)를 전기적으로 연결하도록 설정될 수 있으며, 공통 전원선에는 제1 전원(QVSS1)이 제공될 수 있다. 이에 따라, 제4 노드(N4)는 제1 전원(QVSS1)의 전압 레벨을 가질 수 있다.
제1 전원(QVSS1)은 제2 전압 레벨(V2)을 가질 수 있으며, 제3 전원(QVDD)은 제3 전압 레벨(V3)을 가질 수 있다. 여기서, 제3 전압 레벨(V3)은 제2 전압 레벨(V2)과 제1 발광 다이오드(NED1)의 문턱 전압의 합보다 높은 전압 레벨을 가질 수 있다.
제2 전원(QVSS2)은 제2 전압 레벨(V2)보다 낮은 제1 전압 레벨(V1)을 가지는 것으로 도시되어 있으나, 이는 예시적인 전압 레벨일 수 있으며 다른 전압 레벨을 가질 수도 있다.
제2 구간(t2)에서는 제3 전원(QVDD)이 제공되는 제3 전압선, 제2 노드(N2), 제3 노드(N3), 제4 노드(N4) 및 공통 전원선의 순서로 전기적으로 연결될 수 있으며, 위의 경로를 따라 전류가 흐를 수 있다. 이에 따라, 제1 발광 다이오드(NED1)는 제1 노드(N1)에 유지되는 전압 레벨에 대응하도록 발광할 수 있다.
도 10은 일 실시예에 따른 표시 장치의 일 화소에서 제1 발광 다이오드를 이용하여 발광하는 방법을 도시한 타이밍도이다.
도 10에서는 제2 발광 다이오드(NED2)를 이용하여 발광하는 구간인 제2 발광 구간(tdr2)에서 제1 전원(QVSS1), 제2 전원(QVSS2), 제3 전원(QVDD), 센싱 제어 신호(SC), 제i 주사 신호(S[i]), 제1 발광 제어 신호(EM1) 및 제2 발광 제어 신호(EM2)의 전압 레벨 또는 파형을 도시한다.
도 10을 참조하면, 제2 발광 구간(tdr2)은 제1 구간(t1) 및 제2 구간(t2)을 포함한다.
제1 구간(t1)은 발광 유닛(LU)의 밝기를 설정하기 위한 데이터 기입 구간일 수 있다. 구체적으로, 센싱 제어 신호(SC)는 제5 스위칭 소자(T5)를 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제i 주사 신호(S[i])는 제2 스위칭 소자(T2)를 턴 온 시키는 전압 레벨(Von)을 가지고, 제1 발광 제어 신호(EM1)는 제3 스위칭 소자(T3)를 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제2 발광 제어 신호(EM2)는 제4 스위칭 소자(T4)를 턴 오프 시키는 전압 레벨(Voff)을 가질 수 있다.
제1 스위치(SW1)는 공통 전원선과 아무 노드도 연결하지 않을 수 있다. 즉, 제1 스위치(SW1)는 단선된 상태일 수 있다.
제1 전원(QVSS1)은 제2 전압 레벨(V2)을 가질 수 있으며, 제3 전원(QVDD)은 제3 전압 레벨(V3)을 가질 수 있다. 여기서, 제3 전압 레벨(V3)은 제2 전압 레벨(V2)과 제1 발광 다이오드(NED1)의 문턱 전압의 합보다 높은 전압 레벨을 가질 수 있다.
*제2 전원(QVSS2)은 제2 전압 레벨(V2)보다 낮은 제1 전압 레벨(V2)을 가지는 것으로 도시되어 있으나, 이는 예시적인 전압 레벨일 수 있으며 다른 전압 레벨을 가질 수도 있다.
제1 구간(t1)에서는 제j 데이터선에 제공되는 제j 데이터 신호(D[j])의 전압 레벨에 대응되는 전압 레벨이 제2 스위칭 소자(T2)를 통과하여 제1 노드(N1)에 저장될 수 있다. 이는, 제1 스위칭 소자(T1)의 전류량을 조절하는 전압 레벨로써, 제2 발광 다이오드(NED2)의 밝기에 대응되는 전압 레벨일 수 있다.
제2 구간(t2)은 발광 유닛(LU)가 의도한 밝기대로 실제로 발광하는 발광 구간일 수 있다. 구체적으로, 센싱 제어 신호(SC)는 제5 스위칭 소자(T5)를 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제i 주사 신호(S[i])는 제2 스위칭 소자(T2)를 턴 오프 시키는 전압 레벨(Voff)을 가지고, 제1 발광 제어 신호(EM1)는 제3 스위칭 소자(T3)를 턴 오프 시키는 전압 레벨(Voff)을 가지며, 제2 발광 제어 신호(EM2)는 제4 스위칭 소자(T4)를 턴 온 시키는 전압 레벨(Von)을 가질 수 있다.
제1 스위치(SW1)는 공통 전원선과 제3 노드(N3)를 전기적으로 연결하도록 설정될 수 있으며, 공통 전원선에는 제2 전원(QVSS2)이 제공될 수 있다. 이에 따라, 제3 노드(N3)는 제2 전원(QVSS2)의 전압 레벨을 가질 수 있다.
제2 전원(QVSS2)은 제2 전압 레벨(V2)을 가질 수 있으며, 제3 전원(QVDD)은 제3 전압 레벨(V3)을 가질 수 있다. 여기서, 제3 전압 레벨(V3)은 제2 전압 레벨(V2)과 제2 발광 다이오드(NED2)의 문턱 전압의 합보다 높은 전압 레벨을 가질 수 있다.
제1 전원(QVSS1)은 제2 전압 레벨(V2)보다 낮은 제1 전압 레벨(V1)을 가지는 것으로 도시되어 있으나, 이는 예시적인 전압 레벨일 수 있으며 다른 전압 레벨을 가질 수도 있다.
제2 구간(t2)에서는 제3 전원(QVDD)이 제공되는 제3 전압선, 제2 노드(N2), 제4 노드(N4), 제3 노드(N3) 및 공통 전원선의 순서로 전기적으로 연결될 수 있으며, 위의 경로를 따라 전류가 흐를 수 있다. 이에 따라, 제2 발광 다이오드(NED2)는 제1 노드(N1)에 유지되는 전압 레벨에 대응하도록 발광할 수 있다.
도 11 내지 도 13은 일 실시예에 따른 표시 장치의 몇몇 프레임의 타이밍도이다.
도 11을 참조하면, 하나의 프레임은 제1 발광 다이오드(NED1)를 이용하여 발광하는 구간인 제1 발광 구간(tdr1), 제1 발광 다이오드(NED1)의 전류량을 센싱하는 구간인 제1 센싱 구간(tse1), 제2 발광 다이오드를 이용하여 발광하는 구간인 제2 발광 구간(tdr2), 제2 발광 다이오드의 전류량을 센싱하는 구간인 제2 센싱 구간(tse2)이 연속됨으로써 구성될 수 있다.
이는, 표시 장치의 전원을 온 시키는 당시 또는 표시 장치의 제조 직후에, 제1 발광 다이오드(NED1) 및 제2 발광 다이오드(NED2) 중 어느 쪽이 마이크로 발광 다이오드가 더 많이 포함하는지 여부가 불문명한 경우, 발광을 수행하는 동시에 센싱을 수행하기 위한 프레임일 수 있다.
도 12를 참조하면, 2개의 제1 발광 구간(tdr1)로 구성될 수 있다. 이는, 도 11에 도시된 프레임과 발광 시간을 일치시키기 위한 것으로, 해당 화소가 제1 발광 다이오드(NED1)를 이용하여 발광하기로 결정된 이후, 해당 화소가 제1 발광 다이오드(NED1)만을 이용하여 발광하는 프레임의 타이밍도일 수 있다.
도 13을 참조하면, 2개의 제2 발광 구간(tdr2)로 구성될 수 있다. 이는, 도 11에 도시된 프레임과 발광 시간을 일치시키기 위한 것으로, 해당 화소가 제2 발광 다이오드(NED2)를 이용하여 발광하기로 결정된 이후, 해당 화소가 제2 발광 다이오드(NED2)만을 이용하여 발광하는 프레임의 타이밍도일 수 있다.
다만, 표시 장치의 각각의 프레임은 전술한 바와 같이 다양한 구동 방법이 가능하며, 도 11 내지 도 13에 도시된 구동 방법에 제한되지 않을 수 있다.
도 14는 다른 실시예에 따른 한 화소의 등가 회로도이다.
도 14에서는 도 2에서 설명한 내용과 중복되는 구성 및 도면 부호에 대한 설명은 생략하기로 한다.
도 14를 참조하면, 화소(PX_a)는 제1 발광 다이오드(NED1), 제2 발광 다이오드(NED2), 제1 스위칭 소자(T1), 제2 스위칭 소자(T2), 제3 스위칭 소자(T3), 제4 스위칭 소자(T4), 제5 스위칭 소자(T5), 제1 스위치(SW1) 및 제1 커패시터(C1)를 포함할 수 있다. 발광 유닛(LU)는 제i 화소행 및 제j 화소열에 위치할 수 있다.
다만, 본 실시예에 따른 화소(PX_a)는 도 2에 도시된 실시예에 따른 발광 유닛(LU)와 비교하여, 센싱 전압(Vsense)을 제공하는 센싱 전압선이 생략되고, 제5 스위칭 소자(T5_a)의 제10 전극이 제j 데이터선과 연결되는 차이점을 지닌다. 이에 따라, 제j 데이터선은 제j 데이터 신호(D[j])를 제공하거나, 센싱 전압(Vssense)을 제공할 수 있다.
보다 구체적으로, 화소(PX_a)가 제1 발광 다이오드(NED1) 또는 제2 발광 다이오드(NED2)의 전류량을 센싱하는 구동을 수행할 경우에는, 제j 데이터선에는 센싱 전압(Vsense)이 제공될 수 있다. 이 경우, 센싱 제어 신호(SC_a)는 제5 스위칭 소자(T5)를 턴 온 시키는 전압 레벨을 가질 수 있다.
반면, 화소(PX_a)가 제1 발광 다이오드(NED1) 또는 제2 발광 다이오드(NED2)를 이용하여 화상을 형성하기 위하여 발광하는 경우에는, 제j 데이터선에는 제j 데이터 신호(D[j])에 대응되는 전압 레벨이 제공될 수 있다. 이 경우, 센싱 제어 신호(SC_a)는 제5 스위칭 소자(T5)를 턴 오프 시키는 전압 레벨을 가질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
NED1: 제1 발광 다이오드
NED2: 제2 발광 다이오드

Claims (20)

  1. 구동 전원선;
    상기 구동 전원선에 연결된 제1 전극, 제2 전극 및 제1 게이트 전극을 포함하는 제1 스위칭 소자;
    제1 노드에 연결된 제1 애노드 전극 및 제2 노드에 연결된 제1 캐소드 전극을 포함하는 제1 발광 다이오드; 및
    상기 제2 노드에 연결된 제2 애노드 전극 및 상기 제1 노드에 연결된 제2 캐소드 전극을 포함하는 제2 발광 다이오드를 구비하고,
    턴 온 전압 레벨을 갖는 제1 제어 신호가 입력되는 경우, 상기 제1 애노드 전극은 상기 제1 스위칭 소자의 상기 제2 전극에 연결되고, 제1 전류가 상기 제1 스위칭 소자의 상기 제2 전극, 상기 제1 노드, 상기 제1 발광 다이오드, 및 상기 제2 노드의 순서로 흐르며,
    턴 온 전압 레벨을 갖는 제2 제어 신호가 입력되는 경우, 상기 제2 애노드 전극은 상기 제1 스위칭 소자의 상기 제2 전극에 연결되고, 제2 전류가 상기 제1 스위칭 소자의 상기 제2 전극, 상기 제2 노드, 상기 제2 발광 다이오드, 및 상기 제1 노드의 순서로 흐르는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 발광 다이오드는 상기 제1 애노드 전극으로부터 상기 제1 캐소드 전극으로 흐르는 상기 제1 전류에 의해 광을 발광하고,
    상기 제2 발광 다이오드는 상기 제2 애노드 전극으로부터 상기 제2 캐소드 전극으로 흐르는 상기 제2 전류에 의해 광을 발광하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 전극에 연결되는 제3 전극, 상기 제1 제어 신호가 입력되는 제1 제어선에 연결되는 제2 게이트 전극, 및 상기 제1 노드에 연결되는 제4 전극을 포함하는 제2 스위칭 소자; 및
    상기 제2 전극에 연결되는 제5 전극, 상기 제2 제어 신호가 입력되는 제2 제어선에 연결되는 제3 게이트 전극, 및 상기 제2 노드에 연결되는 제6 전극을 포함하는 제3 스위칭 소자를 더 구비하는 표시 장치.
  4. 제3 항에 있어서,
    공통 전원선을 상기 제1 노드와 상기 제2 노드 중에서 어느 하나에 선택적으로 연결하는 제1 스위치를 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 스위칭 소자가 상기 턴 온 전압 레벨의 상기 제1 제어 신호에 의해 턴-온되는 경우, 상기 제1 스위치는 상기 제1 노드에 연결되는 표시 장치.
  6. 제4 항에 있어서,
    상기 제3 스위칭 소자가 상기 턴 온 전압 레벨의 상기 제2 제어 신호에 의해 턴-온되는 경우, 상기 제1 스위치는 상기 제2 노드에 연결되는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 게이트 전극에 연결되는 제7 전극, 주사선에 연결되는 제4 게이트 전극, 및 데이터선에 연결되는 제8 전극을 포함하는 제4 스위칭 소자; 및
    상기 제2 전극에 연결되는 제9 전극, 센싱 제어선에 연결되는 제5 게이트 전극, 및 센싱 전압선에 연결되는 제10 전극을 포함하는 제5 스위칭 소자를 더 구비하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 게이트 전극과 상기 구동 전원선 사이에 배치되는 제1 커패시터를 더 구비하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 발광 다이오드와 상기 제2 발광 다이오드 각각은 복수의 마이크로 발광 다이오드들을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 마이크로 발광 다이오드들은 무기 결정 구조를 갖는 발광 물질을 포함하는 표시 장치.
  11. 구동 전원선;
    상기 구동 전원선에 연결된 제1 전극, 제2 전극 및 제1 게이트 전극을 포함하는 제1 스위칭 소자;
    제1 노드에 연결된 제1 애노드 전극 및 제2 노드에 연결된 제1 캐소드 전극을 포함하는 제1 발광 다이오드;
    상기 제2 노드에 연결된 제2 애노드 전극 및 상기 제1 노드에 연결된 제2 캐소드 전극을 포함하는 제2 발광 다이오드; 및
    공통 전원선을 상기 제1 노드와 상기 제2 노드 중에서 어느 하나에 선택적으로 연결하는 제1 스위치를 포함하고,
    상기 공통 전원선이 상기 제1 노드에 연결되는 경우, 상기 제1 애노드 전극과 상기 제2 캐소드 전극은 상기 제1 스위칭 소자의 상기 제2 전극에 연결되고,
    상기 공통 전원선이 상기 제2 노드에 연결되는 경우, 상기 제2 애노드 전극과 상기 제1 캐소드 전극은 상기 제1 스위칭 소자의 상기 제2 전극에 연결되는 표시 장치.
  12. 제11 항에 있어서,
    턴 온 레벨을 갖는 제1 제어 신호가 입력되는 경우, 상기 공통 전원선은 상기 제1 노드에 연결되고,
    턴 온 레벨을 갖는 제2 제어 신호가 입력되는 경우, 상기 공통 전원선은 상기 제2 노드에 연결되는 표시 장치.
  13. 삭제
  14. 삭제
  15. 제11 항에 있어서,
    상기 제1 발광 다이오드는 상기 제1 애노드 전극으로부터 상기 제1 캐소드 전극으로 흐르는 전류에 의해 광을 발광하고,
    상기 제2 발광 다이오드는 상기 제2 애노드 전극으로부터 상기 제2 캐소드 전극으로 흐르는 전류에 의해 광을 발광하는 표시 장치.
  16. 제12 항에 있어서,
    상기 제2 전극에 연결되는 제3 전극, 상기 제1 제어 신호가 입력되는 제1 제어선에 연결되는 제2 게이트 전극, 및 상기 제1 노드에 연결되는 제4 전극을 포함하는 제2 스위칭 소자; 및
    상기 제2 전극에 연결되는 제5 전극, 상기 제2 제어 신호가 입력되는 제2 제어선에 연결되는 제3 게이트 전극, 및 상기 제2 노드에 연결되는 제6 전극을 포함하는 제3 스위칭 소자를 더 구비하는 표시 장치.
  17. 제11 항에 있어서,
    상기 제1 게이트 전극에 연결되는 제7 전극, 주사선에 연결되는 제4 게이트 전극, 및 데이터선에 연결되는 제8 전극을 포함하는 제4 스위칭 소자; 및
    상기 제2 전극에 연결되는 제9 전극, 센싱 제어선에 연결되는 제5 게이트 전극, 및 센싱 전압선에 연결되는 제10 전극을 포함하는 제5 스위칭 소자를 더 구비하는 표시 장치.
  18. 제11 항에 있어서,
    상기 제1 게이트 전극과 상기 구동 전원선 사이에 배치되는 제1 커패시터를 더 구비하는 표시 장치.
  19. 제11 항에 있어서,
    상기 제1 발광 다이오드와 상기 제2 발광 다이오드 각각은 복수의 마이크로 발광 다이오드들을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 마이크로 발광 다이오드들은 무기 결정 구조를 갖는 발광 물질을 포함하는 표시 장치.
KR1020220131115A 2017-11-17 2022-10-13 표시 장치 KR102574871B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220131115A KR102574871B1 (ko) 2017-11-17 2022-10-13 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170154070A KR102455784B1 (ko) 2017-11-17 2017-11-17 표시 장치
KR1020220131115A KR102574871B1 (ko) 2017-11-17 2022-10-13 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170154070A Division KR102455784B1 (ko) 2017-11-17 2017-11-17 표시 장치

Publications (2)

Publication Number Publication Date
KR20220145953A KR20220145953A (ko) 2022-10-31
KR102574871B1 true KR102574871B1 (ko) 2023-09-05

Family

ID=66533977

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170154070A KR102455784B1 (ko) 2017-11-17 2017-11-17 표시 장치
KR1020220131115A KR102574871B1 (ko) 2017-11-17 2022-10-13 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170154070A KR102455784B1 (ko) 2017-11-17 2017-11-17 표시 장치

Country Status (2)

Country Link
US (2) US11081045B2 (ko)
KR (2) KR102455784B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145965A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN110416124B (zh) * 2019-07-05 2020-10-13 深超光电（深圳）有限公司 Led的转移方法及led显示面板的制备方法
KR20210016211A (ko) 2019-08-02 2021-02-15 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20210126826A (ko) 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시 장치
KR20220007763A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR20220052432A (ko) * 2020-10-20 2022-04-28 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071771A1 (en) * 1997-02-17 2003-04-17 Seiko Epson Corporation Current driving type emissive display apparatus, method for driving the same and method for producing the same
KR100846970B1 (ko) * 2007-04-10 2008-07-17 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101490758B1 (ko) * 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
US20150287359A1 (en) * 2013-10-31 2015-10-08 Boe Technology Group Co., Ltd. Pixel circuit for ac driving, driving method and display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599788B1 (ko) * 2004-11-17 2006-07-12 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
KR101073297B1 (ko) 2009-07-10 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101215300B1 (ko) * 2011-03-29 2012-12-26 순천대학교 산학협력단 산질화물계 형광체
EP2973715B1 (en) 2013-03-15 2021-10-27 Apple Inc. Light emitting diode display with redundancy scheme
CN103366682B (zh) 2013-07-25 2015-06-17 京东方科技集团股份有限公司 一种交流驱动oled电路、驱动方法及显示装置
CN103531149B (zh) 2013-10-31 2015-07-15 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071771A1 (en) * 1997-02-17 2003-04-17 Seiko Epson Corporation Current driving type emissive display apparatus, method for driving the same and method for producing the same
KR100846970B1 (ko) * 2007-04-10 2008-07-17 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101490758B1 (ko) * 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
US20150287359A1 (en) * 2013-10-31 2015-10-08 Boe Technology Group Co., Ltd. Pixel circuit for ac driving, driving method and display apparatus

Also Published As

Publication number Publication date
KR20190057183A (ko) 2019-05-28
US11710447B2 (en) 2023-07-25
US20190156733A1 (en) 2019-05-23
US11081045B2 (en) 2021-08-03
US20210358396A1 (en) 2021-11-18
KR102455784B1 (ko) 2022-10-18
KR20220145953A (ko) 2022-10-31

Similar Documents

Publication Publication Date Title
KR102574871B1 (ko) 표시 장치
US11127724B2 (en) Light emitting diode device and method of manufacturing the same
US6633270B2 (en) Display device
CN110649135A (zh) 发光显示设备及其制造方法
EP3866152A1 (en) Pixel and display apparatus including same
US20230116848A1 (en) Display device and driving method thereof
US11328659B2 (en) Display device
CN113571005A (zh) 显示装置
KR20080055604A (ko) 표시 구동회로
US20070146248A1 (en) Flat panel display
KR102604659B1 (ko) 발광 장치 및 이의 제조 방법
KR102550859B1 (ko) 발광소자, 표시패널 및 표시장치
KR20210130311A (ko) 표시 장치
CN111199983A (zh) 显示装置
EP3975162A1 (en) Electroluminescent display panel having pixel driving circuit
KR20220052432A (ko) 화소 및 이를 구비한 표시 장치
KR20230132667A (ko) 표시 장치 및 그의 제조 방법
KR20230067749A (ko) 표시 장치
CN117858558A (zh) 显示装置
KR20230007610A (ko) 표시 장치
CN113921570A (zh) 显示设备
KR20220165872A (ko) 표시 장치 및 그 제조 방법
KR20210155440A (ko) 화소 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant