KR102553052B1 - 방열형 회로기판 및 그 제조 방법 - Google Patents

방열형 회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102553052B1
KR102553052B1 KR1020230013672A KR20230013672A KR102553052B1 KR 102553052 B1 KR102553052 B1 KR 102553052B1 KR 1020230013672 A KR1020230013672 A KR 1020230013672A KR 20230013672 A KR20230013672 A KR 20230013672A KR 102553052 B1 KR102553052 B1 KR 102553052B1
Authority
KR
South Korea
Prior art keywords
region layer
layer member
low
heating region
copper foil
Prior art date
Application number
KR1020230013672A
Other languages
English (en)
Inventor
유병호
Original Assignee
유병호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유병호 filed Critical 유병호
Priority to KR1020230013672A priority Critical patent/KR102553052B1/ko
Application granted granted Critical
Publication of KR102553052B1 publication Critical patent/KR102553052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Abstract

본 발명은 고발열 영역과 저발열 영역이 구획된 패턴의 회로기판을 제작하는 기술로서, 고발열 영역 레이어부재와 저발열 영역 레이어부재를 동일한 레이어에 서로 절연된 형태로 배치하여 고발열 부품부재와 저발열 부품부재를 회로기판에 구분하여 실장 가능하도록 하는 기술이다. 특히, 고발열 영역 레이어부재와 저발열 영역 레이어부재를 구획된 형태로 구성함에 따라 회로기판 실장용 부품들 중에서 특히 고발열 부품부재로부터 발생하는 고열을 효과적으로 방출하는 기술이다. 본 발명에 따르면, 고발열 영역 레이어부재와 저발열 영역 레이어부재를 서로 분리 구획함에 따라 고발열 영역 레이어부재에서 발생하는 열이 저발열 영역 레이어부재로 전도되는 것을 차단하는 장점이 있다.

Description

방열형 회로기판 및 그 제조 방법 {PCB of heat dissipation type, and method of the same}
본 발명은 고발열 영역과 저발열 영역이 구획 분리된 패턴의 회로기판을 제작하는 기술에 관한 것이다.
더욱 상세하게는, 본 발명은 고발열 영역 레이어부재와 저발열 영역 레이어부재를 동일한 레이어에 서로 절연된 형태로 배치하여 고발열 부품부재와 저발열 부품부재를 회로기판에 구분하여 실장 가능하도록 하는 기술이다.
특히, 고발열 영역 레이어부재와 저발열 영역 레이어부재를 구획 분리된 형태로 구성함에 따라 회로기판 실장용 부품들 중에서 특히 고발열 부품부재로부터 발생하는 고열을 효과적으로 급속 방출하는 기술이다.
일반적으로 회로기판이란 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 형성시킨 것으로 전자부품 관련 발열소자를 탑재하기 직전의 기판(PCB)을 말한다.
이와 같은 회로기판은 반도체 소자로서의 FET, IC, TRANS 또는 발광다이오드(LED:light emitting diode) 등과 같은 발열소자를 탑재하게 되는데, 특히 FET, IC, TRANS 또는 발광다이오드와 같은 소자는 많은 열을 방출한다.
이처럼, 발열소자가 실장된 회로기판에서 열이 처리되지 못하게 되면, 발열소자가 탑재된 회로기판의 온도를 상승시켜 그 발열소자의 동작 불능 및 오동작을 야기할 뿐만 아니라 제품의 전기적 효율 등 신뢰성을 저하시키게 되는데, 이러한 발열문제를 해결하기 위하여 종래에 여러 가지 패턴의 방열 기술이 채용되었지만, 이러한 방열 기술의 채용으로 회로기판의 규격이 커지는 새로운 문제가 발생하였다.
위와 같은 문제를 해결하기 위하여 이미 발생한 열을 효과적으로 방출할 수 있는 슬림한 구조의 회로기판 제작 기술 구현이 요구되고 있다.
1. 특허출원 제10-2010-0012358호 "방열 인쇄 회로 기판 및 방열 인쇄 회로 기판의 제조 방법"
본 발명은 상기한 점을 감안하여 제안된 것으로, 본 발명의 목적은 회로기판 실장용 부품들 중에서 특히 고발열 부품부재로부터 발생하는 고열을 효과적으로 급속 방출하여 전기적 효율을 높이는 방열형 회로기판 및 그 제조 방법을 제공함에 있다.
또한, 본 발명의 목적은 PCB의 소형화를 유지하면서도 그 소형화된 PCB가 특정 부품들에서 발생하는 고열을 효과적으로 방출하는 방열형 회로기판 및 그 제조 방법을 제공함에 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 방열형 회로기판은 고발열 부품의 탑재를 위해 소정 영역을 담당하는 고발열 영역 레이어부재(110); 고발열 영역 레이어부재와 동일한 레이어에서 저발열 부품의 탑재를 위해 소정 영역을 담당하는 저발열 영역 레이어부재(120); 고발열 영역 레이어부재와 저발열 영역 레이어부재의 일면에 적층되는 제 1 동박부재(131); 제 1 동박부재에 대향하도록 고발열 영역 레이어부재와 저발열 영역 레이어부재의 타면에 적층되는 제 2 동박부재(132); 고발열 영역 레이어부재 및 저발열 영역 레이어부재에 마주하는 제 1 동박부재의 일면에 배치되어 제 1 동박부재를 고발열 영역 레이어부재 및 저발열 영역 레이어부재에 접합하는 제 1 접합부재(141); 고발열 영역 레이어부재 및 저발열 영역 레이어부재에 마주하는 제 2 동박부재의 타면에 배치되어 제 2 동박부재를 고발열 영역 레이어부재 및 저발열 영역 레이어부재에 접합하는 제 2 접합부재(142); 고발열 영역 레이어부재의 소정 영역에 대응하는 제 1 동박부재 또는 제 2 동박부재에 탑재되는 하나이상의 고발열 부품부재(151); 저발열 영역 레이어부재의 소정 영역에 대응하는 제 1 동박부재 또는 제 2 동박부재에 탑재되는 하나이상의 저발열 부품부재(152);를 포함하여 구성된다.
여기서, 바람직하게는 고발열 영역 레이어부재와 저발열 영역 레이어부재는 서로 분리 구획될 수 있다.
그리고, 고발열 영역 레이어부재(110)는 ALC 재질, ALN 재질 중 어느하나로 구성될 수 있고, 저발열 영역 레이어부재(120)는 FR4 재질로 구성될 수 있다.
한편, 고발열 영역 레이어부재와 저발열 영역 레이어부재가 서로 분리 구획되는 부분에 충진되는 절연 소재;를 더 포함하여 구성될 수 있다.
다른 한편, 본 발명에 따른 방열형 회로기판의 제조 방법은 (a) 제조할 방열형 회로기판의 기판 사이즈에 상응하는 제2동박부재를 배치하는 단계;
(b) 상기 제2동박 상에 제2 PP 시트를 적층하는 단계;
(c) 상기 제2 PP 시트 상에 고발열 영역 레이어부재와 저발열 영역 레이어부재를 연접하여 제1레이어를 형성하도록 배치하는 단계;
(d) 상기 고발열 영역 레이어부재와 저발열 영역 레이어부재의 상에 상기 제1레이어를 커버하도록 제1 PP 시트를 적층하는 단계;
(e) 상기 (d) 단계의 상기 제1 PP 시트 상에 제 2 동박부재를 적층하는 단계;
(f) 상기 (e) 단계까지 적층된 레이어들을 가열하여 상기 제1 및 제2 PP 시트를 멜팅시켜 상기 제1 및 제2 동박부재가 상기 고발열 영역 레이어부재 및 저발열 영역 레이어부재로 이루어진 상기 제1레이어의 양면에 접합되도록하고, 멜팅된 제1 및 제2 PP 시트가 냉각된 후 상기 제1레이어를 지지하여 하나의 플레이트를 이루도록하는 단계;
(g) 상기 고발열 영역 레이어부재의 소정 영역에 대응하는 상기 제 1 동박부재 또는 상기 제 2 동박부재 상에 하나이상의 고발열 부품부재를 탑재하는 단계;
(h) 상기 저발열 영역 레이어부재의 소정 영역에 대응하는 상기 제 1 동박부재 또는 상기 제 2 동박부재 상에 하나이상의 저발열 부품부재를 탑재하는 단계;
를 포함하여 구성될 수 있다.
다른 한편, 단계 (c) 이후, 고발열 영역 레이어부재와 저발열 영역 레이어부재가 서로 분리 구획되는 부분에 절연 소재를 충진하는 단계;를 더 포함하여 구성될 수 있다.
본 발명은 저발열 영역 레이어부재와 별도의 고발열 영역 레이어부재를 구비함에 따라 회로기판의 고발열 부품으로부터 발생하는 고열을 효과적으로 빨리 방출하여 전기적 효율을 높이는 장점을 나타낸다.
또한, 본 발명은 고발열 영역 레이어부재와 저발열 영역 레이어부재를 동일한 레이어 상에 배치함에 따라 효율적인 방열과 함께 회로기판 제품의 슬림화도 달성하는 장점을 나타낸다.
또한, 본 발명은 고발열 영역 레이어부재와 저발열 영역 레이어부재를 서로 분리 구획함에 따라 고발열 영역 레이어부재에서 발생하는 열이 저발열 영역 레이어부재로 전도되는 것을 차단하는 장점을 나타낸다.
또한, 본 발명은 고발열 영역 레이어부재와 저발열 영역 레이어부재를 서로 절연시킴에 따라 고발열 영역 레이어부재와 저발열 영역 레이어부재 간의 열전도를 원천적으로 차단하는 장점도 나타낸다.
[도 1]은 본 발명에 따른 방열형 회로기판의 단면을 도시한 예시도 1,
[도 2]는 본 발명에 따른 방열형 회로기판의 단면을 도시한 예시도 2,
[도 3]은 [도 2]의 구성을 분리 도시한 도면,
[도 4]는 본 발명에 따른 방열형 회로기판의 제조 방법을 나타낸 순서도이다.
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
[도 1]은 본 발명에 따른 방열형 회로기판의 단면을 도시한 예시도 1이고, [도 2]는 본 발명에 따른 방열형 회로기판의 단면을 도시한 예시도 2이고, [도 3]은 [도 2]의 구성을 분리 도시한 도면이다.
[도 1] 내지 [도 3]을 참조하면 본 발명에 따른 방열형 회로기판은 고발열 영역 레이어부재(110), 저발열 영역 레이어부재(120), 제 1 동박부재(131), 제 2 동박부재(132), 제 1 접합부재(141), 제 2 접합부재(142), 고발열 부품부재(151), 저발열 부품부재(152)를 포함하여 구성될 수 있다.
고발열 영역 레이어부재(110)는 [도 1] 내지 [도 3]을 참조하면 소정의 레이어에 배치된 상태로 하나이상의 고발열 부품부재(151)의 탑재를 위해 소정 영역을 담당한다.
고발열 영역 레이어부재(110)는 바람직하게는 방열 효율이 양호한 ALC 재질, ALN 재질 중 어느하나로 구성될 수 있다.
여기서, ALC는 알루미늄과 그라파이트가 혼합된 복합소재로서 방열 효율이 비교적 우수한 것으로 알려져 있고, ALN도 질화알루미늄 소재로서 방열 효율이 비교적 양호한 것으로 알려져 있다.
저발열 영역 레이어부재(120)는 [도 1] 내지 [도 3]에서와 같이 고발열 영역 레이어부재(110)와 동일한 레이어에서 저발열 부품부재(152)의 탑재를 위해 소정 영역을 담당한다.
여기서, 저발열 영역 레이어부재(120)는 FR4 재질로 구성될 수 있다. FR4의 FR은 'Flame Retardant'의 약어로서, ALC나 ALN에 비해서는 방열 효율이 상대적으로 낮은 것으로 알려져 있지만 PCB에 일반적으로 채용되는 재질을 나타내며 저발열 영역에 적합하다.
FR4 재질은 컴팩트하고 설계가 용이하며, 플라스틱 패스너 분야에서는 강한 재질로 알려져 있다.
또한, FR4 재질은 높은 기계적 강도를 유지하는 내습성과 건조하거나 습한 환경에서도 우수한 단열 능력을 갖추면서도 구입 시가는 상대적으로 저렴하다는 특징이 있다.
한편, FR4 재질도 유리전이온도(TG: glass transition temperature)에 따라 예컨대 3가지 타입으로 구분하여 PCB 제작에 채용되기도 한다. 즉, 3가지 타입의 유리전이온도(TG)라 하면 130 내지 140도, 150 내지 160도, 170 내지 180도를 들 수 있다.
결과적으로 PCB의 제조에 있어서 FR4 재질은 최적의 소재이지만 방열에 관한 한 최적이라고 볼 수 없으므로 그에 대응하여 고발열 부품부재(151)가 탑재되는 회로기판의 영역에는 FR4 재질을 대체할 별도의 소재가 필요한데 본 발명은 이를 위해 앞서 살펴 본 바와 같이 ALC나 ALN 소재를 채택하였다.
다른 한편, 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)는 [도 2]와 [도 3]을 참조하면 바람직하게는 서로 분리 구획될 수 있다. 그 결과, 고발열 영역 레이어부재(110)에 발생한 열이 저발열 영역 레이어부재(120)로 전도됨을 원천적으로 차단할 수 있게 된다.
제 1 동박부재(131)는 [도 1] 내지 [도 3]에서와 같이 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)의 일면에 적층된다.
제 2 동박부재(132)는 [도 1] 내지 [도 3]에서와 같이 제 1 동박부재(131)에 대향하도록 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)의 타면에 적층된다.
제 1 접합부재(141)는 [도 1] 내지 [도 3]에서와 같이 고발열 영역 레이어부재(110) 및 저발열 영역 레이어부재(120)에 마주하는 제 1 동박부재(131)의 일면에 배치되어 제 1 동박부재(131)를 고발열 영역 레이어부재(110) 및 저발열 영역 레이어부재(120)에 접합한다.
제 2 접합부재(142)는 [도 1] 내지 [도 3]에서와 같이 고발열 영역 레이어부재(110) 및 저발열 영역 레이어부재(120)에 마주하는 제 2 동박부재(132)의 타면에 배치되어 제 2 동박부재(132)를 고발열 영역 레이어부재(110) 및 저발열 영역 레이어부재(120)에 접합한다.
여기서, 제 1 접합부재(141)와 제 2 접합부재(142)는 바람직하게는 예컨대 폴리프로플렌(polypropylene) 소재의 수지류로 채택될 수 있다.
그리고, 제 1 접합부재(141)와 제 2 접합부재(142)는 접합의 용도로 채용되었지만 소재의 특성상 전기적인 절연체로서 열전도가 낮다는 특징이 있다.
고발열 부품부재(151)는 [도 1] 내지 [도 3]을 참조하면 고발열 영역 레이어부재(110)의 소정 영역에 대응하는 제 1 동박부재(131) 또는 제 2 동박부재(132)에 하나이상 탑재된다.
여기서, 고발열 부품부재(151)로는 예컨대 전력용 FET, IC, 발광다이오드 등을 들 수 있다.
저발열 부품부재(152)는 [도 1] 내지 [도 3]을 참조하면 저발열 영역 레이어부재(120)의 소정 영역에 대응하는 제 1 동박부재(131) 또는 제 2 동박부재(132)에 하나이상 탑재된다.
한편, 본 발명에 따른 방열형 회로기판은 절연 소재를 더 포함하여 구성될 수 있다. 절연 소재는 [도 3]을 참조하면 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)가 서로 분리 구획되는 부분에 충진되며 고발열 영역 레이어부재(110)에서 발생하는 열이 저발열 영역 레이어부재(120)로 열전도 됨을 차단하게 된다.
[도 4]는 본 발명에 따른 방열형 회로기판의 제조 방법을 나타낸 순서도이다.
먼저 본 발명에 따른 방열형 회로기판의 제조 방법에 있어서 본 발명이 채용되는 PCB의 일반적인 제작 공정(예: 리플로 납땜, 스루홀 형성, 표면 실장, 솔더링, 코팅 등) 및 본 발명이 채용되는 PCB의 일반적인 스펙(예: 치수, 두께, BGA 스펙 등)에 대해서는 그 설명을 생략하기로 한다.
단계 (S110) : 제조할 방열형 회로기판의 기판 사이즈에 상응하는 제2동박부재를 배치한다.
단계 (S120) : 상기 제2동박 상에 제2 PP 시트를 적층한다. 제2 PP 시트는 제2동박에 상응하는 넓이를 가지고 두께가 1mm인 폴리프로필렌 시트를 적용하는 것이 바람직하다.
단계 (S130) : 상기 제2 PP 시트 상에 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)를 연접하여 제1레이어를 형성하도록 배치한다. 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)가 하나의 기판을 형성하도록 상응하는 크기 및 형상으로 구성된다.
한편, 단계 S130에서 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)를 배치하는 과정 중 그 저발열 영역 레이어부재(120)는 바람직하게는 고발열 영역 레이어부재(110)와 서로 분리 구획되도록 배치할 수 있으며, 그 분리 구획된 부분에 [도 3]에서와 같이 절연 소재를 충진할 수 있다.
단계 (S140) : 고발열 영역 레이어부재(110)와 저발열 영역 레이어부재(120)의 상에 상기 제1레이어를 커버하도록 제1 PP 시트를 적층한다.
단계 (S150) : 제1 PP 시트 상에 제 2 동박부재(132)를 적층한다.
단계 (S160) : 상기 S150 단계까지 적층된 레이어를 가열하여 상기 제1 및 제2 PP 시트를 멜팅시켜 상기 제1 및 제2 동박부재가 고발열 영역 레이어부재(110) 및 저발열 영역 레이어부재(120)로 이루어진 제1레이어의 양면에 접합되도록하고, 멜팅된 제1 및 제2 PP 시트가 냉각된 후 제1레이어를 지지하여 하나의 플레이트를 이루도록 한다. 제1 및 제2 PP 시트는 예컨대 폴리프로플렌(polypropylene) 소재의 수지류로 채택될 수 있으며 그 두께는 대략 1mm의 시트(sheet) 타입으로 구성될 수 있다. 또한, 단계 S160에서는 제1 및 제2 PP 시트는 가열하여 용융시킬 수 있다. 이때의 가열 온도는 바람직하게는 180 ℃로 유지할 수 있다.
단계 (S170) : 고발열 영역 레이어부재(110)의 소정 영역에 대응하는 제 1 동박부재(131) 또는 제 2 동박부재(132)에 하나이상의 고발열 부품부재(151)를 탑재한다.
단계 (S180) : 저발열 영역 레이어부재(120)의 소정 영역에 대응하는 제 1 동박부재(131) 또는 제 2 동박부재(132)에 하나이상의 저발열 부품부재(152)를 탑재한다.
110 : 고발열 영역 레이어부재
120 : 저발열 영역 레이어부재
131 : 제 1 동박부재
132 : 제 2 동박부재
141 : 제 1 접합부재
142 : 제 2 접합부재
151 : 고발열 부품부재
152 : 저발열 부품부재

Claims (7)

  1. 고발열 부품의 탑재를 위해 소정 영역을 담당하며 ALC 재질, ALN 재질 중 어느하나로 형성되는 고발열 영역 레이어부재(110);
    상기 고발열 영역 레이어부재와 동일한 레이어에서 저발열 부품의 탑재를 위해 소정 영역을 담당하고 상기 고발열 영역 레이어부재와 서로 분리 구획되며 FR4 재질로 형성되는 저발열 영역 레이어부재(120);
    상기 고발열 영역 레이어부재와 상기 저발열 영역 레이어부재의 일면에 적층되는 제 1 동박부재(131);
    상기 제 1 동박부재에 대향하도록 상기 고발열 영역 레이어부재와 상기 저발열 영역 레이어부재의 타면에 적층되는 제 2 동박부재(132);
    상기 고발열 영역 레이어부재 및 상기 저발열 영역 레이어부재에 마주하는 상기 제 1 동박부재의 일면에 배치되어 상기 제 1 동박부재를 상기 고발열 영역 레이어부재 및 상기 저발열 영역 레이어부재에 접합하는 제 1 접합부재(141);
    상기 고발열 영역 레이어부재 및 상기 저발열 영역 레이어부재에 마주하는 상기 제 2 동박부재의 타면에 배치되어 상기 제 2 동박부재를 상기 고발열 영역 레이어부재 및 상기 저발열 영역 레이어부재에 접합하는 제 2 접합부재(142);
    상기 고발열 영역 레이어부재의 소정 영역에 대응하는 상기 제 1 동박부재 또는 상기 제 2 동박부재에 탑재되는 하나이상의 고발열 부품부재(151);
    상기 저발열 영역 레이어부재의 소정 영역에 대응하는 상기 제 1 동박부재 또는 상기 제 2 동박부재에 탑재되는 하나이상의 저발열 부품부재(152);
    상기 고발열 영역 레이어부재와 상기 저발열 영역 레이어부재가 서로 분리 구획되는 부분에 충진되는 절연 소재;
    를 포함하여 구성되는 방열형 회로기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020230013672A 2023-02-01 2023-02-01 방열형 회로기판 및 그 제조 방법 KR102553052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230013672A KR102553052B1 (ko) 2023-02-01 2023-02-01 방열형 회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230013672A KR102553052B1 (ko) 2023-02-01 2023-02-01 방열형 회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR102553052B1 true KR102553052B1 (ko) 2023-07-06

Family

ID=87186100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230013672A KR102553052B1 (ko) 2023-02-01 2023-02-01 방열형 회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102553052B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283564A (ja) * 1994-04-05 1995-10-27 Hitachi Ltd 電子装置
JP2002094246A (ja) * 2000-09-13 2002-03-29 Minebea Co Ltd 多層プリント配線基板及び多層プリント配線基板の実装方法
JP2005064168A (ja) * 2003-08-11 2005-03-10 Denki Kagaku Kogyo Kk 金属ベース回路基板およびその製造方法
JP2007273835A (ja) * 2006-03-31 2007-10-18 Toyota Industries Corp 金属ベース基板、及びそれを備える電子部品実装構造
JP2008262948A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 電子部品ユニット
KR20100012358A (ko) 2008-07-28 2010-02-08 순천대학교 산학협력단 ｕ-ＩＴ 기반의 정밀농업을 위한 농산물 수확량 모니터링시스템
JP2012084827A (ja) * 2010-10-11 2012-04-26 Kyokutoku Kagi Kofun Yugenkoshi 基板構造
KR101432372B1 (ko) * 2012-10-02 2014-08-20 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법
JP2017098379A (ja) * 2015-11-20 2017-06-01 住友ベークライト株式会社 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283564A (ja) * 1994-04-05 1995-10-27 Hitachi Ltd 電子装置
JP2002094246A (ja) * 2000-09-13 2002-03-29 Minebea Co Ltd 多層プリント配線基板及び多層プリント配線基板の実装方法
JP2005064168A (ja) * 2003-08-11 2005-03-10 Denki Kagaku Kogyo Kk 金属ベース回路基板およびその製造方法
JP2007273835A (ja) * 2006-03-31 2007-10-18 Toyota Industries Corp 金属ベース基板、及びそれを備える電子部品実装構造
JP2008262948A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 電子部品ユニット
KR20100012358A (ko) 2008-07-28 2010-02-08 순천대학교 산학협력단 ｕ-ＩＴ 기반의 정밀농업을 위한 농산물 수확량 모니터링시스템
JP2012084827A (ja) * 2010-10-11 2012-04-26 Kyokutoku Kagi Kofun Yugenkoshi 基板構造
KR101432372B1 (ko) * 2012-10-02 2014-08-20 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법
JP2017098379A (ja) * 2015-11-20 2017-06-01 住友ベークライト株式会社 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法

Similar Documents

Publication Publication Date Title
KR101992924B1 (ko) 마이크로-라디에이터로 인쇄회로기판을 제조하는 방법
US7808788B2 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
JP4312960B2 (ja) プラスチック・ハウジング・アセンブリ
US7642563B2 (en) LED package with metal PCB
KR102120785B1 (ko) 반도체용 방열기판 및 그 제조 방법
US20080304237A1 (en) Electronic component built-in module and method for manufacturing the same
EP1649515A1 (en) Heatsinking electronic devices
EP1610381B1 (en) Electronic package employing segmented connector and solder joint
US6657866B2 (en) Electronics assembly with improved heatsink configuration
KR102553052B1 (ko) 방열형 회로기판 및 그 제조 방법
KR101115403B1 (ko) 발광 장치
KR20180048968A (ko) Led 디바이스 제조 방법
JPH05259669A (ja) 印刷配線基板の放熱構造
JP2006294749A (ja) 高放熱回路基板およびその製造方法
KR101004929B1 (ko) 발광다이오드 패키지 및 이를 구비한 발광다이오드 패키지 모듈
US7915541B2 (en) Multilayer interconnection substrate and manufacturing method therefor
JP6488658B2 (ja) 電子装置
JP2002043510A (ja) 半導体パワーモジュールおよびその製造方法
JPH07297518A (ja) 電子部品の実装構造
JP3687506B2 (ja) 多層金属プリント基板
JP2008066360A (ja) 放熱性配線基板およびその製造方法
KR101944756B1 (ko) 전자부품 방열 기판
JPH01194384A (ja) 銅張積層板の製造方法
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant