KR102548788B1 - 반도체 소자 테스트 장치 - Google Patents

반도체 소자 테스트 장치 Download PDF

Info

Publication number
KR102548788B1
KR102548788B1 KR1020160101662A KR20160101662A KR102548788B1 KR 102548788 B1 KR102548788 B1 KR 102548788B1 KR 1020160101662 A KR1020160101662 A KR 1020160101662A KR 20160101662 A KR20160101662 A KR 20160101662A KR 102548788 B1 KR102548788 B1 KR 102548788B1
Authority
KR
South Korea
Prior art keywords
test
stage
semiconductor devices
semiconductor
unload
Prior art date
Application number
KR1020160101662A
Other languages
English (en)
Other versions
KR20180017594A (ko
Inventor
김민철
권세민
권오삼
박종성
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160101662A priority Critical patent/KR102548788B1/ko
Publication of KR20180017594A publication Critical patent/KR20180017594A/ko
Application granted granted Critical
Publication of KR102548788B1 publication Critical patent/KR102548788B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 소자 테스트 장치가 개시된다. 상기 장치는, 반도체 소자들이 부착된 점착 시트 및 상기 점착 시트를 지지하는 마운트 프레임을 포함하는 프레임 웨이퍼를 제1 테스트 스테이지 상에 로드하고 상기 반도체 소자들 각각에 대한 DC 테스트를 수행하기 위하여 상기 제1 테스트 스테이지 상의 상기 반도체 소자들을 순차적으로 제1 프로브 카드에 접속시키는 DC 테스터와, 상기 반도체 소자들에 대한 DC 테스트가 완료된 후 상기 반도체 소자들을 제2 테스트 스테이지 상에 로드하고 상기 반도체 소자들에 대한 기능 테스트를 수행하기 위하여 상기 제2 테스트 스테이지 상의 상기 반도체 소자들을 제2 프로브 카드에 동시에 접속시키는 기능 테스터를 포함한다.

Description

반도체 소자 테스트 장치{Apparatus for testing semiconductor devices}
본 발명의 실시예들은 반도체 소자 테스트 장치에 관한 것이다. 보다 상세하게는, 개별화된 반도체 소자들을 프로브 카드를 이용하여 전기적으로 테스트하는 반도체 소자 테스트 장치에 관한 것이다.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 반도체 패키지들로 제조될 수 있다.
상기와 같이 제조된 반도체 패키지들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 상기 전기적 특성 검사에는 상기 반도체 소자들을 핸들링하는 테스트 핸들러와 상기 반도체 패키지들을 검사하기 위한 테스트 장치가 사용될 수 있다.
최근 다양한 형태의 반도체 소자들이 개발됨에 따라 다이싱 공정에 의해 개별화된 반도체 소자들에 대한 전기적인 테스트 공정이 요구될 수 있으며, 이를 수행하기 위한 테스트 장치에 대한 요구가 있다. 예를 들면, 웨이퍼 상에 형성된 MPGA(Micro-Pillar Grid Array) 소자들의 경우 다이싱 공정을 통해 개별화된 후 전기적인 테스트 공정이 요구되지만 일반적인 형태의 테스트 핸들러를 이용하기에는 상당한 어려움이 있다.
대한민국 등록특허공보 제10-0922145호 (등록일자: 2009.10.09)
본 발명의 실시예들은 다이싱 공정을 통해 개별화된 반도체 소자들에 대한 테스트 공정을 수행하기 위한 새로운 형태의 반도체 소자 테스트 장치를 제공하는데 그 목적이 있다.
본 발명의 실시예들에 따르면, 반도체 소자 테스트 장치는, 반도체 소자들이 부착된 점착 시트 및 상기 점착 시트를 지지하는 마운트 프레임을 포함하는 프레임 웨이퍼를 제1 테스트 스테이지 상에 로드하고 상기 반도체 소자들 각각에 대한 DC 테스트를 수행하기 위하여 상기 제1 테스트 스테이지 상의 상기 반도체 소자들을 순차적으로 제1 프로브 카드에 접속시키는 DC 테스터와, 상기 반도체 소자들에 대한 DC 테스트가 완료된 후 상기 반도체 소자들을 제2 테스트 스테이지 상에 로드하고 상기 반도체 소자들에 대한 기능 테스트를 수행하기 위하여 상기 제2 테스트 스테이지 상의 상기 반도체 소자들을 제2 프로브 카드에 동시에 접속시키는 기능 테스터를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 DC 테스터는, 상기 제1 프로브 카드를 포함하는 DC 테스트 모듈과, 상기 반도체 소자들을 상기 제1 프로브 카드에 순차적으로 접속시키기 위해 상기 제1 테스트 스테이지를 수평 및 수직 방향으로 이동시키는 제1 스테이지 구동부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 DC 테스터는, 상기 프레임 웨이퍼를 수납하기 위한 카세트를 지지하는 로드 포트와, 상기 카세트와 상기 제1 테스트 스테이지 사이에서 상기 프레임 웨이퍼의 이송을 위한 웨이퍼 이송부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 DC 테스터는, 상기 DC 테스트 수행 전의 상기 프레임 웨이퍼가 수납된 제1 카세트를 지지하는 제1 로드 포트와, 상기 제1 카세트로부터 상기 제1 테스트 스테이지로 상기 프레임 웨이퍼를 이송하는 제1 웨이퍼 이송부와, 상기 반도체 소자들에 대한 DC 테스트가 완료된 후 상기 프레임 웨이퍼를 수납하기 위한 제2 카세트를 지지하는 언로드 포트와, 상기 제1 테스트 스테이지로부터 상기 제2 카세트로 상기 프레임 웨이퍼를 이송하는 언로드용 웨이퍼 이송부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 테스트 스테이지 상에는 상기 프레임 웨이퍼의 이동을 안내하기 위한 가이드 부재들이 배치될 수 있다.
본 발명의 실시예들에 따르면, 상기 기능 테스터는, 상기 프레임 웨이퍼를 지지하기 위한 스테이지 유닛과, 상기 스테이지 유닛 상의 상기 프레임 웨이퍼로부터 상기 반도체 소자들을 상기 제2 테스트 스테이지 상으로 로드하는 소자 이송부와, 상기 제2 프로브 카드를 포함하는 기능 테스트 모듈과, 상기 제2 테스트 스테이지 상의 상기 반도체 소자들을 상기 제2 프로브 카드에 동시에 접속시키기 위해 상기 제2 테스트 스테이지를 수평 및 수직 방향으로 이동시키는 제2 스테이지 구동부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 기능 테스터는 상기 기능 테스트 모듈에 의해 기능 테스트가 완료된 반도체 소자들을 수납하기 위한 언로드 셔틀을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 기능 테스트가 완료된 상기 반도체 소자들은 상기 소자 이송부에 의해 상기 제2 테스트 스테이지로부터 상기 언로드 셔틀로 언로드될 수 있다.
본 발명의 실시예들에 따르면, 상기 기능 테스터는, 상기 DC 테스트가 완료된 상기 반도체 소자들을 지지하기 위한 제3 테스트 스테이지와, 상기 스테이지 유닛과 상기 제3 테스트 스테이지 및 상기 언로드 셔틀 사이에서 상기 반도체 소자들을 이송하기 위한 제2 소자 이송부와, 상기 제3 테스트 스테이지 상의 상기 반도체 소자들을 상기 제2 프로브 카드에 동시에 접속시키기 위해 상기 제3 테스트 스테이지를 수평 및 수직 방향으로 이동시키는 제3 스테이지 구동부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 스테이지 구동부는 상기 제2 프로브 카드 아래의 기능 테스트 영역 및 상기 기능 테스트 영역 일측의 제1 로드/언로드 영역 사이에서 상기 제2 테스트 스테이지를 이동시킬 수 있으며, 상기 제3 스테이지 구동부는 상기 제2 프로브 카드 아래의 기능 테스트 영역 및 상기 기능 테스트 영역 타측의 제2 로드/언로드 영역 사이에서 상기 제3 테스트 스테이지를 이동시킬 수 있다.
본 발명의 실시예들에 따르면, 상기 기능 테스터는, 상기 제1 로드/언로드 영역에 인접한 제1 로드 영역과 상기 제2 로드/언로드 영역에 인접한 제2 로드 영역 사이에서 상기 스테이지 유닛을 이동시키는 제4 스테이지 구동부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 기능 테스터는, 상기 제1 로드/언로드 영역에 인접한 제1 언로드 영역과 상기 제2 로드/언로드 영역에 인접한 제2 언로드 영역 사이에서 상기 언로드 셔틀을 이동시키는 셔틀 구동부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 기능 테스터는, 상기 언로드 셔틀에 수납된 반도체 소자들 중 불량으로 판정된 반도체 소자들을 수납하기 위한 트레이와, 상기 언로드 셔틀에 수납된 반도체 소자들 중 양품으로 판정된 반도체 소자들을 언로드하기 위한 점착 테이프를 제공하는 테이프 제공부와, 상기 언로드 셔틀로부터 상기 반도체 소자들을 상기 트레이 또는 점착 테이프 상으로 이송하는 제3 소자 이송부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 테이프 제공부는, 상기 점착 테이프를 공급하기 위한 공급 릴과, 상기 양품 반도체 소자들이 부착된 점착 테이프를 회수하기 위한 회수 릴을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 테스트 스테이지에는 상기 반도체 소자들을 각각 진공 흡착하기 위한 진공홀들이 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 진공홀들은 복수의 그룹들로 분할되고, 각 그룹에 포함된 진공홀들은 하나의 진공 관로에 의해 서로 연결되며, 상기 하나의 진공 관로에는 상기 진공홀들 내에서의 진공압이 항상 일정하도록 유량을 조절하는 유량 제어 밸브가 연결될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자 테스트 장치는, 반도체 소자들이 부착된 점착 시트 및 상기 점착 시트를 지지하는 마운트 프레임을 포함하는 프레임 웨이퍼를 제1 테스트 스테이지 상에 로드하고 상기 반도체 소자들 각각에 대한 DC 테스트를 수행하기 위하여 상기 제1 테스트 스테이지 상의 상기 반도체 소자들을 순차적으로 제1 프로브 카드에 접속시키는 DC 테스터와, 상기 반도체 소자들에 대한 DC 테스트가 완료된 후 상기 반도체 소자들을 제2 테스트 스테이지 상에 로드하고 상기 반도체 소자들에 대한 기능 테스트를 수행하기 위하여 상기 제2 테스트 스테이지 상의 상기 반도체 소자들을 제2 프로브 카드에 동시에 접속시키는 기능 테스터를 포함할 수 있다.
따라서, 다이싱 공정에 의해 개별화된 반도체 소자들에 대한 DC 테스트 및 기능 테스트가 순차적으로 수행될 수 있다. 특히, DC 테스트 모듈은 상기 프레임 웨이퍼 상의 반도체 소자들에 대한 DC 테스트를 반복적으로 수행할 수 있으며, 이에 따라 종래 기술에서 반도체 소자들을 개별적으로 테스트하기 위해 각각의 반도체 소자들을 핸들링하는 것과 비교하여 상기 반도체 소자들의 DC 테스트에 소요되는 시간을 크게 감소시킬 수 있다.
또한, 상기 제2 테스트 스테이지 상에 로드된 반도체 소자들을 상기 제2 프로브 카드에 동시에 접속시킬 수 있으므로 상기 반도체 소자들의 기능 테스트에 소요되는 시간을 크게 단축시킬 수 있다. 특히, 상기 제2 테스트 스테이지와 함께 제3 테스트 스테이지를 이용하여 기능 테스트 모듈로 반도체 소자들을 번갈아 로드할 수 있으며, 이에 따라 상기 반도체 소자들의 기능 테스트에 소요되는 시간을 더욱 단축시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 반도체 소자들을 설명하기 위한 개략적인 평면도이다.
도 3은 도 1에 도시된 DC 테스터를 설명하기 위한 개략적인 구성도이다.
도 4는 도 2에 도시된 제1 테스트 스테이지와 제1 스테이지 구동부를 설명하기 위한 개략적인 구성도이다.
도 5는 도 3에 도시된 제1 스테이지 카메라의 다른 예를 설명하기 위한 개략적인 구성도이다.
도 6은 도 1에 도시된 프레임 웨이퍼의 로드 및 언로드를 설명하기 위한 개략적인 구성도이다.
도 7은 도 3에 도시된 DC 테스터의 다른 예를 설명하기 위한 개략적인 구성도이다.
도 8은 도 1에 도시된 기능 테스터를 설명하기 위한 개략적인 구성도이다.
도 9는 도 8에 도시된 스테이지 유닛을 설명하기 위한 개략적인 구성도이다.
도 10 및 도 11은 도 8에 도시된 제2 및 제3 테스트 스테이지들의 동작을 설명하기 위한 개략적인 구성도들이다.
도 12는 도 8에 도시된 제2 테스트 스테이지를 설명하기 위한 개략적인 구성도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 구성도이고, 도 2는 도 1에 도시된 반도체 소자들을 설명하기 위한 개략적인 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따르면, 반도체 소자 테스트 장치(2)는 다이싱 공정을 통해 반도체 웨이퍼로부터 개별화된 반도체 소자들(20)에 대한 DC 테스트와 기능 테스트를 수행하기 위하여 사용될 수 있다. 일 예로서, 상기 반도체 소자들(20)의 중앙 부위에는 복수의 마이크로 범프들(22)이 구비될 수 있으며 가장자리 부위에는 복수의 전극 패드들(24)이 구비될 수 있다.
상기 DC 테스트에서는 상기 반도체 소자들(20)의 마이크로 범프들(22)을 통해 기 설정된 전압을 인가하여 오픈/쇼트, 입력 전류, 출력 전압, 전원 전류 등의 DC 특성을 측정할 수 있으며, 그 결과로부터 상기 반도체 소자들(20)의 양, 불량을 판정할 수 있다.
상기 기능 테스트에서는 상기 반도체 소자들(20)의 읽기, 쓰기 기능 및 상호 간섭 등을 테스트할 수 있으며, 패턴 발생기에서 제공되는 시험 패턴을 상기 반도체 소자들(20)의 전극 패드들(24)을 통해 인가한 후 상기 반도체 소자들(20)로부터의 출력 신호를 기준값과 비교하며 그 비교 결과를 패턴 발생기에서 발생한 출력 기대 패턴과 비교하여 동작의 양, 불량을 평가할 수 있다.
또한, 상기 기능 테스트와 함께 상기 반도체 소자들(20)에 대한 AC 테스트가 추가적으로 수행될 수 있다. 상기 AC 테스트에서는 상기 반도체 소자들(20)의 전극 패드들(24)을 통해 펄스 신호를 인가하여 입출력 운반 지연 시간, 출력 신호의 시작/종료 시간 등의 동작 특성을 측정하여 속도 등급을 나누어 판정할 수 있다.
본 발명의 일 실시예에 따르면, 상기 반도체 소자 테스트 장치(2)는 상기 반도체 소자들(20)에 대한 DC 테스트를 먼저 수행한 후 상기 DC 테스트가 완료된 반도체 소자들(20)에 대한 기능 테스트를 수행할 수 있다. 일 예로서, 상기 반도체 소자 테스트 장치(2)는 상기 반도체 소자들(20)에 대한 DC 테스트를 수행하기 위한 DC 테스터(100)와 상기 기능 테스트를 수행하기 위한 기능 테스터(200)를 포함할 수 있다.
도 3은 도 1에 도시된 DC 테스터를 설명하기 위한 개략적인 구성도이다.
도 3을 참조하면, 상기 DC 테스터(100)는 상기 반도체 소자들(20) 각각에 대한 DC 테스트를 위한 제1 프로브 카드(114)를 포함하는 DC 테스트 모듈(110) 및 상기 반도체 소자들(20)이 부착된 점착 시트(12; 도 6 참조) 및 상기 점착 시트(12)를 지지하는 대략 원형 링 형태의 마운트 프레임(14; 도 6 참조)을 포함하는 프레임 웨이퍼(10)를 지지하기 위한 제1 테스트 스테이지(120)를 포함할 수 있다. 상기 DC 테스터(100)는 상기 프레임 웨이퍼(10)를 상기 제1 테스트 스테이지(120) 상에 로드하고 상기 반도체 소자들(20) 각각에 대한 DC 테스트를 수행하기 위하여 상기 제1 테스트 스테이지(120) 상의 상기 반도체 소자들(20)을 상기 제1 프로브 카드(114)에 순차적으로 접속시킬 수 있다.
예를 들면, 상기 DC 테스트 모듈(110)은 상기 반도체 소자들(20) 각각에 테스트 신호를 제공하기 위한 DC 테스트 헤드(112)와 상기 반도체 소자들(20) 각각에 상기 테스트 신호를 인가하고 상기 각각의 반도체 소자(20)로부터의 출력 신호를 상기 DC 테스트 헤드(112)로 전달하기 위한 제1 프로브 카드(114)를 포함할 수 있다. 상세히 도시되지는 않았으나, 상기 제1 프로브 카드(114)는 상기 반도체 소자(20)의 마이크로 범프들(22)에 대응하는 탐침들을 구비할 수 있다.
또한, 상기 DC 테스터(100)는 상기 제1 테스트 스테이지(120) 상의 반도체 소자들(20)을 순차적으로 테스트하기 위해 상기 반도체 소자들(20)을 순차적으로 상기 제1 프로브 카드(114)의 탐침들에 접속시키는 제1 스테이지 구동부(130)를 포함할 수 있다. 상기 제1 스테이지 구동부(130)는 상기 제1 테스트 스테이지(120)를 수평 및 수직 방향으로 이동시킬 수 있다.
도 4는 도 2에 도시된 제1 테스트 스테이지와 제1 스테이지 구동부를 설명하기 위한 개략적인 구성도이다.
도 4를 참조하면, 상기 제1 스테이지 구동부(130)는 상기 제1 테스트 스테이지(120)를 수평 방향, 예를 들면, X축 방향 및 Y축 방향으로 이동시키기 위한 수평 구동부(132)와 상기 반도체 소자들(20) 각각을 상기 제1 프로브 카드(114)의 탐침들에 접속시키기 위해 상기 제1 테스트 스테이지(120)를 수직 방향으로 이동시키기 위한 수직 구동부(134)를 포함할 수 있다. 일 예로서, 상기 수평 구동부(132)는 직교 좌표 로봇 형태를 가질 수 있으며, 상기 수직 구동부(134)는 모터와 볼 스크루 및 볼 너트 등을 이용하여 구성될 수 있다.
다시 도 3을 참조하면, 상기 DC 테스터(100)는 복수의 프레임 웨이퍼들(10)이 수납된 카세트(30)를 지지하는 제1 로드 포트(140) 및 상기 카세트(30)와 상기 제1 테스트 스테이지(120) 사이에서 프레임 웨이퍼(10)를 이송하기 위한 제1 웨이퍼 이송부(150)를 포함할 수 있다. 또한, 상기 카세트(30)와 상기 제1 테스트 스테이지(120) 사이에서 상기 프레임 웨이퍼(10)의 이동을 안내하기 위한 제1 가이드 레일들(160)이 상기 제1 로드 포트(140)에 인접하도록 배치될 수 있다.
상기 제1 테스트 스테이지(120)의 일측에는 상기 제1 프로브 카드(114)의 탐침들의 위치를 확인하기 위한 제1 프로브 카메라(170)가 장착될 수 있으며, 상기 DC 테스트 모듈(110)의 일측에는 상기 제1 테스트 스테이지(120) 상의 반도체 소자들(20)의 위치 및 배치 각도 등을 확인하기 위한 제1 스테이지 카메라(180)가 배치될 수 있다.
상기 제1 프로브 카메라(170)와 제1 스테이지 카메라(180)는 상기 반도체 소자들(20) 각각을 상기 제1 프로브 카드(114)의 탐침들과 정렬하기 위해 사용될 수 있다. 예를 들면, 상기 제1 스테이지 구동부(130)는 상기 제1 프로브 카메라(170)가 상기 제1 프로브 카드(114) 아래에 위치되도록 상기 제1 테스트 스테이지(120)를 이동시킬 수 있으며, 이어서 상기 제1 프로브 카메라(170)는 상기 제1 프로브 카드(114)의 탐침들에 대한 이미지를 획득할 수 있다. 상기 획득된 제1 프로브 카드(114)의 탐침 이미지는 제어부(미도시)로 전송될 수 있으며, 상기 제어부는 상기 탐침 이미지로부터 상기 제1 프로브 카드(114)의 탐침들의 위치 좌표를 산출할 수 있다.
또한, 일 예로서, 상기 제1 스테이지 구동부(130)는 상기 반도체 소자들(20) 중 하나가 상기 제1 스테이지 카메라(180)의 아래에 위치되도록 상기 제1 테스트 스테이지(120)를 이동시킬 수 있으며, 상기 제1 스테이지 카메라(180)는 상기 반도체 소자(20)에 대한 이미지를 획득할 수 있다. 상기 제어부는 상기 제1 스테이지 카메라(180)에 의해 획득된 소자 이미지로부터 상기 반도체 소자(20)가 배치된 각도를 산출할 수 있으며, 이를 이용하여 상기 반도체 소자(20)를 상기 제1 프로브 카드(114)의 탐침들에 대하여 정렬할 수 있다.
상기 DC 테스터(100)는 상기 반도체 소자들(20)을 정렬하기 위해 상기 제1 테스트 스테이지(120)를 회전시키는 회전 구동부(136; 도 4 참조)를 포함할 수 있다. 상기 제어부는 상기 산출된 상기 반도체 소자(20)의 배치 각도에 따라 상기 회전 구동부(136)의 동작을 제어할 수 있으며, 이를 통해 상기 반도체 소자(20)의 마이크로 범프들(22)이 상기 제1 프로브 카드(114)의 탐침들과 평행하게 위치되도록 할 수 있다. 이어서, 상기 제어부는 상기 배치 각도가 정렬된 반도체 소자(20)의 위치 좌표를 획득할 수 있으며, 상기 반도체 소자(20)가 상기 제1 프로브 카드(114)의 아래에 위치되도록 상기 수평 구동부(132)의 동작을 제어할 수 있다.
또한, 상술한 바와 같은 반도체 소자(20)의 정렬이 완료된 후 상기 수직 구동부(134)는 상기 반도체 소자(20)의 마이크로 범프들(22)이 상기 제1 프로브 카드(114)의 탐침들에 접속되도록 상기 제1 테스트 스테이지(120)를 상승시킬 수 있다. 이때 상기 수직 구동부(134)의 동작은 상기 제어부에 의해 제어될 수 있다.
상기 제1 스테이지 구동부(130)는 상기 제1 테스트 스테이지(120) 상의 반도체 소자들(20)에 대한 테스트 공정이 반복적으로 수행될 수 있도록 상기 제1 프로브 카드(114) 아래의 DC 테스트 영역과 상기 제1 스테이지 카메라(180) 아래의 정렬 영역 사이에서 상기 제1 테스트 스테이지(120)를 수평 이동시킬 수 있으며, 또한 상기 반도체 소자들(20)에 대한 정렬 단계와 테스트 단계가 반복적으로 수행될 수 있다.
도 5는 도 3에 도시된 제1 스테이지 카메라의 다른 예를 설명하기 위한 개략적인 구성도이다.
도 5를 참조하면, 상기 제1 테스트 스테이지(120) 상의 반도체 소자들(20)을 확인하기 위한 제1 스테이지 카메라(180)는 수평 방향으로 이동 가능하게 구성될 수 있다. 예를 들면, 상기 제1 스테이지 카메라(180)는 카메라 구동부(182)에 의해 X축 방향으로 이동 가능하게 구성될 수 있다.
상기 제1 테스트 스테이지(120)가 상기 제1 스테이지 구동부(130)에 의해 상기 제1 프로브 카드(114) 아래의 DC 테스트 영역에 위치된 후 상기 카메라 구동부(182)는 상기 제1 스테이지 카메라(180)를 상기 제1 테스트 스테이지(120)의 상부 즉 상기 제1 프로브 카드(114)와 상기 제1 테스트 스테이지(120) 사이로 이동시킬 수 있다. 상기 제1 스테이지 카메라(180)는 상기 DC 테스트 영역에서 상기 반도체 소자들(20) 중 하나에 대한 이미지를 획득할 수 있으며, 상기 제어부는 상기 제1 스테이지 카메라(180)에 의해 획득된 소자 이미지를 이용하여 상기 반도체 소자(20)의 정렬 단계를 수행할 수 있다.
상기 반도체 소자(20)의 정렬 단계가 수행된 후 상기 카메라 구동부(180)는 상기 반도체 소자(20)의 테스트를 위해 상기 DC 테스트 영역의 외측으로 상기 제1 스테이지 카메라(180)를 이동시킬 수 있다. 상기와 같은 방법으로 상기 카메라 구동부(182)는 상기 반도체 소자들(20) 각각에 대한 정렬 단계를 수행하기 위해 상기 제1 스테이지 카메라(180)를 상기 DC 테스트 영역과 상기 DC 테스트 영역의 외측 영역 사이에서 반복적으로 이동시킬 수 있다.
도 6은 도 1에 도시된 프레임 웨이퍼의 로드 및 언로드를 설명하기 위한 개략적인 구성도이다.
도 6을 참조하면, 상기 제1 스테이지 구동부(130)는 상기 프레임 웨이퍼(10)의 로드 및 언로드를 위해 상기 제1 테스트 스테이지(120)를 상기 제1 로드 포트(140)에 인접한 로드/언로드 영역으로 이동시킬 수 있다. 구체적으로, 상기 제1 테스트 스테이지(120)는 상기 제1 가이드 레일들(160)의 단부들에 인접한 웨이퍼 로드/언로드 영역으로 이동될 수 있으며, 이어서 상기 프레임 웨이퍼(10)가 상기 제1 웨이퍼 이송부(150)에 의해 상기 제1 테스트 스테이지(120) 상으로 로드될 수 있다. 또한, 상기 반도체 소자들(20) 모두에 대한 테스트 단계가 완료된 후 상기 제1 테스트 스테이지(120)는 상기 웨이퍼 로드/언로드 영역으로 이동될 수 있으며, 이어서 상기 테스트 완료된 프레임 웨이퍼(10)가 상기 제1 웨이퍼 이송부(150)에 의해 상기 카세트(30)에 수납될 수 있다.
한편, 상기 제1 테스트 스테이지(120) 상에는 상기 프레임 웨이퍼(10)의 로드 및 언로드를 위한 가이드 부재들(122)이 배치될 수 있다. 일 예로서, 상기 가이드 부재들(122)은 상기 프레임 웨이퍼(10)의 양쪽 측면들을 안내하기 위해 길게 연장하는 바 형태를 가질 수 있다. 또한, 상기 제1 테스트 스테이지(120) 상에는 상기 프레임 웨이퍼(10)의 로드 위치를 결정하기 위한 위치 결정 부재가 배치될 수 있다. 예를 들면, 상기 제1 테스트 스테이지(120) 상에는 상기 위치 결정 부재로서 사용되는 핀(PIN) 형태의 스토퍼들(124)이 배치될 수 있으며, 상기 제1 웨이퍼 이송부(150)는 상기 프레임 웨이퍼(10)의 전단부가 상기 스토퍼들(124)에 밀착될 때까지 상기 프레임 웨이퍼(10)를 이동시킬 수 있고, 이에 의해 상기 프레임 웨이퍼(10)가 기 설정된 로드 위치에 로드될 수 있다. 추가적으로, 도시되지는 않았으나 상기 제1 테스트 스테이지(120)에는 상기 프레임 웨이퍼(10)를 진공 흡착하기 위한 진공홀들(미도시)이 구비될 수 있다.
상기 제1 웨이퍼 이송부(150)는 상기 프레임 웨이퍼(10)의 마운트 프레임(14)을 파지하기 위한 그리퍼(152)와 상기 그리퍼(152)를 수평 이동시키기 위한 그리퍼 구동부(154)를 포함할 수 있다. 상기 그리퍼(152)는 다양한 방법으로 상기 프레임 웨이퍼(10)를 파지할 수 있다. 일 예로서, 상기 그리퍼(152)는 집게 형태 또는 핀(PIN) 형태를 가질 수 있으며 그 이외에도 다양한 구조를 가질 수 있다.
상세히 도시되지는 않았으나, 상기 제1 가이드 레일들(160)은 상기 프레임 웨이퍼(10)의 양측 가장자리 부위들을 지지할 수 있으며, 또한 상기 프레임 웨이퍼(10)의 양쪽 측면들을 안내하기 위한 단차를 각각 가질 수 있다.
도 7은 도 3에 도시된 DC 테스터의 다른 예를 설명하기 위한 개략적인 구성도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따르면, DC 테스터(100)는, 복수의 프레임 웨이퍼들(10)이 수납된 제1 카세트(32)를 지지하는 제1 로드 포트(142)와, 상기 제1 카세트(32)로부터 프레임 웨이퍼(10)를 인출하여 제1 테스트 스테이지(120) 상으로 이송하는 제1 웨이퍼 이송부(156)와, 상기 프레임 웨이퍼(10)의 반도체 소자들(20) 각각에 대한 테스트 공정이 모두 완료된 후 상기 프레임 웨이퍼(10)를 수납하기 위한 제2 카세트(34)를 지지하는 언로드 포트(144)와, 상기 제1 테스트 스테이지(120)로부터 상기 프레임 웨이퍼(10)를 상기 제2 카세트(34)로 이송하는 언로드용 웨이퍼 이송부(158)를 포함할 수 있다.
제1 스테이지 구동부(130)는 상기 프레임 웨이퍼(10)의 로드를 위해 상기 제1 테스트 스테이지(120)를 상기 제1 로드 포트(142)와 인접한 웨이퍼 로드 영역으로 이동시킬 수 있으며, 또한 상기 프레임 웨이퍼(10)의 언로드를 위해 상기 제1 테스트 스테이지(120)를 상기 언로드 포트(144)와 인접한 웨이퍼 언로드 영역으로 이동시킬 수 있다.
상기 제1 로드 및 언로드 포트들(142, 144)과 상기 로드 및 언로드 영역들 사이에는 상기 프레임 웨이퍼(10)의 이동을 안내하기 위한 제1 및 제2 가이드 레일들(162, 164)이 배치될 수 있다. 구체적으로, 상기 DC 테스터(100)는, 상기 제1 카세트(32)와 상기 제1 테스트 스테이지(120) 사이에서 상기 프레임 웨이퍼(10)의 이동을 안내하기 위한 제1 가이드 레일들(162)과, 상기 제1 테스트 스테이지(120)와 상기 제2 카세트(34) 사이에서 상기 프레임 웨이퍼(10)의 이동을 안내하기 위한 제2 가이드 레일들(164)을 포함할 수 있다.
또한, 상기 제1 테스트 스테이지(120) 상에는 상기 프레임 웨이퍼(10)의 이동을 안내하기 위한 가이드 부재들과 상기 프레임 웨이퍼(10)의 로드 위치를 결정하기 위한 위치 결정 부재로서 사용되는 스토퍼들이 배치될 수 있으며, 상기 제1 및 언로드용 웨이퍼 이송부들(156, 158)은 도 3을 참조하여 기 설명된 제1 웨이퍼 이송부(150)와 실질적으로 동일하게 구성될 수 있다.
다시 도 1을 참조하면, 상기 프레임 웨이퍼들(10)에 대한 DC 테스트가 완료된 후 상기 카세트(30) 또는 상기 제2 카세트(34)는 별도의 이송 장치에 의해 상기 기능 테스터(200)로 전달될 수 있다.
도 8은 도 1에 도시된 기능 테스터를 설명하기 위한 개략적인 구성도이고, 도 9는 도 8에 도시된 스테이지 유닛을 설명하기 위한 개략적인 구성도이며, 도 10 및 도 11은 도 8에 도시된 제2 및 제3 테스트 스테이지들의 동작을 설명하기 위한 개략적인 구성도들이다.
도 8 내지 도 11을 참조하면, 상기 기능 테스터(200)는, 점착 시트(12) 상에 부착된 반도체 소자들(20)을 지지하는 스테이지 유닛(202)과, 상기 반도체 소자들(20)의 기능 테스트를 수행하기 위한 제2 프로브 카드(212)를 포함하는 기능 테스트 모듈(210)을 포함할 수 있다. 또한, 상기 기능 테스터(200)는 상기 반도체 소자들(20)을 지지하며 상기 기능 테스트 모듈(210)로 상기 반도체 소자들(20)을 제공하기 위한 제2 및 제3 테스트 스테이지들(216, 220)을 포함할 수 있다.
또한, 상기 기능 테스터(200)는 상기 DC 테스트가 완료된 프레임 웨이퍼들(10)이 수납된 카세트(30)를 지지하는 제2 로드 포트(244) 및 상기 카세트(30)로부터 프레임 웨이퍼(10)를 인출하여 상기 스테이지 유닛(202) 상으로 이송하기 위한 제2 웨이퍼 이송부(246)를 포함할 수 있다. 상기 제2 웨이퍼 이송부(246)는 도 3을 참조하여 기 설명된 제1 웨이퍼 이송부(150)와 동일하게 구성될 수 있다. 예를 들면, 상기 제2 웨이퍼 이송부(246)는 그리퍼(248) 및 그리퍼 이송부(250)를 포함할 수 있으며, 상기 프레임 웨이퍼(10)를 안내하기 위한 제3 가이드 레일들(미도시)이 상기 제2 로드 포트(244)에 인접하도록 배치될 수 있다. 한편, 상기 스테이지 유닛(202)은 상기 프레임 웨이퍼(20)의 로드 및 언로드를 위하여 상기 제2 로드 포트(244)에 인접한 위치로 상기 제4 스테이지 구동부(238)에 의해 이동될 수 있다.
상기 스테이지 유닛(202)은 상기 프레임 웨이퍼(10)를 지지하기 위한 웨이퍼 스테이지(204)를 포함할 수 있다. 상기 웨이퍼 스테이지(204) 상에는 상기 점착 시트(12)를 지지하기 위한 확장 링(206)과 상기 마운트 프레임(14)을 파지하기 위한 클램프(208)가 수직 방향으로 이동 가능하게 배치될 수 있다. 상기 확장 링(206)은 상기 점착 시트(12)의 가장자리 부위들을 지지할 수 있고, 상기 클램프(208)는 상기 마운트 프레임(14)을 파지한 후 하강될 수 있으며, 이에 의해 상기 점착 시트(12)가 확장될 수 있다.
상기 제2 및 제3 테스트 스테이지들(216, 220)은 제2 및 제3 스테이지 구동부들(218, 222)에 의해 상기 기능 테스트 모듈(210) 아래의 기능 테스트 영역으로 각각 이동될 수 있다. 특히, 상기 제2 및 제3 스테이지 구동부들(218, 222)은 상기 제2 및 제3 테스트 스테이지들(216, 220)을 번갈아 상기 기능 테스트 영역으로 이동시킬 수 있다. 즉, 도 10 및 도 11에 도시된 바와 같이 상기 제2 테스트 스테이지(216) 상의 제1 반도체 소자들(20A)에 대한 테스트 공정이 완료된 후 상기 제2 스테이지 구동부(218)는 상기 기능 테스트 영역으로부터 상기 제2 테스트 스테이지(216)를 언로드할 수 있으며, 이어서 상기 제3 스테이지 구동부(222)는 후속하는 제2 반도체 소자들(20B)이 탑재된 제3 테스트 스테이지(220)를 상기 기능 테스트 영역으로 로드할 수 있다. 상기와 같이 제1 반도체 소자들(20A)이 상기 기능 테스트 영역으로부터 언로드된 후 제2 반도체 소자들(20B)이 시간 손실없이 곧바로 상기 기능 테스트 영역으로 로드될 수 있으므로 상기 반도체 소자들(20)에 대한 기능 테스트 시간이 크게 단축될 수 있다.
본 발명의 일 실시예에 따르면, 상기 기능 테스터(200)는 상기 기능 테스트 모듈(210)에 의해 기능 테스트가 완료된 반도체 소자들(20)을 수납하기 위한 언로드 셔틀(224)을 포함할 수 있다. 또한, 상기 기능 테스터(200)는, 상기 반도체 소자들(20)을 상기 스테이지 유닛(202)으로부터 상기 제2 테스트 스테이지(216)로 이송하고 상기 기능 테스트 모듈(210)에 의한 테스트가 완료된 후 상기 제2 테스트 스테이지(216)로부터 상기 언로드 셔틀(224)로 상기 반도체 소자들(20)을 이송하는 제1 소자 이송부(226)와, 상기 반도체 소자들(20)을 상기 스테이지 유닛(202)으로부터 상기 제3 테스트 스테이지(220)로 이송하고 상기 기능 테스트 모듈(210)에 의한 테스트가 완료된 후 상기 제3 테스트 스테이지(220)로부터 상기 언로드 셔틀(224)로 상기 반도체 소자들을 이송하는 제2 소자 이송부(232)를 포함할 수 있다.
구체적으로, 상기 기능 테스트 모듈(210)에 일측에 위치되는 제1 로드/언로드 영역에서 상기 제1 소자 이송부(226)에 의해 상기 제1 반도체 소자들(20A)이 상기 스테이지 유닛(202)으로부터 상기 제2 테스트 스테이지(216) 상으로 로드될 수 있으며, 이어서 상기 제2 테스트 스테이지(216)는 상기 제2 스테이지 구동부(218)에 의해 상기 기능 테스트 영역으로 이동될 수 있다.
상기 제1 반도체 소자들(20A)에 대한 기능 테스트가 수행되는 동안 상기 기능 테스트 모듈(210)의 타측에 위치되는 제2 로드/언로드 영역에서 상기 제2 소자 이송부(232)에 의해 상기 제2 반도체 소자들(20B)이 상기 스테이지 유닛(202)으로부터 상기 제3 테스트 스테이지(220) 상으로 로드될 수 있다.
상기 제1 반도체 소자들(20A)에 대한 테스트가 완료된 후 상기 제2 테스트 스테이지(216)는 상기 제2 스테이지 구동부(218)에 의해 상기 제1 로드/언로드 영역으로 이동될 수 있으며, 이어서 상기 제3 테스트 스테이지(220)가 상기 제3 스테이지 구동부(222)에 의해 상기 기능 테스트 영역으로 이동될 수 있다.
상기 제2 반도체 소자들(20B)에 대한 기능 테스트가 수행되는 동안, 상기 제1 소자 이송부(226)는 상기 제2 테스트 스테이지(216)로부터 상기 언로드 셔틀(224)로 상기 제1 반도체 소자들(20A)을 이송할 수 있으며, 이어서 후속하는 제3 반도체 소자들을 상기 스테이지 유닛(202)으로부터 상기 제2 테스트 스테이지(216) 상으로 이송할 수 있다.
상기 제2 반도체 소자들(20B)에 대한 테스트가 완료된 후 상기 제3 테스트 스테이지(220)는 상기 제3 스테이지 구동부(222)에 의해 상기 제2 로드/언로드 영역으로 이동될 수 있으며, 이어서 상기 제3 반도체 소자들이 상기 제2 스테이지 구동부(218)에 의해 상기 기능 테스트 영역으로 이동될 수 있다.
상기 제3 반도체 소자들에 대한 테스트 공정이 수행되는 동안, 상기 제2 소자 이송부(232)는 상기 제3 테스트 스테이지(220)로부터 상기 언로드 셔틀(224)로 상기 제2 반도체 소자들(20B)을 이송할 수 있다.
한편, 상기와 같은 반도체 소자들(20)의 이송을 위하여 상기 스테이지 유닛(202)은 제4 스테이지 구동부(238)에 의해 상기 제1 로드/언로드 영역에 인접하는 제1 로드 영역과 상기 제2 로드/언로드 영역에 인접하는 제2 로드 영역 사이에서 수평 이동될 수 있으며, 상기 언로드 셔틀(224)은 셔틀 구동부(240)에 의해 상기 제1 로드/언로드 영역에 인접하는 제1 언로드 영역과 상기 제2 로드/언로드 영역에 인접하는 제2 언로드 영역 사이에서 수평 이동될 수 있다.
구체적으로 도 8에 도시된 바와 같이 상기 제2 및 제3 스테이지 구동부들(218, 222)은 Y축 방향으로 상기 제2 및 제3 테스트 스테이지들(216, 220)을 이동시킬 수 있으며, 상기 제4 스테이지 구동부(238)와 상기 셔틀 구동부(240)는 상기 제2 및 제3 테스트 스테이지들(216, 220)의 이동 방향과 평행한 방향으로 상기 스테이지 유닛(202)과 상기 셔틀(224)을 각각 이동시킬 수 있다.
상기 제1 소자 이송부(226)는 상기 반도체 소자들(20)을 하나씩 픽업하기 위한 제1 피커(228)와 상기 제1 피커(228)를 수직 및 수평(X축 방향) 방향으로 이동시키기 위한 제1 피커 구동부(230)를 포함할 수 있으며, 상기 제2 소자 이송부(232)는 상기 반도체 소자들(20)을 하나씩 픽업하기 위한 제2 피커(234)와 상기 제2 피커(234)를 수직 및 수평(X축 방향) 방향으로 이동시키기 위한 제2 피커 구동부(236)를 포함할 수 있다. 상기 제1 및 제2 피커들(228, 234)은 진공압을 이용하여 상기 반도체 소자들(20)을 진공 흡착할 수 있다.
다시 도 9를 참조하면, 상기 스테이지 유닛(202)의 하부에는 상기 점착 시트(12)로부터 상기 반도체 소자들(20)을 하나씩 분리시키기 위한 다이 이젝팅 유닛(242)이 배치될 수 있다. 상세히 도시되지는 않았으나, 상기 다이 이젝팅 유닛(242)은 이젝트 핀들을 이용하여 상기 점착 시트(12) 상의 반도체 소자(20)를 상승시킬 수 있으며 이에 의해 상기 반도체 소자(20)가 상기 점착 시트(12)로부터 분리될 수 있다.
예를 들면, 상기 제1 및 제2 로드 영역들에는 제1 및 제2 다이 이젝팅 유닛들이 각각 배치될 수 있으며, 상기 제1 및 제2 다이 이젝팅 유닛들은 상기 제2 및 제3 테스트 스테이지들(216, 220) 상으로 상기 반도체 소자들(20)을 로드하기 위하여 사용될 수 있다. 이때, 상기 제4 스테이지 구동부(238)는 상기 반도체 소자들(20)을 하나씩 공급하기 위하여 X축 방향 및 Y축 방향으로 상기 스테이지 유닛(202)을 이동시킬 수 있으며, 상기 제1 및 제2 다이 이젝팅 유닛들은 상기 제1 및 제2 로드 영역들 사이에서의 상기 스테이지 유닛(202)의 이동에 간섭되지 않도록 수직 방향으로 이동 가능하게 구성될 수 있다.
상기 기능 테스트 모듈(210)은 도 10에 도시된 바와 같이 상기 반도체 소자들(20)의 전극 패드들(24)과의 접속을 위한 복수의 탐침들이 구비된 제2 프로브 카드(212)와 상기 프로브 카드(212)를 통해 상기 반도체 소자들(20)에 테스트 신호들을 인가하기 위한 기능 테스트 헤드(214)를 포함할 수 있다.
상기 기능 테스터(200)는 상기 제2 테스트 스테이지(216) 상의 반도체 소자들(20)과 상기 제2 프로브 카드(212)의 탐침들을 서로 정렬하기 위한 제1 정렬 구동부(252)를 포함할 수 있다. 또한, 상기 DC 테스터(200)는 상기 반도체 소자들(20)과 상기 제2 프로브 카드(212)의 탐침들 사이를 정렬하기 위한 제2 프로브 카메라(254)와 제2 스테이지 카메라(256)를 포함할 수 있다.
상기 제2 프로브 카메라(254)는 상기 제2 프로브 카드(212)의 탐침들을 확인하기 위하여 상기 제2 테스트 스테이지(216)의 일측에 장착될 수 있다. 상기 제2 프로브 카메라(254)를 이용하여 상기 제2 프로브 카드(212)의 탐침들의 위치를 확인하기 위하여 상기 제1 정렬 구동부(252)는 상기 제2 테스트 스테이지(216)를 X축 방향으로 이동시킬 수 있으며 또한 상기 제2 스테이지 구동부(218)는 상기 제2 테스트 스테이지(216)를 Y축 방향으로 이동시킬 수 있다.
상기 제2 스테이지 카메라(256)는 상기 제2 프로브 카드(212)와 상기 제2 테스트 스테이지(216) 사이에서 수평 방향, 예를 들면, X축 방향으로 이동 가능하게 구성될 수 있다. 특히, 상기 기능 테스터(200)는 상기 제2 스테이지 카메라(256)를 X축 방향으로 이동시키기 위한 카메라 구동부(258)를 포함할 수 있으며, 상기 제2 스테이지 카메라(256)와 상기 제2 테스트 스테이지(216)를 각각 X축 방향 Y축 방향으로 이동시키면서 상기 제2 테스트 스테이지(216) 상의 반도체 소자들(20)의 위치를 확인할 수 있다.
상기와 같이 제2 프로브 카메라(254)와 제2 스테이지 카메라(256)를 이용하여 상기 제2 프로브 카드(212)의 탐침들의 위치 및 상기 제2 테스트 스테이지(216) 상의 반도체 소자들(20)의 위치를 확인한 후 상기 반도체 소자들(20)과 상기 제2 프로브 카드(212)의 탐침들 사이의 정렬이 이루어질 수 있다. 특히, 상기 제1 정렬 구동부(252)는 상기 반도체 소자들(20)의 위치를 조절하기 위해 상기 제2 테스트 스테이지(216)를 회전시킬 수도 있다.
한편, 상기 제3 테스트 스테이지(220)에는 제3 프로브 카메라(260)가 장착될 수 있으며, 상기 제3 테스트 스테이지(220) 상의 반도체 소자들(20)에 대한 정렬 단계는 상기 제3 프로브 카메라(260)와 상기 제2 스테이지 카메라(256) 및 제2 정렬 구동부(262)에 의해 수행될 수 있다.
상기와 같이 반도체 소자들(20)과 상기 프로브 카드(212)의 탐침들 사이의 정렬 단계가 완료된 후 상기 제2 테스트 스테이지(216)는 제1 접속 구동부(264)에 의해 상승될 수 있으며, 이에 의해 상기 제2 테스트 스테이지(216) 상의 반도체 소자들(20)이 상기 제2 프로브 카드(212)의 탐침들에 동시에 접속될 수 있다. 한편, 상기 제3 테스트 스테이지(220)는 제2 접속 구동부(266)에 의해 상승될 수 있다.
한편, 상기 제2 및 제3 테스트 스테이지들(216, 220)은 상기 반도체 소자들(20)을 각각 진공 흡착하기 위한 진공홀들을 가질 수 있다.
도 12는 도 8에 도시된 제2 테스트 스테이지를 설명하기 위한 개략적인 구성도이다.
도 12를 참조하면, 상기 제1 소자 이송부(226)에 의해 상기 제2 테스트 스테이지(216) 상으로 이송된 반도체 소자들(20)은 상기 제2 테스트 스테이지(216)에 구비된 진공홀들(268)에 의해 진공 흡착될 수 있다. 예를 들면, 상기 제2 테스트 스테이지(216)는 복수의 진공홀들(268)을 구비할 수 있으며, 상기 반도체 소자들(20)은 상기 진공홀들(268)에 의해 각각 진공 흡착될 수 있다.
본 발명의 일 실시예에 따르면, 상기 진공홀들(268)은 복수의 그룹들로 분할될 수 있으며, 도시된 바와 같이 상기 각 그룹들에 포함된 진공홀들(268)은 하나의 진공 관로(270)에 의해 서로 연결될 수 있다. 특히, 각 그룹들에 포함된 진공홀들(268)과 연결된 진공 관로들(270)에는 각각 진공 배관들(272)이 연결될 수 있으며, 상기 진공 배관들(272)에는 상기 진공홀들(268) 내부의 진공압을 일정하게 유지하기 위한 유량 제어 밸브들(274)이 설치될 수 있다.
특히, 상기 그룹들 중 하나에 포함된 진공홀들(268)을 일 예로서 설명하면, 상기 진공홀들(268) 상에 반도체 소자들(20)이 하나씩 순차적으로 놓여지는 경우 상기 하나의 진공 관로(270)를 통해 흡입되는 유량이 점차 감소될 수 있다. 상기 유량 제어 밸브(274)는 상기 유량을 항상 일정하게 조절하기 위하여 개방 정도가 조절될 수 있으며, 이에 따라 상기 진공홀들(268)에 의해 진공 흡착된 반도체 소자들(20)에 인가되는 진공압은 항상 일정하게 제어될 수 있다.
즉, 상기 반도체 소자들(20)이 상기 제2 테스트 스테이지(216) 상으로 순차적으로 로드되는 동안 상기 유량 제어 밸브들(274)은 상기 반도체 소자들(20)의 로드에 따라 상기 진공 관로들(270)을 통해 흐르는 유량을 점차 감소시킬 수 있으며, 이와 반대로 상기 반도체 소자들(20)이 상기 제2 테스트 스테이지(216) 상으로부터 하나씩 언로드되는 경우 상기 유량을 점차 증가시킬 수 있다. 결과적으로, 상기 제2 테스트 스테이지(216) 상으로 로드된 반도체 소자들(20)은 상기 진공홀들(268)에 의해 보다 안정적으로 유지될 수 있다.
도시된 바에 의하면, 예시적으로 일부 그룹들과 각각 연결된 진공 배관들(272) 및 유량 제어 밸브들(274)만 도시하였으나, 모든 그룹들에 각각 진공 배관들(272)과 유량 제어 밸브들(274)이 연결될 수 있으며, 상기 진공 배관들(272)은 진공 펌프 등을 포함하는 진공 소스(미도시)와 연결될 수 있다.
한편, 상기 제3 테스트 스테이지(220) 또한 상기 반도체 소자들(20)을 각각 진공 흡착하기 위한 진공홀들을 가질 수 있으며, 상기 진공홀들에는 진공 배관들 및 유량 제어 밸브들이 연결될 수 있다. 상기 제3 테스트 스테이지(220)의 진공홀들과 관련된 설명은 상기 제2 테스트 스테이지(216)의 진공홀들(268)에 관한 설명과 실질적으로 동일하므로 생략한다.
다시 도 8을 참조하면, 본 발명의 일 실시예에 따르면, 상기 기능 테스트가 완료된 반도체 소자들(20)은 상기 기능 테스트 결과에 따라 분류될 수 있다. 상기 기능 테스터(200)는, 상기 언로드 셔틀(224)에 수납된 반도체 소자들(20) 중 불량으로 판정된 반도체 소자들을 수납하기 위한 트레이(276)와, 상기 언로드 셔틀(224)에 수납된 반도체 소자들(20) 중 양품으로 판정된 반도체 소자들을 언로드하기 위한 점착 테이프(280)를 제공하는 테이프 제공부(278)와, 상기 언로드 셔틀(224)로부터 상기 반도체 소자들(20)을 상기 트레이(276) 또는 점착 테이프(280) 상으로 이송하는 제3 소자 이송부(286)를 포함할 수 있다.
상기 점착 테이프(280)는 상기 양품 반도체 소자들의 반출을 위해 사용될 수 있으며, 상기 테이프 제공부(278)는 상기 점착 테이프(280)를 공급하기 위한 공급 릴(282) 및 상기 양품 반도체 소자들이 부착된 점착 테이프(280)를 회수하기 위한 회수 릴(284)을 포함할 수 있다.
상기 제3 소자 이송부(286)는 상기 반도체 소자들(20)을 픽업하기 위한 제3 피커(288)와 상기 제3 피커(288)를 수직 및 수평 방향으로 이동시키기 위한 제3 피커 구동부(290)를 포함할 수 있으며, 상기 제3 피커(288)의 이동 경로 하부에는 상기 제3 피커(288)에 의해 픽업된 반도체 소자(20)를 확인하기 위한 정렬 카메라(292)가 배치될 수 있다. 상기 정렬 카메라(292)는 상기 반도체 소자(20)의 틀어진 정도(각도)를 보정하기 위해 사용될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자 테스트 장치(2)는, 반도체 소자들(20)이 부착된 점착 시트(12) 및 상기 점착 시트(12)를 지지하는 마운트 프레임(14)을 포함하는 프레임 웨이퍼(10)를 제1 테스트 스테이지(120) 상에 로드하고 상기 반도체 소자들(20) 각각에 대한 DC 테스트를 수행하기 위하여 상기 제1 테스트 스테이지(120) 상의 상기 반도체 소자들(20)을 순차적으로 제1 프로브 카드(114)에 접속시키는 DC 테스터(100)와, 상기 반도체 소자들(20)에 대한 DC 테스트가 완료된 후 상기 반도체 소자들(20)을 제2 테스트 스테이지(216) 상에 로드하고 상기 반도체 소자들(20)에 대한 기능 테스트를 수행하기 위하여 상기 제2 테스트 스테이지(216) 상의 상기 반도체 소자들(20)을 제2 프로브 카드(212)에 동시에 접속시키는 기능 테스터(200)를 포함할 수 있다.
따라서, 다이싱 공정에 의해 개별화된 반도체 소자들(20)에 대한 DC 테스트 및 기능 테스트가 순차적으로 수행될 수 있다. 특히, DC 테스트 모듈(110)은 상기 프레임 웨이퍼(10) 상의 반도체 소자들(20)에 대한 DC 테스트를 반복적으로 수행할 수 있으며, 이에 따라 종래 기술에서 반도체 소자들(20)을 개별적으로 테스트하기 위해 각각의 반도체 소자들(20)을 핸들링하는 것과 비교하여 상기 반도체 소자들(20)의 DC 테스트에 소요되는 시간을 크게 감소시킬 수 있다.
또한, 상기 제2 테스트 스테이지(216) 상에 로드된 반도체 소자들(20)을 상기 제2 프로브 카드(212)에 동시에 접속시킬 수 있으므로 상기 반도체 소자들(20)의 기능 테스트에 소요되는 시간을 크게 단축시킬 수 있다. 특히, 상기 제2 테스트 스테이지(216)와 함께 제3 테스트 스테이지(220)를 이용하여 기능 테스트 모듈(210)로 반도체 소자들(20)을 번갈아 로드할 수 있으며, 이에 따라 상기 반도체 소자들(20)의 기능 테스트에 소요되는 시간을 더욱 단축시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
2 : 반도체 소자 테스트 장치 10 : 프레임 웨이퍼
12 : 점착 시트 14 : 마운트 프레임
20 : 반도체 소자 30 : 카세트
32 : 제1 카세트 34 : 제2 카세트
100 : DC 테스터 110 : DC 테스트 모듈
112 : DC 테스트 헤드 114 : 제1 프로브 카드
120 : 제1 테스트 스테이지 130 : 제1 스테이지 구동부
140 : 제1 로드 포트 150 : 제1 웨이퍼 이송부
200 : 기능 테스터 202 : 스테이지 유닛
210 : 기능 테스트 모듈 212 : 제2 프로브 카드
214 : 기능 테스트 헤드 216 : 제2 테스트 스테이지
218 : 제2 스테이지 구동부 220 : 제3 테스트 스테이지
222 : 제3 스테이지 구동부 224 : 언로드 셔틀
226 : 제1 소자 이송부 232 : 제2 소자 이송부
238 : 제4 스테이지 구동부 240 : 셔틀 구동부
246 : 제2 웨이퍼 이송부 276 : 트레이
278 : 테이프 제공부 280 : 점착 테이프
286 : 제3 소자 이송부

Claims (15)

  1. 반도체 소자들이 부착된 점착 시트 및 상기 점착 시트를 지지하는 마운트 프레임을 포함하는 프레임 웨이퍼를 제1 테스트 스테이지 상에 로드하고 상기 반도체 소자들 각각에 대한 DC 테스트를 수행하기 위하여 상기 제1 테스트 스테이지 상의 상기 반도체 소자들을 순차적으로 제1 프로브 카드에 접속시키는 DC 테스터; 및
    상기 반도체 소자들에 대한 DC 테스트가 완료된 후 상기 반도체 소자들을 제2 테스트 스테이지 상에 로드하고 상기 반도체 소자들에 대한 기능 테스트를 수행하기 위하여 상기 제2 테스트 스테이지 상의 상기 반도체 소자들을 제2 프로브 카드에 동시에 접속시키는 기능 테스터를 포함하되,
    상기 기능 테스터는,
    상기 프레임 웨이퍼를 지지하기 위한 스테이지 유닛과,
    상기 제2 프로브 카드를 포함하는 기능 테스트 모듈과,
    상기 기능 테스트 모듈에 의해 기능 테스트가 완료된 반도체 소자들을 수납하기 위한 언로드 셔틀과,
    상기 프레임 웨이퍼로부터 상기 반도체 소자들을 상기 제2 테스트 스테이지 상으로 로드하고 상기 기능 테스트가 완료된 상기 반도체 소자들을 상기 제2 테스트 스테이지로부터 상기 언로드 셔틀로 언로드하는 소자 이송부와,
    상기 제2 테스트 스테이지 상의 상기 반도체 소자들을 상기 제2 프로브 카드에 동시에 접속시키기 위해 상기 제2 테스트 스테이지를 수평 및 수직 방향으로 이동시키는 제2 스테이지 구동부와,
    상기 DC 테스트가 완료된 상기 반도체 소자들을 지지하기 위한 제3 테스트 스테이지와,
    상기 프레임 웨이퍼로부터 상기 반도체 소자들을 상기 제3 테스트 스테이지 상으로 로드하고 상기 기능 테스트가 완료된 상기 반도체 소자들을 상기 제3 테스트 스테이지로부터 상기 언로드 셔틀로 언로드하는 제2 소자 이송부와,
    상기 제3 테스트 스테이지 상의 상기 반도체 소자들을 상기 제2 프로브 카드에 동시에 접속시키기 위해 상기 제3 테스트 스테이지를 수평 및 수직 방향으로 이동시키는 제3 스테이지 구동부를 포함하고,
    상기 제2 스테이지 구동부는 상기 제2 프로브 카드 아래의 기능 테스트 영역 및 상기 기능 테스트 영역 일측의 제1 로드/언로드 영역 사이에서 상기 제2 테스트 스테이지를 이동시키며,
    상기 제3 스테이지 구동부는 상기 제2 프로브 카드 아래의 기능 테스트 영역 및 상기 기능 테스트 영역 타측의 제2 로드/언로드 영역 사이에서 상기 제3 테스트 스테이지를 이동시키는 것을 특징으로 하는 반도체 소자 테스트 장치.
  2. 제1항에 있어서, 상기 DC 테스터는,
    상기 제1 프로브 카드를 포함하는 DC 테스트 모듈; 및
    상기 반도체 소자들을 상기 제1 프로브 카드에 순차적으로 접속시키기 위해 상기 제1 테스트 스테이지를 수평 및 수직 방향으로 이동시키는 제1 스테이지 구동부를 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  3. 제2항에 있어서, 상기 DC 테스터는,
    상기 프레임 웨이퍼를 수납하기 위한 카세트를 지지하는 로드 포트; 및
    상기 카세트와 상기 제1 테스트 스테이지 사이에서 상기 프레임 웨이퍼의 이송을 위한 웨이퍼 이송부를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  4. 제2항에 있어서, 상기 DC 테스터는,
    상기 DC 테스트 수행 전의 상기 프레임 웨이퍼가 수납된 제1 카세트를 지지하는 제1 로드 포트;
    상기 제1 카세트로부터 상기 제1 테스트 스테이지로 상기 프레임 웨이퍼를 이송하는 제1 웨이퍼 이송부;
    상기 반도체 소자들에 대한 DC 테스트가 완료된 후 상기 프레임 웨이퍼를 수납하기 위한 제2 카세트를 지지하는 언로드 포트; 및
    상기 제1 테스트 스테이지로부터 상기 제2 카세트로 상기 프레임 웨이퍼를 이송하는 언로드용 웨이퍼 이송부를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  5. 제3항 또는 제4항에 있어서, 상기 제1 테스트 스테이지 상에는 상기 프레임 웨이퍼의 이동을 안내하기 위한 가이드 부재들이 배치되는 것을 특징으로 하는 반도체 소자 테스트 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서, 상기 기능 테스터는,
    상기 제1 로드/언로드 영역에 인접한 제1 로드 영역과 상기 제2 로드/언로드 영역에 인접한 제2 로드 영역 사이에서 상기 스테이지 유닛을 이동시키는 제4 스테이지 구동부를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  11. 제1항에 있어서, 상기 기능 테스터는,
    상기 제1 로드/언로드 영역에 인접한 제1 언로드 영역과 상기 제2 로드/언로드 영역에 인접한 제2 언로드 영역 사이에서 상기 언로드 셔틀을 이동시키는 셔틀 구동부를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  12. 제1항에 있어서, 상기 기능 테스터는,
    상기 언로드 셔틀에 수납된 반도체 소자들 중 불량으로 판정된 반도체 소자들을 수납하기 위한 트레이;
    상기 언로드 셔틀에 수납된 반도체 소자들 중 양품으로 판정된 반도체 소자들을 언로드하기 위한 점착 테이프를 제공하는 테이프 제공부; 및
    상기 언로드 셔틀로부터 상기 반도체 소자들을 상기 트레이 또는 점착 테이프 상으로 이송하는 제3 소자 이송부를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  13. 제12항에 있어서, 상기 테이프 제공부는,
    상기 점착 테이프를 공급하기 위한 공급 릴; 및
    상기 양품 반도체 소자들이 부착된 점착 테이프를 회수하기 위한 회수 릴을 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  14. 제1항에 있어서, 상기 제2 테스트 스테이지에는 상기 반도체 소자들을 각각 진공 흡착하기 위한 진공홀들이 구비되는 것을 특징으로 하는 반도체 소자 테스트 장치.
  15. 제14항에 있어서, 상기 진공홀들은 복수의 그룹들로 분할되고, 각 그룹에 포함된 진공홀들은 하나의 진공 관로에 의해 서로 연결되며, 상기 하나의 진공 관로에는 상기 진공홀들 내에서의 진공압이 항상 일정하도록 유량을 조절하는 유량 제어 밸브가 연결되는 것을 특징으로 하는 반도체 소자 테스트 장치.
KR1020160101662A 2016-08-10 2016-08-10 반도체 소자 테스트 장치 KR102548788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160101662A KR102548788B1 (ko) 2016-08-10 2016-08-10 반도체 소자 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160101662A KR102548788B1 (ko) 2016-08-10 2016-08-10 반도체 소자 테스트 장치

Publications (2)

Publication Number Publication Date
KR20180017594A KR20180017594A (ko) 2018-02-21
KR102548788B1 true KR102548788B1 (ko) 2023-06-27

Family

ID=61525191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160101662A KR102548788B1 (ko) 2016-08-10 2016-08-10 반도체 소자 테스트 장치

Country Status (1)

Country Link
KR (1) KR102548788B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316938B1 (ko) 2019-11-08 2021-10-25 세메스 주식회사 다이 이송 모듈 및 이를 포함하는 다이 검사 장치
KR102278752B1 (ko) * 2019-11-14 2021-07-19 주식회사 씨케이엘 프로브 장치
CN116500047B (zh) * 2023-06-28 2023-09-08 苏州鸿安机械股份有限公司 一种晶圆缺陷检测设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043209A (ja) * 1983-08-18 1985-03-07 Tdk Corp 磁気ヘツド
JP4537400B2 (ja) * 2004-07-23 2010-09-01 株式会社アドバンテスト 電子部品ハンドリング装置の編成方法
WO2007007406A1 (ja) 2005-07-13 2007-01-18 Advantest Corporation 電子部品試験装置
KR101124690B1 (ko) * 2009-12-21 2012-03-20 (주)제이티 엘이디소자검사장치
KR101287229B1 (ko) * 2011-11-04 2013-07-17 세메스 주식회사 발광 소자들의 검사 공정에서 웨이퍼를 이송하는 방법

Also Published As

Publication number Publication date
KR20180017594A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
US20200116781A1 (en) Integrated testing and handling mechanism
JP6031292B2 (ja) プローブカードへの基板当接方法
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
JP5858312B1 (ja) プロービング装置及びプローブコンタクト方法
KR102548788B1 (ko) 반도체 소자 테스트 장치
KR101227812B1 (ko) 발광 소자 검사 방법
JPWO2008139853A1 (ja) 電子部品試験装置、電子部品試験システム及び電子部品の試験方法
JP2000513101A (ja) 自動半導体部品ハンドラー
TW201812968A (zh) 半導體導帶排列裝置及半導體導帶排列方法
KR101199718B1 (ko) 발광 소자 검사 장치
KR102355572B1 (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
WO1999060623A1 (fr) Dispositif d'alignement
KR101838806B1 (ko) 반도체 소자들을 지지하기 위한 스테이지 및 이를 구비하는 반도체 소자 테스트 장치
KR102000079B1 (ko) 다이 본딩 장치
KR102401361B1 (ko) 다이 본딩 장치
KR101838805B1 (ko) 반도체 소자 테스트 장치 및 방법
KR102548782B1 (ko) 반도체 소자 테스트 장치
US20230124392A1 (en) Inspection apparatus and inspection method
KR102538845B1 (ko) 반도체 소자 테스트 장치
KR102096570B1 (ko) 반도체 소자 픽업 장치
KR102316938B1 (ko) 다이 이송 모듈 및 이를 포함하는 다이 검사 장치
KR20150080677A (ko) 솔더범프의 강도 측정 장치
KR20180002230A (ko) 반도체 소자 테스트 장치
KR102104051B1 (ko) 소자핸들러
US11915955B1 (en) Workpiece inspection apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant