KR102547518B1 - 비휘발성 데이터 유지 회로, 데이터 처리 시스템 및 데이터 유지 회로의 상보 비휘발성 충전 상태를 라이트하는 방법 - Google Patents

비휘발성 데이터 유지 회로, 데이터 처리 시스템 및 데이터 유지 회로의 상보 비휘발성 충전 상태를 라이트하는 방법 Download PDF

Info

Publication number
KR102547518B1
KR102547518B1 KR1020190038193A KR20190038193A KR102547518B1 KR 102547518 B1 KR102547518 B1 KR 102547518B1 KR 1020190038193 A KR1020190038193 A KR 1020190038193A KR 20190038193 A KR20190038193 A KR 20190038193A KR 102547518 B1 KR102547518 B1 KR 102547518B1
Authority
KR
South Korea
Prior art keywords
spin
current signal
charging current
complementary
giant
Prior art date
Application number
KR1020190038193A
Other languages
English (en)
Other versions
KR20190143796A (ko
Inventor
티타시 락싯
조지 에이. 키틀
라이언 해처
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190143796A publication Critical patent/KR20190143796A/ko
Application granted granted Critical
Publication of KR102547518B1 publication Critical patent/KR102547518B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G06F2207/4818—Threshold devices
    • G06F2207/4824—Neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Mathematical Optimization (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

비휘발성 데이터 유지 회로가 제공된다. 본 발명의 실시 예에 따른 비휘발성 데이터 유지 회로는, 라이트(write) 모드에서 입력 신호에 대응하는 상보 비휘발성 스핀 상태를 생성 및 저장하고, 리드(read) 모드에서 상보 비휘발성 스핀 상태에 대응하는 제1 충전 전류 신호 및 제2 충전 전류 신호를 생성하는 상보(complementary) 래치 및 상보 래치와 결합되고, 제1 및 제2 충전 전류 신호에 기초하여 출력 신호를 생성하는 차동 증폭기(differential amplifier)를 포함한다.

Description

비휘발성 데이터 유지 회로, 데이터 처리 시스템 및 데이터 유지 회로의 상보 비휘발성 충전 상태를 라이트하는 방법{NON-VOLATILE DATA RETENTION CIRCUIT, DATA PROCESSING SYSTEM AND METHOD OF WRITING COMPLEMENTARY NON-VOLATILE CHARGE STATES OF DATA RETENTION CIRCUIT}
본 발명은 데이터 유지(retention) 및 처리 장치에 관한 것이다.
최근에, 필드 뉴로모픽 컴퓨팅(field neuromorphic computing)이 아날로그, 디지털 및/또는 혼합 모드 전자 장치 및 소프트웨어 시스템을 사용하여 지각(perception), 모터 제어, 감각 결합(sensory integration) 등을 담당하는 신경계의 신경 생물학적 구조(neuro-biological architectures)를 모방하려고 시도하고 있다. 뉴로모픽 컴퓨팅의 하드웨어적 구현인 뉴로모픽 칩은, 일련의 전기적 버스트(electrical burst)로 데이터를 인코딩 및 전송함으로써 뇌의 시냅스(synapses)를 시뮬레이션하는 복수의 뉴로모픽 셀을 포함한다. 이는 중앙 처리 장치(CPU)와 메모리 칩 사이에 정보를 앞뒤로 전송하는 데이터 처리를 위한 선형 구조를 일반적으로 갖는 현재 컴퓨터와는 대조적이다.
뉴로모픽 칩은 범용 칩만큼 강력하거나 플렉서블하지 않을 수 있으나, 범용 칩보다 더 빠르고 에너지 효율적인 방식으로 특정 작업을 수행하도록 특수화될 수 있다. 뉴로모픽 칩과 이의 구성인 뉴로모픽 셀은, 기계 학습(machine learning) 및 인공 지능(artificial intelligence) 분야에서 큰 관심을 가지고 있다. 뉴로모픽 셀에서, 정보는 하나 이상의 메모리 유닛에 저장된 가중치(weight) 값의 형태로 학습된다. 이러한 정보는 상보적인(complementary) 형태로 저장될 수 있고, 노이즈를 최소화하거나 줄이기 위해 차동적으로(differentially) 읽을 수 있다. 그러나, 상보적인 정보의 저장은 뉴로모픽 셀 및 뉴로모픽 칩의 면적 및 전력 소비를 증가시킬 수 있다.
본 배경 기술 항목에 개시된 상기의 정보는 본 발명의 배경에 대한 이해를 높이기 위한 것일 뿐이고, 따라서 당업자에게 이미 공지된 선행 기술을 형성하지 않는 정보를 포함할 수 있다.
본 발명의 바람직한 실시 예는, 회로의 배치 영역 및 소비되는 전력을 최소화하는 비휘발성 데이터 유지 회로를 제공하고자 한다.
본 발명의 바람직한 실시 예는, 회로의 배치 영역 및 소비되는 전력을 최소화하는 데이터 처리 시스템을 제공하고자 한다.
본 발명의 바람직한 실시 예는, 회로의 배치 영역 및 소비되는 전력을 최소화하는 방법을 제공하고자 한다.
본 발명의 몇몇 실시 예는 차동 리드 회로를 포함하는 컴팩트(compact) 셀과, 동시에 프로그램된 두개의 저항(Rp, Rn), 전류 미러 및 차동 증폭기와 결합된 자이언트 스핀 홀 래치(Coupled Giant Spin Hall Latch, CGSHL)를 포함하는 뉴로모픽 가중치 셀로 이용되는 차동 리드 회로와, 컴팩트(compact) 셀과 직접 관련된다. 몇몇 실시 예에 따라, 본 발명은 동시에 0/1 또는 1/2 비트 페어를 라이트하는 자이언트 스핀 홀 기반 장치의 독특한 특성을 이용하고, 이에 따라 가중치 값의 카피(copy)가 자동적으로 생성된다. 따라서, 본 발명의 몇몇 실시 예는 배치 영역 및 전력을 세이브하고, 조밀한 뉴로모픽 회로 구면에 매우 유용할 수 있다.
본 발명의 몇몇 실시 예에 따른 비휘발성 데이터 유지 회로는, 라이트(write) 모드에서 입력 신호에 대응하는 상보 비휘발성 스핀 상태를 생성 및 저장하고, 리드(read) 모드에서 상보 비휘발성 스핀 상태에 대응하는 제1 충전 전류 신호 및 제2 충전 전류 신호를 생성하는 상보(complementary) 래치 및 상보 래치와 결합되고, 제1 및 제2 충전 전류 신호에 기초하여 출력 신호를 생성하는 차동 증폭기(differential amplifier)를 포함한다.
몇몇 실시 예에 따라, 비휘발성 데이터 유지 회로는, 상보 래치 및 차동 증폭기 사이에 결합되는 전류 미러(current mirror)를 더 포함하되, 전류 미러는, 제2 충전 전류 신호를 수신하고, 차동 증폭기로 역(reverse) 전류 신호를 제공하고, 역 전류 신호는 제2 충전 전류 신호의 극성(polarity)과 반대의 극성을 가진다.
몇몇 실시 예에 따라, 차동 증폭기는 전류 감지 증폭기(current sense amplifier)이다.
몇몇 실시 예에 따라, 상보 래치는, 입력 신호에 대응하는 충전 전류 신호를 통과시키는 자이언트 스핀 홀 금속(giant spin hall metal), 자이언트 스핀 홀 금속의 제1 면의 제1 스핀 변환 토크 스택(spin transfer torque stack) 및 자이언트 스핀 홀 금속의 제1 면의 반대인 제2 면의 제2 스핀 변환 토크 스택을 더 포함하고, 제1 및 제2 스핀 변환 토크는, 자이언트 스핀 홀 금속이 연장되는 방향과 수직인 방향으로 연장되고, 상보 비휘발성 스핀 상태를 생성 및 저장한다.
몇몇 실시 예에 따라, 자이언트 스핀 홀 금속을 통해 흐르는 충전 전류 신호에 응답하여, 제1 스핀 변환 토크 스택은 평행(parallel) 구조를 갖는 자기 모멘트(magnetic moments)를 나타내고, 제2 스핀 변환 토크 스택은 역 평행(anti-parallel) 구조를 갖는 자기 모멘트를 나타내고, 제1 및 제2 스핀 변환 토크 스택은, 비휘발성 데이터 유지 회로에 전력이 공급되지 않는 경우에도 각각 병렬 구조 및 역 병렬 구조를 유지한다.
몇몇 실시 예에 따라, 제1 스핀 변환 토크 스택의 병렬 구조 및 제2 스핀 변환 토크 스택의 역 병렬 구조는, 제1 및 제2 스핀 변환 토크 스택에 저장된 상보 비휘발성 스핀 상태에 대응한다.
몇몇 실시 예에 따라, 자이언트 스핀 홀 금속은, 베타 탄탈(beta tantalum), 백금(platinum) 및 구리 비스무스(copper bismuth) 중 적어도 하나를 포함한다.
몇몇 실시 예에 따라, 각각의 제1 및 제2 스핀 변환 토크 스택은, 자성 물질을 포함하고, 자이언트 스핀 홀 효과(giant spin hall effect)에 기초하여 자이언트 스핀 홀 금속을 통해 흐르는 충전 전류 신호에 대응하는 스핀 전류 신호에 대응하고, 스핀 전류 신호의 방향에 수직인 자유 자기 모멘트(free magnetic moment)를 나타내는 자유층(free layer), 자성 물질을 포함하고, 자이언트 스핀 홀 금속을 통해 흐르는 충전 전류 신호에 기인한 표유 자계(stray fields)에 영향을 받지 않는 고정 자기 모멘트(fixed magnetic moment)를 나타내는 고정층(fixed layer) 및 자유층 및 고정층 사이에 배치되고, 자유층의 자유 자기 모멘트를 고정층의 고정 자기 모멘트로부터 자기적으로 격리(isolate)시키고, 자유 자기 모멘트 및 고정 자기 모멘트의 방향성(directionality)의 차이를 유지시키는 비자성층(non-magnetic layer)을 포함한다.
몇몇 실시 예에 따라, 자이언트 스핀 홀 금속을 통해 흐르는 충전 전류 신호에 응답하여, 제1 스핀 변환 토크 스택의 자유층은, 제1 스핀 변환 토크 스택의 고정층의 고정 자기 모멘트와 평행한 제1 자유 자기 모멘트를 나타내고, 제2 스핀 변환 토크 스택의 자유층은, 제2 스핀 변환 토크 스택의 고정층의 고정 자기 모멘트와 역 평행한 제2 자유 자기 모멘트를 나타낸다.
몇몇 실시 예에 따라, 자이언트 스핀 홀 금속과 결합되고, 제1 선택 신호에 응답하여 활성화되는 제1 트랜지스터 및 자이언트 스핀 홀 금속과 결합되고, 제2 선택 신호에 응답하여 활성화되는 제2 트랜지스터를 더 포함하되, 라이트 모드에서, 제1 및 제2 트랜지스터가 활성화되고, 제1 및 제2 트랜지스터는 제1 및 제2 선택 신호에 응답하여 자이언트 스핀 홀 금속을 통해 충전 전류 신호가 흐를 수 있게 하고, 리드 모드에서, 제2 트랜지스터가 비활성화되고, 제1 트랜지스터는 제1 선택 신호에 응답하여 제1 스핀 변환 토크 스택을 통한 제1 충전 전류 신호 및 제2 스핀 변환 토크 스택을 통한 제2 충전 전류 신호를 흐를 수 있게 한다.
몇몇 실시 예에 따라, 제1 및 제2 트랜지스터는 각각 자이언트 스핀 홀 금속의 마주보는 양 측면에 결합되고, 제2 트랜지스터는, 제2 선택 신호에 대한 응답으로, 자이언트 스핀 홀 금속을 풀 다운(pull down) 레지스터에 전기적으로(electrically) 결합시킨다.
몇몇 실시 예에 따라, 차동 증폭기는, 제1 스핀 변환 토크 스택으로부터 제1 충전 전류 신호를 수신하는 제1 입력 및 제2 스핀 변환 토크 스택으로부터 제2 충전 전류 신호를 수신하는 제2 입력을 포함한다.
몇몇 실시 예에 따라, 제2 스핀 변환 토크 스택 및 차동 증폭기 사이에 결합되는 전류 미러를 더 포함하되, 전류 미러는, 제2 충전 전류 신호를 수신하고, 차동 증폭기로 역 전류 신호를 제공하고, 역 전류 신호는 제2 충전 전류 신호의 극성과 반대의 극성을 갖는다.
몇몇 실시 예에 따라, 상보 래치는, 비휘발성 데이터 유지 회로에 전력이 공급되지 않는 경우에도 상보 비휘발성 스핀 상태를 계속해서 저장한다.
몇몇 실시 예에 따라, 차동 증폭기는, 제1 비트 라인 및 제2 비트 라인을 통하여 상보 래치의 양 측면에 직접 연결되고, 제1 및 제2 비트 라인을 통해 제1 및 제2 충전 전류를 수신한다.
본 발명의 몇몇 실시 예에 따른 데이터 처리 시스템은, 라이트 모드에서 제1 입력 신호에 대응하는 제1 상보 비휘발성 스핀 상태를 생성 및 저장하고, 리드(read) 모드에서 제1 상보 비휘발성 스핀 상태에 대응하는 제1 충전 전류 신호 및 제2 충전 전류 신호를 생성하는 제1 상보 래치, 라이트 모드에서 제2 입력 신호에 대응하는 제2 상보 비휘발성 스핀 상태를 생성 및 저장하고, 리드 모드에서 제2 상보 비휘발성 스핀 상태에 대응하는 제3 충전 전류 신호 및 제4 충전 전류 신호를 생성하는 제2 상보 래치 및 제1 및 제2 상보 래치와 결합되고, 제1 내지 제4 충전 전류 신호에 기초하여 출력 신호를 생성하는 차동 증폭기를 포함한다.
몇몇 실시 예에 따라, 차동 증폭기의 제1 입력은, 제1 및 제3 상보 래치로부터 제1 및 제3 충전 전류 신호의 합(sum)을 수신한다.
몇몇 실시 예에 따라, 제1 상보 래치, 제2 상보 래치 및 차동 증폭기 사이에 결합되는 전류 미러를 더 포함하되, 전류 미러는, 제2 및 제4 충전 전류 신호를 수신하고, 차동 증폭기로 역 전류 신호를 제공하고, 역 전류 신호는 제2 및 제4 충전 전류 신호의 극성(polarity)과 반대의 극성을 갖는다.
몇몇 실시 예에 따라, 역 전류 신호는 제2 및 제4 충전 전류 신호의 합에 대응한다.
본 발명의 몇몇 실시 예에 따른 데이터 유지 회로의 상보 비휘발성 충전 상태(complementary volatile charge states)를 라이트하는 방법은, 데이터 라이트 동작을 나타내는(indicative) 제1 선택 신호 및 제2 선택 신호를 수신하는 단계 및 수신된 제1 및 제2 선택 신호에 응답하는 단계를 포함하되, 제1 및 제2 선택 신호에 응답하는 단계는, 데이터 유지 회로의 입력에서 입력 신호를 수신하는 단계, 제1 트랜지스터 및 제2 트랜지스터를 통해서, 결합 자이언트 스핀 홀 래치 (Coupled Giant Spin Hall Latch)의 자이언트 스핀 홀 금속의 마주보는 양측면과 데이터 유지 회로의 입력 및 풀 다운 레지스터를 결합하여, 자이언트 스핀 홀 금속을 통해 입력으로부터 충전 전류 신호를 수신하는 단계 및 결합 자이언트 스핀 홀 래치에 의해, 입력으로부터 수신한 충전 전류 신호에 응답하여, 입력 신호에 대응하는 상보 비휘발성 스핀 상태를 생성 및 저장하는 단계를 포함한다.
본 발명의 특정 실시 예에 대한 상기 또는 다른 양태들, 특징들 및 이점들은 첨부된 도면들과 관련한 아래의 상세한 설명으로부터 더욱 명백해질 것이다.
도 1은 본 발명의 몇몇 실시 예에 따른 비휘발성 데이터 유지 회로를 이용하는 데이터 처리 시스템의 개략적인 다이어그램을 도시한다.
도 2는 본 발명의 몇몇 실시 예에 따른 비휘발성, 높은 노이즈-마진(high noise-margin)의 데이터 유지 회로의 상보 회로의 개략적인 다이어그램을 도시한다.
도 3a는 본 발명의 몇몇 실시 예에 따른 비휘발성 데이터 유지 회로의 개략적인 다이어그램을 도시한다.
도 3b는 본 발명의 다른 실시 예에 따른 비휘발성 데이터 유지 회로의 단순화된 다이어그램을 도시한다.
도 4는 본 발명의 몇몇 실시 예에 따른 데이터 처리 시스템 내의 데이터 유지 회로의 하나의 컬럼(column)의 개략적인 다이어그램을 도시한다.
도 5는 본 발명의 몇몇 실시 예에 따른 데이터 유지 회로에 상보 데이터(complementary data)를 라이트하는 과정을 설명하는 순서도이다.
설명의 간략화 및 명확화를 위해, 도면에 도시된 요소는 달리 기술되지 않는 한 반드시 축척대로 도시된 것은 아니라는 것이 이해될 것이다. 예를 들어, 일부 요소의 치수는 명확성을 위해 다른 요소에 비해 과장되어 있다. 또한, 적절한 것으로 판단되는 경우, 대응하는 요소 또는 유사한 요소를 나타내기 위해 도면 간에 도면 부호가 반복되어 도시되었다.
이하에서, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 비록 상이한 도면들에 도시되어 있다 하더라도 동일한 요소들은 동일한 도면 부호들에 의해 표시된다는 것을 주의해야 한다. 다음의 설명에서, 상세한 구성들 및 구성요소들과 같은 특정 세부사항들은 단지 본원의 실시예들의 전반적인 이해를 돕기 위해 제공된다. 따라서, 본원의 범위를 벗어나지 않으면서 본원에 기술된 실시예들의 다양한 변경 및 수정이 이루어질 수도 있음은 당업자에게 명백할 것이다. 또한, 공지된 기능들 및 구성들에 대한 설명들은 명확성 및 간결성을 위해 생략되었다. 이하에서 설명되는 용어들은 본원에서의 기능들을 고려하여 정의된 용어들로써, 사용자들, 사용자들의 의도 또는 관습에 따라 달라질 수도 있다. 그러므로 용어들의 정의는 본 명세서 전반에 걸친 내용을 기반으로 결정되어야 한다.
본 발명의 몇몇 예시적인 실시 예들은, 뉴로모픽 셀에 기초한 추론(inference)을 위한 효율적이고, 낮은 노이즈 마진을 가지고, 차동 판독(differential read)을 가능하게 한다. 몇몇 실시 예에 따라, 이는 결합 자이언트 스핀 홀 래치(Coupled Giant Spin Hall Latch, CGSHL)에서의 저항 값으로 비트(예를 들어, "1") 및 이에 상보적인 비트(예를 들어, "0")를 저장함으로써 성취될 수 있다. 또한, 아주 낮은 노이즈 판독을 위하여, 저장된 비트들 사이의 저항 차이를 센싱함으로써 성취될 수 있다.
도 1은 본 발명의 몇몇 실시 예에 따른 비휘발성 데이터 유지 회로(100)를 이용하는 데이터 처리 시스템(10)의 개략적인 다이어그램을 도시한다.
도 1을 참조하면, 데이터 처리 시스템(10)은 데이터를 저장하고, 처리한다. 몇몇 실시 예에 따라, 데이터 처리 시스템(10)은 인공 지능(artificial intelligence, AI) 시스템(예를 들어, 뉴로모픽 칩) 내의 노드(예를 들어, 뉴로모픽 셀 또는 "시냅스")일 수 있다. 데이터 처리 시스템(10)은 출력 신호를 생성하기 위해 입력 신호에 값("가중치"로 표현될 수 있음)을 곱한다.
몇몇 실시 예에 따라, 데이터 처리 시스템(10)은 복수의 비휘발성 데이터 유지 회로(100)를 포함하고, 각각의 비휘발성 데이터 유지 회로(100)는, 비휘발성 데이터의 상보 상태(complementary states)를 저장하는 래치(latch)로서 동작한다. 비휘발성 데이터 유지 회로(100)는, 데이터 처리 시스템(10)을 포함하는 전자 장치가 파워 다운(powered down)(예를 들어, 파워 다운 또는 수면 모드)되는 경우와 같이 래치된 데이터가 리드 또는 라이트 동작의 대상이 아닌 유휴(idle) 상태에서, 영(또는, 0에 근접한) 누설 유지(leakage retention)를 가능하게 할 수 있다. 몇몇 실시 예에 따라, 비휘발성 데이터 유지 회로(100)는 입력 신호(예를 들어, 입력 전압/전류 신호)를 상보적인 비트 데이터에 대응하는 상보 스핀 상태로 변환하기 위해 자이언트 스핀 홀 효과(Giant Spin Hall effect)를 이용한다. 저장된 상보 상태를 리트리브(retrieve)하는 경우(예를 들어, 입력 신호 및 래치된 데이터에 기초하여 출력 신호를 생성하는 경우), 비휘발성 데이터 유지 회로(100)는 추가적인 처리를 위해 저장된 상보 스핀 상태를 상보 충전 상태(complementary charge states)로 변환한다.
몇몇 실시 예에 따라, 각각의 비휘발성 데이터 유지 회로(100)는 제1 제어 신호(SELp) 및 제2 제어 신호(SELn)을 수신하고, 제1 및 제2 제어 신호(SELp, SELn)는 각각 제1 선택 신호 및 제2 선택 신호로도 표현될 수 있다. 제1 및 제2 제어 신호(SELp, SELn)는 비휘발성 데이터 유지 회로(100)의 라이트 동작 및 리드 동작을 제어한다. 몇몇 실시 예에 따라, 제1 및 제2 선택 신호(SELp, SELn)는 복수의 비휘발성 데이터 유지 회로(100)의 동작을 제어하는 셀 컨트롤러(20)로부터 제공되고, 복수의 비휘발성 데이터 유지 회로(100)는 컬럼(column) 및 로우(row)를 따라 행렬(matrix) 형태로 구현된다. 몇몇 실시 예에 따라, 비휘발성 데이터 유지 회로(100)는, 공통의 제1 및 제2 선택 신호(SELp(j), SELn(j))를 공유하는 j개(j는 0보다 큰 정수)의 컬럼을 따라 형성되고, 같은 컬럼을 따라 형성되는 비휘발성 데이터 유지 회로(100)의 출력 신호들은 서로 더해진다(예를 들어, 도 1에 도시된 출력 전류들(Io(j), Io(j+1))). 몇몇 실시 예에 따라, 각각의 비휘발성 데이터 유지 회로(100)는 이들의 출력에서 전류 신호를 생성하고, 특정 컬럼 내의 비휘발성 데이터 유지 회로(100)의 출력 신호들은 같이 묶임으로써(예를 들어, 전기적인 연결) 서로 더해진다. 비휘발성 데이터 유지 회로(100)는 공통 입력 신호(Vin(i))를 공유하는 i개(i는 0보다 큰 정수)의 로우를 따라 배치된다. 몇몇 실시 예에 따라, 입력 신호(Vin(i))는 이전 노드(예를 들어, 이전 스테이지로부터의 뉴로모픽 셀)에서의 출력 신호일 수 있다.
도 1에는 4개의 데이터 유지 회로(100)만이 도시되었으나, 본 발명의 실시 예는 이에 제한되지는 않고, 데이터 처리 시스템(10)은 적절한 수의 데이터 유지 회로(100)를 포함할 수 있다는 것은 당업자에게 충분이 인식 가능할 것이다. 또한, 도시된 데이터 유지 회로(100)는 셀 값(또는, 노드 가중치)의 가중치 요소(W(i, j), W(i, j+1), W(i+1, j), W(i+1, j+1))를 나타내나, 이는 다른 구성요소를 포함하거나, 포함하지 않을 수 있다.
도 2는 본 발명의 몇몇 실시 예에 따른 비휘발성, 높은 노이즈-마진(high noise-margin)의 데이터 유지 회로(100)의 상보 회로(110)의 개략적인 다이어그램을 도시한다.
몇몇 실시 예에 따라, 비휘발성 데이터 유지 회로(100)는 상보 데이터를 저장하기 위해 듀얼 스핀 변환 토크(dual Spin Transfer Torque) 스택을 이용하는 상보 래치(예를 들어, 결합 자이언트 스핀 홀 래치)(110)을 포함한다. 듀얼 스핀 변환 토크 스택은, 마주보는 면(예를 들어, Z 방향) 상에 배치되고, 베타 탄탈(beta tantalum), 백금(platinum), 구리 비스무스(copper bismuth) 및/또는 이와 같은 메탈로 구성되는 자이언트 스핀 홀 금속(130)과 인접하는 제1 스핀 변환 토크 스택(111p) 및 제2 스핀 변환 토크 스택(111n)을 포함한다. 자이언트 스핀 홀 금속(130)을 따라 위치하는 제1 및 제2 스핀 변환 토크 스택(111p, 111n)은, 결합 자이언트 스핀 홀 래치(CGSHL)로 표현될 수 있다. 자이언트 스핀 홀 금속을 통한 충전 전류의 경로는, 상보 비휘발성 스핀 상태로 형성되는 제1 및 제2 스핀 변환 토크 스택(111p, 111n) 내의 상보적인 바이너리(binary) 0/1 또는 1/0 상태의 공동(또는 동시) 저장을 유도하고, 이는 자이언트 스핀 홀 효과의 결과이다.
몇몇 실시 예에 따라, 각각의 제1 및 제2 스핀 변환 토크 스택(111p, 111n)은, 자이언트 스핀 홀 금속(130)에 인접한 자유층(112p, 112n), 고정층(114p, 114n) 및 비자성층(116a, 116b)을 포함하고, 비자성층(116a, 116b)은 결정성 산화 마그네슘(crystalline magnesium oxide), 비정질 산화 알루미늄(amorphous aluminum oxide) 및/또는 이와 같은 물질을 포함할 수 있고, 자유층(112p, 112n) 및 고정층(114p, 114n)과 분리되어 형성될 수 있다.
자유층(112p, 112n) 및 고정층(114p, 114n)은 자성(magnetic)이다. 몇몇 실시 예에 따라, 고정층(114p, 114n)의 자성 모멘트(예를 들어, 고정 자성 모멘트)는 특정 방향으로 동일선상에 고정되고(collinear and pinned)(예를 들어, 도 2의 Z 방향), 특정 방향은 제1 및 제2 스핀 변환 토크 스택(111p, 111n)의 높이(height) 방향과 평행(parallel)하거나 충분히 평행한(substantially parallel) 방향이다. 자성 모멘트는, AFM(antiferromagnetic)층과 교차하는 교환 바이어스(exchange-bias)를 통해 고정될 수 있다. 몇몇 실시 예에 따라, 고정층(114p, 114n)은 복수의 층(layers)을 포함할 수 있다. 예를 들어, 고정층(114p, 114n)은 두개의 고정된 강자성층(ferromagnetic layers)(117p/117n 및 119p/119n) 사이의 AFM층(118p, 118n)을 포함할 수 있다. AFM층(118p, 118n)은 루테늄(Ruthenium, Ru)을 포함할 수 있다. 몇몇 실시 예에 따라, 대칭 제동층(symmetry breaking layer)(120p, 120n)은 고정층(114p, 114n) 상에 위치한다. 대칭 제동층(120p, 120n)은 스핀 변환 토크 구조의 스케일링된 영역에 요구되는 수직 스핀 토크 동작(perpendicular spin torque operation)을 가능하게 할 수 있다. 캡핑층(123p, 123n)은, 캡핑층(123p, 123n)의 아래의 층들을 보호하기 위해 대칭 제동층(120p, 120n)을 덮을 수 있다. 전극층(122p, 122n)은 캡핑층(123p, 123n) 상에 형성될 수 있고, 비트라인(BLp, BLn)을 통해 스핀 변환 토크 스택(111p, 111n)과 외부 회로(예를 들어, 차동 증폭기 또는 전류 미러)를 전기적으로 연결하게 할 수 있다.
충전 전류가 자이언트 스핀 홀 금속(130)을 통해 통과됨에 따라(예를 들어, X방향을 따라), 스핀 전류의 흐름이 수직 방향(예를 들어, +/- Z 방향)으로 생성된다. 상기 스핀 전류의 흐름은, 충전 전류 흐름의 방향을 가로지르는 방향(예를 들어, +/- Y 방향)의 자성 모멘트를 플립(flip)시키는 토크를 제공한다. 스핀 전류의 결과로 인접하는 제1 및 제2 자유층(112p, 112n)의 자성 방향(magnetic orientation)이 스위치(switch)되고, 이는 자이언트 스핀 홀 효과에 기인한다. 제1 및 제2 자유층(112p, 112n)은 철(iron, Fe), 코발트 철 합금(cobalt iron alloy, 예를 들어, CoFe), 코발트 철 붕소 합금(cobalt iron boron alloy, 예를 들어, CoFeB) 및/또는 이와 같은 물질을 포함할 수 있다. 제1 및 제2 자유층(112p, 112n)이 자이언트 스핀 홀 금속(130)의 마주보는 양측면에 형성됨에 따라, 제1 자유층(112p)의 자성 방향은 제2 자유층(112n)의 자성 방향과 반대일 수 있다(예를 들어, 하나는 -Z 방향이고, 다른 하나는 +Z 방향일 수 있음). 몇몇 실시 예에 따라, 고정층(114p, 114n)의 자성 방향은, 자이언트 스핀 홀 금속(130)을 통해 흐르는 충전 전류에 기인한 표유 자계(stray fields)에 영향을 받지 않고(또는, 실질적으로 영향을 받지 않고) 고정될 수 있다. 비자성 터널링 배리어층(nonmagnetic tunneling barrier layer, 116p, 116n)은 고정층(114p, 114n)의 고정된 자성 모멘트로부터 자성적으로(magnetically) 분리되는 자유층(112p, 112n)의 자성 모멘트(예를 들어, 자유 자성 모멘트)를 제공한다. 또한, 비자성 터널링 배리어층(116p, 116n)은 자유 자성 모멘트 및 고정 자성 모멘트의 방향성의 차이를 유지한다(예를 들어, 자유층(112p, 112n)의 자유 자성 모멘트의 방향성으로부터 고정층(114p, 114n)의 고정 자성 모멘트가 영향을 받거나 변경되는 것을 방지함). 고정층(114p, 114n)의 자성 모멘트가 +Z 또는 -Z 방향의 방향성을 갖는 실시 예에서, 자이언트 스핀 홀 금속(130)을 통해 흐르는 충전 전류는, 자유층(112p) 및 자유층( 112n)의 자성 모멘트를 각각 +/-Z 및 -/+Z 방향으로 플립할 수 있다. 반대 방향(예를 들어, -X 방향)으로 자이언트 스핀 홀 금속(130)을 통해 흐르는 충전 전류는, 자유층(112p, 112n)의 자성 모멘트가 플립되는 것을 유발할 수 있다(예를 들어, +/-Z 방향에서 -/+Z 방향으로). 여기서, 고정층(114p, 114n)은 강한 자성 극성(magnetic polarization)을 갖고, 자성 극성(또는, 자성 모멘트)에 대한 기준점의 역할을 한다.
몇몇 실시 예에 따라, 제1 및 제2 고정층(114p, 114n)은 동일하거나 실질적으로 동일한 방향(예를 들어, +Z 방향)의 자성 방향을 갖고, 제1 방향(예를 들어, +X 방향)의 충전 전류(+Jc)는 제1 자유층(112p) 및 제1 고정층(114p)의 자성 방향이 평행해지고, 제2 자유층(112n)과 제2 고정층(114n)의 자성 방향이 역 평행해지는 것을 유발한다. 그리하여, 도 2에 도시된 바와 같이, 제1 스핀 변환 토크 스택(111p)은 평행한 구성을 나타내는 반면, 제2 스핀 변환 토크 스택(111n)은 역 평행한 구성을 나타낸다. 몇몇 실시 예에 따라, 제1 스핀 변환 토크 스택(111p)의 평행한 구조는 바이너리 '1' 상태의 저장을 나타낼 수 있고, 제2 스핀 변환 토크 스택(111n)의 역 평행한 구조는 바이너리 '0' 상태의 저장을 나타낼 수 있다. 그러나, 본 발명의 실시 예가 이에 제한되는 것은 아니고, 평행 및 역 평행 자성 방향은 각각 바이너리 '0' 및 바이너리 '1'로 나타내어질 수 있다. 따라서, 자이언트 스핀 홀 금속(130)을 통해 흐르는 충전 전류(+Jc)는 결합 자이언트 스핀 홀 래치(110)을, 제1 및 제2 스핀 변환 토크 스택(111p, 111n)에 각각 상보 상태 '1' 및 '0'(또는, 충전 전류의 방향이 반대라면 '0' 및 '1')을 함께(예를 들어, 동시에) 저장하도록 유도할 수 있다.
역 평행 구조는 대응하는 스택(예를 들어, 도 2의 제1 스핀 변환 토크 스택(111p))의 저항성을 크게(more resistive) 만들 수 있는 반면, 평행 구조는 이에 대응하는 스택(예를 들어, 제2 스핀 변환 토크 스택(111n))의 저항성을 작게(less resistive) 만들 수 있다. 몇몇 실시 예에 따라, 데이터 유지 회로(100)는 리드 동작 과정에서 저장된 비트의 차동 독출(differential read)을 수행하기 위해 이러한 저항성의 차이를 이용한다. 몇몇 실시 예에 따라, 인공 지능 시스템(또는 뉴로모픽 시스템)에서, 리드 동작은 노드(또는 셀)에 저장된 데이터(예를 들어, 가중치 또는 가중치 요소)가 계산에 이용되는 동안의 연산의 추론 단계를 의미할 수 있다.
도 3a는 본 발명의 몇몇 실시 예에 따른 비휘발성 데이터 유지 회로(100)의 개략적인 다이어그램을 도시한다. 도 3b는 본 발명의 다른 실시 예에 따른 비휘발성 데이터 유지 회로(100)의 단순화된 다이어그램을 도시한다.
도 3a를 참조하면, 몇몇 실시 예에 따라, 비휘발성 데이터 유지 회로(100)는 상보 래치(110), 제1 및 제2 선택 트랜지스터(140, 142), 차동 증폭기(예를 들어, 전류 센스 앰프)(150) 및 전류 미러(160)를 포함한다. 상보 래치(110)는 상보 데이터를 저장할 때, 제1 및 제2 스핀 변환 토크 스택(111p, 111n)에서 서로 다른 저항성을 나타낸다.제1 및 제2 선택 트랜지스터(140, 142)는 자이언트 스핀 홀 금속(130)의 마주보는 양 측면에 결합되고, 제1 및 제2 선택 신호(SELp, SELn)에 기초하여 상보 래치(110)의 동작 모드(예를 들어, 유휴 모드, 리드 모드, 라이트 모드)를 제어하도록 구성된다. 차동 증폭기(150)의 제1 입력은 상보 래치(110)의 제1 스핀 변환 토크 스택(111p)과 전기적으로 연결된다. 또한, 차동 증폭기(150)의 제2 입력은 상보 래치(110)의 제2 스핀 변환 토크 스택(111n) 및 차동 증폭기(150)과 전기적으로 연결되는 전류 미러(160)과 전기적으로 연결된다. 차동 증폭기(150)는, 라이트 모드에서, 제1 및 제2 스핀 변환 토크(111p, 111n)을 통해 흐르는 충전 전류의 차이를 센싱(예를 들어, 증폭)하도록 구성된다. 제1 및 제2 선택 트랜지스터(140, 142)는 각각의 게이트에서 제1 및 제2 선택 신호(SELp, SELn)을 각각 수신한다.
유휴(idle) 모드에서, 제1 및 제2 선택 신호(SELp, SELn) 모두 이용할 수 없게 되고(예를 들어, 공급되지 않음), 이는 제1 및 제2 선택 트랜지스터(140, 142)를 비활성화(예를 들어, 턴 오프)시키고, 자이언트 스핀 홀 금속(130), 제1 스핀 변환 토크 스택(111p) 및 제2 스핀 변환 토크 스택(111n)을 통해 흐르는 어떠한 전류도 차단한다. 유휴 모드에서, 어떠한 데이터도 데이터 유지 회로(100)로 라이트되지 않고, 어떠한 데이터도 데이터 유지 회로(100)로부터 리드되지 않는다.
라이트 모드에서, 제1 및 제2 선택 트랜지스터(140, 142)는 게이트에서 제1 및 제2 선택 신호(SELp, SELn)을 수신함으로써 활성화(예를 들어, 턴 온)된다. 제1 및 제2 선택 트랜지스터(140, 142)는, 입력 신호(Vin)이 수신되는 데이터 유지 회로(100)로부터, 자이언트 스핀 홀 금속(130)을 통해, 풀 다운 임피던스(pull down impedance, Rpd)로의 전류 경로를 형성한다. 자이언트 스핀 홀 금속(130)을 통한 충전 전류의 경로는, 제1 및 제2 스핀 변환 토크 스택(111p, 111n) 내에 상보 비트를 저장하는 스핀 전류를 유도하고, 결과적으로 다른 스택보다 더 높은 하나의 스핀 변환 토크 스택에서의 저항이 유도된다. 도 3a에 도시된 바와 같이, 제1 스핀 변환 토크 스택(111p)은 낮은 저항(Rp)(예를 들어, 평행 구조)을 나타내고, 제2 스핀 변환 토크 스택(111n)은 높은 저항(Rn)(예를 들어, 역 평행 구조)을 나타낸다.
리드 모드에서, 제1 선택 신호(SELp)가 제1 선택 트랜지스터(140)에 공급되고, 이에 따라 제1 선택 트랜지스터(140)가 활성화(예를 들어, 턴 온)된다. 반면에, 제2 선택 신호(SELn)이 제2 선택 트랜지스터(142)에 공급되지 않음에 따라, 제2 선택 트랜지스터(142)는 비활성화(예를 들어, 턴 오프)된다. 여기서, 자이언트 스핀 홀 금속(130)의 입력 전류는 제1 스핀 변환 토크 스택(111p)을 통해 흐르는 제1 전류(Ip) 및 제2 스핀 변환 토크 스택(111n)을 통해 흐르는 제2 전류(In)으로 분할(split)된다. 제1 전류(Ip) 및 제2 전류(In)의 비(ratio)는, 제1 저항(Rp) 및 제2 저항(Rn)의 비와 반비례 관계가 성립할 수 있다. 그리하여, 도 3a에 도시된 바와 같이, 제1 전류(Ip)는 제2 전류(In)보다 높은 값을 가질 수 있다. 이러한 전류 차(current differential)는, 상기 차이에 비례하여 출력 전류를 생성하는 차동 증폭기(150)에 의해 검출된다. 데이터 유지 회로(100)의 차동 증폭기(150)의 출력 전류(Io)는 아래 수학식 1과 같이 표현될 수 있다
Figure 112019033596415-pat00001
여기서, Gp 및 Gn은 제1 및 제2 스핀 변환 토크 스택(111p, 111n) 각각의 컨덕턴스(예를 들어, 저항의 역수)를 의미한다.
전류 미러(160)는, 차동 증폭기(150)의 입력인 제2 전류(In)의 극성의 변경(예를 들어, -In으로)을 제공한다. 도 3a에는 "Wilson current mirror"를 이용하는 것으로 도시하였으나, 본 발명의 실시 예가 이에 제한되지는 않고, 어떠한 종류의 적합한 전류 미러 회로 토폴로지(예를 들어, Wilson 전류 미러 토폴로지)가 사용될 수 있다. 또한, 도 3a의 데이터 유지 회로(100)는 전류 미러(160)을 이용하는 것으로 도시하였으나, 이에 한정되지는 않고 실시 예에 따라 전류 미러(160)가 생략되어 실시될 수 있다. 예를 들어, 전류 극성의 반전(inversing)이 차동 증폭기의 입력 내부에서 발생하는 경우, 전류 미러(160)는 생략될 수 있다.
도 3b는 본 발명의 실시 예에 따라, 전류 미러의 동작이 차동 증폭기(150-1)의 내부에서 수행되는 실시 예를 설명하기 위한 도면이다. 도시된 바와 같이, 차동 증폭기(150-1)의 제2 입력이 제2 스핀 변환 토크 스택(111n)과 직접 연결되고, 리드 모드에서 제2 전류(In)을 수신한다. 설명의 편의를 위하여, 자이언트 스핀 홀 금속(130), 제1 및 제2 선택 트랜지스터(140, 142) 및 이에 대응하는 제1 및 제2 선택 신호(SELp, SELn)는 도 3b에 도시되지 않았다.
도 3a 및 도 3b는 각각의 데이터 유지 회로(100, 100-1)가 전용(dedicated) 차동 증폭기(150, 150-1)을 포함하는 것으로 도시하였으나, 본 발명의 실시 예가 이에 제한되는 것은 아니다.
도 4는 본 발명의 몇몇 실시 예에 따른 데이터 처리 시스템(100) 내의 데이터 유지 회로(100)의 하나의 컬럼(column)의 개략적인 다이어그램을 도시한다. 설명의 편의를 위하여, 자이언트 스핀 홀 금속(130), 제1 및 제2 선택 트랜지스터(140, 142) 및 이에 대응하는 제1 및 제2 선택 신호(SELp, SELn)는 도 4에 도시되지 않았다.
도 4를 참조하면, 몇몇 실시 예에 따라, 데이터 유지 회로(100)는, 다른 하나와 전기적으로 결합되어 출력되고, 공통 차동 증폭기(150)을 공유하는 하나의 컬럼에 배열된다. 실시 예에 따라, 차동 증폭기(150)는 하나의 입력에서 전류 미러(160)를 이용하고, 데이터 유지 회로(100)의 컬럼 또한 공통 전류 미터(160)을 공유한다. 도 3b에 도시된 차동 증폭기(150-1)이 사용되는 경우, 전류 미러(160)은 제거되고 차동 증폭기(150-1)의 제2 입력은 데이터 유지 회로(100)의 제2 스핀 변환 토크 스택(111n)과 연결(예를 들어, 직접 연결)될 수 있다.
몇몇 실시 예에 따라, 데이터 유지 회로(100)의 컬럼은 대응하는 제1 스핀 변환 토크 스택(111p) 및 제2 스핀 변환 토크 스택(111n)을 가진다. 상기 대응하는 제1 스핀 변환 토크 스택(111p)은 다른 하나의 컬럼 및 차동 증폭기(150)의 제1 입력과 전기적으로 연결되고(예를 들어, 공통 제1 비트라인을 공유함으로써)한다. 또한, 상기 대응하는 제2 스핀 변환 토크 스택(111n)은 다른 하나의 컬럼 및 차동 증폭기(150)의 제2 입력과 전기적으로 연결된다(예를 들어, 공통 제2 비트라인을 공유함으로써). 이러한 방식으로, 차동 증폭기(150)의 제1 입력은, 데이터 유지 회로(100)의 컬럼의 제1 스핀 변환 토크 스택들로부터 제1 전류(예를 들어, Ip(i,j), Ip(i+1,j) 등)의 합을 수신하고, 데이터 유지 회로(100)의 컬럼의 제2 스핀 변환 토크 스택들로부터 제2 전류(예를 들어, In(i,j), In(i+1,j) 등)의 합을 수신한다. 데이터 유지 회로(100)의 j번째 컬럼의 차동 증폭기(150)의 출력 전류(Io(j))는 아래 수학식 2와 같이 표현될 수 있다.
Figure 112019033596415-pat00002
여기서, Gp(k, j) 및 Gn(k, j)는 각각 데이터 유지 회로(100(k, j))의 k번째 로우 및 j번째 컬럼의 제1 스핀 변환 토크 스택 및 제2 스핀 변환 토크 스택의 컨덕턴스(예를 들어, 저항의 역수)를 나타낸다.
공통 차동 증폭기(150)(및 공통 전류 미러)의 공유는 배치 영역 및 전력 소비를 세이브할 수 있고, 전체적인 제조 비용을 절감할 수 있다.
따라서, 상술한 바와 같이, 본 발명의 실시 예는 싱글 유닛 셀(예를 들어, 뉴로모픽 시스템)에서의 차동 가중치(Rp, Rn)를 실현하고, 이에 따라 차동 가중치가 차지하는 영역을 줄이거나 최소화할 수 있고, 페어된(paired) 비트의 저장으로 인한 높은 노이즈 마진을 갖는 차동 독출을 제공한다. 몇몇 실시 예에 따라, 데이터 유지 회로(100)는 매우 큰 데이터(예를 들어, 기가바이트 범위)의 저장이 가능한 3차원으로 적층될 수 있다. 또한, 본 발명의 실시 예는, 저전압을 이용하기 위해 로직 프로세스 내에 실장(embedded)될 수 있다. 또한, 본 구조에서는 외부 자기장이 요구되지 않고, 이에 따라 외부 자기장의 생성을 위한 오버헤드를 줄일 수 있다.
도 5는 본 발명의 몇몇 실시 예에 따른 데이터 유지 회로(100)에 상보 데이터(complementary data)를 라이트하는 과정을 설명하는 순서도이다.
도 5를 참조하면, S102 단계에서, 데이터 유지 회로(100)는 데이터 라이트 동작을 가리키는 제1 선택 신호(SELp) 및 제2 선택 신호(SELn)을 수신할 수 있다. S104 단계에서, 제1 및 제2 선택 신호(SELp, SELn)에 대한 응답으로, 데이터 유지 회로(100)는 입력단에서 입력 신호를 수신할 수 있다. S106 단계에서, 제1 및 제2 선택 트랜지스터(또한, 제1 및 제2 트랜지스터로 표현될 수 있음)(140, 142)를 통해서, 결합 자이언트 스핀 홀 래치의 자이언트 스핀 홀 금속(130)의 마주보는 양측면과 데이터 유지 회로(100)의 입력 및 풀 다운 레지스터(Rpd)를 결합하여, 상기 자이언트 스핀 홀 금속(130)을 통해 상기 입력으로부터 충전 전류 신호를 수신할 수 있다. S108 단계에서, 데이터 유지 회로(100)는 결합 자이언트 스핀 홀 래치에 의해, 입력으로부터 수신한 충전 전류 신호에 응답하여, 입력 신호에 대응하는 상보 비휘발성 스핀 상태를 생성 및 저장할 수 있다.
본원은 다양한 변형들 및 다양한 실시예들을 가질 수도 있으며, 그 중 첨부된 도면을 참조하여 이하에 실시예들이 상세하게 설명된다. 그러나, 본원은 실시예들에 한정되지 않고, 본원의 범위 내의 모든 변형들, 등가물들 및 대안들을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같은 서술 번호를 포함하는 용어들이 다양한 구성 요소들을 설명하기 위해 사용될 수도 있지만, 구조적 구성 요소들은 용어들에 의해 제한되지 않는다. 이러한 용어들은 한 구성 요소를 다른 구성 요소와 구별하기 위해서만 사용된다. 예를 들어, 본원의 범위를 벗어나지 않으면서, 제1 구조적 구성 요소는 제2 구조적 구성 요소로 지칭될 수도 있다. 유사하게, 제2 구조적 구성 요소는 또한 제1 구조적 구성 요소로 지칭될 수도 있다. 본원에서 사용된 "및/또는"이라는 용어는 하나 이상의 관련 아이템들의 임의의 조합 및 모든 조합을 포함한다.
본원에서 사용된 용어들은 본원의 다양한 실시예들을 설명하기 위해 사용된 것이며 본원을 제한하고자 하는 것은 아니다. 단수 형태들은 문맥에 달리 명시되어 있지 않는 한 복수 형태를 포함하고자 한다. 본원에서, 용어 "포함하는" 또는 "가지는"은 특징들, 숫자들, 단계들, 동작들, 구조적 구성 요소들, 부품들, 또는 이들의 조합들의 존재를 나타내는 것이지, 하나 이상의 다른 특징들, 숫자들, 단계들, 동작들, 구조적 구성 요소들, 부품들, 또는 이들의 조합들의 존재나 가능성을 배제하는 것이 아니다.
다르게 정의되지 않는 한, 본원에서 사용된 모든 용어들은 본원이 속하는 기술분야의 당업자에 의해 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어들은 관련 분야의 문맥상의 의미와 동일한 의미를 갖는 것으로 해석되어야 하며, 본원에서 명확하게 정의되지 않는 한 이상적이거나 과도하게 공식적인 의미를 갖는 것으로 해석되어서는 안된다.
일 실시예에 따르면, 전자 장치는 다양한 유형들의 전자 장치들 중 하나일 수도 있다. 전자 장치들은, 예를 들어, 휴대용 통신 장치(예를 들어, 스마트 폰), 컴퓨터, 휴대용 멀티미디어 장치, 휴대용 의료 장치, 카메라, 웨어러블 장치, 또는 가전 제품을 포함할 수도 있다. 일 실시예에 따른 전자 장치는 상술한 것에 제한되지 않는다.
본원에서 사용된 용어들은 본원을 제한하고자 하는 것이 아니며, 대응하는 실시예에 대한 다양한 변경들, 등가물들, 또는 대체물들을 포함하도록 의도된다. 첨부된 도면들의 설명들과 관련하여, 유사한 도면 부호들은 유사한 또는 관련된 구성 요소들을 참조하는데 사용될 수도 있다. 사물에 대한 명사의 단수 형태는, 관련 문맥이 다른 것을 명백히 나타내지 않는 한, 하나 이상의 사물들을 포함할 수도 있다. 본원에 사용된 "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B, 또는 C", "A, B, 및 C 중 적어도 하나", "A, B, 또는 C 중 적어도 하나"는 해당 구에 열거된 항목들의 가능한 모든 조합을 포함할 수도 있다. 본원에서 사용된 "제1", 및 "제2"는 해당 구성 요소를 다른 구성 요소와 구별하기 위해 사용되며, 구성 요소들을 다른 관점(예를 들어, 중요성 또는 순서)에서 제한하고자 하는 의도로 사용되지 않는다. 하나의 구성 요소(예를 들어, 제1 구성 요소)가 다른 구성 요소(예를 들어, 제2 구성 요소)와, "작동하도록" 또는 "통신하도록"이라는 용어의 유무에 관계없이, "커플링된", "커플된", "접속된", 또는 "연결된" 경우, 이는 하나의 구성 요소가 다른 구성 요소와 직접(예를 들어, 유선), 무선, 또는 제3 구성 요소를 통해 연결될 수도 있음을 나타낸다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 아래의 특허청구범위에 의해 정의되는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.
110: 비휘발성 데이터 유지 회로
111p: 제1 스핀 변환 토크 스택
111n: 제2 스핀 변환 토크 스택
130: 자이언트 스핀 홀 금속
140: 제1 선택 트랜지스터
142: 제2 선택 트랜지스터
150: 차동 증폭기
160: 전류 미러

Claims (10)

  1. 비휘발성 데이터 유지 회로(non-volatile data retention circuit)로서,
    라이트(write) 모드에서 입력 신호에 대응하는 상보 비휘발성 스핀 상태를 생성 및 저장하고, 리드(read) 모드에서 상기 상보 비휘발성 스핀 상태에 대응하는 제1 충전 전류 신호 및 제2 충전 전류 신호를 생성하는 상보(complementary) 래치;
    상기 상보 래치와 결합되고, 상기 제1 및 제2 충전 전류 신호에 기초하여 출력 신호를 생성하는 차동 증폭기(differential amplifier); 및
    상기 상보 래치 및 상기 차동 증폭기 사이에 결합되는 전류 미러(current mirror)를 포함하되,
    상기 전류 미러는, 상기 제2 충전 전류 신호를 수신하고, 상기 차동 증폭기로 역(reverse) 전류 신호를 제공하고, 상기 역 전류 신호는 상기 제2 충전 전류 신호의 극성(polarity)과 반대의 극성을 갖는 비휘발성 데이터 유지 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 상보 래치는,
    상기 입력 신호에 대응하는 충전 전류 신호를 통과시키는 자이언트 스핀 홀 금속(giant spin hall metal);
    상기 자이언트 스핀 홀 금속의 제1 면의 제1 스핀 변환 토크 스택(spin transfer torque stack); 및
    상기 자이언트 스핀 홀 금속의 상기 제1 면의 반대인 제2 면의 제2 스핀 변환 토크 스택을 더 포함하고,
    상기 제1 및 제2 스핀 변환 토크 스택은, 상기 자이언트 스핀 홀 금속이 연장되는 방향과 수직인 방향으로 연장되고, 상기 상보 비휘발성 스핀 상태를 생성 및 저장하는 비휘발성 데이터 유지 회로.
  4. 제3항에 있어서,
    상기 자이언트 스핀 홀 금속을 통해 흐르는 상기 충전 전류 신호에 응답하여, 상기 제1 스핀 변환 토크 스택은 평행(parallel) 구조를 갖는 자기 모멘트(magnetic moments)를 나타내고, 상기 제2 스핀 변환 토크 스택은 역 평행(anti-parallel) 구조를 갖는 자기 모멘트를 나타내고,
    상기 제1 및 제2 스핀 변환 토크 스택은, 상기 비휘발성 데이터 유지 회로에 전력이 공급되지 않는 경우에도 각각 병렬 구조 및 역 병렬 구조를 유지하는 비휘발성 데이터 유지 회로.
  5. 제3항에 있어서,
    각각의 상기 제1 및 제2 스핀 변환 토크 스택은,
    자성 물질을 포함하고, 자이언트 스핀 홀 효과(giant spin hall effect)에 기초하여 상기 자이언트 스핀 홀 금속을 통해 흐르는 상기 충전 전류 신호에 대응하는 스핀 전류 신호에 대응하고, 상기 스핀 전류 신호의 방향에 수직인 자유 자기 모멘트(free magnetic moment)를 나타내는 자유층(free layer);
    자성 물질을 포함하고, 상기 자이언트 스핀 홀 금속을 통해 흐르는 상기 충전 전류 신호에 기인한 표유 자계(stray fields)에 영향을 받지 않는 고정 자기 모멘트(fixed magnetic moment)를 나타내는 고정층(fixed layer); 및
    상기 자유층 및 상기 고정층 사이에 배치되고, 상기 자유층의 상기 자유 자기 모멘트를 상기 고정층의 상기 고정 자기 모멘트로부터 자기적으로 격리(isolate)시키고, 상기 자유 자기 모멘트 및 상기 고정 자기 모멘트의 방향성(directionality)의 차이를 유지시키는 비자성층(non-magnetic layer)을 포함하는 비휘발성 데이터 유지 회로.
  6. 제5항에 있어서,
    상기 자이언트 스핀 홀 금속을 통해 흐르는 충전 전류 신호에 응답하여,
    상기 제1 스핀 변환 토크 스택의 자유층은, 상기 제1 스핀 변환 토크 스택의 고정층의 상기 고정 자기 모멘트와 평행한 제1 자유 자기 모멘트를 나타내고,
    상기 제2 스핀 변환 토크 스택의 자유층은, 상기 제2 스핀 변환 토크 스택의 고정층의 상기 고정 자기 모멘트와 역 평행한 제2 자유 자기 모멘트를 나타내는 비휘발성 데이터 유지 회로.
  7. 제3항에 있어서,
    상기 자이언트 스핀 홀 금속과 결합되고, 제1 선택 신호에 응답하여 활성화되는 제1 트랜지스터; 및
    상기 자이언트 스핀 홀 금속과 결합되고, 제2 선택 신호에 응답하여 활성화되는 제2 트랜지스터를 더 포함하되,
    라이트 모드에서, 상기 제1 및 제2 트랜지스터가 활성화되고, 상기 제1 및 제2 트랜지스터는 상기 제1 및 제2 선택 신호에 응답하여 상기 자이언트 스핀 홀 금속을 통해 상기 충전 전류 신호가 흐를 수 있게 하고,
    리드 모드에서, 상기 제2 트랜지스터가 비활성화되고, 상기 제1 트랜지스터는 상기 제1 선택 신호에 응답하여 상기 제1 스핀 변환 토크 스택을 통한 상기 제1 충전 전류 신호 및 상기 제2 스핀 변환 토크 스택을 통한 상기 제2 충전 전류 신호를 흐를 수 있게 하는 비휘발성 데이터 유지 회로.
  8. 제7항에 있어서,
    상기 제1 및 제2 트랜지스터는 각각 상기 자이언트 스핀 홀 금속의 마주보는 양 측면에 결합되고,
    상기 제2 트랜지스터는, 상기 제2 선택 신호에 대한 응답으로, 상기 자이언트 스핀 홀 금속을 풀 다운(pull down) 레지스터에 전기적으로(electrically) 결합시키는 비휘발성 데이터 유지 회로.
  9. 데이터 처리 시스템으로서,
    라이트 모드에서 제1 입력 신호에 대응하는 제1 상보 비휘발성 스핀 상태를 생성 및 저장하고, 리드(read) 모드에서 상기 제1 상보 비휘발성 스핀 상태에 대응하는 제1 충전 전류 신호 및 제2 충전 전류 신호를 생성하는 제1 상보 래치;
    상기 라이트 모드에서 제2 입력 신호에 대응하는 제2 상보 비휘발성 스핀 상태를 생성 및 저장하고, 상기 리드 모드에서 상기 제2 상보 비휘발성 스핀 상태에 대응하는 제3 충전 전류 신호 및 제4 충전 전류 신호를 생성하는 제2 상보 래치;
    상기 제1 및 제2 상보 래치와 결합되고, 상기 제1 내지 제4 충전 전류 신호에 기초하여 출력 신호를 생성하는 차동 증폭기; 및
    상기 제1 및 제2 상보 래치와 상기 차동 증폭기 사이에 결합되는 전류 미러(current mirror)를 더 포함하되,
    상기 전류 미러는, 상기 제2 충전 전류 신호 및 상기 제4 충전 전류 신호를 수신하고, 상기 차동 증폭기로 역(reverse) 전류 신호를 제공하고, 상기 역 전류 신호는 상기 제2 충전 전류 신호 및 상기 제4 충전 전류 신호의 극성(polarity)과 반대의 극성을 갖는 데이터 처리 시스템.

  10. 삭제
KR1020190038193A 2018-06-21 2019-04-02 비휘발성 데이터 유지 회로, 데이터 처리 시스템 및 데이터 유지 회로의 상보 비휘발성 충전 상태를 라이트하는 방법 KR102547518B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862688102P 2018-06-21 2018-06-21
US62/688,102 2018-06-21
US16/290,715 US10790002B2 (en) 2018-06-21 2019-03-01 Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US16/290,715 2019-03-01

Publications (2)

Publication Number Publication Date
KR20190143796A KR20190143796A (ko) 2019-12-31
KR102547518B1 true KR102547518B1 (ko) 2023-06-23

Family

ID=68980764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190038193A KR102547518B1 (ko) 2018-06-21 2019-04-02 비휘발성 데이터 유지 회로, 데이터 처리 시스템 및 데이터 유지 회로의 상보 비휘발성 충전 상태를 라이트하는 방법

Country Status (3)

Country Link
US (3) US10790002B2 (ko)
KR (1) KR102547518B1 (ko)
CN (1) CN111640459A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909449B2 (en) * 2017-04-14 2021-02-02 Samsung Electronics Co., Ltd. Monolithic multi-bit weight cell for neuromorphic computing
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US10971680B2 (en) * 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
JP6952672B2 (ja) * 2018-11-28 2021-10-20 株式会社東芝 磁気記憶装置
US11188815B2 (en) 2019-01-07 2021-11-30 International Business Machines Corporation Weight shifting for neuromorphic synapse array
US11250896B2 (en) * 2019-06-23 2022-02-15 Purdue Research Foundation Valley spin hall effect based non-volatile memory
US11101320B2 (en) * 2019-10-22 2021-08-24 Samsung Electronics Co., Ltd System and method for efficient enhancement of an on/off ratio of a bitcell based on 3T2R binary weight cell with spin orbit torque MJTs (SOT-MTJs)
CN112820820B (zh) * 2019-12-24 2023-05-19 长江存储科技有限责任公司 磁阻随机存取存储器
US11489108B2 (en) 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
US11100946B1 (en) 2020-07-01 2021-08-24 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11222656B1 (en) * 2020-07-09 2022-01-11 Western Digital Technologies, Inc. Method to reduce baseline shift for a SOT differential reader
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US11741353B2 (en) 2020-12-09 2023-08-29 International Business Machines Corporation Bias scheme for single-device synaptic element
US11763973B2 (en) 2021-08-13 2023-09-19 Western Digital Technologies, Inc. Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
US11875827B2 (en) 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170200499A1 (en) * 2016-01-08 2017-07-13 Samsung Electronics Co., Ltd. Zero leakage, high noise margin coupled giant spin hall based retention latch

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691934A (en) 1995-07-13 1997-11-25 Douglass; Barry G. Memory cell and method of operation thereof
JP2001084758A (ja) 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
US6778421B2 (en) 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6879512B2 (en) 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
KR100655438B1 (ko) 2005-08-25 2006-12-08 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US8120949B2 (en) 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
KR100890641B1 (ko) 2007-05-01 2009-03-27 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP4934582B2 (ja) 2007-12-25 2012-05-16 株式会社日立製作所 スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
US20090218600A1 (en) 2008-02-29 2009-09-03 Human Park Memory Cell Layout
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US7933137B2 (en) 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US8638590B2 (en) 2010-09-28 2014-01-28 Qualcomm Incorporated Resistance based memory having two-diode access device
US8456947B2 (en) 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
US8812414B2 (en) 2011-05-31 2014-08-19 International Business Machines Corporation Low-power event-driven neural computing architecture in neural networks
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
US8830725B2 (en) 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US8755213B2 (en) 2012-02-29 2014-06-17 International Business Machines Corporation Decoding scheme for bipolar-based diode three-dimensional memory requiring bipolar programming
KR101649978B1 (ko) 2012-08-06 2016-08-22 코넬 유니버시티 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
US8841739B2 (en) 2012-09-08 2014-09-23 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
US9099641B2 (en) 2012-11-06 2015-08-04 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
US20140149773A1 (en) 2012-11-29 2014-05-29 Agency For Science, Technology And Research Latch circuit and data processing system
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US9007866B2 (en) 2013-04-23 2015-04-14 Tessera Inc. Retention optimized memory device using predictive data inversion
US9330747B2 (en) * 2013-05-14 2016-05-03 Intel Corporation Non-volatile latch using spin-transfer torque memory device
CN105229741B (zh) 2013-06-21 2018-03-30 英特尔公司 Mtj自旋霍尔mram位单元以及阵列
FR3009421B1 (fr) 2013-07-30 2017-02-24 Commissariat Energie Atomique Cellule memoire non volatile
US20150070981A1 (en) 2013-09-06 2015-03-12 Yoshinori Kumura Magnetoresistance element and magnetoresistive memory
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
US20150145575A1 (en) 2013-11-27 2015-05-28 Qualcomm Incorporated Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods
US9251883B2 (en) 2014-01-28 2016-02-02 Qualcomm Incorporated Single phase GSHE-MTJ non-volatile flip-flop
US9384812B2 (en) 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
US9864950B2 (en) 2014-01-29 2018-01-09 Purdue Research Foundation Compact implementation of neuron and synapse with spin switches
US9240799B1 (en) 2014-11-04 2016-01-19 Regents Of The University Of Minnesota Spin-based logic device
US9542987B2 (en) 2015-02-02 2017-01-10 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with low switching current density
US9589619B2 (en) 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
US20170330070A1 (en) 2016-02-28 2017-11-16 Purdue Research Foundation Spin orbit torque based electronic neuron
JP6588860B2 (ja) 2016-05-13 2019-10-09 株式会社東芝 発振器及び演算装置
US9858975B1 (en) 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
WO2018106212A1 (en) 2016-12-05 2018-06-14 Intel Corporation Quaternary spin hall memory
US10790002B2 (en) * 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170200499A1 (en) * 2016-01-08 2017-07-13 Samsung Electronics Co., Ltd. Zero leakage, high noise margin coupled giant spin hall based retention latch

Also Published As

Publication number Publication date
US20220246190A1 (en) 2022-08-04
CN111640459A (zh) 2020-09-08
US11769540B2 (en) 2023-09-26
KR20190143796A (ko) 2019-12-31
US20200388314A1 (en) 2020-12-10
US10790002B2 (en) 2020-09-29
US20190392881A1 (en) 2019-12-26
US11348629B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
KR102547518B1 (ko) 비휘발성 데이터 유지 회로, 데이터 처리 시스템 및 데이터 유지 회로의 상보 비휘발성 충전 상태를 라이트하는 방법
US6034887A (en) Non-volatile magnetic memory cell and devices
KR100885184B1 (ko) 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
JP4631090B2 (ja) 磁気抵抗効果素子を用いたロジックインメモリ回路
US20050117392A1 (en) Magnetic nonvolatile memory cell and magnetic random access memory using the same
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
JP5002401B2 (ja) 抵抗変化メモリ
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
JP2002533863A (ja) 参照メモリ・アレイを有する磁気ランダム・アクセス・メモリ
JP4969999B2 (ja) 磁気記憶装置
US20210175417A1 (en) Exchange-coupled composites
US8619467B2 (en) High GMR structure with low drive fields
CN114388021A (zh) 利用外部磁场进行编程辅助的超低功率推理引擎
KR100702669B1 (ko) 나노 자기 메모리 소자와 그 제조방법
JP2016178254A (ja) スピントランジスタメモリ
JP4775926B2 (ja) 磁気メモリ装置の読み出し回路
US10056128B2 (en) Semiconductor storage device
JP4426876B2 (ja) 磁気連想メモリ及び磁気連想メモリからの情報読み出し方法
US7426133B2 (en) Complementary giant magneto-resistive memory with full-turn word line
KR102571118B1 (ko) 뉴로모픽 장치
CN118072779B (zh) 存算单元结构及其控制方法、阵列电路及装置、电子设备
WO2022261875A1 (zh) 一种磁性存储模块、其操作方法、控制器及存储系统
US11875833B2 (en) Stochastic memristive devices based on arrays of magnetic tunnel junctions
KR102390388B1 (ko) 뉴로모픽 장치
US11127446B2 (en) Stochastic memristive devices based on arrays of magnetic tunnel junctions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant