KR102524728B1 - 반도체 패키지를 제조하기 위한 지그 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지를 제조하기 위한 지그 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102524728B1
KR102524728B1 KR1020210034184A KR20210034184A KR102524728B1 KR 102524728 B1 KR102524728 B1 KR 102524728B1 KR 1020210034184 A KR1020210034184 A KR 1020210034184A KR 20210034184 A KR20210034184 A KR 20210034184A KR 102524728 B1 KR102524728 B1 KR 102524728B1
Authority
KR
South Korea
Prior art keywords
jig
piece
support plate
lower piece
base
Prior art date
Application number
KR1020210034184A
Other languages
English (en)
Other versions
KR20220103591A (ko
Inventor
치-하오 첸
치-치엔 판
푸 왕
리-후이 쳉
쯔-웨이 루
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220103591A publication Critical patent/KR20220103591A/ko
Application granted granted Critical
Publication of KR102524728B1 publication Critical patent/KR102524728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Packages (AREA)
  • Led Device Packages (AREA)

Abstract

반도체 패키지를 제조하기 위한 지그는, 하부 피스와 상부 피스를 포함한다. 하부 피스는, 베이스, 지지 플레이트 및 적어도 하나의 탄성 커넥터를 포함한다. 지지 플레이트는 베이스의 중심 영역에 위치된다. 적어도 하나의 탄성 커넥터는 지지 플레이트와 베이스 사이에 개재된다. 상부 피스는 캡과 외부 플랜지를 포함한다. 캡은 상부 피스가 하부 피스 상에 배치될 때 지지 플레이트 위로 놓인다. 외부 플랜지는 캡의 에지에 배치되고, 캡과 연결된다. 외부 플랜지는 상부 피스가 하부 피스 상에 배치될 때 하부 피스의 베이스와 접촉한다. 캡은 관통 홀인 개구를 포함한다. 상부 피스가 하부 피스 상에 배치될 때, 개구의 수직 투영(projection)은 지지 플레이트 상에 완전히 위치한다.

Description

반도체 패키지를 제조하기 위한 지그 및 반도체 패키지의 제조 방법{JIG FOR MANUFACTURING SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD OF SEMICONDUCTOR PACKAGE}
휴대폰이나 다른 모바일 장비와 같은 다양한 장치에서 사용되는 반도체 소자 및 집적 회로는 통상적으로 단일 반도체 웨이퍼 상에서 제조된다. 웨이퍼의 다이는 웨이퍼 레벨로 다른 반도체 소자 또는 다이와 함께 처리되어 패키징될 수 있고, 다양한 기술과 애플리케이션이 웨이퍼 레벨 패키징을 위하여 개발되어 왔다. 다수의 반도체 소자의 집적은 이 분야에서 문제가 되어 왔다. 소형화, 더 빠른 속도 및 더 나은 전기적 성능(예를 들어, 더 낮은 전송 손실 및 삽입 손실)에 대한 증가하는 요구에 대응하기 위하여, 더 창의적인 패키징 및 조립 기술이 활발히 연구되고 있다.
본 개시 내용의 여러 양태들은 첨부 도면을 함께 파악시 다음의 상세한 설명으로부터 가장 잘 이해된다. 산업계에서의 표준 관행에 따라 다양한 특징부들은 비율대로 작성된 것은 아님을 알아야 한다. 실제, 다양한 특징부의 치수는 논의의 명확성을 위해 임의로 증감될 수 있다.
도 1a 내지 도 1m은 본 개시 내용의 일부 실시예에 따른 반도체 패키지의 제조 공정 중에 형성되는 구조체를 도시하는 개략적인 단면도이다.
도 2a 내지 도 2g는 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그의 개략적인 사시도이다.
도 3은 본 개시 내용의 일부 실시예에 따른 캐리어 상에 배치된 지그의 개략적인 상면도이다.
도 4는 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그의 개략적인 사시도이다.
도 5는 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그의 개략적인 사시도이다.
도 6a 내지 도 6c는 본 개시 내용의 일부 실시예에 따른 반도체 패키지의 제조 공정 중에 형성되는 구조체를 도시하는 개략적인 단면도이다.
도 7은 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그의 개략적인 사시도이다.
도 8은 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그의 개략적인 단면도이다
도 9a 내지 도 9c는 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그의 일부 컴포넌트의 개략적인 단면도이다
도 10a 및 도 10b는 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그의 개략적인 단면도이다
도 11a 내지 도 11f는 본 개시 내용의 일부 실시예에 따른 반도체 패키지의 제조 방법 중에 형성되는 구조체의 개략적인 단면도이다.
다음의 설명은 본 발명의 여러 가지 다른 특징부의 구현을 위한 다수의 상이한 실시예 또는 실례를 제공한다. 본 개시 내용을 단순화하기 위해 구성 성분 및 배열의 특정 예들을 아래에 설명한다. 이들은 물론 단지 여러 가지 예일 뿐이고 한정하고자 의도된 것이 아니다. 예를 들면, 이어지는 설명에서 제2 특징부 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉되게 형성되는 실시예를 포함할 수 있고 제1 및 제2 특징부가 직접 접촉되지 않을 수 있게 추가의 특징부가 제1 및 제2 특징부 사이에 형성될 수 있는 실시예도 포함할 수 있다. 추가로, 본 개시 내용은 여러 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순 및 명료를 위한 것으로 그 자체가 논의되는 다양한 실시예 및/또는 구성 간의 관계를 지시하는 것은 아니다.
또한, "아래"(예, beneath, below, lower), "위"(예, above, upper) 등의 공간 관계 용어는 여기서 도면에 예시되는 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 기술하는 설명의 용이성을 위해 사용될 수 있다. 공간 관계 용어는 도면에 표현된 배향 외에도 사용 중 또는 작동 중인 소자의 다른 배향을 포함하도록 의도된 것이다. 장치는 달리 배향될 수 있으며(90도 회전 또는 다른 배향), 여기 사용되는 공간 관계 기술어도 그에 따라 유사하게 해석될 수 있다.
또한, 다른 특징 및 공정도 포함될 수 있다. 예를 들어, 시험 구조가 3D 패키징 또는 3DIC 소자의 검증 시험을 돕기 위하여 포함될 수 있다. 시험 구조는, 예를 들어, 3D 패키징 또는 3DIC의 시험, 프로브 및/또는 프로브 카드의 사용 등을 허용하는 재배선층 내에 또는 기판 상에 형성된 시험 패드를 포함할 수 있다. 검증 시험은 중간 구조 및 최종 구조에 대하여 수행될 수 있다. 추가로, 본 명세서에 개시된 구조 및 방법은 수율을 증가시키고 비용을 감소시키기 위해 알려진 양호한 다이의 중간 검증을 통합하는 시험 방법론과 함께 사용될 수 있다.
도 1a 내지 1m은 본 개시 내용의 일부 실시예에 따른 반도체 패키지(SP10)의 제조 공정 중에 형성되는 구조체를 도시하는 개략적인 단면도이다. 도 1a를 참조하면, 캐리어(C)가 제공된다. 일부 실시예에서, 캐리어(C)는 유리 기판, 금속 플레이트, 플라스틱 지지 보드 등이지만, 재료가 공정의 후속 단계들을 견딜 수 있는 한, 다른 적합한 기판 재료가 사용될 수 있다. 일부 실시예에서, 디본딩층(de-bonding layer)(도시되지 않음)이 캐리어(C) 위로 형성될 수 있다. 일부 실시예에서, 디본딩층은 제조 공정에 의해 요구될 때 반도체 패키지로부터 캐리어(C)를 박리(peel)하는 것을 용이하게 하는 LTHC(light-to-heat conversion) 박리층(release layer)을 포함한다.
일부 실시예에서, 외부 재배선층(100)은 하나 이상의 배선층(metallization tier)(120)과 교대로 적층되는 유전체 층(110)을 포함한다. 일부 실시예에서, 유전체 층(110)은 적어도 2개의 유전체 층을 포함한다. 배선층(120)은 인접한 유전체 층(110)의 쌍 사이에 끼워진 라우팅 도전 트레이스(routing conductive trace)(110)를 포함한다. 일부 실시예에서, 유전체 층(110)의 재료는 폴리이미드, 에폭시 수지, 아크릴 수지, 페놀 수지, 벤조사이클로부텐(benzocyclobutene(BCB)), 폴리벤조옥사졸(polybenzooxazole(PBO)), 임의의 다른 적합한 폴리머 기반 유전체 재료 또는 이들의 조합을 포함한다. 유전체 층(110)은 스핀-온 코팅, 화학적 기상 증착(CVD) 등과 같은 적합한 제조 기술에 의해 형성될 수 있다. 일부 실시예에서, 배선층(120)의 재료는 구리, 알루미늄 등을 포함한다. 일부 실시예에서, 배선층(120)의 재료는 구리를 포함한다. 설명 전반에 걸쳐, "구리(copper)"라는 용어는 실질적으로 순수한 원소 구리와, 불가피한 불순물을 함유하는 구리와, 탄탈, 인듐, 주석, 아연, 망간, 크롬, 티타늄, 게르마늄, 스트론튬, 플래티넘, 마그네슘, 알루미늄 또는 지르코늄과 같은 원소를 함유하는 구리 합금을 포함하도록 의도된다. 배선층(120)은, 예를 들어, 전기 도금, 증착(deposition) 및/또는 포토리소그래피 및 에칭에 의해 형성될 수 있다. 일부 대안적인 실시예에서, 도 1a에 도시된 것보다 더 많은 배선층(120)과 더 많은 유전체 층(110)이 생산 요구 사항에 따라 형성될 수 있다. 이 실시예에서, 각각의 배선층은 한 쌍의 연속하는 유전체 층 사이에 끼워진다. 일부 실시예에서, 캐리어(C)로부터 더 멀리 떨어져 있는 유전체 층(110)은 캐리어(C)로부터 더 멀리 떨어져 있는 배선층(120)의 부분을 노출시키는 개구(130)를 포함하도록 패터닝된다. 일부 실시예에서, 공정은 재구성된 웨이퍼 레벨에서 수행될 수 있으며, 따라서 다수의 패키지 유닛(PU)이 재구성된 웨이퍼의 형태로 처리될 수 있다. 도 1a의 단면도에서, 간략화를 위하여 2개의 패키지 유닛(PU)이 도시되지만, 물론, 이것은 단지 예시를 위한 것이며, 본 개시 내용은 재구성된 웨이퍼에서 형성되는 패키지 유닛(PU)의 개수에 의해 한정되지 않는다.
도 1b를 참조하면, 일부 실시예에서, TIV(210) 및 반도체 브리지(220)가 외부 재배선층(100) 상에 제공된다. 일부 실시예에서, TIV(210)는 패터닝된 마스크(도시되지 않음)의 개구를 도전성 재료로 충전함으로써 형성될 수 있다. 일부 실시예에서, TIV(210)의 도전성 재료는 코발트(Co), 텅스텐(W), 구리(Cu), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 지르코늄(Zr), 하프늄(Hf), 이들의 조합 또는 기타 적합한 금속 재료를 포함한다. 일부 실시예에서, 도전성 재료는 도금 공정에 의해 형성될 수 있다. 도금 공정은, 예를 들어, 전기 도금, 무전해 도금, 침지 도금 등일 수 있다. 일부 실시예에서, 도전성 재료는 시드층(seed layer)(도시되지 않음) 상에 퇴적될 수 있다. 일부 실시예에서, 배선층(120)이 도전성 재료의 퇴적을 시딩(seed)할 수 있기 때문에, 시드층의 형성은 생략될 수 있다. 그러나, 본 개시 내용은 이에 한정되지 않는다. 일부 대안적인 실시예에서, TIV(210)를 형성하기 위하여 다른 적합한 방법이 이용될 수 있다. 예를 들어, 사전 제조된 TIV(210)(예를 들어, 사전 제조된 도전성 필라(pillar))가 픽-앤-플레이스(pick-and-place)되고 외부 재배선층(100) 상에 결합될 수 있다.
일부 실시예에서, 반도체 브리지(220)는 TIV(210) 사이의 외부 재배선층(100) 상에 배치된다. 반도체 브리지(220)는 배선층(120)의 라우팅 도전성 트레이스 중 일부에 본딩된다. 일부 실시예에서, 반도체 브리지(220)는 관통 반도체 비아(TSV)(222) 및 이를 통해 형성된 상호 연결 도전성 패턴(223)을 갖는 반도체 기판(221)을 포함한다. 유전체 층(224)은 외부 재배선층(100)에 더 가까운 반도체 브리지(220)의 바닥 표면(220b)에 배치될 수 있다. 반도체 기판(221)은 주기율표의 III-V 족의 반도체 재료와 같은 적절한 반도체 재료로 이루어질 수 있다. 일부 실시예에서, 반도체 기판(221)은 실리콘 또는 게르마늄과 같은 원소 반도체 재료, 실리콘 카바이드, 갈륨 비화물, 인듐 비화물 또는 인듐 인화물과 같은 화합물 반도체 재료 또는 실리콘 게르마늄, 실리콘 게르마늄 카바이드, 갈륨 비소 인화물 또는 갈륨 인듐 인화물과 같은 합금 반도체 재료를 포함한다. 상호 연결 도전성 패턴(223)은 반도체 브리지(220)의 바닥 표면(220b)에서 유전체 층(224) 상에 형성된 도전성 단자(225)와 전기적으로 접촉한다. 도전성 단자(225)는 마이크로 범프(micro-bump)일 수 있다. 예를 들어, 도전성 단자(225)는 도전성 포스트 및 도전성 포스트 상에 배치된 솔더 캡을 포함할 수 있다. 일부 실시예에서, 도전성 포스트는 구리 포스트일 수 있다. 그러나, 본 개시 내용은 이에 한정되지 않고, 솔더 범프 또는 금속 범프(예를 들어, 금 범프)와 같은 다른 도전성 구조도 또한 도전성 단자(225)로 사용될 수 있다. 일부 실시예에서, 도전성 단자(225)가 배선층(120)에 본딩될 수 있도록, 반도체 브리지(220)는 바닥 표면(220b)이 외부 재배선층(100)을 향하여 지향되는 상태로 배치된다. 도전성 단자(225)는, 예를 들어, 리플로우 공정을 통해 배선층(120)에 본딩될 수 있다.
일부 실시예에서, 봉지재(encapsulant)(230)가 외부 재배선층(100) 상에 형성되어 TIV(210) 및 반도체 브리지(220)를 봉지한다. 일부 실시예에서, 봉지재(230)는 오버 몰딩 공정을 통해, 예를 들어, 압축 몰딩 공정을 통해 형성된다. 봉지재(230)는 초기에 반도체 브리지(220)의 상부 표면(220t) 및 TIV(210)를 덮을 수 있다. 일부 실시예에서 봉지재(230)의 재료는 몰딩 화합물이나, 폴리이미드, 에폭시 수지, 아크릴 수지, 페놀 수지, 벤조사이클로부텐(BCB), 폴리벤조옥사졸(PBO), 이들의 조합과 같은 폴리머 재료 또는 기타 적합한 폴리머 기반 유전체 재료를 포함한다. 일부 실시예에서, 봉지재(230)는 초기에 TIV(210) 및 반도체 브리지(220)를 덮는 오버 몰딩 공정을 통해 형성될 수 있고, 이어서 반도체 브리지(220)의 TIV(210) 및 상부 표면(220t)이 노출될 때까지 박형화될 수 있다. 예를 들어, 상부 표면(220t, 210t)의 측으로부터 봉지재(230)의 일부, 필요한 경우, 반도체 브리지(220) 및/또는 TIV(210)의 일부를 제거하는 평탄화 공정가 수행될 수 있다. 일부 실시예에서, 봉지재(230)의 평탄화는 기계적 연마 공정 및/또는 화학적 기계적 연마(CMP) 공정을 수행하는 것을 포함한다. 평탄화 후, TIV(210)의 상부 표면(210t), 반도체 브리지(220)의 상부 표면(220t) 및 봉지재(230)의 상부 표면(230t)은 서로에 대해 실질적으로 동일한 높이에 있을 수 있다(서로에 대하여 동일 평면에 있는 실질적으로 동일한 높이에 있을 수 있음). 일부 실시예에서, TIV(210), 반도체 브리지(220) 및 봉지재(230)는 외부 재배선층(100) 상에 적층된 브리징층(200)의 일부로 간주된다. 즉, 반도체 브리지(220) 및 TIV(210)는 브리징층(200)에 매립된다.
도 1c를 참조하면, 내부 재배선층(300)이 브리징층(200) 상에 형성된다. 내부 재배선층(300)은 유전체 층(310), 하나 이상의 배선층(320) 및 선택적으로 언더 범프 야금부(under-bump metallurgy)(330)를 포함한다. 내부 재배선층(300)은 외부 재배선층(100)에 대해 이전에 설명된 것과 유사한 구조를 가질 수 있고 그와 유사한 공정에 따라 형성될 수 있다. 일부 실시예에서, (최상부) 유전체 층(310)은 밑에 있는 배선층(320)을 노출하도록 패터닝된다. 선택적으로는, 언더 범프 야금부(330)는 배선층(320)을 노출시키는 (최상부) 유전체 층(310)의 개구 내에 등각으로 형성되고, (최상부) 유전체 층(310)의 노출된 표면의 부분으로부터 더 연장할 수 있다. 일부 실시예에서, 언더 범프 야금부(330)는 다수의 적층된 도전성 재료층을 포함한다. 예를 들어, 언더 범프 야금부(330)는 시드층 상에 적층된 하나 이상의 금속층을 포함할 수 있다. 일부 실시예에서, 외부 재배선층(100), 브리징층(200) 및 내부 재배선층(300)은 집합적으로 재배선 구조로 지칭될 수 있다.
도 1d를 참조하면, 일부 실시예에서, 반도체 다이(410, 420)는 픽-앤-플레이스 공정을 이용하여 내부 재배선층(300) 위에 나란히 배치된다. 일부 실시예에서, 반도체 다이(410, 420)는 봉지된 칩이다. 예를 들어, 반도체 다이(410)는 칩(413)의 하나 이상의 스택이 본딩된 베이스 칩(411)을 포함할 수 있다. 칩(413)은 수직으로 적층될 수 있고, 마이크로 범프(415)에 의해 스택 내에서 상호 연결될 수 있다. 봉지재(417)는 칩(413) 및 마이크로 범프(415)의 스택을 봉지하기 위하여 베이스 칩(411) 상에 배치될 수 있다. 커넥터(419)가 칩(413)에 대하여 반대측에서 베이스 칩(411) 상에 배치될 수 있다. 반도체 다이(420)는 반도체 다이(410)와 유사한 구조를 가질 수 있으며, 베이스 칩(421), 마이크로 범프(425)에 의해 상호 연결된 적층된 칩(423), 칩(423) 및 마이크로 범프(425)를 봉지하는 봉지재(427) 및 커넥터(429)를 포함한다.
일부 실시예에서, 반도체 다이(410, 420)는 커넥터(419, 429)를 갖는 베이스 칩(411, 421) 측이 내부 재배선층(300)을 향하여 지향되는 상태로 내부 재배선층(300) 상에 배치된다. 반도체 다이(410, 420)의 후방 표면(420r)은 스택의 최상부 칩(413, 423)의 후방 표면 및 봉지재(417, 427)의 상부 표면을 포함할 수 있다. 일부 실시예에서, 반도체 패키지에 포함된 반도체 다이(410, 420)는 다른 크기를 가질 수 있고, 다른 컴포넌트를 포함할 수 있고, 그리고/또는 다른 크기의 컴포넌트를 포함할 수 있다. 예를 들어, 반도체 다이(410, 420)는 포함된 칩(413, 423)의 개수, 포함된 적층된 칩(413, 423) 또는 베이스 칩(411, 421)의 종류 등에 따라 다를 수 있다. 각각의 반도체 다이(410, 420)는 독립적으로 중앙 처리 장치(CPU) 다이, 그래픽 처리 장치(GPU) 다이, 마이크로 제어 장치(MCU) 다이, 입출력(I/O) 다이, 베이스 밴드(BB) 다이 또는 애플리케이션 프로세서(AP) 다이와 같은 로직 다이일 수 있거나, 이를 포함할 수 있다. 일부 실시예에서, 반도체 다이(410, 420) 중 하나 또는 모두는 메모리 다이일 수 있다.
일부 실시예에서, 반도체 브리지(220)의 상호 연결 도전성 패턴(223)은 동일한 패키지 유닛(PU)의 반도체 다이(410 및 420)를 전기적으로 연결한다. 즉, 반도체 다이(410, 420) 사이의 전기적 연결은 내부 재배선층(300)과 상호 연결 도전성 패턴(223)을 통해 설정된다. 일부 실시예에서, 내부 재배선층(300)은 반도체 다이(410, 420)를 직접 상호 연결하지 않는다. 일부 실시예에서, 반도체 브리지(220)는 반도체 다이(410)에 전기적으로 연결된 배선층(320)의 적어도 하나의 도전성 트레이스를 반도체 다이(420)에 연결된 배선층(320)의 다른 도전성 트레이스에 연결한다. 일부 실시예에서, 반도체 브리지(220)는 반도체 다이(410)에 중첩된 하나 이상의 도전성 트레이스를 반도체 다이(420)에 중첩된 하나 이상의 도전성 트레이스에 연결한다. 일부 실시예에서, 인접한 반도체 다이(410, 420) 사이에 갭이 존재하는 경우, 반도체 브리지(220)는 이러한 갭 위로 연장한다. 일부 실시예에서, 반도체 브리지(220)는 인접한 반도체 다이(410, 420)에 대한 상호 연결 구조로서 기능하고 인접한 반도체 다이(410, 420) 사이에 더 짧은 전기적 연결 경로를 제공한다.
일부 실시예에서, 봉지재(500)기 반도체 다이(410, 420)를 봉지하기 위해 내부 재배선층(300) 위로 형성된다. 봉지재(500)는 반도체 다이(410, 420)를 횡 방향으로 둘러싸고, 반도체 다이(410, 420) 사이의 갭에서도 연장한다. 일부 실시예에서, 봉지재(500)의 재료는 봉지재(230)에 대해 전술한 바와 같이 선택될 수 있다. 봉지재(500)는 일련의 오버 몰딩 및 평탄화 단계에 의해 형성될 수 있다. 예를 들어, 봉지재(500)는 반도체 다이(410, 420)를 전체적으로 덮기 위하여 원래 몰딩 공정(압축 몰딩 공정과 같은) 또는 스핀 코팅 공정에 의해 형성될 수 있다. 일부 실시예에서, 봉지재(500)의 평탄화는 기계적 연마 공정 및/또는 화학적 기계적 연마(CMP) 공정을 수행하는 것을 포함한다. 일부 실시예에서, 평탄화 공정은 반도체 다이(410, 420)의 후방 표면(410r, 420r)이 노출될 때까지 수행된다. 일부 실시예에서, 평탄화 공정 후에, 반도체 다이(410, 420)의 후방 표면(410r, 420r) 및 봉지재(500)의 상부 표면(500t)은 Z 방향을 따라 실질적으로 동일한 레벨 높이(실질적으로 동일 평면에 있을 수 있음)에 있을 수 있다.
도 1d 및 도 1e를 참조하면, 일부 실시예에서, 제2 캐리어(C1)가 봉지재의 상부 표면(500t)의 측에 본딩될 수 있고, 재구성된 웨이퍼는 뒤집힐 수 있으며, 추가 처리를 위해 외부 재배선층(100)을 노출시키기 위해 원래의 캐리어(C)가 제거될 수 있다. 디본딩층(예를 들어, LTHC 박리층)이 포함된 경우, 캐리어(C)와 디본딩층이 재구성된 웨이퍼에서 쉽게 박리될 수 있도록, 디본딩층이 UV 레이저로 조사된다. 그럼에도 불구하고, 디본딩 공정은 이에 한정되지 않으며, 다른 적합한 디본딩 방법이 일부 대안적인 실시예에서 사용될 수 있다. TIV(210) 및 반도체 브리지(220)에 대해 반대측에서 배선층(120)을 노출시키기 위하여 개구가 외부 재배선층(100)에 형성될 수 있다. 언더 범프 야금부(140)는, 외부 재분배층(100) 상에 연결 단자(600)를 제공하기 전에, 개구 내에 선택적으로 형성되어 배선층(120)과 접촉할 수 있다. 연결 단자(600)는 언더 범프 야금부(140)(포함된 경우) 또는 배선층(120)의 노출된 부분 상에 형성될 수 있다. 일부 실시예에서, 연결 단자(600)는 언더 범프 야금부(140)상에 형성되고, 외부 재배선층(100), 반도체 브리지(220)(예를 들어, TSV(222)를 통해), TIV(210) 및 내부 재배선층(300)을 통해 다이(들)(410, 420)에 연결된다. 일부 실시예에서, 연결 단자(600)는 솔더 플럭스(solder flux)를 통해 언더 범프 야금부(140)에 부착된다. 일부 실시예에서, 연결 단자(600)는 C4(controlled collapse chip connection) 범프이다. 일부 실시예에서, 연결 단자(600)는 Sn, Pb, Ag, Cu, Ni, Bi 또는 이들의 합금과 같은 낮은 저항을 갖는 도전성 재료를 포함한다.
일부 실시예에서, 도 1e 및 도 1f를 참조하면, 예를 들어, 개별 패키지 유닛(PU) 사이에 배열된 스크라이브 레인(SC)을 따라 절단함으로써, 복수의 패키징된 다이(10)에서 개별 패키지 유닛(PU)을 분리하기 위하여 개별화(singulation) 단계가 수행된다. 일부 실시예에서, 개별화 공정은 전형적으로 회전 블레이드 및/또는 레이저 빔으로 웨이퍼 다이싱 공정을 수행하는 것을 포함한다. 일부 실시예에서, 캐리어(C1)는 개별화 후에 패키징된 다이(10)로부터 분리된다.
도 1g를 참조하면, 일부 실시예에서 패키징된 다이(10)는 연결 단자(600)를 통해 회로 기판(700)에 연결될 수 있다. 예를 들어, 패키징된 다이(10)는 회로 기판(700) 상에 배치될 수 있고 솔더링 단계가 수행될 수 있다. 일부 실시예에서, 회로 기판(700)은 내부에 매 된 도전성 트레이스(720)를 갖는 코어 유전체 층(710)을 포함한다. 상부 솔더 마스크(730)는 패키징된 다이(10)가 배치된 동일한 측(700a)에서 회로 기판(700)의 상부 측(700a) 상에 배치될 수 있다. 솔더 마스크(730)는 코어 유전체 층(710) 상에서 연장할 수 있고 최외곽 도전성 트레이스(720)를 노출하는 개구를 포함할 수 있다. 패키징된 다이(10)의 연결 단자(600)는 도전성 트레이스(720)와 접촉하도록 솔더 마스크(730)의 개구에 배치될 수 있다. 일부 실시예에서, 언더필(800)이 패키징된 다이(10)와 회로 기판(700) 사이에 선택적으로 제공될 수 있다. 언더필(800)은, 예를 들어, 기계적 스트레스로부터 연결 단자(600)를 보호하기 위해 연결 단자(600)를 횡 방향으로 감쌀 수 있다. 일부 실시예에서, 다른 솔더 마스크(740)가 회로 기판(700)의 하부 측(700b)에서 코어 유전체 층(710) 상에 배치될 수 있다.
일부 실시예에서, 패키징된 다이(10) 옆에 회로 기판(700)의 상부 측(700a) 상에 수동 소자(900)가 제공된다. 일부 실시예에서, 수동 소자(900)는 픽-앤-플레이스 방법을 통해 회로 기판(700) 위로 배치된다. 일부 실시예에서, 수동 소자(900)는 집적된 수동 소자의 칩이고, 커패시터, 인덕터, 저항기 등으로 기능한다. 일부 실시예에서, 각각의 수동 소자(900)는 상이한 커패시턴스 값, 공진 주파수 및/또는 상이한 크기를 갖는 커패시터, 인덕터 등으로 독립적으로 기능할 수 있다. 일부 실시예에서, 수동 소자(900)는, 회로 기판(700)의 도전성 트레이스(720)와 연결되도록, 전방 표면이 회로 기판(700)을 향하여 지향되는 상태로 배치된다. 일부 실시예에서, 패키징된 다이(10), 회로 기판(700), 언더필(underfill)(800) 및 수동 소자(900)는 집합적으로 패키지 모듈(PM1)로 지칭될 수 있다. 반도체 다이(410, 420)의 후방 표면(410r, 420r)은 패키지 모듈(PM1)의 상부 표면의 일부일 수 있다. 도 1g에서 단지 2개의 수동 소자(900)가 예시적인 목적으로 패키지 모듈(PM1) 내에 제시되지만, 본 개시 내용은 패키지 모듈(PM1)에 포함된 수동 소자(900)의 개수에 의해 제한되지 않는다. 실제로, 본 개시 내용은 패키지 모듈(PM1)의 가능한 구조를 제한하지 않는다. 패키지 모듈(PM1)이 본 개시 내용의 일부 양태를 제시하기 위해 도면에 도시되어 있지만, 도 1a 내지 도 1g에서 패키지 모듈(PM1)에 대하여 예시된 것과 상이한 구조를 갖거나 상이한 제조 공정으로 제조된 패키지 모듈이 본 개시 내용의 범위 내에 고려된다.
도 2a는 본 개시 내용의 일부 실시예에 따른 반도체 패키지의 제조를 위한 지그(1000A)의 개략적인 사시도이다. 도 3은 본 개시 내용의 일부 실시예에 따른 캐리어(C2) 상에 배치된 지그(1000A)의 개략적인 상면도이다. 도 1h, 도 2a 및 도 3을 참조하면, 일부 실시예에서, 지그(1000A)의 하나 이상의 하부 피스(piece)(1010)가, 예를 들어, 어레이 방식으로 캐리어(C2) 상에 배치될 수 있다. 6개의 지그(1000A)가 도 3에 도시되어 있지만, 본 개시 내용은 캐리어(C2) 상에 배치된 지그(1000A)의 개수에 의해 한정되지 않는다는 것이 명백할 것이다. 일부 실시예에서, 지그(1000A)는 하부 피스(1010), 보트(boat)(1030) 및 상부 피스(1040)를 포함한다. 지그(1000A)의 하부 피스(1010)는 초기에 캐리어(C2) 상에 배치될 수 있고, 대응하는 보트(1030)가 상부 피스(1030) 상에 배치될 수 있다. 하나 이상의 패키지 모듈(PM1)이 지그(1000A)의 하부 피스(1010) 상에 배치될 수 있고 보트(1030)에 의해 제자리에 유지될 수 있다. 일부 실시예에서, 패키지 모듈(PM1)은 회로 기판(700)이 지그(1000A)의 하부 피스(1010)를 향하여 지향되는 상태로 지그(1000A)의 하부 피스(1010)에 배치된다. 예를 들어, 패키지 모듈(PM1)이 지그(1000A) 상에 배치될 때, 회로 기판(700)은 보트(1030)를 통해 연장하여 지그(1000A)의 하부 피스(1010)와 접촉할 수 있다. 도 3에서 8개의 패키지 모듈(PM1)이 지그(1000A) 상에 배치되어 있지만. 지그(1000A) 당 패키지 모듈(PM1)의 개수는 제한되지 않는다. 일부 대안적인 실시예에서, 더 적거나 더 많은 패키지 모듈(PM1)이 동일한 지그(1000A) 상에 배치될 수 있다. 일부 실시예에서, 도 1h 내지 도 1m의 단면도는 도 3에서의 선 I-I'에 대응하는 위치에서 취해진 것으로 고려될 수 있다.
일부 실시예에서, 지그(1000A)의 하부 피스(1010)는 베이스(1012)를 포함하고 베이스(1012)의 중심 영역에 형성된 하나 이상의 플래토우(plateau)(1014)를 포함할 수 있다. 일부 실시예에서, 플래토우(1014)는 베이스(1012)의 상부 표면에 대하여 (Z 방향을 따라) 상승된다. 일부 실시예에서, 베이스(1012)는 플래토우(1014)를 둘러싸는 주변 영역을 제공한다. 일부 실시예에서, 베이스(1012)의 주변 영역은 지그(1000A)의 외부 에지에 근접한 플래토우(1014)를 둘러싸는 환형 영역으로 간주될 수 있다. 일부 실시예에서, 인접한 플래토우(1014) 사이의 베이스(1012)의 평평한 영역도 또한 베이스(1012)의 주변 영역의 일부로 간주될 수 있다. 일부 실시예에서, 스프링(1016)이 지지 플레이트를 지지하기 위하여 각각의 플래토우(1014) 상에 배치될 수 있다. 일부 실시예에서, 플래토우(1014) 상에 배치된 스프링(1016)의 개수는 특별히 제한되지 않으며, 예를 들어 0 및 200개 사이일 수 있다. 일부 실시예에서, 패키지 모듈(PM1)은 지지 플레이트(1018) 상에 배치된다. 일부 실시예에서, 대응하는 지지 플레이트(1018)를 갖는 플래토우(1014)가 지그(1000A) 상에 배치될 패키지 모듈(PM1)의 개수만큼 있을 수 있어, 각각의 패키지 모듈(PM1)은 전용 플래토우(1014) 및 지지 플레이트를 가질 수 있다. 일부 실시예에서, 자석(1020)이 베이스(1012)에 매립될 수 있다. 예를 들어, 자석(1020)은 베이스(1012)의 환형 주변 영역에 고정될(entrenched) 수 있다. 일부 실시예에서, 베이스(1012)의 에지를 따라 서로로부터 규칙적인 간격으로 배치된다. 일부 실시예에서, 자석(1020)의 한 표면이 베이스(1012)의 상부 표면에 대응하여 노출된다. 그러나, 자석(1020)은 자석(1020)이 노출되는 장소에서도 베이스(1012)의 상부 표면이 플래토우(1014)를 제외하고 실질적으로 평평할 수 있도록 베이스(1012)에 매립될 수 있다.
일부 실시예에서, 보트(1030)는 패키지 모듈(PM1)을 배치하기 전에 하부 피스(1010) 상에 배치된다. 보트(1030)는 내부에 형성된 하나 이상의 패키지 개구(1034)를 갖는 본체(1032)를 포함한다. 본체(1032)는, 예를 들어, 직사각형 풋 프린트를 갖는 평행육면체 블록과 같은 일체형 블록일 수 있다. 패키지 개구(1034)는 패키지 모듈(PM1)의 풋 프린트와 실질적으로 일치하는 풋 프린트를 갖는 관통 홀이다. 패키지 모듈(PM1)이 패키지 개구(1034) 내에 수용되고 하부 피스(1010) 상에 제자리에 유지될 수 있도록, 패키지 개구(1034)는 패키지 모듈(PM1)보다 약간 더 클 수 있다. 일부 실시예에서, 지그(1000A)의 보트(1030)는 플래토우(1014) 및 지지 플레이트(1018)가 있는 만큼 많은 패키지 개구(1034)를 포함할 수 있다. 예를 들어, 도면에 도시된 보트(1030)는 8개의 패키지 개구(1034)를 포함한다. 일부 실시예에서, 정렬 메커니즘이 하부 피스(1010)와 보트(1030) 사이에 제공될 수 있다. 예를 들어, 정렬 핀(1019)이 지지 플레이트(1018)의 하나 이상의 코너에서 지지 플레이트(1018) 상에 형성될 수 있다. 정렬 핀(1019)이 정렬 홀(1036)에 삽입될 때 하부 피스(1010) 및 보트(1030) 사이에 정확한 정렬을 제공하도록 선택된 위치에서, 정렬 홀(1036)이 본체(1032)에 형성될 수 있다. 도 2a에서, 정렬 홀(1036)은 패키지 개구(1034)의 네 코너에 형성되고, 정렬 핀(1019)은 지지 플레이트(1018)의 네 코너에 형성된다. 그러나 본 개시 내용은 이에 한정되지 않는다. 일부 대안적인 실시예에서, 더 적은 수의 정렬 핀(1019)(및 대응하는 정렬 홀(1036))이 지지 플레이트(1018) 상에 형성될 수 있다. 예를 들어, 정렬 핀(1019)은 지지 플레이트(1018)의 일부 코너에만 형성될 수 있다(예를 들어, 1개, 2개 또는 3개의 코너). 예로서, 도 2b에서, 본 개시 내용의 일부 실시예에 따른 지그(1000B)의 사시도가 도시된다. 지그(1000B)는 도 2a의 지그(1000A)와 유사하다. 지그(1000B)와 도 2a의 지그(1000A)의 차이는 2개의 정렬 핀(1019)이 지지 플레이트(1018) 상에 형성된다는 것일 수 있다. 도 2b에 도시된 바와 같이, 정렬 핀(1019)은 지지 플레이트(1018)의 서로 다른 위치에 형성될 수 있다. 일부 실시예에서, 보트(1030B)가 2 이상의 배향에 따라 하부 피스(1010B) 상에 위치될 수 있도록, 정렬 핀(1019)은 대칭 방식에 따라 지지 플레이트(1018)에 배치될 수 있다. 예를 들어, 정렬 핀(1019) 및 정렬 홀(1036)의 패턴은 보트(1030B)가 X, Y 또는 Z 방향 중 각각의 하나를 중심으로 180도 회전될 수 있고, 여전히 하부 피스(1010B)에 정확하게 삽입될 수 있도록 하는 것일 수 있다. 일부 실시예에서, 더 높은 대칭의 구성을 채택함으로써, 지그(1000B)의 자동화된 조립이 단순화될 수 있다. 일부 대안적인 실시예에서, 정렬 핀(1019)은 모든 지지 플레이트(1018) 상에 형성되는 것이 아니라 그 중 소수에만 형성될 수 있다. 예를 들어, 도 2c의 지그(1000C)에서, 하부 피스(1010C)는 하나 이상의 정렬 핀(1019)이 형성된 지지 플레이트(10181)(예를 들어, 1, 2, 3, 4 등) 및 정렬 핀이 형성되지 않은 지지 플레이트(10182)를 포함한다. 일부 실시예에서, 정렬 핀(1019)은 비대칭 또는 더 낮은 대칭 패턴으로 형성될 수 있다. 일부 대안적인 실시예에서, 정렬 핀(1019)은 지지 플레이트(1018) 상에 형성되지 않고 베이스(1012) 상에 직접 형성될 수 있다. 일부 또 다른 실시예에서, 정렬 핀은 보트(1030D) 상에 형성될 수 있고, 도 2d의 지그(1000D)에 대하여 도시된 바와 같이, 하부 피스(1010D)의 베이스(1012D)에 형성된 정렬 홀(1017)(또는 도시되지 않은 슬리브)에 수용될 수 있다. 상술한 예에 의해 예시된 바와 같이, 본 개시 내용은 정렬 핀 및 대응하는 정렬 홀의 위치 및 개수를 제한하지 않는다.
일부 실시예에서, 패키지 모듈(PM1)이 지그(1000A) 상에 배치된 후, 지그(1000A)의 상부 피스(1040)는, 예를 들어, 도 1i에 도시된 바와 같이, 대응하는 하부 피스(1010) 상에 배치된다. 도 1I 및 도 2a를 참조하면, 지그(1000A)의 상부 피스(1040)의 풋 프린트는 대응하는 베이스(1012)의 풋 프린트와 실질적으로 일치한다. 상부 피스(1040)는 하부 피스(1010) 위로 배치된다. 일부 실시예에서, 상부 피스(1040)를 배치하기 전에, 상부 피스(1040)가 하부 피스(1010)와 수직으로 정렬되어, 상부 피스(1040)의 풋 프린트를 하부 피스(1010)의 풋 프린트와 일치시킨다. 일부 실시예에서, 상부 피스(1040)는 캡(1042) 및 외부 플랜지(1044)를 포함한다. 외부 플랜지(1044)는 캡(1042)의 주변부에 배치될 수 있다. 즉, 외부 플랜지(1044)는 캡(1042)의 에지에 위치될 수 있고, 베이스(1012)를 향해 돌출할 수 있다. 일부 실시예에서, 캡(1042)은 지지 플레이트(1018) 및 그 상에 배치된 패키지 모듈(PM1) 위로 놓인다. 일부 실시예에서, 외부 플랜지(1044)가 수직 방향(예를 들어, Z 방향)을 따라 캡(1042)으로부터 베이스(1012)로 연장되는 경우, 캡(1042)은 풋 프린트를 덮기 위해 직교하는 X 및 Y 방향을 따라 연장하는 것으로 간주될 수 있다. 일부 실시예에서, 외부 플랜지(1044) 및 캡(1042)은 일체로 형성된다. 즉, 외부 플랜지(1044)와 캡(1042)은 둘 사이의 명확한 인터페이스 없이 서로 결합된 단일 부품으로 형성될 수 있다.
일부 실시예에서, 외부 플랜지(1044)는 자석(1020)이 배치되는 베이스(1012)에 도달한다. 일부 실시예에서, 외부 플랜지(1044)는 베이스(1012)의 환형 주변 영역에 대응하여 베이스(1012)와 접촉한다. 일부 실시예에서, 자석(1050)은 자석(1020)에 대응하는 위치에서 외부 플랜지(1044)에 매립된다. 일부 실시예에서, 자석(1020) 및 자석(1050)은 서로 끌어당겨 지도록 극성을 가질 수 있다. 일부 실시예에서, 지그(1000A)의 상부 피스(1040)는 자석(1020, 1050)에 의해 생성된 인력에 의해 하부 피스(1010)에 고정될 수 있다. 일부 실시예에서, 자석(1020)은 인접한 자석(1020)에 대해 상이한 극성을 가질 수 있다. 예를 들어, 일렬로 연속적으로 배열된 3개의 자석(1020)이 주어지면, 중앙 자석(1020)은 다른 2개의 자석(1020)에 대해 반대 극성을 가질 수 있다. 또한, 상부 피스(1040)에서, 대응하는 3개의 자석(1050)은, 중앙 자석(1050)이 중앙 자석(1020)에 끌리고, 다른 2개의 자석(1050)이 다른 2개의 자석(1020)에 끌리도록 극성을 가질 수 있다. 일부 실시예에서, 자석(1020, 1050)의 극상 패턴은 자석(1020, 1050)이 지그(1000A)의 상부 피스(1040)와 하부 피스(1010)를 함께 유지하고, 상부 피스(1040)와 하부 피스(1010) 사이의 정확한 정렬을 보정하도록 채택될 수 있다. 그러나, 본 개시 내용은 그에 제한되지 않는다. 일부 대안적인 실시예에서, 자석(1020, 1050)은 생략될 수 있고, 상부 피스(1040) 및 하부 피스(1010)는 다른 패스너, 예를 들어, 나사 또는 클램프와 같은 기계적 패스너를 통해 함께 유지될 수 있다. 예를 들어, 도 2e에 도시된 지그(1000E)에서, 하부 피스(1010E)의 베이스(1012E)는 환형 주변 영역에 형성된 나사산형 구멍(1020E)을 포함한다. 나사(1050E)는 나사산형 홀(1020E)에 수용될 상부 피스(1040E)의 외부 플랜지(1044E)를 통해 캡(1042E) 위로부터 연장된다. 지그(1000E)의 다른 양태들은 도 2a의 지그(1000A)에 대하여 이전에 설명된 것과 유사할 수 있다.
일부 실시예에서, 외부 플랜지(1044)는 베이스(1012)를 향해 연장하고 베이스(1012) 상에 배치된 플래토우(1014) 및 패키지 모듈(PM1)을 둘러싼다. 일부 실시예에서, 외부 플랜지(1044), 캡(1042) 및 베이스(1012)는 패키지 모듈(PM1)이 수용되는 중공(hollow) 공간을 형성한다. 즉, 패키지 모듈(PM1)은 지그(1000A) 내에 포함될 수 있다. 일부 실시예에서, 개구(1046)는 패키지 모듈(PM1)의 상부 표면이 지그(1000A)에 의해 적어도 부분적으로 노출되도록 캡(1042)을 통해 형성된다. 예를 들어, 반도체 다이(410, 420)의 후방 표면(410r, 420r)은 개구(1046)에 의해 드러난다. 일부 실시예에서, 개구(1046)는 캡(1042)이 여전히 개구(1046)의 에지를 따라 패키지 모듈(PM1)과 접촉하도록 캡(1042)에 형성될 수 있다. 일부 실시예에서, 개구(1046)의 XY 평면에서의 영역은 하부 패키지 모듈(PM1) 및 지지 플레이트(1018)의 스팬(span)보다 작다. 일부 실시예에서, 개구(1046)의 영역의 수직 투영(projection)은 전체적으로 아래에 놓이는 지지 플레이트(1018)에 위치할 수 있다. 일부 실시예에서, 개구(1046)의 영역의 수직 투영은 패키지 개구(1034)에 의해 드러나는 하부 지지 플레이트(1018)의 부분에 전체적으로 위치할 수 있다. 일부 실시예에서, 스프링(1016)의 작용에 의해, 패키지 모듈(PM1)이 개구(1046)의 바닥을 밀봉할 수 있도록 패키지 모듈(PM1)은 캡(1042)에 밀착된다. 예를 들어, 봉지재(500)가 개구(1046)의 에지에서 캡(1042)과 접촉하여 밀착될 수 있다. 그러나, 본 개시 내용은 이에 한정되지 않는다. 예를 들어, 패키지 모듈의 후방 표면이 칩의 후방 표면과 실질적으로 일치하는(예를 들어, 반도체 기판의 후방 표면에 대응하는) 패키지 모듈(도시되지 않음)에서, 칩의 후방 표면의 에지는 칩은 개구(1046) 주위의 캡(1042)과 접촉할 수 있고, 칩의 후방 표면의 나머지 부분은 개구(1046)에 의해 노출될 수 있다. 일부 실시예에서, Z 방향을 따른 외부 플랜지(1044)의 높이는 패키지 모듈(PM1)이 개구(1046)를 밀봉하도록 선택될 수 있다. 일부 실시예에서, 스프링(1016)은 생략될 수 있고, 패키지 모듈(PM1)에 대한 압축력은 패키지 모듈(PM1) 및 외부 플랜지(1044)의 상대적인 높이에 의해 생성될 수 있다. 예를 들어, 도 2f에 도시된 지그(1000F)에서, 지지 플레이트(1018)는 도 2a의 지그(1000A)에서와 같은 스프링 또는 플래토우 없이 베이스(1012F) 상에 직접 형성된다. 패키지 모듈에 대한 압축력은 외부 플랜지(1040F)의 높이를 선택함으로써 조절될 수 있다. 일부 실시예에서, 상부 피스(1040F) 및 하부 피스(1010F)는 지그(1000F)에 의해 생성된 압축력을 추가로 조정하기 위해 베이스(1012F)에 형성된 나사산형 홀(1020F)에 수용된 나사(1050F)에 의해 결합될 수 있다. 그러나, 본 개시 내용은 이에 한정되지 않고, 일부 대안적인 실시예에서, 다른 패스너(예를 들어, 도 2a의 지그(1000A)에서와 같은 자석, 클램프 등)가 사용될 수 있다. 일부 또 다른 대안적인 실시예에서, 패키지 모듈(PM1)을 상부 피스(1040)에 대해 밀착하기 위해 스프링 이외의 다른 탄성 요소가 포함될 수 있다. 예를 들어, 도 2g의 지그(1000G)의 하부 피스(1010G)에 대해 도시된 바와 같이, 고무 패드와 같은 탄성 패드(1016G)가 플래토우(1014)와 지지 플레이트(1018) 사이에 배치될 수 있다. 탄성 패드(1016G)의 탄성 특성은 적절한 미는 힘이 패키지 모듈(PM1)에 작용하도록 선택될 수 있다. 일부 실시예에서, 지그(1000A)에 둘러싸인 패키지 모듈(PM1)의 수만큼 많은 개구(1046)가 있고, 패키지 모듈(PM1) 당 하나의 개구(1046)가 있다.
일부 실시예에서, 지그(1000A)의 하부 피스(1010), 보트(1030) 및 상부 피스(1040)는 임의의 적합한 재료로 독립적으로 형성될 수 있다. 예를 들어, 하부 피스(1010), 보트(1030) 및 상부 피스(1040)를 위한 재료는 독립적으로 스테인리스 스틸, 철, 구리, 티타늄, 기타 금속, 세라믹 재료 또는 제조 공정의 후속 단계들을 견딜 수 있은 임의의 재료를 포함할 수 있다. 일부 실시예에서, 지그(1000A)는 환경 저항을 향상시키고 후속 제조 단계에서 간섭을 감소시키기 위해 양극 산화 또는 패시베이션 처리(예를 들어, 니켈로)를 받을 수 있다.
일부 실시예에서, 후면 배선층(1110)이 도 2j에 도시된 바와 같이 개구(1046)에 의해 노출된 패키지 모듈(PM1)의 상부 표면의 부분 상에 형성된다. 일부 실시예에서, 후면 배선층(1110)은 열전도성 재료, 예를 들어 코발트(Co), 텅스텐(W), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 알루미늄(Al), 지르코늄(Zr), 하프늄(Hf), 니켈(Ni), 은(Ag), 금(Au), 아연(Zn), NiV, 이들의 조합 또는 기타 적합한 금속 재료를 포함할 수 있다. 일부 실시예에서, 후면 배선층(1110)은 스퍼터링 또는 증발(evaporation)과 같은 적절한 증착 공정에 의해 형성된다. 일부 실시예에서, 패키지 모듈(PM1)이 (예를 들어, 스프링(1016)의 작용에 의해) 개구(1046)를 밀봉하기 위하여 캡(1042)에 대해 가압되기 때문에, 후면 배선층(1110)의 재료는 패키지 모듈(PM1)은 삼출(seeping) 없이 패키지 모듈(PM1)의 상부 표면에 선택적으로 형성되고, (예를 들어, 회로 기판(700) 상의) 패키지 모듈(PM1)의 다른 영역에 퇴적된다. 즉, 개구(1046)를 포함하는 상부 피스(1040)는 후면 배선층(1110)의 형성 중에 퇴적 마스크 역할을 하여 후면 배선층(1110)이 필요하지 않은 패키지 모듈(PM1)의 영역을 보호할 수 있다. 일부 실시예에서, 후면 배선층(1110)의 재료는 초기에 지그(1000A)의 상부 피스(1040) 상에뿐만 아니라 개구(1046) 내에 퇴적될 수 있다. 도 1j 및 도 1k를 참조하면, 일부 실시예에서, 패키지 모듈(PM1)은 지그(1000A)로부터 회수될 수 있다. 예를 들어, 지그(1000A)는 상부 피스(1040)를 제거함으로써 개방될 수 있고, 패키지 모듈(PM1)은 개방된 지그(1000A)로부터 피킹될(picked) 수 있다. 일부 실시예에서, 패키지 모듈(PM1)은 추가 접착제 없이 지그(1000A)의 하부 피스(1010)에 간단하게 배치되어 보트(1030)에 의해 제자리에 유지될 수 있다. 이러한 실시예에서, 그 위에 형성된 후면 배선층(1110)을 갖는 패키지 모듈(PM1)은 접착제 재료를 처리하거나 보호 접착제를 제거하는 등의 추가 공정 없이 지그(1000A)로부터 편리하게 회수될 수 있다. 일부 실시예에서, 패키지 모듈(PM1)은 후면 배선층(1110)의 형성 후에 지그(1000A)로부터 회수될 수 있다. 그런 다음, 지그(1000A)는 다른 패키지 모듈(PM1)을 제조하는데 재사용되도록 상부 피스(1040)에 형성된 후면 배선층(1110)의 재료를 제거하기 위해 세정될 수 있다.
도 1l을 참조하면, 일부 실시예에서, 그 다음, 열 인터페이스 재료(thermal interface material(TIM))(1120)가, 예를 들어, 도 1K에 도시된 바와 같이, 후면 배선층(1110) 상에 배치될 수 있다. 일부 실시예에서, TIM(1120)은 접착제 재료이다. 일부 실시예에서, TIM(1120)은 그리스 기반 재료, 상 변화 재료, 겔, 접착제, 폴리머, 금속 재료 또는 이들의 조합을 포함한다. 일부 실시예에서, TIM(1120)은 납-주석 기반 솔더(PbSn), 무연 솔더, 은 페이스트(Ag), 금, 주석, 갈륨, 인듐, 탄소 복합 재료, 그래파이트, 탄소 나노튜브 또는 기타 적합한 열전도성 재료를 포함한다. 일부 실시예에서, TIM(1120)은 겔 유형의 재료이다. 사용되는 재료의 유형에 따라 TIM(1120)은 증착, 라미네이션, 인쇄, 도금 또는 기타 적합한 기술에 의해 형성될 수 있다. 예를 들어, 젤 유형의 재료는 패키지 모듈(PM1) 상에 분배될 수 있다. 일부 대안적인 실시예에서, TIM(1120)은 필름 유형의 재료일 수 있다. 예를 들어, TIM(1120)은 도전성 재료(예를 들어, 탄소 나노튜브, 그래핀 또는 그래파이트)의 시트 또는 베이스 재료에 매립된 충전제(filler)(예를 들어, 분말, 플레이크 형상 입자, 나노튜브, 섬유 등) 같은 도전성 재료와의 복합 필름일 수 있다.
일부 실시예에서, 접착제(1200)는 회로 기판(700)의 외부 에지(700e)에 근접한 회로 기판(700)의 상부 측(700a) 상에 배치된다. 일부 실시예에서, 회로 기판(700)의 외부 에지(700e)는 상부 측(700a)을 반대측에 있는 하부 측(700b)에 연결하는 주변 표면이다. 일부 실시예에서, 접착제(1200)는 회로 기판(700)의 외부 에지(700e)의 프로파일을 따르는 프레임을 형성한다. 예를 들어, 회로 기판(700)이 직사각형 풋 프린트를 갖는 경우, 접착제(1200)는 직사각형 프레임의 형상을 가질 수 있다. 유사하게, 회로 기판(700)이 원형 풋 프린트를 갖는 경우, 접착제(1200)는 원형 프레임의 형상을 가질 수 있다. 일부 실시예에서, 접착제(1200)의 다수의 부분이 회로 기판(700) 상에 배치된다. 즉, 접착제(1200)에 의해 형성된 프레임은 불연속적일 수 있어, 접착제(1200)의 연속된 부분들 사이에서 회로 기판(700)이 노출되는 갭을 제공한다. 패키징된 다이(10) 및 수동 소자(900)는 접착제(1200)에 의해 형성된 프레임 내에 배치된다. 일부 실시예에서, 접착제(1200)는 열경화성 접착제, 광경화성 접착제, 열전도성 접착제, 열경화성 수지, 방수 접착제, 라미네이션 접착제 또는 이들의 조합을 포함한다. 일부 실시예에서, 접착제(1200)는 열전도성 접착제를 포함한다. 일부 실시예에서, 접착제(1200)는 그 위에 솔더 페이스트(도시되지 않음)가 퇴적된 금속층(도시되지 않음)을 포함한다. 사용되는 재료의 유형에 따라, 접착제(1200)는 증착, 라미네이션, 인쇄, 도금 또는 임의의 다른 적합한 기술에 의해 형성될 수 있다.
도 1m은 본 개시 내용의 일부 실시예에 따른 반도체 패키지(SP10)의 단면도이다. 일부 실시예에서, 반도체 패키지(SP10)를 제조하는 것은 회로 기판(700) 상에, 예를 들어, 도 1l에 도시된 구조 상에, 금속 커버(1300)를 배치하는 것을 포함한다. 일부 실시예에서, 금속 커버(1300)는 도전성 재료로 이루어질 수 있다. 예를 들어, 금속 커버(1300)는 구리와 같은 금속 물질을 포함할 수 있다. 일부 실시예에서, 금속 커버(1300)는 회로 기판(700) 상에 설치되기 전에 환경 저항을 향상시키기 위해 양극 산화 또는 패시베이션 처리(예를 들어, 니켈로)를 받을 수 있다. 일부 실시예에서, 금속 커버(1300)의 풋 프린트는 회로 기판(700)의 풋 프린트와 실질적으로 일치한다. 일부 실시예에서, 금속 커버(1300)는 덮개(1310) 및 플랜지(1320)를 포함한다. 금속 커버(1300)는 회로 기판(700) 위로 배치된다. 일부 실시예에서, 금속 커버(1300)를 배치하기 전에, 금속 커버(1300)는 회로 기판(700)과 수직으로 정렬되고 금속 커버(1300)의 풋 프린트는 회로 기판(700)의 풋 프린트와 일치한다. 플랜지(1320)는 덮개(1310)의 주변부에 배치될 수 있다. 즉, 플랜지(1320)는 덮개(1310)의 에지에 위치될 수 있고, 회로 기판(700)을 향해 돌출한다. 일부 실시예에서, 덮개(1310)는 회로 기판(700) 및 반도체 패키지(200) 위로 배치된다. 일부 실시예에서, 플랜지(1320)가 수직 방향(예를 들어, Z 방향)을 따라 덮개(1310)로부터 회로 기판(700)으로 연장하는 경우, 덮개(1310)는 X 및 Y 방향을 따라 연장하여 회로 기판(700)의 풋 프린트를 덮는 것으로 간주될 수 있다. 일부 실시예에서, 플랜지(1320) 및 덮개(1310)는 일체로 형성된다. 즉, 플랜지(1320)와 덮개(1310)는 둘 사이의 명확한 인터페이스 없이 서로 결합된 단일 부품으로 형성될 수 있다. 일부 실시예에서, 플랜지(1320)는 회로 기판(700)을 향해 연장하고 패키징된 다이(10) 및 수동 소자(900)를 둘러싼다. 일부 실시예에서, 플랜지(1320)는 접착제(1200)가 배치되는 회로 기판(700)에 도달한다. 접착제(1200)는 플랜지(1320)를 회로 기판(700)에 고정할 수 있다. 일부 실시예에서, 접착제(1200)는 플랜지(1320)가 회로 기판(700)과 접촉할 것으로 예상되는 회로 기판(700) 상에서만 배치된다. 일부 실시예에서, 후면 배선층(1110), TIM(1120) 및 금속 커버(1300)는 반도체 패키지(SP10)의 사용 중에 생성되는 열의 소산을 촉진할 수 있다.
상술한 개시 내용에 의해 예시된 바와 같이, 일부 실시예에서, 패키징된 다이(10)는 초기에 재구성된 웨이퍼의 형태로 처리될 수 있고, 후면 배선층(1110)은 패키징된 다이(10)가 재구성된 웨이퍼로부터 개별화되고(singulated) 회로 기판(700)에 연결되어 패키지 모듈(PM1)(예를 들어, 도 1g에 도시된 바와 같이)을 형성한 후에 형성될 수 있다. 패키징된 다이(10)가 개별화되거나 회로 기판(700)에 연결될 때 후면 배선층(1110)이 아직 형성되지 않기 때문에, 후면 배선층(1110)을 위한 재료는 쏘잉(sawing) 또는 리플로우 공정 중에 재료 거동에 대해 더 적은 관심을 가지고 선택될 수 있다. 따라서, 후면 배선층(1110)의 재료는, 예를 들어 재료의 열 소산 특성에 대해 더 고려하여, 더 넓은 범위의 후보로부터 선택될 수 있다. 일부 실시예에서, 패키지 모듈(PM1)은 후면 배선층(1110)의 형성 중에 퇴적 마스크로 사용될 수 있는 반도체 제조를 위한 지그(1000A)(예를 들어, 도 2a에 도시됨)에 배치될 수 있다. 이렇게 함으로써, 지그(1000A)는 후면 배선층(1110)의 성막이 필요하지 않거나 바람직하지 않은 패키지 모듈(PM1)의 표면을 보호할 수 있다. 일부 실시예에서, 지그(1000A)의 하부 피스(1010) 및 상부 피스(1040)는 쌍을 이룬 자석(1020, 1050)(또는 다른 기계적 패스너)의 작용에 의해 함께 유지될 수 있어, 지그(1000A)의 조립 및 분해가 추가적인 경화, 처리 또는 세척 단계 없이 수행될 수 있다. 따라서, 반도체 패키지(SP10)의 제조 공정가 단순화될 수 있어, 공정 수율을 높이고 제조 비용을 절감할 수 있다.
도 4는 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그(1400)의 개략적인 사시도이다. 지그(1400)는 도 2a의 지그(1000A)와 유사한 구조를 가진다. 도 2a의 지그(1000A)와 도 4의 지그(1400)의 차이는, 도 4의 지그(1400)가 더 큰 반도체 패키지(예를 들어, 더 큰 풋 프린트를 갖는 반도체 패키지)를 제조하는데 적합하다는 것이다. 따라서, 지그(1400, 1000A)의 하부 피스(1410, 1010)가 실질적으로 동일한 풋 프린트를 갖더라도(XY 평면에서 동일한 공간을 차지하더라도), 더 적지만(예를 들어, 8개가 아닌 4개) 더 큰 플래토우(1414)가 지그(1400)의 베이스(1412) 상에 형성된다. 유사하게, 보트(1430)는 본체(1432)에 형성된 패키지 개구(1434)가 더 적지만, 패키지 개구(1434)의 크기(예를 들어, X 및 Y 방향을 따르는 크기 DX 및 DY)는 도 2a의 패키지 개구(1034)의 대응하는 크기보다 클 수 있다. 유사하게, 상부 피스(1440)는 캡(1442)에 형성된 더 적지만 더 큰 개구(1446)를 포함한다. 지그(1400)와 도 2a의 지그(1000A) 사이의 다른 차이는 지지 플레이트(1412)가 아니라 베이스(1412) 상에 형성되는 정렬 핀(1419)에 있다. 예를 들어, 정렬 핀(1419)은 베이스(1412)의 환형 주변 영역의 4개의 내부 코너에 위치된다. 결과적으로, 4개의 정렬 홀(1436)은 보트(1430)의 본체(1432) 내에 형성된다. 2개의 지그(1000A, 1400)의 다른 양태는 이전에 설명된 것과 동일할 수 있다. 예를 들어, 스프링(1416)의 어레이가 플래토우(1414)와 지지 플레이트(1418) 사이에 배치되고 자석(1420)이 베이스(1412), 예를 들어 환형 주변 영역에 매립되어, 하부 피스(1440)의 외부 플랜지(1444)에 매립된 자석(1450)과의 상호 작용에 의해 상부 피스(1440)와 하부 피스(1410)를 함께 유지한다.
도 5는 본 개시 내용의 일부 실시예에 따른 반도체 패키지를 제조하기 위한 지그(1500)의 개략적인 사시도이다. 지그(1500)는 도 2a의 지그(1000A)와 유사한 구조를 가진다. 도 2a의 지그(1000A)와 도 5의 지그(1500)의 차이는, 도 5의 지그(1500)가 더 큰 반도체 패키지(예를 들어, 더 큰 규모의 반도체 패키지)를 제조하는데 적합하다는 것이다. 따라서, 지그(1500, 1000A)의 하부 피스(1510, 1010)가 실질적으로 동일한 풋 프린트를 갖더라도(XY 평면에서 동일한 공간을 차지하더라도), 지그(1500)는 단일 지지 플레이트(1515)를 포함한다. 일부 실시예에서, 지지 플레이트(1515)는, 선택적으로는, 도 2a의 지지 플레이트(1018)와 관련하여 위에서 논의된 바와 유사하게, 스프링 또는 다른 탄성 요소(도시되지 않음) 상에 배치된다. 일부 대안적인 실시예에서, 지지 플레이트(1515)는 베이스(1512) 상에 직접 배치되고, 심지어 베이스(1512)와 일체로 형성될 수도 있다. 일부 실시예에서, 지그(1500)의 하부 피스(1510)는 (도 2a의 플래토우(1014)와 같은) 플래토우를 포함하지 않는다. 오히려, 베이스(1512)는 지지 플레이트(1515)에 대응하는 것보다 환형 주변 영역에서 더 큰 두께를 가지므로, 지지 플레이트(1515)가 위치하는 리세스(1518)가 형성된다. 탄성 요소(들)(도시되지 않음)는, 포함되는 경우, 지지 플레이트(1515)를 유지하기 위해 리세스(1518)의 바닥에 배치된다. 일부 실시예에서, 지그(1500)는 (도 2a의 보트(1030)와 같은) 보트를 포함하지 않는다. 일부 실시예에서, 지지 플레이트(1515)가 리세스(1518) 내에 위치되기 때문에, 패키지 모듈(도시되지 않음)이 지그(1500) 내에 배치될 때, 리세스(1518)는 패키지 모듈을 제자리에 유지할 수 있다. 그러나, 본 개시 내용은 이에 한정되지 않고, 일부 대안적인 실시예에서, 예를 들어 지그(1500)를 상이한 크기의 반도체 패키지를 제조하는 것 및/또는 다수의 반도체 패키지를 함께 제조하는 것에 맞추도록, 보트(도시되지 않음)가 또한 지그(1500)에 포함될 수 있다. 일부 실시예에서, 보트는 리세스(1518)에 수용될 수 있어, 추가 정렬 메커니즘이 포함될 필요가 없다. 그러나, 본 개시 내용은 이에 한정되지 않으며, 일부 대안적인 실시예에서, 정렬 메커니즘(예를 들어, 핀 및 대응하는 홀)이 또한 포함될 수 있다. 일부 실시예에서, 상부 피스(1540)는 상부 피스(1040)와 유사한 구조를 갖지만, 캡(1542)에 더 적은(예를 들어, 단일) 개구(1546)를 포함하기 위한 것이다. 일부 실시예에서, 후면 배선층 및/또는 TIM의 형성 중에 상이한 크기의 패키지 모듈이 지그(1500) 내에 배치되어 개구(1446)를 여전히 밀봉할 수 있도록, 지그(1500)에는 개구(1456)의 크기 또는 개수에 대하여 상이한 다수의 상부 피스(1440)가 제공될 수 있다. 지그(1500)의 다른 양태는 도 2a의 지그(1000A)에 대해 이전에 설명된 바와 유사할 수 있다. 예를 들어, 자석(1520)이 베이스(1512), 예를 들어 환형 주변 영역에 매립되어, 하부 피스(1540)의 외부 플랜지(1544)에 매립된 자석(1550)과의 상호 작용에 의해 상부 피스(1540)와 하부 피스(1510)를 함께 유지한다.
본 개시 내용의 일부 실시예에서, 도 2a 내지 도 2g, 도 4 및 도 5의 지그(1000A-G, 1400, 1500)의 특징은 다양한 방식으로 결합될 수 있다. 예를 들어, 지그(1000A-G 또는 1400)에 대해 논의된 바와 같이 다수의 패키지 모듈이 동일한 지그 내에서 제조될 때에도, 지지 플레이트(1018 또는 1418)는 지그(1500)에 대하여 논의된 바와 같이 각각의 베이스(1012, 1412)의 리세스 내에 배치될 수 있다. 유사하게, 도 5의 지그(1500)에서와 같이 지지 플레이트가 베이스의 리세스 내에 수용될 때에도, 1019 또는 1419와 같은 정렬 핀이 지지 플레이트 상에 포함될 수 있다. 추가의 예로서, 도 2e 및 도 2f의 지그(1000E, 1000F)에 대해 전술된 바와 같이, 지그(1400. 1500)에 대하여 대안적인 체결 수단이 사용될 수 있다. 또한, 지그(1000A-E, 1400 또는 1500) 중 어느 하나에서, 스프링은 도 2g의 탄성 패드(1016G)와 같은 다른 탄성 요소로 대체될 수 있다.
도 6a 내지 6a. 도 6c는 본 개시 내용의 일부 실시예에 따른 반도체 패키지(SP20)의 제조 공정 중에 생성된 구조물의 개략적인 단면도이다. 도 7은 반도체 패키지(SP20)의 제조에 사용되는 지그(1600A)의 개략적인 사시도이다. 도 6a에서, TIM(1120)이 형성된 본 개시 내용의 일부 실시예에 따른 패키지 모듈(PM2)이 도시된다. 패키지 모듈(PM2)은 도 1g의 패키지 모듈(PM1)과 관련하여 이전에 논의된 것과 유사한 구조를 가질 수 있고, 도 1a 내지 도 1g를 참조하여 전술된 바와 유사한 공정에 따라 제조될 수 있다. 일부 실시예에서, 도 6a의 구조는 반도체 다이(410, 420)의 후방 표면(410r, 420r)에 TIM(1120)을 형성하고, 회로 기판(700)의 상부 측(700a)에 접착제(1200)를 배치함으로써 도 1g의 구조로부터 획득될 수 있다.
일부 실시예에서, 도 6a 및 도 6b를 참조하면, 금속 커버(1300)는 지그(1600A)를 사용하여 회로 기판(700)에 본딩될 수 있다. 예를 들어, 금속 커버(1300)는 플랜지(1320)가 접착제(1200)와 접촉하는 상태로 회로 기판(700) 상에 배치될 수 있다. 금속 커버(1300)가 접착제와 접촉하면, 접착제(1200)는 예를 들어, 50 내지 200℃ 사이의 온도로, 예를 들어 10초 내지 900초 범위의 시간 중에 사전 경화될 수 있다. 일부 실시예에서, 사전 경화 단계 중에, TIM(1120)의 Z 방향을 따르는 두께가 결정될 수 있다. 유사하게, 사전 경화 단계는 결과적인 반도체 패키지의 휨(warpage)을 결정할 수 있다.
도 7은 지그(1600A)의 개략적인 사시도이다. 도 6b 및 도 7을 참조하면, 일부 실시예에서, 금속 커버(1300)가 위에 있는(선택적으로는, 위에 사전 결합된) 패키지 모듈(PM2)이 지그(1600A)의 하부 피스(1610) 상에 배치될 수 있다. 일부 실시예에서, 지그(1600A)의 하부 피스(1610)는 베이스(1611)를 포함하고, 선택적으로, 플래토우(1613)를 포함한다. 패키지 모듈(PM2)은 플래토우(1613)가 형성될 때 플래토우(1613) 상의 베이스(1611)의 중심 영역에 배치된다. 플래토우(1613)는 베이스(1611)의 환형 주변 영역에 의해 둘러싸일 수 있다. 일부 실시예에서, 패키지 모듈(PM2)은 회로 기판(700)이 하부 피스(1610)와 접촉하는 상태로 배치된다. 그 다음, 패키지 모듈(PM2) 및 금속 커버(1300)가 지그(1600A)의 작용에 의해 압축되는 방식으로, 지그(1600A)의 상부 피스(1620)가 지그(1600A)의 하부 피스(1610)에 배치되고 그에 고정된다. 일부 실시예에서, 상부 피스(1620)는 패키지 모듈(PM2) 및 금속 커버(1300) 위에 놓이는 캡(1621)과, 캡(1621)의 주변에 배치된 외부 플랜지(1622)를 포함한다. 일부 실시예에서, 외부 플랜지(162)는 베이스(1611)의 환형 주변 영역을 덮는다. 일부 실시예에서, 외부 플랜지(1622)의 Z 방향을 따른 두께는 캡(1621)의 Z 방향을 따른 두께보다 클 수 있다. 즉, 상부 피스(1620)는 캡(1621)에 대응하여 리세스를 제공할 수 있다. .
스프링(1623)의 어레이는 상부 피스(1620)의 리세스에 배치될 수 있다. 일부 실시예에서, 스프링(1623)의 한 단자는 캡(1621)에 부착되고 스프링(1623)의 다른 단자는 강성 플레이트(1624)에 부착된다. 일부 실시예에서, 강성 플레이트(1624) 당 대략 0개 내지 200개의 스프링(1623)이 있다. 일부 실시예에서, 강성 플레이트(1624)는 탄성 패드(1625) 및 스프링(1623)에 대해 반대쪽에 순차적으로 적층된 박리층(1626)을 가진다. 일부 실시예에서, 탄성 패드(1625)는 폴리에테르이미드(PEI) 또는 폴리에테르 에테르 케톤(PEEK), (메트)아크릴 수지, 에폭시 수지 또는 이들의 조합 등과 같은 열가소성 수지를 포함할 수 있다. 일부 실시예에서, 도 8의 지그(1600B)에 대하여 도시된 바와 같이, 탄성 패드(1625B)는 상술한 수지(16252) 중 하나 이상에 분산된 탄소계 충전제(16251)를 더 포함할 수 있다. 일부 실시예에서, 탄소계 충전제(16251)는 다이아몬드, 그래파이트, 비정질 탄소, 또는 이들의 조합 중 임의의 하나일 수 있다. 일부 대안적인 실시예에서, 탄성 패드(1625)는, 예를 들어, 그래파이트, 비정질 탄소 또는 탄소 나노튜브를 포함하는 탄소계 재료로 형성될 수 있다. 예를 들어, 도 9a에서, 본 개시 내용의 일부 실시예에 따른 지그(1600C)의 강성 플레이트(1624) 및 탄성 패드(1625C)가 개략적으로 도시된다. 지그(1600C)에서, 탄성 패드(1625C)는 수지(16252)에 분산된 탄소 나노튜브(16253)를 포함하고, 수지(16252)는, 예를 들어, 위에 열거된 재료로부터 선택될 수 있다. 일부 대안적인 실시예에서, 탄성 패드(1625D)는, 도 9b에서 지그(1600D)에 대하여 도시된 바와 같이, 수지에 분산되지 않고 강성 플레이트(1624)에 부착된 탄소 나노튜브(16253)에 의해 형성될 수 있다. 탄소 나노튜브(16253)는 한 단부에서 강성 플레이트(1624)에 부착되고, 반대 단부에서 박리층(1626)에 부착될 수 있다. 즉, 탄소 나노튜브(16253)는 강성 플레이트(1624) 및 박리층(1626)의 주 연장 평면에 수직으로 배향될 수 있다. 일부 대안적인 실시예에서, 도 9c의 지그(1600E)에 대하여 도시된 바와 같이, 탄성 패드(1625)는 모두 탄소 나노튜브(16253)에 의해 형성될 수 있다. 탄소 나노튜브(16253)는 강성 플레이트(1624)와 박리층(1626) 사이에 끼워진 강성 플레이트(1624)의 주 연장 평면 상에서 서로 평행하게 놓여 배치될 수 있다. 즉, 탄소 나노튜브(16253)는 길이 치수를 따라 벽이 일측에서 강성 플레이트(1624)와 접촉하고 반대측에서 박리층(1626)과 접촉하는 상태로 배치될 수 있다. 일부 실시예에서, 강성 플레이트(1624) 및 탄성 패드(1625)는 스프링(1623)의 작용에 의해 금속 커버(1300)에 압력을 가한다. 일부 대안적인 실시예에서, 스프링 이외의 탄성 요소가 강성 플레이트(1624)와 캡(1621) 사이에 배치될 수 있다. 예를 들어, 도 10a에 도시된 지그(1600F)에서, 상부 피스(1620F)는 캡(1621)과 강성 플레이트(1624) 사이에 배치된 압축 가능한 패드(1623F)를 포함한다. 도 10b의 지그(1600G)에 대하여 도시된 바와 같이, 강성 플레이트(1624)는 캡(1621)에 직접 연결될 수 있고, 패키지 모듈(PM2)에 대한 압력은 상부 피스(1620G)와 하부 피스(1610)의 거리를 설정함으로써 조절될 수 있다. 금속 커버(1300)가 탄성 패드(1625)에 부착될 가능성을 방지하거나 감소시키기 위하여, 박리층(1626)이 포함된다. 일부 실시예에서, 박리층(1626)은 폴리이미드, (메트)아크릴레이트 또는 에폭시 수지와 같은 폴리머 재료를 포함할 수 있다. 일부 실시예에서, 클램핑 힘은 적절한 스프링(또는 탄성) 상수의 스프링(1623)(또는 패드(1623F))을 선택함으로써 제어될 수 있다. 일부 실시예에서, 강성 플레이트(1624), 고무 패드(1625) 및 박리층(1626)은 XY 평면에서 금속 커버(1300)와 유사한 풋 프린트를 가지며, 따라서 상부 피스(1620)가 실질적으로 균일한 압력을 가할 수 있다. 일부 실시예에서, 상부 피스(1620)는, 예를 들어 나사산형 나사(1630)를 통해, 하부 피스(1610)에 조여진다. 일부 실시예에서, 나사(1630)가 삽입되는 외부 플랜지(1622)에 관통 홀(1628)이 형성된다. 나사(1630)의 나사산형 단부는 하부 피스(1610)의 환형 주변 영역에 형성된 나사산형 블라인드(blind) 홀(1615)에 수용된다. 나사(1630)의 캡은 선택적으로 개재하는 와셔(1640)와 함께 외부 플랜지(1622)에 놓인다. 와셔(1640)는 조여질 때 나사(1630)가 외부 플랜지(1622)를 맞물지 않도록 방지할 수 있다. 나사(1630)의 조임량을 조절함으로써, 상부 피스(1620)에 의해 하부 피스(1610)에 가하는 가압력을 설정할 수 있다.
일부 실시예에서, 정렬 및 높이 조절 메커니즘이 베이스(1611) 및 외부 플랜지(1622)의 환형 주변 영역에 배치된다. 예를 들어, 높이 설정 슬리브(1617)가 나사를 수용하기 위해 나사산형 블라인드 홀(1615) 주위에 형성될 수 있다. 높이 설정 슬리브(1617)는 나사(1630)가 나사산형 블라인드 홀(1615)에 수용되기 전에 통과하는 중공 채널일 수 있다. 높이 설정 슬리브(1617)는 지그(1600A)의 상부 피스(1620)와 지그(1600A)의 하부 피스(1610) 사이의 거리를 설정하기 위해 나사(1630)가 조여질 때 상부 피스(1620)에 의해 가해진 압력을 견딜 수 있는 강성 재료로 이루어질 수 있다. 일부 실시예에서, 정렬 핀(1619)은, 예를 들어 환형 주변 영역의 코너에서, 하부 피스(1610) 상에 형성된다. 일부 실시예에서, 정렬 핀(1619)은 외부 플랜지(1622)에 형성된 정렬 슬리브(1627)에 수용될 수 있다. 일부 대안적인 실시예에서, 정렬 핀(1619)은 외부 플랜지(1622)에 형성된 정렬 홀(도시되지 않음)에 수용될 수 있다. 실시예에서, 정렬 홀은 블라인드 홀이다. 일부 대안적인 실시예에서, 정렬 홀은 관통 홀이다.
일부 실시예에서, 지그(1600A)의 하부 피스(1610) 및 상부 피스(1620)는 임의의 적합한 재료로 독립적으로 형성될 수 있다. 예를 들어, 하부 피스(1610) 및 상부 피스(1620)를 위한 재료는 독립적으로 스테인리스 스틸, 철, 구리, 티타늄, 기타 금속, 세라믹 재료 또는 제조 공정의 후속 단계를 견딜 수 있은 임의의 재료를 포함할 수 있다. 일부 실시예에서, 지그(1600A)는 환경 저항을 향상시키고 후속 제조 단계에서 간섭을 감소시키기 위해 양극 산화 또는 패시베이션 처리(예를 들어, 니켈로)를 받을 수 있다.
일부 실시예에서, 패키지 모듈(PM2) 및 금속 커버(1300)는 접착제(1200) 및 TIM(1120)의 경화 중에 지그(1600A)에 유지될 수 있다. 일부 실시예에서, 전술된 메커니즘에 따라 지그(1600A)의 작용에 의해, 경화 단계 중에 금속 커버(1300) 및 패키지 모듈(PM2)에 압력이 가해진다. 일부 실시예에서, 경화는 대략 0.1 내지 150 kgf의 클램핑 힘으로 125 내지 150℃ 범위의 온도에서 수행될 수 있다. 일부 실시예에서, 스프링(1623)은 금속 커버(1300)에 가해지는 힘의 균일성을 증가시킬 수 있다. 일부 실시예에서, 높이 설정 슬리브(1617)는 가해지는 힘의 균일성을 증가시킬 수 있다. 경화 후, 예를 들어 나사(1630)를 풀고 상부 피스(1620)를 제거함으로써 지그(1600A)가 개방될 수 있고, 반도체 패키지(SP20)(예를 들어, 도 6c에 도시됨)가 회수될 수 있다. 일부 실시예에서, 경화 단계 중에 반도체 패키지(SP20)를 지그(1600A)에 유지함으로써, TIM(1120)과 금속 커버(1300) 사이의 접촉 면적이 증가할 수 있다. 일부 실시예에서, 접촉 면적은, 예를 들어 초음파로, 반도체 패키지(SP20)를 스캐닝함으로써 측정될 수 있다. 일부 실시예에서, 증가된 접촉 면적은 반도체 패키지(SP20)의 열 성능을 향상시킬 수 있다. 예를 들어, 초음파 스캔에 의해 측정된 금속 커버(1300)의 본딩 후의 TIM(1120)의 면적 커버리지는 지그(1600A)가 사용되지 않는 경우에 비해 대략 40% 증가할 수 있다. 일부 실시예에서, 금속 커버(1300)를 본딩하기 위하여 지그(1600A)를 사용할 때 관찰되는 TIM(1120)의 면적 커버리지는 100%에 가까울 수 있으며, 예를 들어 대략 99%일 수 있다. 일부 실시예에서, 반도체 패키지(SP20)의 안정성도 증가할 수 있다. 예를 들어, 경화 단계에서 지그(1600A)가 사용될 때, 응력 시험이 반도체 패키지(SP20)에 수행된 후, TIM(1120) 및 금속 커버(1300)의 더 적은 박리가 관찰될 수 있다. 예를 들어, 지그(1600A)와 같은 지그를 사용하여 제조된 반도체 패키지에 대하여, 대략 3%의 TIM(1120)의 면적 커버리지의 감소가 관찰될 수 있다. 이에 비해, 지그(1600A)와 같은 지그를 사용하지 않고 제조된 패키지에 대하여, 원래 값의 대략 30%의 면적 커버리지 감소가 유사한 응력 시험의 수행에 따라 관찰될 수 있다. 일부 실시예에서, 지그(1600A)의 사용은 자동화 된 공정과 호환 가능하다. 즉, 지그(1600A)의 조립 및 분해는, 예를 들어, 인간의 개입 없이 자동화된 방식으로 수행될 수 있다.
도 7에서 지그(1600A)가 단일 패키지 모듈용으로 설계되는 것으로 도시되지만, 본 개시 내용은 이에 한정되지 않는다. 예를 들어, 스프링(1623) 또는 압축 가능한 패드(1623F)의 다수의 어레이가 캡(1621)에 부착될 수 있고, 각각의 어레이는 전용 강성 플레이트(1624), 탄성 패드(1625) 및 박리층(1626)에 연결될 수 있다. 대응하는 플래토우(1613)가 베이스 상에 형성될 수 있다. 일부 실시예에서, 전술된 여러 실시예의 특징은 적절하게 결합될 수 있다. 예를 들어, 도 7 내지 도 9b의 탄성 패드(1625, 1625B-E) 중 어느 하나가 도 2g의 탄성 패드(1016g)로서 사용될 수 있다. 다른 예로서, 도 2a 내지 도 2g 및 도 4의 지그(1000A-G, 1400)의 보트(1030, 1030B, 1030C, 1030D, 1430)와 유사한 보트(도시되지 않음)가 패키지 모듈(들)을 제자리에 유지하기 위하여 도 7 내지 도 10b의 지그(1600A-G)의 하부 피스(1610)에 선택적으로 포함될 수 있다. 더욱이, 본 개시 내용이, 도 7 내지 도 10b)의 지그(1600A-G)와는 다른 반도체 패키지(예를 들어, 도 1m의 반도체 패키지(SP10) 및 도 6c의 반도체 패키지(SP20))에 대하여, 도 2a 내지 2g의 지그(1000A-G)와 도 4 및 도 5의 지그(1400, 1500)를 제시하였지만, 본 개시 내용은 이에 한정되지 않는다. 일부 실시예에서, 지그(1000A-G, 1400 또는 1500) 중 하나와 같은 제1 지그는 패키지 모듈의 상부 표면 상에 후면 배선층(1100)을 형성하기 위해 사용될 수 있고, 지그(1600A-G) 중 하나와 같은 제2 지그가 금속 커버의 후속 부착 중에 사용될 수 있다.
도 11a 내지 도 11f는 본 개시 내용의 일부 실시예들에 따른 반도체 패키지(SP30)의 제조 방법 중에 형성된 구조의 개략적인 단면도이다. 반도체 패키지(SP30)의 제조는 반도체 패키지(SP10, SP20)에 대해 이전에 논의된 것과 유사할 수 있으며, 다음에서 명시적으로 다루지 않은 양태는 유사하다고 간주될 수 있다. 도 11a에서, 패키지 모듈(PM3)이 제공된다. 일부 실시예에서, 패키지 모듈(PM3)은 패키징된 다이(12)를 회로 기판(700)에 본딩함에 따라 형성될 수 있다. 일부 실시예에서, 패키징된 다이(12)는, 예를 들어, 마이크로 범프(1740)에 의해, 인터포저(1730)에 본딩된 반도체 다이(1710, 1720)를 포함하는 칩-온-웨이퍼(Chip-on-Wafer) 패키지이다. 반도체 다이(1710, 1720)는 이전에 설명된 반도체 다이(410, 420)(예를 들어, 도 1d에 예시됨)와 유사한 구조를 가질 수 있고, 그와 유사한 기능을 수행할 수 있다. 일부 실시예에서, 반도체 다이(1710, 1720)는, 각각의 컨택 패드(1713, 1723) 및 컨택 포스트(1717, 1727)(포함되는 경우)가 인터포저(1730)를 향하여 지향되는 상태로 인터포저(1730) 상에 배치된다. 인터포저(1730)는 유전체 층(1732) 및 유전체 층(1732)을 통해 연장하는 도전성 패턴(1733)을 포함하는 상호 연결층(1731)을 포함할 수 있다. 마이크로 범프(1740)는 도전성 패턴(1733)을 도전성 패드(1713, 1723) 또는 도전성 포스트(1717, 1727)에 연결할 수 있다. 상호 연결층(1731)은 관통 반도체 비아(through semiconductor via(TSV))(1737)이 통과하여 연장하는 반도체 기판(1735) 상에 형성될 수 있다. 컨택 패드(1739)는 반도체 다이(1710, 1720)에 대해 반도체 기판(1735)의 반대쪽에 배치될 수 있다. TSV(1737)는 도전성 패턴(1733)과 컨택 패드(1739) 사이에 전기적 연결을 설정할 수 있다. 언더필(1750)의 하나 이상의 부분이 마이크로 범프(1740)를 둘러싸도록 반도체 다이(1710, 1720)와 인터포저(1730) 사이에 배치될 수 있다. 봉지재(1760)가 인터포저(1730) 상에 형성되어 반도체 다이(1710, 1720) 및 언더필(1750)을 횡 방향으로 감쌀 수 있다. 일부 실시예에서, 반도체 다이(1710, 1720)의 후방 표면(1710r, 1720r) 및 봉지재(1760)의 상부 표면(1760t)은 Z 방향을 따라 실질적으로 동일한 레벨의 높이에 있다. 일부 실시예에서, 반도체 다이(1710, 1720)가 위에 배치된 인터포저(1730)는 회로 기판(700) 상에 배치되고, 예를 들어 연결 단자(1800)를 통해, 회로 기판(700)에 연결된다. 언더필(800)은 연결 단자(1800)를 둘러싸도록 패키징된 다이(12)와 회로 기판(700) 사이에 배치될 수 있다. 일부 실시예에서, 수동 소자(900)는 패키징된 다이(12)에 대해 회로 기판(700)의 동일한 측(700a) 상에 배치된다.
도 11b에서, 도 1h 및 1i를 참조하여 이전에 논의된 것과 유사하게, 하나 이상의 패키지 모듈(PM3)이 지그(1000A) 내에 배치된다. 간단히 말하면, 패키지 모듈(PM3)은 지그(1000A)의 하부 피스(1010) 상에, 예를 들어 지지 플레이트(1018) 당 하나의 패키지 모듈(PM3)이 배치된다. 패키지 모듈(PM3)은 회로 기판(700)이 하부 피스(1010)를 향하여 지향된 상태로 하부 피스(1010)에 배치된다. 보트(1030)는 패키지 모듈(PM3)을 하부 피스(1010)에 제자리에 유지하는 데 도움을 줄 수 있다. 전술된 것과 유사하게, 지그(1000A)의 상부 피스(1040)는, 예를 들어 각각 하부 피스(1010)의 베이스(1012) 및 상부 피스(1040)의 외부 플랜지(1044)에 매립된 쌍을 이룬 자석(1020, 1050)을 통해, 하부 피스(1010)에 제거 가능하게 고정된다. 패키지 모듈(PM3)에 대하여도, 반도체 다이(1710, 1720)의 후방 표면(1710r, 1720r)은 상부 피스(1040)의 캡(1042)에 형성된 개구(1046)에 의해 노출된다. 일부 실시예에서, 패키지 모듈(PM3)은, 캡(1042)이 패키지 모듈(PM3)의 봉지재(1760)와 접촉하여 개구(1046)의 바닥을 밀봉할 수 있도록, 상부 피스(1040)에 대하여 가압된다.
도 1c에서, 후면 배선층(1110)이 개구(1046) 내에서 반도체 다이(1710, 1720)의 후방 표면(1710r, 1720r) 상에, 그리고 가능하게는, 봉지재(1760) 상에 형성된다. (예를 들어, 스프링(1016)의 작용에 의해) 개구(1046)를 밀봉하기 위하여 패키지 모듈(PM3)이 캡(1042)에 대하여 가압되기 때문에, 후면 배선층(1110)의 재료는 삼출(seeping) 없이 패키지 모듈(PM3)의 상부 표면에 선택적으로 형성되고, (예를 들어, 회로 기판(700) 상의) 패키지 모듈(PM3)의 다른 영역에 퇴적된다. 도 11c 및 11d를 참조하면, 일부 실시예에서, 패키지 모듈(PM3)이 지그(1000A)로부터 회수되고, 그 다음, TIM(1120)이 후면 배선층(1110) 상에 배치된다. 일부 실시예에서, 회로 기판(700)의 외부 에지(700e)에 근접한 회로 기판(700)의 상부 측(700a) 상에 배치된다.
도 11e에서, 금속 커버(1300)가 회로 기판(700) 상에 배치되어 접착제(1200) 및 TIM(1120)과 접촉한다. (가능하게는, 사전 본딩된) 금속 커버(1300)를 갖는 패키지 모듈(PM3)이 지그(1600A)와 같은 지그의 하부 피스(1610) 상에 배치된다. 지그(1600A)의 상부 피스(1620)는, 도 6b 및 도 6c를 참조하여 전술된 것과 유사하게, 접착제(1200)를 경화시키면서 압력을 가하도록 패키지 모듈(PM13)을 클램핑하기 위해 하부 피스(1610) 상에 배치된다. 도 11f를 참조하면, 접착제(1200)를 경화한 후, 반도체 패키지(SP30)가 지그(1600A)로부터 회수될 수 있다.
지그(1000A, 1600A)가 도 11a 내지 11f의 공정에서 예시되었지만, 본 개시 내용은 이에 제한되지 않으며, 본 개시 내용에 따른 다른 임의의 다른 지그가 생산 요구 사항에 따라 사용될 수 있다는 것이 이해되어야 한다.
본 개시 내용의 일부 실시예에 따르면, 반도체 패키지의 제조를 위한 지그가 제공된다. 지그는 사이에 제조되는 패키지를 수용하도록 구성된 상부 피스 및 하부 피스를 포함한다. 패키지가 지그의 피스들 사이에 배치될 때, 패키지에 압축력이 가해진다. 압축력은 패키지의 크기(예를 들어, 높이)를 고려하여, 지그의 상부 피스와 하부 피스 사이의 거리를 설정함으로써 생성될 수 있다. 일부 실시예에서, 지그의 상부 부분에 대하여 패키지를 가압하기 위하여 탄성 요소가 포함될 수 있다. 일부 실시예에서, 패키지에 대한 압축 작용은 상부 피스에 형성된 개구가 밀봉되어 이의 바닥에서 패키지의 원하는 표면만을 노출하는 것을 보장하기 위하여 사용될 수 있다. 이렇게 함으로써, 패키지의 노출된 표면 상에 재료를 퇴적하는 중에 다른 표면을 보호하면서 지그를 마스크로 사용할 수 있다. 일부 실시예에서, 패키지에 대한 압축 작용은 금속 커버와 패키지의 후방 표면에 배치된 열 인터페이스 재료 사이의 만족스러운 접착을 보장하기 위하여 경화 중에 실행될 수 있다.
본 개시 내용의 일부 실시예에 따르면, 반도체 패키지를 제조하기 위한 지그는, 하부 피스와 상부 피스를 포함한다. 하부 피스는, 베이스, 지지 플레이트 및 적어도 하나의 탄성 커넥터를 포함한다. 지지 플레이트는 베이스의 중심 영역에 위치된다. 적어도 하나의 탄성 커넥터는 지지 플레이트와 베이스 사이에 개재된다. 상부 피스는 캡과 외부 플랜지를 포함한다. 캡은 상부 피스가 하부 피스 상에 배치될 때 지지 플레이트를 덮는다. 외부 플랜지는 캡의 에지에 배치되고, 캡과 연결된다. 외부 플랜지는 상부 피스가 하부 피스 상에 배치될 때 하부 피스의 베이스와 접촉한다. 캡은 관통 홀인 개구를 포함한다. 상부 피스가 하부 피스 상에 배치될 때, 개구의 수직 투영은 지지 플레이트 상에 전체적으로 위치한다.
본 개시 내용의 일부 실시예에 따르면, 반도체 패키지를 제조하기 위한 지그는, 하부 피스, 상부 피스 및 나사를 포함한다. 하부 피스는, 베이스를 포함한다. 베이스는 중심 영역과, 중심 영역을 둘러싸는 주변 영역을 가진다. 나사산형 홀이 베이스의 주변 영역에 형성된다. 상부 피스는, 캡, 적어도 하나의 스프링 및 외부 플랜지를 포함한다. 캡은 상부 피스가 하부 피스 상에 배치될 때 베이스의 중심 영역 위로 연장한다. 적어도 하나의 스프링은 캡에 연결된 단자 및 강성 플레이트에 연결된 다른 단자를 포함한다. 외부 플랜지는 캡의 에지에 배치된다. 관통 홀이 외부 플랜지에 형성된다. 상부 피스가 하부 피스 위로 장착될 때, 나사는 관통 홀을 통해 외부 플랜지에 걸쳐 연장하여 하부 피스의 나사산형 홀 내에서 조여진다.
본 개시 내용의 일부 실시예에 따르면, 반도체 패키지의 제조 방법은 다음의 단계들을 포함한다. 반도체 다이가 회로 기판에 본딩된다. 본딩된 반도체 다이를 갖는 회로 기판이 지그의 하부 피스의 지지 플레이트 상에 배치된다. 지그를 폐쇄하기 위하여 지그의 상부 피스가 하부 피스에 배치되어, 반도체 다이가 지그의 상기 상부 피스에 대하여 가압된다. 지그의 상부 피스는 개구를 포함하고, 봉지된 반도체 다이의 후방 표면은 개구에 의해 노출된다. 개구 내에서 반도체 다이의 후방 표면 상에 열도전성 재료가 퇴적된다. 지그를 개방하기 위하여 상부 피스가 제거된다.
본 개시 내용의 일부 실시예에 따르면, 반도체 패키지의 제조 방법은 다음의 단계들을 포함한다. 회로 기판에 본딩된 적어도 하나의 반도체 다이 옆에, 접착제 재료가 회로 기판 상에 배치된다. 금속 커버가 접착제 재료 상에 배치된다. 금속 커버가 반도체 다이 위로 연장한다. 회로 기판이 지그의 하부 피스 상에 배치된다. 지그의 상부 피스가 지그의 하부 피스 위로 배치된다. 지그의 상부 피스가 지그의 하부 피스로 조여진다. 이렇게 함으로써, 금속 커버가 회로 기판 및 반도체 다이에 대하여 가압된다. 지그가 회로 기판 및 반도체 다이에 대하여 금속 커버를 가압하는 중에 접착제 재료가 경화된다.
이상의 설명은 당업자가 본 개시 내용의 여러 측면들을 잘 이해할 수 있도록 여러 실시예의 특징부들의 개요를 설명한 것이다. 당업자들은 자신들이 여기 도입된 실시예와 동일한 목적을 수행하거나 및/또는 동일한 장점을 달성하기 위해 다른 공정 또는 구조를 설계 또는 변형하기 위한 기초로서 본 개시 내용을 용이하게 이용할 수 있음을 알아야 한다. 또한, 당업자들은 균등적인 구성이 본 개시 내용의 취지 및 범위를 벗어나지 않으며 그리고 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경을 이룰 수 있음을 알아야 한다.
(실시예 1)
반도체 패키지를 제조하기 위한 지그로서:
하부 피스로서,
베이스;
상기 베이스의 중심 영역에 위치된 지지 플레이트; 및
상기 지지 플레이트와 상기 베이스 사이에 개재된 적어도 하나의 탄성 커넥터
를 포함하는, 상기 하부 피스; 및
상부 피스로서,
상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 지지 플레이트 위에 놓이는 캡; 및
상기 캡의 에지에 배치되고, 상기 캡과 연결되고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 하부 피스의 상기 베이스와 접촉하는 외부 플랜지
를 포함하는, 상기 상부 피스
를 포함하고,
상기 캡은 관통 홀인 개구를 포함하고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 개구의 수직 투영(projection)은 전체적으로 상기 지지 플레이트 상에 위치하는, 지그.
(실시예 2)
실시예 1에 있어서,
상기 하부 피스는 정렬 핀을 더 포함하고,
반도체 제조를 위한 상기 지그는, 패키지 개구 및 이를 통해 형성되는 정렬 홀을 갖는 보트(boat)를 더 포함하고,
상기 보트가 상기 하부 피스 상에 배치될 때, 상기 정렬 핀은 상기 정렬 홀 내에 수용되고, 상기 패키지 개구는 상기 지지 플레이트의 적어도 일부를 드러내는, 지그.
(실시예 3)
실시예 2에 있어서,
상기 개구의 상기 수직 투영은 전체적으로 상기 패키지 개구에 의해 드러나는 상기 지지 플레이트의 상기 일부 상에 위치하는, 지그.
(실시예 4)
실시예 1에 있어서,
상기 적어도 하나의 탄성 커넥터는 탄성 커넥터들의 어레이 중 하나이고, 상기 탄성 커넥터는 스프링인, 지그.
(실시예 5)
실시예 1에 있어서,
상기 하부 피스는 상기 베이스의 상기 중심 영역에 형성되는 플래토우(plateau)를 갖고, 상기 적어도 하나의 탄성 커넥터는 일측에서 상기 플래토우와 접촉하고 반대측에서 상기 지지 플레이트와 접촉하는, 지그.
(실시예 6)
실시예 1에 있어서,
상기 지지 플레이트는 상기 베이스의 상기 중심 영역에 위치되는 다수의 지지 플레이트 중 하나이고, 상기 캡의 상기 개구는 상기 캡에 형성된 다수의 개구 중 하나이고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 캡의 상기 개구의 수직 투영은 전체적으로 대응하는 아래의 지지 플레이트 상에 완전히 위치하는, 지그.
(실시예 7)
실시예 1에 있어서,
상기 베이스 내에 고정되고(entrenched) 상기 베이스의 상부 표면에서 노출된 하나의 표면을 갖는 제1 자석; 및
상기 외부 플랜지 내에 고정되고, 상기 외부 플랜지의 하부 표면에서 노출된 하나의 표면을 갖는 제2 자석
을 더 포함하고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 제2 자석은 상기 제1 자석과 중첩하는, 지그.
(실시예 8)
실시예 1에 있어서,
상기 지지 플레이트 및 상기 적어도 하나의 탄성 커넥터는 상기 베이스의 리세스(recess) 내에 배치되는, 지그.
(실시예 9)
반도체 패키지의 제조 방법으로서:
반도체 다이를 회로 기판에 본딩하는 단계;
상기 반도체 다이가 본딩된 상기 회로 기판을 지그의 하부 피스의 지지 플레이트 상에 배치하는 단계;
상기 지그를 폐쇄하기 위하여 상기 지그의 상부 피스를 상기 하부 피스 상에 배치하여, 상기 반도체 다이가 상기 지그의 상기 상부 피스에 대하여 가압되는 단계 - 상기 지그의 상기 상부 피스는 개구를 포함하고, 상기 반도체 다이의 후방 표면은 상기 개구에 의해 노출됨 -;
상기 개구 내에서 상기 반도체 다이의 상기 후방 표면 상에 열전도성 재료를 퇴적하는 단계; 및
상기 지그를 개방하기 위하여 상기 상부 피스를 제거하는 단계
를 포함하는, 제조 방법.
(실시예 10)
실시예 9에 있어서,
상기 열전도성 재료는 금속 재료를 포함하는, 제조 방법.
(실시예 11)
실시예 9에 있어서,
상기 열전도성 재료는 상기 지그의 상기 상부 피스 상에 더 퇴적되는, 제조 방법.
(실시예 12)
실시예 9에 있어서,
상기 지그의 상기 하부 피스 상에 금속 보트(boat)를 배치하는 단계를 더 포함하고,
상기 금속 보트는 상기 하부 피스의 상기 지지 플레이트를 노출시키는 개구를 포함하고, 상기 반도체 다이가 본딩된 상기 회로 기판은 상기 보트의 상기 개구 내에서 상기 지지 플레이트 상에 배치되는, 제조 방법.
(실시예 13)
실시예 9에 있어서,
상기 열전도성 재료 상에 열 인터페이스 재료(thermal interface material)를 배치하는 단계; 및
상기 회로 기판에 금속 커버를 본딩하는 단계
를 더 포함하고, 상기 금속 커버는 상기 열 인터페이스 재료와 접촉하는, 제조 방법.
(실시예 14)
실시예 13에 있어서,
상기 금속 커버를 상기 회로 기판에 본딩하는 단계는,
상기 회로 기판 상에 접착제를 배치하는 단계;
상기 금속 커버를 상기 접착제 상에 배치하는 단계;
본딩된 상기 반도체 다이, 상기 금속 커버 및 상기 접착제를 갖는 상기 회로 기판을 제2 지그에 배치하는 단계;
상기 금속 커버 및 상기 회로 기판의 적층 방향으로 상기 금속 커버에 압력을 가하도록 상기 제2 지그를 죄는 단계; 및
상기 접착제를 경화하기 위하여 가열 단계를 수행하는 단계
를 포함하는, 제조 방법.
(실시예 15)
반도체 패키지의 제조 방법으로서:
회로 기판에 본딩된 적어도 하나의 반도체 다이 옆에서, 상기 회로 기판 상에 접착제 재료를 배치하는 단계;
상기 접착제 재료 상에 금속 커버를 배치하여, 상기 금속 커버가 상기 반도체 다이 위로 연장하는 단계;
상기 회로 기판을 지그의 하부 피스 상에 배치하는 단계;
상기 지그의 상부 피스를 상기 지그의 하부 피스 위로 배치하는 단계;
상기 지그의 상기 상부 피스를 상기 지그의 상기 하부 피스에 죄어, 상기 금속 커버를 상기 회로 기판 및 상기 반도체 다이에 대하여 가압하는 단계; 및
상기 지그가 상기 회로 기판 및 상기 반도체 다이에 대하여 상기 금속 커버를 가압하는 중에 상기 접착제 재료를 경화하는 단계
를 포함하는, 제조 방법.
(실시예 16)
실시예 15에 있어서,
상기 회로 기판을 상기 지그에 배치하기 전에 상기 접착제 재료를 사전 경화하는 단계를 더 포함하는, 제조 방법.
(실시예 17)
실시예 15에 있어서,
상기 지그의 상기 상부 피스는 캡 위로 순차적으로 적층된 강성 패드(rigid pad), 탄성 패드 및 박리층을 포함하고, 상기 박리층은 상기 지그의 상기 상부 피스가 상기 지그의 상기 하부 피스 상에 배치될 때 상기 금속 커버와 접촉하는, 제조 방법.
(실시예 18)
실시예 17에 있어서,
상기 지그의 상기 상부 피스는 상기 캡과 상기 강성 패드 사이에 배치된 탄성 커넥터를 더 포함하는, 제조 방법.
(실시예 19)
실시예 17에 있어서,
상기 탄성 패드는 양측에서 상기 강성 패드 및 상기 박리층에 접촉하는 탄소 나노튜브를 포함하는, 제조 방법.
(실시예 20)
실시예 15에 있어서,
상기 금속 커버를 상기 회로 기판 상에 배치하기 전에, 상기 다이의 후방 표면 상에 열전도성 재료를 형성하는 단계를 더 포함하고, 상기 금속 커버는 상기 열전도성 재료와 접촉하는, 제조 방법.

Claims (10)

  1. 반도체 패키지를 제조하기 위한 지그로서:
    하부 피스로서,
    베이스;
    상기 베이스의 중심 영역에 위치된 지지 플레이트; 및
    상기 지지 플레이트와 상기 베이스 사이에 개재된 적어도 하나의 탄성 커넥터
    를 포함하는, 상기 하부 피스; 및
    상부 피스로서,
    상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 지지 플레이트 위에 놓이는 캡; 및
    상기 캡의 에지에 배치되고, 상기 캡과 연결되고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 하부 피스의 상기 베이스와 접촉하는 외부 플랜지
    를 포함하는, 상기 상부 피스
    를 포함하고,
    상기 캡은 관통 홀인 개구를 포함하고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 개구의 수직 투영(projection)은 전체적으로 상기 지지 플레이트 상에 위치하고,
    상기 하부 피스는 정렬 핀을 더 포함하고,
    반도체 제조를 위한 상기 지그는 보트(boat)를 더 포함하고, 상기 보트는 이를 통해 형성되는 정렬 홀 및 패키지 개구를 갖고,
    상기 보트가 상기 하부 피스 상에 배치될 때, 상기 정렬 핀은 상기 정렬 홀 내에 수용되고, 상기 패키지 개구는 상기 지지 플레이트의 적어도 일부를 드러내는, 반도체 패키지를 제조하기 위한 지그.
  2. 삭제
  3. 제1항에 있어서,
    상기 개구의 상기 수직 투영은 전체적으로 상기 패키지 개구에 의해 드러나는 상기 지지 플레이트의 상기 일부 상에 위치하는, 반도체 패키지를 제조하기 위한 지그.
  4. 제1항에 있어서,
    상기 적어도 하나의 탄성 커넥터는 탄성 커넥터들의 어레이 중 하나이고, 상기 탄성 커넥터는 스프링인, 반도체 패키지를 제조하기 위한 지그.
  5. 반도체 패키지를 제조하기 위한 지그로서:
    하부 피스로서,
    베이스;
    상기 베이스의 중심 영역에 위치된 지지 플레이트; 및
    상기 지지 플레이트와 상기 베이스 사이에 개재된 적어도 하나의 탄성 커넥터
    를 포함하는, 상기 하부 피스; 및
    상부 피스로서,
    상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 지지 플레이트 위에 놓이는 캡; 및
    상기 캡의 에지에 배치되고, 상기 캡과 연결되고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 하부 피스의 상기 베이스와 접촉하는 외부 플랜지
    를 포함하는, 상기 상부 피스
    를 포함하고,
    상기 캡은 관통 홀인 개구를 포함하고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 개구의 수직 투영(projection)은 전체적으로 상기 지지 플레이트 상에 위치하고,
    상기 하부 피스는 상기 베이스의 상기 중심 영역에 형성되는 플래토우(plateau)를 갖고, 상기 적어도 하나의 탄성 커넥터는 일측에서 상기 플래토우와 접촉하고 반대측에서 상기 지지 플레이트와 접촉하는, 반도체 패키지를 제조하기 위한 지그.
  6. 반도체 패키지를 제조하기 위한 지그로서:
    하부 피스로서,
    베이스;
    상기 베이스의 중심 영역에 위치된 지지 플레이트; 및
    상기 지지 플레이트와 상기 베이스 사이에 개재된 적어도 하나의 탄성 커넥터
    를 포함하는, 상기 하부 피스; 및
    상부 피스로서,
    상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 지지 플레이트 위에 놓이는 캡; 및
    상기 캡의 에지에 배치되고, 상기 캡과 연결되고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 하부 피스의 상기 베이스와 접촉하는 외부 플랜지
    를 포함하는, 상기 상부 피스
    를 포함하고,
    상기 캡은 관통 홀인 개구를 포함하고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 개구의 수직 투영(projection)은 전체적으로 상기 지지 플레이트 상에 위치하고,
    상기 지지 플레이트는 상기 베이스의 상기 중심 영역에 위치되는 다수의 지지 플레이트 중 하나이고, 상기 캡의 상기 개구는 상기 캡에 형성된 다수의 개구 중 하나이고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 캡의 상기 개구의 수직 투영은 전체적으로 대응하는 아래의 지지 플레이트 상에 완전히 위치하는, 반도체 패키지를 제조하기 위한 지그.
  7. 제1항에 있어서,
    상기 베이스 내에 고정되고(entrenched) 상기 베이스의 상부 표면에서 노출된 하나의 표면을 갖는 제1 자석; 및
    상기 외부 플랜지 내에 고정되고, 상기 외부 플랜지의 하부 표면에서 노출된 하나의 표면을 갖는 제2 자석
    을 더 포함하고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 제2 자석은 상기 제1 자석과 중첩하는, 반도체 패키지를 제조하기 위한 지그.
  8. 반도체 패키지를 제조하기 위한 지그로서:
    하부 피스로서,
    베이스;
    상기 베이스의 중심 영역에 위치된 지지 플레이트; 및
    상기 지지 플레이트와 상기 베이스 사이에 개재된 적어도 하나의 탄성 커넥터
    를 포함하는, 상기 하부 피스; 및
    상부 피스로서,
    상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 지지 플레이트 위에 놓이는 캡; 및
    상기 캡의 에지에 배치되고, 상기 캡과 연결되고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때 상기 하부 피스의 상기 베이스와 접촉하는 외부 플랜지
    를 포함하는, 상기 상부 피스
    를 포함하고,
    상기 캡은 관통 홀인 개구를 포함하고, 상기 상부 피스가 상기 하부 피스 상에 배치될 때, 상기 개구의 수직 투영(projection)은 전체적으로 상기 지지 플레이트 상에 위치하는,
    상기 지지 플레이트 및 상기 적어도 하나의 탄성 커넥터는 상기 베이스의 리세스(recess) 내에 배치되는, 반도체 패키지를 제조하기 위한 지그.
  9. 반도체 패키지의 제조 방법으로서:
    반도체 다이를 회로 기판에 본딩하는 단계;
    상기 반도체 다이가 본딩된 상기 회로 기판을 지그의 하부 피스의 지지 플레이트 상에 배치하는 단계;
    상기 지그를 폐쇄하기 위하여 상기 지그의 상부 피스를 상기 하부 피스 상에 배치하여, 상기 반도체 다이가 상기 지그의 상기 상부 피스에 대하여 가압되는 단계 - 상기 지그의 상기 상부 피스는 개구를 포함하고, 상기 반도체 다이의 후방 표면은 상기 개구에 의해 노출됨 -;
    상기 개구 내에서 상기 반도체 다이의 상기 후방 표면 상에 열전도성 재료를 퇴적하는 단계; 및
    상기 지그를 개방하기 위하여 상기 상부 피스를 제거하는 단계
    를 포함하는, 반도체 패키지의 제조 방법.
  10. 반도체 패키지의 제조 방법으로서:
    회로 기판에 본딩된 적어도 하나의 반도체 다이 옆에서, 상기 회로 기판 상에 접착제 재료를 배치하는 단계;
    상기 접착제 재료 상에 금속 커버를 배치하여, 상기 금속 커버가 상기 반도체 다이 위로 연장하는 단계;
    상기 회로 기판을 지그의 하부 피스 상에 배치하는 단계;
    상기 지그의 상부 피스를 상기 지그의 하부 피스 위로 배치하는 단계;
    상기 지그의 상기 상부 피스를 상기 지그의 상기 하부 피스에 죄어, 상기 금속 커버를 상기 회로 기판 및 상기 반도체 다이에 대하여 가압하는 단계; 및
    상기 지그가 상기 회로 기판 및 상기 반도체 다이에 대하여 상기 금속 커버를 가압하는 중에 상기 접착제 재료를 경화하는 단계
    를 포함하는, 반도체 패키지의 제조 방법.
KR1020210034184A 2021-01-15 2021-03-16 반도체 패키지를 제조하기 위한 지그 및 반도체 패키지의 제조 방법 KR102524728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/149,737 2021-01-15
US17/149,737 US11804468B2 (en) 2021-01-15 2021-01-15 Manufacturing method of semiconductor package using jig

Publications (2)

Publication Number Publication Date
KR20220103591A KR20220103591A (ko) 2022-07-22
KR102524728B1 true KR102524728B1 (ko) 2023-04-21

Family

ID=82218016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210034184A KR102524728B1 (ko) 2021-01-15 2021-03-16 반도체 패키지를 제조하기 위한 지그 및 반도체 패키지의 제조 방법

Country Status (5)

Country Link
US (2) US11804468B2 (ko)
KR (1) KR102524728B1 (ko)
CN (1) CN114765124A (ko)
DE (1) DE102021100980B4 (ko)
TW (1) TWI779512B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804468B2 (en) * 2021-01-15 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor package using jig
US20240071847A1 (en) * 2022-08-26 2024-02-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114900A (ja) 1998-09-29 2000-04-21 Seiko Epson Corp 圧電振動素子の封止用治具及び封止方法
JP2004056126A (ja) * 2002-07-16 2004-02-19 Internatl Business Mach Corp <Ibm> 電子パッケージおよび熱放散方法
JP2005005614A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276237A (ja) * 1985-05-31 1986-12-06 Hitachi Ltd 半導体パツケ−ジの気密封止方法およびその装置
US4988424A (en) 1989-06-07 1991-01-29 Ppg Industries, Inc. Mask and method for making gradient sputtered coatings
JP2933403B2 (ja) * 1991-03-15 1999-08-16 株式会社日立製作所 半導体パッケージ気密封止方法及び半導体パッケージ気密封止装置
JP3446835B2 (ja) 1991-03-27 2003-09-16 Ｈｏｙａ株式会社 ガラス光学素子用プレス成形型
KR20010023027A (ko) * 1997-08-19 2001-03-26 가나이 쓰토무 범프 전극 형성 방법 및 반도체 장치 제조 방법
US7022211B2 (en) * 2000-01-31 2006-04-04 Ebara Corporation Semiconductor wafer holder and electroplating system for plating a semiconductor wafer
US6870258B1 (en) * 2003-06-16 2005-03-22 Advanced Micro Devices Fixture suitable for use in coupling a lid to a substrate and method
US20060273450A1 (en) * 2005-06-02 2006-12-07 Intel Corporation Solid-diffusion, die-to-heat spreader bonding methods, articles achieved thereby, and apparatus used therefor
US8497162B1 (en) * 2006-04-21 2013-07-30 Advanced Micro Devices, Inc. Lid attach process
US7256067B1 (en) * 2006-05-01 2007-08-14 Advanced Micro Devices, Inc. LGA fixture for indium assembly process
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8373269B1 (en) * 2011-09-08 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Jigs with controlled spacing for bonding dies onto package substrates
JP5838065B2 (ja) * 2011-09-29 2015-12-24 新光電気工業株式会社 熱伝導部材及び熱伝導部材を用いた接合構造
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9343310B1 (en) 2012-06-27 2016-05-17 Nathaniel R Quick Methods of forming conductors and semiconductors on a substrate
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9947560B1 (en) * 2016-11-22 2018-04-17 Xilinx, Inc. Integrated circuit package, and methods and tools for fabricating the same
US10541156B1 (en) * 2018-10-31 2020-01-21 International Business Machines Corporation Multi integrated circuit chip carrier package
US11062971B2 (en) * 2019-01-08 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method and equipment for forming the same
US11652020B2 (en) * 2019-05-29 2023-05-16 Intel Corporation Thermal solutions for multi-package assemblies and methods for fabricating the same
US11842943B2 (en) * 2019-08-06 2023-12-12 Intel Corporation Electronic systems with inverted circuit board with heat sink to chassis attachment
US11804468B2 (en) * 2021-01-15 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor package using jig
US11996345B2 (en) * 2021-08-27 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114900A (ja) 1998-09-29 2000-04-21 Seiko Epson Corp 圧電振動素子の封止用治具及び封止方法
JP2004056126A (ja) * 2002-07-16 2004-02-19 Internatl Business Mach Corp <Ibm> 電子パッケージおよび熱放散方法
JP2005005614A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE102021100980B4 (de) 2023-06-15
DE102021100980A1 (de) 2022-07-21
US20220230985A1 (en) 2022-07-21
CN114765124A (zh) 2022-07-19
TWI779512B (zh) 2022-10-01
KR20220103591A (ko) 2022-07-22
US11804468B2 (en) 2023-10-31
US20230369283A1 (en) 2023-11-16
TW202230592A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US11545465B2 (en) 3D package structure and methods of forming same
US11804457B2 (en) Package structure and manufacturing method thereof
US11824040B2 (en) Package component, electronic device and manufacturing method thereof
US11018113B2 (en) Memory module, semiconductor package including the same, and manufacturing method thereof
KR101892801B1 (ko) 집적 팬아웃 패키지 및 그 제조 방법
KR101883113B1 (ko) 반도체 디바이스 및 반도체 디바이스의 제조 방법
US20190148276A1 (en) Semiconductor packages and methods of forming same
TW202002190A (zh) 半導體裝置封裝體及其製造方法
US11121052B2 (en) Integrated fan-out device, 3D-IC system, and method
US20230369283A1 (en) Manufacturing method of semiconductor package using jig
US11742296B2 (en) Electronic package and manufacturing method thereof
TW201906127A (zh) 半導體封裝及其製造方法
US20200411439A1 (en) Semiconductor device and method of fabricating the same
US11842902B2 (en) Semiconductor package with alignment mark and manufacturing method thereof
CN111384043B (zh) 半导体器件及其形成方法
CN113838840B (zh) 半导体封装及制造半导体封装的方法
US11270921B2 (en) Semiconductor package including dies having high-modulus dielectric layer and manufacturing method thereof
CN114038842A (zh) 半导体器件和制造方法
US20230411174A1 (en) Package Assembly and Method of Attaching Multi-Height Dies/Modules to Multi-Chip Active/Passive Substrate
CN221041117U (zh) 封装件结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant