KR102522529B1 - 발광 다이오드 디스플레이 장치 - Google Patents

발광 다이오드 디스플레이 장치 Download PDF

Info

Publication number
KR102522529B1
KR102522529B1 KR1020180041491A KR20180041491A KR102522529B1 KR 102522529 B1 KR102522529 B1 KR 102522529B1 KR 1020180041491 A KR1020180041491 A KR 1020180041491A KR 20180041491 A KR20180041491 A KR 20180041491A KR 102522529 B1 KR102522529 B1 KR 102522529B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
barrier rib
liner
layer
Prior art date
Application number
KR1020180041491A
Other languages
English (en)
Other versions
KR20190118311A (ko
Inventor
사공탄
김용일
서종욱
연지혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180041491A priority Critical patent/KR102522529B1/ko
Priority to US16/205,454 priority patent/US10892298B2/en
Priority to CN201910056324.XA priority patent/CN110364545A/zh
Publication of KR20190118311A publication Critical patent/KR20190118311A/ko
Application granted granted Critical
Publication of KR102522529B1 publication Critical patent/KR102522529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Abstract

발광 다이오드 디스플레이 장치가 제공된다. 발광 다이오드 디스플레이 장치는, 제1 발광 다이오드 층과, 제1 발광 다이오드 층 상의 제1 색 변환 물질을 포함하는 제1 발광 다이오드 픽셀, 제2 발광 다이오드 층과, 상기 제2 발광 다이오드 층 상의 제2 색 변환 물질을 포함하는 제2 발광 다이오드 픽셀, 상기 제1 발광 다이오드 층과 상기 제2 발광 다이오드 층 사이에 배치되는 분리막 및 상기 제1 색 변환 물질과 상기 제2 색 변환 물질 사이에 배치되고, 격벽 물질을 포함하는 격벽을 포함하고, 상기 제1 및 제2 발광 다이오드 픽셀은, 상기 분리막 및 상기 격벽에 의해 구분되고, 상기 격벽은, 상기 분리막 상에, 상기 분리막과 정렬되어 배치되고, 상기 격벽 물질은, 실리콘과 상이한 절연 물질을 포함한다.

Description

발광 다이오드 디스플레이 장치{Light emitting diode display device}
본 발명은 발광 다이오드 디스플레이 장치에 관한 것이다.
최근, 반도체 장치는 소형화 되고, 고성능화 되고 있다. 이에 따라, 발광 다이오드 디스플레이 장치에 포함된 구성 요소들의 작은 구조적 차이는, 발광 다이오드 디스플레이 장치의 성능에 큰 영향을 줄 수 있다.
예를 들어, 상하로 적층되는 층의 구성 요소의 오정렬은, 발광 다이오드 디스플레이 장치의 성능에 큰 영향을 줄 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 발광 다이오드 층 내의 분리막과, 색 변환 층 내의 격벽을 정렬시켜 발광 다이오드 디스플레이 장치의 수율을 향상시킬 수 있는 발광 다이오드 디스플레이 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 발광 다이오드 디스플레이 장치는, 제1 발광 다이오드 층과, 제1 발광 다이오드 층 상의 제1 색 변환 물질을 포함하는 제1 발광 다이오드 픽셀, 제2 발광 다이오드 층과, 제2 발광 다이오드 층 상의 제2 색 변환 물질을 포함하는 제2 발광 다이오드 픽셀, 제1 발광 다이오드 층과 제2 발광 다이오드 층 사이에 배치되는 분리막 및 제1 색 변환 물질과 제2 색 변환 물질 사이에 배치되고, 격벽 물질을 포함하는 격벽을 포함하고, 제1 및 제2 발광 다이오드 픽셀은, 분리막 및 상기 격벽에 의해 구분되고, 격벽은, 분리막 상에, 분리막과 정렬되어 배치되고, 상기 격벽 물질은, 실리콘과 상이한 절연 물질을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 발광 다이오드 디스플레이 장치는, 구동회로 기판, 상기 구동회로 기판 상에 배치되고, 제1 P전극과 제1 N전극을 포함하는 발광 다이오드 층, 상기 발광 다이오드 층 내에 형성되고, 상기 제1 P전극과 상기 제1 N전극의 일측에 형성되는 분리막, 상기 발광 다이오드 층 상의 색 변환층 및 상기 색 변환층 내에 형성되고, 상기 분리막 상에, 상기 분리막과 정렬되어 배치되는 격벽을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 발광 다이오드 디스플레이 장치는, 발광 다이오드 층 및 상기 발광 다이오드 층 상에 배치되고, 제1 색 변환 물질 및 상기 제1 색 변환 물질을 둘러싸는 격벽을 포함하는 색 변환층을 포함하고, 상기 격벽은, 상기 제1 색 변환 물질과 접하고, 상기 제1 색 변환 물질을 둘러싸는 제1 라이너와, 상기 제1 라이너와 이격되는 제2 라이너와, 상기 제1 라이너의 상부 및 상기 제2 라이너의 상부를 연결하는 제3 라이너와, 상기 제3 라이너 아래에 배치되고, 상기 제1 및 제2 라이너 사이의 갭필층을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 발광 다이오드 디스플레이 장치의 제조 방법은, 기판을 제공하고, 상기 기판 내에, 상기 기판의 일부를 제거하여 격벽 트렌치를 형성하고, 상기 격벽 트렌치를 격벽 물질로 채워, 격벽을 형성하고, 상기 격벽 상과 상기 기판 상에, 발광 다이오드 층을 에피텍셜하게 성장시키되, 상기 발광 다이오드 층은 상기 격벽 상에서 에피텍셜하게 성장된 제1 부분과, 상기 기판 상에서 에피텍셜하게 성장된 제2 부분을 포함하고, 상기 발광 다이오드 층의 제1 부분을 선택적으로 제거하여 분리막 트렌치를 형성하고, 상기 분리막 트렌치를 채워, 분리막을 형성하고, 상기 기판을 선택적으로 제거하여, 상기 격벽 및 상기 발광 다이오드 층의 제2 부분에 의해 정의되는, 빈 공간을 형성하고, 상기 빈 공간을 색 변환 물질로 채워, 색 변환층을 형성하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 레이아웃도이다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 격벽을 설명하기 위한 도면이다.
도 3은 도 1 및 도 2의 A-A' 선을 따라 절단한 단면도이다.
도 4는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 5는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 격벽을 설명하기 위한 도면이다.
도 7, 도 8 및 도 9 각각은, 도 1 및 도 6의 A-A' 선을 따라 절단한 단면도이다.
도 10a, 도 10b, 도 11a, 도 11b, 도 12, 도 13, 도 14, 도 15, 도 16 및 도 17 각각은, 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 제조 방법을 설명하기 위한 중간단계 도면이다.
이하에서 도 1 내지 도 3을 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치에 대해 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 레이아웃도이다. 도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 격벽(230)을 설명하기 위한 도면으로, 도시의 명확성을 위해 구동회로 기판(20) 및 발광 다이오드 층(100)의 도시는 생략하였다. 도 3은 도 1 및 도 2의 A-A' 선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치는, 디스플레이 기판(10) 및 구동회로 기판(20)을 포함할 수 있다.
디스플레이 기판(10)은, 복수의 단위 픽셀을 포함할 수 있다. 디스플레이 기판(10)의 복수의 단위 픽셀 각각은, 서로 이격되어 나열되는 디스플레이 기판(10)의 영역일 수 있다.
복수의 단위 픽셀은, 예를 들어, 제1 단위 픽셀(11)을 포함할 수 있다. 제1 단위 픽셀(11)은, 예를 들어, 격벽(230)의 적어도 일부를 포함할 수 있다. 또한, 제1 단위 픽셀(11)은, 제1 발광 다이오드 픽셀(PX1), 제2 발광 다이오드 픽셀(PX2) 및 제3 발광 다이오드 픽셀(PX3) 중 적어도 어느 하나를 포함할 수 있다. 아래에서, 제1 단위 픽셀(11)이 제1, 제2 및 제3 발광 다이오드 픽셀(PX1, PX2, PX3)을 포함하는 것을 예로 들어 설명한다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1 단위 픽셀(11)은, 임의의 개수의 발광 다이오드 픽셀을 포함할 수 있음은 물론이다.
제1, 제2 및 제3 발광 다이오드 픽셀(PX1, PX2, PX3) 각각에 대한 자세한 설명은 후술한다.
디스플레이 기판(10)은, 발광 다이오드 층(100) 및 색 변환층(200)을 포함할 수 있다. 색 변환층(200)은, 발광 다이오드 층(100) 상에 배치될 수 있다.
발광 다이오드 층(100)의 높이(Ha)는, 예를 들어, 약 5.5μm 내지 6μm 일 수 있다. 색 변환층(200)의 높이(Hb)는, 예를 들어, 약 30μm 내지 50μm 일 수 있다. 색 변환층(200)의 높이(Hb)는, 예를 들어, 격벽(230)의 높이일 수 있다. 제1, 제2 및 제3 색 변환 물질(201, 202, 203)의 높이는, 예를 들어, 색 변환층(200)의 높이(Hb)(즉, 격벽(230)의 높이)와 같을 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 제1, 제2 및 제3 색 변환 물질(201, 202, 203)의 높이는, 색 변환층(200)의 높이(Hb)(즉, 격벽(230)의 높이) 보다 클 수도 있고 작을 수도 있음은 물론이다. 여기서 높이(Ha, Hb)는, 색 변환층(200)의 상면을 기준으로 수직인 방향으로 측정된 값들일 수 있다.
도면에서 구성 요소, 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
발광 다이오드 층(100)은, 제1, 제2 및 제3 발광 다이오드 층(101, 102, 103)을 포함할 수 있다. 제1, 제2 및 제3 발광 다이오드 층(101, 102, 103) 각각은, 예를 들어, 제1 및 제2 분리막(131, 132)에 의해 구분되는 발광 다이오드 층(100)의 영역일 수 있다.
발광 다이오드 층(100)은, 발광 다이오드 층(100) 내에 형성되는 제1 및 제2 분리막 트렌치(131T, 132T)를 포함할 수 있다. 제1 분리막 트렌치(131T)는, 제1 P전극(110P)의 일측(또는, 제1 N전극(110N)의 일측)에 형성될 수 있다. 제2 분리막 트렌치(132T)는, 제1 P전극(110P)의 타측(또는, 제1 N전극(110N)의 타측)에 형성될 수 있다. 제1 및 제2 분리막 트렌치(131T, 132T)는, 예를 들어, 발광 다이오드 층(100)의 상면부터 하면까지 연장될 수 있다.
제1 및 제2 분리막(131, 132) 각각은, 제1 및 제2 분리막 트렌치(131T, 132T) 각각을 채울 수 있다. 제1 분리막(131)은, 예를 들어, 제1 발광 다이오드 층(101)과 제2 발광 다이오드 층(102)을 구분할 수 있다. 제2 분리막(132)은, 예를 들어, 제1 발광 다이오드 층(101)과 제3 발광 다이오드 층(103)을 구분할 수 있다.
몇몇 실시예에서, 제1 분리막(131)과 제2 분리막(132)은 서로 연결된 하나의 것일 수 있다. 다시 말해서, 제1 및 제2 분리막(131, 132)은 격벽(230)이 배치되는 영역과 대응되는, 발광 다이오드 층(100)의 영역에 배치될 수 있다. 이 경우, 제1 및 제2 분리막(131, 132)은 서로 연결되고, 제1 발광 다이오드 층(101)의 둘레를 감쌀 수 있다.
제1 및 제2 분리막(131, 132) 각각의 측벽은, 예를 들어, 색 변환층(200)에 대해 실질적으로 수직인 기울기를 가질 수 있다. 제1 및 제2 분리막(131, 132)은, 기판(도 12의 200pre)으로부터 에피텍셜하게 성장되어 형성되기 때문에, 제1 및 제2 분리막(131, 132) 각각의 측벽은, 색 변환층(200)에 대해 실질적으로 수직인 기울기를 가질 수 있다. 제1 및 제2 분리막(131, 132) 각각의 측벽의 형성에 대한 자세한 사항은, 도 10 내지 도 17을 참조하여 후술한다. 한편, 본 발명의 기술적 사상이 제1 및 제2 분리막(131, 132) 각각의 측벽이 색 변환층(200)에 대해 실질적으로 수직인 기울기를 갖는 것에 제한되는 것은 아니다. 예를 들어, 제1 및 제2 분리막(131, 132)이 기판(도 12의 200pre)으로부터 에피텍셜하게 성장되어 형성된다 하더라도, 제1 및 제2 분리막(131, 132) 각각의 측벽이 색 변환층(200)에 대해 수직이 아닌 임의의 기울기를 가질 수 있음은 물론이다.
제1 및 제2 분리막(131, 132)은 예를 들어, 절연 물질을 포함할 수 있다.
색 변환층(200)은, 제1, 제2 및 제3 색 변환 물질(201, 202, 203)을 포함할 수 있다. 제1, 제2 및 제3 색 변환 물질(201, 202, 203) 각각은, 예를 들어, 격벽(230)에 의해 구분되는 색 변환층(200)의 영역에 채워진 물질일 수 있다.
제1 색 변환 물질(201)은, 제1 발광 다이오드 층(101) 상에 배치될 수 있다. 제2 색 변환 물질(202)은, 제2 발광 다이오드 층(102) 상에 배치될 수 있다. 제3 색 변환 물질(203)은, 제3 발광 다이오드 층(103) 상에 배치될 수 있다.
제1, 제2 및 제3 색 변환 물질(201, 202, 203) 각각은, 제1, 제2 및 제3 발광 다이오드 층(101, 102, 103) 각각에서 제1, 제2 및 제3 색 변환 물질(201, 202, 203) 각각을 향해 조사되는 단색광을, 다른 색상의 단색광으로 변환할 수 있다. 제1, 제2 및 제3 색 변환 물질(201, 202, 203)은, 예를 들어, 형광층(phosphor layer) 또는 퀀텀닷(quntumn dot)을 포함할 수 있다.
제1, 제2 및 제3 색 변환 물질(201, 202, 203) 상에는, 컬러 필터층이 배치될 수 있다. 제1, 제2 및 제3 색 변환 물질(201, 202, 203) 상에 컬러 필터층이 배치되는 경우, 제1 단위 픽셀(11)에서 예를 들어, RGB 삼원색이 구현될 수 있다.
색 변환층(200)은, 색 변환층(200) 내에 형성되는 격벽 트렌치(230T)를 포함할 수 있다. 격벽 트렌치(230T)는, 제1 및 제2 분리막(131, 132)을 노출시킬 수 있다. 격벽 트렌치(230T)는, 제1 색 변환 물질(201)과 제2 색 변환 물질(202) 사이, 및 제1 색 변환 물질(201)과 제3 색 변환 물질(203) 사이에 형성될 수 있다.
색 변환층(200)은, 격벽 트렌치(230T)를 채우는 격벽(230)을 포함할 수 있다. 격벽(230)은, 예를 들어, 제1, 제2 및 제3 색 변환 물질(201, 202, 203) 각각을 정의할 수 있다. 격벽(230)은, 예를 들어, 제1, 제2 및 제3 색 변환 물질(201, 202, 203) 각각을 둘러싸도록 형성될 수 있다. 격벽(230)은, 제1 색 변환 물질(201)과 제2 색 변환 물질(202)을 분리할 수 있다. 또한, 격벽(230)은, 제1 색 변환 물질(201)과 제3 색 변환 물질(203)을 분리할 수 있다.
격벽(230)은, 제1 및 제2 분리막(131, 132) 상에, 제1 및 제2 분리막(131, 132)과 정렬되어 배치될 수 있다. 격벽(230)의 적어도 일부는, 제1 분리막(131)의 적어도 일부 및 제2 분리막(132)의 적어도 일부와, 색 변환층(200)의 상면을 기준으로 수직으로 중첩(overlap)될 수 있다. 예를 들어, 제1 및 제2 분리막(131, 132)의 적어도 일부는, 격벽(230)에 의해 오버레이(overlay)될 수 있다.
본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치는, 격벽(230)과 제1 및 제2 분리막(131, 132)을 정렬시킴으로써, 발광 다이오드 디스플레이 장치의 수율을 향상시킬 수 있다.
격벽(230)의 측벽은, 예를 들어, 수직인 기울기를 가질 수 있다.
격벽(230)의 두께(W)는, 예를 들어, 약 10μm 내지 15μm일 수 있다. 격벽(230)의 두께(W)는, 예를 들어, 제1 및 제2 분리막(131, 132) 각각의 두께보다 클 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 격벽(230)의 두께(W)는 제1 및 제2 분리막(131, 132) 각각의 두께와 동일할 수도 있고, 제1 및 제2 분리막(131, 132) 각각의 두께보다 작을 수도 있음은 물론이다. 격벽(230)의 두께(W)는, 색 변환층(200)의 상면과 평행인 방향으로 측정된 값일 수 있다.
격벽(230)은, 제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d)을 포함할 수 있다.
제1 라이너(230a)는, 예를 들어, 제1 색 변환 물질(201)과 직접 접할 수 있다. 제1 라이너(230a)는, 격벽 트렌치(230T)를 채우지 않고, 격벽 트렌치(230T)의 측벽을 따라 배치될 수 있다. 제1 라이너(230a)는, 예를 들어, 제1 색 변환 물질(201)을 둘러쌀 수 있다.
제2 라이너(230b)는, 예를 들어, 격벽 트렌치(230T) 내에서, 제1 라이너(230a)와 이격되어 배치될 수 있다. 제2 라이너(230b)는, 예를 들어, 제2 색 변환 물질(202)과 직접 접할 수 있다. 제2 라이너(230b)는 예를 들어, 제2 색 변환 물질(202)을 둘러쌀 수 있다. 제2 라이너(230b)는, 격벽 트렌치(230T)를 채우지 않고, 격벽 트렌치(230T)의 측벽을 따라 배치될 수 있다.
제3 라이너(230c)는, 예를 들어, 제1 라이너(230a)의 상부와 제2 라이너(230b)의 상부를 연결할 수 있다. 제3 라이너(230c)는, 격벽 트렌치(230T)를 채우지 않을 수 있다.
갭필층(230d)은, 제1 라이너(230a)와 제2 라이너(230b) 사이에 배치될 수 있다. 갭필층(230d)은, 제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c)가 배치되고 남은 격벽 트렌치(230T)의 부분을 채울 수 있다. 갭필층(230d)은, 제3 라이너(230c) 아래에 배치될 수 있다.
격벽(230)은, 예를 들어, 실리콘과 식각 선택성이 있는 격벽 물질을 포함할 수 있다. 격벽 물질은, 예를 들어, 동일 에천트에 대해 기판(도 10의 200pre)에 포함된 물질과 식각 선택성을 갖는 물질일 수 있다. 다시 말해서, 격벽 물질로 인해, 동일 에천트에 대해, 기판(도 10의 200pre)은 식각되지만, 격벽(230)은 식각되지 않을 수 있다.
격벽(230)에 포함되는 격벽 물질은 예를 들어, 실리콘과 상이한 절연 물질을 포함할 수 있다. 격벽 물질은 예를 들어, 실리콘 산화물과 실리콘 나이트라이드 중 적어도 어느 하나를 포함할 수 있다.
몇몇 실시예에서, 제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d)은, 동일한 물질을 포함할 수 있다. 예를 들어, 제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d)은 격벽 물질을 포함할 수 있다. 예를 들어, 제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d)은 실리콘 산화물과 실리콘 나이트라이드 중 적어도 어느 하나를 포함할 수 있다. 이 경우, 제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d)은 연속적인 하나의 구성 요소로 보일 수 있다.
제1 발광 다이오드 픽셀(PX1)은, 제1 발광 다이오드 층(101) 및 제1 색 변환 물질(201)을 포함할 수 있다. 제2 발광 다이오드 픽셀(PX2)은, 제2 발광 다이오드 층(102) 및 제2 색 변환 물질(202)을 포함할 수 있다. 제3 발광 다이오드 픽셀(PX3)은, 제3 발광 다이오드 층(103) 및 제3 색 변환 물질(203)을 포함할 수 있다.
제1 발광 다이오드 픽셀(PX1)과 제2 발광 다이오드 픽셀(PX2)은, 격벽(230)과 제1 분리막(131)에 의해 구분될 수 있다. 제1 발광 다이오드 픽셀(PX1)과 제3 발광 다이오드 픽셀(PX3)은, 격벽(230)과 제2 분리막(132)에 의해 구분될 수 있다.
제1, 제2 및 제3 발광 다이오드 층(101, 102, 103) 각각은, 절연층(111) 및 베이스 층(112)을 포함할 수 있다.
도면에서, 제1, 제2 및 제3 발광 다이오드 층(101, 102, 103) 각각이 절연층(111)과 베이스 층(112)만을 포함하는 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 또는, 예를 들어, 제1, 제2 및 제3 발광 다이오드 층(101, 102, 103)은 추가적인 층을 더 포함할 수도 있음은 물론이다.
몇몇 실시예에서, 절연층(111)은, 단일층일 수 있다. 몇몇 실시예에서, 절연층(111)은 다중층일 수 있다. 하부 층(121)이 다중층인 경우, 절연층(111)은 반사층을 더 포함할 수 있다.
베이스 층(112)은, 절연층(111) 상에 배치될 수 있다. 베이스 층(112)은, 예를 들어, 베이스 기판을 포함할 수 있다. 베이스 기판은 예를 들어, 사파이어 글라스일 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도면에서, 베이스 층(112)이 단일층인 것으로 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 베이스 층(112)은, 다양한 층들이 적층된 다중층일 수 있음은 물론이다.
베이스 층(112)은, 예를 들어, 질화물계 반도체 물질을 포함할 수 있다. 베이스 층(112)은, 예를 들어, GaN, AlGaN, InGaN, AlInGaN 및 이들의 조합 중 적어도 어느 하나를 포함할 수 있다.
도면에서, 절연층(111)과 베이스 층(112)이 단차를 갖는 부분을 각각 포함하는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 절연층(111)과 베이스 층(112)은, 단차를 갖지 않을 수도 있음은 물론이다.
제1, 제2 및 제3 P전극(110P, 120P, 130P) 각각은, 절연층(111) 내에 배치될 수 있다. 제1, 제2 및 제3 N전극(110N, 120N, 130N) 각각은, 절연층(111) 내에 배치될 수 있다. 제1 P전극(110P)은, 제1 발광 다이오드 층(101)의 절연층(111) 내에서, 제1 N전극(110N)과 이격되어 배치될 수 있다. 제2 P전극(120P)은, 제2 발광 다이오드 층(102)의 절연층(111) 내에서, 제2 N전극(120N)과 이격되어 배치될 수 있다. 제3 P전극(130P)은, 제3 발광 다이오드 층(103)의 절연층(111) 내에서, 제3 N전극(130N)과 이격되어 배치될 수 있다. 제1, 제2 및 제3 P전극(110P, 120P, 130P) 및 제1, 제2 및 제3 N전극(110N, 120N, 130N)은, 전도성 물질을 포함할 수 있다.
제1, 제2 및 제3 P전극(110P, 120P, 130P) 각각은, 구동회로 기판(20)의 구동 트랜지스터와 전기적으로 연결될 수 있다. 제1, 제2 및 제3 N전극(110N, 120N, 130N) 각각은, 예를 들어, 접지(ground) 전압과 연결될 수 있다.
구동회로 기판(20)은, 디스플레이 기판(10)과 전기적으로 연결될 수 있다. 예를 들어, 제1, 제2 및 제3 발광 다이오드 픽셀(PX1, PX2, PX3)은, 구동회로 기판(20)과 전기적으로 연결될 수 있다. 디스플레이 기판(10)은, 예를 들어, 구동회로 기판(20) 상에 배치될 수 있다. 예를 들어, 제1, 제2 및 제3 발광 다이오드 층(101, 102, 103)은, 구동회로 기판(20) 상에 배치될 수 있다.
구동회로 기판(20)은, 발광 다이오드 층(100)과 전기적으로 연결되어, 발광 다이오드 층(100)을 포함하는 발광 다이오드를 구동시킬 수 있다.
구동회로 기판(20)은, 발광 다이오드 층(100)에 포함되는 P전극(예를 들어, 제1, 제2, 및 제3 P전극(110P, 120P, 130P))과 연결되는 구동 트랜지스터를 포함할 수 있다.
몇몇 실시예에서, 구동회로 기판(20)과 디스플레이 기판(10)은, 적어도 하나의 범프(301, 302, 303, 304, 305, 306)를 통해 전기적으로 연결될 수 있다. 적어도 하나의 범프(301, 302, 303, 304, 305, 30)는, 예를 들어, 디스플레이 기판(10)과 구동회로 기판(20) 사이에 개재될 수 있다. 적어도 하나의 범프(301, 302, 303, 304, 305, 30)는, 예를 들어, 발광 다이오드 층(100)과 구동회로 기판(20) 사이에 개재될 수 있다.
예를 들어, 제1, 제2 및 제3 P전극(110P, 120P, 130P) 각각은, 제1, 제3 및 제5 범프(301, 303, 305) 각각을 통해 구동회로 기판(20)과 연결될 수 있다. 예를 들어, 제1, 제2 및 제3 N전극(110N, 120N, 130N) 각각은, 제2, 제4 및 제6 범프(302, 304, 306) 각각을 통해 구동회로 기판(20)과 연결될 수 있다.
이하에서 도 4를 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.
도 4는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 4를 참조하면, 격벽(230)의 갭필층(230d)은, 제1, 제2 및 제3 라이너(230a, 230b, 230c)에 포함된 물질과 상이한 물질을 포함할 수 있다.
예를 들어, 제1, 제2 및 제3 라이너(230a, 230b, 230c)는, 동일한 물질을 포함할 수 있다. 예를 들어, 제1, 제2 및 제3 라이너(230a, 230b, 230c)는, 격벽 물질을 포함할 수 있다. 이 경우, 제1, 제2 및 제3 라이너(230a, 230b, 230c)는 연속적인 하나의 구성 요소로 보일 수 있다.갭필층(230d)은 예를 들어, 실리콘과 금속 물질 중 어느 하나를 포함할 수 있다.
이하에서 도 5를 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.
도 5는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 5를 참조하면, 격벽(230')은 제3 라이너(230c)를 포함하지 않을 수 있다. 갭필층(230d)은 제1 및 제2 라이너(230a, 230b) 사이에 배치되어, 격벽 트렌치(230T)를 채울 수 있다.
갭필층(230d)은, 제1 및 제2 라이너(230a, 230b)에 포함된 물질과 상이한 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 라이너(230a, 230b)는, 동일한 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 라이너(230a, 230b)는, 격벽 물질을 포함할 수 있다.
갭필층(230d)은, 예를 들어, 실리콘과 금속 물질 중 어느 하나를 포함할 수 있다.
이하에서, 도 6 내지 도 9를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 격벽(230)을 설명하기 위한 도면이다. 도 7, 도 8 및 도 9 각각은, 도 1 및 도 6의 A-A' 선을 따라 절단한 단면도이다.
도 6 및 도 7을 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 격벽 트렌치(230T)의 측벽은, 수직이 아닌 임의의 기울기를 가질 수 있다. 격벽 트렌치(230T)의 측벽은, 예를 들어, 색 변환층(200)의 상면에 수직인 법선을 기준으로, 약 15도 이하의 기울기를 가질 수 있다. 따라서 격벽(230)의 폭은, 발광 다이오드 층(100)에서 멀어지는 방향을 따라, 점점 감소될 수 있다.
격벽(230)의 폭이 발광 다이오드 층(100)에서 멀어지는 방향을 따라, 점점 감소되는 경우, 발광 다이오드 층(100)으로부터 생성되는 빛에 대한 집광력이 향상될 수 있다.
도 8 및 도 9를 참조하면, 제1 및 제2 라이너(230a, 230b)는 격벽 트렌치(230T)의 측벽의 프로파일을 따라 배치될 수 있다.
이하에서 도 10a, 도 10b, 도 11a, 도 11b, 도 12, 도 13, 도 14, 도 15, 도 16 및 도 17을 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 제조 방법에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.
도 10a, 도 10b, 도 11a, 도 11b, 도 12, 도 13, 도 14, 도 15, 도 16 및 도 17 각각은, 본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 디스플레이 장치의 제조 방법을 설명하기 위한 중간단계 도면이다.
도 10a를 참조하면, 기판(200pre)이 제공될 수 있다. 기판(200pre)은 서로 마주보는 제1 면(200prea)과 제2 면(200preb)을 포함할 수 있다.
격벽 트렌치(230T)는, 기판(200pre) 내에 형성될 수 있다. 격벽 트렌치(230T)는 기판(200pre)의 일부를 제거하여 형성될 수 있다. 격벽 트렌치(230T)는, 기판(200pre)의 제1 면(200prea)으로부터 기판(200pre) 내로 연장되되, 기판(200pre)의 제2 면(200preb)까지 연장되지 않을 수 있다.
몇몇 실시예에서, 기판(200pre)은, 도핑되지 않은 실리콘을 포함할 수 있다. 또는, 몇몇 실시예에서, 기판(200pre)은, 고농도의 보론으로 도핑된 실리콘을 포함할 수 있다.
도 10a에서, 격벽 트렌치(230T)의 측벽은 기판(200pre)의 제1 면(200prea)에 대해 수직인 기울기를 가질 수 있다.
또는, 몇몇 실시예에서, 도 10b에 도시된 바와 같이, 격벽 트렌치(230T)의 측벽은 기판(200pre)의 제1 면(200prea)에 대해 임의의 기울기를 가질 수 있다. 격벽 트렌치(230T)의 측벽이 기판(200pre)의 제1 면(200prea)에 대해 임의의 기울기를 갖는 경우, 격벽 트렌치(230T)의 폭은, 기판(200pre)의 제1 면(200prea)에서 제2 면(200preb)을 향하는 방향을 따라, 점차 증가될 수 있다. 격벽 트렌치(230T)의 측벽은, 예를 들어, 기판(200pre)의 제1 면(200prea)에 수직인 법선에 대해 약 15도의 기울기를 가질 수 있다.
이하에서는, 도 10a의 격벽 트렌치(230T)의 형상을 예로 들어 설명한다. 그러나, 도 10b의 격벽 트렌치(230T)에 대해서도 이하의 설명이 적용될 수 있음은 물론이다.
도 11a를 참조하면, 격벽(230)이 형성될 수 있다. 격벽(230)은, 격벽 트렌치(230T) 전부를 격벽 물질로 채워 형성될 수 있다.
제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d) 각각은 동일한 물질, 예를 들어 격벽 물질을 포함할 수 있다. 제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d) 각각이 동일한 물질을 포함하는 경우, 예를 들어, 제1 라이너(230a), 제2 라이너(230b), 제3 라이너(230c) 및 갭필층(230d)은 동시에 형성될 수 있다.
격벽 물질은, 기판(200pre)에 포함된 물질의 산화물을 포함할 수 있다. 격벽 물질은, 예를 들어, 실리콘 산화물일 수 있다.
격벽 물질은 실리콘과 다른 절연 물질을 포함할 수 있다. 예를 들어, 격벽 물질은, 실리콘 산화물과 실리콘 나이트라이드 중 적어도 어느 하나를 포함할 수 있다.
격벽 물질은, 기판(200pre)에 포함된 물질과 식각 선택성을 갖는 물질을 포함할 수 있다. 다시 말해서, 격벽 물질은, 동일 에천트에 대해 기판(200pre)은 식각되지만 격벽(230)은 식각되지 않을 수 있는 물질을 포함할 수 있다. 예를 들어, 기판(200pre)이 도핑되지 않은 실리콘을 포함하는 경우, 격벽 물질은 실리콘 산화물과 실리콘 나이트라이드 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 기판(200pre)이 고농도의 보론으로 도핑된 실리콘을 포함하는 경우, 격벽 물질은 예를 들어, 실리콘일 수 있다.
한편 몇몇 실시예에서, 제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c)는 동일 물질을 포함하고, 갭필층(230d)은 제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c)에 포함된 물질과 상이한 물질을 포함할 수 있다. 도 11b를 참조하면, 제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c)는, 격벽 트렌치(230T)의 측벽 및 바닥면을 따라 형성될 수 있다. 제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c)는, 격벽 트렌치(230T)의 프로파일을 따라 형성될 수 있다.
예를 들어, 제1 라이너(230a)와 제2 라이너(230b)는, 격벽 트렌치(230T)의 측벽을 따라 형성될 수 있다. 또한, 제3 라이너(230c)는 격벽 트렌치(230T)의 바닥면을 따라 형성되어, 제1 라이너(230a)와 제2 라이너(230b)를 연결할 수 있다. 제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c)는, 격벽 트렌치(230T)를 채우지 않을 수 있다.
제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c)에 의해 채워지지 않은 격벽 트렌치(230T)의 부분은, 갭필층(230d)에 의해 채워질 수 있다.
몇몇 실시예에서, 제1 라이너(230a), 제2 라이너(230b) 및 제3 라이너(230c) 각각은 동일한 물질, 예를 들어 격벽 물질을 포함할 수 있다.
갭필층(230d)은, 예를 들어, 실리콘과 금속 물질 중 어느 하나를 포함할 수 있다.
도 12를 참조하면, 격벽(230) 및 기판(200pre) 상에 프리 발광 다이오드 층(100pre)이 형성될 수 있다. 예를 들어, 프리 발광 다이오드 층(100pre)은, 기판(200pre)의 제1 면(200prea) 상에 형성될 수 있다.
프리 발광 다이오드 층(100pre)은, 격벽(230) 및 기판(200pre) 상에서, 예를 들어, 에피텍셜하게 성장될 수 있다. 프리 발광 다이오드 층(100pre)은, 제1 부분(R1)과 제2 부분(R2)을 포함할 수 있다. 프리 발광 다이오드 층(100pre)의 제1 부분(R1)은, 격벽(230) 상에서 에피텍셜하게 성장된 부분을 포함할 수 있다. 프리 발광 다이오드 층(100pre)의 제2 부분(R2)은, 기판(200pre) 상에서 에피텍셜하게 성장된 부분을 포함할 수 있다.
프리 발광 다이오드 층(100pre)의 제1 부분(R1)과 제2 부분(R2) 각각은, 결정 방향이 서로 다른 물질을 포함할 수 있다. 예를 들어, 기판(200pre)이 실리콘을 포함하는 경우, 실리콘을 포함하는 기판(200pre) 상에서 에피텍셜하게 성장된 제2 부분(R2)에 포함된 물질의 결정 방향은, 격벽 물질을 포함하는 격벽(230) 상에서 에피텍셜하게 성장된 제1 부분(R1)에 포함된 물질의 결정 방향과 상이할 수 있다.
예를 들어, 프리 발광 다이오드 층(100pre)은, GaN을 포함할 수 있다. 이 경우, 프리 발광 다이오드 층(100pre)의 제1 부분(R1)에 포함된 GaN의 결정 방향은, 프리 발광 다이오드 층(100pre)의 제2 부분(R2)에 포함된 GaN의 결정 방향과 상이할 수 있다.
프리 발광 다이오드 층(100pre)의 제1 부분(R1)과 제2 부분(R2)은, 서로 식각 선택성이 있는 물질을 포함할 수 있다. 예를 들어, 동일 에천트에 대해 프리 발광 다이오드 층(100pre)의 제1 부분(R1)은 식각되고, 제2 부분(R2)은 식각되지 않을 수 있다.
도 13을 참조하면, 제1 및 제2 분리막 트렌치(131T, 132T)가 형성될 수 있다.
제1 및 제2 분리막 트렌치(131T, 132T)는, 프리 발광 다이오드 층(100pre)의 제1 부분(R1)을 선택적으로 제거하여 형성될 수 있다. 제1 및 제2 분리막 트렌치(131T, 132T)는, 격벽(230)을 노출시킬 수 있다.
도 14를 참조하면, 발광 다이오드 층(100)이 형성될 수 있다.
제1 및 제2 분리막(131, 132) 각각은, 제1 및 제2 분리막 트렌치(131T, 132T) 각각을 채워 형성될 수 있다. 제1 및 제2 분리막(131, 132)은, 격벽(230) 상에, 격벽(230)과 정렬되도록 형성될 수 있다.
본 발명의 기술적 사상에 따른 발광 다이오드 장치의 제조 방법은, 프리 발광 다이오드 층(100pre)의 제1 부분(R1)을 선택적으로 제거하여 제1 및 제2 분리막 트렌치(131T, 132T)를 형성한 후, 제1 및 제2 분리막 트렌치(131T, 132T) 각각을 채워 제1 및 제2 분리막(131, 132)을 형성함으로써, 제1 및 제2 분리막(131, 132)과 격벽(230)을 정렬시킬 수 있다. 예를 들어, 제1 및 제2 분리막(131, 132)이 형성될 제1 및 제2 분리막 트렌치(131T, 132T)는, 격벽 물질을 포함하는 격벽(230) 상에서 에피텍셜하게 성장된 부분을 선택적으로 제거하여 형성되기 때문에, 격벽(230)과 정렬될 수 있다.
프리 발광 다이오드 층(100pre)은, 예를 들어, 단차를 갖도록 패터닝될 수 있다. 예를 들어, 후속 공정에서 N전극이 형성될 프리 발광 다이오드 층(100pre)의 일부 부분은 제거될 수 있다. 베이스 층(112)은 예를 들어, 단차를 갖도록 프리 발광 다이오드 층(100pre)을 패터닝하여 형성될 수 있다.
그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 프리 발광 다이오드 층(100pre)은, 단차를 갖도록 패터닝되지 않을 수도 있음은 물론이다. 이 경우 베이스 층(112)은 프리 발광 다이오드 층(100pre)일 수 있다.
베이스 층(112) 상에 P전극(예를 들어, 제1, 제2 및 제3 P전극(110P, 120P, 130P))과 N전극(예를 들어, 제1, 제2 및 제3 N전극(110N, 120N, 130N))을 포함하는 절연층(111)이 형성될 수 있다. 이로써, 제1, 제2 및 제3 발광 다이오드 층(101, 102, 103)이 형성될 수 있다.
도 15를 참조하면, 기판(200pre)의 일부가 제거되어 격벽(230)이 노출될 수 있다. 기판(200pre)의 제2 면(200preb)은 제거되어 격벽(230)이 노출될 수 있다.
예를 들어, 기판(200pre)은 제2 면(200preb)에서 제1 면(200prea) 방향으로, 격벽(230)의 제3 라이너(230c)가 노출될 때까지 제거될 수 있다. 기판(200pre)의 두께는 감소되어, 격벽(230)의 높이(Hb)와 실질적으로 동일해질 수 있다.
몇몇 실시예에서, 기판(200pre)의 일부가 제2 면(200preb)에서 제1 면(200prea) 방향으로 제거될 때, 제3 라이너(230c)도 제거되어, 갭필층(230d)이 노출될 수 있다. 이 경우, 제1 및 제2 라이너(230a, 230b)의 일부도 제거될 수 있다.
본 발명의 기술적 사상의 몇몇 실시예에 따른 발광 다이오드 장치의 제조 방법은, 기판(200pre)의 일부를 제2 면(200preb)에서 제1 면(200prea) 방향으로 제거할 때, 격벽(230)의 높이를 조절할 수 있다.
도 16을 참조하면, 기판(200pre)이 선택적으로 제거되어, 빈 공간(ES)이 형성될 수 있다.
몇몇 실시예에서, 빈 공간(ES)이 형성되기 전, 도 11의 구조체가 상하반전 될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 빈 공간(ES)이 형성된 후, 도 11의 구조체가 상하반전 될 수도 있음은 물론이다.
빈 공간(ES)은 기판(200pre)과 격벽(230)에 포함된 물질(예를 들어, 격벽 물질)간의 식각 선택성을 이용하여, 기판(200pre)을 선택적으로 제거함으로써 형성될 수 있다. 예를 들어, 격벽(230)은 실리콘과 상이한 절연 물질을 포함하기 때문에, 동일 에천트에 대해 기판(200pre)은 식각되어 제거되고, 격벽(230)은 남아있을 수 있다.
빈 공간(ES)은, 격벽(230) 및 발광 다이오드 층(100)의 제2 부분(R2)에 의해 정의될 수 있다. 빈 공간(ES)은, 예를 들어, 격벽(230)에 의해 둘러싸인 공간일 수 있다. 빈 공간(ES)의 측벽은 예를 들어, 격벽(230)에 의해 정의될 수 있다. 빈 공간(ES)의 바닥면은 예를 들어, 베이스 층(112)에 의해 정의될 수 있다.
도 17을 참조하면, 발광 다이오드 층(100) 상의 색 변환층(200)이 형성될 수 있다.
빈 공간(ES)은, 색 변환 물질(예를 들어, 제1, 제2 및 제3 색 변환 물질(201, 202, 203))로 채워질 수 있다. 색 변환층(200)은, 격벽(230) 및 색 변환 물질(예를 들어, 제1, 제2 및 제3 색 변환 물질(201, 202, 203))을 포함할 수 있다.
발광 다이오드 층(100)과 색 변환층(200)을 포함하는 디스플레이 기판(10)은, 후속 공정에서 구동회로 기판(20)과 전기적으로 연결될 수 있다.
도 12 내지 도 17에서, 격벽(230)이 도 11a의 형상을 갖는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 도 12 내지 도 17에 도시된 격벽(230)은, 도 11b의 형상으로 대체될 수도 있음은 물론이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
101: 제1 발광 다이오드 층 102: 제2 발광 다이오드 층
PX1: 제1 발광 다이오드 픽셀 PX2: 제2 발광 다이오드 픽셀
131: 제1 분리막 201: 제1 색 변환 물질
202: 제2 색 변환 물질 230: 격벽

Claims (10)

  1. 제1 발광 다이오드 층과, 상기 제1 발광 다이오드 층 상의 제1 색 변환 물질을 포함하는 제1 발광 다이오드 픽셀;
    제2 발광 다이오드 층과, 상기 제2 발광 다이오드 층 상의 제2 색 변환 물질을 포함하는 제2 발광 다이오드 픽셀;
    상기 제1 발광 다이오드 층과 상기 제2 발광 다이오드 층 사이에 배치되는 분리막; 및
    상기 제1 색 변환 물질과 상기 제2 색 변환 물질 사이에 배치되고, 격벽 물질을 포함하는 격벽을 포함하고,
    상기 제1 및 제2 발광 다이오드 픽셀은, 상기 분리막 및 상기 격벽에 의해 구분되고,
    상기 격벽은, 상기 분리막 상에, 상기 분리막과 정렬되어 배치되고,
    상기 격벽 물질은, 실리콘과 상이한 절연 물질을 포함하고,
    상기 격벽은,
    상기 제1 색 변환 물질과 직접 접하는 제1 라이너;
    상기 제1 라이너와 이격되고, 상기 제2 색 변환 물질과 직접 접하는 제2 라이너;
    상기 제1 라이너의 상부와 상기 제2 라이너의 상부를 연결하는 제3 라이너; 및
    상기 제3 라이너 아래에 배치되고, 상기 제1 라이너와 상기 제2 라이너 사이에 배치되는 갭필층을 포함하는 발광 다이오드 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 격벽 물질은 실리콘 산화물과 실리콘 나이트라이드 중 적어도 어느 하나를 포함하는 발광 다이오드 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 분리막의 적어도 일부는, 상기 격벽에 의해 오버레이(overlay)되는 발광 다이오드 디스플레이 장치.
  4. 제 1항에 있어서,
    복수의 단위 픽셀을 포함하는 디스플레이 기판; 및
    상기 디스플레이 기판과 전기적으로 연결되는 구동회로 기판을 더 포함하고,
    상기 복수의 단위 픽셀 중 어느 하나는, 상기 격벽의 적어도 일부, 상기 제1 발광 다이오드 픽셀 및 상기 제2 발광 다이오드 픽셀을 포함하는 발광 다이오드 디스플레이 장치.
  5. 구동회로 기판;
    상기 구동회로 기판 상에 배치되고, 제1 P전극과 제1 N전극을 포함하는 발광 다이오드 층;
    상기 발광 다이오드 층 내에 형성되고, 상기 제1 P전극과 상기 제1 N전극의 일측에 형성되는 분리막;
    상기 발광 다이오드 층 상의 색 변환층; 및
    상기 색 변환층 내에 형성되고, 상기 분리막 상에, 상기 분리막과 정렬되어 배치되는 격벽을 포함하고,
    상기 색 변환층은, 상기 격벽에 의해 분리되는 제1 색 변환 물질과 제2 색 변환 물질을 포함하고,
    상기 격벽은,
    상기 제1 색 변환 물질과 직접 접하는 제1 라이너;
    상기 제1 라이너와 이격되고, 상기 제2 색 변환 물질과 직접 접하는 제2 라이너;
    상기 제1 라이너의 상부와 상기 제2 라이너의 상부를 연결하는 제3 라이너; 및
    상기 제3 라이너 아래에 배치되고, 상기 제1 라이너와 상기 제2 라이너 사이에 배치되는 갭필층을 포함하는 발광 다이오드 디스플레이 장치.
  6. 제 5항에 있어서,
    상기 격벽은, 실리콘과 상이한 절연 물질을 포함하는 발광 다이오드 디스플레이 장치.
  7. 제 6항에 있어서,
    상기 격벽은 실리콘 산화물과 실리콘 나이트라이드 중 적어도 어느 하나를 포함하는 발광 다이오드 디스플레이 장치.
  8. 제 5항에 있어서,
    상기 분리막의 적어도 일부는, 상기 격벽에 의해 오버레이(overlay) 되는 발광 다이오드 디스플레이 장치.
  9. 제 5항에 있어서,
    상기 발광 다이오드 층은, 상기 분리막에 의해 분리되는 제1 발광 다이오드 층과 제2 발광 다이오드 층을 포함하고,
    상기 제1 발광 다이오드 층은, 상기 제1 P전극과 상기 제1 N전극을 포함하고,
    상기 제1 색 변환 물질은, 상기 제1 발광 다이오드 층 상에 배치되는 발광 다이오드 디스플레이 장치.
  10. 제 9항에 있어서,
    상기 구동회로 기판과 전기적으로 연결되고, 복수의 단위 픽셀을 포함하는 디스플레이 기판을 더 포함하고,
    상기 복수의 단위 픽셀 중 어느 하나는, 제1 발광 다이오드 픽셀과 제2 발광 다이오드 픽셀을 포함하고,
    상기 제1 발광 다이오드 픽셀은, 상기 제1 발광 다이오드 층 및 상기 제1 색 변환 물질을 포함하고,
    상기 제2 발광 다이오드 픽셀은, 상기 제2 발광 다이오드 층 및 상기 제2 색 변환 물질을 포함하고,
    상기 제1 발광 다이오드 픽셀과 상기 제2 발광 다이오드 픽셀은, 상기 분리막 및 상기 격벽에 의해 분리되는 발광 다이오드 디스플레이 장치.
KR1020180041491A 2018-04-10 2018-04-10 발광 다이오드 디스플레이 장치 KR102522529B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180041491A KR102522529B1 (ko) 2018-04-10 2018-04-10 발광 다이오드 디스플레이 장치
US16/205,454 US10892298B2 (en) 2018-04-10 2018-11-30 Light emitting diode display device with separation film and partition aligning to each other
CN201910056324.XA CN110364545A (zh) 2018-04-10 2019-01-22 发光二极管显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180041491A KR102522529B1 (ko) 2018-04-10 2018-04-10 발광 다이오드 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190118311A KR20190118311A (ko) 2019-10-18
KR102522529B1 true KR102522529B1 (ko) 2023-04-14

Family

ID=68099086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041491A KR102522529B1 (ko) 2018-04-10 2018-04-10 발광 다이오드 디스플레이 장치

Country Status (3)

Country Link
US (1) US10892298B2 (ko)
KR (1) KR102522529B1 (ko)
CN (1) CN110364545A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992832B (zh) * 2019-12-18 2021-10-08 厦门天马微电子有限公司 一种可拉伸显示面板和可拉伸显示装置
CN114122214A (zh) * 2022-01-25 2022-03-01 北京芯海视界三维科技有限公司 发光器件和显示装置
CN114122216A (zh) * 2022-01-25 2022-03-01 北京芯海视界三维科技有限公司 发光器件和显示装置
CN114122217A (zh) * 2022-01-25 2022-03-01 北京芯海视界三维科技有限公司 发光器件和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822482B2 (ja) 2001-05-23 2011-11-24 シチズン電子株式会社 発光ダイオードおよびその製造方法
JP2007059418A (ja) 2005-08-22 2007-03-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
KR101259122B1 (ko) 2007-01-26 2013-04-26 엘지전자 주식회사 수직형 발광 소자 및 그 제조 방법
KR101291153B1 (ko) 2010-12-30 2013-07-31 포항공과대학교 산학협력단 발광다이오드 및 그 제조방법
KR101350159B1 (ko) 2012-08-31 2014-02-13 한국광기술원 백색 발광 다이오드 제조방법
WO2014091539A1 (ja) 2012-12-10 2014-06-19 株式会社エルム 発光装置、ｌｅｄ照明装置、および、前記発光装置に用いられる蛍光体含有フィルム片の製造方法
JP2014157991A (ja) 2013-02-18 2014-08-28 Toshiba Corp 半導体発光装置及びその製造方法
KR102131599B1 (ko) 2013-12-16 2020-07-09 삼성디스플레이 주식회사 발광 다이오드 및 그 제조 방법
US9559134B2 (en) * 2014-12-09 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors
KR101688163B1 (ko) * 2015-03-30 2016-12-20 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10230021B2 (en) 2015-09-30 2019-03-12 Samsung Electronics Co., Ltd. Light emitting device package
KR102516054B1 (ko) * 2015-11-13 2023-03-31 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR102263041B1 (ko) * 2016-02-26 2021-06-09 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
KR102480220B1 (ko) * 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
KR102605471B1 (ko) * 2016-06-30 2023-11-23 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20180014334A (ko) * 2016-07-29 2018-02-08 한국생산기술연구원 유기발광 디스플레이 소자 및 그 제조방법
KR102553630B1 (ko) * 2016-08-11 2023-07-10 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR102605472B1 (ko) * 2016-09-09 2023-11-23 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
CN110364545A (zh) 2019-10-22
US10892298B2 (en) 2021-01-12
US20190312083A1 (en) 2019-10-10
KR20190118311A (ko) 2019-10-18

Similar Documents

Publication Publication Date Title
KR102522529B1 (ko) 발광 다이오드 디스플레이 장치
US9978728B2 (en) Display apparatus and fabricating method thereof
JP7105612B2 (ja) 画像表示素子およびその形成方法
WO2021017493A1 (zh) 发光二极管芯片阵列及其制作方法和显示面板
EP2477244B1 (en) Method of manufacturing a light-emitting device package on a wafer level
TWI559573B (zh) 發光二極體
US10879217B1 (en) Multi-color LED pixel unit and micro-LED display panel
TWI679762B (zh) 顯示裝置及其製造方法
KR20210006567A (ko) 발광소자 패키지 및 이를 이용한 디스플레이 패널
CN113497161A (zh) 光发射和/或光接收二极管阵列器件
WO2023241434A1 (zh) 一种Micro-LED显示芯片及其制备方法
US11114419B2 (en) Multi-color LED pixel unit and micro-LED display panel
KR101777516B1 (ko) 고전압 엘이디 플립 칩 및 그 제조 방법
JP7447304B2 (ja) モノリシック電子デバイス
US10930814B1 (en) Method of manufacturing multi-color light emitting pixel unit
TWI657573B (zh) 顯示裝置及其製造方法
EP4047642A1 (fr) Substrat hybride a isolation amelioree
US20220392952A1 (en) Multi-color led pixel unit and micro-led display panel
KR100858322B1 (ko) 수직구조를 갖는 질화갈륨계 ｌｅｄ소자의 제조방법
CN105655450A (zh) 高压led芯片的钝化层沉积方法
WO2011105557A1 (ja) 半導体成長用基板および発光素子
CN217280824U (zh) 一种led芯片
US20230078165A1 (en) Light emitting device, method of manufacturing light emitting device, and image display apparatus
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
US11515449B2 (en) Semiconductor light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant