KR102514043B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102514043B1
KR102514043B1 KR1020160090778A KR20160090778A KR102514043B1 KR 102514043 B1 KR102514043 B1 KR 102514043B1 KR 1020160090778 A KR1020160090778 A KR 1020160090778A KR 20160090778 A KR20160090778 A KR 20160090778A KR 102514043 B1 KR102514043 B1 KR 102514043B1
Authority
KR
South Korea
Prior art keywords
purge gas
supplying
process chamber
reactant
flow rate
Prior art date
Application number
KR1020160090778A
Other languages
English (en)
Other versions
KR20180009185A (ko
Inventor
유지원
이현석
박지운
조기희
박희숙
손웅희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160090778A priority Critical patent/KR102514043B1/ko
Priority to US15/651,068 priority patent/US10373831B2/en
Publication of KR20180009185A publication Critical patent/KR20180009185A/ko
Application granted granted Critical
Publication of KR102514043B1 publication Critical patent/KR102514043B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H01L2021/60187—Isostatic pressure, e.g. degassing using vacuum or pressurised liquid

Abstract

본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 기판이 도입된 공정 챔버 내부에 제1 반응물을 공급하는 단계, 제1 퍼지 기체의 유량을 조절하고, 유량이 조절된 상기 제1 퍼지 기체를 제1 저장부에 정해진 시간 동안 저장하는 단계, 상기 제1 반응물을 공급하는 단계 이후에, 상기 공정 챔버 내부로, 상기 제1 저장부에 저장되어 있던 상기 제1 퍼지 기체를 공급하는 단계, 및 상기 제1 퍼지 기체를 공급하는 단계 이후에, 상기 기판이 도입된 상기 공정 챔버 내부에 제2 반응물을 공급하는 단계를 포함할 수 있다.

Description

반도체 소자의 제조 방법{Method of manufacturing semiconductor device}
본 개시의 기술적 사상은 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 제조에 있어서 반도체 소자가 고집적화되고 미세화되어 감에 따라 반도체 소자를 구성하는 패턴들의 종횡비(aspect ratio)가 점차 증가하고, 이에 따라 큰 종횡비를 가지는 구조물에서도 우수한 스텝 커버리지(step coverage) 특성을 제공할 수 있는 증착 기술이 필요하다.
또한, 박막 형성을 위해 사용된 물질들을 공정 챔버 외부로 짧은 시간 동안 효율적으로 배출시키기 위한 기술이 필요하다.
본 개시의 기술적 사상이 해결하고자 하는 기술적 과제는 스텝 커버리지 특성을 개선할 수 있는 반도체 소자 제조 방법을 제공하는 데 있다.
본 개시의 기술적 사상이 해결하고자 하는 기술적 과제는 반도체 소자의 생산성을 증가시킬 수 있는 반도체 소자의 제조 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 개시의 기술적 사상의 일 실시예에 의한 반도체 소자의 제조 방법은 기판이 도입된 공정 챔버 내부에 제1 반응물을 공급하는 단계, 제1 퍼지 기체의 유량을 조절하고, 유량이 조절된 상기 제1 퍼지 기체를 제1 저장부에 정해진 시간 동안 저장하는 단계, 상기 제1 반응물을 공급하는 단계 이후에, 상기 공정 챔버 내부로, 상기 제1 저장부에 저장되어 있던 상기 제1 퍼지 기체를 공급하는 단계, 및 상기 제1 퍼지 기체를 공급하는 단계 이후에, 상기 기판이 도입된 상기 공정 챔버 내부에 제2 반응물을 공급하는 단계를 포함할 수 있다.
상술한 과제를 해결하기 위하여 본 개시의 기술적 사상의 일 실시예에 의한 반도체 소자의 제조 방법은 공정 챔버 내부로 기판을 제공하는 단계, 상기 공정 챔버 내부에 전구체 기체를 공급하여 상기 기판 상에 전구체 층을 형성하는 단계, 유체 개폐부의 개폐 시간이 서로 다른 유량 제어부 및 보조 유량 제어부가 퍼지 기체의 유량을 조절하는 단계, 상기 공정 챔버 내부로 유량이 조절된 상기 퍼지 기체를 공급하는 단계, 및 상기 공정 챔버 내부에 반응 기체를 공급하고, 상기 전구체 층과 상기 반응 기체가 반응하여 상기 기판 상에 박막을 형성하는 단계를 포함할 수 있다.
본 개시의 기술적 사상에 의한 반도체 소자의 제조 방법에 의하면, 수직으로 형성된 구조물을 포함하는 반도체 기판의 스텝 커버리지 특성을 개선할 수 있다. 또한, 본 개시의 기술적 사상에 의한 실시예들에 따르면, 반도체 소자의 제조 공정 및 박막 형성 공정에 걸리는 시간이 단축되어 반도체 소자의 생산성이 증가될 수 있다.
도 1은 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법을 나타내는 흐름도이다.
도 2a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버의 단면도이다.
도 2b는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 퍼지 기체 공급부를 나타낸 개략도이다.
도 3는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버의 단면도이다.
도 4a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버의 단면도이다.
도 4b는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 퍼지 기체 공급부를 나타낸 개략도이다.
도 5는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 기판을 나타낸 단면도로서, 도 2a의 A부분을 확대한 단면도이다.
도 6a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에서 시간에 따른 기체 공급의 다이어그램이다.
도 6b는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에서 시간에 따른 기체 공급의 다이어그램이다.
도 6c는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에서 시간에 따른 기체 공급의 다이어그램이다.
도 7a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 따라 공급한 퍼지 기체의 유량에 따른 증착율을 나타낸 그래프이다.
도 7b는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에서 반응물의 부분 압력에 따른 스텝 커버리지 특성을 나타낸 그래프이다.
도 8은 본 개시의 기술적 사상에 따른 반도체 소자의 박막 형성 방법을 나타내는 흐름도이다.
본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법을 나타내는 흐름도이다.
도 1을 참조하면, 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법은 기판이 도입된 공정 챔버 내부에 제1 반응물을 공급하고(S110), 상기 제1 반응물 중 일부가 상기 기판 상에 부착되도록 할 수 있다. 상기 제1 반응물은 상기 기판의 표면과 반응을 하여 포화 상태가 될 때까지 화학 흡착한다. 상기 제1 반응물과 상기 기판의 표면간의 반응이 포화상태를 이루게 되면, 과잉의 상기 제1 반응물은 더 이상 반응을 하지 않게 된다.
상기 제1 반응물 중 일부가 상기 기판 상에 일정한 두께로 부착이 되면, 상기 공정 챔버 내부로 제1 퍼지 기체를 공급할 수 있다(S130). 상기 제1 퍼지 기체는 상기 제1 반응물 중 상기 기판 상에 부착되지 않고 상기 공정 챔버 내부에 잔류해 있는 상기 제1 반응물을 상기 공정 챔버의 외부로 방출시키는 것을 도와주는 역할을 한다.
이 때, 상기 공정 챔버 내부로 제1 퍼지 기체가 공급되기 전에, 상기 제1 퍼지 기체는 제1 유량 제어부(mass flow controller, MFC)에 의하여 유량이 제어될 수 있다. 상기 제1 유량 제어부에 의해 제어된 유량의 상기 제1 퍼지 기체는 제1 저장부에 정해진 시간 동안 저장될 수 있다(S120). 상기 제1 저장부에 저장되어 있던 상기 제1 퍼지 기체는, 상기 제1 저장부와 상기 공정 챔버 사이에 배치된 제1 유체 개폐부가 열리면 상기 공정 챔버 내부로 공급될 수 있다.
상기 제1 퍼지 기체에 의해 상기 공정 챔버 내부에 잔류되어 있던 상기 제1 반응물이 제거된 후에는 상기 공정 챔버 내부에 제2 반응물을 공급할 수 있다(S140). 상기 제2 반응물은 상기 기판의 표면과 반응하여 화학 흡착하게 되고, 이 때, 상기 기판 상에 흡착되어 있던 상기 제1 반응물 및 제2 반응물이 서로 화학 결합하여, 상기 기판 상에 박막을 형성할 수 있다.
상기 제2 반응물과 상기 기판의 표면간의 반응이 포화 상태를 이루게 되면 과잉의 제2 반응물은 더 이상 반응하지 않게 되므로, 상기 공정 챔버 내부로 제2 퍼지 기체를 공급할 수 있다(S160). 이 때, 상기 공정 챔버 내부로 제2 퍼지 기체가 공급되기 전에, 상기 제2 퍼지 기체는 제2 유량 제어부에 의하여 유량이 제어될 수 있고, 상기 제2 유량 제어부에 의해 제어된 유량의 상기 제2 퍼지 기체는 제2 저장부에 정해진 시간 동안 저장될 수 있다(S150). 상기 제2 저장부에 저장되어 있던 상기 제2 퍼지 기체는, 상기 제2 저장부와 상기 공정 챔버 사이에 배치된 제2 유체 개폐부가 열리면 상기 공정 챔버 내부로 공급될 수 있다. 공급된 상기 제2 퍼지 기체는 반응하지 않고 남은 상기 제2 반응물을 상기 공정 챔버의 외부로 방출시켜 제거하는 역할을 할 수 있다.
상기 제1 퍼지 기체 및 상기 제2 퍼지 기체로는 불활성 기체인 아르곤(Ar) 또는 질소(N2)가 사용될 수 있으나, 이에 한정되는 것은 아니며, 상기 제1 반응물 또는 상기 제2 반응물과 화학적 반응을 일으키지 않는 안정된 기체일 수 있다. 상기 제1 반응물 및 상기 제2 반응물은 동일한 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
상기 단계들(S110, S120, S130, S140, S150, S160)은 하나의 사이클을 형성하며, 이러한 사이클을 반복하여 상기 기판 상에 원하는 두께의 박막을 형성할 수 있다.
상기 제1 반응물은 전구체 기체일 수 있고, 상기 기판 상에 전구체 층을 형성할 수 있다. 상기 제2 반응물은 반응 기체 일 수 있고, 상기 기판 상에 형성된 전구체 층과 반응하여 박막을 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 제3 반응물이 추가적으로 상기 공정 챔버 내로 공급되고, 상기 기판의 표면과 화학적 반응을 통하여 박막이 형성될 수 있다.
도 2a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버의 단면도이다. 도 2b는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 퍼지 기체 공급부를 나타낸 개략도이다.
도 1 및 도 2a를 참조하면, 본 개시의 일 실시예에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버(200)는 외부로부터 밀폐된 독립 공간을 형성할 수 있다. 상기 공정 챔버(200)는 상기 공정 챔버(200) 내부로 반응물이 유입되는 소스 공급구(230), 퍼지를 위한 기체가 유입되는 퍼지 기체 공급구(240), 유입된 기체들이 공정 챔버 내부에 고르게 분배시키는 분배판(220) 및 반응으로 인하여 발생된 기체를 외부로 방출시키는 배기구(250)를 포함할 수 있다.
상기 공정 챔버(200) 내부에는 서셉터(susceptor, 210)가 배치될 수 있다. 상기 공정 챔버(200) 내부로 도입된 기판(100)은 상기 서셉터(210) 상에 안착될 수 있다. 상기 서셉터(210)는 상기 기판(100)을 지지하는 역할을 할 수 있고, 상기 기판(100)을 회전시킬 수 있도록 구현될 수 있다. 상기 서셉터(210)는 회전이 가능하도록 구현될 수 있어, 상기 기판(100) 상에 두께가 균일한 박막이 형성될 수 있다.
반응물이 유입되는 소스 공급구(230)에는 제1 반응물 공급부(302) 및 제2 반응물 공급부(304)가 연결될 수 있고, 상기 제1 반응물 공급부(302)에서 생성된 제1 반응물 및 상기 제2 반응물 공급부(302)에서 생성된 제2 반응물은 상기 소스 공급구(230)를 통하여 상기 공정 챔버(200) 내부로 공급될 수 있다. 상기 제1 반응물 및 상기 제2 반응물은 분배판(220)에 의하여 상기 공정 챔버(200) 내부에 고르게 분사될 수 있다.
퍼지 기체가 유입되는 퍼지 기체 공급구(240)에는 제1 퍼지 기체 공급부(402) 및 제2 퍼지 기체 공급부(404)가 연결될 수 있다. 상기 제1 퍼지 기체 공급부(402)에서 생성된 제1 퍼지 기체 및 상기 제2 퍼지 기체 공급부(404)에서 생성된 제2 퍼지 기체는 상기 퍼지 기체 공급구(240)를 통해서 상기 공정 챔버(200) 내부로 전달되고, 분배판(220)에서 고르게 상기 공정 챔버(200) 내부에 분사될 수 있다. 다만, 이에 한정되는 것은 아니며, 상기 공정 챔버(200) 내부로 제1 반응물, 제2 반응물, 제1 퍼지 기체 또는 제2 퍼지 기체가 공급되는 방식은 경우에 따라 다르게 구성될 수 있다.
상기 공정 챔버(200)에는 배기구(250)가 형성되며, 이 배기구(250)에 진공 펌프가 연결될 수 있다. 진공 펌프의 동작에 의해 공정 챔버(200) 내부의 공기가 펌핑됨에 따라 상기 공정 챔버(200)내부가 저 진공 또는 고 진공의 상태로 유지될 수 있다. 상기 기판(100)의 표면과 반응하지 않는 과잉의 제1 반응물 또는 과잉의 제2 반응물은 각각 제1 퍼지 기체 또는 제2 퍼지 기체와 함께 상기 배기구(250)를 통하여 상기 공정 챔버(200)의 외부로 배출될 수 있다. 본 도면에서는 상기 배기구(250)가 상기 공정 챔버(200)의 하단부에 배치되어 있으나, 이에 한정되는 것은 아니다.
도 1, 도 2a 및 도b를 참조하면, 제1 퍼지 기체 공급부(402) 및 제2 퍼지 기체 공급부(404)는 각각 상기 퍼지 기체 공급부(400)와 동일한 구성을 가질 수 있다. 공정 챔버(200)에 연결된 퍼지 기체 공급부(400)는 제1 퍼지 기체 또는 제2 퍼지 기체를 공정 챔버(200)에 전달 하는 기체 공급 라인(410), 유량 제어부(MFC, 440), 보조 유량 제어부(450)를 포함할 수 있다. 이하에서 언급되는 퍼지 기체는 제1 퍼지 기체 또는 제2 퍼지 기체를 의미할 수 있다.
상기 유량 제어부(440)는 공급되는 퍼지 기체의 유량을 감지하고 조절할 수 있다. 상기 유량 제어부(440)가 기체의 유량을 조절하는 데 걸리는 시간은 2초 내외일 수 있다. 상기 유량 제어부(440)는 상기 기체 공급 라인(410)보다 상대적으로 작은 단면적을 갖는 배관을 포함할 수 있고, 상기 배관을 통하여 전달된 퍼지 기체는 상기 보조 유량 제어부(450)에 전달될 수 있다.
또한, 상기 유량 제어부(440)는 별도의 기체 저장부를 포함하지 않을 수 있다. 상기 유량 제어부(440)만을 통하여 상기 공정 챔버(200) 내부로 상기 퍼지 기체가 공급되는 경우에는, 퍼지 기체가 저장되는 단계가 없이, 상기 유량 제어부(440)에 형성된 좁은 배관을 통하여 곧바로 상기 퍼지 가스를 공급하게 된다. 따라서, 상기 공정 챔버(200)의 내부로 한번에 주입할 수 있는 기체의 유량은 한정적일 수 있다.
상기 유량 제어부(440)는 유체 개폐부를 포함할 수 있다. 이 때, 상기 유량 제어부(440)가 기체의 유량을 조절하는 데 걸리는 시간은 상기 유량 제어부(440)의 유체 개폐부가 폐쇄되었다가 개방되는데 걸리는 시간 또는 개방되었다가 폐쇄되는데 걸리는 시간, 즉, 개폐 시간을 포함할 수 있다. 따라서 상기 유량 제어부(440)는 개폐 시간보다 짧은 시간 내에 기체의 유량을 조절하는데에는 한계가 있을 수 있다.
상기 보조 유량 제어부(450)는 저장부(430), 유체 개폐부(420) 및 개폐부 제어부(425)를 포함할 수 있다. 상기 보조 유량 제어부(450)는 상기 유량 제어부(440)와 상기 공정 챔버(200) 사이에 배치될 수 있다.
상기 저장부(430)는 상기 유량 제어부(440)에 연결되고, 상기 유량 제어부(440)로부터 1차로 유량이 조절된 상기 퍼지 기체를 전달 받아, 상기 퍼지 기체를 정해진 시간 동안 저장할 수 있다. 상기 유체 개폐부(420)는 상기 저장부(430)에 연결되어 상기 기체 공급 라인(410)을 개폐할 수 있다. 상기 유체 개폐부(420)가 열릴 때, 상기 저장부(430)에 저장된 상기 퍼지 기체가 상기 기체 공급 라인(410)을 통하여 상기 공정 챔버(200) 내부로 전달될 수 있다. 따라서, 상기 보조 유량 제어부(450)에 의하여 2차로 상기 퍼지 기체의 유량이 조절될 수 있다.
상기 유체 개폐부(420)는 개폐부 제어부(425)에 의하여 개폐 동작을 수행할 수 있다. 상기 개폐부 제어부(452)가 상기 유체 개폐부(420)를 열어 상기 공정 챔버(200) 내부로 상기 퍼지 기체를 공급하는데 걸리는 시간은 상기 유량 제어부(440)가 상기 퍼지 기체의 유량을 제어하는 시간보다 짧을 수 있다. 즉, 폐쇄되어있던 상기 유체 개폐부(420)를 개방하는데 걸리는 시간 또는 개방되어있던 상기 유체 개폐부(420)를 폐쇄하는데 걸리는 시간인, 상기 유체 개폐부(420)의 개폐 시간은, 상기 유량 제어부(440)가 기체의 유량을 제어하는데 걸리는 시간 보다 짧을 수 있다. 상기 보조 유량 제어부(450)의 상기 유체 개폐부(420)의 개폐 시간은 상기 유량 제어부(440)의 유체 개폐부의 개폐 시간보다 짧을 수 있다.
예를 들어, 상기 유체 개폐부(420)는 고속 밸브로 구현될 수 있다. 상기 고속 밸브는 금속 판의 형상을 변화시키는 방법으로 개폐를 조절할 수 있다. 고속 밸브는 0.05초 이하로 개폐의 조절이 가능하기 때문에, 상기 저장부(430) 및 상기 유체 개폐부(420)를 사용할 경우, 유량 제어부(440)만을 사용하는 경우에 비하여 상기 퍼지 기체의 유량을 조절하는데 걸리는 시간이 단축될 수 있다. 즉, 상기 저장부(430)에 상기 퍼지 기체를 일정 시간 저장한 후에, 폐쇄되어 있던 고속 밸브를 순간적으로 개방하여, 순간적으로 다량의 상기 퍼지 기체가 상기 공정 챔버(200) 내부로 주입되는 것이 가능해질 수 있다.
닫혀 있던 상기 유체 개폐부(420)는 제1 반응물 또는 제2 반응물과 상기 기판(100)의 표면과의 반응이 완료된 뒤에 열리도록 구성되어, 상기 공정 챔버(200)의 내부에 빠르게 퍼지 기체를 제공하도록 구성될 수 있다. 따라서, 상기 공정 챔버(200) 내에서 상기 반응물과 상기 기판(100)의 표면이 반응하는 단계에서는 상기 퍼지 기체의 부분 압력을 낮출 수 있다. 상대적으로 상기 제1 반응물 또는 제2 반응물의 부분 압력을 높일 수 있다.
상기 공정 챔버(200) 내부의 과잉의 상기 제1 반응물 또는 상기 제2 반응물을 배출시키는 단계에서는 상기 퍼지 기체의 부분 압력을 순간적으로 높여, 효율적으로 상기 공정 챔버(200) 내부의 과잉의 상기 반응물을 배출시킬 수 있다. 즉, 상기 과잉의 제1 반응물 또는 과잉의 제2 반응물을 퍼지하는데 걸리는 시간이 단축되므로, 반도체 소자의 박막 형성 공정 및 반도체 소자의 제조 공정에 걸리는 시간이 단축될 수 있고, 그에 따라 상기 반도체 소자의 생산성이 향상될 수 있다.
도 3는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버의 단면도이다. 도 2a에서의 설명과 중복되는 사항에 대해서는 설명을 생략하기로 한다.
도 1 및 도 3을 참조하면, 본 개시의 일 실시예에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버(200)는 소스 공급구(230), 퍼지 기체 공급구(240), 분배판(220) 및 배기구(250)를 포함할 수 있다.
반응물이 유입되는 소스 공급구(230)에는 제1 반응물 공급부(302) 및 제2 반응물 공급부(304)가 연결될 수 있고, 퍼지 기체가 유입되는 퍼지 기체 공급구(240)에는 퍼지 기체 공급부(400)가 연결될 수 있다. 제1 퍼지 기체 및 제2 퍼지 기체가 동일한 물질로 구성될 수 있으며, 이 경우에는 하나의 퍼지 기체 공급부(400)에서 상기 제1 퍼지 기체 및 상기 제2 퍼지 기체를 상기 퍼지 기체 공급구(240)를 통해서 상기 공정 챔버(200) 내부로 전달할 수 있다.
상기 퍼지 기체 공급부(400)는 상기 제1 퍼지 기체 또는 제2 퍼지 기체를 공정 챔버(200)에 전달 하는 기체 공급 라인, 유량 제어부, 저장부 및 개폐부를 포함할 수 있다. 상기 퍼지 기체 공급부(400)는 도 2b에 도시된 퍼지 기체 공급부(400)일 수 있다. 상기 제1 퍼지 기체 및 상기 제2 퍼지 기체는 동일한 저장부에 저장되어 있다가, 개폐부가 열릴 때 상기 공정 챔버(200) 내부로 공급될 수 있다.
도 4a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버의 단면도이다. 도 4b는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 퍼지 기체 공급부를 나타낸 개략도이다. 도 2a, 도 2b 및 도 3에서의 설명과 중복되는 사항에 대해서는 설명을 생략하기로 한다.
도 1 및 도 4a를 참조하면, 본 개시의 일 실시예에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 공정 챔버(200)는 소스 공급구(230), 퍼지 기체 공급구(240), 분배판(220) 및 배기구(250)를 포함할 수 있다.
반응물이 유입되는 소스 공급구(230)에는 제1 반응물 공급부(302) 및 제2 반응물 공급부(304)가 연결될 수 있고, 퍼지 기체가 유입되는 퍼지 기체 공급구(240)에는 제1 퍼지 기체 공급부(402), 제2 퍼지 기체 공급부(404) 및 제3 퍼지 기체 공급부(406)가 연결될 수 있다.
상기 제1 퍼지 기체 공급부(402)에서 생성된 제1 퍼지 기체, 상기 제2 퍼지 기체 공급부(404)에서 생성된 제2 퍼지 기체 및 상기 제3 퍼지 기체 공급부(406)에서 생성된 제3 퍼지 기체는 상기 퍼지 기체 공급구(240)를 통해서 상기 공정 챔버(200) 내부로 전달되고, 상기 분배판(220)에서 고르게 상기 공정 챔버(200) 내부에 분사될 수 있다. 다만, 이에 한정되는 것은 아니며, 상기 공정 챔버(200) 내부로 상기 제1 반응물, 상기 제2 반응물, 상기 제1 퍼지 기체, 상기 제2 퍼지 기체 또는 상기 제3 퍼지 기체가 공급되는 방식은 경우에 따라 다르게 구성될 수 있다.
상기 제1 퍼지 기체 공급부(402) 및 상기 제2 퍼지 기체 공급부(404)는 각각 상기 제1 퍼지 기체 또는 제2 퍼지 기체를 공정 챔버(200)에 전달하는 도 2b에 도시한 기체 공급 라인(410), 유량 제어부(440), 저장부(430) 및 유체 개폐부(420)를 포함할 수 있다. 1차적으로 상기 유량 제어부에 의하여 유량이 제어된 상기 제1 퍼지 기체 또는 상기 제2 퍼지 기체는 일정한 시간 동안 각각 상기 저장부에 저장될 수 있다. 상기 저장부에 저장되어 있던 상기 제1 퍼지 기체 또는 상기 제2 퍼지 기체는 상기 제1 반응물 또는 상기 제2 반응물이 상기 기판(100)의 표면과의 반응이 종료되면, 상기 유체 개폐부가 열리면서 상기 공정 챔버(200) 내부로 공급될 수 있다. 즉, 상기 저장부 및 상기 유체 개폐부에 의하여 상기 제1 퍼지 기체의 유량 또는 상기 제2 퍼지 기체의 유량이 각각 조절될 수 있다.
도 1, 도 4a 및 도 4b를 참조하면, 제3 퍼지 기체 공급부(406)는 제3 퍼지 기체를 공정 챔버(200)에 전달 하는 기체 공급 라인(416), 유량 제어부(446)를 포함할 수 있다.
제1 반응물을 공정 챔버(200) 내부에 공급하는 단계(S110), 상기 제1 퍼지 기체를 공정 챔버(200) 내부에 공급하는 단계(S130) 및 제2 반응물을 공정 챔버(200) 내부에 공급하는 단계(S140)가 진행되는 동안에, 상기 공정 챔버(200) 내부에 제3 퍼지 기체를 공급하는 단계가 진행될 수 있다. 추가적으로, 제2 퍼지 기체를 공정 챔버(200) 내부에 공급(S160)하는 동안에도 상기 공정 챔버(200) 내부에 상기 제3 퍼지 기체가 공급될 수 있다.
이 때, 상기 제3 퍼지 기체가 상기 공정 챔버(200) 내부의 유입되는 유량이 실질적으로 일정하게 유지될 수 있다. 상기 제3 퍼지 기체는 순간적으로 유량을 변화시킬 필요가 없으므로, 상기 제3 퍼지 기체 공급부(406)는 저장부 및 개폐부의 구성이 없이 유량 제어부(446)만으로 구성될 수 있으나, 이에 한정되는 것은 아니다. 상기 제3 퍼지 기체 및 상기 제1 퍼지 기체는 서로 동일한 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
따라서, 상기 제1 반응물을 상기 공정 챔버(200) 내부에 공급하는 단계(S110) 및 상기 제2 반응물을 상기 공정 챔버(200) 내부에 공급하는 단계(140)가 진행되는 동안에 공급되는 제3 퍼지 기체의 유량은, 상기 제1 퍼지 기체를 공급하는 단계(S130)에서 공급되는 제1 퍼지 기체 및 제3 퍼지 기체의 총 유량, 및 상기 제2 퍼지 기체를 공급하는 단계(S160)에서 공급되는 제2 퍼지 기체 및 제3 퍼지 기체의 총 유량보다 적을 수 있다.
상기 제3 퍼지 기체로는 불활성 기체인 아르곤 또는 질소가 사용될 수 있으나, 이에 한정되는 것은 아니며, 상기 제1 반응물 또는 상기 제2 반응물과 화학적 반응을 일으키지 않는 안정된 기체일 수 있다.
도 5는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 사용되는 기판을 나타낸 단면도로서, 도 2a의 A부분을 확대한 단면도이다.
도 1 및 도 5를 참조하면, 공정 챔버(200)는 외부로부터 밀폐된 독립 공간을 형성할 수 있으며, 상기 공정 챔버 내부의 서셉터(210)에 안착된 기판(100)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 상기 기판(100)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다. 또는 상기 기판(100)은 SOI (Silicon On Insulator) 기판, 갈륨-비소 기판, 실리콘 게르마늄 기판과 같은 반도체 기판으로 이루어질 수 있다. 상기 기판(100)에는 예를 들면, 다양한 종류의 능동 소자 또는 수동 소자와 같은 반도체 장치 형성에 필요한 단위 소자들이 형성되어 있을 수 있다. 선택적으로, 상기 기판(100)은 SiO2 또는 기타 무기 산화물과 같은 절연체 기판, 유리 기판 등일 수 있다.
상기 기판(100) 상에는 비아 홀 또는 트랜치 구조(110)가 형성되어 있을 수 있다. 상기 비아 홀 또는 트랜치 구조(110)의 종횡비(aspect ratio)가 큰 경우에는 상기 박막(120)을 형성하는데 필요한 반응물(120a)이 상기 비아 홀 또는 트랜치 구조(110)의 하부면까지 도달하는 것이 어려우므로, 상기 기판(100)상에 박막(120)을 균일하게 형성하는데 어려움이 있다. 상기 반응물(120a)은 제1 반응물 또는 제2 반응물일 수 있다.
상기 반응물(120a)이 상기 비아 홀 또는 트랜치 구조(110)의 하부면까지 도달하게 하기 위해서는, 상기 박막(120)을 형성하기 위한 공정 챔버(200) 내부에 상기 반응물(120a) 각각의 부분 압력을 증가시켜야 한다. 상기 공정 챔버(200) 내부에 상기 반응물(120a)을 공급하는 유량을 증가시키는 방법이 있으나, 이는 한계가 있다.
따라서 상기 공정 챔버 내부에 상기 반응물(120a)을 공급할 때, 상기 반응물(120a)과 함께 공급되는 상기 반응물 이외의 물질의 유량을 감소시킴으로써, 상기 반응물(120a) 각각의 부분 압력을 증가시킬 수 있다. 즉, 상기 공정 챔버 내부에 상기 반응물(120a)을 공급할 때, 상기 반응물(120a)과 함께 공급되는 제3 퍼지 기체의 유량을 감소시켜야 한다. 그에 따른 효과는 이하 도 7a 및 도 7b에 대한 설명에서 자세히 다루도록 하겠다.
도 6a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에서 시간에 따른 기체 공급의 다이어그램이다.
도 1 및 도 6a를 참조하면, 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법에서 공정 챔버 상에 도입된 기판 상에 박막을 형성하기 위해 제1 반응물을 공정 챔버의 내부에 공급하는 단계(S110), 제1 퍼지 기체를 공정 챔버 내부에 공급하는 단계(S130), 제2 반응물을 공정 챔버 내부에 공급하는 단계(S140) 및 제2 퍼지 기체를 공정 챔버 내부에 공급하는 단계(S160)가 일정한 사이클(C1)을 가지고 복수회 수행될 수 있다.
이에 따라, 상기 제1 반응물 및 상기 제2 반응물은 공정 챔버의 내부에 일정한 유량(a, b)으로 공급이 되는 구간과 공급이 이뤄지지 않는 구간이 일정한 주기로 반복될 수 있다. 상기 제1 퍼지 기체 및 상기 제2 퍼지 기체, 역시 공정 챔버의 내부에 일정한 유량(c, d)으로 공급이 되는 구간과 공급이 이뤄지지 않는 구간이 일정한 주기로 반복될 수 있다.
상기 제1 퍼지 기체는 상기 제1 반응물 및 상기 제2 반응물이 상기 공정 챔버 내부로 공급되는 동안에는 상기 공정 챔버 내부로 공급되지 않을 수 있다. 상기 제1 반응물이 상기 공정 챔버로 공급되는 단계(S110)가 종료된 이 후에 상기 제1 퍼지 기체가 공정 챔버 내부로 공급(S130)되기 시작할 수 있다. 즉, 상기 제1 반응물이 공급되는 단계(S110)가 종료되는 시점(tp_2)보다 상기 제1 퍼지 기체가 공급되는 단계(130)가 시작되는 시점(ti1_1)이 늦을 수 있고, 두 시점 간에 시간적 간격이 존재할 수 있다.
또한, 상기 제1 퍼지 기체가 상기 공정 챔버로 공급(S130)되는 단계가 종료된 이 후에 상기 제2 반응물이 공정 챔버 내부로 공급(S140)되기 시작할 수 있다. 즉, 상기 제1 퍼지 기체가 공급되는 단계(S130)가 종료되는 시점(ti1_2)보다 상기 제2 반응물이 공급되는 단계(S140)가 시작되는 시점(tr_1)이 늦을 수 있고, 두 시점 간에 시간적 간격이 존재할 수 있다.
상기 제2 퍼지 기체 역시, 상기 제1 반응물 및 상기 제2 반응물이 상기 공정 챔버 내부로 공급되는 동안에는 공급되지 않을 수 있다. 상기 제2 반응물이 상기 공정 챔버로 공급되는 단계(S140)가 종료된 이 후에 상기 제2 퍼지 기체가 공정 챔버 내부로 공급(S160)되기 시작할 수 있다. 즉, 상기 제2 반응물이 공급되는 단계가 종료되는 시점(tr_2)보다 상기 제2 퍼지 기체가 공급되는 단계가 시작되는 시점(ti2_1)이 늦을 수 있고, 두 시점 간에 시간적 간격이 존재할 수 있다.
또한, 상기 제2 퍼지 기체가 상기 공정 챔버로 공급(S160)되는 단계가 종료된 이 후에, 다시 상기 제1 반응물이 공정 챔버 내부로 공급(S110)되기 시작할 수 있다. 즉, 상기 제2 퍼지 기체가 공급되는 단계(S160)가 종료되는 시점(ti2_2)보다 상기 제1 반응물이 공급되는 단계(S110)가 시작되는 시점(tp_3)이 늦을 수 있고, 두 시점 간에 시간적 간격이 존재할 수 있다.
상기 제2 퍼지 기체는 상기 제1 퍼지 기체와 동일한 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
도 6b는 본 개시의 기술적 사상에 따른 다른 실시예의 반도체 소자의 제조 방법 및 박막 형성 방법에서 시간에 따른 기체 공급의 다이어그램이다. 도 6a에서의 설명과 중복되는 사항에 대해서는 설명을 생략하기로 한다.
도 1 및 도 6b를 참조하면, 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법에서, 공정 챔버 상에 도입된 기판 상에 박막을 형성하기 위해 제1 반응물을 공급하는 단계(S110), 제1 퍼지 기체를 공급하는 단계(S130), 제2 반응물을 공급하는 단계(S140) 및 제2 퍼지 기체를 공급하는 단계(S160)가 일정한 사이클(C1)을 가지고 복수회 수행될 수 있다. 이 때, 제3 퍼지 기체는 상기 제1 반응물을 공정 챔버 내부에 공급하는 단계(S110), 상기 제1 퍼지 기체를 공정 챔버 내부에 공급하는 단계(S130), 제2 반응물을 공정 챔버 내부에 공급하는 단계(S140) 및 제2 퍼지 기체를 공정 챔버(200) 내부에 공급하는 단계(S160)가 진행되는 동안에, 상기 공정 챔버 내부에 공급될 수 있다.
상기 제3 퍼지 기체는 지속적으로 동일한 유량(e)으로 상기 공정 챔버 내부에 공급될 수 있다. 상기 제3 퍼지 기체의 유량(e)은 상기 제1 퍼지 기체의 유량(c) 및 상기 제2 퍼지 기체의 유량(d)보다 작은 값을 가질 수 있다. 따라서, 상기 제1 반응물을 공급하는 단계(S110) 및 상기 제2 반응물을 공급하는 단계(S140)에서 공급되는 퍼지 기체의 총 유량은, 상기 제1 퍼지 기체를 공급하는 단계(S130)에서 공급되는 제1 퍼지 기체 및 제3 퍼지 기체의 총 유량 보다 작은 값을 가질 수 있고, 또한, 상기 제2 퍼지 기체를 공급하는 단계(S160)에서 공급되는 제2 퍼지 기체 및 제3 퍼지 기체의 총 유량보다 작은 값을 가질 수 있다.
상기 제3 퍼지 기체는 상기 제1 반응물이 상기 공정 챔버로 공급되는 단계(S110)가 시작되기 전부터 공정 챔버 내부로 공급되기 시작할 수 있다. 즉, 상기 제1 반응물이 공급되는 단계(S110)가 시작되는 시점(tp_1)보다 상기 제3 퍼지 기체의 공급이 시작되는 시점(ti3_1)이 빠를 수 있고, 두 시점 간에 시간적 간격이 존재할 수 있다. 또한, 하나의 사이클(C1)이 종료되고, 다음 사이클(C2)이 진행되는 동안에도 상기 제3 퍼지 기체가 상기 공정 챔버 내부로 공급될 수 있다. 그러나 이에 한정되는 것은 아니며, 상기 제2 퍼지 기체의 공급이 종결될 때, 상기 제3 퍼지 기체의 공급도 함께 종결되고, 다음 사이클에서 상기 제1 반응물의 공급이 시작될 때 상기 제3 퍼지 기체의 공급도 함께 시작될 수도 있다.
상기 제3 퍼지 기체는 상기 제1 퍼지 기체 또는 상기 제2 퍼지 기체와 동일한 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
도 7a는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에 따라 공급한 퍼지 기체의 유량에 따른 증착율을 나타낸 그래프이다.
도 1 및 도 7a를 참조하면, 퍼지 기체 유량에 따른 박막의 증착율을 알 수 있다. 본 개시의 기술적 사상에 따른 실시예는 공정 챔버 상에 도입된 기판 상에 박막을 형성하기 위해 제1 반응물을 공정 챔버의 내부에 공급하는 단계(S110), 제1 퍼지 기체를 공정 챔버 내부에 공급하는 단계(S130), 제2 반응물을 공정 챔버 내부에 공급하는 단계(S140) 및 제2 퍼지 기체를 공정 챔버 내부에 공급하는 단계(S160)를 진행하였다. 추가적으로, 상기 단계들(S110, S130, S140, 160)이 진행되는 동안 제3 퍼지 기체를 일정한 유량으로 상기 공정 챔버 내부에 연속적으로 공급하였다. 이 때, 상기 제1 퍼지 기체, 상기 제2 퍼지 기체 및 상기 제3 퍼지 기체는 모두 질소로 구성되며, 상기 제1 퍼지 기체 또는 상기 제2 퍼지 기체의 유량은 상기 제3 퍼지 기체의 유량의 약 10배인 상황에서 실험을 진행하였다.
비교예는 공정 챔버 상에 도입된 기판 상에 박막을 형성하기 위해 제1 반응물을 공정 챔버의 내부에 공급하고, 제2 반응물을 공정 챔버 내부에 공급하는 동안, 퍼지 기체를 연속적으로 일정한 유량으로 공급하였다. 상기 퍼지 기체의 유량을 증가시킴에 따른 반응물의 증착율을 분석하였다.
비교예에 따른 실험 결과를 분석하면, 연속적으로 공급되는 퍼지 기체의 유량이 충분하지 못하면 반응물의 증착률이 증가함을 알 수 있다. 이는 기판 상에 박막을 형성하는 데 있어, 과잉의 반응물들이 기판 상에 흡착되는 것을 의미하며, 따라서, 과잉의 상기 반응물들이 충분히 퍼지되지 못하여 상기 공정 챔버 외부로 배출되지 못함을 의미한다.
반면, 본 개시의 기술적 사상에 따른 일 실시예의 경우에는 연속적으로 공급되는 퍼지 기체인 제3 퍼지 기체의 유량이 작은 값을 갖는다고 하더라도, 제1 반응물을 공정 챔버의 내부에 공급하는 단계(S110) 또는 제2 반응물을 공정 챔버 내부에 공급하는 단계(S140)가 진행되지 않는 동안에, 상기 제1 퍼지 기체 및 상기 제2 퍼지 기체가 상기 공정 챔버 내부로 충분히 공급됨에 따라서 반응하지 못한 과잉의 제1 반응물 또는 제2 반응물이 충분히 퍼지될 수 있다. 따라서, 상기 과잉의 제1 반응물 또는 제2 반응물을 퍼지하는 데 걸리는 시간이 감소하여, 반도체 소자의 생산성이 증가될 수 있다.
도 7b는 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법 및 박막 형성 방법에서 반응물의 부분 압력에 따른 스텝 커버리지 특성을 나타낸 그래프이다.
도 7b를 참조하면, 반응물의 부분 압력이 증가함에 따라 기판 상에 형성되는 박막의 스텝 커버리지 특성이 개선되는 것을 알 수 있다. 기판 상에 형성된 수직형 구조물, 예를 들어 비아홀 또는 트랜치 구조 등이 형성되어 있고, 상기 수직형 구조물의 종횡비가 큰 경우에는 상기 수직형 구조물의 하부면까지 반응물이 도달하기가 상대적으로 어렵다. 따라서, 상기 공정 챔버 내부에 상기 반응물을 공급할 때 상기 반응물의 압력을 증가시키면, 상기 수직형 구조물의 하부면까지 상기 반응물이 도달할 수 있고, 그에 따라 스텝 커버리지 특성이 개선될 수 있다.
그러나, 상기 반응물의 압력만을 증가시키는데에는 한계가 있으므로, 상기 공정 챔버의 내부로 상기 반응물과 함께 공급되는 상기 반응물 이외의 물질의 압력을 감소시킴으로써, 상기 반응물의 부분 압력을 증가시킬 수 있다.
도 1, 도 7a 및 도 7b를 참조하면, 본 개시의 기술적 사상에 따른 일 실시예의 경우에는 제1 반응물을 공정 챔버의 내부에 공급하는 단계(S110), 제1 퍼지 기체를 공정 챔버 내부에 공급하는 단계(S130), 제2 반응물을 공정 챔버 내부에 공급하는 단계(S140) 및 제2 퍼지 기체를 공정 챔버 내부에 공급하는 단계(S160)가 진행되는 동안 제3 퍼지 기체를 일정한 유량으로 상기 공정 챔버 내부에 연속적으로 공급하으나, 상기 제3 퍼지 기체가 적게 공급되는 경우에도 반응하지 못한 과잉의 반응물이 공정 챔버의 외부로 충분히 배출되었다. 상기 제3 퍼지 기체가 적게 공급되었기 때문에, 제1 반응물을 공정 챔버의 내부에 공급하는 단계(S110) 및 제2 반응물을 공정 챔버 내부에 공급하는 단계(S140)에서 상기 제1 반응물 및 상기 제2 반응물의 부분 압력이 상대적으로 증가될 수 있고, 상기 기판 상에 형성되는 박막의 스텝 커버리지 특성이 개선될 수 있다.
도 8은 본 개시의 기술적 사상에 따른 반도체 소자의 박막 형성 방법을 나타내는 흐름도이다. 도 1 내지 도 7b에서의 설명과 중복되는 사항에 대해서는 설명을 생략하기로 한다.
도 8을 참조하면, 본 개시의 기술적 사상에 따른 반도체 소자의 제조 방법은 퍼지 기체 공급구가 형성된 공정 챔버 내부로 기판을 제공(S210)하고, 상기 공정 챔버 내부에 전구체 기체를 공급하여 상기 기판 상에 전구체 층을 형성할 수 있다(S220). 상기 공정 챔버는 도 2a, 도3 및 도 4a의 공정 챔버(200)를 포함할 수 있다.
상기 전구체 기체는 상기 기판의 표면과 반응을 하여 포화 상태가 될 때까지 화학 흡착한다. 상기 전구체 기체와 상기 기판의 표면간의 반응이 포화 상태를 이루게 되면, 과잉의 상기 전구체 기체는 더 이상 반응을 하지 않게 된다. 따라서, 상기 기판 상에 상기 전구체 층이 일정한 두께로 부착이 되면, 퍼지 기체 공급부를 통하여 상기 공정 챔버 내부로 유량이 조절된 퍼지 기체를 공급할 수 있다. 상기 퍼지 기체 공급부는 도 2b의 퍼지 기체 공급부 또는 도 4b의 제3 퍼지 기체 공급부를 포함할 수 있다.
상기 퍼지 기체는 유체 개폐부의 개폐 시간이 서로 다른 유량 제어부 및 보조 유량 제어부에 의하여 상기 공정 챔버 내부로 유입되는 유량이 조절될 수 있다(S230). 상기 보조 유량 제어부는 상기 유량 제어부와 상기 공정 챔버 사이에 배치될 수 있다. 상기 보조 유량 제어부는 상기 퍼지 기체를 저장하는 저장부 및 상기 저장부와 상기 공정 챔버 사이에 배치된 유체 개폐부를 포함할 수 있다.
상기 저장부는 상기 유량 제어부로부터 상기 퍼지 기체를 전달 받아 일시적으로 저장할 수 있고 상기 보조 유량 제어부의 유체 개폐부는 상기 퍼지 기체 공급구를 개폐할 수 있다. 상기 보조 유량 제어부의 유체 개폐부의 개폐를 통해 상기 저장부에 저장되어 있던 상기 퍼지 기체를 상기 공정 챔버에 공급하는 방식으로 상기 퍼지 기체의 유량을 조절할 수 있다.
닫혀 있던 상기 보조 유량 제어부의 유체 개폐부를 개방하는데 걸리는 시간은 상기 유량 제어부가 상기 퍼지 기체의 유량을 조절하는데 걸리는 시간보다 짧을 수 있다. 즉, 상기 보조 유량 제어부의 유체 개폐부의 개폐 시간은 상기 유량 제어부의 유체 개폐부의 개폐 시간보다 짧을 수 있다. 상기 보조 유량 제어부의 유체 개폐부가 개방되면, 유량이 조절된 상기 퍼지 기체를 공정 챔버의 내부로 공급할 수 있고, 전구체 층을 이루지 못하고 남은 과잉의 전구체 기체를 배출시킬 수 있다(S240).
상기 퍼지 기체의 공급이 종료되면, 상기 공정 챔버 내부에 반응 기체를 공급하고, 상기 전구체 층과 상기 반응 기체가 반응하여 상기 기판 상에 박막을 형성할 수 있다(S250). 상기 반응 기체는 상기 기판의 표면과 반응하여 화학 흡착하게 되고, 상기 기판 상에 흡착되어 있던 전구체 층 및 반응 기체가 서로 화학 결합하여, 상기 기판 상에 박막을 형성할 수 있다.
상기 박막을 형성하는 단계(S250) 이 후에는 다시 상기 공정 챔버 내부로 퍼지 기체를 공급할 수 있고, 박막을 이루지 못하고 남은 과잉의 반응 기체를 배출시킬 수 있다(S260). 상기 퍼지 기체로는 불활성 기체인 아르곤 또는 질소가 사용될 수 있으나, 이에 한정되는 것은 아니며, 상기 전구체 기체 또는 상기 반응 기체와 화학적 반응을 일으키지 않는 안정된 기체일 수 있다.
상기 전구체 층을 형성하는 단계(S220) 및 상기 박막을 형성하는 단계(S250)에서는 상기 퍼지 기체 공급구와 연결된 상기 보조 유량 제어부의 유체 개폐부를 폐쇄하여 상기 공정 챔버의 내부로 상기 퍼지 기체의 유입을 막을 수 있다. 상기 전구체 층을 형성하는 단계(S220) 또는 상기 박막을 형성하는 단계(S250)가 종료되면, 상기 보조 유량 제어부의 유체 개폐부를 제어하는 개폐부 제어부가 상기 보조 유량 제어부의 유체 개폐부를 열어, 상기 저장부에 저장된 상기 퍼지 기체를 상기 공정 챔버 내부로 공급할 수 있다.
상기 기판 상에는 비아 홀 또는 트랜치 구조가 형성되어 있을 수 있다. 상기 박막을 형성하는 단계는 상기 비아 홀 또는 트랜치 구조의 내벽에 상기 박막을 형성하는 것을 포함할 수 있다. 상기 전구체 층을 형성하는 단계(S220) 및 상기 박막을 형성하는 단계(S250)에서는 상기 공정 챔버의 내부로의 상기 퍼지 기체의 유입을 차단할 수 있으므로, 상기 전구체 기체 또는 상기 반응 기체 각각의 부분 압력을 높일 수 있어, 상기 기판 상에 형성된 수직형 구조물의 내벽에 효과적으로 박막을 형성할 수 있다.
상기 전구체 층을 형성하는 단계(S220), 상기 전구체 기체를 배출시키는 단계(S240), 상기 박막이 형성되는 단계(S250) 및 상기 반응 기체를 배출시키는 단계(S260)는 정해진 주기의 사이클을 가지고, 복수회 반복 수행될 수 있다. 즉, 상기 기판 상에 일정한 두께의 박막이 형성될 때까지, 상기 단계들(S220, S240, S250, S260)이 반복 수행될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100: 기판 200: 공정 챔버
210: 서셉터 220: 분배판
230: 소스 공급구 240: 퍼지 기체 공급구
400: 퍼지 기체 공급부 410: 기체 공급 라인
420: 개폐부 430: 저장부
440: 유량 제어부

Claims (10)

  1. 기판이 도입된 공정 챔버 내부에 제1 반응물을 공급하는 단계;
    제1 퍼지 기체의 유량을 조절하고, 유량이 조절된 상기 제1 퍼지 기체를 제1 저장부에 정해진 시간 동안 저장하는 단계;
    상기 제1 반응물을 공급하는 단계 이후에, 상기 공정 챔버 내부로, 상기 제1 저장부에 저장되어 있던 상기 제1 퍼지 기체를 공급하는 단계;
    상기 제1 퍼지 기체를 공급하는 단계 이후에, 상기 기판이 도입된 상기 공정 챔버 내부에 제2 반응물을 공급하는 단계; 및
    상기 공정 챔버 내부에 제3 퍼지 기체를 공급하는 단계를 포함하고,
    상기 제3 퍼지 기체를 공급하는 단계는,
    상기 제1 반응물을 공급하는 단계, 상기 제1 퍼지 기체를 공급하는 단계 및 상기 제2 반응물을 공급하는 단계가 진행되는 동안에 동시에 진행되는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제1 항에 있어서,
    제2 퍼지 기체의 유량을 조절하고, 유량이 조절된 상기 제2 퍼지 기체를 제2 저장부에 정해진 시간 동안 저장하는 단계; 및
    상기 제2 반응물을 공급하는 단계 이후에, 상기 공정 챔버 내부로, 상기 제2 저장부에 저장되어 있던 상기 제2 퍼지 기체를 공급하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제1 항에 있어서,
    상기 제1 퍼지 기체를 공급하는 단계는, 상기 제1 반응물을 공급하는 단계 및 상기 제2 반응물을 공급하는 단계보다 짧은 시간 동안 진행되는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 삭제
  5. 제1 항에 있어서,
    상기 공정 챔버에 상기 제3 퍼지 기체가 유입되는 양이 시간 변화에 따라 일정하게 유지되는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제1 항에 있어서,
    상기 제1 반응물을 공급하는 단계 및 상기 제2 반응물을 공급하는 단계에서 공급되는 상기 제3 퍼지 기체의 유량은 상기 제1 퍼지 기체를 공급하는 단계에서 공급되는 상기 제1 퍼지 기체 및 제3 퍼지 기체의 총 유량보다 작은 값을 갖는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 공정 챔버 내부로 기판을 제공하는 단계;
    상기 공정 챔버 내부에 전구체 기체를 공급하여 상기 기판 상에 전구체 층을 형성하는 단계;
    유체 개폐부의 개폐 시간이 서로 다른 유량 제어부 및 보조 유량 제어부가 퍼지 기체의 유량을 조절하는 단계;
    상기 공정 챔버 내부로 유량이 조절된 상기 퍼지 기체를 공급하는 단계;
    상기 공정 챔버 내부에 반응 기체를 공급하고, 상기 전구체 층과 상기 반응 기체가 반응하여 상기 기판 상에 박막을 형성하는 단계; 및
    상기 공정 챔버 내부에 추가 퍼지 기체를 공급하는 단계를 포함하고,
    상기 추가 퍼지 기체를 공급하는 단계는,
    상기 전구체 층을 형성하는 단계, 상기 퍼지 기체를 공급하는 단계 및 상기 박막을 형성하는 단계가 진행되는 동안에 동시에 진행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제7 항에 있어서,
    상기 유량 제어부의 유체 개폐부의 개폐 시간은 제1 시간, 상기 보조 유량 제어부의 유체 개폐부의 개폐 시간은 제2 시간이며,
    상기 제1 시간은 상기 제2 시간보다 긴 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제7 항에 있어서,
    상기 퍼지 기체의 유량을 조절하는 단계는,
    상기 유량 제어부와 상기 공정 챔버 사이에 배치된 상기 보조 유량 제어부가, 상기 유량 제어부로부터 전달받은 상기 퍼지 기체를 저장하는 단계; 및
    상기 보조 유량 제어부의 상기 유체 개폐부를 개방하는 단계; 를 포함하고,
    상기 보조 유량 제어부의 상기 유체 개폐부는,
    상기 전구체 층을 형성하는 단계 및 상기 박막을 형성하는 단계에서는 폐쇄되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제7 항에 있어서,
    상기 퍼지 기체를 공급하는 단계는,
    상기 전구체 층을 형성하는 단계 이후에, 상기 공정 챔버의 외부로 상기 전구체 기체를 배출시키는 단계; 및
    상기 박막을 형성하는 단계 이후에, 상기 공정 챔버의 외부로 상기 반응 기체를 배출시키는 단계; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020160090778A 2016-07-18 2016-07-18 반도체 소자의 제조 방법 KR102514043B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160090778A KR102514043B1 (ko) 2016-07-18 2016-07-18 반도체 소자의 제조 방법
US15/651,068 US10373831B2 (en) 2016-07-18 2017-07-17 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160090778A KR102514043B1 (ko) 2016-07-18 2016-07-18 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180009185A KR20180009185A (ko) 2018-01-26
KR102514043B1 true KR102514043B1 (ko) 2023-03-24

Family

ID=60942183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160090778A KR102514043B1 (ko) 2016-07-18 2016-07-18 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US10373831B2 (ko)
KR (1) KR102514043B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494377B1 (ko) 2019-08-12 2023-02-07 커트 제이. 레스커 컴파니 원자 스케일 처리를 위한 초고순도 조건

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613656B2 (en) 2001-02-13 2003-09-02 Micron Technology, Inc. Sequential pulse deposition
JP4908738B2 (ja) * 2002-01-17 2012-04-04 サンデュー・テクノロジーズ・エルエルシー Ａｌｄ方法
US20030180462A1 (en) * 2002-03-19 2003-09-25 Temescal, A Unit Of The Boc Group, Inc. Planetary lift-off vapor deposition system
US7150789B2 (en) 2002-07-29 2006-12-19 Micron Technology, Inc. Atomic layer deposition methods
US7235482B2 (en) 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
US7169713B2 (en) 2003-09-26 2007-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition (ALD) method with enhanced deposition rate
KR20060074574A (ko) * 2004-12-27 2006-07-03 동부일렉트로닉스 주식회사 Ｐｖｄ 장비의 ｔｄｍａｔ 공급장치
KR100597322B1 (ko) 2005-03-16 2006-07-06 주식회사 아이피에스 박막증착방법
US7687409B2 (en) * 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
JP4492963B2 (ja) * 2005-06-14 2010-06-30 ルネサスエレクトロニクス株式会社 薄膜の成膜方法、気相成長装置、プログラム
JP5280861B2 (ja) 2006-01-19 2013-09-04 エーエスエム アメリカ インコーポレイテッド 高温ａｌｄインレットマニホールド
US20070215036A1 (en) 2006-03-15 2007-09-20 Hyung-Sang Park Method and apparatus of time and space co-divided atomic layer deposition
US7863198B2 (en) * 2006-05-18 2011-01-04 Micron Technology, Inc. Method and device to vary growth rate of thin films over semiconductor structures
JP5235293B2 (ja) * 2006-10-02 2013-07-10 東京エレクトロン株式会社 処理ガス供給機構および処理ガス供給方法ならびにガス処理装置
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US8308871B2 (en) * 2008-11-26 2012-11-13 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Thermal cleaning gas production and supply system
FI20095307A0 (fi) * 2009-03-25 2009-03-25 Beneq Oy Päällystysmenetelmä ja -laitteisto
US20110143035A1 (en) * 2009-12-16 2011-06-16 Byoung Ha Cho Thin Film Deposition System and Method for Depositing Thin Film
US20110311726A1 (en) * 2010-06-18 2011-12-22 Cambridge Nanotech Inc. Method and apparatus for precursor delivery
JP2012009744A (ja) 2010-06-28 2012-01-12 Hitachi Kokusai Electric Inc 基板処理装置
US9783885B2 (en) * 2010-08-11 2017-10-10 Unit Cell Diamond Llc Methods for producing diamond mass and apparatus therefor
KR20130089084A (ko) * 2012-02-01 2013-08-09 삼성전자주식회사 기판 처리 장치 및 이를 이용한 반응 가스 제거 방법
KR101435100B1 (ko) 2012-06-20 2014-08-29 주식회사 엠티에스나노테크 원자층 증착 장치
KR101387518B1 (ko) * 2012-08-28 2014-05-07 주식회사 유진테크 기판처리장치
US9546419B2 (en) 2012-11-26 2017-01-17 Applied Materials, Inc. Method of reducing tungsten film roughness and resistivity
US20140225232A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company Limited Reducing contamination during atomic layer deposition
JP6107327B2 (ja) * 2013-03-29 2017-04-05 東京エレクトロン株式会社 成膜装置及びガス供給装置並びに成膜方法
KR20150101359A (ko) * 2014-02-24 2015-09-03 영남대학교 산학협력단 원자층 증착법에 의한 루테늄 박막 형성 방법
US9617638B2 (en) 2014-07-30 2017-04-11 Lam Research Corporation Methods and apparatuses for showerhead backside parasitic plasma suppression in a secondary purge enabled ALD system
US9689072B2 (en) 2014-09-01 2017-06-27 Asm Ip Holding B.V. Method of depositing thin film

Also Published As

Publication number Publication date
KR20180009185A (ko) 2018-01-26
US20180019125A1 (en) 2018-01-18
US10373831B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
US10867786B2 (en) Substrate processing method
KR101840923B1 (ko) 기판 처리 방법 및 기판 처리 장치
US5503875A (en) Film forming method wherein a partial pressure of a reaction byproduct in a processing container is reduced temporarily
TW202119494A (zh) 基板處理方法
US7892983B2 (en) Substrate processing apparatus and producing method of semiconductor device
JP6435667B2 (ja) エッチング方法、エッチング装置及び記憶媒体
US11694878B2 (en) Gas supply system, plasma processing apparatus, and control method for gas supply system
JP6462139B2 (ja) ガス供給部、基板処理装置、及び半導体装置の製造方法
US9818601B1 (en) Substrate processing apparatus and method of processing substrate
JP2014500609A (ja) ３次元構造のメモリ素子を製造する方法及び装置
KR20170006175A (ko) 인젝터를 갖는 박막 형성 장치
KR100591762B1 (ko) 증착 장치 및 증착 방법
JP7300898B2 (ja) 基板処理方法及び基板処理装置
KR102514043B1 (ko) 반도체 소자의 제조 방법
KR102381238B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101538461B1 (ko) 기판 처리 장치
US20220238311A1 (en) Substrate processing method and substrate processing apparatus
US20230377876A1 (en) Recess filling method and substrate processing apparatus
KR101842875B1 (ko) 박막증착방법 및 박막증착구조
KR20050062994A (ko) 웨이퍼의 기상 화학 증착장치
KR20060013282A (ko) 공정 가스 배기 방법 및 이를 이용한 원자층 적층 방법 및원자층 적층 장치
CN110504165B (zh) 含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置
KR102269347B1 (ko) 박막 증착 방법
KR102283500B1 (ko) 박막 증착 방법
KR102357926B1 (ko) 박막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant