KR102505999B1 - 초박형 paa 개질된 풀 에디티브 공정을 사용하여 미세 피치 트레이스를 형성하여 가요성 기판을 제조하는 방법 - Google Patents

초박형 paa 개질된 풀 에디티브 공정을 사용하여 미세 피치 트레이스를 형성하여 가요성 기판을 제조하는 방법 Download PDF

Info

Publication number
KR102505999B1
KR102505999B1 KR1020197023766A KR20197023766A KR102505999B1 KR 102505999 B1 KR102505999 B1 KR 102505999B1 KR 1020197023766 A KR1020197023766 A KR 1020197023766A KR 20197023766 A KR20197023766 A KR 20197023766A KR 102505999 B1 KR102505999 B1 KR 102505999B1
Authority
KR
South Korea
Prior art keywords
layer
copper traces
electroless
plating
paa
Prior art date
Application number
KR1020197023766A
Other languages
English (en)
Other versions
KR20200112632A (ko
Inventor
포 렁 푼 켈빈
와 청 치
Original Assignee
컴퍼스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 컴퍼스 테크놀로지 컴퍼니 리미티드 filed Critical 컴퍼스 테크놀로지 컴퍼니 리미티드
Priority to KR1020237006566A priority Critical patent/KR20230035423A/ko
Publication of KR20200112632A publication Critical patent/KR20200112632A/ko
Application granted granted Critical
Publication of KR102505999B1 publication Critical patent/KR102505999B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1641—Organic substrates, e.g. resin, plastic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C23C18/1692—Heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81473—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85466—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85473—Rhodium (Rh) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/862—Applying energy for connecting
    • H01L2224/86201—Compression bonding
    • H01L2224/86203—Thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/86801—Soldering or alloying
    • H01L2224/8682—Diffusion bonding
    • H01L2224/8683—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

확산 접합에 적합한 기판의 제조 방법이 기술된다. 가요성 유전체 기판이 제공된다. 유전체 기판에 알칼리 개질을 적용하여, 유전체 기판의 표면 상에 폴리암산(PAA) 고정층을 형성한다. Ni-P 씨드 층을 PAA 층 상에 무전해 도금한다. 구리 트레이스들을 Ni-P 씨드 층 상의 포토레지스트 패턴 내에 도금한다. 표면 마감 층을 구리 트레이스들 상에 전해 도금한다. 구리 트레이스들에 의해 커버되지 않은 Ni-P 씨드 층 및 포토레지스트 패턴을 제거하여 확산 접합에 적합한 기판을 완성한다.

Description

초박형 PAA 개질된 풀 에디티브 공정을 사용하여 미세 피치 트레이스를 형성하여 가요성 기판을 제조하는 방법
본 출원은 미세 구리 트레이스(fine copper trace)들을 갖는 가요성 기판(flexible substrate)을 제조하는 것에 관한 것이고, 더욱 상세하게는, 미세 구리 트레이스들을 갖는 가요성 기판을 사용하여 고체 상태 확산 접합(solid state diffusion bonding)을 갖는 반도체 패키지를 제조하는 것에 관한 것이다.
더 작고 저렴한 전자장치에 대한 수요로 인해 기판 기술에서 미세 라인 및 고수율 공정의 신규 개발이 이루어져 왔다. 칩 온 필름(chip-on-film)(COF) 패키징은 더 높은 기능, 더 낮은 전력 소비 및 소형화, 특히, 극도로 미세한 피치(pitch) COF 패키지를 요구하는 터치 집적 회로(IC) 및 디스플레이 드라이브 IC 통합 모듈(TDDI)의 고해상도 및 I/O 카운트 증가에 대한 향후의 수요에 대처할 실질적인 기술을 구성한다. 종래 가요성 회로는 에칭에 의해 구리 트레이스 패턴이 형성되는 서브트랙티브법(subtractive method)으로 제조된다. 그러나, 이러한 서브트랙티브법에는 측벽 형상 제어(sidewall geometry control)시 고유의 문제점이 있다. 종래의 세미에디티브 공정(semi-additive process)(SAP)에서는, Ni/Cr을 갖는 통상 2 내지 3㎛ 두께의 Cu가 씨드 층으로서 사용된다. 이들 층을 제거하는 동안, 등방성이며 잘 제어되지 않은 습식 에칭 공정은 구리 및 씨드 층 둘 다의 동시 에칭을 초래한다. 이로 인해 주요 공정 한계인 "언더컷팅(undercutting)"이 발생하여 미세 라인 및 정밀 패터닝에 여러 문제가 생겨 약화된 미세 트레이스들로 인한 고장(failure)이 초래된다.
플립 칩 어셈블리(flip chip assembly)의 확산 접합 동안, 독립적인 다수의 측면들을 고려할 필요가 있다. 변형 가능한 층(deformable layer)은 우수한 트레이스 무결성(trace integrity)을 갖는 필수적인 전기 특성을 제공해야 한다. 접촉하는 동안 충분한 압력을 견딜 수 있어야 하며 이에 따라 트레이스 상에 충분한 상부 폭(top width)이 있어야만 접합 구역 상에서 적절한 크립 변형(creep deformation)과 보이드(void) 제거가 이루어지는 완전 접촉 계면이 달성된다. 접합 피치(bond pitch)가 감소함에 따라, 세미에디티브 및 서브트랙티브법의 경우 합리적인 수율을 달성하면서 하부에 대한 상부 폭의 비(T/B)를 1에 가깝게 유지하는 데에는 한계가 있다.
대안적인 방법은 구리 패턴이 무전해 도금에 의해 형성될 수 있는 풀 에디티브 공정(full additive process)(FAP)이다. 전기화학적 침착에 앞서, 알칼리 표면 개질된 폴리이미드(PI) 상에 무전해 Ni-P의 얇은 씨드 층(seed layer)이 형성된다. 이미드 환으로 구성된 PI는 폴리암산 염(PAA)을 형성하는 유입 친핵성 하이드록사이드 이온에 의해 용이하게 개환될 수 있다. 이 폴리암산 상의 카복실레이트기는 이온 교환기이기 때문에, 이를 환원시켜, Pd(II) 이온 수용액에서 처리할 때 Pd 촉매를 침착시킬 수 있다. 촉매가 침착되면 이어서 후속 무전해 도금이 가능하다. 그러나, 이러한 방법은 열처리 후 PI 필름이 박리 강도 열화되기 때문에 실제 적용시에는 신뢰성이 없다.
미국 특허 제9,089,062호(Janssen) 및 제9,324,733호(Rogers et al)에는 폴리암산 및 알칼리 도금 욕(plating bath)을 포함하는 방법이 개시되어 있다.
본 발명의 주요 목적은 칩 온 플렉스(chip on flex)(COF) 패키지를 위한 가요성 기판 상에 복수의 미세 트레이스들을 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 칩 온 플렉스(COF) 패키지를 위한 가요성 기판 상에 미세하고 견고한(robust) 구리 트레이스들을 도금(plating up)하는 풀 에디티브법(fully additive method)을 제공하는 것이다.
본 발명의 추가의 목적은 무전해 Ni-P 및 신뢰성 있는 나노크기의 폴리암산(PAA) 고정층(anchoring layer)을 유전체/Ni-P 계면 상에서 사용하는 칩 온 플렉스(COF) 패키지를 위한 미세하고 견고한 구리 트레이스들을 가요성 기판 상에 도금적층하는 풀 에디티브법을 제공하는 것이다.
본 발명의 목적에 따라, 열압착 접합(thermocompression bonding), 와이어 접합(wire bonding), 접착 접합(adhesive bonding), 및 납땜(soldering)을 포함하는 다양한 상호접속법(interconnection method)에 적합한 기판의 제조 방법이 달성된다. 가요성 유전체 기판(flexible dielectric substrate)이 제공된다. 유전체 기판에 알칼리 개질(alkaline modification)을 적용하여, 유전체 기판의 표면 상에 폴리암산(PAA) 고정층을 형성한다. Ni-P 씨드 층을 PAA 층 상에 무전해 도금한다. 구리 트레이스들을 Ni-P 씨드 층 상의 포토레지스트 패턴 내에 도금한다. 표면 마감 층(surface finishing layer)을 구리 트레이스들 상에 전해 도금한다. 구리 트레이스들에 의해 커버되지 않은 Ni-P 씨드 층 및 포토레지스트 패턴을 제거하여 확산 접합에 적합한 기판을 완성한다.
또한, 본 발명의 목적에 따라, 열압착 접합, 와이어 접합, 접착 접합, 및 납땜을 포함하는 다양한 상호접속법에 적합한 2ML(금속 층(metal layer)) 기판의 제조 방법이 달성된다. 가요성 유전체 기판이 제공된다. 적어도 하나의 비아 개구부(via opening)를 유전체 기판을 완전히 관통하여 레이저 드릴(laser drill)한다. 유전체 기판에 알칼리 개질을 적용하여, 유전체 기판의 상부 및 하부 표면 상에 폴리암산(PAA) 고정층을 형성한다. Ni-P 씨드 층을 상부 및 하부 PAA 층 상에 무전해 도금한다. 포토레지스트(건식 레지스트/습식 레지스트)를 도포, 노광, 및 현상하여 회로 패턴을 형성한다. 구리 트레이스들을 상부 및 하부 Ni-P 씨드 층 상의 포토레지스트 패턴 내에 그리고 적어도 하나의 비아 개구부에 걸쳐 도금한다. 표면 마감 층을 구리 트레이스들의 적어도 하나의 면에 전해 도금한다. 구리 트레이스들에 의해 커버되지 않은 Ni-P 씨드 층 및 포토레지스트 패턴을 제거하여, 확산 접합에 적합한 기판을 완성한다.
또한, 본 발명의 목적에 따라, 열압착 접합, 와이어 접합, 접착 접합, 및 납땜을 포함하는 다양한 상호접속법에 적합한 다층 기판의 제조 방법이 달성된다. 가요성 유전체 기판이 제공된다. 적어도 하나의 비아 개구부를 유전체 기판을 완전히 관통하여 레이저 드릴한다. 유전체 기판에 알칼리 개질을 적용하여, 유전체 기판의 상부 및 하부 표면 상에 폴리암산(PAA) 고정층을 형성한다. Ni-P 씨드 층을 상부 및 하부 PAA 층 상에 무전해 도금한다. 포토레지스트(건식 레지스트/습식 레지스트)를 도포, 노광, 및 현상하여 회로 패턴을 형성한다. 구리 트레이스들을 상부 및 하부 Ni-P 씨드 층 상의 포토레지스트 패턴 내에 그리고 적어도 하나의 비아 개구부에 걸쳐 도금한다. 구리 트레이스들에 의해 커버되지 않은 Ni-P 씨드 층 및 포토레지스트 패턴을 제거하여 확산 접합에 적합한 기판을 완성한다. 이후, 접합 필름(bonding film)을 제1 구리 트레이스들의 상부 및 하부 표면 상에 라미네이트한다(laminate). 유전체 층(PI)을 접합 필름의 상부 및 하부 상에 라미네이트한다. 적어도 하나의 제2 비아 개구부를 유전체 층 및 접합 필름을 완전히 관통하여 레이저 드릴하여, 기판의 상부 및 하부 상에서 제1 구리 트레이스들을 접촉한다. 이후, 유전체 층에 알칼리 개질을 적용하여, 제2 폴리암산(PAA) 고정층을 유전체 층의 상부 및 하부 표면 상에 그리고 적어도 하나의 제2 비아 개구부 내에 형성한다. 제2 Ni-P 씨드 층을 제2 PAA 층의 상부 및 하부 상에 무전해 도금한다. 제2 포토레지스트 패턴을 제2 Ni-P 씨드 층의 상부 및 하부 상에 형성한다. 제2 구리 트레이스들을 제2 포토레지스트 패턴들 내에 그리고 적어도 하나의 제2 비아 개구부에 걸쳐 도금한다. 표면 마감 층을 제2 구리 트레이스들 상에 도금한다. 제2 포토레지스트 패턴을 제거하고 제2 구리 트레이스들에 의해 커버되지 않은 제2 Ni-P 씨드 층을 에칭 제거하여 가요성 기판을 완성한다.
또한, 본 발명의 목적에 따라, 2ML (금속 층) 칩 온 필름(chip on film)(COF)이 달성된다. COF는, 상부 표면 상에 제1 폴리암산(PAA) 고정층을 갖는 가요성 유전체 기판, 제1 PAA 층 상의 제1 Ni-P 씨드 층 상의 적어도 하나의 제1 구리 트레이스(여기서, 제1 구리 트레이스는 적어도 하나의 제1 구리 트레이스의 상부 표면 상에 표면 마감 층을 갖는다), 및 적어도 하나의 제1 구리 트레이스와의 확산 접합을 통해 유전체 기판 상에 장착된 적어도 하나의 다이를 포함한다.
또한, 본 발명의 목적에 따라, 다층 칩 온 필름(COF)이 달성된다. COF는, 상부 표면 상에 제1 폴리암산(PAA) 고정층을 갖고 하부 표면 상에 제2 PAA 층을 갖는 가요성 유전체 기판, 제1 PAA 층 상의 제1 Ni-P 씨드 층 상의 적어도 하나의 제1 구리 트레이스 및 제2 PAA 층 상의 제2 Ni-P 씨드 층 상의 적어도 하나의 제2 구리 트레이스(여기서, 제1 및 제2 구리 트레이스들은 유전체 기판을 관통하는 비아를 통해 상호접속되며, 적어도 하나의 제1 구리 트레이스의 상부 표면 상에 표면 마감 층을 갖는다), 및 적어도 하나의 제1 구리 트레이스와의 확산 접합을 통해 유전체 기판 상에 장착된 적어도 하나의 다이를 포함한다.
본 명세서의 재료 부분을 형성하는 첨부 도면들은 다음과 같다:
도 1은 본 발명의 바람직한 제1 양태의 첫 번째 대안에서의 단계들의 흐름도이다.
도 2a 내지 2g는 본 발명의 바람직한 제1 양태의 첫 번째 대안에서의 사면 표현 단계(oblique representation step)들을 개략적으로 도시한 것이다.
도 2h 내지 2j는 본 발명의 바람직한 제1 양태의 첫 번째 대안에서의 사면 표현 추가 단계들을 개략적으로 도시한 것이다.
도 3은 본 발명의 바람직한 제1 양태의 두 번째 대안의 단계들의 흐름도이다.
도 2k 내지 2m은 본 발명의 바람직한 제1 양태의 두 번째 대안에서의 사면 표현 추가 단계들을 개략적으로 도시한 것이다.
도 4는 본 발명의 바람직한 제2 양태의 첫 번째 대안에서의 단계들의 흐름도이다.
도 5a 내지 5h는 본 발명의 바람직한 제2 양태를 사면 표현 단계들을 개략적으로 도시한 것이다.
도 5i 내지 5k는 본 발명의 바람직한 제2 양태의 첫 번째 대안에서의 사면 표현 추가 단계들을 개략적으로 도시한 것이다.
도 6은 본 발명의 바람직한 제2 양태의 두 번째 대안에서의 단계들의 흐름도이다.
도 5l 내지 5n은 본 발명의 바람직한 제2 양태의 두 번째 대안에서의 사면 표현 추가 단계들을 개략적으로 도시한 것이다.
도 7a 내지 7k는 본 발명의 바람직한 제3 양태의 사면 표현 추가 단계들을 개략적으로 도시한 것이다.
도 7l 내지 7n은 본 발명의 바람직한 제3 양태의 첫 번째 대안에서의 사면 표현 추가 단계들을 개략적으로 도시한 것이다.
도 7o 내지 7q는 본 발명의 바람직한 제3 양태의 두 번째 대안에서의 사면 표현 추가 단계들을 개략적으로 도시한 것이다.
도 8은 본 발명의 바람직한 제2 양태의 완성된 가요성 기판의 사면 표현이다.
도 9는 신뢰성 시험 전후에 본 발명의 방법으로 생성된 트레이스들의 박리 강도(peel strength)를 그래프로 도시한 것이다.
도 10은 종래의 서브트랙티브 공정과 비교하여 본 발명의 가요성 기판의 어닐링(annealing) 전후의 굴곡 내구성(bending endurance)을 그래프로 도시한 것이다.
도 11은 종래의 서브트랙티브 공정과 비교하여 본 발명의 압력의 함수로서의 변형율(strain)을 그래프로 도시한 것이다.
도 12는 종래의 서브트랙티브 공정과 비교하여 본 발명의 온도의 함수로서의 변형율을 그래프로 도시한 것이다.
도 13은 본 발명의 가요성 기판을 사용하여 완성된 COF의 사면 표현이다.
더 많은 기능과 더 빠른 속도로 I/O가 증가하고 디바이스 크기가 줄어드는 최신 동향으로 인해 기판 기술에 대한 요구는 그 어느 때보다 까다로워지고 있다. 회로 피치가 감소함에 따라, 종래의 서브트랙티브 및 세미에디티브 공정은, 트레이스 하부에 대한 상부 폭의 비를 1로 유지하면서 합리적인 수율로 20㎛ 미만의 미세 트레이스들을 더 이상 생성할 수 없다. 견고한 미세 트레이스들의 형성은, 디스플레이 드라이버, 의료용 디바이스, 스마트 웨어러블, 사물인터넷(IoT) 등의 미래 수요에 대처하기 위한 고밀도 상호접속에 있어서 필수적이다.
본 발명은 특히 칩 온 플렉스(COF) 패키지를 위한 가요성 기판 상에 복수의 미세 트레이스들을 생성하는 방법을 개시한다. 이 공정은 8㎛로 미세한 트레이스 피치 및 1에 가까운 하부에 대한 상부 폭의 비를 갖는 신뢰성 있고 견고한 구리 트레이스들을 도금적층할 것이다. 구리 트레이스들은, 유전체/Ni-P 계면 상에 신뢰성 있는 나노크기의 폴리암산(PAA) 고정층을 생성할 수 있는 특정 두께의 개질된 유전체 재료 상에서 씨드 층으로서 무전해 Ni-P를 사용하는 풀 에디티브 공정에 의해 생성된다. 제안된 제조 공정에 의해, 구리 트레이스들은 회로의 신호 전달에 유리한 매끄러운 표면을 가짐에도 불구하고 신뢰성 있는 계면 접착을 유지할 수 있다. 가공 능력 측면에서, 제안된 공정은 광범위한 유전체 및 표면 마감재와 호환 가능하다. 조립 능력(assembly capability)을 위해, 형성된 트레이스들은 열압착 접합, 와이어 접합, 접착 접합 및 IC/칩의 납땜을 포함하는, 반도체 패키지를 형성하기 위한 다양한 상호접속법에 적합하다. 미세 피치 COF의 이러한 형성은 유기 발광 다이오드(OLED), 능동형 유기 발광 다이오드(AMOLED), 액정 디스플레이 박막 트랜지스터(LCD/TFT), 스마트 웨어러블, 의료용 이미징, 및 IoT 패키징을 포함하는 많은 분야에서의 소형화에 대한 향후 수요를 목표로 한다.
본 발명에서, 미세 피치 칩 온 플렉스(COF)는 가요성 기판 상에 미세 트레이스들의 견고한 정밀 형성을 보장하는 신뢰성 있는 접착을 형성할 수 있는 풀 에디티브 공정을 사용하여 형성되며, 초미세 피치 및 높은 전기적 성능 상호접속부를 위한 고유한 기회를 제공한다.
본 발명의 공정의 세 가지 바람직한 양태가 기재될 것이며, 제1 양태는 하나의 금속층 가요성 기판을 사용하고, 제2 양태는 2개의 금속 층 가요성 기판을 사용하고, 제3 양태는 2개 이상의 스택업(stack-up) 전도성 금속 층을 사용한다. 또한, 각각의 양태는 전해 표면 마감 또는 무전해 표면 마감 중 어느 하나를 포함할 수 있다.
이제, 도 1의 흐름도 및 도 2a 내지 2j를 참조하여, 본 발명의 공정의 제1 바람직한 양태를 상세히 설명할 것이다. 공정은 가요성 유전체 기판(10)에서 시작한다. 유전체는 Kapton PI 또는 Upisel PI와 같은 임의 종류의 폴리이미드(PI), 또는 액정 중합체(LCP)일 수 있다. 유전체(10)는 도 2a에 도시한 바와 같이 약 12.5 내지 100㎛의 바람직한 두께를 갖는다.
이제, 도 1의 단계(101)에서, KOH/알칼리성 염기 약품(alkaline base chemical)을 폴리이미드 표면에 도포하여 PI 표면을 개질시킨다. 이는, 도 2b에 나타낸 바와 같이, 폴리암산(PAA) 층(12)을 형성하는 분자 결합을 변경시킨다. 화학개질제(modifier chemical)의 농도가 최적화되어, 목표로 하는 트레이스 무결성 성능을 얻기 위해 10nm 미만의 PAA 층 두께를 생성시킨다. 본 발명의 개질층은 극도로 얇으며(< 10nm), 이는 열처리 동안 층 상에서의 수분 흡수를 감소시킴으로써 화학 결합의 열화(degradation)를 방지하고 그 결과 수화 팽창(hygroscopic expansion) 계수에 의한 영향을 최소화 할 수 있다. 따라서, 열처리 후에도 높은 접착력을 유지할 수 있다. 열처리가 문제가 되지 않는 몇몇 경우, PAA 층은 10nm 이상일 수 있지만 100nm 미만이어야 한다. PAA 초박층(바람직하게는 < 10nm인 두께)은 O=C-NH(아미드) 및 O=C-OH(카복실)에 상응하는 카복실 및 아미드 결합을 함유하며, 이는 폴리이미드와 위에 놓이는 Ni-P 층 사이의 계면 접착을 향상시킨다.
이어서, 단계(102)에서, 촉매층(도시되지 않음)을 이온성 금속 용액 내에 침지(immersion)시킴으로써 PAA 층 상에 침착시킨다. 통상적으로, 팔라듐(Pd) 또는 니켈(Ni)을 침착시켜, 후속적인 무전해 Ni-P 도금을 위해 표면을 활성화시킨다. 단계(103) 및 도 2c에서, 자가촉매 니켈-인(Ni-P) 씨드 층(14)을 무전해 도금 공정을 사용하여 개질된 폴리이미드 필름 상에 도포한다. Ni-P 층의 두께는 이상적으로는 0.1㎛ +/- 10%이다. 씨드 층의 Ni-P의 조성은 Ni: 96.5 ~ 97.5wt%, P: 2.5 ~ 3.5wt%이다.
단계(104)에서, 기판을 약 200℃에서 10분 이상 내지 2시간 이하의 기간 동안 어닐링시킨다. 단계(105)에서, 도 2d에 나타낸 바와 같이, 포토레지스트 층(16), 바람직하게는 포지티브-작용 포토레지스트(positive-acting photoresist)를 기판의 씨드 층 표면에 도포한다. 포토레지스트는 건식 필름 또는 액체 포토레지스트일 수 있다. 포토리소그래피 공정에서, 포토레지스트를 노광하고(단계(106) 및 도 2e) 현상하여(단계(107) 및 도 2f) 회로화(circuitization)를 위한 미세 피치 트레이스들을 형성한다.
단계(108) 및 도 2g에서, 능동형 접합(active bonding)을 위한 복수의 트레이스들 및 납땜 패드를 포함하는 전도성 금속의 층(20)을, 전해 구리 도금을 사용하여 목적하는 두께로 도금적층한다. 도금은, 포토레지스트로 커버되지 않은 공간(spacing)의 영역들 상에서만 사용된다. 일부 적용에 있어서, 도금은 1에 가까운 종횡비(aspect ratio)로 제어된다. 이 방법을 사용한 트레이스들의 하부에 대한 상부 폭의 비는 1에 가까울 수 있다. 구리는 매우 높은 연성(ductile property)을 갖는 세립 침착물(fine-grained deposit)이다. 구리의 두께는 약 8㎛이다. 일부 적용에 있어서, 전해 구리의 두께는 2 내지 18㎛ 범위일 수 있다. 구리 침착물의 연신 강도(elongation strength)는 15%를 초과하고 인장 강도(tensile strength)는 290 내지 340N/㎟이다. 전해 구리의 경도는 99.9% 이상의 순도에서 비커 경도(vicker hardness) 100이다. 전해 구리 도금 공정은 미세 피치 COF의 대량 생산을 가능하게 하는 고속 도금을 가능하게 한다.
단계(109)에서, 트레이스들의 표면을 도 2h의 22로 나타낸 바와 같이 전해 Ni/Au, 전해 팔라듐, 전해 티타늄, 전해 주석, 또는 전해 로듐으로 도금함으로써 마감한다.
단계(110) 및 도 2i에 도시한 바와 같이 포토레지스트 층(16)을 스트리핑(strip)시킨 다음, 단계(111) 및 도 2j에 나타낸 바와 같이, 구리 트레이스 상에 에칭이 없거나 최소로 갖도록 단방향 방식(unidirectional manner)으로 Ni-P 씨드 층을 에칭하여 구리 트레이스 종횡비를 1에 가깝게 유지하도록 엄격하게 제어된 과산화수소 산성 베이스 용액(acidic base solution)을 사용하여, Ni-P 씨드 층(14)을 에칭 제거한다. 이에 따라, 가요성 기판 상에서의 트레이스들의 형성이 완결된다.
트레이스들 사이의 내부 리드 접합(inner lead bonding)(ILB) 피치는 2개의 인접한 트레이스들 사이의 중심에 대한 중심의 거리를 정의하는 피치이며, 각각의 트레이스는 각각의 표면 층을 갖는다. 본 발명의 기판의 ILB는 약 8㎛ 미만이다. 일부 적용에 있어서, ILB 피치는 4 내지 30㎛일 수 있다.
가요성 기판 상에서의 트레이스들의 형성을 완결한 후 COF를 어셈블링한다. 이 트레이스들은 반도체 패키지를 형성하기 위한 다이 또는 다이들의 열압착 접합, 접착 접합, 와이어 접합 및 납땜을 포함하는 다양한 상호접속법과 호환 가능하다.
예를 들면, 도 13은 본 발명의 가요성 기판을 사용하여 완성된 COF를 도시한다. PAA 표면 처리를 사용한 기판(10) 상에 표면 마감(22)을 갖는 구리 트레이스들(20)를 사용하여 여러 부품들과 접촉한다. 골드 범프(gold bump)(202)를 통해 구리 트레이스들(20a)에 열압착 접합된 다이(204)가 도시되어 있다. 솔더 마스크(solder mask)(200) 및 언더필(underfill)(205)이 도시되어 있다. 다이(206)를 바람직하게는 에폭시를 사용하여 구리 트레이스(20b)에 접합한다. 골드 와이어(gold wire)(208)를 구리 트레이스들(20c)에 접합한다. 부품(212)을 구리 트레이스들(20d)에 납땜한다(210).
이제, 도 3의 흐름도 및 도 2a 내지 2g 및 도 2k 내지 2m을 참조하여, 본 발명의 제1 양태의 두 번째 대안을 설명할 것이다. 첫 번째 대안적인 공정은 전해 표면 마감을 포함한다. 두 번째 대안적인 공정은 무전해 표면 마감을 포함한다. 도 3은, 두 번째 대안의 공정의 단계들이 첫 번째 대안의 단계(108)인 도 2g에 도시한 구리 도금까지는 동일함을 보여준다.
이제, 두 번째 대안에서, 단계(112)에서, 도 2k에 도시한 바와 같이 포토 레지스트(16)를 기판으로부터 스트리핑시켜, Ni-P 층(14) 상에 구리 트레이스들(20)을 남겨 놓는다. 이어서, 단계(113)에서, 도 2l에 도시한 바와 같이 Ni-P 층을 기판으로부터 에칭 제거한다.
최종적으로, 단계(114)에서, 트레이스들의 표면을, 도 2m의 22로 나타낸 바와 같이, Ni/Au, 무전해 니켈/침지 금(Immersion gold) (ENIG), 무전해 니켈/무전해 팔라듐/침지 금 (ENEPIG), 무전해 팔라듐/자가촉매 금(Autocatalytic Gold) (EPAG), 또는 침지 금/무전해 팔라듐/침지 금 (IGEPIG)의 무전해 도금에 의한 선택적 표면 마감에 의해 마감한다.
두 번째 대안의 무전해 공정은 더 얇은 표면 마감 두께를 요구하지만 이는 전해 도금에 비해 도금 속도가 느리다.
제1 양태는 적어도 하나의 금속 층을 갖는 가요성 기판의 제조 방법을 도시한다. 금속 층은 하나의 전도성 금속 층 또는 하나 이상의 전도성 금속 층일 수 있다. 추가로, 가요성 기판은 양면형 전도성 금속 층 또는 2개 이상의 스택업 전도성 금속 층을 가질 수 있다.
본 발명의 제2 양태는 양면형 (2ML) 금속 층 공정을 도시한다. 이제 도 4의 흐름도 및 도 5a 내지 5h를 참조하여, 본 발명의 공정의 제2 바람직한 양태를 상세히 설명할 것이다. 공정은 가요성 유전체 기판(10)에서 시작한다. 유전체는 Kapton PI 또는 Upisel PI와 같은 임의 종류의 폴리이미드(PI), 또는 액정 중합체(LCP)일 수 있으며, 유전체(10)는 도 5a에 나타낸 바와 같이 약 12.5 내지 100㎛의 바람직한 두께를 갖는다.
이제, 도 4의 단계(401)에서, 비아 개구부들(11)을 도 5b에 나타낸 바와 같이 기판(10)을 관통하여 레이저 드릴한다. 비아는 기판의 어느 한 면 상에서 금속 층에 전기적으로 접속할 것이다. 단계(402)에서, KOH/알칼리성 염기 약품을 폴리이미드 표면에 도포하여 PI 표면을 개질시킨다. 이는, 도 5c에 나타낸 바와 같이, 기판의 상부 면 상의 폴리암산(PAA) 층(12) 및 기판의 바닥 면 상의 폴리암산(PAA) 층(13) 그리고 비아 개구부들 내에 폴리암산(PAA) 층을 형성하는 분자 결합을 변경시킨다. 화학개질제의 농도가 최적화되어, 목표로 하는 트레이스 무결성 성능을 얻기 위해 10nm 미만의 PAA 층 두께를 생성시킨다. 몇몇 경우, PAA 층은 10nm 이상일 수 있지만 100nm 미만이어야 한다. PAA 초박층(바람직하게는 < 10nm인 두께)은 O=C-NH(아미드) 및 O=C-OH(카복실)에 상응하는 카복실 및 아미드 결합을 함유하며, 이는 폴리이미드와 위에 놓이는 Ni-P 층 사이의 계면 접착을 향상시킨다
이어서, 단계(403)에서, 촉매층(도시되지 않음)을 이온성 금속 용액 내에 침지시킴으로써 PAA 층(12 및 13) 상에 침착시킨다. 통상적으로, 팔라듐(Pd) 또는 니켈(Ni)을 침착시켜, 후속적인 무전해 Ni-P 도금을 위해 표면을 활성화시킨다. 단계(404) 및 도 5d에서, 자가촉매 니켈-인(Ni-P) 씨드 층(14, 15)을 무전해 도금 공정을 사용하여 개질된 폴리이미드 필름의 양 면 상에 그리고 비아 홀(11)들 내에 도포한다. Ni-P 층의 두께는 이상적으로는 0.1㎛ +/- 10%이다. 씨드 층의 Ni-P의 조성은 Ni: 96.5 ~ 97.5wt%, P: 2.5 ~ 3.5wt%이다.
단계(405)에서, 기판을 약 200℃에서 10분 이상 및 2시간 이하 동안 어닐링시킨다. 단계(406)에서, 도 5e에 나타낸 바와 같이, 포토레지스트 층(16, 17), 바람직하게는 포지티브-작용 포토레지스트를 기판의 상부 및 하부 씨드 층 표면에 각각 도포한다. 포토레지스트는 건식 필름 또는 액체 포토레지스트일 수 있다. 포토리소그래피 공정에서, 포토레지스트를 노광하고(단계(407) 및 도 5f) 현상하여(단계(408) 및 도 5g) 회로화를 위한 미세 피치 트레이스를 형성한다.
단계(409) 및 도 5h에서, 능동형 접합을 위한 복수의 트레이스들 및 납땜 패드를 포함하는 전도성 금속의 층(20, 21)을, 전해 구리 도금을 사용하여 기판의 상부 및 하부 상에 각각 목적하는 두께로 도금적층한다. 도금은, 포토레지스트로 커버되지 않은 공간의 영역들 상에서만 사용한다. 일부 적용에 있어서, 도금은 1에 가까운 종횡비로 제어된다. 이 방법을 사용한 트레이스들의 하부에 대한 상부 폭의 비는 1에 가까울 수 있다. 도금을 비아 개구부에 걸쳐 계속하여, 상부와 하부 구리 층 사이를 전기적으로 접속한다. 구리는 매우 높은 연성을 갖는 세밀한 배열의 침착물이다. 구리의 두께는 약 8㎛이다. 일부 적용에 있어서, 전해 구리의 두께는 2 내지 18㎛ 범위일 수 있다. 구리 침착물의 연신 강도는 15%를 초과하고 인장 강도는 290 내지 340N/㎟이다. 전해 구리의 경도는 99.9% 이상의 순도에서 비커 경도 100이다.
단계(410)에서, 트레이스들의 표면(20)을 도 5i에 나타낸 바와 같이 전해 Ni/Au, 전해 팔라듐, 전해 티타늄, 전해 주석, 또는 전해 로듐을 도금함으로써 마감한다. 기판의 상부의 트레이스들 및 기판의 하부의 트레이스들 중 적어도 하나는 표면 마감(22)으로 마감한다.
포토레지스트 층(16, 17)을 단계(411) 및 도 5j에 도시한 바와 같이 스트리핑시킨 다음, 단계(412) 및 도 5k에 나타낸 바와 같이, 구리 트레이스 상에 에칭이 없거나 최소로 갖도록 단방향 방식으로 Ni-P 씨드 층을 에칭하여 구리 트레이스 종횡비를 1에 가깝게 유지하도록 엄격하게 제어된 과산화수소 산성 베이스 용액을 사용하여, Ni-P 씨드 층(14, 15)을 에칭 제거한다. 이에 따라, 가요성 기판 상에서의 트레이스들의 형성이 완결된다.
이제, 도 6의 흐름도 및 도 5a 내지 5h 및 도 5l 내지 5n을 참조하여, 본 발명의 제2 양태의 두 번째 대안을 설명할 것이다. 첫 번째 대안적인 공정은 전해 표면 마감을 포함한다. 두 번째 대안적인 공정은 무전해 표면 마감을 포함한다. 도 6은, 두 번째 대안의 공정의 단계들이 첫 번째 대안의 단계(409)인 도 5h에 도시한 구리 도금까지는 동일함을 보여준다.
이제, 두 번째 대안에서, 단계(413)에서, 도 5l에 나타낸 바와 같이 포토레지스트(16, 17)를 기판으로부터 스트리핑시켜, Ni-P 층(14, 15) 상에 구리 트레이스들(20, 21)을 남겨 놓는다. 이어서, 단계(414)에서, Ni-P 층을 도 5m에 도시한 바와 같이 기판으로부터 에칭 제거한다.
최종적으로, 단계(415)에서, 트레이스들의 표면을, 도 5n의 22로 나타낸 바와 같이, Ni/Au, 무전해 니켈/침지 금 (ENIG), 무전해 니켈/무전해 팔라듐/침지 금 (ENEPIG), 무전해 팔라듐/자가촉매 금 (EPAG), 또는 침지 금/무전해 팔라듐/침지 금 (IGEPIG)의 무전해 도금에 의한 선택적 표면 마감에 의해 마감한다.
본 발명의 제3 양태는 2개 이상의 스택업 전도성 금속 층을 보여준다. 이제, 도 5a 내지 5h 및 도 7a 내지 7n을 참조하여, 본 발명의 공정의 바람직한 제3 양태를 상세히 설명할 것이다. 제3 양태의 공정의 단계들은 제2 양태의 단계(409)인 도 5h에 나타낸 구리 도금까지는 동일하다.
이제, 도 7a에 나타낸 바와 같이, 포토레지스트 층(16, 17)을 스트리핑시킨 다음, 도 7b에 나타낸 바와 같이, 구리 트레이스 상에 에칭이 없거나 최소로 갖도록 단방향 방식으로 Ni-P 씨드 층을 에칭하여 구리 트레이스 종횡비를 1에 가깝게 유지하도록 엄격하게 제어된 과산화수소 산성 베이스 용액을 사용하여, Ni-P 씨드 층(14, 15)을 에칭 제거한다.
이제, 도 7c에 나타낸 바와 같이, 접합 필름(70, 71)을 상부 및 하부 표면 상에 각각 라미네이트한다. 접합 필름은 폴리이미드, 플루오로중합체, 폴리에스테르 등을 포함하는 임의 종류의 유전체 재료일 수 있다. 접합 재료는 섬유 보강된 임의 종류의 개질된 에폭시 또는 열경화성 접착 필름, 예를 들면 에폭시, 시아나이드 에스테르, 또는 아크릴계 접착제일 수 있다. 접합 필름은 낮은 열팽창 계수(CTE) 및 높은 유리 전이 온도(Tg)를 가질 것이다. 대안적으로, 접합 필름은, 비스페놀 A 에폭시 수지: 9wt.%, 석유 나프타(Petroleum naphtha): 5.0wt.% 이하, 사이클로헥사논: 1.1wt.%, N,N-디메틸포름아미드: 0.5wt.%, 톨루엔: 5.0wt.% 이하, 에탄올: 5.0wt.% 이하, 메틸 에틸 케톤: 5.0wt.% 이하, 및 실리카 분말: 30 내지 40wt.%로 이루어진 에폭시 수지계 필름인 아지노모토(Ajinomoto) 접합 필름(ABF)일 수 있다. 대안적으로, 접합 필름은 개질된 아크릴산: N,N'-에틸렌비스:>=10-<20%, 및 삼산화안티몬: >=1-<10%로 이루어진 Dupont FR0100 접합 필름일 수 있다.
도 7d에 나타낸 바와 같이, 또 다른 폴리이미드 베이스 필름(base film)(73, 74)을 상부 및 하부 접합 필름 각각에 라미네이트한다. 폴리이미드(PI)에 대한 대안으로서 액정 중합체(LCP)를 층(73, 74)으로서 사용할 수 있다. 도 7d에 도시한 바와 같이 유전체(73, 74)는 약 12.5 내지 100㎛의 바람직한 두께를 갖는다.
이어서, 도 7e에 나타낸 바와 같이, 비아 개구부들(75)을, 기판(10)의 상부 및 하부 둘 다 상의 PI 층 및 접합층을 관통하여 레이저 드릴한다. 비아는 기판의 어느 한 면 상에서 추가의 금속 층을 금속 층(20)에 전기적으로 접속할 것이다.
KOH/알칼리성 염기 약품을 PI 표면에 도포하여 폴리이미드 표면(73, 74)을 개질시킨다. 이는, 도 2f에 나타낸 바와 같이, 폴리암산(PAA) 고정층(76, 77)을 형성하는 분자 결합을 변경시킨다. 화학개질제의 농도가 최적화되어, 목표로 하는 트레이스 무결성 성능을 얻기 위해 10nm 미만의 PAA 층 두께를 생성시킨다.
이어서, 촉매층(도시되지 않음)을 이온성 금속 용액 내에 침지시킴으로써 PAA 층(76, 77) 상에 침착시킨다. 통상적으로, 팔라듐(Pd) 또는 니켈(Ni)을 침착시켜, 후속적인 무전해 Ni-P 도금을 위해 표면을 활성화시킨다. 도 7g에서, 자가촉매 니켈-인(Ni-P) 씨드 층(78, 79)을 무전해 도금 공정을 사용하여 기판의 상부 및 하부 상의 개질된 폴리이미드 필름(76, 77) 상에 도포한다. Ni-P 층의 두께는 이상적으로는 0.1㎛ +/- 10%이다. 씨드 층 중의 Ni-P의 조성은 Ni: 96.5 ~ 97.5wt%, P: 2.5 ~ 3.5wt%이다.
기판을 약 200℃에서 적어도 10분 및 2시간 이하의 기간 동안 어닐링시킨다. 도 7h에 나타낸 바와 같이, 포토레지스트의 층(82, 83), 바람직하게는 포지티브-작용 포토레지스트를 기판의 상부 및 하부 상에서 각각 씨드 층 표면(78, 79)에 도포한다. 포토레지스트는 건식 필름 또는 액체 포토레지스트일 수 있다. 포토리소그래피 공정에서, 포토레지스트를 노광하고(도 7i) 현상하여(도 7j) 기판의 상부 및 하부 표면 상의 회로화를 위한 미세 피치 트레이스들을 형성한다.
이제, 도 7k에서, 능동형 접합을 위한 복수의 트레이스들 및 납땜 패드를 포함하는 전도성 금속의 층(90, 91)을, 전해 구리 도금을 사용하여 기판의 상부 및 하부 상에 각각 목적하는 두께로 도금적층한다. 도금은, 포토레지스트로 커버되지 않은 공간의 영역들 상에서만 사용한다. 일부 적용에 있어서, 도금은 1에 가까운 종횡비로 제어된다. 이 방법을 사용한 트레이스들의 하부에 대한 상부 폭의 비는 1에 가까울 수 있다. 구리는 매우 높은 연성을 갖는 세밀한 배열의 침착물이다. 구리의 두께는 약 8㎛이다. 상세한 구리 조성은 전술된 바와 같다.
도 7l의 92로 도시된 바와 같이, 트레이스들의 표면을, 전해 Ni/Au, 전해 팔라듐, 전해 티타늄, 전해 주석, 또는 전해 로듐을 도금함으로써 마감한다. 기판의 상부의 트레이스들 및 기판의 하부의 트레이스들 중 적어도 하나는 표면 마감(92)으로 마감한다.
도 7m에 도시한 바와 같이 포토레지스트 층(82, 83)을 스트리핑시킨 다음, 도 7n에 나타낸 바와 같이, 구리 트레이스 상에 에칭이 없거나 최소로 갖도록 단방향 방식으로 Ni-P 씨드 층을 에칭하여 구리 트레이스 종횡비를 1에 가깝게 유지하도록 엄격하게 제어된 과산화수소 산성 베이스 용액을 사용하여, Ni-P 씨드 층(78, 79)을 에칭 제거한다. 이는 가요성 기판 상에서의 4개 레벨 금속 트레이스들의 형성을 완결한다.
이제, 도 5a 내지 5h, 도 7a 내지 7k, 및 도 7o 내지 7q를 참조하여, 본 발명의 제3 양태의 두 번째 대안을 설명할 것이다. 첫 번째 대안적인 공정은 전해 표면 마감을 포함한다. 두 번째 대안적인 공정은 무전해 표면 마감을 포함한다. 두 번째 대안의 공정의 단계들은 첫 번째 대안과는 도 7k에 도시한 구리 도금까지는 동일하다.
이제, 두 번째 대안에서, 도 7o에 나타낸 바와 같이, 포토레지스트(78, 79)를 기판으로부터 스트리핑시키고, Ni-P 층(78, 79) 상에 구리 트레이스들(90, 91)을 남겨 놓는다. 이어서, 도 7p에 도시한 바와 같이 Ni-P 층을 기판으로부터 에칭 제거한다.
최종적으로, 트레이스들의 표면을, 도 7q의 92로 나타낸 바와 같이, Ni/Au, 무전해 니켈/침지 금 (ENIG), 무전해 니켈/무전해 팔라듐/침지 금 (ENEPIG), 무전해 팔라듐/자가촉매 금 (EPAG), 또는 침지 금/무전해 팔라듐/침지 금 (IGEPIG)이 무전해 도금에 의한 선택적 표면 마감에 의해 마감한다. 기판의 상부의 트레이스들 및 기판의 하부의 트레이스들 중 적어도 하나는 표면 마감(92)으로 마감한다.
트레이스들을 제작한 후, 솔더 레지스트(solder resist) 또는 커버레이(coverlay)와 같은 커버 코트(cover coat)가 인접한 구리 트레이스들 사이에서 장벽(barrier)으로서 작용하도록 형성되어, 트레이스들을 보호하고 전기 단락을 방지한다. 본 발명의 가요성 기판은 어떠한 커버 코트 재료에도 적합하다.
도 8은 제3 양태의 4개 레벨 전도성 층 가요성 기판의 완성된 사면도(oblique view)를 도시한다. 금속 층(90, 20, 21, 91)(하향식)은 비아(75 및 11)를 통해 전기적으로 접속되어 있음을 볼 수 있다. 표면 마감(92)은 노광된 상부 구리 트레이스들(90) 상에 보인다. 커버 코트, 예를 들면 솔더 레지스트(93)는 상부 구리 트레이스들(90)의 일부를 커버하며 하부 구리 트레이스들(91)을 커버한다. 이러한 예에서, 이들 영역은 접합에 사용되지 않으므로, 이들은 비교적 더 비싼 표면 마감(92)이 필요하지 않다.
게다가, 4개 이상의 다중 전도성 층들을 갖는 가요성 기판은, 제3 양태의 완성된 구리 형성에 대해 제3 양태의 단계들을 순차적으로 반복함으로써 수득될 수 있다.
본 발명의 공정은 트레이스 접착력의 손상 없이도 극도로 매끄러운 표면을 달성할 수 있다(Ra < 100nm). 이러한 매끄러운 표면으로 인해 신호 전달 과정에서 도체 손실이 최소화될 수 있다. 이 트레이스들은 반도체 패키지를 형성하기 위한 다이 또는 다이들의 열압착 접합, 접착 접합, 와이어 접합 및 납땜을 포함하는 다양한 상호접속법과 호환된다.
본 발명의 공정의 기판의 TEM 이미지는, 300℃ 어닐링 전후에 Ni-P 씨드 층의 두께가 약 100nm이고 PAA 고정층의 두께가 약 3 내지 4nm임을 보여주었다. 어닐링 후 PAA 고정층의 열화는 관찰되지 않았다.
도 9는 신뢰성 시험 전(T=0) 및 후에 본 발명의 방법으로 생성된 트레이스들의 박리 강도를 그래프로 나타낸 것이다. 이들 신뢰성 시험은 HTS - 고온 저장(high temperature storage) (150℃ 500시간 동안), MSL-3 (-60℃ 내지 60℃ 48시간 동안 및 3x 환류, 254℃ 피크에서), TST - 열 충격(thermal shock) (-40℃ 내지 125℃, 500회 주기, 1시간/주기), 및 LTS - 저온 저장(low temperature storage) (-40℃, 500시간 동안)을 포함한다.
도 10은 스퍼터링 타입 베이스 필름 재료를 사용하는 종래의 서브트랙티브 공정과 비교하여 제안된 방법(풀 에디티브)으로 가요성 기판을 어닐링하기 전 및 어닐링한 후의 굴곡 내구성을 그래프로 나타낸 것이다. 종래의 방법은 그래프의 그래프의 좌측에 도시한다. 굴곡 내구성이 어닐링하기 전(301), 200℃에서 24시간 동안 어닐링한 후(302), 그리고 300℃에서 24시간 동안 어닐링한 후(303)에 나타난다. 우측에는 본 발명의 풀 에디티브법의, 어닐링하기 전 (305), 200℃에서 24시간 동안 어닐링한 후(306), 그리고 300℃에서 24시간 동안 어닐링한 후(307)의 굴곡 내구성을 나타낸다. 본 발명의 공정은 모든 경우에 있어서 개선된 굴곡 내구성을 제공하는 것으로 볼 수 있다.
도 11은 종래의 서브트랙티브 (스퍼터링) 공정(313)과 비교하여 본 발명의 풀 에디티브 공정(311)의 열압착 접합의 소성 변형(plastic deformation) 특성을 그래프로 나타낸 것이다. 이 그래프에서, 온도는 345℃로 일정하고 압력은 변한다.
도 12는 종래의 서브트랙티브 공정(323)과 비교하여 본 발명의 공정(321)의 변형율(deformation strain)을 140MPa의 일정한 압력과 다양한 온도에서 나타낸 것이다.
본 발명의 공정의 트레이스 접착 강도 및 굴곡 내구성(bend durability)은, 스퍼터링 타입 베이스 필름 재료로 종래의 서브트랙티브 공정에 의해 제조된 기판보다 우수하지 않은 경우와 유사하다. 마찬가지로, 스퍼터링 타입 베이스 필름 재료로 종래의 서브트랙티브 공정에 의해 제조된 기판과 비교하여, 열압축 접합 후의 유사한 소성 변형 거동이 관찰된다. 신뢰성 있는 접착 강도는 (2개 이상의 금속 층 기판에 대한 양쪽 면에서) 300℃에서 24시간 동안 열처리한 후의 PAA 고정 층의 안정성으로 인해 특히 유지된다.
본 발명의 가요성 기판은 반도체 패키지를 형성하기 위한 IC/칩의 열압착 접합, 와이어 접합, 접착 접합, 및 납땜을 포함하는 다양한 상호접속법에 적합하다. 본 발명의 제조 공정은 구리 트레이스의 표면을 트레이스 접착력의 손상 없이도 극도로 매끄럽게 한다(Ra < 100nm). 이러한 매끄러운 표면으로 인해 신호 전달 과정에서 도체 손실이 최소화될 수 있다.
본 발명은 COF를 위한 미세 트레이스들을 갖는 가요성 기판의 제조 방법을 기술하고 있으며, 이는, AMOLED, OLED, TFT/LCD, 및 스마트폰 디바이스, 휴대용 디바이스, IoT 패키징, 스마트 웨어러블, 태블릿, UHD TV, 마이크로 디스플레이, 광전자공학, 의료용 디바이스, 산업시설(건물 및 기계 모니터링), 및 IC 패키징/3D IC 통합 모듈 중 적어도 하나 내에 통합될 수 있다.
본 개시의 바람직한 양태들이 예시되어 있고 그 형태가 상세하게 설명되어 있지만, 당업자는 본 개시의 정신으로부터 또는 청구범위의 범주로부터 벗어나지 않고도 여기에 다양한 변형이 이루어질 수 있음을 용이하게 이해할 것이다.

Claims (27)

  1. 가요성 기판(flexible substrate)의 제조 방법으로서,
    가요성 유전체 기판을 제공하는 단계;
    상기 유전체 기판에 알칼리 개질을 적용하여, 상기 유전체 기판의 표면 상에 폴리암산(PAA) 층을 형성하는 단계;
    Ni-P 씨드 층을 상기 PAA 층 상에 무전해 도금하는 단계;
    포토레지스트 패턴을 상기 Ni-P 씨드 층 상에 형성하는 단계;
    구리 트레이스들을 상기 포토레지스트 패턴 내에 도금하는 단계;
    표면 마감 층을 상기 구리 트레이스들 상에 도금하는 단계; 및
    상기 포토레지스트 패턴을 제거하고 상기 구리 트레이스들로 커버되지 않은 상기 Ni-P 씨드 층을 에칭 제거하여 상기 가요성 기판을 완성하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, 상기 유전체 기판은 Kapton PI 또는 Upisel PI를 포함하는 임의 종류의 폴리이미드(PI), 또는 액정 중합체(LCP)를 포함하는, 방법.
  3. 제1항에 있어서, 상기 알칼리 개질은 KOH/알칼리성 염기 약품(alkaline base chemical)을 상기 유전체 기판에 도포하는 단계를 포함하고, 상기 PAA 층은 100nm 미만의 두께를 갖는, 방법.
  4. 제1항에 있어서, 팔라듐(Pd) 또는 니켈(Ni)을 포함하는 촉매층을 이온성 금속 용액으로의 침지에 의해 상기 PAA 층 상에 침착시켜, 후속적인 무전해 Ni-P 씨드 층 도금을 위해 상기 PAA 층을 활성화시키는 단계를 추가로 포함하는, 방법.
  5. 제1항에 있어서, 상기 Ni-P 씨드 층의 상기 무전해 도금은 자가촉매 공정이고, 상기 Ni-P 씨드 층은 0.1㎛ +/- 10%의 두께 및 Ni: 96.5 ~ 97.5wt% 및 P: 2.5 ~ 3.5wt%의 조성을 갖는, 방법.
  6. 제1항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는
    포토레지스트를 상기 Ni-P 씨드 층 상에 도포하는 단계; 및
    상기 포토레지스트를 노광 및 현상하여, 회로화를 위한 미세 피치 트레이스들을 위한 패턴을 형성하는 단계
    를 포함하는, 방법.
  7. 제1항에 있어서, 상기 Ni-P 씨드 층이 형성된 후 상기 기판을 200℃에서 10분 이상 내지 2시간 이하 동안 어닐링하는 단계를 추가로 포함하는, 방법.
  8. 제1항에 있어서, 상기 구리 트레이스들의 상기 도금 단계는 구리를 약 2 내지 18㎛의 두께로 전해 도금하는 단계를 포함하며, 상기 구리 트레이스들의 하부에 대한 상부 폭의 비는 1에 가깝고, 상기 구리 트레이스들의 연신 강도는 15%를 초과하고, 상기 구리 트레이스들의 인장 강도는 약 290 내지 340N/㎟이고, 상기 구리 트레이스들의 경도는 99.9% 이상의 순도에서 비커 경도 100인, 방법.
  9. 제1항에 있어서, 상기 표면 마감 층은 전해 Ni/Au, 무전해 니켈/침지 금 (ENIG), 무전해 니켈/무전해 팔라듐/침지 금 (ENEPIG), 전해 팔라듐, 전해 티타늄, 전해 주석, 전해 로듐, 무전해 팔라듐/자가촉매 금 (EPAG), 또는 침지 금/무전해 팔라듐/침지 금 (IGEPIG)을 포함하는, 방법.
  10. 가요성 기판의 제조 방법으로서,
    가요성 유전체 기판을 제공하는 단계;
    적어도 하나의 제1 비아 개구부를 상기 유전체 기판을 완전히 관통하여 레이저 드릴하는 단계;
    상기 유전체 기판에 알칼리 개질을 적용하여, 상기 유전체 기판의 상부 및 하부 표면 상에 제1 폴리암산(PAA) 층을 형성하는 단계;
    제1 Ni-P 씨드 층을 상기 제1 PAA 층의 상부 및 하부 상에 무전해 도금하는 단계;
    제1 포토레지스트 패턴을 상기 제1 Ni-P 씨드 층의 상부 및 하부 상에 형성하는 단계;
    상기 제1 포토레지스트 패턴 내에 그리고 상기 적어도 하나의 제1 비아 개구부에 걸쳐 제1 구리 트레이스들을 도금하는 단계;
    표면 마감 층을 상기 제1 구리 트레이스들 상에 도금하는 단계; 및
    상기 제1 포토레지스트 패턴을 제거하고 상기 제1 구리 트레이스들에 의해 커버되지 않은 상기 제1 Ni-P 씨드 층을 에칭 제거하여 상기 가요성 기판을 완성하는 단계
    를 포함하는, 방법.
  11. 제10항에 있어서, 상기 유전체 기판은 Kapton PI 또는 Upisel PI와 같은 임의 종류의 폴리이미드(PI), 및 액정 중합체(LCP)를 포함하는, 방법.
  12. 제10항에 있어서, 상기 알칼리 개질은 KOH/알칼리성 염기 약품을 상기 유전체 기판에 도포하는 단계를 포함하고, 상기 제1 PAA 층은 100nm 미만의 두께를 갖는, 방법.
  13. 제10항에 있어서, 팔라듐(Pd) 또는 니켈(Ni)을 포함하는 촉매층을 이온성 금속 용액으로의 침지에 의해 상기 상부 및 하부 PAA 층 상에 침착시켜, 후속적인 무전해 Ni-P 씨드 층 도금을 위해 상기 제1 PAA 층을 활성화시키는 단계를 추가로 포함하는, 방법.
  14. 제10항에 있어서, 상기 제1 Ni-P 씨드 층의 상기 무전해 도금은 자가촉매 공정이고, 상기 제1 Ni-P 씨드 층은 0.1㎛ +/- 10%의 두께 및 Ni: 96.5 ~ 97.5wt% 및 P: 2.5 ~ 3.5wt%의 조성을 갖는, 방법.
  15. 제10항에 있어서, 상기 Ni-P 씨드 층이 형성된 후 상기 기판을 200℃에서 10분 이상 내지 2시간 이하 동안 어닐링하는 단계를 추가로 포함하는, 방법.
  16. 제10항에 있어서, 상기 제1 구리 트레이스들의 상기 도금 단계는 구리를 약 2 내지 18㎛의 두께로 전해 도금하는 단계를 포함하며, 상기 구리 트레이스들의 하부에 대한 상부 폭의 비는 1에 가깝고, 상기 구리 트레이스들의 연신 강도는 15%를 초과하고, 상기 구리 트레이스들의 인장 강도는 약 290 내지 340N/㎟이고, 상기 구리 트레이스들의 경도는 99.9% 이상의 순도에서 비커 경도 100이고, 2개의 인접하는 상기 구리 트레이스들 사이의 중심에 대한 중심의 거리는 8㎛ 미만인, 방법.
  17. 제10항에 있어서, 상기 표면 마감 층은 전해 Ni/Au, 무전해 니켈/침지 금 (ENIG), 무전해 니켈/무전해 팔라듐/침지 금 (ENEPIG), 전해 팔라듐, 전해 티타늄, 전해 주석, 전해 로듐, 무전해 팔라듐/자가촉매 금 (EPAG), 또는 침지 금/무전해 팔라듐/침지 금 (IGEPIG)을 포함하는, 방법.
  18. 가요성 기판의 제조 방법으로서,
    가요성 유전체 기판을 제공하는 단계;
    적어도 하나의 제1 비아 개구부를 상기 유전체 기판을 완전히 관통하여 레이저 드릴(laser drilling)하는 단계;
    상기 유전체 기판에 알칼리 개질을 적용하여, 상기 유전체 기판의 상부 및 하부 표면 상에 제1 폴리암산(PAA) 층을 형성하는 단계;
    제1 Ni-P 씨드 층을 상기 제1 PAA 층의 상부 및 하부 상에 무전해 도금하는 단계;
    제1 포토레지스트 패턴을 상기 제1 Ni-P 씨드 층의 상부 및 하부 상에 형성하는 단계;
    상기 제1 포토레지스트 패턴 내에 그리고 상기 적어도 하나의 제1 비아 개구부에 걸쳐 제1 구리 트레이스들을 도금하는 단계;
    상기 제1 포토레지스트 패턴을 제거하고 상기 제1 구리 트레이스들에 의해 커버되지 않은 상기 제1 Ni-P 씨드 층을 에칭 제거하는 단계;
    이어서, 상기 제1 구리 트레이스들의 상부 및 하부 표면 상에 접합 필름을 라미네이트하는 단계;
    상기 접합 필름의 상부 및 하부 상에 유전체 층을 라미네이트하는 단계;
    상기 기판의 상부 및 하부 상의 상기 제1 구리 트레이스들과 접촉하도록, 적어도 하나의 제2 비아 개구부를 상기 유전체 층과 상기 접합 필름을 완전히 관통하여 레이저 드릴하는 단계;
    이어서, 상기 유전체 층에 알칼리 개질을 적용하여, 상기 유전체 층의 상부 및 하부 표면 상에 그리고 상기 적어도 하나의 제2 비아 개구부 내에 제2 폴리암산(PAA) 층을 형성하는 단계;
    제2 Ni-P 씨드 층을 상기 제2 PAA 층의 상부 및 하부 상에 무전해 도금하는 단계;
    제2 포토레지스트 패턴을 상기 제2 Ni-P 씨드 층의 상부 및 하부 상에 형성하는 단계;
    제2 구리 트레이스들을 상기 제2 포토레지스트 패턴 내에 그리고 상기 적어도 하나의 제2 비아 개구부에 걸쳐 도금하는 단계;
    표면 마감 층을 상기 제2 구리 트레이스들 상에 도금하는 단계; 및
    상기 제2 포토레지스트 패턴을 제거하고 상기 제2 구리 트레이스들에 의해 커버되지 않은 상기 제2 Ni-P 씨드 층을 에칭 제거하여 상기 가요성 기판을 완성하는 단계
    를 포함하는, 방법.
  19. 제18항에 있어서, 상기 유전체 기판은 Kapton PI 또는 Upisel PI와 같은 임의 종류의 폴리이미드(PI), 및 액정 중합체(LCP)를 포함하는, 방법.
  20. 제18항에 있어서, 상기 알칼리 개질은 KOH/알칼리성 염기 약품을 상기 유전체 기판에 도포하는 단계를 포함하며, 상기 제1 및 제2 PAA 층은 100nm 미만의 두께를 갖는, 방법.
  21. 제18항에 있어서, 팔라듐(Pd) 또는 니켈(Ni)을 포함하는 촉매층을 이온성 금속 용액으로의 침지에 의해 상기 상부 및 하부 PAA 층 상에 침착시켜, 후속적인 무전해 Ni-P 씨드 층 도금을 위해 상기 제1 및 제2 PAA 층을 활성화시키는 단계를 추가로 포함하는, 방법.
  22. 제18항에 있어서, 상기 제1 및 제2 Ni-P 씨드 층의 상기 무전해 도금은 자가촉매 공정이고, 상기 제1 및 제2 Ni-P 씨드 층은 0.1㎛ +/- 10%의 두께 및 Ni: 96.5 ~ 97.5wt% 및 P: 2.5 ~ 3.5wt%의 조성을 갖는, 방법.
  23. 제18항에 있어서, 상기 제1 및 제2 Ni-P 씨드 층이 형성된 후 상기 기판을 200℃에서 10분 이상 내지 2시간 이하 동안 어닐링하는 단계를 추가로 포함하는, 방법.
  24. 제18항에 있어서, 상기 제1 및 제2 구리 트레이스들의 상기 도금 단계는 구리를 약 2 내지 18㎛의 두께로 전해 도금하는 단계를 포함하며, 상기 구리 트레이스들의 하부에 대한 상부 폭의 비는 1에 가깝고, 상기 구리 트레이스들의 연신 강도는 15%를 초과하고, 상기 구리 트레이스들의 인장 강도는 약 290 내지 340N/㎟이고, 상기 구리 트레이스들의 경도는 99.9% 이상의 순도에서 비커 경도 100이고, 2개의 인접하는 상기 구리 트레이스들 사이의 중심에 대한 중심의 거리는 8㎛ 미만인, 방법.
  25. 제18항에 있어서, 상기 표면 마감 층은 전해 Ni/Au, 무전해 니켈/침지 금 (ENIG), 무전해 니켈/무전해 팔라듐/침지 금 (ENEPIG), 전해 팔라듐, 전해 티타늄, 전해 주석, 전해 로듐, 무전해 팔라듐/자가촉매 금 (EPAG), 또는 침지 금/무전해 팔라듐/침지 금 (IGEPIG)을 포함하는, 방법.
  26. 삭제
  27. 삭제
KR1020197023766A 2018-02-02 2018-07-26 초박형 paa 개질된 풀 에디티브 공정을 사용하여 미세 피치 트레이스를 형성하여 가요성 기판을 제조하는 방법 KR102505999B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237006566A KR20230035423A (ko) 2018-02-02 2018-07-26 초박형 paa 개질된 풀 에디티브 공정을 사용한 미세 피치 트레이스의 형성

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/887,346 US10468342B2 (en) 2018-02-02 2018-02-02 Formation of fine pitch traces using ultra-thin PAA modified fully additive process
US15/887,346 2018-02-02
PCT/CN2018/000272 WO2019148308A1 (en) 2018-02-02 2018-07-26 Formation of fine pitch traces using ultra-thin paa modified fully additive process

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237006566A Division KR20230035423A (ko) 2018-02-02 2018-07-26 초박형 paa 개질된 풀 에디티브 공정을 사용한 미세 피치 트레이스의 형성

Publications (2)

Publication Number Publication Date
KR20200112632A KR20200112632A (ko) 2020-10-05
KR102505999B1 true KR102505999B1 (ko) 2023-03-07

Family

ID=67476965

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237006566A KR20230035423A (ko) 2018-02-02 2018-07-26 초박형 paa 개질된 풀 에디티브 공정을 사용한 미세 피치 트레이스의 형성
KR1020197023766A KR102505999B1 (ko) 2018-02-02 2018-07-26 초박형 paa 개질된 풀 에디티브 공정을 사용하여 미세 피치 트레이스를 형성하여 가요성 기판을 제조하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237006566A KR20230035423A (ko) 2018-02-02 2018-07-26 초박형 paa 개질된 풀 에디티브 공정을 사용한 미세 피치 트레이스의 형성

Country Status (5)

Country Link
US (2) US10468342B2 (ko)
JP (1) JP2021513209A (ko)
KR (2) KR20230035423A (ko)
CN (1) CN110352483B (ko)
WO (1) WO2019148308A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636734B2 (en) * 2018-02-02 2020-04-28 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
US10468342B2 (en) * 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
KR20220061992A (ko) * 2019-08-22 2022-05-13 컴퍼스 테크놀로지 컴퍼니 리미티드 초박형 paa 변형된 완전 애디티브 공정을 사용하는 미세 피치 트레이스들의 형성
JP7449704B2 (ja) 2020-01-28 2024-03-14 日本シイエムケイ株式会社 リジッド・フレックス多層プリント配線板
US20220181165A1 (en) * 2020-12-08 2022-06-09 Compass Technology Company Limited Fabrication Method of Flexible Cyclo-Olefin Polymer (COP) Substrate for IC Packaging of Communication Devices and Biocompatible Sensors Devices
CN113056093A (zh) * 2021-03-09 2021-06-29 深圳市昱安旭瓷电子科技有限公司 一种tft电路基板生产工艺
CN113278972B (zh) * 2021-04-29 2022-02-01 中国电子科技集团公司第二十九研究所 一种共形辐射层的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290003A (ja) * 2008-05-29 2009-12-10 Ube Ind Ltd ポリイミド配線基板
JP2010157537A (ja) * 2008-12-26 2010-07-15 Nippon Steel Chem Co Ltd 積層体の製造方法及び回路配線基板の製造方法
JP2011014801A (ja) * 2009-07-03 2011-01-20 Mitsui Mining & Smelting Co Ltd フレキシブル銅張積層板及びｃｏｆ用フレキシブルプリント配線板並びにこれらの製造方法
JP2012104521A (ja) * 2010-11-05 2012-05-31 Fujitsu Ltd 回路基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284548A (en) * 1993-03-03 1994-02-08 Microelectronics And Computer Technology Corporation Process for producing electrical circuits with precision surface features
US20060108678A1 (en) 2002-05-07 2006-05-25 Microfabrica Inc. Probe arrays and method for making
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP2008214503A (ja) * 2007-03-05 2008-09-18 Sharp Corp ポリイミド樹脂表面への金属薄膜形成方法
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
KR20120023769A (ko) * 2009-05-26 2012-03-13 아라까와 가가꾸 고교 가부시끼가이샤 플렉시블 회로 기판 및 그 제조 방법
US8278752B2 (en) 2009-12-23 2012-10-02 Intel Corporation Microelectronic package and method for a compression-based mid-level interconnect
JP5450885B2 (ja) * 2010-04-02 2014-03-26 インクテック カンパニー リミテッド 両面プリント回路基板の製造方法
KR101310256B1 (ko) * 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
US9462688B2 (en) * 2011-09-07 2016-10-04 Lg Chem, Ltd. Flexible metal laminate containing fluoropolymer
EP2628824B1 (en) * 2012-02-16 2014-09-17 Atotech Deutschland GmbH Method for electroless nickel-phosphorous alloy deposition onto flexible substrates
US8967452B2 (en) 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
CN104284777B (zh) 2012-05-14 2017-10-27 新日铁住金化学株式会社 含有聚酰亚胺层的柔性基板、含有聚酰亚胺层的柔性太阳能电池用基板、柔性太阳能电池以及它们的制造方法
KR20140033700A (ko) * 2012-09-10 2014-03-19 삼성전기주식회사 회로기판 및 이의 제조방법
TWI462672B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 前驅基板、軟性印刷電路板及其製造方法
US10468342B2 (en) * 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290003A (ja) * 2008-05-29 2009-12-10 Ube Ind Ltd ポリイミド配線基板
JP2010157537A (ja) * 2008-12-26 2010-07-15 Nippon Steel Chem Co Ltd 積層体の製造方法及び回路配線基板の製造方法
JP2011014801A (ja) * 2009-07-03 2011-01-20 Mitsui Mining & Smelting Co Ltd フレキシブル銅張積層板及びｃｏｆ用フレキシブルプリント配線板並びにこれらの製造方法
JP2012104521A (ja) * 2010-11-05 2012-05-31 Fujitsu Ltd 回路基板の製造方法

Also Published As

Publication number Publication date
CN110352483A (zh) 2019-10-18
CN110352483B (zh) 2023-07-25
WO2019148308A1 (en) 2019-08-08
KR20200112632A (ko) 2020-10-05
JP2021513209A (ja) 2021-05-20
US20200013700A1 (en) 2020-01-09
US10643942B2 (en) 2020-05-05
KR20230035423A (ko) 2023-03-13
US20190244882A1 (en) 2019-08-08
US10468342B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
KR102505999B1 (ko) 초박형 paa 개질된 풀 에디티브 공정을 사용하여 미세 피치 트레이스를 형성하여 가요성 기판을 제조하는 방법
US7755183B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US10103095B2 (en) Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
TWI392426B (zh) A multilayer printed wiring board, and a multilayer printed wiring board
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
KR100939550B1 (ko) 연성 필름
US10636734B2 (en) Formation of fine pitch traces using ultra-thin PAA modified fully additive process
JP2008515241A (ja) 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板
US10714416B2 (en) Semiconductor package having a circuit pattern
US11594509B2 (en) Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
US20210265257A1 (en) Fabrication Process and Structure of Fine Pitch Traces for a Solid State Diffusion Bond on Flip Chip Interconnect
KR20090067744A (ko) 연성 필름
US8756804B2 (en) Method of manufacturing printed circuit board
WO2021031507A1 (en) Formation of fine pitch traces using ultra-thin paa modified fully additive process
US7405146B2 (en) Electroplating method by transmitting electric current from a ball side
KR100896439B1 (ko) 연성 필름
US8063486B2 (en) Circuit board, method for manufacturing the same, and semiconductor device
KR20010106298A (ko) Ｔａｂ 및 ｃｏｆ에 있어서 무전해 이중주석도금 형성방법
JP2006134956A (ja) バンプ付きテープキャリア

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant