KR102483513B1 - 층간편심불량개선방법 - Google Patents

층간편심불량개선방법 Download PDF

Info

Publication number
KR102483513B1
KR102483513B1 KR1020210058353A KR20210058353A KR102483513B1 KR 102483513 B1 KR102483513 B1 KR 102483513B1 KR 1020210058353 A KR1020210058353 A KR 1020210058353A KR 20210058353 A KR20210058353 A KR 20210058353A KR 102483513 B1 KR102483513 B1 KR 102483513B1
Authority
KR
South Korea
Prior art keywords
guide
hole
product
printed circuit
circuit board
Prior art date
Application number
KR1020210058353A
Other languages
English (en)
Other versions
KR20220151297A (ko
Inventor
이재준
오재환
Original Assignee
주식회사 디에이피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이피 filed Critical 주식회사 디에이피
Priority to KR1020210058353A priority Critical patent/KR102483513B1/ko
Publication of KR20220151297A publication Critical patent/KR20220151297A/ko
Application granted granted Critical
Publication of KR102483513B1 publication Critical patent/KR102483513B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본원발명은 하기와 같은 단계를 가진다.
(a)가이드패턴홀을 구성하는 단계;
(b)상기 가이드패턴홀의 주위에 구성된 패드원형링부(A/R)를 구성하는 단계;
(c)상기 패드원형링부의 패드사이즈를 확대하는 단계;
(d)상기 가이드패턴홀의 가이드좌표를 제품내부로부터 외부로 이동하는 단계를 가짐으로 패널신축편차를 축소하고 불량율을 현저하게 줄이도록 하는 단계로 이루어지는 인쇄회로기판층간편심불량개선방법을 가진다.

Description

층간편심불량개선방법{How to improve interlayer eccentricity}
본원기술은 층간편심불량개선방법에 관한 것이다.
도면8내지 도면11도에 의하여 배경발명을 설명하면 하기와 같다.
도면8은 배경기술에서의 회전배열제품의 신축불균형을 보이는 도이다.
도면9에 따른 기존의 문제점은 가이드가 제품(PCS)보다 안쪽에 위치하여 가이드 밖 외곽 제품의 신축 대응이 불가능하였다.
도면10은 판넬 신축에 의한 LVH와 Pattern 정합이 불일치하여 홀터짐이 발생하는 것을 보이는 도이다.
도면11을 참조하여 설명하면 최상측 기판(200)의 왼쪽 가장자리 또는 왼쪽 2개 모서리에 각각 가이드(400)를 형성한다.
또한, 최하측 기판(300)의 오른쪽 가장자리 또는 오른쪽 2개 모서리에 각각 가이드(400)를 형성한다.
최상측 기판(200)에 형성된 가이드(400)와 최하측 기판(300)에 형성된 가이드(400)는 인쇄회로기판(100)의 상하방향에서 중첩되는 위치에 형성되지 않게 된다. 또한, 인쇄회로기판(100)의 각 모서리 위치에 가이드(400)가 각각 형성되게 된다.
가이드(400)는 인쇄회로기판(100)의 일측 가장자리를 따라 2개 형성할 수 있으나 필요에 의하여 3 개 이상 다수 형성할 수 있고, 4개 이하로 형성하는 것이 비교적 바람직하다. 그러나 필요에 의하여 인쇄회로기판(100)의 가운데 또는 중간 일측에 형성할 수 있다.
최상측 기판(200)의 왼쪽 가장자리 상단과 하단 위치에 각각 하나의 가이드(400)를 형성하고, 최하측 기판(300)의 오른쪽 가장자리 상단과 하단 위치에 각각 하나의 가이드(400)를 형성하고 있으나, 최상측 기판(200)의 가이드(400)와 최하측 기판(300)의 가이드(400)는 인쇄회로기판(100)의 일측 가장자리를 따라 하나씩 교차 형성되도록 할 수 있다,
즉, 인쇄회로기판(100)을 기준으로 왼쪽 가장자리의 하단 위치에 최상측 기판(200)의 가이드(400)를 형성하고 상단 위치에는 최하측 기판(300)의 가이드(400)를 형성할 수 있다. 타측 가장자리의 경우에도 동일하게 대응 적용될 수 있으며, 이러한 조합은 다양하게 변형 할 수 있다.
엑스레이 드릴링 머신은 특정한 위치에 인쇄회로기판(100)이 안착된 것으로 인식되면, 인쇄회로기판(100)의 각 모서리에 형성된 가이드(400)를 검출하고 대각선 위치의 가이드(400)를 직선으로 연결하는 가상 선이 교차하는 위치를 검출하여 코어(500) 위치로 설정하는 기능을 구비한 것으로 설명한다.
한편, 엑스레이 드릴링 머신에서의 코어(500)의 위치를 검출하는 이러한 기능은 일반적으로 알려져 있을 수 있다.
가이드(400)가 인쇄회로기판(100)과 별도로 구성되는 것으로 보일 수 있으나 인쇄회로기판(100) 내부에 형성됨은 매우 당연하다. 한편, 가이드(400)는 필요에 의하여 가로, 세로 각각 5 mm 크기의 범위 이내에서 형성하는 것이 양산의 균일성을 위하여 바람직하지만 필요에 의하여 크기는 가감할 수 있다. 그리고 인쇄회로기판(100)에 형성되고 최상측기판(200)과 최하측 기판(300)을 포함하는 각각의 패턴이 인쇄되는 기판 두께는 10마이크로미터(μm) 이하로 형성되도록 하되, 6.5 μm 이하의 두께로 형성하는 것이 전기회로를 위한 패턴의 들뜸 현상을 억제하기 위하여 매우 바람직하다.
엑스레이 드릴링 머신은 이와 같이 검출된 코어의 위치에 대한 좌표정보를 알려진 방식으로 추출하여 데이터화하고 기록 저장한다. 엑스레이 드릴링 머신에 의하여 검출되고 형성되는 좌표값에 의한 코어의 크기는 직경 0.01 내지 0.5 mm 범위이며 바람직하게는 0.1 mm가 가공의 정밀도 향상을 위하여 비교적 바람직하다.
이러한 방식으로 검출된 코어의 위치(좌표값)는 종래기술과 대비하는 경우 코어의 편차에 의한 불량을 50% 이하로 완화시키는 것으로 확인된다.
여기서 검출된 코어 위치의 좌표값은 상기에서 설명된 반분 계산 방식을 적용하여 정밀도, 신뢰도를 더욱 높이면서 불량률을 더욱 낮출 수 있다.
엑스레이 드릴(X-ray Drill) 머신이 가공한 홀(Hole)의 가공 정확도를 사전에 검증하는 방법은 타겟 홀을 가공한 후에 남겨진 패드의 동심원 테두리 즉, 엑스레이 드릴 비트(X-ray Drill Bit)에 의하여 가공된 구멍(홀)의 외곽선과 패드의 동심원에 의한 외곽선과의 사이를 고배율 현미경으로 측정한다.
대한민국특허청특허등록번호 10-1569167(2015.11.13) 대한민국특허청특허등록번호 10-1932060(2018.12.28)
발명이 해결하고자 하는 과제로는 전장품 Build up 신축 대응에 최적화된 홀 가이드 위치 표준화를 통한 Laser Via hole 층간 편심 개선의 과제를 해결하는 것이다.
상기와 같은 과제를 해결하기 위하여 하기와 같은 구성을 가진다.
(a)가이드패턴홀을 구성하는 단계;
(b)상기 가이드패턴홀의 주위에 구성된 패드원형링부(A/R)를 구성하는 단계;
(c)상기 패드원형링부의 패드사이즈를 확대하는 단계;
(d)상기 가이드패턴홀의 가이드좌표를 제품내부로부터 외부로 이동하는 단계를 가짐으로 패널신축편차를 축소하고 불량율을 현저하게 줄이도록 하는 단계로 이루어진 인쇄회로기판층간편심불량개선방법을 가진다.
여기서 상기 (c)단계에서 상기 패드사이즈는 부식후 200 내지 220㎛가 되도록 상기 패드사이즈를 확대하는 것이 바람직하다.
여기서 상기 (d)단계에서 가이드좌표를 외부로 10mm이동하는 것이 바람직하다.
발명의 효과로는 전장품 Build up 신축 대응에 최적화된 홀 가이드 위치 표준화를 통한 Laser Via hole 층간 편심 개선의 효과를 가지는 것이다.
제1도는 인쇄회로기판의 신축편차를 나타내는 도이다.
제2도는 제1도의 단면도를 보이는 도이다.
제3도는 가이드좌표를 변경한 것을 보이는 도이다.
제4도는 인쇄회로기판의 7홀가이드위치를 보이는 도이다.
제5도는 인쇄회로기판의 가이드스케일을 비교하는 도이다.
제6도는 제5도의 가이드스케일을 수치로 비교하는 도이다.
제7도는 본원발명의 방법을 보이는 순서도이다.
제8도는 배경기술에서의 회전배열제품의 신축불균형을 보이는 도이다.
제9도는 제3도의 가이드좌표를 변경하기전의 배경기술을 보이는 도이다.
제10도는 배경기술인 레이져드릴 스케일축소로 인한 레이져비아홀터짐현상을 보이는 도이다.
제11도는 배경기술을 보이는 도이다.
도면에 의하여 설명하면 하기와 같다.
제1도는 인쇄회로기판의 신축편차를 나타내는 도이다.제2도는 제1도의 단면도를 보이는 도이다.제3도는 가이드좌표를 변경한 것을 보이는 도이다.
제4도는 인쇄회로기판의 7홀 가이드위치를 보이는 도이다. 제5도는 7홀가운데 4홀을 보이는 도이다.
제6도는 제5도의 가이드스케일을 수치로 비교하는 도이다.제7도는 본원발명의 방법을 보이는 순서도를 보이는 도이다.
제8도는 회전배열제품의 신축불균형을 보이는 도이다.제9도는 제3도의 가이드좌표를 변경하기전을 보이는 도이다.제10도는 레이져드릴 스케일은 축소되고 패턴스케일은 확장되어 층간편심 부적합이 발생되어 레이져비아홀터짐현상을 보이는 도이다.
제11도는 배경기술을 보이는 도이다.
본 발명은 인쇄회로기판(Printed Circuit Board; 이하 PCB) 제조 공법의 요소 기술 중의 하나로 다층 기판의 제작 중 프레스 공정 후 제품의 신축 변화에 대한 데이타 산출 및 후공정(Drill, 회로형성, Laser Drill) 진행에 필요한 가이드 역할을 하는 홀을 가공하는 프로세스 변경에 관한 것이다.
가이드 홀을 가공하는 설비를 X-ray Drill Machine 이라고 명하며, X선을 통하여 투과된 이미지(Mark)를 인식하여 홀을 가공한다.
기본적으로 PCB 제조 기술에서의 단위를 간략하게 설명한다. PCB에서는 크게 Panel(Pnl) → Array →Pieces(PCS) 3가지로 구분된다.
패넬(Panel)은 PCB 생산의 최적 작업성을 고려하여 평균 사이즈 (510*610㎜)로 제조 공정에서 제품이 진행 되게 된다. 이 PCB 패널(Pnl)내 단일 개체의 결합 정도에 따라 어레이(Array)가 형성되게 되고, 어레이 내 PCB 단일 개체를 피스 (Pieces:PCS)로 구분한다.
도면3 및 도면9에서 PCS는 어레이 내 PCB 단일 개체를 지칭하는 것이다.
PCB 제조 프로세서에서 X-ray Drill 가공 홀의 역할에 대해서 이해가 필요 하다. PCB 제조에 있어 사용되는 원자재 (Prepreg, CCL, Copper Foil)는 열에 의해서 수축, 팽창의 변화를 일으킨다. 또한 다층 기판을 제작하기 위해선 프레스 공정이 필수적이며, 고온, 고압에서 원자재는 성형이 되고 Cooling이 되면서 신축 변화를 일으키게 된다.
신축 변화에 대한 데이타를 기판의 길이를 통해서 제공 받으며 길이 측정은 기판에 가이드 홀을 가공함으로써 홀 간 거리로 측정이 된다. 측정이 된 홀 간 거리 값은 PCB 사양의 원본 데이타와 비교하여 수축이 된 정도를 비율로 책정하여 환산을 하게 되며, 스케일(Scale) 측정 및 스케일 환산이라고 명한다. 스케일 환산이 필요한 이유는 다층 기판이 제작이 됨에 따라 층간 레이저 홀(Laser Hole)과 회로의 정합이 맞아야 양품의 기판이 제작되기 때문이다.
스케일의 개념은 다음과 같다. PCB 제품의 각 층별 원본 사양 데이타에서 열이나 외부의 인자에 의해 제품의 신축 변화가 발생한 정도에 대한 비율을 뜻한다. 대표적으로 프레스(적층) 후 PCB 패널은 신축의 변화를 일으켜 사이즈가 줄어들게 된다. 이때 X-ray Drill을 하여 가공된 거리 값에 대한 데이타가 PCB 원본 사양 데이타 대비 변화된 값을 환산하여 스케일을 계산하게 된다.
본 발명은 전자 부품 실장(Electronics Packaging & Assembly)에 관한 것으로서, 특히 BGA(Ball Grid Array) 패키지(package)를 인쇄 회로 기판(Printed Circuit Board : PCB) 상에 실장하는 BGA 패키지와 인쇄 회로 기판의 접합 장치에 관한 것이다.
전자 제품이 다기능화되어감에 따라 반도체 부품도 많은 기능을 입력하기 위해 점점 다핀화되어져 부품은 커지고 부품의 전극 간격은 좁아지고 있다. 이로 인하여 반도체 부품의 패키징(packaging) 공정이 어려워지고 부품과 인쇄 회로 기판과의 접합(soldering) 불량이 많이 발생하게 되었다.
따라서, 부품의 전극 간격을 넓게 유지하여 접합 불량을 줄임과 동시에 다핀화하기 위한 방법으로 도전 볼을 이용하여 인쇄 회로기판에 접합하는 BGA(Ball Guide Array) 구조의 반도체 부품이 나오게 되었다.
도면5 및 도면6에 의하면 개선 전에는 127㎛ 의 스케일편차가 발생한 것에 대하여 개선후에는 56㎛로 감소한 것을 볼 수 있다.
따라서 불량율도 34% 에서 3.8%로 현저하게 불량율이 감소된 것을 알 수 있다.
Laser 스케일은 축소되고, Pattern 스케일은 확장되어, 층간편심 부적합으로 인하여 발생하는 것을 개선하기 위하여 다음과 같은 구성을 가지는 것이다.
본원발명은 Annular ring이 협소한 Pad Size 를 추가 보상하여 Size를 확대하여 Annular ring 의 협소한 부분을 추가 확보하는 것이다.
그렇게 함으로써 7홀 또는 4홀 가이드 좌표 이동을 통한 제품 신축 변화를 검증하는 것이다.
가이드 좌표에 따라 판넬 스케일 편차 변화 확인, 최적 좌표 검증을 실시하는 것이다.
7홀 가이드스케일은 일반적으로 도면4와 같다.
7홀은 3홀에 4홀을 더한 것으로 3홀은 드릴작업 시 STACK PIN을 삽입하는 홀 및 드릴 스케일 확인 시 사용하는 것이다.
도5의 4홀은 LASER, PATTERN 노광 시 가이드로 사용되는 홀이다.
LASER, 노광 스케일 확인 시 사용하는 것이다.
즉, 실질적으로 LASER에서 쓰는 홀은 4홀이다.
도5,도6은 같은 7홀에 해당되는 것으로 도4에 3홀이 생략되어 표현된 것이다.
도6은 도5에 표현된 거리 및 스케일 측정된 결과이다.
LASER 설비에서 자동으로 거리값을 측정하고 자동으로 스케일을 적용하여 가공되도록 구성하는 것이다.
또한, X-ray Drill에 의해 가공되는 홀은 트리밍 공정 및 Mechanical Drill(CNC Drill) 공정에서 제품 가공 시 움직임 방지를 위해 Pin에 고정을 시키는 용도로 사용이 되기도 한다. (트리밍 공정은 프레스 후 Copper Foil의 스크랩을 면취하는 공정이다.)
X-ray Drill Machine을 통해 가이드 홀을 가공하고 가공된 홀을 이용시 트리밍 핀(Pin)에 삽입하여 고정시키며, 가공된 홀의 거리 값 데이타를 활용하여 스케일 환산하는 것으로 X-ray Drill 홀의 용도를 요약할 수 있다.
다층 인쇄회로기판에서 엑스레이 드릴을 위한 기준이 되는 가이드 홀(또는 가이드)은 최상측 레이어(기판)의 각 모서리와 최하측 레이어(기판)의 각 모서리에 각각 형성한다
도 4에서와 같이 7 홀의 경우 4번의 가공으로 7개의 홀을 형성 하게 되며 각기 다른 목적으로 홀이 사용된다.
첫 번째는 Trimming 공정에서의 제품 고정 역할을 하는 스택 홀(Stack Hole)이다. 트리밍(Trimming) 공정은 프레스(Press)된 제품의 스크랩을 면취하는 공정으로 여러개의 제품을 스택 핀(Stack Pin)에 삽입하여 동시에 면취 하면서 제품의 외형을 가공한다. 두 번째는 방향 가이드 홀이다. 이 홀은 스택 홀의 옆에 위치하면서 제품의 앞,뒤,좌,우를 구별하게 해주는 중요한 역할을 하게 된다. 세 번째는 노광 가이드 홀이다. 노광은 회로 형성을 하는 공정으로, 노광 가이드 홀의 위치 정보를 노광기가 인식하여 제품 내 회로 이미지를 그려주게 된다.
각 홀들은 제 위치에서 각기 다른 역할들을 하며 존재한다.
전술한 바와 같이 제품은 각 공정을 진행할 때마다 열에 의해 수축, 팽창한다.
층간 정합을 맞추기 위해서 층 마다 가이드패턴이 있다.
가이드는 각 모서리 가장자리에 있어야 제품의 신축 대응을 할 수 있다. 즉, 가이드 위치가 X방향, Y방향의 적절한 위치에 있어야 각각 방향 신축에 대응할 수 있다.
그러나 제품 디자인에 따라서 신축 방향이 상이하다.
일반적으로 표준화된 가이드 위치가 있지만, 양산 중 문제가 있다면 가이드 위치를 변경하면서 신축 개선을 진행한다.
본 발명은 최적의 가이드 위치를 선정하여 제품마다 신축 편차를 최소화하여 층간편심 불량을 개선한 것이다.
판넬 신축에 의한 LVH와 Pattern 정합이 불일치하면 홀터짐이 발생한다.
기존의 문제점은 가이드가 제품(PCS)보다 안쪽에 위치하여 가이드 밖 외곽 제품의 신축 대응이 불가능 하였다.
개선 방법으로는 가이드가 제품(PCS)를 충분히 커버해줄 수 있도록 이동함으로써 제품 신축 대응이 가능하다.
1~6은 7홀 가이드 거리값을 Cam 원본 거리값과 비교해서 신축이 얼마나 발생했는지 확인한 것이다.
가이드 위치에 따른 비아홀과 패턴 영향을 도시한 것이다.
본원발명을 방법을 중심으로 설명하면 다음과 같다.
도7을 중심으로 설명하면 하기와 같다.
(a)가이드패턴홀을 구성하는 단계(S100)를 가진다.
(b)상기 가이드패턴홀의 주위에 구성된 패드원형링부(A/R)를 구성하는 단계(S200)를 가진다.
(c)상기 패드원형링부의 패드사이즈를 확대하는 단계(S300)를 가진다.
(d)상기 가이드패턴홀의 가이드좌표를 제품내부로부터 외부로 이동하는 단계(S400)를 가짐으로 패널신축편차를 축소하고 불량율을 현저하게 줄이도록 하는 단계로 이루어지는 층간편심불량개선방법을 가진다.
상기 (c)단계인 (S300)에서 상기 패드사이즈는 부식후 200 내지 220㎛가 되도록 상기 패드사이즈를 확대하는 구성을 가진다.
상기 (d)단계인 (S400)에서 가이드좌표를 외부로 10mm이동하도록 구성하는 것이 바람직하다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

Claims (3)

  1. (a)가이드패턴홀을 구성하는 단계;
    (b)상기 가이드패턴홀의 주위에 구성된 패드원형링부(A/R)를 구성하는 단계;
    (c)상기 패드원형링부의 패드사이즈를 확대하는 단계;
    (d)상기 가이드패턴홀의 가이드좌표를 제품내부로부터 외부로 이동하는 단계를 가짐으로 패널신축편차를 축소하고 불량율을 현저하게 줄이도록 하는 단계로 이루어지는 것을 특징으로 하는 인쇄회로기판층간편심불량개선방법.
  2. 제1항에 있어서 상기 (c)단계에서 상기 패드사이즈는 부식후 200 내지 220㎛가 되도록 상기 패드사이즈를 확대하는 것을 특징으로 하는 인쇄회로기판층간편심불량개선방법.
  3. 제1항에 있어서 상기 (d)단계에서 가이드좌표를 외부로 10mm이동하는 것을 특징으로 하는 인쇄회로기판층간편심불량개선방법.
KR1020210058353A 2021-05-06 2021-05-06 층간편심불량개선방법 KR102483513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210058353A KR102483513B1 (ko) 2021-05-06 2021-05-06 층간편심불량개선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210058353A KR102483513B1 (ko) 2021-05-06 2021-05-06 층간편심불량개선방법

Publications (2)

Publication Number Publication Date
KR20220151297A KR20220151297A (ko) 2022-11-15
KR102483513B1 true KR102483513B1 (ko) 2023-01-02

Family

ID=84041632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210058353A KR102483513B1 (ko) 2021-05-06 2021-05-06 층간편심불량개선방법

Country Status (1)

Country Link
KR (1) KR102483513B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569167B1 (ko) 2014-03-03 2015-11-13 주식회사 디에이피 가이드홀의 가공방법 및 그 가이드 홀을 갖는 인쇄회로기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659439B1 (ko) * 2015-02-02 2016-09-23 주식회사 디에이피 인쇄회로기판 가공 방법
KR101932060B1 (ko) 2017-08-17 2018-12-28 주식회사 디에이피 엑스레이 드릴링 머신의 가이드 위치 변경에 의한 코어 정합률 향상 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569167B1 (ko) 2014-03-03 2015-11-13 주식회사 디에이피 가이드홀의 가공방법 및 그 가이드 홀을 갖는 인쇄회로기판

Also Published As

Publication number Publication date
KR20220151297A (ko) 2022-11-15

Similar Documents

Publication Publication Date Title
CN103747639B (zh) 一种高层板制造方法
WO2007086555A1 (ja) 穴開け方法及び穴開け装置
CN110545616A (zh) 一种便于监测层偏的pcb板及其制作方法
CN104302098A (zh) 线路板层压对位靶标的结构和制作方法
KR101932060B1 (ko) 엑스레이 드릴링 머신의 가이드 위치 변경에 의한 코어 정합률 향상 방법
KR102483513B1 (ko) 층간편심불량개선방법
JP3847182B2 (ja) 基準穴穴開け機
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN102054719A (zh) 电路基板测量线路偏移量的方法及构造
KR101425566B1 (ko) Pcb용 코어보드의 비아홀 가공방법
JP4881376B2 (ja) 配線基板の製造方法
JP4840559B2 (ja) プリント配線板及びその製造装置並びに製造方法
KR101763768B1 (ko) 엑스레이 드릴홀 가공 정확도 검증에 적합한 타겟 보드
KR101184231B1 (ko) 가상 시뮬레이션을 이용한 인쇄회로기판의 랜드부 천공 가공 방법
KR20150103449A (ko) 가이드홀의 가공방법 및 그 가이드 홀을 갖는 인쇄회로기판
JP5067048B2 (ja) プリント配線板
CN114828424A (zh) 一种提高背钻孔对准度的方法
CN110740591B (zh) 一种多层印制板的盲孔加工方法
CN114760778A (zh) 基于多层pcb的分区对位方法及用于多层pcb的分区对位装置
KR101525027B1 (ko) 인쇄회로기판 제조 방법
JP2762130B2 (ja) 多層積層板の基準穴明け法
KR20100068752A (ko) Ccd 카메라를 이용하여 기판의 층간 거리 데이터를 산출하는 장치 및 그 산출방법
CN111885828A (zh) 一种具有通孔和盲孔的pcb板线路制作方法
JP2750450B2 (ja) 多層積層板の基準穴あけ法
KR102296548B1 (ko) 인쇄회로기판의 코어 오적용 검사 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant