KR102460199B1 - 이상 검지 방법 및 반도체 제조 장치 - Google Patents

이상 검지 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR102460199B1
KR102460199B1 KR1020170107988A KR20170107988A KR102460199B1 KR 102460199 B1 KR102460199 B1 KR 102460199B1 KR 1020170107988 A KR1020170107988 A KR 1020170107988A KR 20170107988 A KR20170107988 A KR 20170107988A KR 102460199 B1 KR102460199 B1 KR 102460199B1
Authority
KR
South Korea
Prior art keywords
limit value
abnormality detection
standard deviation
deviation values
abnormality
Prior art date
Application number
KR1020170107988A
Other languages
English (en)
Other versions
KR20180027338A (ko
Inventor
다츠야 오기
히로아키 모치즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180027338A publication Critical patent/KR20180027338A/ko
Application granted granted Critical
Publication of KR102460199B1 publication Critical patent/KR102460199B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L13/00—Devices or apparatus for measuring differences of two or more fluid pressure values
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0235—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on a comparison with predetermined threshold or range, e.g. "classical methods", carried out during normal operation; threshold adaptation or choice; when or how to compare with the threshold
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

본 발명은 기판 처리에서의 이상을 정밀하게 검지하는 것을 목적으로 한다.
정상적으로 처리된 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 소정의 간격으로 수집한 프로세스 조건에 관한 3 표준 편차치를 산출하고, 산출된 상기 3 표준 편차치에 기초하여 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 산출하는 공정과, 산출된 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 공정을 구비하는 이상 검지 방법이 제공된다.

Description

이상 검지 방법 및 반도체 제조 장치{ABNORMALITY DETECTION METHOD AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은 이상 검지 방법 및 반도체 제조 장치에 관한 것이다.
반도체의 제조에 있어서, 프로세스 레시피(이하, 「레시피」라고 함)마다 압력, 가스 유량 등의 프로세스 조건의 신호를 항상 감시하면서 웨이퍼의 처리를 행하고 있다. 프로세스 조건에는, 미리 정상으로 간주하는 폭(상한치 및 하한치)이 설정되고, 감시하고 있는 신호가, 설정된 정상 범위를 나타내는 상한치 또는 하한치를 초과한 경우에 이상이 발생했다고 검지한다.
예컨대, 특허문헌 1에는, 반도체 제조시의 이상 검지에 있어서 이용되는 모니터 방법이 개시되어 있다. 특허문헌 1에는, 측정한 자기 바이어스 전압치가 설정 바이어스 전압치 범위를 벗어나면, 부적당한 에칭 속도 등과 상관시키는 것이 개시되어 있다.
특허문헌 1 : 일본 특허 공표 2008-515198호 공보
그러나, 특허문헌 1에서는, 자기 바이어스 전압치의 정상 범위를 나타내는 특정치 범위의 설정 방법에 의해서는, 웨이퍼 처리중의 미소한 이상을 검출할 수 없는 경우가 있다. 예컨대, 정상 범위를 넓게 설정하거나, 레시피가 복수의 단계를 갖는 경우에, 단계 전환의 소정 시간에서는 이상 판정을 행하지 않는 불감 시간을 설정하거나 하면, 웨이퍼 처리중의 미소한 이상을 검출할 수 없는 경우가 있다.
상기 과제에 대하여, 일측면에서는, 본 발명은 기판 처리에서의 이상을 정밀하게 검지하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 하나의 양태에 의하면, 정상적으로 처리된 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 소정의 간격으로 수집한 프로세스 조건에 관한 3 표준 편차치를 산출하고, 산출된 상기 3 표준 편차치에 기초하여 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 산출하는 공정과, 산출된 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 공정을 갖는 이상 검지 방법이 제공된다.
하나의 측면에 의하면, 기판 처리에서의 이상을 정밀하게 검지할 수 있다.
도 1은 일실시형태에 관한 반도체 제조 시스템의 종단면을 나타내는 도면.
도 2는 이상 검지의 비교예를 나타내는 도면.
도 3은 일실시형태에 관한 1 msec의 분해능으로 수집한 웨이퍼마다의 압력 데이터의 일례를 나타내는 도면.
도 4는 표준편차(σ)를 나타내는 도면.
도 5는 일실시형태에 관한 1 msec의 분해능으로 수집한 웨이퍼마다의 압력 데이터의 이상 검지를 설명하기 위한 도면.
도 6은 일실시형태에 관한 이상 검지의 상한치 및 하한치(초기값)의 산출 처리의 일례를 나타내는 플로우차트.
도 7은 일실시형태에 관한 이상 검지 처리의 일례를 나타내는 플로우차트.
도 8은 일실시형태에 관한 이상 검지의 상한치 및 하한치의 갱신 처리의 일례를 나타내는 플로우차트.
도 9는 일실시형태에 관한 클리닝 후의 이상 검지의 상한치 및 하한치의 재산출 처리의 일례를 나타내는 플로우차트.
이하, 본 발명을 실시하기 위한 형태에 관해 도면을 참조하여 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 관해서는 동일한 부호를 붙임으로써 중복 설명을 생략한다.
[반도체 제조 시스템의 구성]
우선, 본 발명의 일실시형태에 관한 반도체 제조 시스템(1)의 전체 구성의 일례에 관해, 도 1을 참조하면서 설명한다. 도 1은, 본 발명의 일실시형태에 관한 반도체 제조 시스템(1)의 전체 구성의 일례를 나타낸다. 본 실시형태에 관한 반도체 제조 시스템(1)에서는, 반도체 제조 장치(10)와 제어 장치(50)를 갖는다. 본 실시형태에서는, 반도체 제조 장치(10)의 일례로서 용량 결합형 플라즈마 에칭 장치를 든다.
반도체 제조 장치(10)는, 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어진 원통형의 챔버(C)(처리 용기)를 갖고 있다. 챔버(C)의 내부에서, 반도체 웨이퍼(이하, 「웨이퍼(W)」라고 함)에 에칭 등의 소정의 처리가 실시된다. 챔버(C) 접지되어 있다. 챔버(C)의 내부에는 배치대(12)가 설치되어 있다. 배치대(12)는 웨이퍼(W)를 배치한다.
배치대(12)에는, 정합기(13a)를 통해 플라즈마를 여기하기 위한 고주파 전원(13)이 접속되어 있다. 배치대(12)는, 웨이퍼(W)를 배치함과 함께 하부 전극으로서도 기능한다. 예컨대, 고주파 전원(13)은, 챔버(C)의 내부에서 플라즈마를 생성하기 위해 적합한 주파수, 예컨대 40 MHz의 고주파 전력을 배치대(12)에 인가한다. 정합기(13a)는, 챔버(C)의 내부에 플라즈마가 생성되어 있을 때에 고주파 전원(13)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
챔버(C)의 천장부에는, 가스 샤워 헤드(11)가 상부 전극으로서 설치되어 있다. 이에 따라, 고주파 전원(13)으로부터의 고주파 전력이 배치대(12)와 가스 샤워 헤드(11) 사이에 용량적으로 인가된다. 가스는, 가스 공급원(15)으로부터 출력되고, 가스 도입구(14)로부터 도입되며, 가스 버퍼 공간(11b)을 통과하여 다수의 가스 통기 구멍(11a)을 통해 챔버(C)의 내부에 공급된다.
반도체 제조 장치(10)는, 챔버(C)의 내부에 공급된 원하는 가스의 작용에 의해 웨이퍼(W)에 미세 가공을 실시한다. 챔버(C)의 바닥부에는, 배기구(24)를 형성하는 배기관(26)이 설치되고, 배기관(26)은 배기 장치(16)에 접속되어 있다. 배기 장치(16)는, 터보 분자 펌프나 드라이 펌프 등의 진공 펌프로 구성되며, 챔버(C)의 내부의 처리 공간을 소정의 진공도까지 감압함과 함께, 챔버(C)의 내부의 가스를 배기관(26) 및 배기구(24)로 유도하여 배기한다.
이러한 구성의 반도체 제조 장치(10)에 있어서 웨이퍼(W)에 에칭 등의 처리를 행할 때에는, 우선, 웨이퍼(W)가 반송 아암 상에 유지된 상태로 게이트 밸브로부터 챔버(C)의 내부에 반입된다. 웨이퍼(W)는, 배치대(12)의 상측에서 푸셔핀에 의해 유지되고, 푸셔핀이 강하하는 것에 의해 배치대(12)에 배치된다. 챔버(C)의 내부의 압력은, 배기 장치(16)에 의해 설정치로 유지된다. 가스 공급원(15)으로부터 출력된 가스가 가스 샤워 헤드(11)로부터 샤워형으로 챔버(C)의 내부에 도입된다. 또한, 고주파 전원(13)으로부터 출력된 고주파 전력이 배치대(12)에 인가된다.
도입된 가스를 고주파 전력에 의해 전리나 해리시킴으로써 플라즈마가 생성되고, 플라즈마의 작용에 의해 웨이퍼(W)에 에칭 등의 처리가 행해진다. 플라즈마 에칭 종료후, 웨이퍼(W)는 반송 아암 상에 유지되어 챔버(C)의 외부로 반출된다. 이 처리를 반복함으로써 연속하여 복수매의 웨이퍼(W)가 처리된다.
제어 장치(50)는, 반도체 제조 장치(10)에서 행해지는 웨이퍼의 처리를 제어한다. 제어 장치(50)는, CPU(51), ROM(Read Only Memory)(52), RAM(Random Access Memory)(53), HDD(Hard Drive Disk)(54) 및 디스플레이(55)를 갖는다. CPU(51)는, RAM(53)에 기억된 레시피 P(60)에 설정된 순서에 따라서 에칭 등의 처리를 제어한다.
제어 장치(50)는, 웨이퍼(W)를 처리했을 때의 로그 정보를 HDD(54)의 로그 정보 DB(데이터베이스)(61)에 기억한다. 제어 장치(50)는, 각 웨이퍼의 처리에 있어서 생기는 이상을 검지한다. 제어 장치(50)는, 검지한 결과를 디스플레이(55)에 표시하여, 오퍼레이터에게 주의를 환기시켜도 좋다. 또, 제어 장치(50)의 기능은, 소프트웨어를 이용하여 실현되어도 좋고, 하드웨어를 이용하여 실현되어도 좋다.
(비교예에 관한 이상 검지)
본 실시형태에서는, 웨이퍼(W)가 처리되고 있을 때에 감시하는 프로세스 조건의 일례로서, 챔버(C)의 내부의 압력을 예를 들어 이상 검지 방법에 관해 설명한다. 또, 본 실시형태에 관한 이상 검지 방법에 관해 설명하기 전에, 비교예에 관한 이상 검지 방법에 관해, 도 2를 참조하면서 간단히 설명한다. 도 2는, 비교예에 관한 이상 검지 방법을 설명하기 위한 도면이다.
이 예에서는, 레시피 P에 설정된 Step1∼Step5의 순서에 따라서 웨이퍼(W)가 처리된다. 웨이퍼(W)의 처리중에, 제어 장치(50)는, 챔버(C)의 내부에 설치된 압력계를 이용하여 챔버(C)의 내부의 압력을 모니터한다.
비교예에서는, 이상 검지의 상한치 및 하한치가 미리 고정치로 설정되고, 제어 장치(50)는, 모니터하는 압력이 상한치 또는 하한치를 초과한 경우에 이상으로 판정한다. 제어 장치(50)는, 이상 검지의 상한치 및 하한치의 산출에, 예컨대 100 msec의 간격으로 수집된 웨이퍼 처리중의 챔버(C)의 내부의 압력 데이터를 이용하여, 압력 데이터의 편차 정도로부터 이상 검지의 상한치 및 하한치를 설정한다.
그러나, 비교예의 경우, Step1∼Step5의 단계의 전환에서는, 도 2의 Step4의 피크 B에 일례를 나타낸 바와 같이, 단계 조건이 변하여 프로세스 조건이 변화할 때에 피크가 발생하는 경우가 있다. 이 때의 피크의 압력 데이터에 의해 이상의 판정이 행해지지 않도록, 각 단계의 시초에 불감 시간(T)을 설정하여, 피크 B 등의 압력 데이터를 감시 대상으로부터 제외하는 것이 행해지는 경우가 있다. 이러한 경우, 불감 시간에서는 이상을 검출할 수 없다.
또한, 이상 검지의 상한치 및 하한치는 고정치이므로, 제어 장치(50)는, 이상 검지의 상한치 및 하한치로부터 확정되는 정상 범위를 여유를 갖고 넓게 설정하는 경우가 있다. 이러한 경우, 도 2의 Step2의 피크 A에 일례를 나타낸 바와 같이, 수집한 압력 데이터가 실제로는 이상을 나타내는 값이라 하더라도, 상한치 및 하한치를 초과하지 않으면 이상을 검지할 수 없다.
(본 실시형태에 관한 이상 검지)
이것에 대하여, 이하에 설명하는 본 실시형태에서는, 높은 분해능으로 압력 데이터를 수집하여, 적절한 상한치와 하한치를 실시간으로 갱신하고, 이상한 압력 데이터가 모니터되었을 때에는, 확실하게 그 이상을 검지할 수 있는 이상 검지 방법을 제공한다.
그 때문에, 본 실시형태에서는, 제어 장치(50)는, 불감 시간(T)을 설정하지 않고, 웨이퍼 처리중에는 1 msec의 간격으로 챔버(C)의 내부의 압력을 모니터하고, 모니터한 압력 데이터로부터 압력의 편차를 나타내는 3 표준 편차치(3σ)의 값을 산출한다. 그리고, 제어 장치(50)는, 3σ으로부터 이상 검지의 상한치 및 하한치를 산출하고, 산출된 상한치 및 하한치를 실시간으로 사용하여, 새로운 웨이퍼 처리의 이상을 검지한다.
예컨대, 도 3에는, 감시 대상의 프로세스 조건이 챔버(C)의 내부의 압력이고, 실행하는 레시피 P가 Step1∼Step5의 순서이며, n매의 웨이퍼 No.1∼웨이퍼 No.n의 처리를 행했을 때의 압력 데이터의 수집에 관해 도시되어 있다. 이 경우, 압력 데이터 X는, 각 단계에 걸쳐 1 msec의 분해능으로 수집된다. 각 웨이퍼의 로그 정보로부터 압력 데이터를 수집하는 타이밍은, 1 msec의 간격이 바람직하지만, 수 msec 이하이면 된다. 압력 데이터는, 모든 웨이퍼에 있어서 동일한 간격으로 수집된다. 압력 데이터의 수집 타이밍은, 동일한 간격이라면 웨이퍼마다 동일한 타이밍이어도 좋고 상이한 타이밍이어도 좋다. 단, 압력 데이터를 수집하는 n매의 웨이퍼의 로그 정보는, 정상적으로 처리된 웨이퍼에 한정된다. 또한, 웨이퍼의 매수 n은, 2 이상의 정수이지만, 50매∼100매 정도나 그 이상이 바람직하다.
제어 장치(50)는, 수집된 n개의 압력 데이터를 이용하여 3 표준 편차치(3σ)를 산출한다. 표준편차 σ는, 이하의 식(1)에 기초하여 산출된다.
Figure 112017082541989-pat00001
여기서, 도 4에 나타낸 바와 같이, 제어 장치(50)는, n개의 압력 데이터에 관해 3 표준 편차치를 산출하고, 3σ에 기초하여 이상 검지의 상한치 및 하한치를 산출한다. 이상 검지의 상한치는, 평균치 m+3σ에 의해 산출된다. 이상 검지의 하한치는, 평균치 m-3σ에 의해 산출된다. 도 4의 그래프의 압력 데이터 P의 정규 분포 중 사선으로 나타내는 상한치를 초과한 부분 및 하한치를 초과한 범위는, 이상 데이터의 범위라고 판정할 수 있다.
본 실시형태에서는, 1 msec의 간격으로 웨이퍼(W)마다 수집한 압력 데이터 중, 동일한 타이밍 또는 유사한 타이밍에 수집한 압력 데이터로부터 산출된 3σ에 기초하여, 상기 간격마다의 이상 검지의 상한치 및 하한치를 구한다.
예컨대, 1 msec의 간격으로 수집한 압력 데이터 중, Step1에서 동일한 타이밍 또는 유사한 타이밍에 수집한 n매의 웨이퍼(W)의 압력 데이터 X11, X21, …, Xn1을 식(1)에 대입함으로써 표준편차 σ가 산출된다. 그리고, 3 표준 편차치(3σ) 및 압력 데이터 X11, X21, …, Xn1의 평균치 m에 기초하여, 이상 검지의 상한치(=평균치 m+3σ) 및 하한치(=평균치 m-3σ)가 산출된다.
다음의 동일한 타이밍 또는 유사한 타이밍에 수집한 압력 데이터 X12, X22, …, Xn2에 관해서도 동일하게 하여, 식(1)을 사용하여 이상 검지의 상한치(=평균치 m+3σ) 및 하한치(=평균치 m-3σ)가 산출된다.
이와 같이 하여, 1 msec의 간격으로 웨이퍼(W)마다 수집한 압력 데이터에 기초하여 1 msec의 간격으로 이상 검지의 상한치 및 하한치가 산출된다.
그 결과, 도 5에 일례를 나타낸 바와 같이, 압력 데이터의 이상 검지에 사용하는 상한치 및 하한치는, 레시피 P의 단계마다 설정된 프로세스 조건에 따라서 적정한 값으로 설정된다. 이것에 의하면, 대상 웨이퍼의 처리중의 압력 데이터가, 설정된 이상 검지의 상한치를 상회 또는 하한치를 하회하는 경우에 웨이퍼 처리의 이상을 검출할 수 있다.
또, 본 실시형태에서는, 이상 검지의 상한치 및 하한치가 산출되지만, 상한치 및 하한치 중 적어도 어느 하나가 산출되어도 좋다. 또한, 산출된 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 웨이퍼 처리의 이상을 검출할 수 있다.
[이상 검지의 상한치 및 하한치(초기값)의 산출 처리]
다음으로, 본 실시형태에 관한 이상 검지 방법에서 사용하는 상한치 및 하한치(초기값)의 산출 처리의 일례에 관해, 도 6을 참조하면서 설명한다. 도 6은, 본 실시형태에 관한 이상 검지의 상한치 및 하한치(초기값)의 산출 처리의 일례를 나타내는 플로우차트이다.
본 처리는, 본 실시형태에 관한 이상 검지 방법을 개시하기 전에 실행되는 것이 바람직하다. 로그 정보 DB(61)에는, 정상 처리된 n매 이상의 웨이퍼의 로그 정보가 보존되어 있다. 예컨대, 50매∼100매 정도의 로그 정보가 보존되어 있으면 바람직하다. 본 처리는, 주로 제어 장치(50)의 CPU(51)에 의해 실행된다. 또, 로그 정보 DB(61)에 기억되어 있는 로그 정보는, 웨이퍼 표면을 검사하는 검사기 등을 사용하여 정상 처리되었다고 판별된 웨이퍼의 로그 정보이다.
도 6의 본 처리가 시작되면, CPU(51)는, 정상 처리된 n매의 웨이퍼 처리에서의 압력 데이터의 로그 정보를 로그 정보 DB(61)로부터 취득한다(단계 S10). 다음으로, CPU(51)는, 취득한 로그 정보에 기초하여 1 msec의 간격으로 각 웨이퍼의 압력 데이터를 수집한다(단계 S12).
다음으로, CPU(51)는, 동일 또는 유사한 타이밍에 수집한 n개의 압력 데이터로부터 1 msec의 분해능으로 3σ 및 평균치 m을 산출한다(단계 S14). 다음으로, CPU(51)는, 산출된 3σ 및 평균치 m을 이용하여, 1 msec의 분해능으로 이상 검지의 상한치(=평균치 m+3σ) 및 하한치(=평균치 m-3σ)의 초기값을 산출한다(단계 S16).
다음으로, CPU(51)는, 1 msec의 분해능으로 이상 검지의 상한치의 한계치(=평균치 m+6σ의 값(6 표준 편차치)) 및 하한치의 한계치(=평균치 m-6σ의 값)를 산출한다(단계 S18). 상한치의 한계치 및 하한치의 한계치는, 이상 검지의 상한치 및 하한치가 취할 수 있는 값의 한계를 나타낸다. 본 실시형태에서는, 후술하는 바와 같이, 이상 검지의 상한치 및 하한치는 자동 갱신된다. 통상, 챔버(C) 내는 반응 생성물의 부착 등으로 변화하고, 이것에 따라서 이상 검지의 상한치 및 하한치는 변화한다. 이상 검지의 상한치 또는 하한치가, 이상 검지의 상한치 또는 하한치의 한계치를 초과하는 경우, 챔버(C)의 내부는 클리닝해야 할 상태라고 판정할 수 있다. 이 때문에, 제어 장치(50)는, 이상 검지의 상한치 및 하한치의 초기값을 산출한 시점에서, 산출된 상한치의 한계치 및 하한치의 한계치를 산출해 놓는다.
다음으로, CPU(51)는, HDD(54) 또는 RAM(53) 등의 기억 장치에, 산출된 상한치 및 하한치의 초기값, 상한치의 한계치, 하한치의 한계치를 레시피 P에 대응시켜 기억하고(단계 S20), 본 처리를 종료한다.
레시피 P가 상이하면, 단계마다의 프로세스 조건이 상이하다. 이 때문에, 제어 장치(50)는, 레시피 P마다 상한치 및 하한치, 상한치의 한계치 및 하한치의 한계치를 산출하고, 레시피마다 대응시켜 보존한다. 이에 따라, 도 5에 나타낸 바와 같이, 레시피 P마다 적정한 이상 검지의 상한치 및 하한치의 초기값이 설정됨과 함께, 상한치의 한계치 및 하한치의 한계치가 설정된다.
또, 이상 검지의 상한치 및 하한치는, 반드시 3σ가 아니어도 좋으며, 예컨대 2σ를 이용해도 좋다. 또한, 상한치의 한계치 및 하한치의 한계치는, 반드시 6σ가 아니어도 좋으며, 4σ 또는 5σ을 이용해도 좋다.
제어 장치(50)는, 챔버(C)의 클리닝 후에 이상 검지의 상한치 및 하한치의 초기값을 재산출한 시점에서, 재산출된 상한치의 한계치 및 하한치의 한계치를 재산출해 두는 것이 바람직하다.
또한, 본 실시형태에서는, 이상 검지의 상한치의 한계치 및 하한치의 한계치가 산출되지만, 이상 검지의 상한치의 한계치 및 하한치의 한계치 중 적어도 어느 하나가 산출되어도 좋다. 또한, 산출된 이상 검지의 상한치의 한계치 및 하한치의 한계치 중 적어도 어느 하나에 기초하여, 산출된 상한치 및 하한치의 이상을 검출할 수 있다.
[이상 검지 처리]
다음으로, 본 실시형태에 관한 이상 검지 처리의 일례에 관해, 도 7을 참조하면서 설명한다. 도 7은, 본 실시형태에 관한 이상 검지 처리의 일례를 나타내는 플로우차트이다. 본 처리는, 주로 제어 장치(50)의 CPU(51)에 의해 실행된다.
본 처리가 시작되면, 대상 웨이퍼의 처리에 사용하는 레시피에 대응된 이상 검지의 상한치 및 하한치의 초기값, 상한치의 한계치, 하한치의 한계치를 RAM(53) 또는 HDD(54) 등의 기억 장치로부터 취득한다(단계 S30). 또, 대상 웨이퍼의 처리에 사용하는 레시피에 관한 정보는, 로트마다 복수매의 웨이퍼가 저장된 후프로부터 식별 가능하다.
다음으로, CPU(51)는, 대상 웨이퍼의 압력 데이터의 로그 정보를 취득한다(단계 S32). 다음으로, CPU(51)는, 취득한 압력 데이터 중, 이상 검지의 상한치 또는 하한치를 초과한 압력 데이터가 있는지를 판정한다(단계 S34). CPU(51)는, 이상 검지의 상한치 또는 하한치를 초과한 압력 데이터가 없다고 판정한 경우, 단계 S40으로 진행한다. 한편, CPU(51)는, 이상 검지의 상한치 또는 하한치를 초과한 압력 데이터가 있다고 판정한 경우, 상한치 또는 하한치를 초과한 압력 데이터를 이상 정보로서 기억한다(단계 S36). 이에 따라, RAM(53) 또는 HDD(54)에, 이상 정보로서, 레시피 정보, 웨이퍼 정보, 이상을 검지한 압력 데이터, 그 압력 데이터의 발생 시각 등이 기억된다.
다음으로, CPU(51)는, 이상을 검지한 압력 데이터가 이상 검지의 상한치 또는 하한치의 한계치를 초과했는지를 판정한다(단계 S38). CPU(51)는, 이상을 검지한 압력 데이터가 한계치를 초과하지 않았다고 판정한 경우, 단계 S40으로 진행한다. 한편, CPU(51)는, 이상을 검지한 압력 데이터가 한계치를 초과했다고 판정한 경우, 챔버(C)의 클리닝을 지시 제어하고(단계 S42), 본 처리를 종료한다.
단계 S40에 있어서, CPU(51)는, 대상 웨이퍼의 모든 압력 데이터의 이상 유무를 판단했는지를 판정한다. CPU(51)는, 모든 압력 데이터에 관해 이상의 유무를 판단했다고 판정한 경우, 본 처리를 종료한다. 한편, CPU(51)는, 모든 압력 데이터에 관해 이상의 유무를 판단하지 않았다고 판정한 경우, 단계 S34로 되돌아가, 판단하지 않은 압력 데이터에 관해 단계 S32 이후의 처리를 반복한다.
이상에 설명한 바와 같이, 본 실시형태에 관한 이상 검지 처리에 의하면, 1 msec의 간격으로 상한치 및 하한치가 적정치로 설정되어 있기 때문에, 도 5의 피크 A에 나타낸 바와 같이, 대상 웨이퍼의 압력 데이터에 상한치 및 하한치를 초과하는 이상이 발생한 것을 정확하게 검출하여, 그 이상 정보를 기억할 수 있다.
또한, 피크 B에 나타낸 바와 같이, 단계가 변하면 프로세스 조건이 변화하는 등의 요인으로, 단계의 시초에 피크가 생기기 쉽다. 이 경우에 있어서도, 단계의 시초에 불감 시간을 설정하지 않고, 단계의 시초에 생기는 피크가 상한치 또는 하한치를 초과하는지 아닌지에 따라서, 웨이퍼 처리에서의 이상을 정밀하게 검지할 수 있다.
또, 단계 S42에 있어서, CPU(51)는, 이상을 검지한 압력 데이터가 한계치를 초과했다고 판정한 경우, 챔버(C)의 클리닝을 제어했지만, 이것에 한정되지 않는다. 예컨대, 이상을 검지한 압력 데이터가 한계치를 초과했다고 판정한 경우, CPU(51)는, 이상 검지의 상한치 및 하한치 중 적어도 어느 하나의 갱신을 정지, 챔버(C)의 클리닝, 챔버(C)에 설치된 소정의 파트를 교환, 및 챔버(C)에 설치된 소정의 파트의 교정(캘리브레이션) 중 적어도 어느 것을 실행해도 좋다.
[이상 검지의 상한치 및 하한치의 갱신 처리]
다음으로, 본 실시형태에 관한 이상 검지 방법에서 사용하는 상한치 및 하한치의 갱신 처리의 일례에 관해, 도 8을 참조하면서 설명한다. 도 8은, 본 실시형태에 관한 이상 검지의 상한치 및 하한치의 갱신 처리의 일례를 나타내는 플로우차트이다.
본 처리가 시작되면, CPU(51)는, 새로운 웨이퍼가 정상 처리되었는지 아닌지를 판정한다(단계 S50). 정상 처리된 웨이퍼는 1매이어도 좋고, 복수매이어도 좋다. CPU(51)는, 정상 처리된 웨이퍼가 없다고 판정한 경우, 본 처리를 종료한다. 한편, CPU(51)는, 정상 처리된 웨이퍼가 있다고 판정한 경우, 정상 처리된 웨이퍼의 로그 정보를 로그 정보 DB(61)로부터 취득한다(단계 S52). 다음으로, CPU(51)는, 취득한 로그 정보에 기초하여 1 msec의 간격으로 정상 처리된 웨이퍼의 압력 데이터를 수집한다(단계 S54).
다음으로, CPU(51)는, 정상 처리된 새로운 웨이퍼의 압력 데이터를 포함하는 수집한 압력 데이터로부터 1 msec의 분해능으로 3σ 및 평균치 m을 산출한다(단계 S56). 새로운 웨이퍼의 압력 데이터를 포함하는 수집한 압력 데이터는, 금회 수집한 압력 데이터를 포함하는 복수매의 정상적으로 처리된 웨이퍼의 압력 데이터이다.
다음으로, CPU(51)는, 산출된 3σ 및 평균치 m을 이용하여, 1 msec의 분해능으로 이상 검지의 상한치(=평균치 m+3σ) 및 하한치(=평균치 m-3σ)를 산출한다(단계 S58).
다음으로, CPU(51)는, 기억 장치에 레시피 P에 대응시켜 기억한 상한치 및 하한치를 산출된 상한치 및 하한치로 갱신하고(단계 S60), 본 처리를 종료한다.
이상에 설명한 바와 같이, 본 실시형태에서는, 레시피에 기초하여 웨이퍼 처리를 실행할 때, 웨이퍼 처리가 정상 처리되면, 정상 처리된 웨이퍼의 로그 정보에 기초하여 3σ를 재산출하고, 재산출된 3σ에 기초하여 이상 검지의 상한치 및 하한치를 자동 갱신할 수 있다. 그 결과, 자동 갱신된 이상 검지의 상한치 및 하한치에 기초하여 웨이퍼 처리의 이상이 검출된다. 이에 따라, 프로세스를 실행함으로써 생성되는 반응 생성물 등에 의해, 챔버(C)의 컨디션이 약간 변해 감에 따라서 상한치 및 하한치를 적정한 값으로 갱신함으로써, 웨이퍼 처리에서의 이상을 정밀하게 검지할 수 있다. 또한, 이에 따라, 사용자가 정기적으로 이상 검지의 상한치 및 하한치를 다시 계산하는 수고를 생략할 수 있다.
[클리닝 후의 상한치 및 하한치의 재산출 처리]
마지막으로, 클리닝 후의 상한치 및 하한치의 재산출 처리의 일례에 관해, 도 9를 참조하면서 설명한다. 도 9는, 본 실시형태에 관한 클리닝 후의 이상 검지의 상한치 및 하한치의 재산출 처리의 일례를 나타내는 플로우차트이다.
본 처리가 시작되면, CPU(51)는, 챔버(C)의 클리닝이 완료되었는지 아닌지를 판정한다(단계 S70). CPU(51)는, 챔버(C)의 클리닝이 완료되었다고 판정한 경우, 클리닝 후에 정상 처리한 s매의 웨이퍼의 로그 정보를 로그 정보 DB(61)로부터 취득한다(단계 S52). 여기서, s매은 복수매라면 몇매라도 상관없다. 또한, 클리닝 직후에 정상 처리한 소정 매수의 웨이퍼의 로그 정보에는 불안정한 정보가 포함될 가능성이 있기 때문에, 클리닝 직후의 소정 매수의 웨이퍼의 로그 정보를 제외하고, 정상 처리한 s매의 웨이퍼의 로그 정보를 취득해도 좋다.
다음으로, CPU(51)는, 취득한 로그 정보에 기초하여 1 msec의 간격으로 정상 처리된 각 웨이퍼의 압력 데이터를 수집한다(단계 S12).
다음으로, CPU(51)는, 동일 또는 유사한 타이밍에 수집한 n개의 압력 데이터로부터 1 msec의 분해능으로 3σ 및 평균치 m을 재산출한다(단계 S14). 다음으로, CPU(51)는, 재산출된 3σ 및 평균치 m을 이용하여, 1 msec의 분해능으로 이상 검지의 상한치(=평균치 m+3σ) 및 하한치(=평균치 m-3σ)의 초기값을 재산출한다(단계 S16).
다음으로, CPU(51)는, 1 msec의 분해능으로 이상 검지의 상한치의 한계치(=평균치 m+6σ의 값) 및 하한치의 한계치(=평균치 m-6σ의 값)를 재산출한다(단계 S18).
다음으로, CPU(51)는, 재산출된 상한치 및 하한치의 초기값, 상한치의 한계치, 하한치의 한계치를 레시피 P에 대응시켜 기억 장치에 기억하고(단계 S20), 본 처리를 종료한다.
이상에 설명한 바와 같이, 본 실시형태에 의하면, 클리닝 후의 챔버(C)의 환경에 따라서, 이상 검지의 상한치 및 하한치가 재산출된다. 이에 따라, 클리닝에 의해 챔버(C) 내부의 컨디션이 변한 것에 따라서 적정한 이상 검지의 상한치 및 하한치를 설정할 수 있다. 이에 따라, 웨이퍼 처리에서의 이상을 정밀하게 검지할 수 있음과 함께, 사용자가 정기적으로 상한치 및 하한치를 다시 계산하는 수고를 생략할 수 있다.
단, 클리닝 후에 이상 검지의 상한치 및 하한치에는, 본 실시형태와 같이 클리닝 후에 이상 검지의 상한치 및 하한치를 재산출하는 대신에, 도 6에서 산출된 이상 검지의 상한치 및 하한치의 초기값을 재설정해도 좋다.
이상, 이상 검지 방법 및 반도체 제조 장치를 상기 실시형태에 의해 설명했지만, 본 발명에 관한 이상 검지 방법 및 반도체 제조 장치는 상기 실시형태에 한정되는 것이 아니며, 본 발명의 범위 내에서 여러가지 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 조합할 수 있다.
예컨대, 상기 실시형태에서는, 프로세스 조건으로서 압력 데이터를 예를 들어, 본 발명에 관한 이상 검지 방법의 일례를 설명했다. 그러나, 이상을 검지하는 대상이 되는 프로세스 조건은 압력에 한정되지 않고, 예컨대, 고주파 전력의 반사파, 공급하는 가스의 유량, 챔버(C)의 내부 온도 등이어도 좋다.
또한, 예컨대, 본 발명에 관한 반도체 제조 장치는, 용량 결합형 플라즈마(CCP : Capacitively Coupled Plasma) 장치에 한정되지 않고, 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma) 처리 장치, 레디얼 라인 슬롯 안테나를 이용한 플라즈마 처리 장치, 헬리콘파 여기형 플라즈마(HWP : Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR : Electron Cyclotron Resonance Plasma) 장치, 표면파 플라즈마 처리 장치 등이어도 좋다.
본 명세서에서는, 에칭 대상의 기판으로서 반도체 웨이퍼(W)에 관해 설명했지만, 이것에 한정되지 않고, LCD(Liquid Crystal Display), FPD(Flat Panel Display) 등에 이용되는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이어도 좋다.
1 : 반도체 제조 시스템
10 : 반도체 제조 장치
11 : 가스 샤워 헤드
12 : 배치대
13 : 고주파 전원
13a : 정합기
15 : 가스 공급원
16 : 배기 장치
50 : 제어 장치
51 : CPU
52 : ROM
53 : RAM
54 : HDD
55 : 디스플레이
60 : 레시피 P
61 : 로그 정보 DB
C : 챔버

Claims (9)

  1. 이상 검지 방법에 있어서,
    정상적으로 처리된 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 미리 정해진 간격으로 수집한 프로세스 조건에 관한 3 표준 편차치를 산출하고, 산출된 상기 3 표준 편차치에 기초하여 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 산출하는 단계; 및
    산출된 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 단계
    를 포함하며,
    상기 로그 정보에 기초하여 수 msec 이하의 간격으로 수집한 프로세스 조건으로부터 3 표준 편차치를 산출하는 이상 검지 방법.
  2. 제1항에 있어서,
    상기 로그 정보에 기초하여 수 msec 이하의 간격으로 수집한 프로세스 조건 중, 상기 복수매의 기판에 있어서 동일한 타이밍 또는 유사한 타이밍에 수집한 프로세스 조건으로부터 3 표준 편차치를 산출하는 이상 검지 방법.
  3. 제1항에 있어서,
    상기 로그 정보에 기초하여 1 msec 이하의 간격으로 수집한 프로세스 조건으로부터 3 표준 편차치를 산출하는 이상 검지 방법.
  4. 제1항에 있어서,
    새롭게 정상적으로 처리된 1매 또는 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 미리 정해진 간격으로 수집한 프로세스 조건에 관한 3 표준 편차치를 갱신하고, 갱신된 상기 3 표준 편차치에 기초하여 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 갱신하는 단계; 및
    갱신된 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 단계
    를 포함하는 이상 검지 방법.
  5. 제4항에 있어서,
    상기 프로세스 조건에 관한 6 표준 편차치를 산출하고, 산출된 상기 6 표준 편차치에 기초하여 이상 검지의 상한치의 한계치 또는 하한치의 한계치 중 적어도 어느 하나를 산출하고,
    갱신된 상기 3 표준 편차치에 기초하여 갱신한 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나가, 상기 이상 검지의 상한치의 한계치 또는 하한치의 한계치를 초과하는 경우, 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나의 갱신을 정지하는 단계, 기판 처리를 행하는 처리 용기의 클리닝을 실행하는 단계, 상기 처리 용기에 설치된 미리 정해진 파트를 교환하는 단계, 및 상기 처리 용기에 설치된 미리 정해진 파트를 교정하는 단계 중 적어도 어느 하나의 단계를 실행하는 이상 검지 방법.
  6. 제5항에 있어서,
    상기 처리 용기의 클리닝, 상기 처리 용기에 설치된 미리 정해진 파트의 교환, 또는 상기 처리 용기에 설치된 미리 정해진 파트의 교정이 행해진 경우, 새롭게 정상적으로 처리된 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 상기 3 표준 편차치를 재산출하고, 재산출된 상기 3 표준 편차치에 기초하여 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 재산출하는 단계;
    재산출된 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 단계
    를 포함하는 이상 검지 방법.
  7. 제6항에 있어서,
    상기 3 표준 편차치를 처음에 산출했을 때에 상기 6 표준 편차치를 산출하고, 또는 상기 3 표준 편차치를 처음에 재산출했을 때에 상기 6 표준 편차치를 재산출하고, 산출 또는 재산출된 상기 6 표준 편차치에 기초하여 상기 이상 검지의 상한치의 한계치 및 하한치의 한계치를 산출 또는 재산출하는 이상 검지 방법.
  8. 반도체 제조 장치에 있어서,
    기판 처리를 행하는 처리 용기;
    기억 장치;
    상기 처리 용기에서 정상적으로 처리된 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 미리 정해진 간격으로 수집한 프로세스 조건에 관한 3 표준 편차치를 산출하고,
    상기 3 표준 편차치에 기초하여 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 산출하고,
    상기 기억 장치에 상기 상한치 및 상기 하한치 중 적어도 어느 하나를 기억시키고,
    상기 기억 장치에 기억된 상기 상한치 및 상기 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 제어 장치
    를 포함하며,
    상기 제어 장치는 상기 로그 정보에 기초하여 수 msec 이하의 간격으로 수집한 프로세스 조건으로부터 3 표준 편차치를 산출하도록 구성되는 반도체 제조 장치.
  9. 이상 검지 방법에 있어서,
    정상적으로 처리된 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 미리 정해진 간격으로 수집한 프로세스 조건에 관한 3 표준 편차치를 산출하고, 산출된 상기 3 표준 편차치에 기초하여 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 산출하는 단계;
    산출된 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 단계;
    새롭게 정상적으로 처리된 1매 또는 복수매의 기판을 처리했을 때의 로그 정보에 기초하여 미리 정해진 간격으로 수집한 프로세스 조건에 관한 3 표준 편차치를 갱신하고, 갱신된 상기 3 표준 편차치에 기초하여 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나를 갱신하는 단계; 및
    갱신된 상기 이상 검지의 상한치 및 하한치 중 적어도 어느 하나에 기초하여 기판 처리의 이상을 검출하는 단계
    를 포함하는 이상 검지 방법.
KR1020170107988A 2016-09-06 2017-08-25 이상 검지 방법 및 반도체 제조 장치 KR102460199B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016173899A JP2018041217A (ja) 2016-09-06 2016-09-06 異常検知方法及び半導体製造装置
JPJP-P-2016-173899 2016-09-06

Publications (2)

Publication Number Publication Date
KR20180027338A KR20180027338A (ko) 2018-03-14
KR102460199B1 true KR102460199B1 (ko) 2022-10-27

Family

ID=61280952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170107988A KR102460199B1 (ko) 2016-09-06 2017-08-25 이상 검지 방법 및 반도체 제조 장치

Country Status (5)

Country Link
US (1) US10418289B2 (ko)
JP (1) JP2018041217A (ko)
KR (1) KR102460199B1 (ko)
CN (1) CN107799378B (ko)
TW (1) TWI734826B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6965798B2 (ja) * 2018-03-12 2021-11-10 オムロン株式会社 制御システムおよび制御方法
KR20230046324A (ko) * 2018-04-17 2023-04-05 어플라이드 머티어리얼스, 인코포레이티드 비드 블라스팅을 이용하지 않는 표면의 텍스처라이징
JP7188950B2 (ja) 2018-09-20 2022-12-13 株式会社Ｓｃｒｅｅｎホールディングス データ処理方法およびデータ処理プログラム
JP7214417B2 (ja) * 2018-09-20 2023-01-30 株式会社Ｓｃｒｅｅｎホールディングス データ処理方法およびデータ処理プログラム
JP7270509B2 (ja) * 2019-09-06 2023-05-10 東京エレクトロン株式会社 処理装置を検査するシステム及び方法
WO2021065295A1 (ja) * 2019-09-30 2021-04-08 パナソニックＩｐマネジメント株式会社 プラズマ処理の異常判定システムおよび異常判定方法
CN113935261A (zh) * 2020-07-14 2022-01-14 深南电路股份有限公司 插损评估方法、装置、计算机设备及存储介质
CN112085391B (zh) * 2020-09-11 2024-02-27 山东钢铁集团日照有限公司 一种基于工艺规则的带钢生产过程数据特征值提取方法
JP7200346B1 (ja) 2021-12-22 2023-01-06 Ｓｐｐテクノロジーズ株式会社 プログラム、情報処理方法、情報処理装置及びモデルの生成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146709A1 (en) 2002-08-13 2005-07-07 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP2006146459A (ja) * 2004-11-18 2006-06-08 Renesas Technology Corp 半導体デバイスの製造方法および製造システム
JP2010199117A (ja) * 2009-02-23 2010-09-09 Hitachi Kokusai Electric Inc 基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323116B2 (en) 2004-09-27 2008-01-29 Lam Research Corporation Methods and apparatus for monitoring a process in a plasma processing system by measuring self-bias voltage
US20060065632A1 (en) * 2004-09-27 2006-03-30 Chia-Cheng Cheng Methods and apparatus for monitoring a process in a plasma processing system by measuring a plasma frequency
US7751921B2 (en) * 2004-12-28 2010-07-06 Tokyo Electron Limited Semiconductor manufacturing apparatus, method of detecting abnormality, identifying cause of abnormality, or predicting abnormality in the semiconductor manufacturing apparatus, and storage medium storing computer program for performing the method
TWI323016B (en) * 2006-12-25 2010-04-01 Ind Tech Res Inst Real-time fault detection and classification system in use with a semiconductor fabrication process
JP5165404B2 (ja) * 2007-06-06 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置と半導体装置の製造方法及びテスト方法
CN101571891A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 异常数据检验方法和装置
KR20100053076A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 데이터베이스화된 표준 광학적 임계치수를 이용한 불량 웨이퍼 감지방법 및 그를 이용한 반도체 생산 시스템
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
TWI365420B (en) * 2009-03-04 2012-06-01 I Yun Leu Method for defect diagnosis and management
WO2012115012A1 (ja) * 2011-02-25 2012-08-30 株式会社ニコン 観察装置、検査装置、半導体装置の製造方法、および基板支持部材
WO2013121493A1 (ja) * 2012-02-17 2013-08-22 シャープ株式会社 半導体処理システム、半導体装置の製造方法、装置データ収集方法、制御プログラムおよび可読記憶媒体
JP6151227B2 (ja) * 2014-08-25 2017-06-21 株式会社東芝 異常検知システム及び半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146709A1 (en) 2002-08-13 2005-07-07 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP2006146459A (ja) * 2004-11-18 2006-06-08 Renesas Technology Corp 半導体デバイスの製造方法および製造システム
JP2010199117A (ja) * 2009-02-23 2010-09-09 Hitachi Kokusai Electric Inc 基板処理装置

Also Published As

Publication number Publication date
US10418289B2 (en) 2019-09-17
KR20180027338A (ko) 2018-03-14
TW201826058A (zh) 2018-07-16
CN107799378B (zh) 2020-05-12
JP2018041217A (ja) 2018-03-15
TWI734826B (zh) 2021-08-01
CN107799378A (zh) 2018-03-13
US20180068906A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
KR102460199B1 (ko) 이상 검지 방법 및 반도체 제조 장치
TWI417959B (zh) 具有射頻相位控制之感應耦合電漿反應器及其使用方法
JP4914119B2 (ja) プラズマ処理方法およびプラズマ処理装置
US9030101B2 (en) Frequency enhanced impedance dependent power control for multi-frequency RF pulsing
US9934946B2 (en) Plasma processing apparatus and operating method of plasma processing apparatus
TWI732834B (zh) 電漿處理裝置及電漿處理方法
WO2006041656B1 (en) Methods and apparatus for monitoring a process in a plasma processing system by measuring a plasma frequency
JP2007258417A (ja) プラズマ処理方法
CN101800149B (zh) 等离子体处理装置
JP2008515198A5 (ko)
CN1998069A (zh) 利用v－i探针识别的等离子体蚀刻终点检测方法
WO2017183504A1 (ja) 処理装置のメンテナンス制御方法及び制御装置
JP2008287999A (ja) プラズマ処理装置およびその制御方法
JP2006294658A (ja) プラズマ処理装置
JP4970847B2 (ja) プラズマ処理の異常動作を検知するための方法
US9666417B2 (en) Plasma processing apparatus and method for monitoring plasma processing apparatus
JP4068986B2 (ja) 試料のドライエッチング方法及びドライエッチング装置
JP2017027995A (ja) エッチング終点検出方法及びプラズマ処理装置の制御装置
US7009714B2 (en) Method of dry etching a sample and dry etching system
JP2017179425A (ja) 異常検知システム及び制御ボード
US10892146B2 (en) Endpoint detecting method and endpoint detecting apparatus
JP2004152999A (ja) プラズマ処理方法およびプラズマ処理装置
US11587763B2 (en) Substrate processing system, switching timing creation support device,switching timing creation support method, and substrate processing apparatus
JP2016009720A (ja) 推定方法及びプラズマ処理装置
US20220384223A1 (en) Board processing equipment and recovery processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant