KR102423265B1 - 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치 - Google Patents

멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치 Download PDF

Info

Publication number
KR102423265B1
KR102423265B1 KR1020210063714A KR20210063714A KR102423265B1 KR 102423265 B1 KR102423265 B1 KR 102423265B1 KR 1020210063714 A KR1020210063714 A KR 1020210063714A KR 20210063714 A KR20210063714 A KR 20210063714A KR 102423265 B1 KR102423265 B1 KR 102423265B1
Authority
KR
South Korea
Prior art keywords
signal
output
level
digital input
output unit
Prior art date
Application number
KR1020210063714A
Other languages
English (en)
Inventor
김창완
남재원
Original Assignee
동아대학교 산학협력단
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동아대학교 산학협력단, 서울과학기술대학교 산학협력단 filed Critical 동아대학교 산학협력단
Priority to KR1020210063714A priority Critical patent/KR102423265B1/ko
Priority to PCT/KR2022/006993 priority patent/WO2022245084A1/ko
Application granted granted Critical
Publication of KR102423265B1 publication Critical patent/KR102423265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 관한 것으로서, 제1 정전류원에 기초하여 LO 전압신호를 차동쌍으로 입력받아 증폭함에 따른 제1 증폭신호를 출력하는 제1 신호 출력부와, 제2 정전류원에 기초하여 LO 전압신호를 차동쌍으로 입력받아 증폭함에 따른 제2 증폭신호를 출력하는 제2 신호 출력부와, 디지털 입력신호에 대응되는 하이 레벨 또는 로우 레벨의 신호에 따라 상기 제1 증폭신호와 상기 제2 증폭신호가 상호 역위상 또는 동위상이 되도록 변조한 후 합산하여 상쇄 또는 증폭된 변조신호를 출력하는 레벨 변조부로 구성되는 적어도 하나 이상의 PAM 모듈을 포함하며, 상기 레벨 변조부는, 상기 디지털 입력신호가 하이 레벨이면 상기 제1 증폭신호를 그대로 출력하고 상기 디지털 입력신호가 로우 레벨이면 상기 제1 증폭신호의 위상을 반전시킨 신호를 출력하는 제1 캐리어 변조부와, 상기 디지털 입력신호의 레벨과 관계없이 상기 제2 증폭신호를 그대로 출력하는 제2 캐리어 변조부와, 상기 디지털 입력신호의 레벨에 기초한 상기 제1 캐리어 변조부 및 상기 제2 캐리어 변조부 각각의 출력신호를 합산함에 따른 상기 변조신호를 출력 부하단의 양단에 각각 연결되는 제1 출력단 및 제2 출력단에 출력하는 변조신호 출력부를 포함하는 것을 특징으로 한다.
이에 따라, 멀티 레벨을 갖는 디지털 입력신호를 PAM 방식에 따른 변조 시 입력신호에 무관하게 DC 바이어스 동작점 및 일정한 출력 부하를 구비하도록 동작하여 송신단의 최종 출력 임피던스가 항상 일정하게 유지됨에 따라 안테나와 최대 전력 전송을 위한 임피던스 정합이 가능하여 송신기의 효율을 높일 수 있는 효과가 있다.

Description

멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치{APPARATUS FOR TRANSMITTING ULTRA-HIGH FREQUENCY SIGNAL BASED ON MULTI-LEVEL PAM SYSTEM}
본 발명은 멀티 레벨을 갖는 디지털 입력 신호에 대하여 PAM 방식에 따라 초고주파 캐리어 신호로 변조할 때 기생 커패시턴스의 영향을 최소화할 수 있는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 관한 것이다.
초고속 근거리 무선통신을 목적으로 하는 단말기는 신호의 잡음에 둔감한 초고속 인터페이스에 의해서 수행된다. 최근 통신기기에 요구하는 멀티미디어 컨텐츠들의 해상도 및 정보량의 상승은 통신 단말기의 대역폭 증가를 야기하였으며, 이러한 고대역폭 신호처리를 목적으로 하는 소형 무선통신 및 멀티미디어 단말기는 수십 GHz 이상의 단파 신호를 캐리어로 사용하게 된다.
캐리어를 사용한 통신에 널리 사용되는 변조기법으로는 입력 데이터 신호가 하이(High) 상태일 때만 캐리어 신호가 송출되도록 하는 OOK(on-off keying) 변조기법이 있으며, OOK 변조기법을 활용한 응용된 변조기법으로는 크게 위상 편이 변조(Phase-shift keying; PSK)와 펄스 진폭 변조(Pulse Amplitude Modulation; PAM)로 구분할 수 있다.
수십 GHz 이상의 단파 캐리어를 사용하는 송수신기 회로는 광대역 주파수 밴드를 활용하여 높은 데이터 전송률을 얻을 수 있으나, 초고주파에 의한 잡음 및 간섭현상으로 인한 설계 복잡도를 증가시키고, 상대적으로 저주파 송수신기 회로설계에 비하여 높은 신호-대비-잡음율(SNR)을 확보하기 어렵다.
이러한 잡음 또는 간섭현상은 기생 커패시터 성분에 의해서 주로 발생하는데, 처리하고자 하는 신호의 주파수가 증가할수록 기생 커패시턴스의 영향을 커지기 때문에 특히 초고주파 신호를 송수신하는 회로의 경우 매우 작은 기생 커패시터 성분에도 성능이 좌지우지되는 문제점이 있다.
KR 10-2019-0051512 A KR 10-2021-0033056 A
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로서, 멀티 레벨을 갖는 디지털 입력 신호에 대하여 PAM 방식에 따라 초고주파 캐리어 신호로 변조할 때 기생 커패시턴스의 영향을 최소화할 수 있는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치는, 제1 정전류원에 기초하여 LO 전압신호를 차동쌍으로 입력받아 증폭함에 따른 제1 증폭신호를 출력하는 제1 신호 출력부와, 제2 정전류원에 기초하여 LO 전압신호를 차동쌍으로 입력받아 증폭함에 따른 제2 증폭신호를 출력하는 제2 신호 출력부와, 디지털 입력신호에 대응되는 하이 레벨 또는 로우 레벨의 신호에 따라 상기 제1 증폭신호와 상기 제2 증폭신호가 상호 역위상 또는 동위상이 되도록 변조한 후 합산하여 상쇄 또는 증폭된 변조신호를 출력하는 레벨 변조부로 구성되는 적어도 하나 이상의 PAM 모듈을 포함하며, 상기 레벨 변조부는, 상기 디지털 입력신호가 하이 레벨이면 상기 제1 증폭신호를 그대로 출력하고 상기 디지털 입력신호가 로우 레벨이면 상기 제1 증폭신호의 위상을 반전시킨 신호를 출력하는 제1 캐리어 변조부와, 상기 디지털 입력신호의 레벨과 관계없이 상기 제2 증폭신호를 그대로 출력하는 제2 캐리어 변조부와, 상기 디지털 입력신호의 레벨에 기초한 상기 제1 캐리어 변조부 및 상기 제2 캐리어 변조부 각각의 출력신호를 합산함에 따른 상기 변조신호를 출력 부하단의 양단에 각각 연결되는 제1 출력단 및 제2 출력단에 출력하는 변조신호 출력부를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제1 신호 출력부와 상기 제2 신호 출력부는 한 쌍의 NMOS 트랜지스터가 서로 마주 보는 차동 구조로 배치된 차동 증폭 회로를 각각 포함하는 것이고, 상기 제1 캐리어 변조부는, 상기 제1 신호 출력부의 양 출력단에 연결되어 온/오프 스위칭 동작하는 복수의 위상 스위치를 포함하되, 상기 복수의 위상 스위치 중 일부는 상기 디지털 입력신호를 입력받아 상기 디지털 입력신호가 하이 레벨일 때 턴 온되고, 상기 복수의 위상 스위치 중 나머지는 상기 디지털 입력신호의 위상 반전된 신호를 입력받아 상기 위상 반전 신호가 하이 레벨일 때 턴 온되는 것이며, 상기 제2 캐리어 변조부는, 상기 제2 신호 출력부의 양 출력단에 연결되어 완전 단락 상태로 동작하는 복수의 단락 스위치를 포함하는 것을 특징으로 한다.
또한, 상기 제1 캐리어 변조부는, 일단이 상기 제1 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제1 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호에 따라 온 또는 오프 동작하는 제1 위상 스위치와, 일단이 상기 제2 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제1 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호의 위상 반전된 신호에 따라 오프 또는 온 동작하는 제2 위상 스위치와, 일단이 상기 제1 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제2 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호의 위상 반전된 신호에 따라 오프 또는 온 동작하는 제3 위상 스위치와, 일단이 상기 제2 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제2 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호에 따라 온 또는 오프 동작하는 제4 위상 스위치를 포함하며, 디지털 입력신호가 하이 레벨일 때 상기 제1 위상 스위치 및 상기 제4 위상 스위치가 온 동작되어 단락이 이루어지고, 상기 제2 위상 스위치 및 상기 제3 위상 스위치가 오프 동작되어 개방이 이루어지는 것을 특징으로 한다.
또한, 상기 제2 캐리어 변조부는 상기 제2 신호 출력부의 양 출력단에 연결되어 완전 개방 상태로 동작하는 복수의 개방 스위치를 더 포함하며, 상기 제1 캐리어 변조부에 포함된 상기 제1 위상 스위치 내지 상기 제4 위상 스위치를 상호 연결하는 복수의 연결 노드에 대응하는 제1 변조 회로와, 상기 제2 캐리어 변조부에 포함된 상기 복수의 단락 스위치와 상기 복수의 개방 스위치를 각각 상호 연결하는 복수의 연결 노드에 대응하는 제2 변조 회로는 상호 대칭적인 구조로 설계되는 것을 특징으로 한다.
또한, 상기 제2 캐리어 변조부는, 일단이 상기 제1 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제3 NMOS 트랜지스터의 드레인과 연결되되 완전 단락 상태로 동작하는 제1 단락 스위치와, 일단이 상기 제2 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제3 NMOS 트랜지스터의 드레인과 연결되되 완전 개방 상태로 동작하는 제1 개방 스위치와, 일단이 상기 제1 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제4 NMOS 트랜지스터의 드레인과 연결되되 완전 개방 상태로 동작하는 제2 개방 스위치와, 일단이 상기 제2 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제4 NMOS 트랜지스터의 드레인과 연결되되 완전 단락 상태로 동작하는 제2 단락 스위치를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 디지털 입력신호가 하이 레벨일 때, 상기 제1 출력단에는 상기 제1 신호 출력부의 제1 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제3 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 신호가 출력되고, 상기 제2 출력단에는 상기 제1 신호 출력부의 제2 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제4 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 신호가 출력되는 것을 특징으로 한다.
바람직하게는, 상기 디지털 입력신호가 로우 레벨일 때, 상기 제1 출력단에는 상기 제1 신호 출력부의 제2 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제3 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 신호가 출력되고, 상기 제2 출력단에는 상기 제1 신호 출력부의 제1 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제4 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 합성 신호가 출력되는 것을 특징으로 한다.
바람직하게는, 상기 제1 신호 출력부의 상기 제1 및 제2 NMOS 트랜지스터의 공통 소스는 상기 제1 정전류원과 연결되고, 상기 제2 신호 출력부의 상기 제3 및 제4 NMOS 트랜지스터의 공통 소스는 상기 제2 정전류원과 연결되며, 상기 제1 정전류원과 상기 제2 정전류원의 전류값은 일치하는 것을 특징으로 한다.
바람직하게는, 소정 비트의 이진수 조합에 따라 기설정된 복수의 이진화된 서모미터 코드값 중 어느 하나에 대응하는 멀티 레벨을 갖는 복수의 디지털 입력신호들을 입력받는 신호 입력단을 더 포함하며, 상기 PAM 모듈은 상기 복수의 디지털 입력신호들 각각에 대응하도록 상기 멀티 레벨의 개수보다 하나 작은 수로 구비되어 상기 제1 출력단끼리와 상기 제2 출력단끼리가 상기 출력 부하단의 양단에 각각 상호 병렬 연결되는 것이고, 상기 레벨 변조부는, 상기 복수의 디지털 입력신호들 각각에 대응되는 하이 레벨 또는 로우 레벨의 신호에 따라 상기 제1 증폭신호와 상기 제2 증폭신호의 위상을 변조하여 합산함에 따른 상기 변조신호를 상기 제1 출력단 및 제2 출력단에 출력하는 것을 특징으로 한다.
또한, 상기 제1 정전류원 및 제2 정전류원은 각각 상기 멀티 레벨에 따라 전류값을 조정 가능한 전류형 DAC를 포함하며, 상기 제1 증폭신호와 상기 제2 증폭신호를 출력함에 있어서 상기 제1 신호 출력부 및 상기 제2 신호 출력부 각각에 대응하는 회로의 부정합에 의한 잔류 누설신호를 상쇄시키도록 상기 제1 정전류원 및 제2 정전류원 각각의 증폭비를 가변 제어 가능하며, 상기 제1 정전류원 및 제2 정전류원의 총 출력 전류량을 제어함에 따라 상기 PAM 모듈의 변조 신호의 진폭을 제어 가능한 것을 특징으로 한다.
바람직하게는, 상기 신호 입력단으로 입력받은 상기 복수의 디지털 입력신호들 중에서 하이 레벨에 대응되는 신호 수에 비례하여 상기 출력 부하단의 출력신호의 진폭이 변경되는 것을 특징으로 한다.
본 발명에 따르면, 멀티 레벨을 갖는 디지털 입력신호를 PAM 방식에 따른 변조 시 송신단의 최종 출력 임피던스가 항상 일정하게 유지됨에 따라 안테나와 최대 전력 전송을 위한 임피던스 정합이 가능하여 송신기의 효율을 높일 수 있는 효과가 있다.
또한, 본 발명에 따르면, 종래의 PAM 송신기의 출력 신호에 잡음으로 작용하는 기생 커패시턴스 성분과 이로 인한 고주파 누설신호를 시스템적인 측면에서 최소화 및 상쇄하여 회로 설계의 효율을 극대화하고 송신회로의 선형성 및 신호대-잡음비를 개선할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 공정 미세화 여부에 상관없이 역위상 신호를 생성하여 상쇄시키는 구조이므로 범용적으로 활용 가능할 뿐 아니라 초고속 신호의 스위칭 동작을 저잡음으로 구현할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치의 구성을 개략적으로 나타낸 도면이고,
도 2는 도 1에 도시된 PAM 모듈의 내부 구성을 상세하게 나타낸 회로도이고,
도 3은 종래의 PAM 송신기의 내부 구성을 나타낸 도면이고,
도 4는 도 3에 도시된 종래의 PAM 송신기의 출력단에서 형성되는 기생 커패시터의 동작점 특성과 이에 따른 누설 신호의 경로를 설명하기 위한 도면이고,
도 5는 도 3에 도시된 종래의 PAM 송신기에 의한 디지털 입력신호의 변조 전후의 신호 파형을 나타낸 도면이고,
도 6은 도 2에 도시된 본 발명에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 의한 디지털 입력신호의 변조 전후의 신호 파형을 나타낸 도면이고,
도 7은 도 3에 도시된 종래의 PAM 송신기에 대한 시간별 출력전압을 표시한 그래프이고,
도 8은 도 2에 도시된 본 발명에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 대한 시간별 출력전압을 표시한 그래프이다.
이상과 같은 본 발명에 대한 해결하려는 과제, 과제의 해결수단, 발명의 효과를 포함한 구체적인 사항들은 다음에 기재할 실시예 및 도면에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치의 구성을 개략적으로 나타낸 도면이고, 도 2는 도 1에 도시된 PAM 모듈의 내부 구성을 상세하게 나타낸 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 장치는 소정 레벨의 신호값을 갖는 디지털 신호를 PAM(Pulse Amplitude Modulation) 방식에 따라 송신 가능한 신호로 변조하여 출력하기 위한 적어도 하나 이상의 PAM 모듈(10)을 포함하며, PAM 모듈(10)은 크게 제1 신호 출력부(210), 제2 출력부(220) 및 레벨 변조부(300)로 구성된다.
제1 신호 출력부(210)는 제1 정전류원(110)에 기초하여 LO 전압신호(VLO)를 차동쌍으로 입력받아 증폭함에 따른 제1 증폭신호(A1)를 출력한다.
제2 신호 출력부(220)는 제2 정전류원(120)에 기초하여 LO 전압신호(VLO)를 차동쌍으로 입력받아 증폭함에 따른 제2 증폭신호(A2)를 출력한다.
여기서, 제1 신호 출력부(210)와 제2 신호 출력부(220)는 한 쌍의 NMOS 트랜지스터가 서로 마주 보는 차동 구조로 배치된 차동 증폭 회로를 각각 포함하는 것일 수 있다.
또한, 제1 신호 출력부(210)의 제1 및 제2 NMOS 트랜지스터(211,212)의 공통 소스는 제1 정전류원(110)과 연결되고, 제2 신호 출력부(220)의 제3 및 제4 NMOS 트랜지스터(221,222)의 공통 소스는 제2 정전류원(120)과 연결될 수 있다.
또한, 제1 신호 출력부(210) 및 제2 신호 출력부(220)의 제1 및 제3 NMOS 트랜지스터(211,221)에는 국부 발진기(Local Oscillator)로부터 출력된 양(+)의 신호값을 갖는 구간에 대응되는 LO 전압신호(VLO+)가 입력되고, 제1 신호 출력부(210) 및 제2 신호 출력부(220)의 제2 및 제4 NMOS 트랜지스터(212,222)에는 국부 발진기(Local Oscillator)로부터 출력된 음(-)의 신호값을 갖는 구간에 대응되는 LO 전압신호(VLO-)가 입력될 수 있다.
여기서, 제1 정전류원(110)과 제2 정전류원(120)은 멀티 레벨에 따라 전류값을 조정 가능한 전류형 DAC(digital analog converter)를 포함할 수 있으며, 제1 정전류원(110)과 제2 정전류원(120)의 전류값은 일치하는 것이 바람직하다.
예컨대, 본 발명에 따른 초고주파 신호 송신 장치가 단일 PAM 모듈을 포함하는 2-레벨 구조인 경우, 소정 전류(IL1)를 갖는 디지털 입력신호(B1)에 대한 하이 레벨 및 로우 레벨 각각에 대응하는 두 가지 신호값의 출력 전류가 "0","IL1"이 됨에 따라, 제1 정전류원(110)과 제2 정전류원(120) 각각의 전류값은 상기 출력 전류의 평균값인 '
Figure 112021057010044-pat00001
'으로 결정될 수 있다.
이 경우, 제1 정전류원(110) 및 제2 정전류원(120)은 증폭비를 독립적으로 가변시킬 수 있으므로 회로의 부정합에 의한 잔류 누설신호를 상쇄시킬 수 있다.
레벨 변조부(300)는 디지털 입력신호(DIN)에 대응되는 하이 레벨 또는 로우 레벨의 신호에 따라, 제1 증폭신호(A1)와 제2 증폭신호(A2)가 상호 역위상 또는 동위상이 되도록 변조한 후 합산하여 상쇄 또는 증폭된 변조신호(M)를 출력한다.
이때, 상기 디지털 입력신호는 이진 신호를 온도계 신호로 부호화한 서모미터 코드값(Binary-to-Thermometer code)을 구성하는 복수 개의 레벨 신호값 각각에 대응하는 복수 개의 디지털 입력신호(B1,B2,B3) 중 어느 하나에 해당하는 것일 수 있다.
여기서, 레벨 변조부(300)는 도 1에 도시된 바와 같이 제1 캐리어 변조부(310), 제2 캐리어 변조부(320) 및 변조신호 출력부(330)를 포함하여 구성된다.
제1 캐리어 변조부(310)는 디지털 입력신호(DIN)가 하이 레벨이면 제1 증폭신호(A1)를 그대로 출력하고 디지털 입력신호(DIN)가 로우 레벨이면 제1 증폭신호(A1)의 위상을 반전시킨 신호(-A1)를 출력하는 역할을 한다.
제1 캐리어 변조부(310)는 도 2에 도시된 바와 같이 제1 신호 출력부(210)의 양 출력단에 연결되어 온/오프 스위칭 동작하는 복수의 위상 스위치(311~314)를 포함하되, 상기 복수의 위상 스위치 중 일부는 디지털 입력신호(B1)를 입력받아 디지털 입력신호(B1)가 하이 레벨일 때 턴 온되고, 상기 복수의 위상 스위치 중 나머지는 디지털 입력신호(B1)의 위상 반전된 신호(
Figure 112021057010044-pat00002
)를 입력받아 상기 위상 반전 신호(
Figure 112021057010044-pat00003
)가 하이 레벨일 때 턴 온된다.
즉, 본 발명에 따른 제1 캐리어 변조부(310)는 디지털 입력신호에 따라 출력 신호의 위상이 0도(정위상) 또는 180도(역위상)로 변환되도록 하는 특징을 가진다.
구체적으로, 제1 캐리어 변조부(310)는, 일단이 제1 출력단(410)과 연결되고 타단이 제1 신호 출력부(210)의 제1 NMOS 트랜지스터(211)의 드레인과 연결되되 디지털 입력신호(B1)에 따라 온 또는 오프 동작하는 제1 위상 스위치(311)와, 일단이 제2 출력단(420)과 연결되고 타단이 제1 신호 출력부(210)의 제1 NMOS 트랜지스터(211)의 드레인과 연결되되 디지털 입력신호(B1)의 위상 반전된 신호(
Figure 112021057010044-pat00004
)에 따라 오프 또는 온 동작하는 제2 위상 스위치(312)와, 일단이 제1 출력단(410)과 연결되고 타단이 제1 신호 출력부(210)의 제2 NMOS 트랜지스터(212)의 드레인과 연결되되 디지털 입력신호(B1)의 위상 반전된 신호(
Figure 112021057010044-pat00005
)에 따라 오프 또는 온 동작하는 제3 위상 스위치(313)와, 일단이 제2 출력단(420)과 연결되고 타단이 제1 신호 출력부(210)의 제2 NMOS 트랜지스터(212)의 드레인과 연결되되 디지털 입력신호(B1)에 따라 온 또는 오프 동작하는 제4 위상 스위치(314)를 포함할 수 있다.
또한, 제1 캐리어 변조부(310)는 제1 위상 스위치 내지 제4 위상 스위치(311~314)를 상호 연결하는 복수의 연결 노드에 대응하는 제1 변조 회로(318)를 더 포함할 수 있다.
여기서, 제1 캐리어 변조부(310)는 디지털 입력신호(B1)가 하이 레벨일 때 제1 위상 스위치(311) 및 제4 위상 스위치(314)가 온 동작되어 단락이 이루어지고, 제2 위상 스위치(312) 및 제3 위상 스위치(313)가 오프 동작되어 개방이 이루어질 수 있다.
제2 캐리어 변조부(320)는 디지털 입력신호(DIN)의 레벨과 관계없이 제2 증폭신호(A2)를 그대로 출력하는 역할을 한다.
제2 캐리어 변조부(320)는 복수의 단락 스위치(321,322) 및 개방 스위치(323,324)를 포함하되, 각각의 단락 스위치 및 개방 스위치는 제2 신호 출력부(220)의 양 출력단에 별개로 연결된다.
즉, 본 발명에 따른 제2 캐리어 변조부(320)는 디지털 입력신호와 관계없이 항상 출력 신호의 위상이 0도(정위상)이 되도록 구성된다.
구체적으로, 제2 캐리어 변조부(320)는, 일단이 제1 출력단(410)과 연결되고 타단이 제2 신호 출력부(220)의 제3 NMOS 트랜지스터(221)의 드레인과 연결되되 완전 단락 상태로 동작하는 제1 단락 스위치(321)와, 일단이 제2 출력단(420)과 연결되고 타단이 제2 신호 출력부(220)의 제3 NMOS 트랜지스터(221)의 드레인과 연결되되 완전 개방 상태로 동작하는 제1 개방 스위치(323)와, 일단이 제1 출력단(410)과 연결되고 타단이 제2 신호 출력부(220)의 제4 NMOS 트랜지스터(222)의 드레인과 연결되되 완전 개방 상태로 동작하는 제2 개방 스위치(324)와, 일단이 제2 출력단(420)과 연결되고 타단이 제2 신호 출력부(220)의 제4 NMOS 트랜지스터(222)의 드레인과 연결되되 완전 단락 상태로 동작하는 제2 단락 스위치(322)를 포함할 수 있다.
또한, 제2 캐리어 변조부(320)는 복수의 단락 스위치(321,322)와 복수의 개방 스위치(323,324)를 각각 상호 연결하는 복수의 연결 노드에 대응하는 제2 변조 회로(328)를 더 포함할 수 있다.
이때, 제1 캐리어 변조부(310)에 대응되는 제1 변조 회로(318)와, 제2 캐리어 변조부(320)에 대응되는 제2 변조 회로(328)는 상호 대칭적인 구조로 설계되는 것이 바람직하다.
이처럼 제1 변조 회로(318)와 제2 변조 회로(328)가 물리적으로 대칭 구조를 이루게 되면, 누설전류의 분포 양상, 예컨대, 분포 위치 및 분포량 등이 동일하게 나타나게 되므로 레벨 변조부(300)의 출력이 더욱 안정화되는 효과를 얻을 수 있다.
변조신호 출력부(330)는 디지털 입력신호(DIN)의 레벨에 기초한 제1 캐리어 변조부(310) 및 제2 캐리어 변조부(320) 각각의 출력신호(O1,O2)를 합산함에 따른 변조신호(M1,M2)를 출력 부하단(RL)의 양단에 각각 연결되는 제1 출력단(410) 및 제2 출력단(420)에 출력한다.
구체적으로, 변조신호 출력부(330)는 도 2에 도시된 바와 같이 디지털 입력신호(B1)가 하이 레벨일 때, 제1 출력단(410)에는 제1 신호 출력부(210)의 제1 NMOS 트랜지스터(211)에서의 증폭 신호(A1_N)와 제2 신호 출력부(220)의 제3 NMOS 트랜지스터(221)에서의 증폭 신호(A2_N)의 합성에 따른 제1 변조신호(M11)를 출력하고, 제2 출력단(420)에는 제1 신호 출력부(210)의 제2 NMOS 트랜지스터(212)에서의 증폭 신호(A1_P)와 제2 신호 출력부(220)의 제4 NMOS 트랜지스터(222)에서의 증폭 신호(A2_P)의 합성에 따른 제2 변조신호(M21)를 출력할 수 있다.
또한, 변조신호 출력부(330)는 디지털 입력신호(B1)가 로우 레벨일 때, 제1 출력단(410)에는 제1 신호 출력부(210)의 제2 NMOS 트랜지스터(212)에서의 증폭 신호(A1_P)와 제2 신호 출력부(220)의 제3 NMOS 트랜지스터(221)에서의 증폭 신호(A2_N)의 합성에 따른 제1 변조신호(M12)를 출력하고, 제2 출력단(420)에는 제1 신호 출력부(210)의 제1 NMOS 트랜지스터(211)에서의 증폭 신호(A1_N)와 제2 신호 출력부(220)의 제4 NMOS 트랜지스터(222)에서의 증폭 신호(A2_P)의 합성에 따른 제2 변조신호(M22)를 출력할 수 있다.
예컨대, 도 6을 참조하면, 변조신호 출력부(330)가 제1 출력단(410)에 출력하는 제1 변조신호(M1)의 제1 출력전류(IAX)는 디지털 입력신호(B1)가 로우 레벨일 때 180도(역위상)로 변환되고 하이 레벨일 때 0도(정위상)로 변환되는 파형을 나타내고, 변조신호 출력부(330)가 제2 출력단(420)에 출력하는 제2 변조신호(M2)의 제2 출력전류(IAY)는 항상 0도(정위상)를 유지하는 파형을 나타내게 된다.
특히, 변조신호 출력부(330)가 제1 출력단(410)에 출력하는 제1 출력전류(IAX)의 경우, 디지털 입력신호(B1)가 로우 레벨("0")에서 하이 레벨("0")로 전환되는 시점에는 출력 신호의 위상이 반전된 역위상 신호(M12)에서 출력 신호의 위상이 비반전된 정위상 신호(M11)로 변경되고, 디지털 입력신호(B1)가 하이 레벨("1")에서 로우 레벨("1")로 전환되는 시점에는 출력 신호의 위상이 비반전된 정위상 신호(M11)에서 출력 신호의 위상이 반전된 역위상 신호(M12)로 변경됨에 따라, 도 6에 도시된 바와 같이 디지털 입력신호(B1)의 레벨 전환 시점을 기준으로 좌우 대칭을 이루는 신호 파형을 나타내게 된다.
이때, 제1 출력단(410)과 제2 출력단(420)은 출력 부하단(RL)의 양단에 각각 연결되는 것이 바람직하다.
이 경우, 출력 부하단(RL)의 양단에는 제1 출력전류(IAX)와 제2 출력전류(IAY)를 모두 합한 값(IAX+IAY)에 대응하는 최종 출력전류(IRF)가 인가되는데, 최종 출력전류(IRF)의 파형은 도 6에 도시된 바와 같이 디지털 입력신호(B1)가 로우 레벨일 때는 제1 출력전류(IAX)와 제2 출력전류(IAY)가 서로 반대 위상이므로 상쇄되고 디지털 입력신호(B1)가 하이 레벨일 때는 제1 출력전류(IAX)와 제2 출력전류(IAY)가 서로 동일 위상으로 합쳐짐으로써, 디지털 입력신호의 레벨 구분이 명확한 2-레벨 값을 송신할 수 있어 신호대-잡음비(SNR) 특성을 우수하게 개선하게 된다.
한편, 본 발명의 일 실시예에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 장치는 도 2에 도시된 바와 같이 복수 개의 PAM 모듈(10)을 포함하는 경우, 소정 비트의 이진수 조합에 따라 기설정된 복수의 이진화된 서모미터 코드값(Binary-to-Thermometer code) 중 어느 하나에 대응하는 멀티 레벨을 갖는 복수의 디지털 입력신호들을 입력받는 신호 입력단(100)을 더 포함할 수 있다.
아래의 표 1은 2비트의 이진수(DIN[1],DIN[2]) 조합에 따라 기설정된 복수의 이진화된 서모미터 코드값들(B1,B2,B3)을 표로 정리하여 나타낸 것이다.
Decimal Binary Thermometer code
DIN[1] DIN[2] B1 B2 B3
0 0 0 0 0 0
1 0 1 0 0 1
2 1 0 0 1 1
3 1 1 1 1 1
예컨대, 상기 표 1을 참조하면, 2비트의 이진수 조합에 기초한 서모미터 코드값은 디지털 입력신호들(B1,B2,B3) 각각의 레벨 값("0" 또는 "1")을 기설정된 순서(B1-B2-B3)에 따라 배열한 '000','001','011','111'을 포함하고, 해당 코드값의 총 개수는 '22 = 4'일 수 있다.
여기서, PAM 모듈(10)은 복수의 디지털 입력신호들(B1,B2,B3) 각각에 대응하도록 상기 멀티 레벨의 개수보다 하나 작은 수로 구비되어 제1 출력단(410)끼리와 제2 출력단(420)끼리가 출력 부하단(RL)의 양단에 각각 상호 병렬 연결되는 것일 수 있다.
이 경우, 출력 부하단(RL)의 양단에는 복수의 PAM 모듈(10) 각각으로부터 출력된 변조 신호(M1,M2)에 대한 전류(IAX+IAY)를 모두 합한 값에 대응하는 전류(IRF)가 최종적으로 인가될 수 있다.
예컨대, 신호 입력단(100)에서 복수의 디지털 입력신호들(B1,B2,B3)을 입력받는 경우, 복수의 디지털 입력신호들(B1,B2,B3)에 기초한 상기 멀티 레벨의 개수는 상기 표 1에 기재된 상기 서모미터 코드값의 개수인 '4(개)'와 같으므로, 본 발명에 따른 초고주파 신호 장치의 PAM 모듈(10)은 상기 멀티 레벨의 개수보다 하나 작은 수인 '3(개)'로 구비될 수 있으며, 이를 통해 도 2에 도시된 바와 같이 제1 PAM 모듈(11), 제2 PAM 모듈(12) 및 제3 PAM 모듈(13)이 복수의 디지털 입력신호들(B1,B2,B3) 각각의 레벨 값에 따라 변조된 신호를 각각 제1 출력단(410) 및 제2 출력단(420)으로 출력함에 따라, 최종적으로 출력 부하단(RL)의 양단에는 제1 PAM 모듈(11), 제2 PAM 모듈(12) 및 제3 PAM 모듈(13) 각각에서 출력된 변조 신호(M1,M2)에 대한 출력 전류(IAX+IAY)를 모두 합한 값에 대응하는 전류(IRF)가 최종적으로 인가되게 된다.
여기서, 레벨 변조부(300)는, 복수의 디지털 입력신호들(B1,B2,B3) 각각에 대응되는 하이 레벨 또는 로우 레벨의 신호에 따라 제1 증폭신호(A1)와 제2 증폭신호(A2)의 위상을 변조하여 합산함에 따른 변조신호(M1,M2)를 제1 출력단(410) 및 제2 출력단(420)에 출력하는 것일 수 있다.
이때, 신호 입력단(100)으로 입력받은 복수의 디지털 입력신호들(B1,B2,B3) 중에서 하이 레벨에 대응되는 신호 수에 비례하여 출력 부하단(RL)의 최종 출력신호(IRF)의 진폭이 변경될 수 있다.
이와 관련하여, 먼저, 아래의 표 2는 본 발명에 따른 2-레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 대한 디지털 입력신호(B)에 따른 출력신호(IRF)를 정리하여 표로 나타낸 것이다.
Figure 112021057010044-pat00006
예컨대, 상기 표 2를 참조하면, 디지털 입력신호(B)가 제1 레벨값일 때(B=0) 출력신호(IRF)는 상기 제1 레벨값에 대응하여 진폭이 'IRF×0'인 파형 특성을 가짐에 따라 출력되지 않고, 디지털 입력신호(B)가 제2 레벨값일 때(B=1) 출력신호(IRF)는 상기 제2 레벨값에 대응하여 주파수가 'fRE'이고 진폭이 'IRF×1'인 파형으로 출력된다.
다음으로, 아래의 표 3은 본 발명에 따른 4-레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 대한 디지털 입력신호(B3,B2,B1)에 따른 출력신호(IRF)를 정리하여 표로 나타낸 것이다.
Figure 112021057010044-pat00007
예컨대, 상기 표 3을 참조하면, 디지털 입력신호(B1~B3)가 제1 레벨값(#1)일 때(B1=B2=B3=0), 출력신호(IRF)는 제1 레벨값(#1)에 대응하여 진폭이 'IRF/3×0'인 파형 특성을 가짐에 따라 출력되지 않고, 상기 디지털 입력신호가 제2 레벨값(#2)일 때(B1=1,B2=B3=0), 출력신호(IRF)는 제2 레벨값(#2)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/3×1'인 파형으로 출력되고, 상기 디지털 입력신호가 제3 레벨값(#3)일 때(B1=B2=1, B3=0), 출력신호(IRF)는 제3 레벨값(#3)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/3×2'인 파형으로 출력되고, 상기 디지털 입력신호가 제4 레벨값(#4)일 때(B1=B2=B3=1), 출력신호(IRF)는 제4 레벨값(#4)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/3×3'인 파형으로 출력된다.
다음으로, 아래의 표 4는 본 발명에 따른 8-레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 대한 디지털 입력신호(B7,B6,B5,B4,B3,B2,B1)에 따른 출력신호(IRF)를 정리하여 표로 나타낸 것이다.
Figure 112021057010044-pat00008
예컨대, 상기 표 4를 참조하면, 디지털 입력신호(B1~B7)가 제1 레벨값(#1)일 때(모두 "0"), 출력신호(IRF)는 제1 레벨값(#1)에 대응하여 진폭이 'IRF/7×0'인 파형 특성을 가짐에 따라 출력되지 않고, 상기 디지털 입력신호가 제2 레벨값(#2)일 때("B1=1", 나머지는 "0"), 출력신호(IRF)는 제2 레벨값(#2)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/7×1'인 파형으로 출력되고, 상기 디지털 입력신호가 제3 레벨값(#3)일 때("B1=B2=1", 나머지는 "0"), 출력신호(IRF)는 제3 레벨값(#3)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/7×2'인 파형으로 출력되고, 상기 디지털 입력신호가 제4 레벨값(#4)일 때("B1=B2=B3=1", 나머지는 "0"), 출력신호(IRF)는 제4 레벨값(#4)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/7×3'인 파형으로 출력되고, 상기 디지털 입력신호가 제5 레벨값(#5)일 때("B5=B6=B7=0", 나머지는 "1"), 출력신호(IRF)는 제5 레벨값(#5)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/7×4'인 파형으로 출력되고, 상기 디지털 입력신호가 제6 레벨값(#6)일 때("B6=B7=0", 나머지는 "1"), 출력신호(IRF)는 제6 레벨값(#6)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/7×5'인 파형으로 출력되고, 상기 디지털 입력신호가 제7 레벨값(#7)일 때("B7=0", 나머지는 "1"), 출력신호(IRF)는 제7 레벨값(#7)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/7×6'인 파형으로 출력되고, 상기 디지털 입력신호가 제8 레벨값(#8)일 때(모두 "1"), 출력신호(IRF)는 제8 레벨값(#8)에 대응하여 주파수가 'fRF'이고 진폭이 'IRF/7×7'인 파형으로 출력된다.
즉, 전술한 본 발명에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치는 '2n-1'개의 PAM 모듈(10)을 구비하는 경우에 2n(n=1,2,3,…)개의 멀티 레벨을 가지는 복수의 디지털 입력신호들을 출력 부하단(RL)을 통해 송신할 수 있고, 복수의 디지털 입력신호들(B1,B2,B3) 중에서 하이 레벨에 대응되는 신호에 비례하여 출력 부하단(RL)의 최종 출력신호(IRF)의 진폭이 선형적으로 변경되는 특징을 가지는 것을 상기 표 2 내지 상기 표 4에 기초하여 확인할 수 있다.
도 3은 종래의 PAM 송신기의 내부 구성을 나타낸 도면이고, 도 4는 도 3에 도시된 종래의 PAM 송신기의 출력단에서 형성되는 기생 커패시터의 동작점 특성과 이에 따른 누설 신호의 경로를 설명하기 위한 도면이고, 도 5 및 도 6은 종래의 PAM 송신기와 본 발명에 따른 초고주파 신호 송신 장치 각각에 의한 디지털 입력신호의 변조 전후의 신호 파형을 비교하기 위한 도면이고, 도 7 및 도 8은 종래의 PAM 송신기와 본 발명에 따른 초고주파 신호 송신 장치 각각에 대한 시간별 출력전압을 비교하기 위한 그래프이다.
이하, 상기 도 3 내지 도 8과 전술한 도면들을 참조하여 종래의 PAM 송신기와 본 발명에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치를 이용하여 4-레벨의 디지털 입력신호를 각각 송신할 때의 PAM 변조 전후 신호 파형과 시간별 출력전압을 비교하여 설명하면 다음과 같다.
먼저, 3개의 디지털 입력신호(B1,B2,B3)에 기초한 4-레벨 신호, 예컨대, '000','001','011','111'을 송신하기 위한 종래의 PAM 송신기는, 도 3에 도시된 바와 같이 디지털 입력신호(B1,B2,B3)의 개수에 대응하여 '3(개)'로 구비되는 전류형 DAC(31)와, 각각의 전류형 DAC(31)에 일대일 대응 연결되어 상호 병렬 배치되되 OOK(on-off keying) 변조를 기반으로 디지털 입력신호(B1,B2,B3)의 레벨 신호값을 가변 제어함에 따라 "0","IL1","IL1+IL2","IL1+IL2+IL3"의 네 가지 레벨 값의 출력 전류(ITotal)를 생성하는 OOK 변조 기반의 다중-레벨 변조 스위치부(32)와, 상기 생성된 출력 전류(ITotal)를 고주파 캐리어 전류(IRF)로 변환하는 캐리어신호 전압/전류 변환단(33)과, 상기 변환된 고주파 캐리어 전류(IRF)를 전달받아 전압 출력 신호(Vo)로 변환하여 출력하는 출력 부하단(RL)을 포함하여 구성된다.
이러한 종래의 PAM 송신기의 경우, 디지털 입력신호에 따른 개별 전류형 DAC(31)의 조합에 따라 다중-레벨 변조부 스위치(32)의 출력단의 임피던스(Zmod)가 변하게 되므로 출력 부하단(RL)을 기준으로 한 송신기의 최종 출력 임피던스(ZOUT)도 디지털 입력신호(B1,B2,B3)에 따라 변하게 된다.
특히, 디지털 입력신호가 모두 "0"인 상태(B1=B2=B3=0), 즉, 'ITotal=0'인 상태인 경우에 캐리어신호 전압/전류 변환단(33)의 "x" 노드 전압이 플로팅(floating)되어 회로가 불안정하게 되면서 출력 임피던스(ZOUT)가 정의되지 않는 상태로 변화됨에 따라 송신기의 다음 단 회로들(가산/정합 회로 또는 안테나)과 최대 전력 전송 또는 최대 게인 확보를 위한 임피던스 정합이 각각 어려워져서 송신기 효율이 매우 저하되게 된다.
또한, 종래의 PAM 송신기의 경우, 도 4 및 도 5에 도시된 바와 같이 캐리어 신호(VLO)의 주파수가 증가할수록 캐리어신호 전압/전류 변환단을 구성하는 트랜지스터들의 기생 커패시턴스 성분(CGD)에 의한 영향이 증가하여 초고주파 캐리어 신호가 출력단으로 누설되는 양이 증가하면서 출력 전류(IRF)가 원하지 않는 고주파 누설신호를 포함하여 입력 전류(ITotal)와 비선형적 관계로 출력됨에 따라, 상기 누설신호는 기생 커패시터의 동작점에 따른 비선형성으로 인하여 더욱 현저하게 나타나고, 고주파 누설신호는 출력 신호에 잡음으로 작용하여 다중-레벨 구성을 불명확하게 하여 출력 신호의 품질을 저하시키게 된다.
이와 관련하여, 아래의 표 5는 도 7에 도시된 종래의 PAM 송신기에 대한 시간별 출력전압 그래프에 기초한 각 레벨별 출력전압값과, 레벨 간 실제간격 전압값 및 등간격 전압값과, 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율을 각각 표로 정리하여 나타낸 것이다.
출력전압
(mV)		 실제간격
(mV)		 등간격일때 출력전압
(mV)		 등간격
(mV)		 실제간격-등간격
(mV)		 차이비율
(%)
Level 3 480 · 480 · · ·
Level 2 420 60 320 160 -100 -62.5
Level 1 307 113 160 160 -47 -29.375
Level 0 0 307 0 160 147 91.875
예컨대, 상기 표 5 및 도 7을 참조하면, 종래의 PAM 송신기의 경우, 제3 레벨(Level 3)과 제0 레벨(Level 0) 사이의 전압차인 '480[mV]'를 평균한 '160[mV]'이 등간격 전압값으로 산출되고, 제3 레벨(Level 3)과 제2 레벨(Level 2) 간의 실제간격 전압값이 '60[mV]'이므로 이에 기초한 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율은 각각 '-100[mV]' 및 '-62.5[%]'로 산출되고, 제2 레벨(Level 2)과 제1 레벨(Level 1) 간의 실제간격 전압값이 '113[mV]'이므로 이에 기초한 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율은 각각 '-47[mV]' 및 '-29.375[%]'로 산출되고, 제1 레벨(Level 1)과 제0 레벨(Level 0) 간의 실제간격 전압값이 '307[mV]'이므로 이에 기초한 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율은 각각 '147[mV]' 및 '91.875[%]'로 산출된다는 점에서, 종래의 PAM 수신기의 출력 파형은 비선형적 특성이 강하게 나타나고 특히 레벨 간 전압 차가 매우 작은 제2 레벨(Level 2)과 제3 레벨(Level 3) 파형은 구분하기가 매우 어려울 것으로 판단할 수 있다.
한편, 아래의 표 6은 도 8에 도시된 본 발명에 따른 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치에 대한 시간별 출력전압 그래프에 기초한 각 레벨별 출력전압값과, 레벨 간 실제간격 전압값 및 등간격 전압값과, 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율을 각각 표로 정리하여 나타낸 것이다.
출력전압
(mV)		 실제간격
(mV)		 등간격일때 출력전압
(mV)		 등간격
(mV)		 실제간격-등간격
(mV)		 차이비율
(%)
Level 3 541 · 541 · · ·
Level 2 375 166 361 180 -14 -8.75
Level 1 191 184 180 180 4 2.5
Level 0 0 191 0 180 11 6.875
예컨대, 상기 표 6 및 도 8을 참조하면, 본 발명에 따른 송신 장치의 경우, 제3 레벨(Level 3)과 제0 레벨(Level 0) 사이의 전압차인 '541[mV]'를 평균한 약 '180[mV]'이 등간격 전압값으로 산출되고, 제3 레벨(Level 3)과 제2 레벨(Level 2) 간의 실제간격 전압값이 '166[mV]'이므로 이에 기초한 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율은 각각 '-14[mV]' 및 '-8.75[%]'로 산출되고, 제2 레벨(Level 2)과 제1 레벨(Level 1) 간의 실제간격 전압값이 '184[mV]'이므로 이에 기초한 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율은 각각 '4[mV]' 및 '2.5[%]'로 산출되고, 제1 레벨(Level 1)과 제0 레벨(Level 0) 간의 실제간격 전압값이 '191[mV]'이므로 이에 기초한 실제간격 전압과 등간격 전압 간의 차이전압값 및 차이비율은 각각 '11[mV]' 및 '6.875[%]'로 산출된다는 점에서, 본 발명의 송신 장치의 출력 파형은 선형적인 특성을 가지며 특히 모드 레벨 구분이 명확해짐에 따라 출력 신호의 품질이 향상될 것으로 판단할 수 있다.
이에 따라, 전술한 본 발명에 의하면, 멀티 레벨을 갖는 디지털 입력신호를 PAM 방식에 따라 변조 시 송신단의 최종 출력 임피던스가 항상 일정하게 유지됨에 따라 안테나와 최대 전력 전송을 위한 임피던스 정합이 가능하여 송신기의 효율을 높일 수 있다.
또한, 본 발명에 의하면, 종래의 PAM 송신기의 출력 신호에 잡음으로 작용하는 기생 커패시턴스 성분과 이로 인한 고주파 누설신호를 시스템적인 측면에서 최소화 및 상쇄하여 회로 설계의 효율을 극대화하고 송신회로의 선형성 및 신호대-잡음비를 개선할 수 있다.
또한, 본 발명에 의하면, 공정 미세화 여부에 상관없이 역위상 신호를 생성하여 상쇄시키는 구조이므로 범용적으로 활용 가능할 뿐 아니라 초고속 신호의 스위칭 동작을 저잡음으로 구현할 수 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
특히, 전술한 내용은 후술할 발명의 청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 강점을 다소 폭넓게 상술하였으므로, 상술한 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 형상의 설계나 수정의 기본으로써 즉시 사용될 수 있음이 해당 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 상기에서 기술된 실시예는 본 발명에 따른 하나의 실시예일 뿐이며, 해당 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상의 범위에서 다양한 수정 및 변경된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 따라서, 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 이러한 다양한 수정 및 변경 또한 본 발명의 기술적 사상의 범위에 속하는 것으로 전술한 본 발명의 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10: PAM 모듈 100: 신호 입력단
110: 제1 정전류원 120: 제2 정전류원
210: 제1 신호 출력부 220: 제2 신호 출력부
300: 레벨 변조부 310: 제1 캐리어 변조부
311: 제1 위상 스위치 312: 제2 위상 스위치
313: 제3 위상 스위치 314: 제4 위상 스위치
318: 제1 변조 회로 320: 제2 캐리어 변조부
321: 제1 단락 스위치 322: 제2 단락 스위치
323: 제1 개방 스위치 324: 제2 개방 스위치
328: 제2 변조 회로 330: 변조신호 출력부
410: 제1 출력단 420: 제2 출력단

Claims (11)

  1. 제1 정전류원에 기초하여 LO 전압신호를 차동쌍으로 입력받아 증폭함에 따른 제1 증폭신호를 출력하는 제1 신호 출력부와,
    제2 정전류원에 기초하여 LO 전압신호를 차동쌍으로 입력받아 증폭함에 따른 제2 증폭신호를 출력하는 제2 신호 출력부와,
    디지털 입력신호에 대응되는 하이 레벨 또는 로우 레벨의 신호에 따라 상기 제1 증폭신호와 상기 제2 증폭신호가 상호 역위상 또는 동위상이 되도록 변조한 후 합산하여 상쇄 또는 증폭된 변조신호를 출력하는 레벨 변조부로 구성되는 적어도 하나 이상의 PAM 모듈;을 포함하며,
    상기 제1 신호 출력부는 제1 및 제2 NMOS 트랜지스터가 서로 마주 보는 차동 구조로 배치된 차동 증폭 회로를 포함하고, 상기 제2 신호 출력부는 제3 및 제4 NMOS 트랜지스터가 서로 마주 보는 차동 구조로 배치된 차동 증폭 회로를 포함하는 것이고,
    상기 레벨 변조부는,
    상기 제1 신호 출력부의 양 출력단에 연결되어 온/오프 스위칭 동작하는 복수의 위상 스위치를 포함하되, 상기 복수의 위상 스위치 중 일부는 상기 디지털 입력신호를 입력받아 상기 디지털 입력신호가 하이 레벨일 때 턴 온 되어 상기 제1 증폭신호를 그대로 출력하고, 상기 복수의 위상 스위치 중 나머지는 상기 디지털 입력신호의 위상 반전된 신호를 입력받아 상기 디지털 입력신호가 로우 레벨일 때 턴 온 되어 상기 제1 증폭신호의 위상을 반전시킨 신호를 출력하는 제1 캐리어 변조부;
    상기 제2 신호 출력부의 양 출력단에 연결되어 완전 단락 상태로 동작하는 복수의 단락 스위치를 포함하며 상기 디지털 입력신호의 레벨과 관계없이 상기 제2 증폭신호를 그대로 출력하는 제2 캐리어 변조부; 및
    상기 디지털 입력신호의 레벨에 기초한 상기 제1 캐리어 변조부 및 상기 제2 캐리어 변조부 각각의 출력신호를 합산함에 따른 상기 변조신호를 출력 부하단의 양단에 각각 연결되는 제1 출력단 및 제2 출력단에 출력하는 변조신호 출력부;를 포함하는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 캐리어 변조부는,
    일단이 상기 제1 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제1 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호에 따라 온 또는 오프 동작하는 제1 위상 스위치;
    일단이 상기 제2 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제1 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호의 위상 반전된 신호에 따라 오프 또는 온 동작하는 제2 위상 스위치;
    일단이 상기 제1 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제2 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호의 위상 반전된 신호에 따라 오프 또는 온 동작하는 제3 위상 스위치; 및
    일단이 상기 제2 출력단과 연결되고 타단이 상기 제1 신호 출력부의 제2 NMOS 트랜지스터의 드레인과 연결되되 상기 디지털 입력신호에 따라 온 또는 오프 동작하는 제4 위상 스위치;를 포함하며,
    상기 디지털 입력신호가 하이 레벨일 때 상기 제1 위상 스위치 및 상기 제4 위상 스위치가 온 동작되어 단락이 이루어지고, 상기 제2 위상 스위치 및 상기 제3 위상 스위치가 오프 동작되어 개방이 이루어지는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  4. 제3항에 있어서,
    상기 제2 캐리어 변조부는 상기 제2 신호 출력부의 양 출력단에 연결되어 완전 개방 상태로 동작하는 복수의 개방 스위치를 더 포함하며,
    상기 제1 캐리어 변조부에 포함된 상기 제1 위상 스위치 내지 상기 제4 위상 스위치를 상호 연결하는 복수의 연결 노드에 대응하는 제1 변조 회로와,
    상기 제2 캐리어 변조부에 포함된 상기 복수의 단락 스위치와 상기 복수의 개방 스위치를 각각 상호 연결하는 복수의 연결 노드에 대응하는 제2 변조 회로는 상호 대칭적인 구조로 설계되는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  5. 제4항에 있어서,
    상기 제2 캐리어 변조부는,
    일단이 상기 제1 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제3 NMOS 트랜지스터의 드레인과 연결되되 완전 단락 상태로 동작하는 제1 단락 스위치;
    일단이 상기 제2 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제3 NMOS 트랜지스터의 드레인과 연결되되 완전 개방 상태로 동작하는 제1 개방 스위치;
    일단이 상기 제1 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제4 NMOS 트랜지스터의 드레인과 연결되되 완전 개방 상태로 동작하는 제2 개방 스위치; 및
    일단이 상기 제2 출력단과 연결되고 타단이 상기 제2 신호 출력부의 제4 NMOS 트랜지스터의 드레인과 연결되되 완전 단락 상태로 동작하는 제2 단락 스위치;를 포함하는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  6. 제1항에 있어서,
    상기 디지털 입력신호가 하이 레벨일 때,
    상기 제1 출력단에는 상기 제1 신호 출력부의 제1 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제3 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 신호가 출력되고,
    상기 제2 출력단에는 상기 제1 신호 출력부의 제2 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제4 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 신호가 출력되는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  7. 제1항에 있어서,
    상기 디지털 입력신호가 로우 레벨일 때,
    상기 제1 출력단에는 상기 제1 신호 출력부의 제2 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제3 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 신호가 출력되고,
    상기 제2 출력단에는 상기 제1 신호 출력부의 제1 NMOS 트랜지스터에서의 증폭 신호와 상기 제2 신호 출력부의 제4 NMOS 트랜지스터에서의 증폭 신호의 합성에 따른 합성 신호가 출력되는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  8. 제1항에 있어서,
    상기 제1 신호 출력부의 상기 제1 및 제2 NMOS 트랜지스터의 공통 소스는 상기 제1 정전류원과 연결되고,
    상기 제2 신호 출력부의 상기 제3 및 제4 NMOS 트랜지스터의 공통 소스는 상기 제2 정전류원과 연결되며,
    상기 제1 정전류원과 상기 제2 정전류원의 전류값은 일치하는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  9. 제1항에 있어서,
    소정 비트의 이진수 조합에 따라 기설정된 복수의 이진화된 서모미터 코드값 중 어느 하나에 대응하는 멀티 레벨을 갖는 복수의 디지털 입력신호들을 입력받는 신호 입력단;을 더 포함하며,
    상기 PAM 모듈은,
    상기 복수의 디지털 입력신호들 각각에 대응하도록 상기 멀티 레벨의 개수보다 하나 작은 수로 구비되어 상기 제1 출력단끼리는 상기 출력 부하단의 일단에 공통 연결되고 상기 제2 출력단끼리는 상기 출력 부하단의 타단에 공통 연결되는 것이고,
    상기 레벨 변조부는,
    상기 복수의 디지털 입력신호들 각각에 대응되는 하이 레벨 또는 로우 레벨의 신호에 따라 상기 제1 증폭신호와 상기 제2 증폭신호의 위상을 변조하여 합산함에 따른 상기 변조신호를 상기 제1 출력단 및 제2 출력단에 출력하는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  10. 제9항에 있어서,
    상기 제1 정전류원 및 제2 정전류원은 각각 상기 멀티 레벨에 따라 전류값을 조정 가능한 전류형 DAC를 포함하며,
    상기 제1 증폭신호와 상기 제2 증폭신호를 출력함에 있어서 상기 제1 신호 출력부 및 상기 제2 신호 출력부 각각에 대응하는 회로의 부정합에 의한 잔류 누설신호를 상쇄시키도록 상기 제1 정전류원 및 제2 정전류원 각각의 증폭비를 가변 제어 가능하며,
    상기 제1 정전류원 및 제2 정전류원의 총 출력 전류량을 제어함에 따라 상기 PAM 모듈의 변조 신호의 진폭을 제어 가능한 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
  11. 제9항에 있어서,
    상기 신호 입력단으로 입력받은 상기 복수의 디지털 입력신호들 중에서 하이 레벨에 대응되는 신호 수에 비례하여 상기 출력 부하단의 출력신호의 진폭이 변경되는 것을 특징으로 하는 멀티 레벨 PAM 방식 기반의 초고주파 신호 송신 장치.
KR1020210063714A 2021-05-17 2021-05-17 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치 KR102423265B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210063714A KR102423265B1 (ko) 2021-05-17 2021-05-17 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치
PCT/KR2022/006993 WO2022245084A1 (ko) 2021-05-17 2022-05-16 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210063714A KR102423265B1 (ko) 2021-05-17 2021-05-17 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치

Publications (1)

Publication Number Publication Date
KR102423265B1 true KR102423265B1 (ko) 2022-07-19

Family

ID=82607428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210063714A KR102423265B1 (ko) 2021-05-17 2021-05-17 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치

Country Status (2)

Country Link
KR (1) KR102423265B1 (ko)
WO (1) WO2022245084A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100193329B1 (ko) * 1995-09-13 1999-06-15 아끼구사 나오유끼 변조기, 간접 변조형 변조기 및 주파수 체배기
KR20140119388A (ko) * 2013-03-29 2014-10-10 한양대학교 산학협력단 전류 궤환 계측 증폭기
KR20190051512A (ko) 2017-11-07 2019-05-15 전자부품연구원 대역폭이 향상된 저소비전력형 pam-4 송신기
KR20210033056A (ko) 2018-08-21 2021-03-25 마이크론 테크놀로지, 인크 다중 레벨 시그널링을 위한 사전 왜곡

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150044538A (ko) * 2013-10-17 2015-04-27 한국전자통신연구원 Ｏｏｋ 변조를 위한 인터페이스 장치 및 이를 이용한 송신기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100193329B1 (ko) * 1995-09-13 1999-06-15 아끼구사 나오유끼 변조기, 간접 변조형 변조기 및 주파수 체배기
KR20140119388A (ko) * 2013-03-29 2014-10-10 한양대학교 산학협력단 전류 궤환 계측 증폭기
KR20190051512A (ko) 2017-11-07 2019-05-15 전자부품연구원 대역폭이 향상된 저소비전력형 pam-4 송신기
KR20210033056A (ko) 2018-08-21 2021-03-25 마이크론 테크놀로지, 인크 다중 레벨 시그널링을 위한 사전 왜곡

Also Published As

Publication number Publication date
WO2022245084A1 (ko) 2022-11-24

Similar Documents

Publication Publication Date Title
US11716148B2 (en) Linearized optical digital-to-analog modulator
US10819379B2 (en) Intrinsically linear, digital power amplifier employing nonlinearly-sized RF-DAC, multiphase driver, and overdrive voltage control
US7421037B2 (en) Reconfigurable transmitter with direct digital to RF modulator
US7151913B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
KR101156999B1 (ko) 코드 의존 ｄｃ 전류를 이용하는 의사-차동 클래스-ａｂ 디지털-아날로그 변환기
US6980779B2 (en) RF transmitter using digital-to-RF conversion
US7164328B2 (en) Direct digital amplitude modulator
US20170111188A1 (en) Pa cell, pa module, wireless communication unit, rf transmitter architecture and method therefor
JPWO2014042270A1 (ja) 送信機
US20100061481A1 (en) Current canceling variable gain amplifier and transmitter using same
US20170033743A1 (en) Outphasing transmitter systems and methods
KR102423265B1 (ko) 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치
EP1685721B1 (en) Method and device for digital-to-RF conversion
JP2008259201A (ja) デジタル変調のためのシステム及び方法
US20120139609A1 (en) Integrator
KR101292667B1 (ko) 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기
KR102445306B1 (ko) 디지털 rf 직교 변조기
US11949386B2 (en) Distributed conversion of digital data to radio frequency
Kawahara et al. A 50 Gbps 49 mW CMOS analog multiplexer for a DAC bandwidth tripler
US20240039495A1 (en) Equalizer circuit
CN116260429B (zh) 一种基于超高速与门的非均匀周期超窄脉冲产生电路及方法
KR100399902B1 (ko) 고속 유선 통신용 액티브 하이브리드 회로
CN115549616A (zh) 模拟功率放大器、发射电路和收发机
TWI569596B (zh) 家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片
CN117713853A (zh) 多通道接收机、多通道收发机及通信设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant