JPWO2014042270A1 - 送信機 - Google Patents

送信機 Download PDF

Info

Publication number
JPWO2014042270A1
JPWO2014042270A1 JP2014535621A JP2014535621A JPWO2014042270A1 JP WO2014042270 A1 JPWO2014042270 A1 JP WO2014042270A1 JP 2014535621 A JP2014535621 A JP 2014535621A JP 2014535621 A JP2014535621 A JP 2014535621A JP WO2014042270 A1 JPWO2014042270 A1 JP WO2014042270A1
Authority
JP
Japan
Prior art keywords
signal
transmitter
output
digital
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014535621A
Other languages
English (en)
Other versions
JP6252478B2 (ja
Inventor
真一 堀
真一 堀
和明 國弘
和明 國弘
一実 椎熊
一実 椎熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2014042270A1 publication Critical patent/JPWO2014042270A1/ja
Application granted granted Critical
Publication of JP6252478B2 publication Critical patent/JP6252478B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/541Transformer coupled at the output of an amplifier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

送信機に、同一のベースバンド信号をデルタシグマ変調して出力する複数のデジタル送信機と、複数のデジタル送信機の出力信号を合成して出力する合成器と、デジタル送信機に供給する、デジタル送信機毎に異なる外部信号を生成する制御部と、デジタル送信機毎に備える、デルタシグマ変調を行うデルタシグマ変調器の入力端子または内部ノードに、デジタル送信機毎に異なる外部信号を入力するための入力手段とを備える。

Description

本発明は携帯電話システムや無線LAN(Local Area Network)機器等の通信・放送機器で用いられる送信機に関する。
携帯電話システムや無線LAN機器等の通信・放送機器で用いられる送信機には、送信電力の大きさに依存することなく、送信波形を高精度で維持しつつ、低消費電力で動作することが求められる。特に送信機の最終段に設けられる送信用の電力増幅器は、大きな電力を消費するため、高い電力効率が要求される。
近年、高い電力効率が期待される電力増幅器として、スイッチング増幅器が注目されている。スイッチング増幅器は、入力信号としてパルス波形信号を想定し、そのパルス波形を維持して電力増幅する。スイッチング増幅器で増幅されたパルス波形信号は、フィルタ素子で所望の無線信号の帯域以外の周波数成分が除去されたのち、アンテナから放射される。
図1は、スイッチング増幅器の代表例であるD級またはS級増幅器と呼ばれる(以下、代表してD級増幅器と称する)電力増幅器の構成例を示す回路図である。図1は、論理「1」または「0」の2値の信号を増幅するD級増幅器(以下、2値D級増幅器と称す)の構成例を示している。
図1に示す2値D級増幅器は、電源と出力端子間、並びに出力端子と接地電位間にそれぞれスイッチ素子が挿入された構成である。2つのスイッチ素子には、開閉制御信号として相補的なパルス信号が入力され、いずれか一方のスイッチ素子のみがONするように制御される。図1に示すD級増幅器からは、電源側のスイッチ素子がON、接地電位側のスイッチ素子がOFFのときに、電源電圧と等しい電圧(ハイレベル:論理「1」)が出力され、電源側のスイッチ素子がOFF、接地電位側のスイッチ素子がONのときに、接地電位(ローレベル:論理「0」)が出力される。
図1に示すD級増幅器は、バイアス電流を必要としないため、理想的には電力損失が零になる。スイッチング素子には、電界効果トランジスタやバイポーラトランジスタ等を用いることができる。
図1に示した2値D級増幅器を用いる送信機としては、例えばベースバンド信号を2値信号に変換するΔΣ(デルタシグマ)変調器と組み合わせた2値送信機が知られている。2値送信機においては、ΔΣ変調によって2値信号に変換されたデジタルベースバンド信号が、図1に示した2値D級増幅器を用いて所望のレベルにまで増幅された後、フィルタを介してアンテナへ出力される。
また、スイッチング増幅器には複数ビットの論理値を含む信号を増幅するD級増幅器(以下、多値D級増幅器と称す)もあり、該多値D級増幅器とベースバンド信号を多値信号に変換する多値ΔΣ変調器とを組み合わせた多値送信機も知られている。
図2は、多値ΔΣ変調器及び多値D級増幅器を備えた背景技術の多値送信機の構成を示すブロック図である。
図2に示す多値送信機は、デジタルベースバンド回路(Digital Baseband)110、多値ΔΣ変調器を含むRF信号生成器120及び多値D級増幅器130及びフィルタ140を備える。
RF信号生成器120は、デジタルベースバンド回路110で生成された2つの直交信号(I信号、Q信号)をそれぞれ多値ΔΣ変調し、多値ΔΣ変調後の信号を所要の無線信号の周波数にアップコンバージョンし、アップコンバージョン後の2つの信号を加算して出力する。RF信号生成器120の出力信号は、不図示のデコーダでデコードされ、該デコード後の信号により多値D級増幅器130が備える複数のスイッチ素子(後述)が駆動される。
多値D級増幅器130は、出力電圧(直流電圧)が異なる複数の電源V0〜VN(Nは0以上の整数)と、複数の電源V1〜VNと出力端子間、並びに出力端子と接地電位V0間にそれぞれ挿入された複数のスイッチ素子から成るスイッチ群とを有する。多値D級増幅器130は、RF信号生成器120の出力信号に基づき、対応する1つのスイッチ素子のみがONし、該ONしたスイッチ素子に供給される電源電圧または接地電位が出力される。多値D級増幅器130で増幅された無線信号はフィルタ140を介してアンテナへ出力される。
図2に示した多値送信機は、図1に示した2値D級増幅器を備える2値送信機と比べて、複数ビットの論理値を送信信号に載せることができるため、ΔΣ変調器で発生する量子化雑音が低下し、信号対雑音電力比が向上する利点がある。なお、上記2値送信機及び多値送信機の構成例については、例えば特許文献1及び2でも提案されている。
上述したように、図2に示したような多値送信機は、図1に示した2値D級増幅器を備える2値送信機と比較して信号対雑音電力比が向上する。しかしながら、多値送信機は、多値D級増幅器を構成するために出力電圧(直流電圧)が異なる複数の電源が必要であるため、装置全体のコストが上昇する課題がある。したがって、多値D級増幅器を用いない場合でも、信号対雑音電力比を向上させることが可能な送信機が望まれる。特許文献1及び2では、D級増幅器の電力効率を向上させるための手法を示しているが、送信機の信号対雑音電力比を向上させるための手法は示していない。
特開2011−077979号公報 国際公開第2011/078120号
そこで、本発明は、信号対雑音電力比を向上させることが可能な、D級増幅器を備えた送信機を提供することを目的とする。
上記目的を達成するため本発明の送信機は、同一のベースバンド信号をデルタシグマ変調して出力する複数のデジタル送信機と、
前記複数のデジタル送信機の出力信号を合成して出力する合成器と、
前記デジタル送信機に供給する、前記デジタル送信機毎に異なる外部信号を生成する制御部と、
前記デジタル送信機毎に備える、前記デルタシグマ変調を行うデルタシグマ変調器の入力端子または内部ノードに、前記デジタル送信機毎に異なる前記外部信号を入力するための入力手段と、
を有する。
図1は、スイッチング増幅器の代表例であるD級増幅器の構成例を示す回路図である。 図2は、多値ΔΣ変調器及び多値D級増幅器を備えた背景技術の多値送信機の構成を示すブロック図である。 図3は、第1の実施の形態の送信機の一構成例を示すブロック図である。 図4は、ΔΣ変調器の一構成例を示すブロック図である。 図5は、図3に示した切替スイッチの他の挿入例を示す回路図である。 図6は、第1の実施の形態の送信機の他の構成例を示すブロック図である。 図7は、第1の実施の形態の送信機の他の構成例を示すブロック図である。 図8は、図3に示した送信機に適用できる合成器の他の構成例を示す回路図である。 図9は、図3に示した送信機に適用できる合成器の他の構成例を示す回路図である。 図10は、第2の実施の形態の送信機の一構成例を示すブロック図である。 図11は、第3の実施の形態の送信機の一構成例を示すブロック図である。
次に本発明について図面を参照して説明する。
(第1の実施の形態)
図3は、第1の実施の形態の送信機の一構成例を示すブロック図である。
図3に示す送信機は、デジタルベースバンド回路(Digital baseband)10、2台のデジタル送信機201及び202、合成器30、並びに制御部40を備える。
デジタルベースバンド回路10は、送信対象の信号である送信情報にしたがって直交する2つの信号をそれぞれ変調し、2つのベースバンド信号(I信号、Q信号)を生成して出力する。デジタルベースバンド回路10で生成されたI信号及びQ信号は、デジタル送信機201及び202にそれぞれ入力される。すなわち、デジタル送信機201及び202には同一のI信号及びQ信号が入力される。
デジタル送信機201及び202は、切替スイッチ211及び212、RF信号生成器22、並びにD級増幅器23をそれぞれ備える。
図3に示すデジタル送信機201及び202が備えるRF信号生成器22は、図2に示した多値出力のRF信号生成器120を2値(論理「1」、「0」)出力に変更した構成であり、D級増幅器23には図1に示した2値D級増幅器が用いられる。
切替スイッチ211及び212は、RF信号生成器22が備える、後述するΔΣ変調器の入力端子または該ΔΣ変調器の内部ノードに第1初期値または第2初期値を入力するための入力手段として用いられる。
第1初期値及び第2初期値は、例えば本発明の送信機及び受信機を含む携帯電話機や無線LAN機器等の通信機器が備える、該通信機器全体の動作を制御する制御部40により生成され、デジタル送信機201及び202に供給される。制御部40は、例えばプログラムにしたがって処理を実行する情報処理用のIC(マイクロコンピュータ)等で実現できる。
切替スイッチ211は、デジタルベースバンド回路10から供給されるI信号に対応して設けられ、外部から供給される第1初期値及びデジタルベースバンド回路10から供給されるI信号がそれぞれ入力される。切替スイッチ211は、制御部40等から入力される制御信号にしたがって、送信機の初期状態では外部から供給される第1初期値をRF信号生成器22に入力し、初期状態以降、デジタルベースバンド回路10から供給されるI信号をRF信号生成器22に入力する。
切替スイッチ212は、デジタルベースバンド回路10から供給されるQ信号に対応して設けられ、外部から供給される第1初期値及びデジタルベースバンド回路10から供給されるQ信号がそれぞれ入力される。切替スイッチ212は、上記制御部40等から入力される制御信号にしたがって、送信機の初期状態では外部から供給される第1初期値をRF信号生成器22に入力し、初期状態以降、デジタルベースバンド回路10から供給されるQ信号をRF信号生成器22に入力する。第1初期値は、例えば上記制御部40で生成されて供給される固定値である。
RF信号生成器22は、I信号及びQ信号に対応して設けられた2つのΔΣ変調器2211及び2212と、I信号及びQ信号に対応して設けられた2つの乗算器2221及び2222と、ローカル信号生成器223と、加算器224とを備えている。
ΔΣ変調器2211及び2212は、入力信号を一次ΔΣ変調する。一次ΔΣ変調を実行するΔΣ変調器2211及び2212は、例えば図4に示す構成で実現できる。
図4は、ΔΣ変調器の一構成例を示すブロック図である。
図4に示すΔΣ変調器90は、加算器(アダー)91、第1遅延器92、第2遅延器93及び比較器94を有する。
図4に示すΔΣ変調器90に対する入力信号In(z)はアダー91に入力される。アダー91の出力信号Y(z)は、第1遅延器92によって遅延された後、アダー91に正帰還される。また、アダー91の出力信号Y(z)は比較器94によって2値信号に変換され、出力信号Out(z)として出力される。出力信号Out(z)は第2遅延器93によって遅延された後、アダー91に負帰還される。
このような構成では、アダー91と第1遅延器92で構成される帰還ループによって積分器が形成され、入力信号In(z)と出力信号Out(z)との間には下記の関係式が成立する。
Out(z)=In(z)+(1−z-1)・N(z)
ここで、N(z)は量子化誤差を示す。
図3に示したRF信号生成器22が備える乗算器2221及び2222は、ΔΣ変調器2211及び2212から出力された信号を、ローカル信号生成器223で生成されたパルス列信号を用いて所望の無線信号の周波数にアップコンバージョンする周波数コンバータである。
加算器224は、2つの乗算器2221及び2222から出力された信号を加算して出力する。
加算器224の出力信号は、D級増幅器23によって所望のレベルにまで増幅されて出力される。
図3に示すデジタル送信機202は、初期状態において、第1初期値とは異なる値の第2初期値がRF信号生成器22に入力される点を除いて、上述したデジタル送信機201と同様の構成である。第2初期値は、第1初期値と同様に、例えば制御部40で生成されて供給される固定値である。
合成器30は、2つのデジタル送信機201及び202の出力信号を合成して負荷に供給する。図3に示すように、合成器30は、例えばデジタル送信機201及び202毎の出力信号が入力される2つの一次巻線、並びに該一次巻線に対応して設けられた2つの二次巻線が直列に接続されたトランスで実現される。図3に示す合成器30からは、デジタル送信機201の出力電圧とデジタル送信機202の出力電圧とが加算されて出力される。合成器30から出力された無線信号は、例えば不図示のフィルタを介してアンテナへ出力される。
このような構成において、デジタル送信機201の出力信号Tx1(t)には、無線信号S(t)とΔΣ変調器2211及び2212で発生する量子化雑音N1(t)とが含まれるため、デジタル送信機201の出力信号Tx1(t)は、以下の式(1)で表すことができる。
Tx1(t)=S(t)+N1(t)…(1)
上述したように、デジタル送信機201では、初期状態において、ΔΣ変調器2211及び2212には第1初期値が入力される。
一方、無線信号を送信する場合、ΔΣ変調器2211及び2212には、デジタルベースバンド回路10で生成されたI信号及びQ信号が入力される。
ここで、上記式(1)の右辺における量子化雑音N1(t)は、下記に示すように第1初期値に依存する。
例えば、ΔΣ変調器2211及び2212として、図4に示したΔΣ変調器90を用いる場合、該ΔΣ変調器90の入力信号を、時系列の順にIn(0)、In(1)、In(2)、…、n(n)とすると、アダー91の出力信号Y(n)は、以下の式(101)で表される。
Figure 2014042270
式(101)は、下記式(102)で示すように展開できる。
Figure 2014042270
上記式(102)の右辺第2項は、現在の入力信号と過去の出力信号との差の総和であり、アダー91と第1遅延器92で構成される積分器の作用を示している。すなわち、アダー91の出力信号はアダー91の出力信号の初期値Y(0)に依存する。さらに、アダー91の出力信号の初期値Y(0)は、入力信号の初期値In(0)、出力信号の初期値Out(0)及び過去のアダー91の出力信号Y(−1)の加減算で決定されることを考慮すると、アダー91の出力信号Y(n)は入力信号の初期値In(0)と出力信号の初期値Out(0)にも依存することが分かる。
図4に示した比較器94で発生する量子化雑音N(n)は、出力信号Out(n)とアダー91の出力信号Y(n)との差であり、下記式(103)で表される。
Figure 2014042270
上記式(103)から、量子化雑音N(n)も、アダー91の出力信号の初期値Y(0)、すなわち入力信号の初期値In(0)と出力信号の初期値Out(0)に依存することが分かる。
ここで、図3に示したデジタル送信機201の出力における信号対雑音電力比SNR1は、無線信号S(t)の時間2乗平均と量子化雑音N1(t)の時間2乗平均とを用いて以下の式(2)で表される。
Figure 2014042270
また、図3に示したデジタル送信機202の出力信号Tx2(t)には、無線信号S(t)と、ΔΣ変調器2211及び2212で発生する量子化雑音N2(t)とが含まれため、デジタル送信機202の出力信号Tx2(t)は、以下の式(3)で表すことができる。
Tx2(t)=S(t)+N2(t)…(3)
デジタル送信機202では、初期状態において、ΔΣ変調器2211及び2212には第2初期値が入力される。
一方、無線信号を送信する場合、ΔΣ変調器2211及び2212にはデジタルベースバンド回路10で生成されたI信号及びQ信号が入力される。
ここで、デジタル送信機202における信号対雑音電力比SNR2は、無線信号S(t)の時間2乗平均と量子化雑音N2(t)の時間2乗平均とを用いて以下の式(4)で表される。
Figure 2014042270
デジタル送信機201及び202では、上述したようにΔΣ変調器2211及び2212に対する入力信号の初期値が異なる。したがって、上記式(103)で示される量子化雑音N1(z)とN2(z)とは同一ではない。一方、雑音の統計的性質から量子化雑音N1(z)とN2(z)の時間2乗平均値は等しくなる。すなわち、以下の式(5)が成り立つ。
Figure 2014042270
このことから、入力信号の初期値が異なっていても、式(2)及び(4)で示したデジタル送信機201の信号対雑音電力比と、デジタル送信機202の信号対雑音電力比とは等しいことが分かる。
合成器30は、デジタル送信機201の出力信号とデジタル送信機202の出力信号とを合成する。したがって、合成器30の出力信号Com1(1)は、上記式(1)の右辺と上記式(3)の右辺との和に等しい。すなわち、
Com1(1)=2S(t)+N1(t)+N2(t)…(6)
が成り立つ。
一方、合成器30の出力における信号対雑音電力比SNRcomは、以下の式(7)で表される。
Figure 2014042270
式(7)の右辺分母において、上述したように量子化雑音N1(t)とN2(t)とは同一でないため、雑音の統計的性質から量子化雑音N1(t)とN2(t)の積の時間平均は零(0)になる。したがって、式(7)の右辺分母は下記式(8)で示すように展開できる。
Figure 2014042270
上記式(8)と式(5)から、式(7)は以下の式(9)に書き直すことができる。
Figure 2014042270
式(9)から分かるように、合成器30の出力における信号対雑音電力比SNRcomは、デジタル送信機201の出力における信号対雑音電力比SNR1(=デジタル送信機202の出力における信号対雑音電力比SNR2)の2倍になる。
このことは、図3に示す構成では、1台のデジタル送信機のみ備え、初期値が与えられない構成よりも、信号対雑音電力比が向上することを示している。
また、図3に示す送信機では、デジタル送信機201及び202が同一の構成であり、それぞれが備えるD級増幅器24で用いる電源電圧の値も等しい。したがって、D級増幅器24で用いる電源電圧を共通化して1つで済ませることができる。
よって、図2に示したような複数の電源を要する多値D級増幅器130を用いなくても、信号対雑音電力比を向上させることが可能な送信機が得られる。また、同等の信号対雑音電力比を得るのに必要なΔΣ変調器2211及び2212のサンプリング周波数またはオーバーサンプル比を低く抑えることができるため、ΔΣ変調器の消費電力を低減することが可能であり、送信機全体の消費電力も低減できる。
なお、RF信号生成器22に対して初期値を与えるノードは、図3に示したようにΔΣ変調器2211及び2212の入力端子に限定されるものではなく、例えばΔΣ変調器2211及び2212の内部ノードであってもよい。図5の(a)〜(c)は、図4に示した一次ΔΣ変調器90が備える、積分器を構成するアダー91及び第1遅延器92で形成される帰還ループ内に切替スイッチ21を挿入した構成例を示している。さらに、切替スイッチ21は、図5(a)、(b)、(c)で示す位置に限定されるものではなく、ΔΣ変調器2211及び2212のその他の内部ノードに挿入してもよい。さらに、周知の高次ΔΣ変調器においても、積分器を構成する帰還ループ内またはその他の内部ノードに切替スイッチを挿入して初期値を入力してもよい。そのような構成でも、上述したΔΣ変調器90の入力端子に初期値を与える構成と同様の効果を得ることができる。
また、本実施形態のデジタル送信機が備えるRF信号生成器は、図6に示すような構成に置き換えることも可能である。図6に示すRF信号生成器52は、非特許文献1(S. Hori, K. Kunihiro, K. Takahashi and M. Fukaishi, “A 0.7-3GHz envelope delta-sigma modulator using phase modulated carrier clock for multi-mode/band switching amplifies”, IEEE Radio Frequency Integrated Circuits Symposium Digest, pp. 35-38, June 2011)のFig.1(c)に記載された構成である。
図6は、第1の実施の形態の送信機の他の構成例を示すブロック図である。
図6に示す送信機は、デジタルベースバンド回路11、2台のデジタル送信機501及び502、合成器30、並びに制御部40を有する。合成器30の構成及び動作は、図3に示した送信機と同様である。
デジタルベースバンド回路11は、ベースバンド信号の振幅成分である振幅信号rと、直交する2つのベースバンド信号(I信号、Q信号)を各々振幅信号rで除算した位相直交信号(I’信号、Q’信号)とを生成して出力する。デジタルベースバンド回路11で生成された振幅信号r、I’信号及びQ’信号は、2台のデジタル送信機501及び502にそれぞれ入力される。
デジタル送信機501及び502は、切替スイッチ51、RF信号生成器52及びD級増幅器53を備える。切替スイッチ51の構成及び動作は、図3に示した切替スイッチ211(または212)と同様である。図6に示す構成では、初期状態において、デジタル送信機501が備えるRF信号生成器52に第1初期値が入力され、デジタル送信機502が備えるRF信号生成器52に第2初期値が入力される。D級増幅器53には、図3に示したデジタル送信機201と同様に、図1に示した2値D級増幅器が用いられる。
RF信号生成器52は、振幅信号rに対応して設けられたΔΣ変調器521と、I’信号及びQ’信号をRF帯位相信号に変換するIQモジュレータ(直交変調器)522と、IQモジュレータ522から出力されたRF帯位相信号を矩形状のパルス位相信号に変換する比較器523と、ΔΣ変調器521と比較器523の出力信号を加算する加算器524とを有する。ΔΣ変調器521は、比較器523から出力されたパルス位相信号(RF帯位相信号)をクロック信号に用いて振幅信号rをΔΣ変調する。乗算器524は、ΔΣ変調器521の出力信号とRF帯位相信号と合成して出力する。
デジタル送信機502は、初期状態で、第1初期値とは異なる値の第2初期値がRF信号生成器52に入力されることを除けば、デジタル送信機501と同様の構成である。第1初期値及び第2初期値は、図3に示した送信機と同様に制御部40で生成されて供給される。
図6に示す送信機においても、図3に示した送信機と同様に、複数の電源を要する多値D級増幅器を用いなくても、信号対雑音電力比を向上させることが可能な送信機が得られる。また、同等の信号対雑音電力比を得るのに必要なΔΣ変調器521のサンプリング周波数またはオーバーサンプル比を低く抑えることができるため、ΔΣ変調器521の消費電力を低減することが可能であり、送信機全体の消費電力も低減できる。
なお、本実施形態で示す構成は、多値ΔΣ変調器を含むRF信号生成器及び多値D級増幅器を備えた送信機に適用してもよい。
例えば図6に示した送信機において、RF信号生成器52を多値出力のRF信号生成器に置き換え、D級増幅器53を多値D級増幅器に置き換えることも可能である。そのような多値送信機の構成例を図7に示す。
図7は、第1の実施の形態の送信機の他の構成例を示すブロック図である。
図7に示すRF信号生成器が備えるΔΣ変調器は、後段の多値D級増幅器で出力される電圧値の数と等しい数の値を出力する。RF信号生成器の出力信号は、不図示のデコーダでデコードされ、デコード後の信号はドライバアンプにより増幅されて多値D級増幅器に供給される。
多値D級増幅器は、図2に示した多値送信機と同様に、出力電圧(直流電圧)が異なる複数の電源V0〜VN(Nは0以上の整数)と、複数の電源V1〜VNと出力端子間、並びに出力端子と接地電位V0間にそれぞれ挿入された複数のスイッチ素子から成るスイッチ群とを有し、ドライバアンプから出力された信号にしたがって対応するスイッチ素子をオン・オフさせることでRF信号生成器の出力信号を増幅する。多値D級増幅器で増幅された無線信号は、合成器30により他のデジタル送信機から出力された無線信号と合成されて出力される。
図7に示す送信機は、デジタル送信機601及び602にそれぞれ多値D級増幅器を備えているため、図3や図6で示した2値D級増幅器を備えた構成よりも信号対雑音電力比が向上する。すなわち、図7に示す送信機は、初期状態において、多値ΔΣ変調器に異なる初期値が入力される2つのデジタル送信機601及び602の出力信号を合成することで、信号対雑音電力比を、図3や図6に示した2値送信機よりもさらに向上させることができる。
また、本実施形態では、図3に示した送信機において、RF信号生成器22を図2に示した多値出力のRF信号生成器120に置き換え、D級増幅器23を図2に示した多値D級増幅器130に置き換えることも可能である。そのような多値送信機でも、図7に示した送信機と同様の効果を得ることができる。
また、図3、図6及び図7で示した合成器30は、その他の回路で実現してもよい。図8及び図9は、図3、図6及び図7に示した送信機に適用できる合成器30の他の構成例を示している。
図8に示す合成器は、デジタル送信機毎の出力信号が一端から入力され、他端が接続された複数の伝送線路で構成される。各伝送線路は、デジタル送信機から出力される無線信号に含まれるキャリア周波数の1/4波長の長さで形成される。以下、該キャリア周波数の1/4波長の長さの伝送線路を「λ/4伝送線路」と称す。
λ/4伝送線路は、入力された電圧信号V(t)を下記式(10)に示すように電流信号I(t)に変換して出力する。
I(t)=V(t)/z0…(10)
ここで、z0はλ/4伝送線路の特性インピーダンスである。
図8に示す合成器では、一方のλ/4伝送線路に入力される電圧信号をV1(t)とし、他方のλ/4伝送線路に入力される電圧信号をV2(t)とすると、一方のλ/4伝送線路からは電流信号I1(t)が出力され、他方のλ/4伝送線路からは電流信号I2(t)が出力される。ここで、図8に示す合成器の出力に接続される負荷の値をRloadとすると、該負荷に与えられる電圧Vload(t)は、上記式(10)から以下の式(11)で表される。
Vload(t)=(V1(t)+V2(t))・Rload/z0…(11)
式(11)は、図8に示す合成器に入力された電圧信号V1(t)とV2(t)の和に比例する電圧が負荷に供給されることを示している。
図9に示す合成器は、図8に示した合成器の前段に所望の無線信号の帯域を通過させる帯域通過フィルタが接続された構成である。
帯域通過フィルタには、例えば図9に示すように直列に接続されたインダクタL及びキャパシタCを用いることができる。図9に示す合成器を用いれば、所望の信号帯域外の雑音が伝送線路に混入するのを抑制できる。なお、帯域通過フィルタは、合成器を図3や図7に示したトランスで実現する場合、該合成器と各デジタル送信機との間に設けてもよい。
合成器30は、図3、図6、図8、図9に示した構成だけでなく、例えばウィルキンソン合成器等のように、周知の合成器を用いてもよい。
(第2の実施の形態)
図10は、第2の実施の形態の送信機の一構成例を示すブロック図である。
第2の実施の形態の送信機は、N(Nは2以上の整数)台のデジタル送信機を備え、各デジタル送信機の出力信号がN合成器80で合成されて負荷に供給される構成である。
図10に示す送信機は、図3に示したデジタル送信機20の数をさらに増やした構成に相当する。各デジタル送信機201〜20Nの構成は、図3に示した第1の実施の形態の送信機と同様である。N台のデジタル送信機201〜20Nには、初期状態において、制御部40で生成された、互いに異なる初期値(第1初期値〜第N初期値)が入力される。
N合成器80は、例えばデジタル送信機201〜20N毎の出力信号が入力されるN個の一次巻線、及び該一次巻線に対応して設けられたN個の二次巻線が直列に接続されたトランスで実現される。
図10に示す送信機が備えるN台のデジタル送信機201〜20Nを、第_kデジタル送信機(kは1〜Nの整数)とすると、第_kデジタル送信機20kの出力信号Tx_k(t)は、以下の式(12)で表される。
Tx_k(t)=S(t)+N_k(t)…(12)
ここで、N_k(t)は、第_kデジタル送信機20kが備えるΔΣ変調器で発生する量子化雑音である。
N合成器80はデジタル送信機201〜20Nの出力信号を合成して出力する。このN合成器80の出力電圧VNcom(t)は、以下の式(13)で表される。
VNcom(t)
=N・S(t)+N_1(t)+N_2(t)+…+N_k(t)…(13)
N合成器80の出力におけるVNcom(t)の信号対雑音電力比SNRNcomは、以下の式(14)で表される。
Figure 2014042270
ここで、雑音の統計的性質からN_p(t)とN_q(t)(pとqは異なる整数)の積の時間平均が零になることから、式(14)の右辺分母は下記式(15)に展開できる。
Figure 2014042270
但し、N_k(t)2の時間平均は、kの値に依存せずに一定であるとする。
上記式(15)から式(14)は以下の式(16)に書き直すことができる。
Figure 2014042270
上述したように、第_kデジタル送信機20kの出力における信号対雑音電力比は、上記式(2)で示されるため、式(16)は、N合成器80の出力における信号対雑音電力比が、1台のデジタル送信機の出力における信号対雑音電力比のN倍になることを示している。
すなわち、互いに異なる初期値が入力されるΔΣ変調器を備えた複数のデジタル送信機の出力信号を合成することで、所望の信号電力は合成される数の2乗に比例して増幅され、ΔΣ変調器で発生する量子化雑音は、合成される数に比例して増幅される。そのため、信号対雑音電力比は、合成される数に比例して向上する。
また、N台のデジタル送信機201〜20Nは全て同一の構成であり、各デジタル送信機201〜20Nが備える2値D級増幅器で用いる電源電圧の値も等しい。よって、デジタル送信機毎に備える2値D級増幅器で用いる電源を全て共通にして1つにすることが可能である。
したがって、図10に示した送信機においても、第1の実施の形態と同様に、複数の電源を要する多値D級増幅器を用いなくても、信号対雑音電力比を向上させることが可能な送信機が得られる。また、同等の信号対雑音電力比を得るのに必要なΔΣ変調器のサンプリング周波数またはオーバーサンプル比を低く抑えることができるため、ΔΣ変調器の消費電力を低減することが可能であり、送信機全体の消費電力も低減できる。
なお、図10に示した送信機が備えるN台のデジタル送信機201〜20Nは、図6に示した2値出力のRF信号生成器52及びD級増幅器53を備えた構成に置き換えてもよい。
また、本実施形態で示す構成も、多値ΔΣ変調器を含むRF信号生成器及び多値D級増幅器を備えた送信機に適用することができる。例えば図10に示した送信機が備えるN台のデジタル送信機201〜20Nは、図7に示した多値出力のRF信号生成器及び多値D級増幅器を備えた構成、あるいは図2に示した多値出力のRF信号生成器及び多値D級増幅器を備えた構成に置き換えることも可能である。
また、図10では、ΔΣ変調器の入力端子から初期値を入力する構成例を示しているが、初期値はΔΣ変調器の内部ノードに入力してもよい。その場合、図5(a)〜(c)で示したように、ΔΣ変調器の積分器を構成する帰還ループ内に切替スイッチを挿入することで初期値を入力してもよく、ΔΣ変調器のその他の内部ノードに切替スイッチを挿入することで初期値を入力してもよい。
さらに、N合成器80は、図8に示したλ/4伝送線路、あるいは図9に示した帯域通過フィルタとλ/4伝送線路とを備えた構成で実現してもよい。その場合、λ/4伝送線路や帯域通過フィルタは、N台のデジタル送信機201〜20Nの出力毎に設ければよい。さらに、N合成器80は、例えばウィルキンソン合成器等のように周知の合成器をカスケード接続することでも実現できる。
(第3の実施の形態)
図11は、第3の実施の形態の送信機の一構成例を示すブロック図である。
第3の実施の形態の送信機は、図3に示した送信機において、切替スイッチ211及び212に代えて加算器711及び712を備え、固定値である初期値に代えて、外部で生成された第1外部信号または第2外部信号が加算器711及712を介してRF信号生成器に入力される構成である。すなわち、本実施形態では、加算器711及び712が、RF信号生成器が備えるΔΣ変調器の入力端子または該ΔΣ変調器の内部ノードに外部信号を入力するための入力手段として用いられる。デジタル送信機701に入力される第1外部信号と、デジタル送信機701に入力される第2外部信号とは互いに異なる信号とする。第1外部信号及び第2外部信号は、第1及び第2の実施の形態と同様に、例えば制御部40で生成されて供給される。
図11に示す送信機において、デジタル送信機701の出力信号Tx11(t)には、無線信号S(t)とΔΣ変調器で発生する量子化雑音N11(t)と外部から入力される信号Ex11(t)が含まれる。そのため、デジタル送信機の出力信号Tx11(t)は、以下の式(17)で表すことができる。
Tx11(t)=S(t)+Ex11(t)+N11(t)…(17)
同様に、デジタル送信機702の出力信号Tx12(t)には、無線信号S(t)とΔΣ変調器で発生する量子化雑音N12(t)と外部から入力される信号Ex12(t)が含まれる。そのため、デジタル送信機702の出力信号Tx12(t)は、以下の式(18)で表すことができる。
Tx12(t)=S(t)+Ex12(t)+N12(t)…(18)
デジタル送信機701の出力における信号対雑音電力比SNR11は、Ex11(t)がS(t)に対して無視できる程度に小さい、または両者の信号帯域が十分に離れているという条件が成立するとき、以下の式(19)で表すことができる。
Figure 2014042270
同様に、デジタル送信機702の出力における信号対雑音電力比SNR12は、以下の式(20)で表すことができる。
Figure 2014042270
ここで、上記式(103)で示したように、ΔΣ変調器で発生する量子化雑音は、該ΔΣ変調器の入力信号に依存する。また、N11(t)及びN12(t)は、ΔΣ変調器毎に異なる外部信号が入力されるため、同一ではない。
また、合成器の出力をCom11(t)とし、合成器の出力における信号対雑音電力比をSNRcom11とすると、上記式(5)〜(9)において、N1(t)、N2(t)、Com(t)、SNRcom(t)は、N11(t)、N12(t)、Com11(t)、SNRcom11(t)に置き換えた式も成立する。
すなわち、式(9)に代わって下記式(21)が成立する。
Figure 2014042270
式(21)から分かるように、合成器の出力における信号対雑音電力比SNRcom11は、デジタル送信器701の出力における信号対雑音電力比SNR11(=デジタル送信器702の出力における信号対雑音電力比SNR12)の2倍になる。
すなわち、図11に示す送信機は、1台のデジタル送信機のみ備え、外部信号が与えられない構成よりも信号対雑音電力比が向上する。
また、図11に示すデジタル送信機701及び702は同一の構成であり、それぞれが備える2値D級増幅器で用いる電源電圧の値も等しい。したがって、2値D級増幅器で用いる電源電圧を共通化して1つで済ませることができる。
したがって、図11に示した送信機においても、第1の実施の形態と同様に、複数の電源を要する多値D級増幅器を用いなくても、信号対雑音電力比を向上させることが可能な送信機が得られる。また、同等の信号対雑音電力比を得るのに必要なΔΣ変調器のサンプリング周波数またはオーバーサンプル比を低く抑えることができるため、ΔΣ変調器の消費電力を低減することが可能であり、送信機全体の消費電力も低減できる。
なお、外部信号として、初期状態において有意の値であり、初期状態以降で零(0)となる信号を供給すれば、該外部信号は、ΔΣ変調器に対して初期値のみ提供する信号となる。その場合、図11に示す構成は、実質的に第1の実施の形態と同一となる。
また、図11に示した送信機が備えるデジタル送信機701及び702は、図6に示した2値出力のRF信号生成器52及びD級増幅器53を備えた構成に置き換えてもよい。
また、本実施形態で示す構成も、多値ΔΣ変調器を含むRF信号生成器及び多値D級増幅器を備えた送信機に適用することができる。例えば図11に示した送信機が備えるデジタル送信機701及び702は、図7に示した多値出力のRF信号生成器及び多値D級増幅器を備えた構成、あるいは図2に示した多値出力のRF信号生成器及び多値D級増幅器を備えた構成に置き換えることも可能である。その場合も、切替スイッチに代えて加算器を備え、初期値に代えて外部信号をRF信号生成器のΔΣ変調器に入力すればよい。
また、図11に示した送信機が備えるデジタル送信機701を、図10に示した送信機のようにN台備え、それらの出力信号をN合成器80で合成してもよい。
また、図11では、ΔΣ変調器の入力端子から外部信号を入力する構成例を示しているが、外部信号はΔΣ変調器の内部ノードに入力してもよい。その場合、図5(a)〜(c)で示したように、ΔΣ変調器の積分器を構成する帰還ループ内に加算器71を挿入することで外部信号を入力してもよく、ΔΣ変調器のその他の内部ノードに加算器71を挿入することで外部信号を入力してもよい。
さらに、合成器30は、図8に示したλ/4伝送線路あるいは図9に示した帯域通過フィルタとλ/4伝送線路とを備えた構成で実現してもよく、ウィルキンソン合成器等のように周知の合成器で実現してもよい。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細は本願発明のスコープ内で当業者が理解し得る様々な変更が可能である。
この出願は、2012年9月14日に出願された特願2012−202592号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

  1. 同一のベースバンド信号をデルタシグマ変調して出力する複数のデジタル送信機と、
    前記複数のデジタル送信機の出力信号を合成して出力する合成器と、
    前記デジタル送信機に供給する、前記デジタル送信機毎に異なる外部信号を生成する制御部と、
    前記デジタル送信機毎に備える、前記デルタシグマ変調を行うデルタシグマ変調器の入力端子または内部ノードに、前記デジタル送信機毎に異なる前記外部信号を入力するための入力手段と、
    を有する送信機。
  2. 前記外部信号は、
    前記デジタル送信機の初期状態において有意な値であり、前記初期状態以降では零である請求項1記載の送信機。
  3. 前記デジタル送信機は、
    直流電圧を出力する電源と、
    前記電源と出力端子間、並びに前記出力端子と接地電位間に挿入されたスイッチ素子と、
    を含む2値D級増幅器を有する請求項1または2記載の送信機。
  4. 前記デジタル送信機は、
    出力電圧が互いに異なる直流電圧を出力する複数の電源と、
    前記複数の電源と出力端子間、並びに前記出力端子と接地電位間にそれぞれ挿入された複数のスイッチ素子と、
    を含む多値D級増幅器を有する請求項1または2記載の送信機。
  5. 前記デジタル送信機は、
    前記ベースバンド信号である2つの直交信号から抽出された振幅信号及び前記直交信号から抽出される位相信号が入力され、前記位相信号をクロック信号に用いて前記振幅信号をデルタシグマ変調するデルタシグマ変調器と、
    前記デルタシグマ変調器の出力信号と前記位相信号とを乗算してパルス信号を生成する乗算器と、
    を有する請求項1から4のいずれか1項記載の送信機。
  6. 前記デジタル送信機は、
    ベースバンド信号である2つの直交信号が入力され、前記2つの直交信号をデルタシグマ変調する2つのデルタシグマ変調器と、
    前記2つのデルタシグマ変調器の出力信号を所望の無線信号の周波数にアップコンバージョンする周波数コンバータと、
    前記周波数コンバータの出力信号を加算する加算器と、
    を有する請求項1から4のいずれか1項記載の送信機。
  7. 前記合成器は、
    前記デジタル送信機毎の出力信号が入力される複数の一次巻線、及び前記一次巻線に対応して設けられた複数の二次巻線が直列に接続されたトランスを有する請求項1から6のいずれか1項記載の送信機。
  8. 前記合成器は、
    前記デジタル送信機毎の出力信号が一端から入力され、他端が接続された複数の伝送線路を有する請求項1から6のいずれか1項記載の送信機。
  9. 前記伝送線路が、前記無線信号に含まれるキャリア周波数の1/4波長の長さで形成された請求項8記載の送信機。
  10. 前記合成器は、
    所望の無線信号の帯域を通過させる帯域通過フィルタを含む請求項1から9のいずれか1項記載の送信機。
JP2014535621A 2012-09-14 2013-09-17 送信機 Active JP6252478B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012202592 2012-09-14
JP2012202592 2012-09-14
PCT/JP2013/074994 WO2014042270A1 (ja) 2012-09-14 2013-09-17 送信機

Publications (2)

Publication Number Publication Date
JPWO2014042270A1 true JPWO2014042270A1 (ja) 2016-08-18
JP6252478B2 JP6252478B2 (ja) 2017-12-27

Family

ID=50278373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014535621A Active JP6252478B2 (ja) 2012-09-14 2013-09-17 送信機

Country Status (5)

Country Link
US (1) US20150263768A1 (ja)
EP (1) EP2897296B1 (ja)
JP (1) JP6252478B2 (ja)
CN (1) CN104620510A (ja)
WO (1) WO2014042270A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211325B2 (ja) 2013-07-18 2017-10-11 パナソニック株式会社 直交変調器
JP6344394B2 (ja) * 2013-09-18 2018-06-20 日本電気株式会社 送信機及びその制御方法
WO2016051710A1 (ja) * 2014-09-30 2016-04-07 日本電気株式会社 デジタル変調装置、及び、デジタル変調方法
WO2017037880A1 (ja) * 2015-09-01 2017-03-09 日本電気株式会社 Δς変調器、送信機及び積分器
US10574199B2 (en) 2015-11-11 2020-02-25 Nec Corporation Amplifier and transmitter, and transmission method
CN109196783B (zh) * 2018-04-12 2020-04-24 深圳市汇顶科技股份有限公司 具有低电压开关的多模式可配置的收发器及其配置方法
JP7272055B2 (ja) * 2019-03-28 2023-05-12 日本電気株式会社 送信機及び方法
WO2023081014A1 (en) * 2021-11-03 2023-05-11 Cirrus Logic International Semiconductor Ltd. Nonlinear feedforward correction in a multilevel output system
US11906993B2 (en) 2021-11-03 2024-02-20 Cirrus Logic Inc. Nonlinear feedforward correction in a multilevel output system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086611A (ja) * 2003-09-10 2005-03-31 Oki Electric Ind Co Ltd D級信号増幅回路
JP2006254307A (ja) * 2005-03-14 2006-09-21 Asahi Kasei Microsystems Kk デジタルスイッチングアンプ
JP2011091757A (ja) * 2009-10-26 2011-05-06 Nec Corp 増幅器、送信器および増幅方法
WO2011070952A1 (ja) * 2009-12-08 2011-06-16 日本電気株式会社 送信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201452B1 (en) * 1998-12-10 2001-03-13 Ericsson Inc. Systems and methods for converting a stream of complex numbers into a modulated radio power signal
JP2001265395A (ja) * 2000-03-17 2001-09-28 Sony Corp データ送出装置、データ送出方法
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
EP1161044B1 (en) * 2000-05-30 2006-11-15 Matsushita Electric Industrial Co., Ltd. Quadrature modulator
US6501405B1 (en) * 2000-06-13 2002-12-31 Ikanos Communication, Inc. Method and apparatus for digital to analog conversion with distortion calibration
EP1168632A1 (en) * 2000-06-28 2002-01-02 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Communication device with configurable sigma-delta modulator
US6587511B2 (en) * 2001-01-26 2003-07-01 Intel Corporation Radio frequency transmitter and methods thereof
US7136430B2 (en) * 2003-03-31 2006-11-14 Nortel Networks Limited Digital receiver and method
US7336753B2 (en) * 2003-06-26 2008-02-26 Marvell International Ltd. Transmitter
US7236753B2 (en) * 2003-12-29 2007-06-26 Intel Corporation Direct outphasing modulator
EP2353219B1 (en) * 2008-11-11 2018-05-02 Massachusetts Institute of Technology An asymmetric multilevel outphasing architecture for rf amplifiers
JP5347885B2 (ja) 2009-10-01 2013-11-20 日本電気株式会社 無線通信装置および無線通信方法
JP5360232B2 (ja) * 2009-12-21 2013-12-04 日本電気株式会社 Rf信号生成回路及び無線送信機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086611A (ja) * 2003-09-10 2005-03-31 Oki Electric Ind Co Ltd D級信号増幅回路
JP2006254307A (ja) * 2005-03-14 2006-09-21 Asahi Kasei Microsystems Kk デジタルスイッチングアンプ
JP2011091757A (ja) * 2009-10-26 2011-05-06 Nec Corp 増幅器、送信器および増幅方法
WO2011070952A1 (ja) * 2009-12-08 2011-06-16 日本電気株式会社 送信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TSAI-PI HUNG ET AL.: "Design of H-Bridge Class-D Power Amplifiers for Digital Pulse Modulation Transmitters", IEEE TRANS. MICROWAVE THEORY AND TECHNIQUES, vol. vol.55, NO.12, Dec.2007, JPN7013004061, December 2007 (2007-12-01), pages 2845 - 2855, ISSN: 0003631958 *

Also Published As

Publication number Publication date
EP2897296A1 (en) 2015-07-22
EP2897296B1 (en) 2019-05-08
JP6252478B2 (ja) 2017-12-27
EP2897296A4 (en) 2016-04-27
WO2014042270A1 (ja) 2014-03-20
US20150263768A1 (en) 2015-09-17
CN104620510A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
JP6252478B2 (ja) 送信機
US7013090B2 (en) Transmitting circuit apparatus and method
KR102492442B1 (ko) 단일 트랜지스터를 사용하여 lo 누설 및 이미지 제거를 검출하는 방법 및 장치
JP5609890B2 (ja) 送信装置
US9991904B2 (en) Digital modulation device, and digital modulation method
US7091778B2 (en) Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
US8803720B2 (en) RF-DAC cell and method for providing an RF output signal
US8055215B2 (en) Transmission circuit and communication device
JP6344394B2 (ja) 送信機及びその制御方法
JP5892162B2 (ja) デジタル変調器
JP6032203B2 (ja) Rf信号生成回路、及び送信機
JP2008259201A (ja) デジタル変調のためのシステム及び方法
US10298428B2 (en) Wireless transmission device and wireless transmission method
JP2009284174A (ja) 送信回路、電力制御方法およびコンピュータプログラム
Hori et al. A 1-bit digital transmitter system using a 20-Gbps quadruple-cascode class-D digital power amplifier with 45nm SOI CMOS
JP5584180B2 (ja) 直接rf変調送信器のサンプリングクロック周波数設定方法
US10574199B2 (en) Amplifier and transmitter, and transmission method
JP6801791B2 (ja) Rf信号生成装置およびrf信号生成方法
US9887705B2 (en) Delta-sigma modulator and modulation method, transmission device, and transmission method
KR102526312B1 (ko) 가변 출력 레벨을 이용한 초고주파 송신 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6252478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150