JP5584180B2 - 直接ｒｆ変調送信器のサンプリングクロック周波数設定方法 - Google Patents

Description

本発明は、直接ＲＦ変調送信器のサンプリングクロック周波数設定方法に関する。

現在、複数の無線通信規格や複数の周波数のバンドに対応することができる携帯型の通信端末装置（以下、本明細書では携帯端末と記す）がある。複数の規格に対応することをマルチモード対応といい、複数の周波数のバンドに対応することをマルチバンド対応という。
このようなマルチモードマルチバンド対応端末の送信に係る構成として、デジタルベースバンド信号をアナログ信号に変換（デジタル／アナログ変換）する際に、同時にＲＦ送信キャリア周波数への周波数変換も行い、デジタル信号から直接ＲＦ周波数に変調する送信器が近年知られている。このような送信器は、例えば、特許文献１に記載されている。

特許文献１に記載された送信器では、広く知られた電流制御型デジタル／アナログ変換回路におけるトランジスタの縦積み回路の一部に、ギルバートセルミキサに類似した構成のＲＦ周波数変換回路を組み込んでいる。このような構成によれば、デジタル／アナログ変換器とＲＦ周波数変換器、あるいはＲＦ変調器を独立した回路とし、デジタル／アナログ変換とＲＦ周波数変換とを複合化して同時に行うことができる。

特許文献１に記載された送信器は、デジタル／ＲＦ変換器（Digital to RF converter）、直接ＲＦ変換器（Direct RF converter）、あるいは、それらによって構成される直接ＲＦ変調送信器（Direct RF Modulation Transmitter）等と呼ばれることがある。このような構成を送信器に用いると、従来型の分離動作する送信器において必要とされる、デジタル／アナログ変換器とＲＦ周波数変換器との間のアナログベースバンドフィルタ回路を省略できる等の利点がある。

図３は、上記した直接ＲＦ変調送信器の構成を例示した図である。図３に示した直接ＲＦ変調送信器は、２つのデジタル／ＲＦ変換器（図中にＤＲＣと記す）１、２、２分周器３、整合回路４、パワーアンプ（図中にＰＡと記す）５、送受信切り換え器（図中にＤｕｐｌｅｘｅｒと記す）６とから構成される。
２分周器３には、周波数掛算用のＲＦ信号（以下、送信ローカルＲＦ信号と記す）Ｌｏｉｎ＋、送信ローカルＲＦ信号Ｌｏｉｎ＋の位相が反転された送信ローカルＲＦ信号Ｌｏｉｎ−が外部から供給されている。２分周器３は、送信ローカルＲＦ信号Ｌｏｉｎ＋、Ｌｏｉｎ−を入力し、９０度位相の異なる二対の差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−を生成し、デジタル／ＲＦ変換器１、２に各々出力する。

図３に示した例では、２分周器３によって０度と９０度との差動ローカル信号を生成するため、送信ローカルＲＦ信号Ｌｏｉｎ＋、Ｌｏｉｎ−の周波数は目的とする送信キャリア波の周波数の２倍になる。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−の周波数は送信キャリア波の周波数となる。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−と、ＴｘＬｏＱ＋、ＴｘＬｏＱ−との間には、９０度の位相差がある。

デジタル／ＲＦ変換器１、２には、いわゆるＩＱ直交変調器と同じ形式の位相関係で差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−と、ＴｘＬｏＱ＋、ＴｘＬｏＱ−が供給される。このことにより、直接ＲＦ変調送信器が構成される。すなわち、デジタル／ＲＦ変換器１には、Ｉ（In-Phase：同相）デジタルベースバンド信号（図中にＩＢＢＤＡＴＡと記す）が入力される。また、デジタル／ＲＦ変換器２には、Ｑ（Quadrature：直交）デジタルベースバンド信号（図中にＱＢＢＤＡＴＡと記す）が入力される。

また、デジタル／ＲＦ変換器１、２には、サンプリングクロック信号（図中にＣＬＫＢＢと記す）が入力される。デジタル／ＲＦ変換器１、２は、いずれもデジタル／アナログ変換機能とベースバンド信号をＲＦ信号に周波数変換する周波数掛算機能とを統合した機能を有する信号変換回路である。このような機能により、デジタル／ＲＦ変換器１は、サンプリングクロック信号、Ｉデジタルベースバンド信号、差動ローカル信号から出力差動信号を出力する。また、デジタル／ＲＦ変換器２は、サンプリングクロック信号、Ｑデジタルベースバンド信号、差動ローカル信号から出力差動信号を出力する。デジタル／ＲＦ変換器１、２から出力された出力差動信号は、加算され、その後、整合回路４を通して送信キャリア波をデジタルベースバンド信号で変調した信号（以下、送信キャリア波変調信号と記す）として出力される。

整合回路４は、送信キャリア波の周波数を中心周波数とするバンドパス型のゲイン特性を有する回路であり、容量素子やインダクタ素子等の受動素子で構成されている。なお、図３に示した直接ＲＦ変調送信器では、デジタル／ＲＦ変換器１、２が電流を出力することを想定していて、デジタル／ＲＦ変換器１が出力した出力差動信号と、デジタル／ＲＦ変換器２が出力した出力差動信号との加算は、信号経路を直接結合することによって実現される。

図４は、上記した特許文献１に記載されているデジタル／ＲＦ変換器１、２の構成を示した回路図である。デジタル／ＲＦ変換器１、２は、同じ構成を有している。このため、図４中にはデジタル／ＲＦ変換器１、２の構成にあたる部分を単に「ＤＲＣ」と示す。また、図４の説明においても、デジタル／ＲＦ変換器１、２を区別せず、単に「デジタル／ＲＦ変換器」と記す。

デジタル／ＲＦ変換器は、ＬＳＢ（Least Significant Bit）側の信号を処理するブロックと、ＭＳＢ（Most Significant Bit）側の信号を処理するブロックと、を備えている。ＬＳＢ側のブロックは、ユニットセルがバイナリで重み付けされた電流源２００、２０１、…２０ｋと、ギルバートセル型に配置されたローカル信号用スイッチ２２０、２２１、…２１ｋと、データ信号用スイッチ２４０、２４１、…２４ｋとで構成されている。

また、ＭＳＢ（Most Significant Bit）側のブロックは、同じ値に重み付けされた電流源２１０と、ギルバートセル型に配置されたローカル信号用スイッチ２３０とデータ信号用スイッチ２５０とが必要なビット分並列に接続された構成を有している。このような構成により、特許文献１に記載された直接ＲＦ変調送信器では、デジタル／アナログ変換と周波数掛算とを同時に行うことができる。なお、図４に示した例では、デジタル／ＲＦ変換器の外部に設けられた外部負荷によって全セルの電流出力が電圧変換されることとなっている。

図５は、デジタル／ＲＦ変換器、あるいは直接ＲＦ変換器と呼ばれる回路の一般的な動作を説明するための図である。このような回路には、ＲＦ信号、デジタルベースバンド信号が入力される。入力されたＲＦ信号は、デジタルベースバンド信号によって変調されて出力される。変調された信号は、デジタルベースバンド信号が切り替わるタイミングで送信キャリア波の位相を反転した信号となる。

ここで、直接ＲＦ変調送信器から出力される出力信号のノイズについて説明する。
直接ＲＦ変調送信器において、出力信号の送信キャリア波近傍のノイズフロアを決定する主要要因は、内部素子から発生する熱雑音やフリッカ雑音と、デジタル／アナログ変換過程で発生する量子化雑音である。デジタル／アナログ変換と周波数掛算を別個の回路ブロックで行う送信器では、デジタル／アナログ変換器の直後にアナログフィルタを設置することが可能である。このため、周波数変換後の信号に量子化ノイズはほとんど含まれない。

ところが、図４に示した従来のデジタル／ＲＦ変換器は、前記したように、デジタル／アナログ変換機能と周波数掛算機能とを統合した機能を有している。このため、デジタル／アナログ変換で生じた量子化雑音が、そのまま送信キャリア波近傍の雑音として出力される。このような従来のデジタル／ＲＦ変換器では、デジタル／アナログ変換における量子化雑音の発生を低く抑えることが必要である。

通常のデジタル／アナログ変換器がフルスケールの信号（希望波信号）を出力したとき、デジタル／アナログ変換で発生する量子化雑音量は、以下の式（１）によって表される。式（１）で示される量子化雑音量は、希望波信号のレベルを基準としたときのノイズ量であり、Ｂはビット数、ｆsはサンプリングクロック周波数を示している。

図４に示したデジタル／ＲＦ変換器がフルスケールの希望波信号を出力したときの量子化雑音量は、式（２）によって表される。式（２）で示した量子化雑音量は、図４に示したデジタル／ＲＦ変換器によってデジタル／アナログ変換された信号が周波数掛算され、高周波に周波数変換された場合の量子化雑音量である。

上記した式（１）、式（２）により、デジタル／アナログ変換器、あるいはデジタル／ＲＦ変換器のノイズを低減するためには、式（１）、（２）中のビット数Ｂの増加、もしくはサンプリングクロック周波数ｆsの増加が必要であることが分かる。ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路において、低い量子化雑音の実現を考えた場合、サンプリングクロック周波数を実現可能な最大周波数とし、ノイズの低減に不足する分はビット数の増加で補うことが必要になる。

図６は、図３に示した直接ＲＦ変調送信器に入力される、Ｉデジタルベースバンド信号、Ｑデジタルベースバンド信号、サンプリングクロック信号を生成する回路を示した図である。図６に示した回路は、サンプリングクロック信号を生成するＰＬＬ（Phase-Locked-Loop）回路９２、入力されたデジタルデータのレートｆs／ｎ０をデジタル／ＲＦ変換器のサンプリングクロック信号の周波数ｆsに変換するデジタルフィルタ（図中にＤＦＩＬと記す）９０、デジタルフィルタ９１、ＰＬＬ回路９２にて生成されるサンプリングクロック信号の周波数を設定するサンプリング周波数設定回路９３を備えている。サンプリングクロック信号の周波数は基本的に固定されていて、サンプリング周波数設定回路９３は、ＰＬＬ回路９２を、周波数が一定のサンプリングクロック信号を生成するように設定する。デジタルフィルタ９０、９１は、同様の構成を有している。

上記の構成において、デジタル／ＲＦ変換器に入力される信号のデータレートとサンプリングクロック信号の周波数ｆsは等しくなる。また、周波数変換レートｎ０は自然数である。また、マルチモードマルチバンド携帯端末において、ｎ０は、通信規格ごとに固定の値として設定されることが多く、送信キャリア波の周波数に応じてｎ０を変更しないのが一般的である。また、ｎ０の最小値は、所望の量子化ノイズフロアとデジタル／ＲＦ変換器のビット数との関係で決定される。

次に、直接ＲＦ変調送信器から出力される信号に含まれる、折り返し雑音について説明する。前記した量子化ノイズ、内部素子から発生する熱雑音やフリッカ雑音は広帯域に一様に分布するノイズである。これに対し、折り返し雑音は特定の周波数にのみ現れるノイズであり、局所的にノイズフロアを上昇させるものである。
直接ＲＦ変調送信器をＩＱ直交変調器の構成とした場合、折り返し雑音は、以下の式（３）で表される周波数と、式（４）で表される周波数とによって表される。式（３）、（４）において、ｉは折り返しの次数であり、ｆLOは送信キャリア波の周波数、ｆdataは入力ベースバンド信号の周波数である。ここで、Ｉ側のＤＦＩＬ９０とＱ側のＤＦＩＬ９１は同一の構成を有するものとする。

式（３）によって表される周波数に発生する折り返し雑音の振幅は、式（３）中に示した次数ｉと、図３に示した整合回路４のゲイン特性とによって決定する。絶対周波数ｆに出現した折り返し雑音の振幅は、式（５）によって表される。なお、式（５）で示した折り返し雑音は、希望波の振幅を基準として表されている。

式（５）中のｆは絶対周波数を表している。絶対周波数ｆを含む関数Ｘ（ｆ）は、図３に示した整合回路４とパワーアンプ５及び送受信切り換え器６のゲイン特性を現す。関数Ｘ（ｆ）は、整合回路４の入力から、パワーアンプ５を経由し、送受信切り換え器６の出力までのトータルのゲイン特性であって、このゲイン特性は、希望波出力を０ｄＢとしたとき、絶対周波数ｆにおける振幅成分の抑圧量（希望波周波数からの）を示している。

式（４）に示した周波数に発生する折り返し雑音の振幅は、式（５）によって表される。
無線規格では、他の通信周波数帯を使う通信への障害を防ぐため、周波数帯毎に異なる放射ノイズのレベルが規定されている。このため、直接ＲＦ変調送信器では、折り返し雑音の振幅を、放射ノイズが規定されたレベルを満たす範囲内にする必要がある。

式（５）によれば、折り返し雑音の振幅は次数ｉが小さいほど大きく、ｉ＝１で最大となる。折り返し雑音を小さくするためにはサンプリングクロック周波数ｆsを大きくするか、もしくは入力ベースバンド信号の周波数ｆdataを小さくする必要があることが分かる。周波数ｆdataは無線通信規格によって定義される、ベースバンド信号の信号帯域幅ｆ０により決定され、最大でｆdata＝ｆ０／２の周波数となる。一方、サンプリングクロック周波数ｆsは、直接ＲＦ変調送信器を半導体集積回路で作った場合、半導体プロセスにより制限される。広帯域なベースバンド信号の信号帯域幅をもつ通信規格においては、１次の折り返し雑音が最も厳しい要求を満たすことはほとんど不可能である。

以上の点により、従来技術の回路においては、ＬＳＩの出力とパワーアンプの間にＳＡＷ（Surface Acoustic Wave）フィルタなどの帯域制限フィルタが必要となることが多かった。

Ｐａｔｅｎｔ Ａｐｐｌｉｃａｔｉｏｎ Ｐｕｂｌｉｃａｔｉｏｎ ＵＳ ２００５／０１１１５７３ Ａ１

電子回路には、部品点数を削減することが要求されている。この要求に応えるためには、直接ＲＦ変調送信器においてＬＳＩ出力とパワーアンプ間のＳＡＷフィルタを設けないことが望ましい。しかしながら、ＳＡＷフィルタを設けないと、広帯域なベースバンド信号の信号帯域幅をもつ通信規格においては、放射レベルが規定を満たす直接ＲＦ変調送信器を構成することができないことが課題となっていた。

本発明は、上記の点に鑑みてなされたものであり、ＳＡＷフィルタを設けずとも、放射レベルが規定を満たす直接ＲＦ変調送信器のサンプリングクロック周波数設定方法を提供することを目的とする。

以上の目的を達成するため、本発明の直接ＲＦ変調送信器のサンプリングクロック周波数設定方法は、デジタルベースバンド入力信号（例えば図１に示したＩデジタルベースバンド信号、Ｑデジタルベースバンド信号）とＲＦ信号（例えば図１に示した差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−）とを入力し、前記デジタルベースバンド入力信号によって前記ＲＦ信号を変調して出力する直接ＲＦ変調変換部（例えば図１に示したデジタル／ＲＦ変換器１０５、１０６）と、前記直接ＲＦ変調変換部において前記デジタルベースバンド入力信号のデータレートを決定するサンプリングクロック信号を生成する信号生成回路（例えば図１に示したＰＬＬ回路１０２）と、前記信号生成回路によって生成される前記サンプリングクロック信号の周波数を、前記ＲＦ信号の周波数に対応して決定するサンプリングクロック周波数決定回路（例えば図１に示したサンプリングクロック周波数設定回路１０１）と、を含む直接ＲＦ変調送信器において実行される直接ＲＦ変調送信器のサンプリングクロック周波数設定方法であって、変調された前記ＲＦ信号において折り返し雑音が発生する周波数及び折り返し雑音の振幅を前記サンプリングクロック信号の周波数、前記デジタルベースバンド入力信号の周波数、及び前記ＲＦ信号の周波数に基づき算出するステップ（例えば図２に示したステップＳ２０４）と、算出された前記折り返し雑音が発生する周波数及び折り返し雑音の振幅を、予め設定されている条件と比較するステップ（例えば図２に示したステップＳ２０５）と、算出された前記折り返し雑音が発生する周波数及び折り返し雑音の振幅が前記予め設定されている条件を満たす場合、前記折り返し雑音が発生する周波数及び折り返し雑音の振幅の算出に使用されたサンプリングクロック信号の周波数を、前記信号生成回路が生成するサンプリングクロック信号の周波数に決定するステップ（ステップＳ２０５：Ｙｅｓ）と、算出された前記折り返し雑音が発生する周波数及び折り返し雑音の振幅が前記予め設定されている条件を満たさない場合、前記算出するステップを再度行うために、前記折り返し雑音が発生する周波数及び折り返し雑音の振幅の算出に使用されるサンプリングクロック信号の周波数を新たに設定するステップと（ステップＳ２０５：Ｎｏ、ステップＳ２０３）、を含むことを特徴とする。

また、本発明の直接ＲＦ変調送信器のサンプリングクロック周波数設定方法は、上記した発明において、前記直接ＲＦ変換部が、第１直接ＲＦ変換部（例えば図１に示したデジタル／ＲＦ変換器１０５）と、第２直接ＲＦ変換部（例えば図１に示したデジタル／ＲＦ変換器１０６）と、を含み、前記第１直接ＲＦ変換部の出力と、前記第２直接ＲＦ変換部の出力とを加算する加算部（例えば図１に示した結合部ｐ１、ｐ２）と、をさらに含み、前記第1直接ＲＦ変換部は、同相デジタルベースバンド入力信号（例えば図１に示したＩデジタルベースバンド信号）及び第１ＲＦ信号（例えば図１に示した差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−）を入力し、前記同相デジタルベースバンド入力信号によって前記第１ＲＦ信号を変調して第1出力信号として出力し、前記第２直接ＲＦ変換部は、直交デジタルベースバンド入力信号（例えば図１に示したＱデジタルベースバンド信号）及び前記第１ＲＦ信号と位相が９０度相違する第２ＲＦ信号（例えば図１に示した差動ローカル信号ＴｘＬｏＱ＋、ＴｘＬｏＱ−）を入力し、前記直交デジタルベースバンド入力信号によって前記第２ＲＦ信号を変調して第２出力信号として出力し、前記加算部は、前記第1直接ＲＦ変換器から出力される前記第1出力信号と、前記第２直接ＲＦ変換器から出力される前記第２出力信号と、を加算して出力することが望ましい。

また、本発明の直接ＲＦ変調送信器のサンプリングクロック周波数設定方法は、上記した発明において、前記変調された前記ＲＦ信号において折り返し雑音が発生する周波数及び折り返し雑音の振幅を算出するステップは、前記サンプリングクロック信号の周波数を、前記直接ＲＦ変調送信器から出力される送信キャリア波の周波数の設定値毎に算出することが望ましい。

本発明は、サンプリングクロック信号の周波数ｆsを、設定される送信キャリア波の周波数毎に、折り返し雑音が発生する周波数及び折り返し雑音の振幅が規格を満たすように適切に設定することができる。このため、アナログ／デジタル変換で発生する折り返し信号起因の折り返し雑音の周波数を制御することで、要求される送信器からの放射される信号が、放射レベル規定を満たす直接ＲＦ変調送信器、直接ＲＦ変調送信器のサンプリングクロック周波数設定方法を実現できる。

本発明の一実施形態の直接ＲＦ変調送信器を説明するための図である。 図１に示したサンプリングクロック周波数設定回路において実行されるサンプリングクロック信号の周波数を設定する方法を説明するためのフローチャートである。 従来の直接ＲＦ変調送信器の構成を例示した図である。 従来のデジタル／ＲＦ変換器の構成を示した回路図である。 デジタル／ＲＦ変換器、あるいは直接ＲＦ変換器の一般的な動作を説明するための図である。 従来のＩデジタルベースバンド信号、Ｑデジタルベースバンド信号、サンプリングクロック信号を生成する回路を示した図である。

以下、本発明の直接ＲＦ変調送信器、この直接ＲＦ変調送信器において実行されるサンプリングクロック信号の周波数（以下、サンプリングクロック周波数と記す）の設定方法の一実施形態について説明する。
（直接ＲＦ変調送信器）
図１は、本実施形態の直接ＲＦ変調送信器を説明するための図である。本実施形態の直接ＲＦ変調送信器は、Ｉデジタルベースバンド信号、Ｑデジタルベースバンド信号、サンプリングクロック信号を生成する回路１１１と、Ｉデジタルベースバンド信号、Ｑデジタルベースバンド信号、サンプリングクロック信号に基づいて送信キャリア波変調信号を生成する回路１１２とに分けられる。なお、回路１１２は、図３に示した直接ＲＦ変調送信器と同様の構成を有している。

回路１１１は、ＤＲＣ１０５、１０６におけるＩデジタルベースバンド信号、Ｑデジタルベースバンド信号のデータレート（以下、単にレートと記す）を決定するサンプリングクロック信号を生成するＰＬＬ（Phase-Locked-Loop）回路１０２と、Ｉデジタルベースバンド信号を入力し、入力されたＩデジタルベースバンド信号（ＩＢＢＤＡＴＡ０）のレートｆs／ｎ０を変換してＩデジタルベースバンド信号（ＩＢＢＤＡＴＡ）を生成するＤＦＩＬ（デジタルフィルタ）１０３と、Ｑデジタルベースバンド信号を入力し、入力されたＱデジタルベースバンド信号（ＱＢＢＤＡＴＡ０）のレートｆs／ｎ０を変換してＱデジタルベースバンド信号（ＱＢＢＤＡＴＡ）を生成するＤＦＩＬ１０４と、を含んでいる。

ＤＦＩＬ１０３、１０４は、同様の構成を有している。ＤＦＩＬ１０３は、Ｉデジタルベースバンド信号の周波数をサンプリングクロック信号の周波数に変換する。ＤＦＩＬ１０４は、Ｑデジタルベースバンド信号の周波数をサンプリングクロック信号の周波数に変換する。
さらに、回路１１１は、ＰＬＬ回路１０２が生成するサンプリングクロック信号の周波数を設定するサンプリングクロック周波数設定回路１０１を備えている。サンプリングクロック周波数設定回路１０１については、後に詳述するものとする。

回路１１２は、Ｉデジタルベースバンド信号と、サンプリングクロック信号とを入力して信号変換するデジタル／ＲＦ変換器（Digital to RF Converter:図中にＤＲＣと記す）１０５と、Ｑデジタルベースバンド信号と、サンプリングクロック信号とを入力して信号変換するデジタル／ＲＦ変換器１０６と、を備えている。デジタル／ＲＦ変換器１０５、１０６は、同様の構成を有している。

さらに、回路１１２は、デジタル／ＲＦ変換器１０５、１０６に差動ローカル信号を出力する２分周器１０７、デジタル／ＲＦ変換器１０５、１０６から出力された後に加算された信号を濾波する整合回路１０８、整合回路１０８から出力された信号を増幅するパワーアンプ（図中にＰＡと記す）１０９と、直接ＲＦ変調送信器の送受信を切り替える送受信切り換え器１１０と、を備えている。２分周器１０７には、周波数掛算用の送信ローカルＲＦ信号Ｌｏｉｎ＋、送信ローカルＲＦ信号Ｌｏｉｎ＋の位相が反転された（位相差が１８０度）送信ローカルＲＦ信号Ｌｏｉｎ−が外部から供給されている。２分周器１０７は、送信ローカルＲＦ信号Ｌｏｉｎ＋、Ｌｏｉｎ−から９０度位相の異なる二対の差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−と、ＴｘＬｏＱ＋、ＴｘＬｏＱ−とを生成し、デジタル／ＲＦ変換器１０５、１０６に出力する。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−は、ＲＦ信号である。

２分周器１０７によって０度と９０度との差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−を生成するためには、送信ローカルＲＦ信号Ｌｏｉｎ＋、Ｌｏｉｎ−の周波数を、目的とする送信キャリア波の周波数の２倍とする。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−の周波数は、送信キャリア波の周波数と等しくなる。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＱ＋との間には、９０度の位相差がある。また、差動ローカル信号ＴｘＬｏＩ−、ＴｘＬｏＱ−の間には、９０度の位相差がある。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−の間には１８０度の位相差があり、差動ローカル信号ＴｘＬｏＱ＋、ＴｘＬｏＱ−の間には１８０度の位相差がある。

差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−は、デジタル／ＲＦ変換器１０５に出力され、ＴｘＬｏＱ＋、ＴｘＬｏＱ−は、デジタル／ＲＦ変換器１０６に出力される。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−と、ＴｘＬｏＱ＋、ＴｘＬｏＱ−の位相関係は、いわゆるＩＱ直交変調器と同じ形式の位相関係である。
デジタル／ＲＦ変換器１０５は、差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−によってＩデジタルベースバンド信号をアナログ信号に変換するとともに、ＲＦ信号に周波数変換する。このような処理により、ＲＦ信号である差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−はＩデジタルベースバンド信号によって変調され、差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−にはＩデジタルベースバンド信号のデータが付加される。デジタル／ＲＦ変換器１０６は、差動ローカル信号ＴｘＬｏＱ＋、ＴｘＬｏＱ−によってＱデジタルベースバンド信号をアナログ信号に変換するとともに、ＲＦ信号に周波数変換する。このような処理により、ＲＦ信号である差動ローカル信号ＴｘＬｏＱ＋、ＴｘＬｏＱ−はＱデジタルベースバンド信号によって変調され、差動ローカル信号ＴｘＬｏＱ＋、ＴｘＬｏＱ−にはＱデジタルベースバンド信号のデータが付加される。

このようなデジタル／ＲＦ変換器１０５、１０６は、デジタル／アナログ変換機能とベースバンド信号をＲＦ信号に周波数変換する周波数掛算機能とを統合した機能を有する信号変換回路であると言える。そして、このことにより、図１に示した構成は、直接ＲＦ変調送信器として機能する。
デジタル／ＲＦ変換器１０５、１０６から出力された出力差動信号は、加算される。本実施形態の直接ＲＦ変調送信器では、デジタル／ＲＦ変換器１０５、１０６が電流を出力することを想定している。デジタル／ＲＦ変換器１０５が出力した出力差動信号と、デジタル／ＲＦ変換器１０６が出力した出力差動信号との加算は、出力差動信号の信号経路を直接結合することによって実現される。したがって、本実施形態では、結合部ｐ１、ｐ２が出力差動信号の加算部となる。

整合回路１０８は、容量素子やインダクタ素子等の受動素子で構成されている。前後に配置されたデジタル／ＲＦ変調器１０５、１０６、パワーアンプ１０６とのインピーダンス整合のための回路であり、送信キャリア波の周波数を中心周波数とするバンドパス型のゲイン特性を有している。加算後の信号は、整合回路１０８によって濾波され、パワーアンプ１０９によって増幅される。そして、送受信切り換え器１１０の切り替えにより、送信キャリア波変調信号として出力される。

上記の構成において、デジタル／ＲＦ変換器１０５、１０６に入力されるＩデジタルベースバンド信号及びＱデジタルベースバンド信号のデータレートと、サンプリングクロック信号の周波数ｆsは等しくなる。また、Ｉデジタルベースバンド信号及びＱデジタルベースバンド信号の周波数変換レートｎ０は自然数である。
また、マルチモードマルチバンド携帯端末において、ｎ０は、通信規格ごとに固定の値として設定されることが多い。このため、送信キャリア波の周波数に応じてｎ０を変更しないのが一般的である。また、ｎ０の最小値は、所望の量子化ノイズフロアとデジタル／ＲＦ変換器１０５、１０６のビット数との関係で決定される。

（サンプリングクロック周波数設定方法）
図２は、サンプリングクロック周波数設定回路１０１において実行されるサンプリングクロック周波数設定方法を説明するためのフローチャートである。図２に示したフローチャートでは、図１に示した整合回路１０８でのゲイン特性、パワーアンプ１０９でのゲイン特性、送受信切り換え器１１０でのゲイン特性は、全周波数帯で既知であるとする。

サンプリングクロック周波数設定回路１０１は、Ｉデジタルベースバンド信号、Ｑデジタルベースバンド信号が、目的とする送信キャリア波の周波数に対応して選択されるように、サンプリングクロック信号の周波数を、送信キャリア波変調信号において折り返し雑音が発生する周波数及び折り返し雑音の振幅に基づいて決定する。このため、本実施形態では、先ず、サンプリングクロック周波数ｆs０、送信キャリア波の周波数ｆlo、入力ベースバンド信号の周波数ｆdataを設定する（ステップＳ２０１）。サンプリングクロック周波数ｆs０は、サンプリングクロック周波数ｆsの初期値であって、以降、初期サンプリングクロック周波数とも記す。前記したように、ｆ０は、ベースバンド信号の信号帯域幅であり、信号レートとも呼ばれる。信号帯域幅ｆ０は、通信規格で定められている。本実施形態では、直接ＲＦ変調送信器から出力された信号を受信する受信機においてのデータ復調を考慮し、ｆs０を、ｆ０を自然数ｎ倍したものとする。また、ｎの最小値は、所望の量子化ノイズに依存し、図２中にｎ_ｍｉｎとして示す。
周波数ｆLOは、目的とする送信キャリア波の周波数に等しい。ｆdataは、通信規格（例えばＷＣＤＭＡ）により決定される。

次に、サンプリングクロック周波数設定回路１０１は、前記した式（３）、式（４）から折り返し雑音の発生する周波数を計算し、式（５）から折り返し雑音の振幅を計算する（ステップＳ２０４）。この計算にあたっては、予め保存されているゲイン情報（関数Ｘ（ｆ）によって表される）が使用される（ステップＳ２０２）。そして、サンプリングクロック周波数設定回路１０１は、計算された折り返し雑音の周波数及びその振幅が通信規格にて周波数帯毎に規定された放射レベル規定の値を満たしているかどうか判定する（ステップＳ２０５）。

ステップＳ２０５において、計算された折り返し雑音の周波数及びその振幅が通信規格を満たしていれば、ｆs＝ｆ０×ｎ_ｍｉｎが最終的なサンプリングクロック周波数となる（ステップＳ２０５：Ｙｅｓ）。一方、放射レベル規格を満たせなかった場合（ステップＳ２０５：Ｎｏ）、新たなサンプリングクロック周波数ｆs＝ｆ０×（ｎ（＝ｎ＋１））を設定する。そして、再び前記した式（３）から式（５）を用いて折り返し雑音が発生する周波数及びその振幅を計算する（ステップＳ２０３）。このように、本実施形態は、折り返し雑音の周波数及び振幅が通信規格を満たすまでサンプリングクロック周波数を繰返し計算し、折り返し雑音の周波数及び振幅が通信規格を満たす最小のサンプリングクロック周波数（以下、最適なサンプリングクロック周波数と記す）を設定する。

ここで最適なサンプリングクロック周波数ｆsが設定されると、デジタル／ＲＦ変換器１０５、１０６の前段に各々接続されるＤＦＩＬ１０３、１０４で実行されるサンプルレート変換の比ｎが決定する。
また、式（３）、（４）中に示した次数ｉは、送信キャリアの周波数ｆLOとサンプリングクロック周波数ｆsの関係と、通信規格で放射レベル規定が存在する周波数範囲と、によって決定される。例えば、サンプリングクロック周波数ｆs＝５００ＭＨｚ、送信キャリアの周波数ｆLO＝２０００ＭＨｚのとき、ｉを２０次まで考慮とすると、周波数範囲としてＤＣ〜８ＧＨｚまで考慮したことになる。したがって、ｉ＝１〜２０の全ての場合について、サンプリングクロック周波数ｆsが変更される度に、式（３）、式（４）から折り返し雑音の発生する周波数を計算し、式（５）から各周波数における折り返し雑音の振幅を計算する。

なお、以上説明した実施形態において、サンプリングクロック周波数の探索をｎ＝ｎ_ｍｉｎから行うのは、ＤＦＩＬ１０３、１０４のサンプリングクロック周波数ｆsが高速であるほど、ＤＦＩＬ１０３、１０４で消費される電力が大きくなるため、サンプリングクロック周波数ｆsは小さい方が望ましいためである。
本実施形態は、図２のフローチャートで示したサンプリングクロック周波数設定方法を、通信規格で定められた全ての送信キャリア波の周波数ｆLOの設定値に対して行うことで、周波数ｆLO毎に、発生する折り返し雑音が放射レベル規定を満たす、適正かつ固有のサンプリングクロック周波数ｆsが選択できる。そのためＬＳＩ出力とパワーアンプ間のＳＡＷフィルタが不要になる。

また、本実施形態のサンプリングクロック周波数設定方法は、送信キャリア波が設定される毎に直接ＲＦ変調送信器においてサンプリングクロック周波数を算出するようにしてもよい。また、通信規格で定められた全ての送信キャリア波について最適なサンプリングクロック周波数を予め算出しておき、算出されたサンプリングクロック周波数をサンプリングクロック周波数設定回路１０１に保存しておくようにしてもよい。そして、送信キャリア波が設定されたとき、サンプリングクロック周波数設定回路１０１が送信キャリア波に対応するサンプリングクロック周波数を読み出して、ＰＬＬ１０２に出力するようにしてもよい。

本発明は、直接ＲＦ変調送信器全般に適用することができ、特に部品点数を削減することが要求される直接ＲＦ変調送信器に好適である。

１０１ サンプリングクロック周波数設定回路
１０２ ＰＬＬ回路
１０３、１０４ ＤＦＩＬ
１０５、１０６ デジタル／ＲＦ変換器
１０７ ２分周器
１０８ 整合回路
１０９ パワーアンプ
１１１、１１２ 回路

Claims (3)

1. デジタルベースバンド入力信号とＲＦ信号とを入力し、前記デジタルベースバンド入力信号によって前記ＲＦ信号を変調して出力する直接ＲＦ変調変換部と、前記直接ＲＦ変調変換部において前記デジタルベースバンド入力信号のデータレートを決定するサンプリングクロック信号を生成する信号生成回路と、前記信号生成回路によって生成される前記サンプリングクロック信号の周波数を前記ＲＦ信号の周波数に対応して決定するサンプリングクロック周波数決定回路と、を含む直接ＲＦ変調送信器において実行される直接ＲＦ変調送信器のサンプリングクロック周波数設定方法であって、
   変調された前記ＲＦ信号において折り返し雑音が発生する周波数及び折り返し雑音の振幅を前記サンプリングクロック信号の周波数、前記デジタルベースバンド入力信号の周波数、及び前記ＲＦ信号の周波数に基づき算出するステップと、
   算出された前記折り返し雑音が発生する周波数及び折り返し雑音の振幅を、予め設定されている条件と比較するステップと、
   算出された前記折り返し雑音が発生する周波数及び折り返し雑音の振幅が前記予め設定されている条件を満たす場合、前記折り返し雑音が発生する周波数及び折り返し雑音の振幅の算出に使用されたサンプリングクロック信号の周波数を、前記信号生成回路が生成するサンプリングクロック信号の周波数に決定するステップと、
   算出された前記折り返し雑音が発生する周波数及び折り返し雑音の振幅が前記予め設定されている条件を満たさない場合、前記算出するステップを再度行うために、前記折り返し雑音が発生する周波数及び折り返し雑音の振幅の算出に使用されるサンプリングクロック信号の周波数を新たに設定するステップと、
   を含むことを特徴とする直接ＲＦ変調送信器のサンプリングクロック周波数設定方法。
2. 前記直接ＲＦ変換部が、第１直接ＲＦ変換部と、第２直接ＲＦ変換部と、を含み、
   前記第１直接ＲＦ変換部の出力と、前記第２直接ＲＦ変換部の出力とを加算する加算部と、をさらに含み、
   前記第1直接ＲＦ変換部は、同相デジタルベースバンド入力信号及び第１ＲＦ信号を入力し、前記同相デジタルベースバンド入力信号によって前記第１ＲＦ信号を変調して第1出力信号として出力し、
   前記第２直接ＲＦ変換部は、直交デジタルベースバンド入力信号及び前記第１ＲＦ信号と位相が９０度相違する第２ＲＦ信号を入力し、前記直交デジタルベースバンド入力信号によって前記第２ＲＦ信号を変調して第２出力信号として出力し、
   前記加算部は、前記第1直接ＲＦ変換器から出力される前記第1出力信号と、前記第２直接ＲＦ変換器から出力される前記第２出力信号と、を加算して出力することを特徴とする請求項１に記載の直接ＲＦ変調送信器のサンプリングクロック周波数設定方法。
3. 前記変調された前記ＲＦ信号において折り返し雑音が発生する周波数及び折り返し雑音の振幅を算出するステップは、前記サンプリングクロック信号の周波数を、前記直接ＲＦ変調送信器から出力される送信キャリア波の周波数の設定値毎に算出することを特徴とする請求項１または２に記載の直接ＲＦ変調送信器のサンプリングクロック周波数設定方法。

Images