KR100193329B1 - 변조기, 간접 변조형 변조기 및 주파수 체배기 - Google Patents

변조기, 간접 변조형 변조기 및 주파수 체배기 Download PDF

Info

Publication number
KR100193329B1
KR100193329B1 KR1019960033133A KR19960033133A KR100193329B1 KR 100193329 B1 KR100193329 B1 KR 100193329B1 KR 1019960033133 A KR1019960033133 A KR 1019960033133A KR 19960033133 A KR19960033133 A KR 19960033133A KR 100193329 B1 KR100193329 B1 KR 100193329B1
Authority
KR
South Korea
Prior art keywords
signal
output
carrier
modulator
frequency multiplier
Prior art date
Application number
KR1019960033133A
Other languages
English (en)
Other versions
KR970018986A (ko
Inventor
료타 후지이
마사히로 츠카하라
모리아키 미즈노
미노루 다카기
Original Assignee
아끼구사 나오유끼
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시키가이샤 filed Critical 아끼구사 나오유끼
Publication of KR970018986A publication Critical patent/KR970018986A/ko
Application granted granted Critical
Publication of KR100193329B1 publication Critical patent/KR100193329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/10—Angle modulation by means of variable impedance
    • H03C3/12—Angle modulation by means of variable impedance by means of a variable reactive element
    • H03C3/22—Angle modulation by means of variable impedance by means of a variable reactive element the element being a semiconductor diode, e.g. varicap diode
    • H03C3/222—Angle modulation by means of variable impedance by means of a variable reactive element the element being a semiconductor diode, e.g. varicap diode using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0058—Quadrature arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0066—Reduction of carrier leakage or the suppression of the carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplitude Modulation (AREA)

Abstract

위상 시프터로부터 출력되는 캐리어의 위상에 관계 없이, 캐리어 누설을 억제할 수 있는 변조기를 제공한다.
변조기(21)는 주파수 체배기(22), 위상 시프터(23) 및 직교 변조기(24)를 구비한다. 주파수 체배기(22)는 상보 캐리어(LO, LOX)의 주파수를 2 체배한 상보 신호(2LO, 2LOX)를 출력한다. 위상 시프터(23)는 출력 신호(2LO, 2LOX)를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어(LO0, LO90, LO180, LO270)를 출력한다. 직교 변조기(24)는 기저 대역 신호(I, Q)와 캐리어(LO0, LO90, LO180, LO270)를 입력하고, 기저 대역 신호(I, Q)에 기초하여 캐리어(LO0, LO90, LO180, LO270)를 변조한 신호(MF)를 출력한다.

Description

변조기, 간접 변조형 변조기 및 주파수 체배기
본 발명은 디지탈 이동체 통신기에 사용되는 변조기에 관한 것이다. 근래, 디지탈 이동체 통신기에는 다양한 응용이 준비되어 있지만, 그 핵심이 되는 변조기에 있어서, 정밀하게 변조를 행하기 위해서는 캐리어 누설을 억제할 필요가 있다.
제26도는 종래의 디지탈 이동체 통신기에 이용되는 변조기(11)를 도시한다. 변조기(11)는 직교 변조 방식으로, 주파수 체배기(12), 플립플롭으로 이루어진 위상 시프터(13) 및 직교 변조기(14)를 구비한다.
주파수 체배기(12)는 제28도에 도시된 캐리어(LO)를 입력하여 캐리어(LO)의 주파수를 2 체배한 신호(2LO)를 위상 시프터(13)에 출력한다. 위상 시프터(13)는 신호(2LO)의 주파수를 1/2 로 분주함으로써, 서로 90°씩 위상차가 있는 캐리어(LOo, LO90, LO180, LO270)를 직교 변조기(14)에 출력한다. 캐리어(LOo, LO180)는 서로 상보가 되며, 캐리어(LO90, LO270)는 서로 상보가 된다. 또, 첨자는 상대 각도를 나타낸다.
직교 변조기(14)는 한쌍의 변조용 믹서(15, 16)가 가산 회로(17)를 구비한다. 변조용 믹서(15)는 기저 대역 신호(I)와 캐리어(LOo, LO180)를 곱셈함으로써, 캐리어(LOo, LO180)와 기저 대역 신호(I)를 합성한 변조 신호를 출력한다.
변조용 믹서(16)는 기저 대역 신호(Q)와 캐리어(LO90,LO270)를 곱셈함으로써, 캐리어(LO90, LO270)와 기저 대역 신호(Q)를 합성한 변조 신호를 출력한다.
가산 회로(17)는 양 변조용 믹서(15, 16)의 출력 신호를 가산하여 출력 신호(MF)를 출력한다.
그런데, 제27도는 일반적인 변조기의 출력 신호(MF)의 SSB(single sideba nd) 스펙트럼 파형을 도시한다.
캐리어(LO)의 주파수에 있어서 캐리어 누설(CL)이 나타나고, 캐리어(LO)의 주파수 보다도 기저 대역 신호(I, Q)의 주파수만큼 높은 주파수에 있어서 변조 신호(Pout)가 나타난다.
또, 캐리어(LO)의 주파수보다도 기저 대역 신호(I, Q)의 주파수만큼 낮은 주파수에 있어서 이미지·리젝션(IR)이 나타난다. 이미지·리젝션(IR)은 직교 변조기의 내부 회로(I측, Q측)의 대칭성과 위상 시프터의 성능을 나타낸다.
상기한 바와 같이 구성된 변조기(11)에서는 위상 시프터(13)는 주파수 체배기(12)의 출력 신호(2LO)에 기초하여 4 개의 캐리어(LOo, LO90, LO180, LO270)의 위상차를 만들어 내고 있다. 그 때문에, 캐리어(LO)의 위상과 캐리어(LO0)의 위상 사이의 관계에는 두가지 경우가 있다. 첫번째는 제28도에 도시된 바와 같이, 캐리어(LO)의 상승에 대하여 캐리어(LO0)가 상승하는 경우이다. 두번째는 제30도에 도시된 바와 같이, 캐리어(LO)의 하강에 대하여 캐리어(LO0)가 상승하는 경우이다. 따라서, 캐리어(LO)의 위상과 캐리어(LO0)의 위상이 동상이 될지, 역상이 될지는 결정되지 않는다.
제28도에 도시된 바와 같이, 캐리어(LO)의 위상과 캐리어(LO0)의 위상이 동상이 되는 경우에는 제29도의 SSB 스펙트럼 파형에 도시된 바와 같이, 출력 신호(MF)의 캐리어 누설(CL)의 전력 레벨은 작아지고, 변조기(11)는 양호한 모드로 동작한다.
그러나, 제30도에 도시된 바와 같이, 캐리어(LO)의 위상과 캐리어(LO0)의 위상이 역상이 되는 경우에는 제31도의 SSB 스펙트럼 파형에 도시된 바와 같이, 출력 신호(MF)의 캐리어 누설(CL)의 전력 레벨은 커지며, 변조기(11)의 동작 모드는 악화한다.
또한, 제32도는 종래의 별도의 변조기(21)를 도시한다. 이 변조기(21)도 직교 변조 방식으로서, 주파수 체배기(22), 플립플롭으로 이루어진 위상 시프터(23) 및 상기와 같은 직교 변조기(14)를 구비한다.
주파수 체배기(22)는 제28도에 도시된 캐리어(LO)를 입력하여 캐리어(LO)의 주파수를 2 체배한 상보 신호(2LO, 2LOX)를 위상 시프터(23)로 출력한다. 위상 시프터(23)는 신호(2LO, 2LOX)의 주파수를 1/2 로 분주함으로써, 서로 90°씩 위상차가 있는 캐리어(LO0, LO90, LO180, LO270)를 상기 직교 변조기(14)로 출력한다.
변조기(21)에 있어서도 캐리어(LO)의 위상과 캐리어(LO0)의 위상이 동상이 될지, 역상이 될지는 결정되지 않는다. 따라서, 캐리어(LO)의 위상과 캐리어(LO0)의 위상이 역상이 되는 경우에는 상기 변조기(11)와 같이 출력 신호(MF)의 캐리어 누설(CL)의 전력 레벨은 커지며, 변조기(21)의 동작 모드는 악화한다.
상기의 목적을 달성하기 위하여, 청구항 1 의 발명은 캐리어의 주파수를 2 체배한 상보 신호를 출력하는 주파수 체배기와, 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 입력 신호와 위상 시프터로부터 출력되는 캐리어를 입력하여 해당 입력 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한 변조기에 있어서, 주파수 체배기의 입력부를 차동으로 하고, 해당 차동 입력부에는 상보 캐리어를 입력하였다.
청구항 2 의 발명은 직교 변조기의 출력부를 차동으로 하였다.
청구항 3 의 발명은 주파수 체배기의 입력부를 차동으로 하고, 해당 차동 입력부에는 상보 캐리어를 입력하며, 직교 변조기의 출력부를 차동으로 하였다.
청구항 4 의 발명은 청구항 2 에 기재한 변조기와, 변조기의 출력 신호와 제 2 캐리어를 입력하고, 제 2 캐리어와 변조기의 출력 신호를 합성한 신호를 출력하는 송신 믹서를 구비한 간접 변조형 변조기에 있어서, 변조기와 송신 믹서를 차동 결합하는 동시에, 송신 믹서의 출력부를 차동으로 하였다.
청구항 5 의 발명은 청구항 3 에 기재한 변조기와, 변조기의 출력 신호와 제 2 캐리어를 입력하고, 제 2 캐리어와 변조기의 출력 신호를 합성한 신호를 출력하는 송신 믹서를 구비한 간접 변조형 변조기에 있어서, 변조기와 송신 믹서를 차동 결합하는 동시에, 송신 믹서의 출력부를 차동으로 하였다.
청구항 6 의 발명은 입력된 전압 신호의 주파수를 2 체배한 신호를 출력하기 위한 주파수 체배기로서, 전압 신호를 위상차가 서로 90°가 되는 제 1 및 제 2 신호로 변환하는 신호 변환 회로와, 제 1 신호에 기초하여 동작하는 한쌍의 제 1 차동 회로와, 제 2 신호에 기초하여 한쌍의 제 1 차동 회로를 교대로 활성화하기 위한 제 2 차동 회로를 가지며, 제 1 신호와 제 2 신호를 곱셈함으로써 전압 신호의 주파수를 2 체배한 신호를 출력하는 아날로그 승산기를 설치하였다.
청구항 7 의 발명은 신호 변환 회로를, 전압 신호를 제 1 신호로서 출력하는 동시에, 전압 신호를 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호로 변환하여 제 2 신호로서 출력하는 것으로 하였다.
청구항 8 의 발명은 신호 변환 회로를, 전압 신호를 입력하는 다이오드와, 다이오드와 제 2 차동 회로사이에 접속되며, 또한, 다이오드로부터 출력되는 전압 신호를 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호로 변환하기 위한 콘덴서를 구비하는 것으로 하였다.
청구항 9 의 발명은 전압 신호는 상보 신호로서, 신호 변환 회로는 상보의 전압 신호를 해당 상보의 전압 신호보다도 위상이 각각 진행한 상보의 전류 신호로 변환하고, 각 제 1 차동 회로에는 제 1 신호로서 상보의 전압 신호를 입력하며, 제 2 차동 회로에는 제 2 신호로서 상보의 전류 신호를 입력하였다.
청구항 10 의 발명은 신호 변환 회로가 상보의 전압 신호를 각각 입력하는 2 개의 다이오드와 2 개의 다이오드와 제 2 차동 회로의 2 개의 입력부 사이에 접속되며, 또한, 각 다이오드로부터 출력되는 전압 신호를 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호로 변환하기 위한 2 개의 콘덴서를 구비하는 것으로 하였다.
청구항 11 의 발명은 다이오드를 에미터 폴로워 회로로 하였다.
청구항 12 및 13 의 발명은 다이오드의 출력 임피던스를 조정하기 위한 조정 회로를 설치하였다.
청구항 14 의 발명은 청구항 6 내지 10 중 어느 한 항에 기재한 주파수 체배기와, 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 변조용 신호와 위상 시프터의 캐리어를 입력하여 해당 변조용 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한다.
청구항 15 의 발명은 청구항 11 에 기재한 주파수 체배기와, 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 변조용 신호와 위상 시프터의 캐리어를 입력하여 해당 변조용 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한다.
청구항 16 의 발명은 청구항 12 에 기재한 주파수 체배기와, 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 변조용 신호와 위상 시프터의 캐리어를 입력하여 해당 변조용 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한다.
청구항 17 의 발명은 청구항 13 에 기재한 주파수 체배기와, 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 변조용 신호와 위상 시프터의 캐리어를 입력하여 해당 변조용 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한다.
제1도는 제 1 형태의 변조기를 도시하는 회로도.
제2도는 제1도의 주파수 체배기의 원리를 도시하는 회로도.
제3도는 제1도의 위상 시프터를 도시하는 회로도.
제4도는 제1도의 변조용 믹서를 도시하는 회로도.
제5도는 제1도의 가산 회로를 도시하는 회로도.
제6도는 제1도의 변조기의 작용을 도시하는 각 파형도.
제7도는 제1도의 변조기의 출력의 SSB 스펙트럼 파형도.
제8도는 제 2 형태의 변조기를 도시하는 회로도.
제9도는 제8도의 변조용 믹서를 도시하는 회로도.
제10도는 제8도의 가산 회로를 도시하는 회로도.
제11도는 제 3 형태의 변조기를 도시하는 회로도.
제12도는 제11도의 주파수 체배기의 원리를 도시하는 회로도.
제13도는 제11도의 가산 회로를 도시하는 회로도.
제14도는 제 4 형태의 주파수 체배기의 원리를 도시하는 회로도.
제15도는 제 5 형태의 간접 변조형 변조기를 도시하는 회로도.
제16도는 제 6 형태의 디지탈 휴대 전화의 프런트 종류부의 회로도.
제17도는 제 7 형태의 디지탈 휴대 전화의 프런트 종류부의 회로도.
제18도는 제 8 형태의 변조기를 도시하는 회로도.
제19도는 제18도의 주파수 체배기를 도시하는 회로도.
제20도는 제 9 형태의 주파수 체배기의 원리를 도시하는 회로도.
제21도는 제19도의 주파수 체배기의 상세한 회로도.
제22도는 제21도의 주파수 체배기에 이용되는 콘덴서를 도시하는 설명도로서, (a) 는 콘덴서의 평면도, (b) 는 제22(a)도에 있어서의 A-A 단면도, (c) 는 별도의 콘덴서를 도시하는 평면도.
제23도는 제21도의 주파수 체배기의 작용을 도시하는 벡터도.
제24도는 제 10 형태의 주파수 체배기를 도시하는 회로도.
제25도는 제 11 형태의 주파수 체배기를 도시하는 회로도.
제26도는 종래의 변조기를 도시하는 회로도.
제27도는 일반적인 변조기의 출력의 SSB 스펙트럼 파형도.
제28도는 제26도의 변조기의 작용을 도시하는 각 파형도.
제29도는 제28도의 파형도에 대응하는 SSB 스펙트럼 파형도.
제30도는 제26도의 변조기의 작용을 도시하는 각 파형도.
제31도는 제30도의 파형도에 대응하는 SSB 스펙트럼 파형도.
제32도는 종래의 별도의 변조기를 도시하는 회로도.
* 도면의 주요부분에 대한 부호의 설명
32, 102, 112, 162, 211, 221, 231, 235 : 주파수 체배기
33 : 위상 시프터 34, 92 : 직교 변조기
41 : 입력용 차동 회로 87 : 출력부로서의 에미터 폴로워 회로
125 : 송신 믹서 163 : 위상 시프터
164 : 직교 변조기
166, 212, 223, 232, 236 : 신호 변환 회로
167, 213, 224, 237 : 아날로그 승산기
214, 215, 225, 226 : 제 1 차동 회로
216, 227, 240 : 제 2 차동 회로 217 : 다이오드
218 : 콘덴서 C11, C16, C17, C18 : 콘덴서
I : 입력 신호 및 변조용 신호로서의 기저 대역 신호
L2, L2 바, L3, L3 바 : 전압 신호로서의 캐리어(제 1 신호)
L22, L22 바, L3, L3 바 : 전류 신호(제 2 신호)
LO, LOX, LOo, LO90, LO180, LO270: 캐리어
LO2 : 제 2 캐리어 2LO, 2LOX : 출력 신호
Q : 입력 신호 및 변조용 신호로서의 기저 대역 신호
R11, R19, R26, R27 : 조정 회로를 구성하는 저항
T11, T21 : 다이오드로서의 npn 트랜지스터
T12, T22 : 조정 회로를 구성하는 pnp 트랜지스터
T31, T33 : 다이오드로서의 pnp 트랜지스터
T32, T34 : 조정 회로를 구성하는 pnp 트랜지스터
청구항 1 의 발명에서는, 주파수 체배기는 상보의 캐리어를 입력하여 상보의 신호를 출력한다. 위상 시프터는 주파수 체배기의 상보의 출력 신호에 기초하여 복수의 캐리어를 만들어내고 있다. 따라서, 변조기의 전체에 잠재한 상보 캐리어 누설의 일부는 서로 상쇄되고, 캐리어 누설이 억제되며, 변조기는 양호한 모드로 동작한다.
청구항 2 의 발명에서는 직교 변조기는 상보의 신호를 출력하기 위하여, 변조기의 전체에 잠재하는 상보 캐리어 누설의 상쇄 작용에 의해 캐리어 누설이 억제되며, 변조기는 양호한 모드로 동작한다.
청구항 3 의 발명에서는 직교 변조기는 상보의 신호를 출력하기 위하여, 변조기의 전체에 잠재하는 상보 캐리어 누설의 상쇄 작용에 의해 캐리어 누설이 보다 억제되며, 변조기는 보다 양호한 모드로 동작한다.
청구항 4 및 5 의 발명에서는 송신 믹서는 변조기에 차동 결합되는 동시에, 송신 믹서는 상보의 신호를 출력하기 위하여, 간접 변조형 변조기의 전체에 잠재하는 상보 캐리어 누설의 상쇄 작용에 의해 캐리어 누설이 억제되며, 간접 변조형 변조기는 양호한 모드로 동작한다.
청구항 6 의 발명에서는 신호 변환 회로에 의해, 전압 신호는 위상차가 서로 90°가 되는 제 1 및 제 2 신호로 변환된다. 제 1 신호가 제 1 차동 회로에 입력되고, 제 2 신호가 제 2 차동 회로에 입력되기 위하여, 낮은 스퓨리어스(spurious)의 주파수 체배 동작이 행해진다.
청구항 7 의 발명에서는 전압 신호가 제 1 신호로서 출력되며, 전압 신호를 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호로 변환하여 제 2 신호로서 출력된다. 전압 신호가 제 1 차동 회로에 입력되고, 전류 신호가 제 2 차동 회로에 입력되기 위하여, 광대역의 주파수의 전압 신호에 관하여 낮은 스퓨리어스의 주파수 체배 동작이 행해진다.
청구항 8 의 발명에서는 전압 신호는 콘덴서에 의해 거의 90°위상이 진행한 전류 신호로 변환된다. 이 때, 전류 신호가 진행한 위상에 따른 전압 신호의 위상의 영향은 다이오드에 의해 차단된다.
청구항 9 의 발명에서는 상보의 전압 신호는 상보의 전류 신호로 변환된다. 그로 인해, 전압 신호의 진폭을 작게 하여도 주파수 체배기는 효율적으로 동작한다.
청구항 10 의 발명에서는 상보의 전압 신호는 2 개의 콘덴서에 의해 거의 90°위상이 진행한 상보의 전류 신호로 변환된다. 이 때, 상보의 전류 신호가 진행한 위상에 의한 상보의 전압 신호의 위상의 영향은 2 개의 다이오드에 의해 차단된다.
청구항 11 의 발명에서는 다이오드가 에미터 폴로워 회로이기 때문에, 출력 임피던스가 작아지고, 전압 신호의 위상의 지연이 작아진다.
청구항 12 및 13 의 발명에서는 조정 회로에 의해 다이오드의 출력 임피던스를 저하시킬 수 있고, 전압 신호의 위상의 지연이 보다 작아진다.
청구항 14 내지 17 의 발명에서는 광대역의 주파수의 전압 신호에 관하여 양호한 직교 변조를 행할 수 있다.
[제 1 실시의 형태]
이하, 본 발명을 구체화한 제 1 실시의 형태를 제1도 내지 제7도에 따라 설명한다.
제1도는 디지탈 이동체 통신기에 이용되는 변조기(31)를 도시한다. 변조기(31)는 직교 변조 방식으로서, 주파수 체배기(32), 플립플롭으로 이루어진 위상 시프터(33) 및 직교 변조기(34)를 구비한다.
주파수 체배기(32)는 제6도에 도시된 상보의 캐리어(LO, LOX)를 입력하여 캐리어(LO)의 주파수를 2 체배한 상보의 신호(2LO, 2LOX)를 위상 시프터(33)에 출력한다.
제2도는 주파수 체배기(32)의 원리를 도시한다. 주파수 체배기(32)는 입력용 차동 회로(41), 에미터 폴로워 회로(42), 아날로그 승산기(43) 및 출력용 버퍼(44)를 구비한다.
차동 회로(41)는 에미터 결합된 한쌍의 npn 트랜지스터의 베이스에 상보 캐리어(LO, LOX)를 입력하고 있다. 차동 회로(41)는 캐리어(LO, LOX)를 증폭한 상보의 증폭 신호를 에미터 폴로워 회로(42) 및 아날로그 승산기(43)로 출력한다.
에미터 폴로워 회로(42)는 한쌍의 npn 트랜지스터의 에미터로부터 상기 캐리어(LO, LOX)와 동일한 주파수를 갖는 상보의 신호를 아날로그 승산기(43)로 출력한다.
아날로그 승산기(43)는 제 1 및 제 2 차동 회로(45, 46)와, 제 3 차동 회로(47)를 구비한다. 차동 회로(47)의 한쌍의 npn 트랜지스터는 에미터 폴로워 회로(42)의 상보 출력을 입력하고 있다. 차동 회로(47)는 에미터 폴로워 회로(42)의 상보 출력에 기초하여 제 1 및 제 2 차동 회로(45, 46)를 교대로 활성화시킨다.
제 1 및 제 2 차동 회로(45, 46)는 차동 회로(47)에 의해 활성화되어 있을 때, 차동 회로(41)의 상보의 증폭 신호에 기초하여 동작하며, 상보의 신호를 출력용 버퍼(44)로 출력한다.
출력용 버퍼(44)는 제 1 및 제 2 차동 회로(45, 46)의 출력 신호에 기초한 상보의 신호(2LO, 2LOX)를 출력한다.
위상 시프터(33)는 출력 신호(2LO, 2LOX)에 기초하여 출력 신호(2LO)의 주파수를 1/2 로 분주함으로써, 서로 90°씩 위상차가 있는 캐리어(LO0, LO90, LO180, LO270)를 직교 변조기(34)에 출력한다. 캐리어(LO0, LO90, LO180, LO270)의 주파수는 캐리어(LO)와 동일해진다. 캐리어(LO0, LO180)는 서로 상보가 되며, 캐리어(LO90, LO270)는 서로 상보가 된다.
제3도에 도시된 바와 같이, 위상 시프터(33)는 바이어스 발생 회로(51)와 분주 회로(56)를 구비한다. 바이어스 발생 회로(51)는 npn 트랜지스터(52)와, 커런트 미러 회로를 구성하는 npn 트랜지스터(53, 54)를 구비한다.
npn 트랜지스터(52)는 전원(Vcc)에 접속된 콜렉터와, 저항을 통해 npn 트랜지스터(53)의 콜렉터에 접속된 에미터와, 기준 신호(VB1)가 입력된 베이스를 구비한다.
npn 트랜지스터(53)는 그 콜렉터에 접속된 베이스와 저항을 통해 접지(GND)에 접속된 에미터를 구비한다. npn 트랜지스터(54)는 저항을 통해 전원(Vcc)에 접속된 콜렉터와, 저항을 통해 접지(GND)에 접속된 에미터와, 상기 npn 트랜지스터(53)의 콜렉터에 접속된 베이스를 구비한다.
기준 신호(VB1)에 기초하여 npn 트랜지스터(53, 54)에는 동일한 전류가 흐른다. npn 트랜지스터(53)는 그 전류에 기초한 기준 신호(VB2)를 바이어스로서 분주 회로(56)로 출력한다. npn 트랜지스터(54)는 그 전류에 기초한 기준 신호(VB3)를 바이어스로서 분주 회로(56)로 출력한다.
분조 회로(56)는 4 개의 차동 회로(57, 58, 59, 60)와, 활성화 회로(61)와, 에미터 폴로워 회로(64)와, npn 트랜지스터로 이루어지는 활성화 트랜지스터(67, 68, 69)를 구비한다. 활성화 트랜지스터(69)는 복수(제3도에서는 4 개) 설치되어 있다.
활성화 회로(61)는 2 개의 차동 회로(62, 63)를 구비하며, 각 차동 회로(62, 63)에 있어서의 한쪽 npn 트랜지스터의 베이스에는 기준 신호(VB3) 및 상기 출력 신호(2LO)가 입력되고, 각 차동 회로(62, 63)에 있어서의 다른쪽의 npn 트랜지스터의 베이스에는 기준 신호(VB3) 및 상기 출력 신호(2LOX)가 입력되어 있다.
활성화 트랜지스터(67, 68, 69)는 기준 신호(VB2)에 기초하여 온하면, 분주 회로(56)가 활성화한다. 그렇게 하면, 활성화 회로(61)는 출력 신호(2LO, 2LOX)에 기초하여 차동 회로(57, 60)와 차동 회로(58, 59)를 교대로 활성화시킨다.
에미터 폴로워 회로(64)는 4 개의 npn 트랜지스터(71, 72, 73, 74)를 구비한다. npn 트랜지스터(71, 72, 73, 74)는 상기 4 개의 차동 회로(57, 58, 59, 60)의 동작에 기초하여 온·오프하고, 상기 출력 신호(2LO, 2LOX) 주파수의 1/2 의 주파수를 갖는 캐리어(LO0, LO90, LO180, LO270)를 각각 출력한다.
직교 변조기(34)는 한쌍의 변조용 믹서(35, 36)와 가산 회로(37)를 구비한다. 변조용 믹서(35)는 디지탈 신호로 이루어진 입력 신호로서의 기저 대역 신호(I)와 캐리어(LO0, LO180)를 곱셈함으로써, 캐리어(LO0, LO180)와 기저 대역 신호(I)를 합성한 변조 신호(V1)를 출력한다.
변조용 믹서(26)는 디지탈 신호로 이루어진 입력 신호로서의 기저 대역 신호(Q)와 캐리어(LO90, LO270)를 곱셈함으로써, 캐리어(LO90, LO270)와 기저 대역 신호(Q)를 합성한 변조 신호(V2)를 출력한다.
즉, 제4도에 도시된 바와 같이, 변조용 믹서(35)는 차동 회로(81, 82)와 활성화 회로(83)를 구비한다. 활성화 회로(83)는 저항을 통해 에미터 결합된 한쌍의 npn 트랜지스터를 구비한다. 한쪽 npn 트랜지스터는 베이스에 기저 대역 신호(I)를 입력하고, 다른쪽의 npn 트랜지스터는 베이스에 기준 신호(VB4)를 입력하고 있다. 활성화 회로(83)는 기저 대역 신호(I)와 기준 신호(VB4)에 기초하여 차동 회로(81, 82)를 교대로 활성화시킨다.
각 차동 회로(81, 82)에 있어서의 한쪽 npn 트랜지스터의 베이스에는 캐리어(LO0)가 입력되고, 각 차동 회로(81, 82)에 있어서의 다른쪽 npn 트랜지스터의 베이스에는 캐리어(LO180)가 입력되어 있다. 차동 회로(81, 82)는 활성화 회로(83)에 의해 활성화되어 있을 때, 상보의 캐리어(LO0, LO180)에 기초하여 동작하며, 변조 신호(V1)를 출력한다.
변조용 믹서(36)도 변조용 믹서(35)와 같은 구성으로서, 상기 활성화 회로(83)의 한쪽 npn 트랜지스터는 베이스에 기저 대역 신호(Q)를 입력하고, 다른쪽의 npn 트랜지스터는 베이스에 기준 신호를 입력하고 있다.
각 차동 회로(81, 82)에 있어서의 한쪽 npn 트랜지스터의 베이스에는 캐리어(LO90)가 입력되며, 각 차동 회로(81, 82)에 있어서의 다른쪽 npn 트랜지스터의 베이스에는 캐리어(LO270)가 입력된다. 변조용 믹서(36)에 있어서, 차동 회로(81, 82)는 활성화 회로(83)에 의해 활성화되어 있을 때, 상보의 캐리어(LO90, LO270)에 기초하여 동작하며, 변조 신호(V2)를 출력한다.
가산 회로(37)는 양 변조용 믹서(35, 36)의 변조 신호(V1, V2)를 가산하여 출력 신호(MF)를 출력한다. 제5도에 도시된 바와 같이, 가산 회로(37)는 차동 회로(85, 86)와 출력부로서의 에미터 폴로워 회로(87)를 구비한다.
차동 회로(85)는 저항을 통해 에미터 결합된 한쌍의 npn 트랜지스터를 구비하고 있고, 한쪽 npn 트랜지스터의 베이스에 변조 신호(V1)를 입력하며, 다른쪽 npn 트랜지스터의 베이스에 기준 신호(VB5)를 입력하고 있다. 차동 회로(85)는 변조 신호(V1)를 기준 신호(VB5)에 기초하여 증폭한 증폭 신호를 에미터 폴로워 회로(87)로 출력한다.
차동 회로(86)는 저항을 통해 에미터 결합된 한쌍의 npn 트랜지스터를 구비하고 있고, 한쪽 npn 트랜지스터의 베이스에 변조 신호(V2)를 입력하며, 다른쪽의 npn 트랜지스터의 베이스에 기준 신호(VB5)를 입력하고 있다. 차동 회로(86)는 변조 신호(V2)를 기준 신호(VB5)에 기초하여 증폭한 증폭 신호를 에미터 폴로워 회로(87)에 출력한다.
에미터 폴로워 회로(87)는 하나의 npn 트랜지스터를 구비하여 npn 트랜지스터의 에미터로부터 차동 회로(85, 86)의 출력 신호에 기초한 출력 신호(MF)를 출력한다.
그런데, 본 실시의 형태는 다음과 같은 효과가 있다.
(1) 변조기(31)에 있어서, 주파수 체배기(32)는 상보의 캐리어(LO, LOX)를 입력하고, 캐리어(LO, LOX)에 기초하여 상보의 출력 신호(2LO, 2LOX)를 출력한다. 위상 시프터(33)는 주파수 체배기(32)의 상보의 출력 신호(2LO, 2LOX)에 기초하여 캐리어(LO0, LO90, LO180, LO270)의 위상차를 만들어 내고 있다. 따라서, 변조기(31)의 전체에 잠재하는 캐리어(LO)의 누설의 일부와 캐리어(LOX)의 누설의 일부가 상쇄되며, 제6도에 도시된 바와 같이, 캐리어 누설(CL)의 진폭 레벨은 작아진다. 그 때문에, 캐리어(LO)의 위상에 관계 없이 제7도의 SSB 스펙트럼 파형에 도시된 바와 같이, 출력 신호(MF)에 있어서의 캐리어 누설(CL)의 전력 레벨을 억제할 수 있으며, 변조기(31)는 양호한 모드로 동작할 수 있다.
[제 2 실시의 형태]
다음에, 본 발명의 제 2 실시의 형태를 제8도 내지 제10도에 따라 설명한다. 또, 중복 설명을 피하기 위하여, 제1도, 제4도 및 제5도에서 설명한 것과 동일한 요소에 대해서는 같은 참조 번호가 붙여져 있다. 또한, 전술한 변조기(31)와의 차이점을 중심으로 설명한다.
제8도는 본 형태의 변조기(91)를 도시한다. 변조기(91)도 직교 변조 방식으로 상기 주파수 체배기(32), 상기 위상 시프터(33) 및 직교 변조기(92)를 구비한다.
직교 변조기(92)는 한쌍의 변조용 믹서(93, 94)와 가산 회로(95)를 구비한다.
제9도에 도시된 바와 같이, 변조용 믹서(93)는 차동 회로(81, 82)의 한쌍의 npn 트랜지스터의 콜렉터로부터 상보가 되는 변조 신호(V1, V1X)를 출력하는 점에 있어서, 상기 변조용 믹서(35)(제4도 참조)의 구성과 다르며, 다른 구성은 변조용 믹서(35)와 같다. 변조용 믹서(94)도 변조용 믹서(93)와 같은 구성으로, 차동 회로(81, 82)의 한쌍의 npn 트랜지스터의 콜렉터로부터 상보가 되는 변조 신호(V2, V2X)를 출력한다.
제10도에 도시된 바와 같이, 가산 회로(95)는 차동 회로(96, 97)와 출력부로서의 에미터 폴로워 회로(98)를 구비한다. 차동 회로(96)는 한쌍의 npn 트랜지스터의 베이스에 상보의 변조 신호(V1, V1X)를 입력하고 있는 점에 있어서 상기 차동 회로(85)의 구성과 다르고, 차동 회로(97)는 한쌍의 npn 트랜지스터의 베이스에 상보의 변조 신호(V2, V2X)를 입력하고 있는 점에 있어서 상기 차동 회로(86)의 구성과 다르다.
에미터 폴로워 회로(98)는 한쌍의 npn 트랜지스터를 구비하는 차동 출력 구성으로 되어 있고, 한쌍의 npn 트랜지스터의 에미터로부터 차동 회로(96, 97)의 출력 신호에 기초한 상보의 출력 신호(MF, MFX)를 출력한다.
그런데, 본 실시의 형태의 변조기(91)에 있어서는 주파수 체배기(32)는 상보의 캐리어(LO, LOX)를 입력하며, 직교 변조기(92)의 가산 회로(95)는 상보의 출력 신호(MF, MFX)를 출력한다. 따라서, 변조기(91)의 전체에 잠재하는 캐리어(LO)의 누설과 캐리어(LOX)의 누설과의 상쇄 작용에 의해, 출력 신호(MF, MFX)의 캐리어 누설을 보다 억제할 수 있으며, 변조기(91)는 보다 양호한 모드로 동작할 수 있다.
[제 3 실시의 형태]
다음에, 본 발명의 제 3 실시의 형태를 제11도 내지 제13도에 따라 설명한다. 또, 중복 설명을 피하기 위하여, 제1도, 제2도, 제5도 및 제10도에서 설명한 것과 동일한 요소에 대해서는 같은 참조 번호가 붙여져 있다. 또한, 전술한 변조기(31)와의 차이점을 중심으로 설명한다.
본 형태의 변조기(101)도 직교 변조 방식으로 주파수 체배기(102), 상기 위상 시프터(33), 직교 변조기(103) 및 발룬 코일(105)을 구비한다.
제12도는 주파수 체배기(102)의 원리를 도시한다. 주파수 체배기(102)는 입력용 차동 회로(107), 상기 에미터 폴로워 회로(42), 아날로그 승산기(43) 및 출력용 버퍼(44)를 구비한다.
차동 회로(107)는 에미터 결합된 한쌍의 npn 트랜지스터를 구비하고, 그쪽의 npn 트랜지스터의 베이스에 캐리어(LO)가 입력되며, 다른쪽 npn 트랜지스터의 베이스는 콘덴서(108)를 통해 접지(GND)에 접속되어 있는 점에 있어서, 상기 차동 회로(41)(제2도 참조)의 구성과 다르다. 차동 회로(107)는 캐리어(LO)를 증폭한 상보의 증폭 신호를 에미터 폴로워 회로(42) 및 아날로그 승산기(43)로 출력한다.
에미터 폴로워 회로(42), 아날로그 승산기(43) 및 출력용 버퍼(44)는 상기와 같이 동작한다. 따라서, 출력용 버퍼(44)로부터는 캐리어(LO)의 주파수를 2 체배한 상보의 신호(2LO, 2LOX)가 출력된다.
직교 변조기(103)는 상기 한쌍의 변조용 믹서(35, 36)와 가산 회로(104)를 구비한다.
제13도에 도시된 바와 같이, 가산 회로(104)는 상기 차동 회로(85, 86)와 출력부로서의 에미터 폴로워 회로(110)를 구비한다. 에미터 폴로워 회로(110)는 한쌍의 npn 트랜지스터를 구비하는 차동 출력 구성으로 되어 있고, 한쌍의 npn 트랜지스터의 에미터로부터 차동 회로(85, 86)의 출력 신호에 기초한 상보의 출력 신호(MF, MFX)를 출력한다.
발룬 코일(105)은 일차측 및 이차측의 코일을 구비한다. 일차측 코일의 양단에 상보의 출력 신호(MF, MFX)가 입력되고, 이차측 코일의 일단은 접지(GND)에 접속되며, 타단은 출력 단자로 되어 있다. 발룬 코일(105)은 상보의 출력 신호(MF, MFX)를 합성함으로써, 이차측 코일로부터 출력 신호(MF)를 출력한다.
그런데, 본 실시의 형태의 변조기(101)에 있어서는 주파수 체배기(102)는 캐리어(LO)를 입력하여 상보의 출력 신호(2LO, 2LOX)를 출력하고, 직교 변조기(103)의 가산 회로(104)는 상보의 출력 신호(MF, MFX)를 출력한다. 따라서, 변조기(101)의 전체에 잠재하는 캐리어(LO)의 누설과 캐리어(LOX)의 누설과의 상쇄 작용에 의해, 출력 신호(MF, MFX)의 캐리어 누설을 보다 억제할 수 있으며, 변조기(101)는 보다 양호한 모드로 동작할 수 있다.
[제 4 실시의 형태]
다음에, 본 발명의 제 4 실시의 형태를 제14도에 따라 설명한다. 또, 중복 설명을 피하기 위하여, 제2도에서 설명한 것과 동일한 요소에 대해서는 같은 참조 번호가 붙여져 있다. 또한, 전술한 주파수 체배기(32)와의 차이점을 중심으로 설명한다.
본 형태는 상기 직교 변조기(101)에 사용되는 별도의 주파수 체배기(112)의 원리를 도시한다. 이 주파수 체배기(112)는 입력 회로(113), 아날로그 승산기(114) 및 상기 출력용 버퍼(44)를 구비한다.
입력 회로(113)는 npn 트랜지스터(114, 115)를 구비한다. npn 트랜지스터(114)는 전원(Vcc)에 접속된 콜렉터와, 정전류원을 통해 접지(GND)에 접속된 에미터와, 상기 캐리어(LO)를 입력하는 베이스를 구비한다. npn 트랜지스터(115)는 전원(Vcc)에 접속된 콜렉터와, 정전류원을 통해 접지(GND)에 접속된 에미터와, 상기 npn 트랜지스터(114)의 콜렉터에 접속된 베이스를 구비한다.
입력 회로(113)는 npn 트랜지스터(115, 116)에 의해 캐리어(LO)의 전위를 변환한 신호를 아날로그 승산기(114)로 출력한다.
아날로그 승산기(114)는 상기 제 1 내지 제 3 차동 회로(45, 46, 47)를 구비하고 있다. 각 차동 회로(45, 46)에 있어서의 한쪽 npn 트랜지스터의 베이스에는 기준 신호가 입력되는 동시에, 콘덴서(118)를 통해 npn 트랜지스터(116)의 출력 신호가 입력되며, 각 차동 회로(45, 46)에 있어서의 다른쪽 npn 트랜지스터의 베이스에는 기준 신호가 입력되는 동시에, 콘덴서(119)를 통해 접지(GND)에 접속되어 있다.
차동 회로(47)의 한쪽 npn 트랜지스터는 직렬로 접속된 저항(120) 및 콘덴서(121)를 통해 npn 트랜지스터(116)의 출력 신호를 입력하고, 다른쪽 npn 트랜지스터의 베이스에는 기준 신호가 입력되는 동시에, 콘덴서(122)를 통해 접지(GND)에 접속되어 있다.
아날로그 승산기(43) 및 출력용 버퍼(44)는 상기와 같이 동작한다. 따라서, 출력용 버퍼(44)로부터는 캐리어(LO)에 기초하여 캐리어(LO)의 주파수를 2 체배한 상보의 신호(2LO, 2LOX)를 출력할 수 있다.
[제 5 실시의 형태]
다음에, 본 발명의 제 5 실시의 형태를 제15도에 따라 설명한다. 또, 중복 설명을 피하기 위하여, 제8도에서 설명한 것과 동일한 요소에 대해서는 같은 참조 번호가 붙여져 있다. 또한, 전술한 직교 변조기(91)와의 차이점을 중심으로 설명한다.
본 형태는 상기 변조기(91)의 출력측에 송신 믹서(125)를 조합한 간접 변조형 변조기이다.
송신 믹서(125)는 차동 구성의 입력부와 차동 구성의 출력부를 구비하고 있다. 송신 믹서(125)의 입력부는 상보의 출력 신호(MF, MFX)를 출력하는 변조기(91)에 대하여 차동 결합되어 있다. 송신 믹서(125)는 출력 신호(MF, MFX)와 제 2 캐리어(LO2)를 곱셈함으로써, 출력 신호(MF, MFX)와 캐리어(LO2)를 합성한 상보의 신호를 출력하도록 되어 있다.
그런데, 본 형태는 변조기(91) 및 송신 믹서(125)로써 구성되는 간접 변조형 변조기의 전체에 잠재하는 캐리어(LO)의 누설과 캐리어(LOX)의 누설과의 상쇄 작용에 의해, 송신 믹서(125)의 출력 신호에 있어서의 캐리어 누설을 억제할 수 있으며, 간접 변조형 변조기는 양호한 모드로 동작할 수 있다.
[제 6 실시의 형태]
다음에, 본 발명의 제 6 실시의 형태를 제16도에 따라 설명한다.
본 형태는 디지탈 이동 통신기로서의 PDC(personal digital cellular) 방식의 디지탈 휴대 전화의 프런트 종료부를 나타낸다. 이 프런트 종료부는 상기 변조기(31)(제1도 참조)를 사용하고 있다.
모뎀(mdulator-demdulator)(131)은 음성 신호를 아날로그-디지탈 변환한 후, 병렬의 디지탈 신호를 직렬변환함으로써, 90°위상이 벗어난 기저 대역 신호(I, Q)를 변조기(31)로 출력한다.
PLL 신시사이저(144)는 도시하지 않은 수정 발진기로부터 출력되는 발진 신호(OSC)와 전압 제어 발진기(VCO)(146)로부터 출력되는 캐리어(LO, LOX)에 기초하여 캐리어(LO)의 주파수를 소정의 값으로 하기 위해 전압 신호(DO1)를 출력한다.
저역 필터(LPF)(145)는 PLL 신시사이저(144)로부터 출력되는 전압 신호(DO1)를 평활화함으로써 제어 전압 신호(VT1)를 발진 주파수의 보정치로서 VCO(146)로 출력한다. VCO(146)는 제어 전압 신호(VT1)의 전압치에 따른 주파수의 상보의 캐리어(LO, LOX)를 변조기(31) 및 수신 믹서(138)로 출력한다.
변조기(31)는 캐리어(LO)와 기저 대역 신호(I, Q)를 합성한 출력 신호(MF)를 출력한다. 밴드 패스 필터(BPF)(132)는 변조기(31)의 출력 신호(MF)에 있어서의 소정의 주파수 대역의 신호를 통과시킨다.
드라이버 앰프(133)는 BPF(132)의 출력 신호를 증폭하고, 파워 앰프(134)는 드라이버 앰프(133)의 출력 신호를 다시 증폭한다. 파워 앰프(134)의 출력 신호는 스위치(135)의 송신측(TX)을 통해 안테나(143)를 통해 송신된다.
안테나(143)를 통해 수신된 신호는 스위치(135)의 수신측(RX)을 통해 로우 노이즈 앰프(LA)(136)로 전해진다. 수신 신호는 LA(136)에 의해 증폭된다. BPF (137)는 LA(136)의 출력 신호에 있어서의 소정의 주파수 대역의 신호를 통과시킨다.
수신 믹서(138)는 BPF(137)의 출력 신호로부터 캐리어(LO)를 끌어들임으로써 수신 신호의 주파수를 저하시킨다. BPF(139)는 수신 믹서(138)의 출력 신호에 있어서의 소정의 주파수 대역의 신호를 통과시킴으로써, 노이즈를 제거한다.
PLL 신시사이저(147)는 상기 발진 신호(OSC)와 VCO(149)로부터 출력되는 발진 신호(LO3)에 기초하여 발진 신호(LO3)의 주파수를 소정의 값으로 하기 위해 전압 신호(DO3)를 출력한다.
LPF(148)는 PLL 신시사이저(147)로부터 출력되는 전압 신호(DO3)를 평활화함으로써 제어 전압 신호(VT3)를 발진 주파수의 보정치로서 VCO(149)에 출력한다. VCO(149)는 제어 전압 신호(VT3)의 전압치에 따른 주파수의 발진 신호(LO3)를 수신 중간 믹서(140)로 출력한다.
수신 중간 믹서(140)는 BPF(139)의 출력 신호의 주파수로부터 발진 신호(LO3)의 주파수를 끌어들임으로써 수신 신호의 주파수를 더욱 저하시킨다. BPF(141)는 수신 중간 믹서(140)의 출력 신호에 있어서의 소정의 주파수 대역의 신호를 통과시킨다.
앰프(142)는 BPF(141)의 출력 신호를 증폭하여 모뎀(131)에 출력한다. 모뎀(131)은 앰프(142)의 출력 신호를 복조함으로써, 90°위상이 벗어난 기저 대역 신호(I, Q)를 출력한다.
그런데, 본 형태의 PDC 방식의 디지탈 휴대 전화는 출력 신호(MF)에 있어서의 캐리어 누설(CL)을 억제할 수 있는 변조기(31)를 사용하고 있기 때문에, 양호한 통화를 행할 수 있다.
[제 7 실시의 형태]
다음에, 본 발명의 제 7 실시의 형태를 제17도에 따라 설명한다. 또, 중복 설명을 피하기 위하여, 제16도에서 설명한 것과 동일한 요소에 대해서는 같은 참조 번호가 붙여져 있다. 또한, 전술한 PDC 방식의 디지탈 휴대 전화와의 차이점을 중심으로 설명한다.
본 형태는 디지탈 이동 통신기로서의 PHS(personal handyphone system)방식의 휴대 전화의 프런트 종료부를 나타낸다. 이 프런트 종료부는 상기 간접 변조형 변조기(제15도 참조)를 사용하고 있다.
프런트 종료부는 PLL 신시사이저(144), LPF(145) 및 VCO(146)를 구비하며, VCO(146)는 상보의 캐리어(LO, LOX)를 변조기(91)로 출력한다. 변조기(91)는 캐리어(LO)와 기저 대역 신호(I, Q)를 합성한 상보의 출력 신호(MF, MFX)를 출력한다.
PLL 신시사이저(151)는 도시하지 않은 수정 발진기의 발진 신호(OSC)와 VCO(153)로 부터 출력되는 제 2 캐리어(LO2)에 기초하여 캐리어(LO2)의 주파수를 소정의 값으로 하기 위해 전압 신호(DO2)를 출력한다.
LPF(152)는 PLL 신시사이저(151)로부터 출력되는 전압 신호(DO2)를 평활화함으로써 제어 전압 신호(VT2)를 발진 주파수의 보정치로서 VCO(153)로 출력한다.
VCO(153)는 제어 전압 신호(VT2)의 전압치에 따른 주파수의 제 2 캐리어(LO2)를 송신 믹서(125)로 출력하는 동시에, 캐리어(LO2)를 BPF(154)를 통해 수신 믹서(155)로 출력한다.
송신 믹서(125)는 출력 신호(MF, MFX)와 제 2 캐리어(LO2)를 합성한 상보의 출력 신호를 출력한다.
BPF(132)는 송신 믹서(125)의 출력 신호에 있어서의 소정의 주파수 대역의 신호를 통과시킨다. BPF(132)의 출력 신호는 드라이버 앰프(133) 및 파워 앰프(134)에 의해 증폭되고, 그 증폭된 신호는 스위치(135)의 송신측(TX)을 거쳐 안테나(143)를 통해 송신된다.
안테나(143)를 통해 수신된 신호는 스위치(135)의 수신측(RX)을 거쳐 LA( 136)에 전해지고, LA(136)에 의해 증폭된다. BPF(137)는 LA(136)의 출력 신호에 있어서의 소정의 주파수 대역의 신호를 통과시킨다.
수신 믹서(155)는 BPF(137)의 출력 신호로부터 BPF(154)의 출력 신호(LO2)를 끌어 들임으로써, 수신 신호의 주파수를 저하시킨다. BPF(139)는 수신 믹서(155)의 출력 신호에 있어서의 소정의 주파수 대역의 신호를 통과시킴으로써, 노이즈를 제거한다.
수신 중간 믹서(156)는 BPF(139)의 출력 신호로부터 발진 신호(LO4)를 끌어들임으로써, 수신 신호의 주파수를 더욱 저하시킨다. 수신 중간 믹서(140)의 출력 신호에 있어서의 소정의 주파수 대역의 신호는 BPF(141)를 통과하며, BPF(141)의 출력 신호는 앰프(142)에 의해 증폭되어 모뎀(131)으로 출력된다.
모뎀(131)은 앰프(142)의 출력 신호를 복조함으로써, 90°위상차가 있는 기저 대역 신호(I, Q)를 출력한다.
그런데, 본 형태의 PHS 방식의 디지탈 휴대 전화는 출력 신호(MF, MFX)의 캐리어 누설을 보다 억제할 수 있는 변조기(91)를 사용하고 있기 때문에, 보다 양호한 통화를 행할 수 있다.
[제 8 실시의 형태]
다음에, 본 발명의 제 8 실시의 형태를 제18도, 제19도에 따라 설명한다.
제18도는 디지탈 이동체 통신기에 사용되는 변조기(161)를 도시한다. 변조기(161)는 직교 변조 방식으로, 주파수 체배기(162), 플립플롭으로 이루어진 위상 시프터(163) 및 직교 변조기(164)를 구비한다.
주파수 체배기(162)는 신호 변환 회로(166)와 아날로그 승산기(167)를 구비한다.
신호 변환 회로(166)는 전압 신호로서의 캐리어(L)를 입력하여 캐리어(L)의 주파수와 동일한 주파수를 가지며, 또한, 위상차가 서로 90°가 되는 제 1 및 제 2 신호를 아날로그 승산기(167)로 출력한다.
아날로그 승산기(167)는 신호 변환 회로(166)로부터 출력되는 제 1 및 제 2 신호에 기초하여 상기 캐리어(L)의 주파수를 2 체배한 상보의 신호(D, D 바)를 위상 시프터(163)로 출력한다.
위상 시프터(163)는 출력 신호(D)의 주파수를 1/2 로 분주함으로써, 서로 90°씩 위상차가 있는 캐리어(LO0, LO90, LO180, LO270)를 직교 변조기(164)로 출력한다. 캐리어(L0, L180)는 서로 상보가 되며, 캐리어(L90, L270)는 서로 상보가 된다.
직교 변조기(164)는 한쌍의 변조용 믹서(169, 70)와 가산 회로(171)를 구비한다.
변조용 믹서(169)는 변조용 신호로서의 기저 대역 신호(I)와 캐리어(L0, L180)를 곱셈함으로써, 기저 대역 신호(I)와 캐리어(L0, L180)를 합성한 변조 신호(V11)를 출력한다. 변조용 믹서(170)는 변조용 신호로서의 기저 대역 신호(Q)와 캐리어(L90, L270)를 곱셈함으로써, 기저 대역 신호(Q)와 캐리어(L90, L270)를 합성한 변조 신호(V12)를 출력한다.
가산 회로(171)는 양 변조용 믹서(169, 170)의 변조 신호(V11, V12)를 가산하여 출력 신호(MF1)를 출력한다.
제19도는 상기 주파수 체배기(162)로서 사용되는 주파수 체배기(201)를 나타내는 이 주파수 체배기(201)는 신호 변환 회로로서의 고역 필터(이하, HPF라고 함)(202) 및 저역 필터(이하, LPF 라고 칭함)(203)와 아날로그 승산기(204)(길버트 셀 믹서)를 구비한다. 주파수 체배기(201)는 전압 신호로서의 캐리어(L1)의 주파수를 2 체배한 상보의 출력 신호(D1, D1 바)를 출력한다.
즉, HPF(202)는 콘덴서(C1) 및 저항(R1)으로 이루어진 미분 회로로서, 그 차단 주파수는 1/(2π·C1·R1) 헤르츠가 된다. LPF(203)는 저항(R2) 및 콘덴서(C2)로 이루어지는 적분 회로로서, 그 차단 주파수는 1/(2π·C2·R2) 헤르츠가 된다. HPF(202) 및 LPF(203)의 차단 주파수가 동일하게 되도록, 콘덴서(C1, C2)의 값 및 저항(R1, R2)의 값이 설정되어 있다.
HPF(202)는 차단 주파수 이상의 캐리어(L1)를 통과시켜, 캐리어(L1)의 위상보다도 위상이 진행한 전압 신호(L11)를 아날로그 승산기(204)에 입력한다. LPF (203)는 차단 주파수 이하의 캐리어(L1)를 통과시켜, 캐리어(L1)의 위상보다도 위상이 지연된 전압 신호(L12)를 아날로그 승산기(204)에 입력한다.
지금, 캐리어(L1)의 주파수가 HPF(202) 및 LPF(203)의 차단 주파수라고 하면, 전압 신호(L11)의 위상은 캐리어(L1)의 위상보다도 45°진행하고, 전압 신호(L12)의 위상은 캐리어(L1)의 위상보다도 45°지연된다. 따라서, 전압 신호(L11)의 위상과 전압 신호(L12)의 위상과의 위상차는 90°가 된다.
아날로그 승산기(204)는 한쌍의 제 1 차동 회로(205, 206), 제 2 차동 회로(207), 정전류 회로(208) 및 저항(R3, R4)을 구비한다. 각 제 1 차동 회로(205, 206)의 npn 트랜지스터(T1, T4)는 그 베이스에 전압 신호(L11)를 입력하는 동시에, 저항(R1)을 통해 기준 신호(VB11)를 입력하고 있다. npn 트랜지스터(T2, T3)는 그 베이스에 저항(R5)을 통해 기준 신호(VB11)를 입력하고 있다.
제 2 차동 회로(207)의 npn 트랜지스터(T5)는 그 베이스에 콘덴서(C3)를 통해 전압 신호(L12)를 입력하는 동시에, 저항(R7)을 통해 기준 신호(VB12)를 입력하고 있다. npn 트랜지스터(T6)는 그 베이스에 저항(R6)을 통해 기준 신호(VB12)를 입력하고 있다.
제 2 차동 회로(207)는 전압 회로(L12)에 기초하여 제 1 및 제 2 차동 회로(205, 206)를 교대로 활성화시킨다. 제 1 차동 회로(205)의 npn 트랜지스터(T1, T2)는 전압 신호(L11)에 기초하여 교대로 동작하며, 제 1 차동 회로(206)의 npn 트랜지스터(T3, T4)는 전압 신호(L11)에 기초하여 교대로 동작한다.
그 결과, npn 트랜지스터(T2, T4)의 콜렉터로부터 전압 신호(L11)와 전압 신호(L12)를 곱셈한, 즉 캐리어(L1)의 주파수를 2 체배한 신호(D1)가 출력된다. 또한, npn 트랜지스터(T1, T3)의 콜렉터로부터 전압 신호(L11)와 전압 신호(L12)를 곱셈한, 즉 캐리어(L1)의 주파수를 2 체배한 신호(D1)가 출력된다.
[제 9 실시의 형태]
다음에, 본 발명의 제 9 실시의 형태를 제20도 내지 제23도에 따라 설명한다.
제20도는 상기 변조기(161)에 사용되는, 보다 바람직한 주파수 체배기(211)의 원리를 도시한다. 이 주파수 체배기(211)도 신호 변환 회로(212)와 아날로그 승산기(213)를 구비한다.
신호 변환 회로(212)는 전압 신호로서의 소정의 주파수를 갖는 캐리어(L2)를 제 1 신호로서 출력하는 동시에, 캐리어(L2)를 해당 캐리어보다도 위상이 진행한 제 2 신호로서의 전류 신호(L22)로 변환하는 것이다.
신호 변환 회로(212)는 다이오드(217)와 콘덴서(218)를 구비한다. 다이오드(217)는 캐리어(L2)를 해당 캐리어(L2)보다도 베이스 에미터간 전압분만큼 전위가 낮은 전압 신호(L21)를 출력한다.
콘덴서(218)는 AC(교류)적인 전압 신호(L21)를 그 위상보다도 90°위상이 진행한 전류 신호(L22)로 변환하여 아날로그 승산기(24)에 출력한다.
아날로그 승산기(213)는 캐리어(L2)에 기초하여 동작하는 한쌍의 제 1 차동 회로(214, 215)와 전류 신호(L22)에 기초하여 한쌍의 차동 회로(214, 215)를 교대로 활성화하기 위한 제 2 차동 회로(216)를 갖는다. 아날로그 승산기(213)는 전압 신호(L2)와 전류 신호(L22)를 곱셈함으로써 전압 신호의 주파수를 2 체배한 상보의 신호(D2, D2 바)를 출력한다.
다음에, 제20도의 주파수 체배기(211)를 보다 상세하게 한 주파수 체배기(221)를 제21도 내지 제23도에 따라 설명한다.
주파수 체배기(221)는 신호 변환 회로(223)와, 아날로그 승산기(224)를 구비한다. 신호 변환 회로(223)는 전압 신호로서의 캐리어(L2)를 제 1 신호로서 출력하는 동시에, 캐리어(L2)를 해당 캐리어보다도 위상이 진행한 제 2 신호로서의 전류 신호(L22)로 변환하는 것이다. 신호 변환 회로(223)는 에미터 폴로워 회로로서의 npn 트랜지스터(T11), npn 트랜지스터(T12), 콘덴서(C11) 및 저항(R11)을 구비한다.
npn 트랜지스터(T11)는 고전위 전원(Vcc)에 접속된 콜렉터와, 콘덴서(C11)에 접속된 에미터와, 신호원(228)에 접속된 베이스를 구비한다. npn 트랜지스터(T11)의 에미터는 npn 트랜지스터(T12)의 콜렉터에도 접속되어 있다. npn 트랜지스터(T11)는 신호원(228)으로부터 출력되는 캐리어(L2)를 베이스에 입력하고 있다. 신호원(228)은 저전위 전원으로서의 접지(GND)에 접속되어 있다.
npn 트랜지스터(T11)는 다이오드로서 동작하고, 그 에미터로부터 캐리어(L2)보다도 베이스 에미터간 전압분만큼 전위가 낮은 전압 신호(L21)를 출력한다. 또, npn 트랜지스터(T11)에는 출력 임피던스가 존재하기 때문에, 제23도에 도시된 바와 같이, 전압 신호(L21)의 벡터의 위상은 캐리어(L2)의 벡터의 위상보다도 지연된 것이 된다.
npn 트랜지스터(T12)는 저항(R11)을 통해 저전위 전원 GND 에 접속된 에미터와, 기준 신호(VB13)를 입력하는 베이스를 구비한다.
본 형태에 있어서, npn 트랜지스터(T12)와 저항(R11)에 의해 조정 회로가 구성되어 있다. 조정 회로는 기준 신호(VB13)의 전압을 증감시켜 npn 트랜지스터(T12)의 콜렉터 전류를 증감시킴으로써, npn 트랜지스터(T11)의 출력 임피던스를 조정하며, 캐리어(L2)에 대한 전압 신호(L21)의 지연을 조정할 수 있다. npn 트랜지스터(T12)의 콜렉터 전류를 증가시킴으로써, npn 트랜지스터(T11)의 출력 임피던스를 저하시킬 수 있다. 반대로, npn 트랜지스터(T12)의 콜렉터 전류를 감소시킴으로써, npn 트랜지스터(T11)의 출력 임피던스는 증가한다.
콘덴서(C11)는 AC(교류)적인 전압 신호(L21)를 그 위상보다도 90°위상이 진행한 전류 신호(L22)로 변환하여 아날로그 승산기(224)로 출력한다. 제22(a)도, 제22(b)도에 도시된 바와 같이, 콘덴서(C11)는 반도체 기판(245)상에 절연층(246)을 통해 형성된 제 1 전극(247)과, 제 1 전극(247)상에 절연층(246)을 통해 형성된 제 2 전극(248)으로 이루어진다. 제 1 및 제 2 전극(247, 248)은 폴리실리콘 또는 알루미늄에 의해 형성된다.
콘덴서(C11)는 반도체 기판상에 집적화된 경우에는 전류(I1)가 흐르는 방향에 있어서 길이(LN1)를 갖기 위하여 기생 저항이 존재한다. 그 때문에, 제23도에 도시된 바와 같이, 전류 신호(L22)의 벡터의 위상은 전압 신호(L21)의 벡터의 위상보다도 90°위상이 진행한 점선으로 나타낸 벡터의 위상보다도 약간 지연된 것이 되며, 전류 신호(L22)의 벡터의 위상은 캐리어(L2)의 벡터의 위상에 대하여 거의 90°진행한 것이 된다.
전류 신호(L22)의 지연을 감소하기 위해서는 제22(c)도에 도시된 바와 같이 제 1 및 제 2 전극(249, 250)을 구비하고, 제 2 전극(250)의 전류(I1)가 흐르는 방향의 길이를 LN2(〈LN1)로 한 콘덴서(C111)를 이용하면 좋다.
또한, 제 1 및 제 2 전극(247, 248)을 알루미늄으로 형성하면, 콘덴서(C11)의 기생 저항을 감소시킬 수 있고, 전류 신호(L22)의 지연을 감소시킬 수 있다. 또, 콘덴서(C111)의 용량을 콘덴서(C11)와 동일하게 하면, 제 2 전극(250)의 면적을 제 2 전극(248)과 동일하게 하면 좋다.
아날로그 승산기(224)는 캐리어(L2)에 기초하여 동작하는 한쌍의 제 1 차동 회로(225, 226)와 전류 신호(L22)에 기초하여 제 1 차동 회로(225, 226)를 교대로 활성화시키기 위한 제 2 차동 회로(227)와, npn 트랜지스터(T19)와, 저항(R12, R13, R14)을 구비한다.
제 1 차동 회로(225)는 에미터 결합된 한쌍의 npn 트랜지스터(T13, T14)를 구비한다. npn 트랜지스터(T13, T14)는 각각 저항(R13, R14)을 통해 전원(Vcc)에 접속된 콜렉터를 갖는다.
제 1 차동 회로(226)는 에미터 결합된 한쌍의 npn 트랜지스터(T15, T16)를 구비한다. npn 트랜지스터(T15, T16)는 각각 저항(R13, R14)을 통해 전원(Vcc)에 접속된 콜렉터를 갖는다.
npn 트랜지스터(T13, T16)는 그들 베이스에 제 1 신호로서 캐리어(L2)를 입력하고 있다. npn 트랜지스터(T14, T15)는 콘덴서(C12)를 통해 접지(GND)에 접속된 베이스를 구비하며, 그들 베이스에 저항(R15)을 통해 기준 신호(VB11)를 입력하고 있다.
제 2 차동 회로(227)는 에미터 결합된 한쌍의 npn 트랜지스터(T17, T18)를 구비한다. npn 트랜지스터(T17)는 제 1 차동 회로(225)에 접속된 콜렉터와, npn 트랜지스터(T19)의 콜렉터에 접속된 에미터와, 저항(R17) 및 콘덴서(C13)를 통해 접지(GND)에 접속된 베이스를 갖는 npn 트랜지스터(T18)는 제 1 차동 회로(226)에 접속된 콜렉터와, npn 트랜지스터(T19)의 콜렉터에 접속된 에미터와, 콘덴서(C13)를 통해 접지(GND)에 접속된 베이스를 갖는다.
npn 트랜지스터(T17)는 그 베이스에 전류 신호(L22)를 입력하는 동시에, 저항(R17)을 통해 기준 신호(VB12)를 입력하고 있다. npn 트랜지스터(T18)는 그 베이스에 저항(R16)을 통해 기준 신호(VB12)를 입력하고 있다.
npn 트랜지스터(T19)는 저항(R12)을 통해 접지(GND)에 접속된 에미터와 기준 신호(VB13)를 입력하는 베이스를 구비한다. 본 형태에 있어서, npn 트랜지스터(T19)와 저항(R12)에 의해 정전류 회로가 구성되어 있다. npn 트랜지스터(T19)는 기준 신호(VB13)에 기초하여 온하고, 제 2 차동 회로(227)를 활성화한다.
제 2 차동 회로(227)는 활성화되면, 전류 신호(L22)와 기준 신호(VB12)에 기초한 전류와의 차에 기초하여 한쌍의 제 1 차동 회로(225, 226)를 교대로 활성화시킨다.
제 1 차동 회로(225)의 npn 트랜지스터(T13, T14)는 캐리어(L2)의 전압과 기준 신호(VB11)의 전압의 고저에 기초하여 교대로 온·오프 동작한다. 제 1 차동 회로(226)의 npn 트랜지스터(T14, T16)도 캐리어(L2)의 전압과 기준 신호(VB11)의 전압의 고저에 기초하여 교대로 온·오프 동작한다.
그 결과, npn 트랜지스터(T14, T16)의 콜렉터로부터 캐리어(L2)와 전류 신호(L22)를 곱셈하여 합성된 신호(D2)가 출력되는 동시에, npn 트랜지스터(T13, T15)의 콜렉터로부터 캐리어(L2)와 전류 신호(L22)를 곱셈하여 합성된 신호(D2 바)가 출력된다. 이들 출력 신호(D2, D2 바)는 스퓨리어스 성분이 적고, 캐리어(L2)의 주파수를 거의 2 체배한 것이 된다.
그런데, 본 실시의 형태는 다음과 같은 효과가 있다.
(1) 신호 변환 회로(223)는 캐리어(L2)를 입력하여 전압 신호(L21)를 출력하는 npn 트랜지스터(T11)와, 전압 신호(L21)를 전류 신호(L22)로 변환하는 콘덴서(C11)로 설치하였다. 전압 신호(L21)의 위상은 캐리어(L2)의 위상보다도 지연되기는 하지만, 콘덴서(C11)는 전압 신호(L21)의 주파수에 관계 없이, 전압 신호(L21)를 그 위상보다도 거의 90°위상이 진행한 전류 신호(L22)로 변환할 수 있으며, 전류 신호(L22)의 위상은 캐리어(L2)의 위상에 대하여 거의 90°진행한 것으로 할 수 있다. 따라서, 주파수 체배기(221)의 출력 신호(D2)는 약간의 스퓨리어스 성분을 함유하지만, 광대역의 캐리어(L2)에 관하여 안정도가 높은 주파수 체배 동작을 할 수 있다.
(2) npn 트랜지스터(T12)의 콜렉터 전류를 증가시킴으로써 npn 트랜지스터(T11)의 출력 임피던스를 감소시킬 수 있으며, 캐리어(L2)의 위상에 대한 전압 신호(L21)의 지연을 감소시킬 수 있다. 따라서, 전류 신호(L22)의 위상과 캐리어(L2)의 위상과의 차를 보다 90°에 가까이 함으로써 출력 신호(D2)의 스퓨리어스 성분을 보다 감소시킬 수 있으며, 광대역의 캐리어(L2)에 관하여 보다 안정도가 높은 주파수 체배동작을 행할 수 있다.
(3) 신호 변환 회로(223)의 콘덴서(C11)는 그 용량치에 관계 없이 전압 신호(L21)를 그 위상보다도 거의 90°위상이 진행한 전류 신호(L22)로 변환할 수 있기 때문에, 제조 공정의 격차에 의해 콘덴서의 소자 정수에 격차가 생겨도, 광대역의 캐리어(L2)에 관하여 안정도가 높은 주파수 체배 동작을 행할 수 있다.
(4) 안정도가 높은 주파수 체배기(221)를 이용한 변조기(161)는 광대역의 캐리어(L2)에 관하여 양호한 직교 변조를 행할 수 있다.
(5) 신호 변환 회로(223)는 npn 트랜지스터(T11)와 콘덴서(C11)라는 간단한 구성으로 할 수 있기 때문에, 디지탈 이동 통신용 IC의 집적도를 향상시킬 수 있다.
[제 10 실시의 형태]
다음에, 제 10 실시의 형태를 제24도에 따라 설명한다. 또, 중복 설명을 피하기 위하여, 제21도에 있어서 설명한 것과 동일한 요소에 대해서는 같은 참조 번호가 붙여져 있다. 또한, 전술한 주파수 체배기(221)와의 차이점을 중심으로 설명한다.
본 형태는 상기 변조기(161)에 사용되는 별도의 주파수 체배기(231)를 나타낸다. 신호원(228)은 저전위 전원(GND)에 접속되어 있지 않으며, 신호원(228)은 전압 신호로서 상보의 캐리어(L2, L2 바)를 출력한다.
주파수 체배기(231)는 신호 변환 회로(232)와, 상기 아날로그 승산기(224)를 구비하고, 상보의 캐리어(L2, L2 바)를 입력하여 캐리어(L2)의 주파수를 2 체배한 상보의 신호(D2, D2 바)를 출력한다.
신호 변환 회로(232)는 에미터 폴로워 회로로서의 npn 트랜지스터(T11, T21)와, npn 트랜지스터(T12, T22)와, 콘덴서(C11, C16)와, 저항(R11, R19)을 구비한다.
npn 트랜지스터(T21)는 고전위 전원(Vcc)에 접속된 콜렉터와, 콘덴서(C16)에 접속된 에미터와, 신호원(228)에 접속된 베이스를 구비한다. npn 트랜지스터(T21)의 에미터는 npn 트랜지스터(T22)의 콜렉터에도 접속되어 있다. npn 트랜지스터(T21)는 신호원(228)으로부터 출력되는 캐리어(L2 바)를 베이스에 입력하고 있다.
npn 트랜지스터(T21)는 다이오드로서 동작하며, 그 에미터로부터 캐리어(L2 바)보다도 베이스 에미터간 전압분만큼 전위가 낮은 전압 신호(L21 바)를 출력한다. 또, npn 트랜지스터(T21)에는 출력 임피던스가 존재하기 때문에, 제23도에 도시된 바와 같이, 전압 신호(L21 바)의 벡터의 위상은 캐리어(L2 바)의 벡터의 위상보다도 지연된 것으로 된다.
npn 트랜지스터(T22)는 저항(R19)을 통해 저전위 전원(GND)에 접속된 에미터와 기준 신호(VB13)를 입력하는 베이스를 구비한다. 본 형태에 있어서, npn 트랜지스터(T22)와 저항(R19)에 의해 npn 트랜지스터(T21)용의 조정 회로가 구성되어 있다. 이 조정 회로도 기준 신호(VB13)의 전압을 증감시켜 npn 트랜지스터(T22)의 콜렉터 전류를 증감시킴으로써, npn 트랜지스터(T21)의 출력 임피던스를 조정하고, 캐리어(L2 바)에 대한 전압 신호(L21 바)의 지연을 조정할 수 있다.
콘덴서(C16)는 AC(교류)적인 전압 신호(L21 바)를 그 위상보다도 90°위상이 진행한 전류 신호(L22 바)로 변환하여 아날로그 승산기(224)로 출력한다. 콘덴서(C16)도 콘덴서(C11)와 같이 구성되어 있다.
제 1 차동 회로(225)의 npn 트랜지스터(T14) 및 제 1 차동 회로(226)의 npn 트랜지스터(T15)는 그들 베이스에 제 1 신호로서 캐리어(L2 바)를 입력하고 있다.
제 2 차동 회로(227)의 npn 트랜지스터(T18)는 그 베이스에 제 2 신호로서 전류 신호(L22 바)를 입력하는 동시에, 저항(R16)을 통해 기준 신호(VB12)를 입력하고 있다.
제 2 차동 회로(227)는 활성화되면, 전류 신호(L22, L2 바)의 전류차에 기초하여 한쌍의 제 1 차동 회로(225, 226)를 교대로 활성화시킨다. 제 1 차동 회로(225)의 npn 트랜지스터(T13, T14)는 캐리어(L2, L2 바)의 전압의 고저에 기초하여 교대로 온·오프 동작한다. 제 1 차동 회로(226)의 npn 트랜지스터(T15, T16)도 캐리어(L2, L2 바)의 전압의 고저에 기초하여 교대로 온·오프 동작한다.
그 결과, npn 트랜지스터(T14, T16)의 콜렉터로부터 캐리어(L2)와 전류 신호(L22)를 곱셈하여 합성된 신호(D2)가 출력되는 동시에, npn 트랜지스터(T13, T15)의 콜렉터로부터 캐리어(L2)와 전류 신호(L22)를 곱셈하여 합성된 신호(D2 바)가 출력된다. 이들 출력 신호(D2, D2 바)는 스퓨리어스 성분이 적고, 캐리어(L2)의 주파수를 거의 2 체배한 것으로 된다.
그런데, 본 실시의 형태는 제 9 실시의 형태의 효과에 덧붙여서, 다음과 같은 효과가 있다.
(1) 각 제 1 차동 회로(225, 226)로의 입력을 상보의 캐리어(L2, L2 바)로 하고, 제 2 차동 회로(227)로의 입력을 상보의 전류 신호(L22, L22 바)로 하였다. 그 때문에, 캐리어(L2, L2 바)의 진폭을 작게 하여도 주파수 체배기(231)를 효율적으로 동작시킬 수 있음과 동시에, 주파수 체배기(231)의 출력측으로의 캐리어(L2)의 누설을 억제할 수 있다.
[제 11 실시의 형태]
다음에, 제 11 실시의 형태를 제25도에 따라 설명한다.
본 형태는 상기 변조기(161)에 사용되는 별도의 주파수 체배기(235)를 나타낸다. 신호원(241)은 저전위 전원(GND)에 접속되어 있지 않으며, 신호원(241)은 전압 신호로서 상보의 캐리어(L3, L3 바)를 출력한다.
주파수 체배기(235)는 pnp 트랜지스터에 의해 구성된 신호 변환 회로(236)와, pnp 트랜지스터에 의해 구성된 아날로그 승산기(237)를 구비하고, 상보의 캐리어(L3, L3 바)를 입력하여 캐리어(L3)의 주파수를 2 체배한 상보의 신호(D3, D3 바)를 출력한다.
신호 변환 회로(232)는 에미터 폴로워 회로로서의 pnp 트랜지스터(T31, T33)와, pnp 트랜지스터(T32, T34)와, 콘덴서(C17, C18)와, 저항(R26, R27)을 구비한다.
pnp 트랜지스터(T31, T33)는 다이오드로서 동작하며, 그들 에미터로부터 캐리어(L3, L3 바)보다도 베이스 에미터간 전압분만큼 전위가 높은 전압 신호(L31, L31 바)를 출력한다.
pnp 트랜지스터(T32, T34) 및 저항(R26, R27)에 의해 pnp 트랜지스터(T31, T33)용의 조정 회로가 구성되어 있다. 기준 신호(VB15)의 전압을 증감시켜 pnp 트랜지스터(T32, T34)의 콜렉터 전류를 증감시킴으로써, pnp 트랜지스터(T31, T33)의 출력 임피던스를 조정하고, 캐리어(L3, L3 바)에 대한 전압 신호(L31, L31 바)의 지연을 조정할 수 있다.
콘덴서(C17, C18)는 AC(교류)적인 전압 신호(L31, L31 바)를 그 위상보다도 90°위상이 진행한 전류 신호(L32, L32 바)로 변환하여 아날로그 승산기(237)에 출력한다. 콘덴서(C17, C18)도 상기 콘덴서(C11)와 동일하게 구성되어 있다.
아날로그 승산기(237)는 제 1 신호로서의 캐리어(L3, L3 바)에 기초하여 동작하는 한쌍의 제 1 차동 회로(238, 239)와, 제 2 신호로서의 전류 신호(L32, L32 바)에 기초하여 제 1 차동 회로(238, 239)를 교대로 활성화시키기 위한 제 2 차동 회로(240)와, pnp 트랜지스터(T41)와, 저항(R21, R22, R28)을 구비한다.
제 1 차동 회로(238)의 한쌍의 pnp 트랜지스터(T35, T36)는 그들 베이스에 캐리어(L3, L3 바)를 각각 입력하고 있다. 제 1 차동 회로(239)의 한쌍의 pnp 트랜지스터(T37, T38)는 그들 베이스에 캐리어(L3 바, L3)를 각각 입력하고 있다.
제 2 차동 회로(240)의 pnp 트랜지스터(T39)는 그 베이스에 전류 신호(L32)를 입력하는 동시에, 저항(R24)을 통해 기준 신호(VB14)를 입력하고 있다. pnp 트랜지스터(T40)는 그 베이스에 전류 신호(L32 바)를 입력하는 동시에, 저항(R23)을 통해 기준 신호(VB14)를 입력하고 있다.
pnp 트랜지스터(T41)는 고전위 전원(Vcc)에 접속된 에미터와 기준 신호(VB15)를 입력하는 베이스를 구비한다. 본 형태에 있어서, pnp 트랜지스터(T41) 및 저항(R28)에 의해 정전류 회로가 구성되어 있다. pnp 트랜지스터(T41)는 기준 신호(VB15)에 기초하여 온하고, 제 2 차동 회로(240)를 활성화한다.
제 2 차동 회로(240)는 활성화되면, 전류 신호(L32, L32 바)의 전류차에 기초하여 한쌍의 제 1 차동 회로(238, 239)를 교대로 활성화시킨다. 제 1 차동 회로(238)의 pnp 트랜지스터(T35, T36)는 캐리어(L3, L3 바)의 전압의 고저에 기초하여 교대로 온·오프 동작한다. 제 1 차동 회로(239)의 pnp 트랜지스터(T37, T38)도 캐리어(L3, L3 바)의 전압의 고저에 기초하여 교대로 온·오프 동작한다.
그 결과, pnp 트랜지스터(T36, T38)의 콜렉터로부터 캐리어(L3)와 전류 신호(L32)를 곱셈하여 합성된 신호(D3)가 출력되는 동시에, pnp 트랜지스터(T35, T37)의 콜렉터로부터 캐리어(L3)와 전류 신호(L32)를 곱셈하여 합성된 신호(D3 바)가 출력된다. 이들 출력 신호(D3, D3 바)는 스퓨리어스 성분이 적고, 캐리어(L3)의 주파수를 거의 2 체배한 것으로 된다.
그런데, 본 실시의 형태도 제 10 실시의 형태와 동일한 효과가 있다.
또, 본 발명은 다음과 같이 임의로 변경하여 구체화하는 것도 가능하다.
(1) 제 5 실시의 형태의 간접 변조형 변조기에 있어서는 변조기(91)의 주파수 체배기(22)의 입력부를 차동으로 하는 동시에 직교 변조기(92)의 출력부를 차동으로 하였지만, 직교 변조기(92)의 출력부만을 차동으로 하여 주파수 체배기의 입력부는 캐리어(LO)만을 입력하는 간접 변조형 변조기에 실시하여도 좋다. 이 경우에도 캐리어 누설을 억제할 수 있으며, 간접 변조형 변조기는 양호한 모드로 동작할 수 있다.
(2) 디지탈 이동 통신기로서의 GSM(global system for mobile communica tion) 방식의 디지탈 자동차 전화에 구체화하여도 좋다.
(3) 제 10 실시의 형태의 주파수 체배기(231)에 있어서의 신호 변환 회로(232)를 대신하여, pnp 트랜지스터로 이루어진 신호 변환 회로(236)를 사용하도록 하여도 좋다. 또한, 제 11 실시의 형태의 주파수 체배기(235)에 있어서의 신호 변환 회로(236)를 대신하여, npn 트랜지스터로 이루어진 신호 변환 회로(232)를 사용하도록 하여도 좋다.
상기의 각 실시의 형태로부터 파악할 수 있는 청구항 이외의 기술적 사상에 대해서, 이하에 기재한다.
(가) 상기 아날로그 승산기의 제 1 및 제 2 차동 회로는 npn 트랜지스터에 의해 구성되어 있는 청구항 6 내지 12 항중 어느 한 항에 기재한 주파수 체배기.
(나) 상기 아날로그 승산기의 제 1 및 제 2 차동 회로는 pnp 트랜지스터에 의해 구성되어 있는 청구항 6 내지 12 항중 어느 한 항에 기재한 주파수 체배기.
이상 상세히 기술한 바와 같이, 청구항 1 및 2 의 발명은 변조기의 전체에 잠재하는 상보 캐리어 누설의 일부를 서로 상쇄하고, 캐리어 누설을 억제할 수 있다.
청구항 3 의 발명은 변조기의 캐리어 누설을 보다 억제할 수 있다.
청구항 4 및 5의 발명은 간접 변조형 변조기의 캐리어 누설을 억제할 수 있다.
청구항 6 의 발명은 위상차가 서로 90°가 되는 제 1 및 제 2 신호에 의해 낮은 스퓨리어스의 주파수 체배 동작을 행할 수 있다.
청구항 7 의 발명은 전압 신호와 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호에 의해, 광대역의 주파수의 전압 신호에 관하여 낮은 스퓨리어스의 주파수 체배 동작을 행할 수 있다.
청구항 8 의 발명은 콘덴서에 의해 전압 신호를 거의 90°위상이 진행한 전류 신호로 변환할 수 있으며, 전류 신호에 의한 전압 신호의 위상의 영향을 다이오드에 의해 차단할 수 있다.
청구항 9 의 발명은 상보의 전압 신호를 사용하고 있기 때문에, 전압 신호의 진폭을 작게 하여도 주파수 체배기를 효율적으로 동작시킬 수 있다.
청구항 10 의 발명은 2 개의 콘덴서에 의해 상보의 전압 신호를 거의 90°위상이 진행한 상보의 전류 신호로 변환할 수 있으며, 상보의 전류 신호에 의한 상보의 전압 신호의 위상의 영향을 2 개의 다이오드에 의해 차단할 수 있다.
청구항 11 의 발명은 다이오드가 에미터 폴로워 회로이기 때문에, 전압 신호의 위상의 지연을 작게 할 수 있다.
청구항 12 및 13 의 발명은 다이오드의 출력 임피던스를 저하시켜 전압 신호의 위상의 지연을 보다 작게 할 수 있다.
청구항 14 내지 17 의 발명은 광대역의 주파수의 전압 신호에 관하여 양호한 직교 변조를 행할 수 있다.

Claims (16)

  1. 캐리어의 주파수를 2 체배한 상보의 신호를 출력하는 주파수 체배기와, 상기 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 입력 신호와 상기 위상 시프터로부터 출력되는 캐리어를 입력하고, 해당 입력 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한 변조기에 있어서, 상기 주파수 체배기의 입력부를 차동으로 하고, 해당 차동 입력부에는 상보 캐리어를 입력한 것을 특징으로 하는 변조기.
  2. 캐리어의 주파수를 2 체배한 상보의 신호를 출력하는 주파수 체배기와, 상기 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 입력 신호와 상기 위상 시프터로부터 출력되는 캐리어를 입력하고, 해당 입력 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한 변조기에 있어서, 상기 직교 변조기의 출력부를 차동으로 한 것을 특징으로 하는 변조기.
  3. 캐리어의 주파수를 2 체배한 상보의 신호를 출력하는 주파수 체배기와, 상기 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 입력 신호와 상기 위상 시프터로부터 출력되는 캐리어를 입력하고, 해당 입력 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한 변조기에 있어서, 상기 주파수 체배기의 입력부를 차동으로 하고, 해당 차동 입력부에는 상보의 캐리어를 입력하며, 상기 직교 변조기의 출력부를 차동으로 한 것을 특징으로 하는 변조기.
  4. 제2항에 있어서의 변조기와, 상기 변조기의 출력 신호와 제 2 캐리어를 입력하고 제 2 캐리어와 상기 변조기의 출력 신호를 합성한 신호를 출력하는 송신 믹서를 구비한 간접 변조형 변조기에 있어서, 상기 변조기와 송신 믹서를 차동 결합하는 동시에, 상기 송신 믹서의 출력부를 차동으로 한 것을 특징으로 하는 간접 변조형 변조기.
  5. 제3항에 있어서의 변조기와, 상기 변조기의 출력 신호와 제 2 캐리어를 입력하고 제 2 캐리어와 상기 변조기의 출력 신호를 합성한 신호를 출력하는 송신 믹서를 구비한 간접 변조형 변조기에 있어서, 상기 변조기와 송신 믹서를 차동 결합하는 동시에, 상기 송신 믹서의 출력부를 차동으로 한 것을 특징으로 하는 간접 변조형 변조기.
  6. 입력된 전압 신호의 주파수를 2 체배한 신호를 출력하기 위한 주파수 체배기에 있어서, 상기 전압 신호를 위상차라 서로 90°가 되는 제 1 및 제 2 신호로 변환하는 신호 변환 회로와, 상기 제 1 신호에 기초하여 동작하는 한쌍의 제 1 차동 회로와, 상기 제 2 신호에 기초하여 상기 한쌍의 제 1 차동 회로를 교대로 활성화하기 위한 제 2 차동 회로를 가지며, 상기 제 1 신호와 제 2 신호를 곱셈함으로써 상기 전압 신호의 주파수를 2 체배한 신호를 출력하는 아날로그 승산기를 구비하는 것을 특징으로 하는 주파수 체배기.
  7. 제6항에 있어서, 상기 신호 변환 회로는 상기 전압 신호를 제 1 신호로서 출력하는 동시에, 상기 전압 신호를 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호로 변환하여 제 2 신호로서 출력하는 것을 특징으로 하는 주파수 체배기.
  8. 제7항에 있어서, 상기 신호 변환 회로는 상기 전압 신호를 입력하는 다이오드와, 상기 다이오드와 상기 제 2 차동 회로와의 사이에 접속되며, 상기 다이오드로부터 출력되는 전압 신호를 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호로 변환하기 위한 콘덴서를 구비하는 것을 특징으로 하는 주파수 체배기.
  9. 제7항에 있어서, 상기 전압 신호는 상보 신호이고, 상기 신호 변환 회로는 상기 상보의 전압 신호를 해당 상보의 전압 신호보다도 위상이 각각 진행한 상보의 전류 신호로 변환하고, 상기 각제 1 차동 회로에는 상기 제 1 신호로서 상보의 전압 신호를 입력하며, 상기 제 2 차동 회로에는 상기 제 2 신호로서 상기 상보의 전류 신호를 입력한 것을 특징으로 하는 주파수 체배기.
  10. 제9항에 있어서, 상기 신호 변환 회로는 상기 상보의 전압 신호를 각각 입력하는 2 개의 다이오드와, 상기 2 개의 다이오드와 상기 제 2 차동 회로의 2 개의 입력부 사이에 접속되며, 또한, 상기 각 다이오드로부터 출력되는 전압 신호를 해당 전압 신호보다도 거의 90°위상이 진행한 전류 신호로 변환하기 위한 2 개의 콘덴서를 구비하는 것을 특징으로 하는 주파수 체배기.
  11. 제8항 또는 제10항에 있어서, 상기 다이오드는 에미터 폴로워 회로인 것을 특징으로 하는 주파수 체배기.
  12. 제8항 또는 제10항에 있어서, 상기 다이오드의 출력 임피던스를 조정하기 위한 조정 회로를 구비하는 것을 특징으로 하는 주파수 체배기.
  13. 제11항에 있어서, 상기 다이오드의 출력 임피던스를 조정하기 위한 조정 회로를 구비하는 것을 특징으로 하는 주파수 체배기.
  14. 제6항 내지 제10항 또는 제13항중 어느 한 항에 있어서의 주파수 체배기와, 상기 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 변조용의 신호와 상기 위상 시프터의 캐리어를 입력하여 해당 변조용 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한 것을 특징으로 하는 변조기.
  15. 제11항에 있어서의 주파수 체배기와, 상기 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 변조용의 신호와 상기 위상 시프터의 캐리어를 입력하여 해당 변조용 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한 것을 특징으로 하는 변조기.
  16. 제12항에 있어서의 주파수 체배기와, 상기 주파수 체배기의 출력 신호를 1/2 로 분주하여 90°씩 위상차가 있는 복수의 캐리어를 출력하는 위상 시프터와, 변조용의 신호와 상기 위상 시프터의 캐리어를 입력하여 해당 변조용 신호와 캐리어를 합성한 신호를 출력하는 직교 변조기를 구비한 것을 특징으로 하는 변조기.
KR1019960033133A 1995-09-13 1996-08-09 변조기, 간접 변조형 변조기 및 주파수 체배기 KR100193329B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP95-235829 1995-09-13
JP23582995 1995-09-13
JP95-254165 1995-09-29
JP25416595 1995-09-29
JP96-029516 1996-02-16
JP8029516A JPH09153741A (ja) 1995-09-13 1996-02-16 変調器、間接変調型変調器、及び周波数逓倍器

Publications (2)

Publication Number Publication Date
KR970018986A KR970018986A (ko) 1997-04-30
KR100193329B1 true KR100193329B1 (ko) 1999-06-15

Family

ID=27286609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033133A KR100193329B1 (ko) 1995-09-13 1996-08-09 변조기, 간접 변조형 변조기 및 주파수 체배기

Country Status (5)

Country Link
US (1) US5708399A (ko)
EP (1) EP0763885A3 (ko)
JP (1) JPH09153741A (ko)
KR (1) KR100193329B1 (ko)
CN (1) CN1074607C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423265B1 (ko) * 2021-05-17 2022-07-19 동아대학교 산학협력단 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243489B1 (ko) * 1995-11-22 2000-02-01 니시무로 타이죠 주파수 변환기 및 이를 이용한 무선 수신기
US5832370A (en) * 1996-09-26 1998-11-03 Motorola, Inc. Current mode transceiver circuit and method
US6442382B1 (en) * 1997-06-27 2002-08-27 Agere Systems Guardian Corp. Filter switching system and method
US6084890A (en) * 1997-11-25 2000-07-04 Motorola, Inc. Method and apparatus for combining carrier signals
JPH11220506A (ja) 1997-11-25 1999-08-10 Fujitsu Ltd 変調用ミキサ及び直交変調器
US6714260B1 (en) * 1998-07-23 2004-03-30 Conexant Systems, Inc. Monolithic generation of RF for wireless transmission of video
DE19901751B4 (de) * 1999-01-18 2005-11-24 Rohde & Schwarz Gmbh & Co. Kg Mehrfachüberlagerungsstufe für einen Empfänger oder Spektrumanalysator
US6424194B1 (en) 1999-06-28 2002-07-23 Broadcom Corporation Current-controlled CMOS logic family
JP3510556B2 (ja) * 2000-03-30 2004-03-29 Ｎｅｃ化合物デバイス株式会社 イメージリジェクションミキサ及びそれを用いた受信機
US6766157B1 (en) * 2001-01-03 2004-07-20 Kyocera Wireless Corp. Reducing LO leakage in a direct conversion receiver quadrature stage
JP4780865B2 (ja) * 2001-07-19 2011-09-28 富士通セミコンダクター株式会社 周波数逓倍装置
JP2003060441A (ja) * 2001-08-10 2003-02-28 Toshiba Corp ダブルバランスミキサー回路とそれを用いた直交復調回路
US6480046B1 (en) * 2001-08-16 2002-11-12 Ericsson Inc. Transmitter apparatus and methods using frequency doubling modulation
GB0125788D0 (en) * 2001-10-26 2001-12-19 Pa Consulting Services Radio frequency amplifier
KR100486262B1 (ko) * 2002-09-17 2005-05-03 삼성전자주식회사 단일 측파대 믹서 및 단일 측파대 신호 추출 방법
US7283048B2 (en) * 2003-02-03 2007-10-16 Ingrid, Inc. Multi-level meshed security network
US7019639B2 (en) * 2003-02-03 2006-03-28 Ingrid, Inc. RFID based security network
US7421259B2 (en) * 2004-04-16 2008-09-02 Broadcom Corporation RF mixer with high local oscillator linearity using multiple local oscillator phases
US20060042051A1 (en) * 2004-08-27 2006-03-02 Irwin Jere F Strips of clips and clip
US20060045202A1 (en) * 2004-08-31 2006-03-02 Aslam Rafi Matching I and Q portions of a device
WO2006035509A1 (en) * 2004-09-29 2006-04-06 Nec Corporation Error calculation circuit for mixer
US7509110B2 (en) * 2005-03-14 2009-03-24 Broadcom Corporation High-order harmonic rejection mixer using multiple LO phases
US7362174B2 (en) * 2005-07-29 2008-04-22 Broadcom Corporation Current-controlled CMOS (C3MOS) wideband input data amplifier for reduced differential and common-mode reflection
US7598811B2 (en) * 2005-07-29 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
US7598788B2 (en) * 2005-09-06 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth
TWI311855B (en) * 2006-04-17 2009-07-01 Via Tech Inc Harmonic-rejection modulating devices and methods
CN1838525B (zh) * 2006-04-18 2012-06-27 威盛电子股份有限公司 调制装置
JP2008236135A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 周波数コンバータ
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US20110090020A1 (en) * 2009-10-15 2011-04-21 Reeser Glen O Voltage Controlled SAW Oscillator with Phase Shifter
CN102484633B (zh) * 2010-03-29 2014-11-26 旭化成微电子株式会社 相位调整电路、相位调整方法
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
CN102790587B (zh) * 2012-07-30 2015-04-08 四川和芯微电子股份有限公司 倍频器电路及系统
JP6428341B2 (ja) * 2015-02-13 2018-11-28 三菱電機株式会社 周波数逓倍器
CN104702217B (zh) * 2015-03-31 2017-10-31 中国科学院空间科学与应用研究中心 一种内嵌偏置电路的太赫兹倍频器
US10749473B2 (en) * 2017-12-20 2020-08-18 Globalfoundries Inc. Methods, apparatus, and system for a frequency doubler for a millimeter wave device
US11675046B2 (en) * 2019-08-31 2023-06-13 Globalfoundries U.S. Inc. Transmitter unit suitable for millimeter wave devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569732A (en) * 1969-12-15 1971-03-09 Shell Oil Co Inductanceless igfet frequency doubler
JPS5742206A (en) * 1980-08-27 1982-03-09 Matsushita Electric Ind Co Ltd Quadrature detector
JPS5911009A (ja) * 1982-07-12 1984-01-20 Pioneer Electronic Corp クオドラチヤ検波回路
JPS59152705A (ja) * 1983-02-18 1984-08-31 Sony Corp 和又は差周波数信号発生回路
JP2801389B2 (ja) * 1990-11-02 1998-09-21 キヤノン株式会社 信号処理装置
US5319267A (en) * 1991-01-24 1994-06-07 Nec Corporation Frequency doubling and mixing circuit
JPH05130156A (ja) * 1991-11-08 1993-05-25 Nec Corp 直交変調器
US5392460A (en) * 1993-04-23 1995-02-21 Nokia Mobile Phones Ltd. Dual mode radiotelephone terminal selectively operable for frequency modulated or phase modulated operation
US5373265A (en) * 1993-07-06 1994-12-13 At&T Corp. Modulator having oscillator for generating IF and RF signals by division and up-conversion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423265B1 (ko) * 2021-05-17 2022-07-19 동아대학교 산학협력단 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치
WO2022245084A1 (ko) * 2021-05-17 2022-11-24 동아대학교 산학협력단 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치

Also Published As

Publication number Publication date
CN1074607C (zh) 2001-11-07
US5708399A (en) 1998-01-13
KR970018986A (ko) 1997-04-30
EP0763885A3 (en) 1998-06-24
EP0763885A2 (en) 1997-03-19
JPH09153741A (ja) 1997-06-10
CN1152818A (zh) 1997-06-25

Similar Documents

Publication Publication Date Title
KR100193329B1 (ko) 변조기, 간접 변조형 변조기 및 주파수 체배기
KR100314798B1 (ko) 집적화된이미지제거믹서
US6510185B2 (en) Single chip CMOS transmitter/receiver
US7116950B2 (en) Direct-conversion transmitting circuit and integrated transmitting/receiving circuit
US6999747B2 (en) Passive harmonic switch mixer
US8174328B2 (en) Dual-band wideband local oscillation signal generator
US7675996B2 (en) Television receiver suitable for multi-standard operation and method therefor
CA2338564C (en) Single chip cmos transmitter/receiver and vco-mixer structure
US6085075A (en) Communication system, a communication device and a frequency synthesizer
US7792215B2 (en) Direct-conversion receiver and sub-harmonic frequency mixer thereof
US8198945B2 (en) Quadrature oscillator with high linearity
US7542521B2 (en) Direct-conversion frequency mixer
KR20050115258A (ko) 라디오 주파수 수신기를 위한 튜너 및 그와 관련된 방법
US7454185B2 (en) Wideband I/Q signal generation device
US7107035B2 (en) Frequency converter and radio communication apparatus
US7085548B1 (en) Harmonic mixer
US6640091B1 (en) Dual-band output switching high-frequency transmission circuit with a transmission mixer having two outputs
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
JP3560774B2 (ja) 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器
JP3412399B2 (ja) 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、２重平衡形ミクサ、受信装置、送信装置および位相同期発振器
KR20020068345A (ko) 싱글칩 ｃｍｏｓ 송신기/수신기 및 그의 사용방법
JPH01297907A (ja) イメージキャンセルミクサ
KR20010021467A (ko) 이상기 및 이를 이용한 복조기
JP2003249866A (ja) 受信装置
JP2001024539A (ja) 受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020123

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee