JPS5911009A - クオドラチヤ検波回路 - Google Patents
クオドラチヤ検波回路Info
- Publication number
- JPS5911009A JPS5911009A JP12088382A JP12088382A JPS5911009A JP S5911009 A JPS5911009 A JP S5911009A JP 12088382 A JP12088382 A JP 12088382A JP 12088382 A JP12088382 A JP 12088382A JP S5911009 A JPS5911009 A JP S5911009A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistors
- trs
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、イ央波特性の同士を図ったＦＭ検波に用い
られるクオドラチャ横波回路に関する。
られるクオドラチャ横波回路に関する。
第１図は従来のクオドラチャ検波回路の回路図である。
この、１４１図におけるｒｌ、’ｌ’２け入力端子であ
り、入力端子ＴＩは定電流トランジスタのベースに接続
され、入力端子Ｔ２は定電 。
り、入力端子ＴＩは定電流トランジスタのベースに接続
され、入力端子Ｔ２は定電 。
流トランジスタ２のベースに接続されている。
画定電流トランジスタ１，２Ｊ、）エミッタは、共浦に
して、定″４流源に接続されている。定電流トランジス
タ１のコレクタはトランジスタ３゜４のエミッタに共通
に接続されており、同様にして、定電流トランジスタ２
のコレクタはトランジスタ５と６のエミッタに共〕［り
に接続されている。
して、定″４流源に接続されている。定電流トランジス
タ１のコレクタはトランジスタ３゜４のエミッタに共通
に接続されており、同様にして、定電流トランジスタ２
のコレクタはトランジスタ５と６のエミッタに共〕［り
に接続されている。
トランジスタ３と４．５と６はそれぞれ差動増幅器を構
成しており、トランジスタ４と５のベースは移相器７の
一方の出力端に接続され、トランジスタ３と６のベース
は移相器７の他方の出力端に接続さｈている。この移相
器７の入力端は入力端子ＴＩとＴ２に接続されでいる。
成しており、トランジスタ４と５のベースは移相器７の
一方の出力端に接続され、トランジスタ３と６のベース
は移相器７の他方の出力端に接続さｈている。この移相
器７の入力端は入力端子ＴＩとＴ２に接続されでいる。
トランジスタ３と５のコレクタは負荷抵抗ｋｌＬ１を介
して電源ｖすに接続さ）しているとともに、出力端子Ｔ
４に接続されている。同様にしてトランジスタ４と６の
コレクタは負荷抵抗ＲＬ２を介して電源ｖ”ｗ接続ネれ
てわシ、苫らに、出力９１Ｍ子１゛３にｔｇｘ元されて
いる。つまり、トランジスタ３と５．４と６のコレクタ
が父ルして共】出にセ２矛完さノしている。
して電源ｖすに接続さ）しているとともに、出力端子Ｔ
４に接続されている。同様にしてトランジスタ４と６の
コレクタは負荷抵抗ＲＬ２を介して電源ｖ”ｗ接続ネれ
てわシ、苫らに、出力９１Ｍ子１゛３にｔｇｘ元されて
いる。つまり、トランジスタ３と５．４と６のコレクタ
が父ルして共】出にセ２矛完さノしている。
次に動作について、第２図の波形１ン１を参照してｈＣ
４明する。第２図（ａｌは入力端子１゛１と１゛２間に
印加さｈる信−号であり、第２図ｆｂｌＩｉ）ランジス
タ３と４．５と６より定ＭＡ、’１ｆｌｔ、 トランジ
スタ１゜２のコレクタに流れる相、流１１＋ ｉ！、
第２図（ｅｌｏ、ｌ移相器７の出力端の信号ｅ。、第２
図ｆｄ）はトランジスタ４，６のコレクタに流りる電流
１４ｔ Ｉｌｌを示し、第２図（ｅ）ｌ”ｔその平均
ＤＣレベルである。
４明する。第２図（ａｌは入力端子１゛１と１゛２間に
印加さｈる信−号であり、第２図ｆｂｌＩｉ）ランジス
タ３と４．５と６より定ＭＡ、’１ｆｌｔ、 トランジ
スタ１゜２のコレクタに流れる相、流１１＋ ｉ！、
第２図（ｅｌｏ、ｌ移相器７の出力端の信号ｅ。、第２
図ｆｄ）はトランジスタ４，６のコレクタに流りる電流
１４ｔ Ｉｌｌを示し、第２図（ｅ）ｌ”ｔその平均
ＤＣレベルである。
いま、入力端子Ｔ１．Ｔ２間に入力信号が加えらノ″し
ることにより、定電流トランジスタ１゜２がスイッチン
グ動作を行い、そのコレクタにＱ」コレクタｉｌＩ、流
’Ｉｓ １２が第２図（ｂ）Ｋ示すようにυ１ｉＪＬ
る。
ることにより、定電流トランジスタ１゜２がスイッチン
グ動作を行い、そのコレクタにＱ」コレクタｉｌＩ、流
’Ｉｓ １２が第２図（ｂ）Ｋ示すようにυ１ｉＪＬ
る。
また、入力信号は移相器７により９０°位相が袈えられ
て、トランジスタ３と６．４．！：５のベース供給さノ
Ｌ、 ）ランジスタ３と４．５と６されるとともに、
さらに、トランジスタ３と４゜５と６による差動増幅器
の出力の位相差にｋａじだ出力が出力端子Ｔ３とＴ４か
ら１収り出される。
て、トランジスタ３と６．４．！：５のベース供給さノ
Ｌ、 ）ランジスタ３と４．５と６されるとともに、
さらに、トランジスタ３と４゜５と６による差動増幅器
の出力の位相差にｋａじだ出力が出力端子Ｔ３とＴ４か
ら１収り出される。
定電流トランジスタ１．２にスイッチング特性の悪いト
ランジスタを使用すると、第３図のような入力対高特性
ｔｉａのように、出力レベルが一定してぐる入カレベル
ｌｄ：５００ｍＶｐ−ｐ付近となる。これは第２ 図１
（ａｌに示すような入力イｄ号ｅ、のレベルが５００
ｍＶ以下での出力電流はスイッチング特性のよい場合の
第２図（ｄｌのようにはならず、！′！２図ｆｂｌに示
すように定電流トランジスタ１．２のコレクタ電流ｉ、
とｉ、のスイッチングが遅りた時間ｔｄだけ出力寝、流
の立上りが遅れ、第２図（ｅｌに示ずようになシ、平均
ＤＣレベルが下がり、出力の一定になり始める入力レベ
ルも高くなる。
ランジスタを使用すると、第３図のような入力対高特性
ｔｉａのように、出力レベルが一定してぐる入カレベル
ｌｄ：５００ｍＶｐ−ｐ付近となる。これは第２ 図１
（ａｌに示すような入力イｄ号ｅ、のレベルが５００
ｍＶ以下での出力電流はスイッチング特性のよい場合の
第２図（ｄｌのようにはならず、！′！２図ｆｂｌに示
すように定電流トランジスタ１．２のコレクタ電流ｉ、
とｉ、のスイッチングが遅りた時間ｔｄだけ出力寝、流
の立上りが遅れ、第２図（ｅｌに示ずようになシ、平均
ＤＣレベルが下がり、出力の一定になり始める入力レベ
ルも高くなる。
従来のクオドラチャ検波回路で移相器７の入力信号ｅ１
と出力信号ｅ、の入力レベルを変化させ出力端子１’３
．ｉ”４１…に出てくるＤＣレベルの変化をとると、定
電流トランジスタ１．２のスイッチング特性が悪い素子
のため、第３図の特Ｐ１ａのように、出力ＩＪＣレベル
が一定となり始＾）る（！−きの人力レベルかｓｏｏｍ
ｖｐ−ｐのとき七々す、かなり大きな入カレベノＬを入
力しなけれｆｄ’ 、出力レベルが一定しガくなる。
と出力信号ｅ、の入力レベルを変化させ出力端子１’３
．ｉ”４１…に出てくるＤＣレベルの変化をとると、定
電流トランジスタ１．２のスイッチング特性が悪い素子
のため、第３図の特Ｐ１ａのように、出力ＩＪＣレベル
が一定となり始＾）る（！−きの人力レベルかｓｏｏｍ
ｖｐ−ｐのとき七々す、かなり大きな入カレベノＬを入
力しなけれｆｄ’ 、出力レベルが一定しガくなる。
この発明は、十ｈ［シ従来の欠点を除去するためになさ
りしたもので、足ＴＶ、 流トランジスタのスイッチン
グ特性を改善することにより、低入力レベルから出力レ
ベルが一定でき、イ炙波特性を同士でさるクオドラチャ
検波回路を提供することを目ｒ自とする。
りしたもので、足ＴＶ、 流トランジスタのスイッチン
グ特性を改善することにより、低入力レベルから出力レ
ベルが一定でき、イ炙波特性を同士でさるクオドラチャ
検波回路を提供することを目ｒ自とする。
以下、この発明のクオドラチャ検波回路の実加！１回に
ついて１ン１而に基つき簡明する。
ついて１ン１而に基つき簡明する。
第４鴎＋よその−実り事例の構成を示す回路図である。
この第４図において、貞陵を避けるために、車１図と同
一部分には同一符号を付してそのビ明を′６略し、第１
図とけ異なる部分を重点的に述べることにする。
一部分には同一符号を付してそのビ明を′６略し、第１
図とけ異なる部分を重点的に述べることにする。
この第４図を第１図と比較しても明らかなように、第４
図でＦｉ定電流トランジスタ１．２のコレクタとペース
間にそ）しそれショットキーバリアダイオード１０．Ｉ
Ｉが接続をｉしている点が第１図とは異なるものであり
、その他の部分ｉｄ第１図と１１１様である。
図でＦｉ定電流トランジスタ１．２のコレクタとペース
間にそ）しそれショットキーバリアダイオード１０．Ｉ
Ｉが接続をｉしている点が第１図とは異なるものであり
、その他の部分ｉｄ第１図と１１１様である。
このように、ショットキーバリアダイオード１０．１１
を接続することにより、定電ＵＩ＋ｔトランジスタ１．
２のスイッチング特性が改善され、第２図（ａｔに示す
入力信号ｅ１に対して、第２図（ｂｌに示すように定電
流トランジスタ１，２のコレクタ電流ｉＩｎ １２が
この入力信号ｅ、の立上り （または立下り）と同時に
スイッチングされる。
を接続することにより、定電ＵＩ＋ｔトランジスタ１．
２のスイッチング特性が改善され、第２図（ａｔに示す
入力信号ｅ１に対して、第２図（ｂｌに示すように定電
流トランジスタ１，２のコレクタ電流ｉＩｎ １２が
この入力信号ｅ、の立上り （または立下り）と同時に
スイッチングされる。
こノ１により、第２１７４ （（１１に示すように、出
力電流（トランジスタ４．６のコレクタ電流ｉ４ｗ
”＠）の立上りも入力信号ｅ、の変化と同時に変化する
ことになり、？ｉ＃Ｙ理想的に第２図（ｄｌのＩ９のよ
うな電流となり、その入力対出力特性も第３図の特性す
のように、３００ｍＶｐ−Ｐの入力レベルも出力レベル
が一定となり始める。
力電流（トランジスタ４．６のコレクタ電流ｉ４ｗ
”＠）の立上りも入力信号ｅ、の変化と同時に変化する
ことになり、？ｉ＃Ｙ理想的に第２図（ｄｌのＩ９のよ
うな電流となり、その入力対出力特性も第３図の特性す
のように、３００ｍＶｐ−Ｐの入力レベルも出力レベル
が一定となり始める。
ナオ、この発明は、定電流トランジスタ１゜２のベース
コレクタ間にショットキーバリアダイメート１０．１１
を接続する代わりに、トランジスタ３〜６のベースコレ
クタ間にそれぞれショットキーバリアダイオードを挿入
してもよい。
コレクタ間にショットキーバリアダイメート１０．１１
を接続する代わりに、トランジスタ３〜６のベースコレ
クタ間にそれぞれショットキーバリアダイオードを挿入
してもよい。
寸た、ショットキーバリアタイオードの代わりに、他の
素子と４セ続してもよく、要番゛↓トランジスタのスイ
ッチング特性を改善できる素子であわ、げよい。さらに
、全体を集積回路化することもできる。
素子と４セ続してもよく、要番゛↓トランジスタのスイ
ッチング特性を改善できる素子であわ、げよい。さらに
、全体を集積回路化することもできる。
以−トのように、この発明のクオドラチャ＠波回路によ
ｉ］−ば、＞１ノ「）ｔ′流トランジスタあるいｔＪ差
！１山１胃（１゛吊ｉ証を＋１１１成するトランジスタ
のスイッチング’ｉ、ｒ件を改善するだめの素子をペー
スとコレクタ間に仙人するようにしたので、入力信号と
同時に１１１力屯＋ＺＣか１１ ？Ｊ ｊ、’ｌ！や）
的に立ち土かり、その入力対出力（侍ｅｔ＝も３００
ｍ、 ｖ ｐ −ｐの入力しベ）Ｌ−Ｔ モ出力レベル
を一定にでき、横波特性が敗色できるものＵある。
ｉ］−ば、＞１ノ「）ｔ′流トランジスタあるいｔＪ差
！１山１胃（１゛吊ｉ証を＋１１１成するトランジスタ
のスイッチング’ｉ、ｒ件を改善するだめの素子をペー
スとコレクタ間に仙人するようにしたので、入力信号と
同時に１１１力屯＋ＺＣか１１ ？Ｊ ｊ、’ｌ！や）
的に立ち土かり、その入力対出力（侍ｅｔ＝も３００
ｍ、 ｖ ｐ −ｐの入力しベ）Ｌ−Ｔ モ出力レベル
を一定にでき、横波特性が敗色できるものＵある。
第１図ｄ従米のクオドラチャ検波回路の回路図、Ｉｉ１
！２図（ａ）ないし第２図ｔｅｌ幻従来おまひこの発明
のクオドラチャ検波回路の動作を説明するだめの各部の
波形図、第３１ＺＩζ；Ｊ仇、米およびこの発明のクオ
ドラチャ構成回路の入力対出力！特性を示す特性図、第
４図りこの発明のクオドラチャ検波回路の一実施例を示
す回路図である。 １．２・・・・・・定電流トランジスタ３〜６・・・・
・・トランジスタ ク・・・・・・移相器 １０、ＩＩ・・・・・ショットキーバリアタイオード 特許出納人 パイメニア株式会肚 第１図 第？■ 第（Ｓ「１ ｏｓ １０ １５ ２０ （岑−Ｐ
）入内レヘ′ル（ｅ、 、ｅ２） 第４図 丁 彰゛Ｉ： ン山 ｉＥ Ｎ！１（方
式）％式％ ｑｌｉ訂庁Ｉ処官 ＝と４ｉ４・１ 不］１ノ（殿
１ “ｌｉ ｆ’ｌの入車 昭和５７（Ｉ Ｌ’＋ Ｗ’ｌ 願第１２０
１：３月２ ５を明β）ｌ？７．称 ／／Ａ１−シｆ１７（テ波回路 ：１ １１１ｉ ｉｆ’、 ＠づろ名 事（′１どの関係 １！ｒ品′（出願人〒１ｊ）３
中９都目黒口目思１１１’ｌ／Ｉ雷１号（！１０１）
ノ（イフ１−）ｌ′４朱二代づ≧ネ１−’ｌ 、 １ｎ
ｉｉＦ Ｗ令の１旧・１１１１（イ１１５７４１１０口
７ｌ−１ｆｌｉｔ ｆｊｌ ５７季１１０１１２６Ｂ
斤送ｆ）ン＋ｌｉ＋ｌ（７＋９・（象 明郭Ｉ Ｎｊ０８ベージ１１）７’Ｊ ’ｆｊ下２１Ｊ
を１・記のど（１３りン山１１ニジまり。 第１図は従来のりＡドラチＸ７検波回路の回路図、第２
図（ａ ）ないし第２図＜ ｅ） （Ｊ、イ、′ｉ、来
４メＪ、ひこの
！２図（ａ）ないし第２図ｔｅｌ幻従来おまひこの発明
のクオドラチャ検波回路の動作を説明するだめの各部の
波形図、第３１ＺＩζ；Ｊ仇、米およびこの発明のクオ
ドラチャ構成回路の入力対出力！特性を示す特性図、第
４図りこの発明のクオドラチャ検波回路の一実施例を示
す回路図である。 １．２・・・・・・定電流トランジスタ３〜６・・・・
・・トランジスタ ク・・・・・・移相器 １０、ＩＩ・・・・・ショットキーバリアタイオード 特許出納人 パイメニア株式会肚 第１図 第？■ 第（Ｓ「１ ｏｓ １０ １５ ２０ （岑−Ｐ
）入内レヘ′ル（ｅ、 、ｅ２） 第４図 丁 彰゛Ｉ： ン山 ｉＥ Ｎ！１（方
式）％式％ ｑｌｉ訂庁Ｉ処官 ＝と４ｉ４・１ 不］１ノ（殿
１ “ｌｉ ｆ’ｌの入車 昭和５７（Ｉ Ｌ’＋ Ｗ’ｌ 願第１２０
１：３月２ ５を明β）ｌ？７．称 ／／Ａ１−シｆ１７（テ波回路 ：１ １１１ｉ ｉｆ’、 ＠づろ名 事（′１どの関係 １！ｒ品′（出願人〒１ｊ）３
中９都目黒口目思１１１’ｌ／Ｉ雷１号（！１０１）
ノ（イフ１−）ｌ′４朱二代づ≧ネ１−’ｌ 、 １ｎ
ｉｉＦ Ｗ令の１旧・１１１１（イ１１５７４１１０口
７ｌ−１ｆｌｉｔ ｆｊｌ ５７季１１０１１２６Ｂ
斤送ｆ）ン＋ｌｉ＋ｌ（７＋９・（象 明郭Ｉ Ｎｊ０８ベージ１１）７’Ｊ ’ｆｊ下２１Ｊ
を１・記のど（１３りン山１１ニジまり。 第１図は従来のりＡドラチＸ７検波回路の回路図、第２
図（ａ ）ないし第２図＜ ｅ） （Ｊ、イ、′ｉ、来
４メＪ、ひこの
Claims (1)
- 人力信号を移相する移相器と、この入力信号によりスイ
ッチング動作を行って定電流諒と接続する１対の定電流
トランジスタと、この定電流トランジスタのスイッチン
グｌ１１１１作に比、動じて上記移相器の出力信号の位
相検波を行う１対のトランジスタで＋１４成−Ｊ ７’
ｌ−だ第１および第２の演３−１．増幅器と、上記定電
流トランジスタまたは上記第１および第２の演算増幅器
を構成するトランジスタのうちの少なく表も１個のベー
ス・コレクタ間に接続づノ１、スイッチング動作を改善
する素子とよりなるクオドラチャ横波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12088382A JPS5911009A (ja) | 1982-07-12 | 1982-07-12 | クオドラチヤ検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12088382A JPS5911009A (ja) | 1982-07-12 | 1982-07-12 | クオドラチヤ検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911009A true JPS5911009A (ja) | 1984-01-20 |
Family
ID=14797327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12088382A Pending JPS5911009A (ja) | 1982-07-12 | 1982-07-12 | クオドラチヤ検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911009A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763885A2 (en) * | 1995-09-13 | 1997-03-19 | Fujitsu Limited | Modulator and frequency multiplier for use therein |
| JP2007239862A (ja) * | 2006-03-08 | 2007-09-20 | Hino Motors Ltd | スプリングシート構造 |
| WO2020129655A1 (ja) * | 2018-12-17 | 2020-06-25 | Ｋｙｂ株式会社 | サスペンション装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436168A (en) * | 1977-08-23 | 1979-03-16 | Fairchild Camera Instr Co | Nonnsaturated clamper |
-
1982
- 1982-07-12 JP JP12088382A patent/JPS5911009A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436168A (en) * | 1977-08-23 | 1979-03-16 | Fairchild Camera Instr Co | Nonnsaturated clamper |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763885A2 (en) * | 1995-09-13 | 1997-03-19 | Fujitsu Limited | Modulator and frequency multiplier for use therein |
| EP0763885A3 (en) * | 1995-09-13 | 1998-06-24 | Fujitsu Limited | Modulator and frequency multiplier for use therein |
| JP2007239862A (ja) * | 2006-03-08 | 2007-09-20 | Hino Motors Ltd | スプリングシート構造 |
| WO2020129655A1 (ja) * | 2018-12-17 | 2020-06-25 | Ｋｙｂ株式会社 | サスペンション装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563534A (en) | Hysteresis comparator circuit for operation with a low voltage power supply | |
| US6262633B1 (en) | High output current operational amplifier output stage | |
| DK144046B (da) | Kobling til elektronisk forstaerkningsstyring specielt elektronisk styrkekontrolkobling | |
| JPS5911009A (ja) | クオドラチヤ検波回路 | |
| KR930020833A (ko) | 중폭기 장치 | |
| US5798672A (en) | Single-output dual-supply class D amplifier | |
| JPS61214808A (ja) | 増幅回路 | |
| US4282490A (en) | Pulse count type FM demodulator circuit | |
| KR940019061A (ko) | 쿼드리테일 회로를 사용하는 아날로그 승산기(Analog Multiplier Using Quadritail Circuits) | |
| KR890005969A (ko) | 포락선 검파기 | |
| KR850005157A (ko) | 반도체 집적회로 | |
| US5003198A (en) | Circuit technique for biasing complementary Darlington emitter follower stages | |
| KR940006660A (ko) | 가변 전압 전류 변환 회로 | |
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| KR850007171A (ko) | 논리 회로 | |
| JPS6252486B2 (ja) | ||
| US4383326A (en) | Clocking signal drive circuit for bucket brigade device | |
| JPH01141407A (ja) | 演算増幅器 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| KR950015972A (ko) | 차동증폭기 | |
| JP3236375B2 (ja) | 出力回路 | |
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| KR930009874B1 (ko) | 복합영상신호 발생회로 | |
| SU843205A1 (ru) | Амлитудный ограничитель импульсов | |
| SU785960A1 (ru) | Триггерное устройство |