TWI569596B - 家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片 - Google Patents
家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片 Download PDFInfo
- Publication number
- TWI569596B TWI569596B TW103146091A TW103146091A TWI569596B TW I569596 B TWI569596 B TW I569596B TW 103146091 A TW103146091 A TW 103146091A TW 103146091 A TW103146091 A TW 103146091A TW I569596 B TWI569596 B TW I569596B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- output
- analog converter
- current
- error amplifier
- Prior art date
Links
- 230000003044 adaptive effect Effects 0.000 claims description 25
- 230000000295 complement effect Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 9
- 230000003068 static effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 101100481337 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) THP3 gene Proteins 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 101001074035 Homo sapiens Zinc finger protein GLI2 Proteins 0.000 description 4
- 102100035558 Zinc finger protein GLI2 Human genes 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101000798707 Homo sapiens Transmembrane protease serine 13 Proteins 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 102100032467 Transmembrane protease serine 13 Human genes 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
本發明係有關於一種家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，尤其係一種可以用於家用網路xDSL(數位用戶迴路)數據機之電晶體發射晶片。
高速網路一直都是通訊使用者的期望，常見的高速網路為非對稱式數位用戶迴路(asymmetric digital subscriber line,ADSL)；該類網路是目前發展性最高的網路系統，其可透過電話雙絞線來傳送高速資料。ADSL數據機係一非對稱性系統，其接收與傳送的操作頻帶寬度分別為138kHz與1104kHz；家庭使用時，該系統之最高傳輸位元率可達6.4Mbps(每秒6.4百萬位元數)。ADSL數據機係由一發射器(TX)、一接收器(RX)、以及一具有變壓器之混合網路所構成；該發射器(TX)電路係由一數位類比轉換器(DAC)、一低通(LP)濾波器、以及一線驅動器所構成，而該接收器(RX)電路包括一可調式電壓增益放大器(VGA)、一類比數位轉換器(ADC)，一回波消除器、以及一具有時脈恢復功能之等化器。而就目前商業用ADSL晶片組而言，其主要包含有4類晶片，分別為：離散多頻調變(DMT)引擎、類比前端電路(AFE)、線驅動器(LD)與線接收器等功能晶片。在製造技術邁向次微米
技術層次之後，線驅動器的發展就朝向電路系統的整合工作，即整合類比前端電路(AFE)、線驅動器(LD)與線接收器等電路系統於同一晶片內，藉此減少晶片製造成本，提高競爭力。
切換電流式數位類比轉換器一直受到很大的重視，其主要原
因是該電路具有佈局面積小、切換速度快、解析度高等效能。然而，該電流式數位類比轉換器(DAC)在每一位元之間時常產生電流差而出現不匹配問題。為了解決該不匹配問題，具有溫度計碼的數位類比轉換器即受到重視，因其每一位元的輸出電流都是相同的，容易解決電流差問題；惟該電路在實現上，需要有一相對較複雜的解碼電路，使得電路複雜化且增加晶片面積；儘管如此，溫度計碼數位類比轉換器仍是一種相當優秀的轉換器。
為解決電路不匹配問題，同時提高轉換器速度，搭配溫度計碼數位類比轉換器與加權式二進制數位類比轉換器所構成之區段式數位類比轉換器，不啻為一較佳的混合區段式轉換器。該區段式數位類比轉換器(DAC)不僅可以防止因為不對稱關係所產生的漏碼情形，同時可以緩和該二進制或溫度計碼數位類比轉換器所產生的缺點。也就是說，該最低有效位元組(least significant bits,LSBs)係由二進制數位類比轉換器(DAC)所構成，可以減少電路面積且提高轉換速度；而最高有效位元組(most significant bits,MSBs)係由溫度計碼數位類比轉換器(DAC)所構成，可以排除切換時的通道效應與縮減差動非線性誤差(DNL)。簡而言之，該區段式數位類比轉換器具有許多優點，包括轉換速度快、通道效應小、佈局面積小、DNL誤差低等特性，最重要的是其具有單一性，轉換準確度高。習知的12位元8.816MHz的數位類比轉換器(DAC)係一種區分為8位元最高有效位元組(MSBs)與4位元最低有
效位元組(LSBs)之數位類比轉換器(DAC)，其係利用電流輸入而實現的。另一習知技術係藉由分段來設計一種12位元電流輸入式數位類比轉換器，其係用以改良數位類比轉換器的線性度。習知全差動式數位類比轉換器之設計係由6個溫度計碼數位類比轉換器與6個二進制數位類比轉換器所組成，其使用電流模式邏輯電路(current mode logic,CML)來完成轉換器電路。研究結果證明，該全差動式數位類比轉換器具有供應電壓低、基底串音(substrate crosstalk)小、共模雜訊抑制高、以及在高速操作條件下的功率消耗低等優點。
該線驅動器(LD)是發射晶片中的主要組件，其決定了傳輸線
路的訊號頻率，而且可將功率提升以透過一具有低特性阻抗的電話線來傳送已調變後的訊號。一般來說，該阻抗是選用100Ω作為家用導線的特性阻抗，實現最大功率轉換；此外，具有高品質、高轉換速度、以及高線性度的線驅動器才能確保調變訊號具有最低的失真度。在習知的放大器與線驅動器當中，該放大器大都採用線性放大器(Linear Amplifier,LA)，用以強化線驅動器的線性度；而該線驅動器係採用高供應電壓的元件組成，藉此提高驅動能力；基此，該放大器與線驅動器均是以獨立組件來實施。
由於IC技術進入次微米時代，傳輸端電路(TX)通常是以可程
式放大器(Programmable Amplifier,PA)作為電話線前端的驅動點，這是用於主動式終端之離散組件。若要效能更佳，一般都會將可程式放大器與線驅動器整合在一起，藉此更加改善線驅動器之特性。本研究採用單一主動式終端電路來達到省電效果，並且使用靜態電流控制電路來降低電流誤差，有效降低諧波量，提高電路效能。
緣此，本發明人有鑑於習知數據機發射器晶片之問題缺失及
其結構設計上未臻理想之事實，本案發明人即著手研發其解決方案，希望能開發出一種更具經濟效益之CMOS電晶體發射晶片，以促進此產業之發展，遂經多時之構思而有本發明之產生。
本發明之主要目的係提供一種家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，其係以0.18-μm 1P6M CMOS製程技術所製造完成的，用於家用網路之xDSL數據機。
本發明之次要目的係提供一種家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，其可以提高轉換速度、減小電流誤差、降低短通道效應、縮減差動非線性誤差、以及降低製造成本。
為達到上述目的，本發明之家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片包含：一區段式數位類比轉換器，係由溫度計碼類比數位轉換器與二進制類比數位轉換器所組成；以及一全差動式適應型線驅動器，其設置有一低通濾波器；該區段式數位類比轉換器係連接至該全差動式自適應型線驅動器。
1‧‧‧互補式金氧半電晶體發射晶片
11‧‧‧全差動式適應型線驅動器
111‧‧‧低通濾波器
1111‧‧‧濾波電阻
1112‧‧‧濾波電容
112‧‧‧靜態電流控制電路
113‧‧‧P型誤差放大器
114‧‧‧N型誤差放大器
115‧‧‧偏壓電路
116‧‧‧輸出級
117‧‧‧共模回授電路
12‧‧‧區段式數位類比轉換器
121‧‧‧溫度計碼數位類比轉換器
122‧‧‧二進制數位類比轉換器
1221‧‧‧具有差動輸入與增益提升功能的電流單元
123‧‧‧晶胞解碼器
1231‧‧‧輸入及閘
1232‧‧‧輸入或閘
124‧‧‧閂鎖電路
1241‧‧‧電晶體
125‧‧‧電流源與開關
126‧‧‧偏壓電路
127‧‧‧電流單元
13‧‧‧前饋電容
14‧‧‧差動輸出阻抗匹配電路
第一圖係為本發明之一用於xDSL數據機之10位元100MHz互補式金氧半電晶體發射晶片之功能方塊圖。
第二圖係為本發明之一10位元區段式數位類比轉換器之簡化電路圖。
第三圖係為本發明之一具有臨界電壓補償之抗製程變異電流單元之示意圖。
第四圖係為本發明之一具有增益提升功能之2位元二進制數位類比轉換器差動輸入電流單元之示意圖。
第五圖係為本發明之一僅由8個電晶體所完成的閂鎖電路圖。
第六圖係為本發明之一具有電流模式誤差放大器之全差動式適應型線驅動器電路圖。
第七圖係為本發明之一輸出阻抗匹配電路之簡化電路圖。
第八圖係為本發明之一具有前饋電容與低通濾波器之全差動式適應型線驅動器改良電路圖。
第九圖係本發明之一具有前饋電容、低通濾波器、差動輸出阻抗匹配電路與靜態電流控制電路之全差動式適應型線驅動器完整電路圖。
第十圖係本發明之一全差動式適應型線驅動器實際量測得到之差動輸出電壓圖。
為使 貴審查委員方便了解本發明之內容，及所能達成之功效，茲配合圖示列舉具體實施例，詳細說明如下：家庭用網路xDSL數據機之10位元1.8伏特45毫瓦(mW)100百萬赫茲(MHz)之互補式金氧半電晶體發射晶片(CMOS transmitter chip)，其包含有：一10位元區段式數位類比轉換器，以及一具有低通濾波器111之全差動式適應型線驅動器11(Fully differential adaptive LD)。
請參閱第一圖，係為本發明之一家庭用網路xDSL數據機之10位元1.8伏特45毫瓦(mW)100百萬赫茲(MHz)之互補式金氧半電晶體發射晶片方塊圖。該發射晶片1設置有一區段式數位類比轉換器12，以及一具有
低通濾波器111之全差動式適應型線驅動器11(LD)；其中，該全差動式適應型線驅動器11設置有一靜態電流控制電路112、一P型誤差放大器113、一N型誤差放大器114、一偏壓電路115、一輸出級116、以及一共模回授電路117。請參照第一圖及第二圖，靜態電流控制電路112、P型誤差放大器113、N型誤差放大器114、偏壓電路115、輸出級116以及共模回授電路117係設置在同一電路板(圖中未示)上，其中靜態電流控制電路112及偏壓電路115係分別與P型誤差放大器113、N型誤差放大器114之集合電路電性連接；輸出級116與P型誤差放大器113、N型誤差放大器114，以及共模回授電路117電性連接，而共模回授電路117與N型誤差放大器114電性連接，由圖式中之箭頭能夠明確看出其輸入與輸出的流通方式。假若10位元輸入數位碼之最大數值(所有數位碼均為1)被饋送至該區段式數位類比轉換器12之輸入端時，差動輸出電流的最大值為+1023μA；但在全部輸入數位碼為0時，該差動輸出電流的最小值為-1023μA。當該輸出電流在工作頻率為100MHz、差動負載為100Ω、以及供應電壓為1.8V時，該輸出電流通過全差動式適應型線驅動器11時，就會產生約±10mA的輸出電流，以及約±1.0VP(峰值)的輸出電壓。
在10位元區段式數位類比轉換器12的設計方面，該8位元最高有效位元組(MSBs)係由一可消除短時脈衝波形突波(glitch)與差動非線性誤差(DNL)之溫度計碼數位類比轉換器所構成；而該2位元最低有效位元組(LSBs)係由一可平衡信號路徑之虛擬解碼器(dummy decoder)，以及一可有效減少解碼電路元件數目之二進制數位類比轉換器所構成，藉此降低晶片製造成本。其中，該區段式數位類比轉換器12設置有一溫度計碼數位類比轉換器121、一二進制數位類比轉換器122、一晶胞解碼器123、一閂鎖電路124、一電流源與開關125、以及一偏壓電路126，請參照第一圖及第二圖，溫度計
碼數位類比轉換器121、二進制數位類比轉換器122、晶胞解碼器123、閂鎖電路124、電流源與開關125、以及偏壓電路126係設置在一電路板上，溫度計碼數位類比轉換器121與晶胞解碼器123及閂鎖電路124電性連接，再電性連接到電流源與開關125；二進制數位類比轉換器122則直接與電流源與開關125電性連接，而電流源與開關125再與偏壓電路126電性連接。
請參閱第二圖，係為本發明之一10位元區段式數位類比轉換器12之簡化電路圖。當8位元最高有效位元組之數位輸入資料傳送至該區段式數位類比轉換器12時，一開始皆被儲存於該輸入暫存器內，其中前3個位元(B7-9)以及後3個位元(B4-6)分別被傳送至列解碼器以及欄解碼器，其餘的2個位元(B2與B3)則直接被用來控制轉角矩陣(灰色方塊)；值得注意的是，其中有一個轉角矩陣未被使用(黑色方塊)。因此，該8位元最高有效位元組中的主要矩陣(6位元)具有252個晶胞(cell)[=4(欄)×23(3位元)×23(3位元)-4(轉角方塊)]，而該轉角矩陣具有4個轉角方塊(2位元)，其中一個轉角矩陣未被使用(黑色方塊)。此外，該最低有效位元組係由一具有二位元解碼器之二進制數位類比轉換器122與具有差動輸入與增益提升功能的電流單元1221所組成，其包含有一虛擬解碼器，用以平衡信號路徑間的不平衡現象。再者，該最高有效位元組的一個單位晶胞(unit cell)的電流大小約為該最低有效位元組之單一電流單元的電流大小的四倍。
該晶胞解碼器123係由一具有Rn與Rn+1的雙輸入及閘(AND gate)1231與一具有Cm與及閘輸出端的雙輸入或閘(OR gate)1232所構成；也就是說，該晶胞解碼器係被三個控制信號，Rn,Rn+1,Cm,所控制，目的在確認
該電流晶胞是否導通。當該電流晶胞導通後，其傳導電流會自晶胞解碼器流入該閂鎖電路124；該閂鎖電路係由一時脈信號CLK所控制，其可藉由傳導電流來產生一差動控制信號，即D與。該差動控制信號通過該電流單元127後可以產生出兩個輸出電流，Iout與。該8位元溫度計碼數位類比轉換器(最高有效位元組)的兩個輸出電流，加上2位元二進制數位類比轉換器(最低有效位元組)之輸出電流，共同驅動該全差動式適應型線驅動器11。值得注意的是，該8位元溫度計碼數位類比轉換器之電流單元係利用串疊式電流源與抗製程變異的偏壓電流源所組成；此外，該8位元溫度計碼數位類比轉換器的佈局係以同重心的方法構成，可以排除製程變異所產生的誤差。
請參閱第三圖，係為一具有臨界電壓補償功能之抗製程變異的電流單元示意圖，主要是用於8位元溫度計碼數位類比轉換器121中之電流單元127，可以有效降低臨界電壓變異所造成之線性誤差。該串疊組態(cascoded topology)可提高輸出阻抗以達到隔離的效果，並且抑制因供應電壓變化所產生的電流變異。在忽略毆萊效應(Early effect)的條件之下，則該偏壓電流I3可以表示為：
其中|VTHP2|與|VTHP3|分別為P型金氧半電晶體MP2與MP3之臨界電壓，|Vov2|係P型金氧半電晶體MP2之過驅動電壓(overdrive voltage)，而Va為P型金氧半電晶體MP3之閘極電壓。如方程式(1)所示，該偏壓電流I3係隨著|VTHP2|與|VTHP3|之間的差異而變化，而不是隨著|VTHP3|而變化，這表示該偏壓電流具有較小的變異性。也就是說，只要MP2與MP3這兩個電晶體是相同的，即
|VTHP2|=|VTHP3|，則該偏壓電流I3不受臨界電壓變化的影響。
其中W為元件寛度，L為元件長度，而Vb1為N型金氧半電晶體MN1的閘極偏壓。操作時，為得到穩定的偏壓電流I3，通常會儘可能提高偏壓電壓Vb1的大小與MN1和MP2的寛長比(W/L)，藉以降低|VTHP2|與|VTHP3|差值的影響。
請參閱第四圖，係為本發明之一具有差動輸入與增益提升功能的電流單元1221，主要用於2位元二進制數位類比轉換器中。該差動級之構成要素為一切換電晶體(MP13或MP14)，以及一負載電晶體(MP15或MP16)，用以降低該饋通誤差；而該增益提升級係可藉由提升輸出阻抗但不增加更多的疊接裝置，來縮減因供電線路的變化而引起的漸弱誤差分布。當加入一個具有低至高的控制信號時，切換電晶體(MP13或MP14)就會很快切斷，因此該負載電晶體(MP15或MP16)之源極會產生電壓降。該負載電晶體會因為其汲極電流為0而不導通。因此，該切換電晶體之汲極至該輸出線路之信號路徑呈開路，而該切換電晶體之耦合誤差則被縮減。當加入一高至低的控制信號時，會在該切換電晶體與該負載電晶體之間產生一傳導通道。由於切換電晶體與負載電晶體是相互串接，可以產生一個等效於二倍長度的等效電晶體；該加長的通道可以提高傳導阻抗以降低饋通誤差。同時，該負載電晶體不但可以有效降低饋通誤差，而且還可降低該切換電晶體的逆衝。
請參閱第五圖，係為本發明所使用之閂鎖電路圖，其含有兩個反向器，MP21與MN21，以及MP22與MN22。該閂鎖電路由8個電晶體1241所組成，主要用以產生兩個切換控制信號，D與。很顯然，該輸出控制信號係回應該輸入資料(Din)以及時脈(CLK)，而該些電晶體1241(MN23-MN26)係用來降低該些切換控制信號之交點電壓，以改善該些控制信號的切換時間。此外，本研究需要一個二進制碼轉換為溫度計碼之解碼器，藉以將3位元二進制碼轉換為7位元溫度計碼。舉例而言，二進制碼”001”與”111”可以被解碼為溫度計碼“0111111”與“0000000”，其為標準溫度計碼的反碼(1的補數)。
請參閱第六圖，係為本發明之一全差動式適應型線驅動器11電路圖，其設置有電流模式誤差放大器，P型誤差放大器(即EP113)與N型誤差放大器(即EN114)。該P型電晶體MP51係為一共閘極輸入級，而N型電晶體對，MN52與MN53，係疊接偏壓電路。該交叉耦合對(cross-coupled pair)係由MP52、MP53、MP54、以及MP55所組成，主要作為負載之用；而該P型電晶體MP58係用以建構一AB類別之輸出級116。當該輸入信號IN+為一小信號時，該差動式適應型線驅動器操作時具有低阻抗。當該輸入信號IN+係一大信號，P型電晶體對MP52與MP53自飽和區移至三汲線性區，因此節點A的阻抗提高了，藉此達到低靜態電流以及低功率消耗的目的。
若要得到高效率的差動式適應型線驅動器11(LD)，則必須考量到輸出阻抗匹配，因此本研究採用一整合性結構，藉以完成輸出阻抗匹配以及低功率消耗的目的。第七圖例示該簡化之輸出阻抗匹配電路，假設
(W/L)M62=N×(W/L)M61，則該輸出電壓Vout可以表示為：
將方程式(4)之汲極電流ID61求出後，代入方程式(3)中的汲極電流ID61，可以得出：
欲符合Vout/Vin=1之條件，則R62=(N+1)×RL以及R61=N×RL。
請參閱第八圖，係為本發明之一含有電流模式差值放大電路之全差動式適應型線驅動器改良電路圖。其改良手段係增加兩個前饋電容13(feed-forward capacitor)(CF)於該輸入級IN+與節點A與B之間，也增加一組由濾波電阻1111(RLP=91Ω)與濾波電容1112(CLP=14pF)所組成之低通濾波器111、以及一差動輸出阻抗匹配電路14。前授電容13在高頻時顯示出低阻抗，所以可以藉由該低阻抗的快速路徑來改善充電與放電速度，快速充電與放電會降低零交越點的失真現象。但是，該快速充電與放電路徑會在低頻時消失。若要設置另一充電與放電路徑，則需要一低通濾波器111。
請參閱第九圖，係為本發明之該全差動式適應型線驅動器之完整電路圖。該全差動式適應型線驅動器11設置有兩個前饋電容13、一低通濾波器111、一偏壓電路115、一差動輸出阻抗匹配電路14、以及一靜態電流控制電路112。各該前饋電容13、該差動輸出阻抗匹配電路14及該靜態電流
控制電路112係電性連接。
該靜態電流控制電路112係藉由縮小全部諧波失真(THD)來達到高線性並且有效降低交越點失真現象。該等靜態電流IX、IY、以及IZ係藉由電流鏡技術所完成的；該兩個差動組“M701與M703”以及“M704與M706”係用以控制該等靜態電流的差動輸出；而該共模變化能夠藉由其他電晶體組，諸如“M702與M703”以及“M705與M706”來加以補償。值得注意的是，M707(VGP)之閘級以及M709(VGN)之閘級分別連接至MP611以及MN611之閘級(節點A與B)。亦即，電流IY係流進NMOS電晶體MN611，因此該電流IY會產生一電壓VN於M712之閘極。藉由比較電壓VP與VN以及恆定偏壓電流IS2所產生之參考電壓，只要適當匹配電晶體M708、M712與M713，則兩個輸出電流IX與IY均為對稱，而電流IZ則大略穩定。當輸出電流IX上升，M708的閘極電壓VP則藉由提升M701之閘極-源極電壓|VGS1|而下降。同時，M707之閘極電壓VGP等於MP611之閘極電壓；當M708之汲極電流因電壓VP縮減而降低時，M707之閘極電壓VGP則上升。同樣的，如果輸出電流IY上升，則M712與M709之閘極電壓(VN與VGN)就下降。兩輸出電流IX與IY均為對稱，所以MP621與MN621之汲極電流也是對稱的，如此可以有效降低零交越失真現象。由模擬的快速傅立葉轉換頻譜(FFT)顯示，全差動式適應型線驅動器11在有前饋電容13與靜態電流控制電路112之條件下，第二級諧波大小為-48dB，而在沒有前饋電容13與靜態電流控制電路112之條件下，其大小為-30dB，這意謂著前饋電容13與靜態電流控制電路112可以有效降低全差動式適應型線驅動器11之第二級諧波大小。
模擬結果顯示，本發明之區段式數位類比轉換器12在100MSPS的取樣率條件下，其輸出電流與輸入的數位碼0-1023(10位元平行碼)呈現線性結果。此外，該區段式數位類比轉換器之差動非線性誤差(DNL)之變化範圍為-0.5LSB至+0.5LSB，而積分非線性誤差(INL)之變化範圍為-0.2LSB至+0.5LSB，這表示該轉換器可以正確作動而不會有數位碼遺漏之情形。當數位碼“1111111111”傳送至該互補式金氧半電晶體發射晶片1時，負載電阻RL之輸出電壓與輸出電流之峰對峰值分別為2.0Vpp以及20mApp，這表示本發明之家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片1是正確作動的。
本發明之10位元互補式金氧半電晶體發射晶片1係以一0.18-μm 1P6M CMOS標準製程技術所製作完成的晶片，其使用一測試板來進行量測工作；該測試板之電源供應器分成數區，分別為：一數位電源、一類比電源、一時脈電源以及一接地，其目的是降低電源供應器之間的耦合雜訊。量測結果顯示，本發射晶片在負載為100Ω與時脈頻率為100MHz的條件下，所測得的差動輸出電壓，Vout+-Vout-，之峰對峰值大小為1.748V PP ，該差動輸出電壓為上下對稱型正弦波(±0.874Vp)，實際量測得到的差動輸出電壓如第十圖所示。
本發明係提供一10位元互補式金氧半電晶體發射晶片1，其以0.18-μm CMOS製程技術所製成，應用於低電壓xDSL收發系統，其包含一10位元的100MSPS 7.16mW區段式數位類比轉換器12以及一100MHz 38.64mW之AB類全差動式適應型線驅動器11，負載值為100Ω以及供應電壓為1.8
V。在區段式數位類比轉換器12設計方面，該8位元最高有效位元組係由一溫度計碼數位類比轉換器所構成，目的在降低短時脈衝波形突波以及差動非線性誤差；而該2位元最低有效位元組建構有2位元二進制數位類比轉換器，以縮減解碼電路的元件數目以及降低晶片成本。再者，利用具有臨界電壓補償之抗製程變化電流胞來降低晶圓臨界電壓變化所引起之線性誤差，以及利用差動輸入與增益提升手段的電流胞來降低通道調變誤差與電源供應變化誤差。藉由量測結果證明，本發明之十位元區段式數位類比轉換器作動正確，該前饋電容13以及該靜態電流控制電路112可以有效降低高頻率所引起之零交越失真，同時減小第二級諧波大小。文獻比較結果指出，本發明之傳輸晶片所量測到的頻寬、功率消耗、輸出電壓、差動非線性誤差以及積分非線性誤差皆優於目前商用傳輸晶片，足見本發明具有進步性。
上列詳細說明係針對本發明之一可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。
綜上所述，本發明在突破先前之技術結構下，確實已達到所欲增進之功效，且也非熟該項技藝者所易於思及；再者，本發明申請前未曾公開，其所具之進步性、實用性，顯已符合發明專利之申請要件，爰依法提出發明申請，懇請 貴局核准本件發明專利申請案，以勵創作，至感德便。
1‧‧‧互補式金氧半電晶體發射晶片
11‧‧‧全差動式適應型線驅動器
111‧‧‧低通濾波器
112‧‧‧靜態電流控制電路
113‧‧‧P型誤差放大器
114‧‧‧N型誤差放大器
115‧‧‧偏壓電路
116‧‧‧輸出級
117‧‧‧共模回授電路
12‧‧‧區段式數位類比轉換器
121‧‧‧溫度計碼數位類比轉換器
122‧‧‧二進制數位類比轉換器
123‧‧‧晶胞解碼器
124‧‧‧閂鎖電路
125‧‧‧電流源與開關
126‧‧‧偏壓電路
Claims (5)
- 一種家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，係用以將一數位用戶迴路數據機應用於一家庭網路，其包含：一全差動式適應型線驅動器，其包括有兩個前饋電容、一差動輸出阻抗匹配電路以及一靜態電流控制電路，該靜態電流控制電路的輸出端與該差動輸出阻抗匹配電路電性連接，該差動輸出阻抗匹配電路的輸出端與輸入端分別與各該前饋電容電性連接，其中該全差動式適應型線驅動器設置有一低通濾波器、一靜態電流控制電路、一P型誤差放大器、一N型誤差放大器、一偏壓電路、一輸出級、以及一共模回授電路，該低通濾波器的輸出端與該P型誤差放大器及該N型誤差放大器的輸入端電性連接，該P型誤差放大器及該N型誤差放大器的輸出端與該輸出級的輸入端電性連接，該靜態電流控制電路與該偏壓電路的輸出端係分別與該P型誤差放大器及該N型誤差放大器的輸入端電性連接；該輸出級的輸出端與該共模回授電路電性連接，而該共模回授電路的輸出端與N型誤差放大器電性連接；以及一區段式數位類比轉換器，該區段式數位類比轉換器係電性連接至該全差動式適應型線驅動器，其包括有一溫度計碼數位類比轉換器、一二進制數位類比轉換器、一晶胞解碼器、一閂鎖電路、一電流源與開關、以及一偏壓電路，該溫度計碼數位類比轉換器的輸出端分別與該晶胞解碼器及該閂鎖電路的輸入端電性連接，該晶胞解碼器及該閂鎖電路的輸出端再連接到該電流源與開關，該二進制數位類比轉換器的輸出端與該電流源與開關的輸入端電性連接，而該偏壓電路的輸出端與該電流源與開關的輸入端 電性連接；其中，該晶胞解碼器係由一雙輸入及閘與一雙輸入或閘所構成，而該電流源與開關係由溫度計碼數位類比轉換器之電流單元與二進制數位類比轉換器之電流單元所組成；該溫度計碼數位類比轉換器電流單元具有抗製程變異功能，而該二進制數位類比轉換器電流單元具有差動輸入與增益提升功能。
- 如申請專利範圍第1項所述之家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，其中該電晶體發射晶片係一CMOS製程製作完成的電晶體發射晶片。
- 如申請專利範圍第1項所述之家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，其中該P型誤差放大器與該N型誤差放大器係電性連接至該低通濾波器以及該輸出級。
- 如申請專利範圍第3項所述之家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，其中該P型誤差放大器以及該N型誤差放大器係一電流模式誤差放大器。
- 如申請專利範圍第3項所述之家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片，其中該低通濾波器係由一電阻以及一電容所組成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103146091A TWI569596B (zh) | 2014-12-29 | 2014-12-29 | 家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103146091A TWI569596B (zh) | 2014-12-29 | 2014-12-29 | 家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201624936A TW201624936A (zh) | 2016-07-01 |
| TWI569596B true TWI569596B (zh) | 2017-02-01 |
Family
ID=56984895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103146091A TWI569596B (zh) | 2014-12-29 | 2014-12-29 | 家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI569596B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304969B2 (en) * | 2001-03-19 | 2007-12-04 | Cisco Technology, Inc. | Automatic gain control and low power start-of-packet detection for a wireless LAN receiver |
| CN101313472B (zh) * | 2005-11-28 | 2010-12-08 | 艾勒博科技股份有限公司 | 时间至数位转换电路以及使用此电路的压力感测装置 |
-
2014
- 2014-12-29 TW TW103146091A patent/TWI569596B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304969B2 (en) * | 2001-03-19 | 2007-12-04 | Cisco Technology, Inc. | Automatic gain control and low power start-of-packet detection for a wireless LAN receiver |
| CN101313472B (zh) * | 2005-11-28 | 2010-12-08 | 艾勒博科技股份有限公司 | 时间至数位转换电路以及使用此电路的压力感测装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201624936A (zh) | 2016-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327298B2 (en) | Gigabit ethernet line driver and hybrid architecture | |
| Bechthum et al. | A wideband RF mixing-DAC achieving IMD<-82 dBc up to 1.9 GHz | |
| US7812641B2 (en) | Wireline transmission circuit | |
| CN105009457B (zh) | 低毛刺噪声dac | |
| Zhang et al. | A subharmonic switching digital power amplifier for power back-off efficiency enhancement | |
| CN105071806A (zh) | 应用于高速模数转换器的高线性度输入信号缓冲器 | |
| Zandieh et al. | 57.5 GHz bandwidth 4.8 Vp p swing linear modulator driver for 64GBaud m-PAM systems | |
| US8169353B2 (en) | Wideband digital to analog converter with built-in load attenuator | |
| Hersent et al. | 160-GSa/s-and-beyond 108-GHz-bandwidth over-2-V ppd output-swing 0.5-μm InP DHBT 2: 1 AMUX-driver for next-generation optical communications | |
| CN101399545B (zh) | 低功率缓冲电路 | |
| US20120176263A1 (en) | Current switch circuit and da converter | |
| TWI569596B (zh) | 家庭網路用數位用戶迴路之互補式金氧半電晶體發射晶片 | |
| US8818318B2 (en) | Frequency up and down converter | |
| US9584152B1 (en) | Current steering digital to analog converter with dual current switch modules | |
| Waltari et al. | A 220-MSample/s CMOS sample-and-hold circuit using double-sampling | |
| CN104244138A (zh) | 电流放大器及使用该电流放大器的发射器 | |
| CN108449082B (zh) | 一种cml电平转cmos电平的电路结构 | |
| Giuglea et al. | A Low-Distortion Modulator Driver With Over 6.5-V pp Differential Output Swing and Bandwidth Above 60 GHz in a 130-nm SiGe BiCMOS Technology | |
| Stärke et al. | Active single-ended to differential converter (Balun) for DC up to 70 GHz in 130 nm SiGe | |
| TWI819256B (zh) | 放大器裝置 | |
| Veyrac et al. | Experimental demonstration of a Riemann pump RF-DAC in 65 nm CMOS | |
| Yoo et al. | A 28 GHz RF-DAC with analog LO leakage cancellation | |
| Sung et al. | A 10-bit 1.8 V 45 mW 100 MHz CMOS transmitter chip for use in an XDSL modem in a home network | |
| Ghittori et al. | A 1.2-V 30.4-dBm OIP3 reconfigurable analog baseband channel for UMTS/WLAN transmitters | |
| Lee et al. | 12-bit 250-MHz digital transmitter with DAC and line driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |