CN117713853A - 多通道接收机、多通道收发机及通信设备 - Google Patents
多通道接收机、多通道收发机及通信设备 Download PDFInfo
- Publication number
- CN117713853A CN117713853A CN202211105206.1A CN202211105206A CN117713853A CN 117713853 A CN117713853 A CN 117713853A CN 202211105206 A CN202211105206 A CN 202211105206A CN 117713853 A CN117713853 A CN 117713853A
- Authority
- CN
- China
- Prior art keywords
- digital
- coupled
- filter
- analog converter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 24
- 230000005540 biological transmission Effects 0.000 claims description 138
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 238000012935 Averaging Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000030538 Thecla Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种多通道接收机、多通道收发机及通信设备,涉及通信技术领域,以解决对ADC进行校准时,需要对ADC本身的电路进行改动,使校准时输出的信号容易受到噪声的干扰的问题。该多通道接收机在对包含了ADC的两路以上的链路进行校准时,通过两个链路中的ADC相互进行校准,既可以降低噪声对校准时的输出信号的影响,也可以降低成本和功耗。
Description
技术领域
本申请涉及通信技术领域,尤其涉及一种多通道接收机、多通道收发机及通信设备。
背景技术
在通信系统中经常会使用模数转换器(analog-to-digital converter,ADC)将电压、电流等模拟信号转换为数字信号;而目前使用的ADC可以分为以下几种类型:逐次逼近型、积分型、压频变换型、电容阵列逐次比较型和三角积分型(sigma-delta ADC,简称∑-Δ型ADC)。其中,∑-Δ型ADC作为一种高精度的ADC,在接收机链路上有着广泛的应用。为了满足高精度的要求,就需要对于∑-Δ型ADC进行校准,以改善其线性度。现有的校准方法中,有的方法通过DEM(dynamic element matching)算法随机轮转∑-Δ型ADC中的数模转换器(digital-to-analog converter,DAC)内部所有的电流源单元,将杂波信号平均化,然后进一步进行校准;有的方法则是将DAC内部各个电流源单元的电流逐次与同一参考电流进行比较,并根据比较结果调整各个电流源单元输出的电流,从而实现校准;还有的方法则是通过加入的白噪声使DAC中特定的电流源单元翻转,然后根据∑-Δ型ADC输出端产生的不同大小的信号功率进行校准。但是,使用上述方法进行校准时需要对ADC本身的电路进行改动,同时校准时输出的信号容易受到噪声的干扰。因此,亟需提供一种方案以解决上述问题。
发明内容
本申请实施例提供了一种多通道接收机、多通道收发机及通信设备,以在不改变模数转换器结构的情况下降低噪声对校准时的输出信号的干扰。
为达到上述目的,本申请实施例采用如下技术方案:
第一方面,提供了一种多通道接收机,该多通道收发机包括第一链路、第二链路和第一传输线路;其中:第一链路包括第一模数转换器,且第一模数转换器包括:第一减法器,第一滤波器以及第一数模转换器,第一减法器耦合至第一滤波器,第一数模转换器用于将第一滤波器的输出信号负反馈至第一减法器;第二链路包括第二模数转换器,且第二模数转换器包括。第二减法器,第二滤波器以及第二数模转换器,第二减法器耦合至第二滤波器,第二数模转换器用于将第二滤波器的输出信号负反馈至第二减法器。第一传输线路分别与第一滤波器和第二数模转换器相耦合,用于选择性地将第二数模转换器的输出信号反馈至第一滤波器的输入端。
基于此,在对第二数模转换器进行校准时,可以在第二数模转换器的输入端输入校准信号;第二数模转换器依据该校准信号输出的输出信号可以通过第一传输线路输入到第一滤波器的输入端,经过第一模数转换器进行调制后再输出,可以降低噪声信号对校准时的输出信号干扰,使得后续校准结果更加准确。以电流舵型DAC为例,校准时,可以采集电流舵型DAC输出的各个电流信号经进行调制后输出的各个输出信号的频谱图,并记录对应的基波信号的能量值;然后计算所有能量值的平均值,并调节电流舵型DAC内部的各个电流源单元中的恒流源,使得第一模数转换器输出的各个输出信号的基波信号的能量值等于该平均值,完成校准。当第二数模转换器校准完毕后,就可以停止通过第一传输线路向第一滤波器的输入端传输电流信号,从而避免影响两条链路的正常运行。
在一种可能的实现方式中,上述多通道接收机还包括第二传输线路,该第二传输线路分别与第二滤波器和第一数模转换器相耦合,用于选择性地将第一数模转换器的输出信号反馈至第二滤波器的输入端。
基于此,在对第一数模转换器进行校准时,可以在第一数模转换器的输入端输入校准信号;第一数模转换器依据该校准信号控制其内部的各个电流源单元依次输出多个电流信号,并通过第二传输线路输入到第二模数转换器内的第二滤波器的输入端,经过第二模数转换器进行调制后再输出,从而降低噪声信号对校准时的输出信号干扰。当第一数模转换器校准完毕后,就可以停止通过第二传输线路向第二滤波器的输入端传输电流信号,从而避免影响上述两条链路的正常运行。
在一种可能的实现方式中,上述多通道接收机还包括第三链路和第三传输线路。其中,第三链路包括第三模数转换器,且第三模数转换器包括:第三减法器,第三滤波器以及第三数模转换器。其中第三减法器耦合至第三滤波器,第三数模转换器用于将第三滤波器的输出信号负反馈至第三减法器。第三传输线路分别与第一滤波器和第三数模转换器相耦合,用于选择性地将第三数模转换器的输出信号反馈至第一滤波器的输入端;和/或,第三传输线路分别与第二滤波器和第三数模转换器相耦合,用于选择性地将第三数模转换器的输出信号反馈至第二滤波器的输入端。
基于此,在对第三数模转换器进行校准时,可以在第三数模转换器的输入端输入校准信号;该第三数模转换器依据该校准信号控制其内部的各个电流源单元依次输出多个电流信号,并通过第三传输线路输入到第一滤波器或者第二滤波器的输入端,经过第一模数转换器或者第二模数转换器进行调制后再输出,从而降低噪声信号对校准时的输出信号干扰。当第三数模转换器校准完毕后,就可以停止通过第三传输线路向第一滤波器或者第二滤波器的输入端传输电流信号,从而避免影响相关两条链路的正常运行。
在一种可能的实现方式中,第一传输线路上可以设置开关;并通过该开关控制第二数模转换器的输出端与第一滤波器的输入端导通或者断开。基于此,当需要对第二数模转换器进行校准时,可以闭合开关,使第一滤波器的输入端与第二数模转换器的输出端导通。当不需要校准时,则断开开关。基于此,便于用户在使用过程中自行选择是否需要重新进行校准。可以理解的是,第二传输线路和第三传输线路上也可以设置上述的开关。
在一种可能的实现方式中,第一传输线路上还可以设置与开关串联的增益放大器,用于对第二数模转换器的输出信号进行增益放大,从而改善微弱信号的幅度。
在一种可能的实现方式中,滤波器的内部可以包括N阶的环路滤波电路,其中N为大于1的整数。通过N阶的环路滤波电路,可以对滤波器的输入端接收到的信号中的噪声进行充分的过滤,降低噪声信号对校准时的输出信号的干扰。
在一种可能的实现方式中,上述第一数模转换器和第二数模转换器均包括多个电流源单元,其中,各个电流源单元包括输入端、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一输出端、第二输出端、第一恒流源和第二恒流源。其中,第一恒流源的第一极与输入端耦合;第一晶体管的源极和第二晶体管的源极均与第一恒流源的第二极耦合;第三晶体管的漏极和第一输出端均与第一晶体管的漏极耦合;第四晶体管的漏极和第二输出端均与第二晶体管的漏极耦合;第三晶体管的源极和第四晶体管的源极均与第二恒流源的第一极耦合;第二恒流源的第二极接地;第一输出端和第二输出端还与减法器耦合;第一晶体管的栅极和第四晶体管的栅极用于输入第一控制信号;第二晶体管的栅极和第三晶体管的栅极用于输入第二控制信号;且第一控制信号和第二控制信号电平相反。基于上述连接方式,电流源单元可以输出差分电流;当第一控制信号为高电平时,第一输出端输出第一恒流源的输出端的电流,第二输出端通过第二恒流源接地;当第二控制信号为高电平时,则相反。
在一种可能的实现方式中,上述第一数模转换器和第二数模转换器均包括多个电流源单元,其中,各个电流源单元包括输入端、第一三极管、第二三极管、第三三极管、第四三极管、第一输出端、第二输出端、第一恒流源和第二恒流源。其中,第一恒流源的第一极与输入端耦合;第一三极管的发射极和第二三极管的发射极均与第一恒流源的第二极耦合;第三三极管的集电极和第一输出端均与第一三极管的集电极耦合;第四三极管的集电极和第二输出端均与第二三极管的集电极耦合;第三三极管的发射极和第四三极管的发射极均与第二恒流源的第一极耦合;第二恒流源的第二极接地;第一输出端和第二输出端还与减法器耦合;第一三极管的基极和第四三极管的基极用于输入第一控制信号;第二三极管的基极和第三三极管的基极用于输入第二控制信号;且第一控制信号和第二控制信号电平相反。基于上述连接方式,电流源单元也可以输出差分电流;当第一控制信号为高电平时,第一输出端输出第一恒流源的输出端的电流,第二输出端通过第二恒流源接地;当第二控制信号为高电平时,则相反。
第二方面,本申请实施例提供了一种多通道收发机;该多通道收发机包括第一链路、第二链路和第一传输线路,其中第一链路包括第一数模转换器。第二链路包括第一模数转换器,且第一模数转换器包括:第一减法器,第一滤波器以及第二数模转换器,其中第一减法器耦合至第一滤波器,第二数模转换器用于将第一滤波器的输出信号负反馈至第一减法器。第一传输线路分别与第一滤波器和第一数模转换器相耦合,用于选择性地将第一数模转换器的输出信号反馈至第一滤波器的输入端。
基于此,在对第一数模转换器进行校准时,可以在第一数模转换器的输入端输入校准信号;该第一数模转换器依据该校准信号输出的电流信号通过第一传输线路传输到第一滤波器的输入端,经过第一模数转换器进行调制后再输出,降低了噪声信号对校准时的输出信号干扰。在对第一数模转换器进行校准后,则可以停止通过第一传输线路传输电流信号,避免影响两条链路的正常运行。
在一种可能的实现方式中,上述多通道收发机还包括第三链路和第二传输线路。该第三链路包括第二模数转换器,其中第二模数转换器包括:第二减法器,第二滤波器以及第三数模转换器,第二减法器耦合至第二滤波器,第三数模转换器用于将第二滤波器的输出信号负反馈至第二减法器。第二传输线路分别与第一滤波器和第三数模转换器相耦合,用于选择性地将第三数模转换器的输出信号反馈至第一滤波器的输入端。
基于此,在对第三数模转换器进行校准时,可以在第三数模转换器的输入端输入校准信号,第三数模转换器依据该校准信号输出的电流信号可以通过第二传输线路传输至第一滤波器的输入端,经第一模数转换器进行调制后输出,以降低噪声信号对校准时的输出信号的干扰。在对第三数模转换器进行校准后,则可以停止通过第二传输线路传输电流信号,避免影响两条链路的正常运行。
在一种可能的实现方式中,上述多通道收发机还包括第三传输线路,该第三传输线路分别与第二滤波器和第一数模转换器相耦合,用于选择性地将第一数模转换器的输出信号反馈至第二滤波器的输入端;和/或,分别与第二滤波器和第二数模转换器相耦合,用于选择性地将第二数模转换器的输出信号反馈至第二滤波器的输入端。
基于此,在对第二数模转换器进行校准时,可以在第二数模转换器的输入端输入校准信号,第二数模转换器依据该校准信号输出的电流信号可以通过第三传输线路传输至第二滤波器的输入端,经第二模数转换器进行调制后输出,以降低噪声信号对校准时的输出信号的干扰。在对第二数模转换器进行校准后,则可以停止通过第三传输线路传输电流信号,避免影响两条链路的正常运行。同时也可以利用第二模数转换器对第一数模转换器输出的信号进行调制后输出。
在一种可能的实现方式中,上述多通道收发机还包括第四链路和第四传输线路。该第四链路包括第四数模转换器,该第四传输线路,分别与第一滤波器和第四数模转换器相耦合,用于选择性地将第四数模转换器的输出信号反馈至第一滤波器的输入端;和/或,分别与第二滤波器和第四数模转换器相耦合,用于选择性地将第四数模转换器的输出信号反馈至第二滤波器的输入端。
基于此,在对第四数模转换器进行校准时,可以在第四数模转换器的输入端输入校准信号,第四数模转换器依据该校准信号输出的电流信号可以通过第四传输线路传输给第一滤波器的输入端,经过第一模数转换器进行调制后输出,以降低噪声信号对校准时的输出信号的干扰。
在一种可能的实现方式中,第一传输线路上设有开关;该开关用于控制第一数模转换器的输出端与第一滤波器的输入端导通或者断开。当需要对第一数模转换器进行校准时,可以闭合开关,使第一滤波器的输入端与第一数模转换器的输出端导通。当不需要校准时,则断开开关。基于此,便于用户在使用过程中自行选择是否需要重新进行校准。可以理解的是,第二传输线路和第三传输线路上也可以设置上述的开关。
在一种可能的实现方式中,第一传输线路上还可以设置开关串联的增益放大器,用于对第二数模转换器的输出信号进行增益放大,从而改善微弱信号的幅度。
在一种可能的实现方式中,滤波器包括N阶的环路滤波电路,其中N为大于1的整数。通过N阶的环路滤波电路,可以对滤波器的输入端接收到的信号中的噪声进行充分的过滤,降低噪声信号对校准时的输出信号的干扰。
在一种可能的实现方式中,上述第一数模转换器和第二数模转换器均包括多个电流源单元,其中,各个电流源单元包括输入端、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一输出端、第二输出端、第一恒流源和第二恒流源。其中,第一恒流源的第一极与输入端耦合;第一晶体管的源极和第二晶体管的源极均与第一恒流源的第二极耦合;第三晶体管的漏极和第一输出端均与第一晶体管的漏极耦合;第四晶体管的漏极和第二输出端均与第二晶体管的漏极耦合;第三晶体管的源极和第四晶体管的源极均与第二恒流源的第一极耦合;第二恒流源的第二极接地;第一输出端和第二输出端还与减法器耦合;第一晶体管的栅极和第四晶体管的栅极用于输入第一控制信号;第二晶体管的栅极和第三晶体管的栅极用于输入第二控制信号;且第一控制信号和第二控制信号电平相反。基于上述连接方式,电流源单元可以输出差分电流;当第一控制信号为高电平时,第一输出端输出第一恒流源的输出端的电流,第二输出端通过第二恒流源接地;当第二控制信号为高电平时,则相反。
在一种可能的实现方式中,上述第一数模转换器和第二数模转换器均包括多个电流源单元,其中,各个电流源单元包括输入端、第一三极管、第二三极管、第三三极管、第四三极管、第一输出端、第二输出端、第一恒流源和第二恒流源。其中,第一恒流源的第一极与输入端耦合;第一三极管的发射极和第二三极管的发射极均与第一恒流源的第二极耦合;第三三极管的集电极和第一输出端均与第一三极管的集电极耦合;第四三极管的集电极和第二输出端均与第二三极管的集电极耦合;第三三极管的发射极和第四三极管的发射极均与第二恒流源的第一极耦合;第二恒流源的第二极接地;第一输出端和第二输出端还与减法器耦合;第一三极管的基极和第四三极管的基极用于输入第一控制信号;第二三极管的基极和第三三极管的基极用于输入第二控制信号;且第一控制信号和第二控制信号电平相反。基于上述连接方式,电流源单元也可以输出差分电流;当第一控制信号为高电平时,第一输出端输出第一恒流源的输出端的电流,第二输出端通过第二恒流源接地;当第二控制信号为高电平时,则相反。
第三方面,提供了一种通信设备,该通信设备包括上述第一方面中任一种可能的实现方式中的多通道接收机,以及与该多通道接收机连接的接收天线。
在一种可能的实现方式中,第一链路还包括与第一模数转换器耦合的第一增益放大器;与第一增益放大器耦合的第一低通滤波器;以及与第一低通滤波器耦合的第一混频器。第二链路还包括与第二模数转换器耦合的第二增益放大器;与第二增益放大器耦合的第二低通滤波器;以及与第二低通滤波器耦合的第二混频器;其中,第一混频器和第二混频器通过低噪声放大器耦合至接收天线。基于此,通信设备中的第一链路和第二链路可以作为接收链路。
第四方面,本申请实施例还提供了一种通信设备,该通信设备包括上述第二方面中任一种可能的实现方式中的多通道收发机,与该多通道收发机中的第一链路耦合的发射天线;以及与该多通道收发机中的第二链路耦合的接收天线。
在一种可能实现方式中,上述多通道收发机中的第一链路还包括与第一数模转换器耦合的第一低通滤波器;与第一低通滤波器耦合的第一混频器;与第一混频器耦合的第一增益放大器;第一增益放大器通过功率放大器耦合至发射天线。基于此,该第一多通道收发机可以作为发射链路。
在一种可能实现方式中,第二链路还包括与第一模数转换器连接的第二增益放大器;与第二增益放大器连接的第二低通滤波器;以及与第二低通滤波器连接的第二混频器;其中,第二混频器通过低噪声放大器耦合至接收天线。基于此,第二链路可以作为接收链路。
附图说明
图1为接收机中的接收链路的原理图;
图2为发射机中的发射链路的原理图;
图3为∑-Δ型ADC的拓扑结构示意图;
图4为电流舵型DAC的拓扑结构示意图;
图5为现有的对∑-Δ型ADC进行校准的第一种方案的原理图;
图6为现有的对∑-Δ型ADC进行校准的第二种方案的原理图;
图7为现有的对∑-Δ型ADC进行校准的第三种方案的原理图;
图8为本申请实施例提供的一种多通道接收机的原理图;
图9为本申请实施例提供的一种电流源单元的原理图;
图10为本申请实施例提供的另一种电流源单元的原理图;
图11为本申请实施例提供的又一种多通道接收机的原理图;
图12为本申请实施例提供的又一种多通道接收机的原理图;
图13为本申请实施例提供的又一种多通道接收机的原理图;
图14为本申请实施例提供的又一种多通道收发机的原理图;
图15为本申请实施例提供的又一种多通道收发机的原理图;
图16为本申请实施例提供的又一种多通道收发机的原理图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者指明所指示的技术特征的数量。由此,限定“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上,“若干个”的含义是一个或一个以上。
在描述一些实施例时,可能使用了“耦接”和“连接”及其衍伸的表达。例如,描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或点接触。又如,描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而,术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触,但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
在通信系统中经常会使用到发射机和接收机两种类型的通信设备,其中接收机往往包含了多条接收链路;以使用了正交调制的接收机为例,如图1所示,在使用正交调制的接收机中至少包含了两条接收链路(分别为I路和Q路);其中,I路包括第一混频器;与第一混频器连接的第一低通滤波器;与第一低通滤波器连接的第一增益放大器;以及与第一增益放大器连接的第一模数转换器;Q路包括第二混频器;与第二混频器连接的第二低通滤波器;与第二低通滤波器连接的第二增益放大器;以及与第二增益放大器连接的第二模数转换器。其中,第一混频器和第二混频器的一个输入端均与本振(LO)连接,另一个输入端通过一个低噪声放大器与接收天线连接。ADC作为接收链路的最后一级,其线性度对输出结果的误差影响较大,而ADC的线性度容易收到其内部DAC失配的影响,因此需要对ADC内部的DAC进行校准。
在一些通信设备中,也有可能会同时具备发射机和接收机,其中接收机可以采用图1中的结构,发射机中则通常包括多条发射链路,以使用了正交调制的发射机和接收机为例,如图2所示,在使用正交调制的反射机中的至少包含了两条发射链路(分别为I路和Q路);其中,I路包括第一数模转换器;与第一数模转换器连接的第一低通滤波器;与第一低通滤波器连接的第一混频器;以及与第一混频器连接的第一增益放大器;Q路包括第二数模转换器;与第二数模转换器连接的第二低通滤波器;与第二低通滤波器连接的第二混频器;以及与第二混频器连接的第二增益放大器。其中,第一混频器和第二混频器输入的本振为LO,各条发射链路输入的数字信号依次经过数模转换器、低通滤波器、混频器和增益放大器进行处理传输给功率放大器,并通过功率放大器进行放大后利用发射天线发送给接收机。在该种类型的通信设备中,发射链路中DAC的失配会增加发射链路输出信号的误差;接收链路中ADC内部的DAC失配也会影响ADC的线性度;因此对于该种类型的通信设备,也需要对DAC进行校准。
在通信系统中,∑-Δ型ADC凭借其高精度的特点,在通信系统的接收机链路上有着广泛的应用。如图3所示,现有的∑-Δ型ADC通常由输入端Input、输出端Output、减法器B1、滤波器、量化器、积分器和数模转换器DAC等组成,其中减法器B1的一个输入极与输入端Input连接;另一个输入极与数模转换器DAC的输出端连接;减法器B1的输出端与滤波器的输出端连接;滤波器的输出端与量化器的输入端连接;量化器的输出端则分别与输出端和数模转换器DAC的输入端连接。减法器B1、滤波器、量化器、积分器和数模转换器DAC组成了调制器,可以对输入端输入的信号进行调制。其中,量化器可以依据预设的时钟信号Clock和采样频率Fs对滤波器输出的信号进行量化后得到输出信号Output。积分器和数模转换器DAC则组成了反馈回路,可以将量化器的输出反馈给减法器B1。减法器B1则可以根据输入信号Input和DAC的输出信号进行减法运算后将输出信号发送给滤波器。但是在调制过程中,数模转换器DAC的器件失配会产生极大的非线性,如果不对其进行处理,ADC整体的线性度会严重恶化。因此,需要对DAC进行校准,以改善ADC整体的线性度。
在∑-Δ型ADC中,数模转换器很多时候选用的是电流舵型DAC,如图4所示,电流舵型DAC内部通常包括译码器和多个电流源单元。其中各个电流源单元包括恒流源以及与恒流源连接的开关阵列,译码器可以根据接收到的输入信号输出对应的数字码字,并通过该数字码字控制与恒流源连接的开关阵列,使各个电流源单元输出电流信号。为了对∑-Δ型ADC进行校准。目前常见的校准方案中,有的方案采用动态单元匹配(dynamic elementmatching,DEM)算法随机轮转ADC中的电流舵型DAC内部所有的电流源单元,起到将杂波信号(Spur)打散平均化的效果,实现DAC的校准。常用的DEM算法有数据权重平均(dataweighted averaging,DWA)算法或者时钟轮转匹配(clocked averaging,CLA)算法等。其中,DWA算法基于上次使用的DAC中的电流源单元的末尾位置,来决定当前准备使用的电流源单元的起始位置;而CLA算法,是码字增加时,向右侧来增加电流源单元,而码字减少时,则向左侧剔除电流源单元。示例性的,如图5所示,当使用DWA算法时,可以通过DAC前面设置的DWA功能模块根据积分器的输出信号随机轮转电流舵型DAC中的电流源单元。但是,通过随机轮转的方式仍然会引起额外的杂波信号,同时,随着量化器过采样频率的提升,DWA功能模块会产生巨大的功耗。
如图6所示,为了对∑-Δ型ADC内部的电流舵型DAC进行校准,有的方案则是通过电流比较器U1将电流舵型DAC中的各个电流源单元ICELL的电流与设置的参考电流源的参考电流进行比较,若某个电流源单元的电流大于参考电流,则逐次降低该电流源电源的输出电流,直到该电流源单元的输出电流等于参考电流。若某个电流源单元的电流小于参考电流,则增加该电流源电源的输出电流,直到该电流源单元的输出电流等于参考电流。但是,该种方案需要设置额外的参考电流源IREF,并且电流比较器U1的闪烁噪声和直流偏置(DC Offset)会影响校准的精度。
如图7所示,为了对∑-Δ型ADC内部的电流舵型DAC进行校准,有的方案则在使用DEM算法的基础之上,通过恒流源580加入的噪声电流信号((Dither))依次使各个电流源单元输出的信号参与翻转,然后通过ADC输出的信号功率来判断不同电流源单元的电流权重大小并进行校准。但是该种方案需要在电流舵型DAC的输入端与积分器的输出端之间设置DWA功能模块;同时还需要在电流舵型DAC的输出端和减法器之间再增设另一个减法器B2,以及与另一个减法器连接的恒流源。不仅需要改变ADC本身的结构,还无法保证只有一个电流源单元参与翻转,且不同的电流源单元翻转时会影响电路的直流偏置(DC Offset),降低校准精度。
为了解决上述问题,如图8所示,本申请实施例提供了一种多通道接收机800,该多通道接收机800包括第一链路810、第二链路820和第一传输线路830;其中第一链路810包括第一模数转换器811,且第一模数转换器811包括:第一减法器B1,第一滤波器8112以及第一数模转换器8111,其中第一减法器B1耦合至第一滤波器8112,第一数模转换器8111用于将第一滤波器8112的输出信号负反馈至第一减法器B1。第二链路820包括第二模数转换器821,且第二模数转换器821包括:第二减法器B2,第二滤波器8212以及第二数模转换器8211,其中第二减法器B2耦合至第二滤波器8212,第二数模转换器8211用于将第二滤波器8212的输出信号负反馈至第二减法器B2。第一传输线路830分别与第一滤波器8112和第二数模转换器8211相耦合,用于选择性地将第二数模转换器8211的输出信号反馈至第一滤波器8112的输入端。
在一种实施方案中,第一传输线路830可以通过设置的开关S1进行控制,当开关S1闭合时,第一传输线路830导通;当开关S1断开时,第一传输线路830断开。其中,开关S1可以使用晶体管或者其他类型的模拟开关,同时该开关S1可以通过输入的时钟信号进行通断控制。
可选的,第一传输线路830也可以在出厂前直接与第一滤波器8112和第二数模转换器8211相耦合,在完成校准后,通过激光熔断的方式将第一传输线路830断开并分离出来,以便于用于其它数模转换器的校准。
具体的,当使用开关进行控制时,若需要对第二模数转换器821内部的第二数模转换器8211进行校准,可以将开关S1闭合,使第一传输线路830导通,第二数模转换器8211的输出端输出的电流信号能够通过第一传输线路830输入到第一模数转换器811内的第一滤波器8112的输入端。在第二数模转换器8211的输入端输入校准信号后,第二数模转换器8211依据该校准信号输出的多个电流信号经第一模数转换器811内的第一滤波器8112、第一数模转换器8111和第一减法器B1等构成的调制电路进行调制后输出,从而降低噪声和直流偏置的影响。后续校准时,可以采集上述多个电流信号的频谱图,并记录对应基波信号的能量值;然后计算所有能量值的均值;最后调节第二数模转换器8212内部的各个电流源单元输出的电流,使最终从第一链路810的第一模数转换器811的输出端信号的能量值等于上述均值,从而实现对第二链路820上的第二模数转换器821内的第二数模转换器8211的校准。在校准完毕后,就可以断开开关S1,从而将第一传输线路830断开,避免影响第一链路810和第二链路820的正常运行。
在一种实施方式中,上述第一滤波器8112和第二滤波器8212均包括N阶的环路滤波电路,其中N为大于1的整数,通过该N阶的环路滤波电路可以充分的对数模转换器8211输出的电流信号进行滤波,以降低噪声信号和直流偏置的影响。
进一步的,在第一传输线路830上还可以设置与开关S1串联的增益放大器G,通过设置的增益放大器G可以对第二数模转换器8211输出的电流信号进行增益放大,以改善第二模数转换器8211输出的微弱的电流信号的幅度,从而更充分的利用第一链路810上的第一模数转换器811的动态范围。其中,为了方便调节放大增益,增益放大器G可以选用可变增益放大器。
在一种实施方案中,如图9所示,第一数模转换器和第二数模转换器内的各个电流源单元包括输入端VIN、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第一输出端OUTP、第二输出端OUTN、第一恒流源A1和第二恒流源A2。其中,第一恒流源A1的第一极与输入端VIN连接;第一晶体管T1的源极和第二晶体管T2的源极均与第一恒流源A1的第二极连接;第三晶体管T3的漏极和第一输出端OUTP均与第一晶体管T1的漏极连接;第四晶体管T4的漏极和第二输出端OUTN均与第二晶体管T2的漏极连接;第三晶体管T3的源极和第四晶体管T4的源极均与第二恒流源A2的第一极连接;第二恒流源A2的第二极接地;第一输出端OUTP和第二输出端OUTN还与对应的减法器连接;第一晶体管T1的栅极和第四晶体管T4的栅极用于输入第一控制信号DP;第二晶体管T2的栅极和第三晶体管T3的栅极用于输入第二控制信号DN;且第一控制信号DP和第二控制信号DN电平相反。当第一控制信号DP为高电平时,第一输出端OUTP输出第一恒流源A1的输出端的电流,第二输出端OUTN通过第二恒流源A2接地;当第二控制信号DN为高电平时,则相反。
通过上述连接方式,第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4可以组成一个差分电流输出电路。其中,第一恒流源A1和第二恒流源A2可以使用电流镜实现,通过调节电流镜可以对输入端VIN的电源输入进行恒流控制。在对数模转换器进行校准时,可以对校准信号进行预配置,使译码器对校准信号进行译码后输出的数字码字在每个时序只控制一个电流源单元的输出差分电流信号。相应的,滤波器中的环形滤波电路也为环形差分滤波电路,电流源单元的两个输出端可以均与环形差分滤波电路的同相输入端连接。
具体的,可以通过配置的校准信号使得译码器译码后输出到各个电流源单元的第一控制信号DP和第二控制信号DN按照预设频率Fclk_cal以方波的形式翻转,此时起到调制作用的链路输出的信号通过频谱仪采集后可以观测到控制信号及其高次谐波的频率,同时能够检测到该信号中的基波信号的能量值。
可以理解的是,本申请实施例中的其它数模转换器可以采用上述结构,在此不做赘述。
可选的,如图10所示,在一种实施方案中,第一数模转换器和第二数模转换器内的各个电流源单元包括输入端VIN、第一三极管D1、第二三极管D2、第三三极管D3、第四三极管D4、第一输出端OUTP、第二输出端OUTN、第一恒流源A1和第二恒流源A2。其中,第一恒流源A1的第一极与输入端VIN连接;第一三极管D1的发射极和第二三极管D2的发射极均与第一恒流源A1的第二极连接;第三三极管D3的集电极和第一输出端OUTP均与第一三极管D1的集电极连接;第四三极管D4的集电极和第二输出端OUTN均与第二三极管D2的集电极连接;第三三极管D3的发射极和第四三极管D4的发射极均与第二恒流源A2的第一极连接;第二恒流源A2的第二极接地;第一输出端OUTP和第二输出端OUTN还与对应的减法器连接。其中,第一三极管D1的栅极和第四三极管D4的栅极仍可以输入第一控制信号DP。第二三极管D2的栅极和第三三极管D3的栅极仍可以输入第二控制信号DN。
通过上述连接方式,第一三极管D1、第二三极管D2、第三三极管D3和第四三极管D4可以组成一个差分电流输出电路。其中,第一恒流源A1和第二恒流源A2可以使用电流镜实现,通过调节电流镜可以对输入端VIN的电源输入进行恒流控制。在对数模转换器进行校准时,可以对校准信号进行预配置,使译码器对校准信号进行译码后输出的数字码字在每个时序只控制一个电流源单元的输出差分电流信号。
可以理解的是,本申请实施例中的其它数模转换器也可以采用上述结构,在此不做赘述。
可选的,如图11所示,上述的多通道接收机800还可以设置第二传输线路840,该第二传输线路840分别与第二滤波器8212和第一数模转换器8111相耦合,用于选择性地将第一数模转换器8111的输出信号反馈至第二滤波器8212的输入端。
示例性的,当需要对第一数模转换器8111进行校准时,可以先将第二传输线路840导通,使第一数模转换器8111的输出端输出的电流信号能够通过第二传输线路840输入到第二滤波器8212的输入端。然后在第一数模转换器8111的输入端输入校准信号;第一数模转换器8111依据该校准信号输出的多个电流信号经第二模数转换器821内的第二滤波器8212、第二数模转换器8211和第二减法器B2等构成的调制电路进行调制后输出。后续校准时,可以采集上述多个电流信号的频谱图,并记录对应基波信号的能量值;然后计算所有能量值的均值;最后调节第一数模转换器8111内部的各个电流源单元输出的电流,使最终从第二模数转换器821的输出端信号的能量值等于上述均值,从而实现对第一数模转换器8111的校准。在校准完毕后,就可以将第二传输线路840断开,不会影响第一链路810和第二链路820的正常运行。
可选的,该第二传输线路840也可以通过设置的开关S2进行控制,当开关S2闭合时,第二传输线路840导通;当开关S2断开时,第二传输线路840断开。其中,开关S2可以使用晶体管或者其他类型的模拟开关,同时该开关S2可以通过输入的时钟信号进行通断控制。
可选的,在实现过程中,也可以在出厂之前通过第二传输线路840对数模转换器811进行一次校准;校准后,直接通过激光熔断的方式将第二传输线路840打断,然后再出厂。
可以理解的是,第二传输线路840上也可以设置与开关S2串联的增益放大器G,通过设置的增益放大器G可以对第一数模转换器8111输出的电流信号进行增益放大,以改善第一数模转换器8111输出的微弱的电流信号的幅度,从而更充分的利用第二链路820上的第二模数转换器821的动态范围。其中,为了方便调节放大增益,增益放大器G可以选用可变增益放大器。
在一种实施方案中,如图12所示,本申请实施例提供的多通道接收机800还包括第三链路850和第三传输线路860,该第三链路850上也设置有第三模数转换器851。其中,第三模数转换器851包括:第三减法器B3,第三滤波器8512以及第三数模转换器8511,第三减法器B3耦合至第三滤波器8512。其中,第三数模转换器8511用于将第三滤波器8512的输出信号负反馈至第三减法器B3。第三传输线路860分别与第一滤波器8112和第三数模转换器8511相耦合,用于选择性地将第三数模转换器8511的输出信号反馈至第一滤波器8112的输入端;和/或,第三传输线路860分别与第二滤波器8212和第三数模转换器8511相耦合,用于选择性地将第三数模转换器8511的输出信号反馈至第二滤波器8212的输入端。
示例性的,该第三传输线路860也可以通过设置的开关S3进行控制,当关S3闭合时,第三传输线路860导通;当开关S3断开时,第二传输线路860断开。其中,开关S3可以使用晶体管或者其他类型的模拟开关,该开关S3可以通过输入的时钟信号进行通断控制。
以第三传输线路860分别与第一滤波器8112和第三数模转换器8511相耦合为例,当需要对第三数模转换器8511进行校准时,可以将第三传输线路860导通,使第三数模转换器8511的输出端输出的电流信号能够通过第三传输线路860输入到第一滤波器8112的输入端。然后在第三数模转换器8511的输入端输入校准信号;第三数模转换器8511依据该校准信号输出的多个电流信号经第一模数转换器811中的第一滤波器8112、第一数模转换器8111和第一减法器B1等构成的调制电路进行调制后输出。后续校准时,可以采集上述多个电流信号的频谱图,并记录对应基波信号的能量值;然后计算所有能量值的均值;最后调节第三数模转换器8511内部的各个电流源单元输出的电流,使最终从第一模数转换器811的输出端信号的能量值等于上述均值,从而实现对第三数模转换器8511的校准。
可以理解的是,第三传输线路860也可以在出厂前直接与第一滤波器8112和第三数模转换器8511相耦合,在完成校准后,通过激光熔断的方式将第三传输线路860断开并分离出来,以便于用于其它数模转换器的校准。
在一种实施方案中,当第三传输线路860分别与第二滤波器8212和第三数模转换器8511相耦合,且第三传输线路860分别与第一滤波器8112和第三数模转换器8511相耦合时,第二滤波器8212的输入端与第三传输线路860可以通过一个开关连接;同时第一滤波器8112的输入端与第三传输线路860也可以通过一个开关连接。通过控制开关的通断,可以选择使用第二模数转换器821或者第一模数转换器811对第三数模转换器8511输出的信号进行调制,校准时操作更加灵活。
如图13所示,为了进一步降低布线难度,更便于集成,第二链路820上的第二模数转换器821内的第二滤波器8212的输入端可以通过一个开关S4与第二传输线路840上的增益放大器G的输入端连接。在校准过程中,若当前需要对第一链路810中的第一数模转换器8111进行校准,则闭合开关S2;若当前需要对第三链路850中的第三数模转换器8511进行校准,则闭合开关S4。通过共用增益放大器G的方式,可以减少元器件的消耗量,同时也降低布线难度。
基于此,第三数模转换器8511输出的电流信号能够选择第一链路810中的第一模数转换器811进行调制后再输出,或者选择第二链路820中的第二模数转换器821进行调制后再输出,校准时可以更加方便的依据实际需求进行选择,避免其中一个链路损坏时,无法对DAC进行校准。
可以理解的是,为了减小元器件的消耗并较低布线难度,当多个链路利用同一个链路对校准时的输出信号进行调制时,同样可以采用如图10中的传输线路840的连接方式。
在上述实施方案中,多通道接收机800中链路的数量还可以根据实际需求进行设置,例如,若多通道接收机800中还包括设置了∑-Δ型ADC的第四链路,则可以将第四链路中的模数转换器内部的数模转换器的输出端通过一个传输线路与第一链路810至第三链路850中任意一个链路中的滤波器的输入端连接。该传输线路可以通过设置的开关进行通断控制,也可以在出厂前采用直接连接的方式,并在校准后采用激光熔断的方式打断后再出厂。
可以理解的是,第一链路至第三链路中的数模转换器的输出端也可以通过一个传输线路与第四链路中的滤波器的输入端连接。具体的,可以按照图10的实现方式利用模拟开关实现上述内容,本申请实施例对此不做赘述。
可选的,上述各条链路中的各个数模转换器的输出端也可以通过传输线路与独立设置的一个模数转换器中的滤波器的输入端连接。通过独立设置的模数转换器对校准时其它各条链路中的数模转换器输出的电流信号进行调制。通过这种方式,其它各条链路之间无需设置传输线路,可以降低布线难度。
进一步的,为了降低元器件的消耗量和布线难度,上述各条链路可以通过多通道选通开关与同一条传输线路连接,并通过该传输线路与独立设置的模数转换器中的滤波器的输入端连接。通过设置的多通道选通开关,可以在校准时选择哪一条链路中的数模转换器的输出端通过该传输线路与独立设置的模数转换器的输入端连接。
在一种实施方案中,如图14所示,本申请实施例提供了一种多通道收发机1000,该多通道收发机1000包括第一链路1100、第二链路1200和第一传输线路1300。其中第一链路1100可以为发射机链路,第二链路1200可以为接收机链路;第一链路1100包括第一数模转换器1110;第二链路1200包括第一模数转换器1210;其中,第一模数转换器1210包括:第一减法器B1,第一滤波器1212以及第二数模转换器1211,第一减法器B1耦合至第一滤波器1212,第二数模转换器1211用于将第一滤波器1212的输出信号负反馈至第一减法器B1。第一传输线路分别与第一滤波器1212和第一数模转换器1110相耦合,用于选择性地将第一数模转换器1110的输出信号反馈至第一滤波器1212的输入端。
在一种实施方案中,第一传输线路830可以通过设置的开关S1进行控制,当开关S1闭合时,第一传输线路830导通;当开关S1断开时,第一传输线路830断开。其中,开关S1可以使用晶体管或者其他类型的模拟开关,同时该开关S1可以通过输入的时钟信号进行通断控制。
可选的,第一传输线路830也可以在出厂前直接与第一滤波器8112和第二数模转换器8211相耦合,在完成校准后,通过激光熔断的方式将第一传输线路830断开并分离出来,以便于用于其它数模转换器的校准。
示例性的,当需要对第一数模转换器1110进行校准时,可以将第一传输线路1300导通,使第一数模转换器1110的输出端输出的电流信号能够通过第一传输线路1300输入到第一滤波器1212的输入端。然后在第一数模转换器1110的输入端输入校准信号;第一数模转换器1110依据该校准信号输出的多个电流信号经第一模数转换器1210内的第一滤波器1212、第二数模转换器1211和第一减法器B1等构成的调制电路进行调制后输出,可以很好地降低噪声和直流偏置的影响。后续校准时,可以采集上述多个电流信号的频谱图,并记录对应基波信号的能量值;然后计算所有能量值的均值;最后调节第一数模转换器1110内部的各个电流源单元输出的电流,使最终从第二模数转换器1210的输出端信号的能量值等于上述均值,从而实现对第一数模转换器1110的校准。在校准完毕后,就可以将第一传输线路1300断开,不会影响第一链路和第二链路的正常运行。
通过上述方式,可以利用接收机链路中的ADC对发射机链路中的DAC进行校准,从而降低成本。
在一种实施方式中,上述的第一滤波器1212包括N阶的环路滤波电路,其中N为大于1的整数,采用N阶的环路滤波电路可以充分的对数模转换器5211输出的电流信号进行滤波。
进一步的,在第一传输线路1300上还可以设置与开关S1串联的增益放大器G,通过设置的增益放大器G可以对DAC输出的电流信号进行增益放大,以改善DAC输出的微弱的电流信号的幅度,从而更充分利用的利用第二链路上的ADC的动态范围。可选的,为了便于调节信号幅度,增益放大器G可以选用可变增益放大器。
在一种实施方案中,仍参照图9,第一数模转换器1110和第二数模转换器1211均包括多个电流源单元,其中各个电流源单元均包括输入端VIN、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第一输出端OUTP、第二输出端OUTN、第一恒流源A1和第二恒流源A2。其中,第一恒流源A1的第一极与输入端VIN连接;第一晶体管T1的源极和第二晶体管T2的源极均与第一恒流源A1的第二极连接;第三晶体管T3的漏极和第一输出端OUTP均与第一晶体管T1的漏极连接;第四晶体管T4的漏极和第二输出端OUTN均与第二晶体管T2的漏极连接;第三晶体管T3的源极和第四晶体管T4的源极均与第二恒流源A2的第一极连接;第二恒流源A2的第二极接地;第一输出端OUTP和第二输出端OUTN还与对应的减法器连接;第一晶体管T1的栅极和第四晶体管T4的栅极用于输入第一控制信号DP;第二晶体管T2的栅极和第三晶体管T3的栅极用于输入第二控制信号DN;且第一控制信号DP和第二控制信号DN电平相反。当第一控制信号DP为高电平时,第一输出端OUTP输出第一恒流源A1的输出端的电流,第二输出端OUTN通过第二恒流源A2接地;当第二控制信号DN为高电平时,则相反。
示例性的,在对第一数模转换器1110进行校准时,可以对校准信号进行预配置,使译码器对校准信号进行译码后输出的数字码字在每个时序只控制一个电流源单元的输出差分电流信号。具体的,可以通过配置的校准信号使得译码器译码后输出到各个电流源单元的第一控制信号DP和第二控制信号DN按照预设频率Fclk_cal以方波的形式翻转,此时起到调制作用的模数转换器输出的信号通过频谱仪采集后可以观测到控制信号及其高次谐波的频率,同时能够检测到该信号中的基波信号的能量值。
可选的,上述电流源单元也可以采用如图10中所示的结构,本申请实施例在此不做赘述。
在一种实施方案中,如图15所示,上述多通道收发机1000还包括第三链路1400和第二传输线路1500,该第三链路1400上设置有第二模数转换器1410,可以作为接收机链路。其中,该第二模数转换器1400包括:第二减法器B2,第二滤波器1412以及第三数模转换器1411,第二减法器B2耦合至第二滤波器1412,第三数模转换器1411用于将第二滤波器1412的输出信号负反馈至第二减法器B2。第二传输线路1500分别与第一滤波器1212和第三数模转换器1411相耦合,用于选择性地将第三数模转换器1411的输出信号反馈至第一滤波器1212的输入端。
在一种实施方案中,第二传输线路1500可以通过设置的开关S2进行控制,当开关S2闭合时,第二传输线路1500导通;当开关S2断开时,第二传输线路1500断开。其中,开关S2可以使用晶体管或者其他类型的模拟开关,同时该开关S2可以通过输入的时钟信号进行通断控制。
可选的,第二传输线路1500也可以在出厂前直接与第一滤波器1212和第三数模转换器1411相耦合,在完成校准后,通过激光熔断的方式将第二传输线路1500断开并分离出来,以便于用于其它数模转换器的校准。
当需要对第三数模转换器1311进行校准时,可以将第二传输线路1500导通,使第三数模转换器1311的输出端输出的电流信号能够输入到第一模数转换器1210内的第一滤波器1212的输入端。然后在第三数模转换器1411的输入端输入校准信号;第三数模转换器1411依据该校准信号输出的多个电流信号经第一模数转换器1210的第一滤波器1212、量化器、积分器、数模转换器1211和第二减法器B2等构成的调制电路进行调制后输出,以降低噪声和直流偏置的影响。后续校准时,可以采集多个电流信号的频谱图,并记录对应基波信号的能量值;然后计算所有能量值的均值;最后调节第三数模转换器1411内部的各个电流源单元输出的电流,使最终从第一模数转换器1210输出的输出端信号的能量值等于上述均值,从而实现对第三数模转换器1411的校准。在校准完毕后,就可以将第二传输线路1500断开,不会影响第二链路和第三链路的正常运行。
在一种实施方案中,第二滤波器1412的输入端与第二数模转换器1211的输出端还可以通过第三传输线路连接;该第三传输线路可以选择性地将第二数模转换器1211的输出端与第二滤波器1412的输入端导通或者断开。基于此,第二数模转换器1211在校准时的输出信号可以通过第二模数转换器进行调制后再输出,以降低噪声和直流偏置的影响。其中,第三传输线路的设置方式可以参照图11中的第二传输线路840,本申请实施例在此不做赘述。
可选的,当多通道收发机1000包括第三链路时,第一数模转换器1110的输出端与第三链路中的第二滤波器1412的输入端之间也可以设置一个能够导通或者断开的传输线路,该传输线路可以通过开关进行通断控制。其中,开关可以采用图10中所示的开关。示例性的,该传输线路仍可以使用第三传输线路。当该传输线路使用第三传输线路时,第一数模转换器1110的输出端可以通过一个开关与第三传输线路连接;同时第二数模转换器1211的输出端也可以通过一个开关与第三传输线路连接。通过控制开关的通断,可以选择将第一数模转换器1110输出的信号传输给第二模数转换器1400进行调制,或者将第二数模转换器1211输出的信号传输给第二模数转换器1400进行调制。
可以理解的是,上述各个链路中的数模转换器若均与同一个链路中的滤波器连接,则可以共用一个增益放大器G,在增益放大器G的输入端与各个数模转换器的输出端之间设置一个开关,通过设置的开关选择具体需要校准的数模转换器。
在一种实施方案中,如图16所示,上述多通道收发机1000还包括第四链路1600和第四传输线路1700;该第四链路1600上设有第四数模转换器1610,该第四传输线路1700分别与第一滤波器1212和第四数模转换器1610相耦合,可以选择性地将第四数模转换器1610的输出信号反馈至第一滤波器1212的输入端。
示例性的,当需要对第四数模转换器1610进行校准时,可以将第四传输线路1700导通,使第四数模转换器1310的输出端输出的电流信号能够通过第四传输线路1700输入到第一模数转换器1210内的第一滤波器1212的输入端。然后在第四数模转换器1610的输入端输入校准信号;第四数模转换器1610依据该校准信号输出的多个电流信号经第一模数转换器1210内的第一滤波器1212、量化器、积分器、第二数模转换器1211和第一减法器B1等构成的调制电路进行调制后输出,以降低噪声和直流偏置的影响。
可以理解的是,该第四传输线路1700也可以分别与第二滤波器1412和第四数模转换器1610相耦合,用于选择性地将第四数模转换器的输出信号反馈至第二滤波器的输入端。当采用这种连接方式时,可以在第一滤波器1212的输入端和第二滤波器1412的输入端分别设置一个开关,并通过设置的开关与第四传输线路1700连接。通过设置的开关,在对第四数模转换器1610进行校准时,可以选择使用第一模数转换器1211或者第二模数转换器1411对第四数模转换器1610输出的电流信号进行调制,使用更加灵活。
可选的,上述各条链路中的数模转换器的输出端也可以通过传输线路与一个独立设置的模数转换器中的滤波器的输入端连接。通过独立设置的模数转换器对校准时其它各条链路中的数模转换器输出的电流信号进行调制。通过这种方式,其它各条链路之间无需设置传输线路,可以降低布线难度。
进一步的,为了降低元器件的消耗量和布线难度,上述各条链路可以通过多通道选通开关与同一条传输线路连接,并通过该传输线路与独立设置的模数转换器中的滤波器的输入端连接。通过设置的多通道选通开关,可以在校准时选择哪一条链路中的数模转换器的输出端通过该传输线路与独立设置的模数转换器的输入端连接。
最后应说明的是:以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (22)
1.一种多通道接收机,其特征在于,包括:
第一链路,所述第一链路包括第一模数转换器,所述第一模数转换器包括:第一减法器,第一滤波器以及第一数模转换器,所述第一减法器耦合至所述第一滤波器,所述第一数模转换器用于将所述第一滤波器的输出信号负反馈至所述第一减法器;
第二链路,所述第二链路包括第二模数转换器,所述第二模数转换器包括:第二减法器,第二滤波器以及第二数模转换器,所述第二减法器耦合至所述第二滤波器,所述第二数模转换器用于将所述第二滤波器的输出信号负反馈至所述第二减法器;
第一传输线路,分别与所述第一滤波器和所述第二数模转换器相耦合,用于选择性地将所述第二数模转换器的输出信号反馈至所述第一滤波器的输入端。
2.根据权利要求1所述的多通道接收机,其特征在于,还包括:
第二传输线路,分别与所述第二滤波器和所述第一数模转换器相耦合,用于选择性地将所述第一数模转换器的输出信号反馈至所述第二滤波器的输入端。
3.根据权利要求1或2所述的多通道接收机,其特征在于,还包括:
第三链路,所述第三链路包括第三模数转换器,所述第三模数转换器包括:第三减法器,第三滤波器以及第三数模转换器,所述第三减法器耦合至所述第三滤波器,所述第三数模转换器用于将所述第三滤波器的输出信号负反馈至所述第三减法器;
第三传输线路,分别与所述第一滤波器和所述第三数模转换器相耦合,用于选择性地将所述第三数模转换器的输出信号反馈至所述第一滤波器的输入端;和/或,分别与所述第二滤波器和所述第三数模转换器相耦合,用于选择性地将所述第三数模转换器的输出信号反馈至所述第二滤波器的输入端。
4.根据权利要求1所述的多通道接收机,其特征在于,所述第一传输线路上设有开关;所述开关用于控制所述第二数模转换器的输出端与所述第一滤波器的输入端导通或者断开。
5.根据权利要求4所述的多通道接收机,其特征在于,所述第一传输线路上还设有与所述开关串联的增益放大器,用于对所述第二数模转换器的输出信号进行增益放大。
6.根据权利要求1至5任一项所述的多通道接收机,其特征在于,所述滤波器包括N阶的环路滤波电路,其中N为大于1的整数。
7.根据权利要求6所述的多通道接收机,其特征在于,所述第一数模转换器和所述第二数模转换器均包括多个电流源单元,所述电流源单元包括输入端、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一输出端、第二输出端、第一恒流源和第二恒流源;所述第一恒流源的第一极与所述输入端耦合;所述第一晶体管的源极和所述第二晶体管的源极均与所述第一恒流源的第二极耦合;所述第三晶体管的漏极和所述第一输出端均与所述第一晶体管的漏极耦合;所述第四晶体管的漏极和所述第二输出端均与所述第二晶体管的漏极耦合;所述第三晶体管的源极和所述第四晶体管的源极均与所述第二恒流源的第一极耦合;所述第二恒流源的第二极接地;所述第一输出端和所述第二输出端还与对应的减法器耦合;所述第一晶体管的栅极和所述第四晶体管的栅极用于输入第一控制信号;所述第二晶体管的栅极和所述第三晶体管的栅极用于输入第二控制信号;且所述第一控制信号和所述第二控制信号电平相反。
8.根据权利要求6所述的多通道接收机,其特征在于,所述第一数模转换器和所述第二数模转换器均包括多个电流源单元,所述电流源单元包括输入端、第一三极管、第二三极管、第三三极管、第四三极管、第一输出端、第二输出端、第一恒流源和第二恒流源;所述第一恒流源的第一极与所述输入端耦合;所述第一三极管的发射极和所述第二三极管的发射极均与所述第一恒流源的第二极耦合;所述第三三极管的集电极和所述第一输出端均与所述第一三极管的集电极耦合;所述第四三极管的集电极和所述第二输出端均与所述第二三极管的集电极耦合;所述第三三极管的发射极和所述第四三极管的发射极均与所述第二恒流源的第一极耦合;所述第二恒流源的第二极接地;所述第一输出端和所述第二输出端还与对应的减法器耦合;所述第一三极管的基极和所述第四三极管的基极用于输入第一控制信号;所述第二三极管的基极和所述第三三极管的基极用于输入第二控制信号;且所述第一控制信号和所述第二控制信号电平相反。
9.一种多通道收发机,其特征在于,包括:
第一链路,所述第一链路包括第一数模转换器;
第二链路,所述第二链路包括第一模数转换器,所述第一模数转换器包括:第一减法器,第一滤波器以及第二数模转换器,所述第一减法器耦合至所述第一滤波器,所述第二数模转换器用于将所述第一滤波器的输出信号负反馈至所述第一减法器;
第一传输线路,分别与所述第一滤波器和所述第一数模转换器相耦合,用于选择性地将所述第一数模转换器的输出信号反馈至所述第一滤波器的输入端。
10.根据权利要求9所述的多通道收发机,其特征在于,还包括:
第三链路,所述第三链路包括第二模数转换器,所述第二模数转换器包括:第二减法器,第二滤波器以及第三数模转换器,所述第二减法器耦合至所述第二滤波器,所述第三数模转换器用于将所述第二滤波器的输出信号负反馈至所述第二减法器;
第二传输线路,分别与所述第一滤波器和所述第三数模转换器相耦合,用于选择性地将所述第三数模转换器的输出信号反馈至所述第一滤波器的输入端。
11.根据权利要求10所述的多通道收发机,其特征在于,还包括:
第三传输线路,分别与所述第二滤波器和所述第一数模转换器相耦合,用于选择性地将所述第一数模转换器的输出信号反馈至所述第二滤波器的输入端;和/或,分别与所述第二滤波器和所述第二数模转换器相耦合,用于选择性地将所述第二数模转换器的输出信号反馈至所述第二滤波器的输入端。
12.根据权利要求9至11任一项所述的多通道收发机,其特征在于,还包括:
第四链路,所述第四链路包括第四数模转换器;
第四传输线路,分别与所述第一滤波器和所述第四数模转换器相耦合,用于选择性地将所述第四数模转换器的输出信号反馈至所述第一滤波器的输入端;和/或,分别与所述第二滤波器和所述第四数模转换器相耦合,用于选择性地将所述第四数模转换器的输出信号反馈至所述第二滤波器的输入端。
13.根据权利要求9所述的多通道收发机,其特征在于,所述第一传输线路上设有开关;所述开关用于控制所述第一数模转换器的输出端与所述第一滤波器的输入端导通或者断开。
14.根据权利要求13所述的多通道收发机,其特征在于,所述第一传输线路上还设有与所述开关串联的增益放大器,用于对所述第一数模转换器的输出信号进行增益放大。
15.根据权利要求9至14任一项所述的多通道收发机,其特征在于,所述滤波器包括N阶的环路滤波电路,其中N为大于1的整数。
16.根据权利要求15所述的多通道收发机,其特征在于,所述第一数模转换器和所述第二数模转换器均包括多个电流源单元,所述电流源单元包括输入端、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一输出端、第二输出端、第一恒流源和第二恒流源;所述第一恒流源的第一极与所述输入端耦合;所述第一晶体管的源极和所述第二晶体管的源极均与所述第一恒流源的第二极耦合;所述第三晶体管的漏极和所述第一输出端均与所述第一晶体管的漏极耦合;所述第四晶体管的漏极和所述第二输出端均与所述第二晶体管的漏极耦合;所述第三晶体管的第源极和所述第四晶体管的源极均与所述第二恒流源的第一极耦合;所述第二恒流源的第二极接地;所述第一输出端和所述第二输出端还与对应的减法器耦合;所述第一晶体管的栅极和所述第四晶体管的栅极用于输入第一控制信号;所述第二晶体管的栅极和所述第三晶体管的栅极用于输入第二控制信号;且所述第一控制信号和所述第二控制信号电平相反。
17.根据权利要求15所述的多通道收发机,其特征在于,所述第一数模转换器和所述第二数模转换器均包括多个电流源单元,所述电流源单元包括输入端、第一三极管、第二三极管、第三三极管、第四三极管、第一输出端、第二输出端、第一恒流源和第二恒流源;所述第一恒流源的第一极与所述输入端耦合;所述第一三极管的发射极和所述第二三极管的发射极均与所述第一恒流源的第二极耦合;所述第三三极管的集电极和所述第一输出端均与所述第一三极管的集电极耦合;所述第四三极管的集电极和所述第二输出端均与所述第二三极管的集电极耦合;所述第三三极管的发射极和所述第四三极管的发射极均与所述第二恒流源的第一极耦合;所述第二恒流源的第二极接地;所述第一输出端和所述第二输出端还与对应的减法器耦合;所述第一三极管的基极和所述第四三极管的基极用于输入第一控制信号;所述第二三极管的基极和所述第三三极管的基极用于输入第二控制信号;且所述第一控制信号和所述第二控制信号电平相反。
18.一种通信设备,其特征在于,包括权利要求1-8任一项所述的多通道接收机,以及与所述多通道接收机耦合的接收天线。
19.根据权利要求18所述的通信设备,其特征在于,所述多通道接收机中的第一链路还包括与所述第一模数转换器耦合的第一增益放大器;与所述第一增益放大器耦合的第一低通滤波器;以及与所述第一低通滤波器耦合的第一混频器;
所述多通道接收机中的第二链路还包括与所述第二模数转换器耦合的第二增益放大器;与所述第二增益放大器耦合的第二低通滤波器;以及与所述第二低通滤波器耦合的第二混频器;其中,所述第一混频器和所述第二混频器通过低噪声放大器耦合至所述接收天线。
20.一种通信设备,其特征在于,包括权利要求9-17任一项所述的多通道收发机,与所述多通道收发机中的第一链路耦合的发射天线;以及与所述多通道收发机中的第二链路耦合的接收天线。
21.根据权利要求20所述的通信设备,其特征在于,所述第一链路还包括与第一数模转换器耦合的第一低通滤波器;与所述第一低通滤波器耦合的第一混频器;与所述第一混频器耦合的第一增益放大器;所述第一增益放大器通过所述功率放大器耦合至所述发射天线。
22.根据权利要求20所述的通信设备,其特征在于,所述第二链路还包括与第一模数转换器连接的第二增益放大器;与所述第二增益放大器连接的第二低通滤波器;以及与所述第二低通滤波器连接的第二混频器;其中,所述第二混频器通过低噪声放大器耦合至所述接收天线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211105206.1A CN117713853A (zh) | 2022-09-09 | 2022-09-09 | 多通道接收机、多通道收发机及通信设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211105206.1A CN117713853A (zh) | 2022-09-09 | 2022-09-09 | 多通道接收机、多通道收发机及通信设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117713853A true CN117713853A (zh) | 2024-03-15 |
Family
ID=90162983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211105206.1A Pending CN117713853A (zh) | 2022-09-09 | 2022-09-09 | 多通道接收机、多通道收发机及通信设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117713853A (zh) |
-
2022
- 2022-09-09 CN CN202211105206.1A patent/CN117713853A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6373418B1 (en) | Nyquist response restoring delta-sigma modulator based analog to digital and digital to analog conversion | |
US6316992B1 (en) | DC offset calibration for a digital switching amplifier | |
US9444486B2 (en) | Digital to analog converter comprising mixer | |
US10581442B2 (en) | Apparatus for correcting linearity of a digital-to-analog converter | |
US8749414B2 (en) | Apparatus and method for calibrating time constant, and low pass delta sigma modulation apparatus including the same | |
KR19990083479A (ko) | 시그마-델타변조기및신호계수화방법 | |
JPH06244734A (ja) | シグマデルタ変調器用d/a変換器 | |
CN101090262A (zh) | 具有自动调谐功能的复数滤波器 | |
US7852245B2 (en) | Method and apparatus for calibrating a replica digital-to-analog converter | |
US8866656B2 (en) | Hybrid digital-to-analog converter and method thereof | |
CN117713853A (zh) | 多通道接收机、多通道收发机及通信设备 | |
KR20000071434A (ko) | 데이터 라디오의 필터-버퍼 베이스밴드 경로에서 dc오프셋의 연속적인 근사 보정장치 및 방법 | |
US10601438B2 (en) | Alternately updated digital to analog converters | |
US11563442B2 (en) | Calibration of continuous-time residue generation systems for analog-to-digital converters | |
US7605728B2 (en) | Method for calibrating a multi-bit digital-to-analog converter, multi-bit digital-to-analog converter in which this method is applied and converter provided with such a multi-bit digital-to-analog converter | |
US11356111B1 (en) | Self calibrating digital-to-analog converter | |
CN115118230A (zh) | 组合运算放大器电路、芯片和信号处理装置 | |
US20210044267A1 (en) | Programmable gain amplifier with programmable resistance | |
Ho et al. | Dual-mode continuous-time quadrature bandpass ΔΣ modulator with pseudo-random quadrature mismatch shaping algorithm for low-IF receiver application | |
US11444635B2 (en) | Delta sigma modulator | |
KR102423265B1 (ko) | 멀티 레벨 pam 방식 기반의 초고주파 신호 송신 장치 | |
US20230344436A1 (en) | Noise-Shaping of Additive Dither in Analog-to-Digital Converters | |
CN116865756A (zh) | 应用于无采保结构流水线adc的线性化校准电路及校准方法 | |
CN116865755A (zh) | 一种应用于具有前端采保结构的流水线adc线性化校准电路及校准方法 | |
CN116800274A (zh) | 连续时间型sigma-delta调制器及连续时间型sigma-delta调制器的失调校正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |