KR102409143B1

KR102409143B1 - 표시 장치, 표시 장치의 제작 방법, 및 전자 기기

Info

Publication number: KR102409143B1
Application number: KR1020150116303A
Authority: KR
Inventors: 유이치 야나기사와; 타쿠야 카와타
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2014-08-22
Filing date: 2015-08-18
Publication date: 2022-06-16
Also published as: TWI682534B; JP2020201491A; US9843017B2; TW201614828A; KR20160023573A; JP2016066597A; US20160056410A1

Abstract

본 발명은 신뢰성이 양호한 표시 장치를 제공한다.
가요성을 갖는 제 1 기판과 가요성을 갖는 제 2 기판을, 소자를 개재하여 중첩시킨다. 중첩된 제 1 기판과 제 2 기판의 주위를, 투광성을 갖는 고분자 재료로 덮는다. 고분자 재료는, 제 1 기판 및 제 2 기판보다 유연한 재료를 사용한다. 소자로서는, 예를 들어 EL 소자를 사용할 수 있다.

Description

표시 장치, 표시 장치의 제작 방법, 및 전자 기기{DISPLAY DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE}

본 발명의 일 형태는 반도체 장치에 관한 것이다. 또는, 본 발명의 일 형태는 반도체 장치의 제작 방법에 관한 것이다.

또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 예를 들어, 본 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.

또한, 본 명세서 등에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 것 전반을 가리킨다. 따라서, 트랜지스터나 다이오드 등 반도체 소자나, 반도체 회로는, 반도체 장치이다. 또한, 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 촬상 장치, 및 전자 기기 등은 반도체 소자나 반도체 회로를 포함하는 경우가 있다. 따라서, 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 촬상 장치, 전자 기기 등도 반도체 장치를 갖는 경우가 있다.

근년에 들어, 표시 장치의 표시 영역에 사용하는 표시 소자로서, 액정 소자의 연구 개발이 활발히 진행되고 있다. 또한, 일렉트로루미네선스(EL: Electroluminescence)를 이용한 발광 소자의 연구 개발도 활발히 진행되고 있다. 발광 소자의 기본 구성은, 발광성 물질을 포함한 층을 한 쌍의 전극 사이에 끼운 것이다. 이 발광 소자에 전압을 인가함으로써 발광성 물질로부터 발광이 얻어진다.

특히, 상술한 발광 소자는 자기 발광형이므로, 이것이 사용된 표시 장치는 시인성(視認性)이 우수하고, 백 라이트가 불필요하며, 소비 전력이 적은 등의 장점을 갖는다. 또한, 박형 경량으로 제작할 수 있으며 응답 속도가 고속인 등의 장점도 갖는다.

또한, 상술한 표시 소자를 갖는 표시 장치는 가요성을 가질 수 있어, 가요성을 갖는 기판의 채용이 검토되고 있다.

가요성을 갖는 기판을 사용한 표시 장치의 제작 방법으로서는, 유리 기판이나 석영 기판 등의 기판 위에 박막 트랜지스터 등 반도체 소자를 제작한 후, 예를 들어 이 반도체 소자와 기판 사이에 유기 수지를 충전하고, 유리 기판이나 석영 기판으로부터 다른 기판(예를 들어 가요성을 갖는 기판)으로 반도체 소자를 전치하는 기술이 알려져 있다(특허문헌 1 참조).

또한, 두께가 20μm 이상 50μm 이하인 유리 기판을 사용하여 형성한 유기 EL 패널을 2장의 가요성 시트로 끼움으로써, 표시 장치의 기계적 강도를 높이는 기술이 알려져 있다(특허문헌 2 참조).

또한, 표시 장치는 다양한 용도로의 응용이 기대되고 있으면서, 다양화가 요구되고 있다. 예를 들어, 휴대 정보 단말로서, 터치 센서를 갖는 스마트폰이나 태블릿 단말의 개발이 진행되고 있다.

일본국 특개 2003-174153호 공보 일본국 특개 2010-244694호 공보

발광 소자의 표면을 보호하거나 외부로부터의 수분 등 불순물이 침입하는 것을 방지하기 위하여, 기판 위에 형성된 발광 소자 위에 기판을 더 접합하는 경우가 있다. 그러나, 접합된 기판의 외주 부분(기판의 단부)으로부터 수분 등 불순물이 침입하는 것은, 표시 품위의 저하나 신뢰성 저하의 한 원인이 된다는 문제가 있다. 그러므로, 종래에는 기판 단부에서 표시 영역까지의 거리를 길게 할 필요가 있었다. 결과적으로, 표시 영역보다 외측에 있는, 표시에 기여하지 않는 영역(이하 "프레임"이라고도 함)이 넓게 되어, 표시 장치 및 표시 장치가 사용된 반도체 장치의 생산성이나, 설계 자유도 등의 향상이 어려웠다.

또한, 특허문헌 2에 기재되어 있는 바와 같이, 유기 EL 패널을 2장의 가요성 시트로 끼우는 경우에도, 가요성 시트의 단부로부터 불순물이 침입하여 표시 화상의 열화나 신뢰성의 저하 등이 일어나는 경우가 있다. 이에 더하여, 특허문헌 2에서는, 유기 EL 패널보다 큰 가요성 시트를 제공하기 때문에, 가요성 시트도 포함한 프레임이 불가피하게 넓게 되는 문제가 있다.

본 발명의 일 형태는, 신뢰성이 양호한 표시 장치 및 그 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 설계 자유도가 높은 표시 장치 및 그 제작 방법을 제공하는 것을 과제 중 하나로 한다.

또는, 본 발명의 일 형태는, 시인성이 우수한 표시 장치 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 표시 품위가 양호한 표시 장치 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 신뢰성이 높은 표시 장치 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 파손되기 어려운 표시 장치 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 소비 전력이 작은 표시 장치 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 생산성이 높은 표시 장치 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 신규 표시 장치 또는 전자 기기 등을 제공하는 것을 과제 중 하나로 한다.

또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.

본 발명의 일 형태는, 제 1 기판과, 제 2 기판과, 제 1 층을 갖는 표시 장치의 제작 방법이며, 제 1 기판은 제 1 면과 제 2 면을 갖고, 제 2 기판은 제 3 면과 제 4 면을 갖고, 제 1 면 측 및 제 3 면 측 중 적어도 한쪽에 소자를 형성하는 제 1 공정과, 제 1 면과 제 3 면이 마주보도록 제 1 기판과 제 2 기판을 서로 중첩시키는 제 2 공정과, 구조체의 오목부에 제 1 충전재를 넣고 제 1 충전재를 경화시켜 제 2 층을 형성하는 제 3 공정과, 제 2 면 및 제 4 면 중 한쪽과 제 2 층이 마주보도록 제 1 기판과 제 2 기판을 제 2 층 위에 배치하는 제 4 공정과, 제 2 층, 제 1 기판, 및 제 2 기판을 구조체로부터 분리하는 제 5 공정과, 구조체의 오목부에 제 2 충전재를 넣는 제 6 공정과, 제 2 면 및 제 4 면 중 다른 쪽과 제 2 충전재가 마주보도록 제 1 기판, 제 2 기판, 및 제 2 층을 제 2 충전재 위에 배치하는 제 7 공정과, 제 2 충전재를 경화시켜 제 2 충전재와 제 2 층이 일체화된 제 1 층을 형성하는 제 8 공정을 갖는 표시 장치의 제작 방법이다.

또는, 본 발명의 일 형태는, 제 1 기판과, 제 2 기판과, 제 1 층을 갖고, 제 1 기판과 제 2 기판은 표시 소자를 개재(介在)하여 서로 중첩되는 영역을 갖고, 제 1 층은 제 1 기판 위의, 제 1 기판과 제 2 기판이 서로 중첩되는 영역과, 제 2 기판 위의, 제 1 기판과 제 2 기판이 서로 중첩되는 영역과, 제 1 기판의 측면 및 제 2 기판의 측면 중 적어도 한쪽을 덮는 것을 특징으로 하는 표시 장치이다.

제 1 층의 영률(Young's modulus)은 제 1 기판 및 제 2 기판의 영률보다 작은 것이 바람직하다.

제 1 기판 및 제 2 기판의 영률은 1GPa 이상 100GPa 이하이면 바람직하다.

제 1 층의 영률은 제 1 기판 및 제 2 기판 각각의 영률의 1/50 이하이면 바람직하다.

제 1 기판 및 제 2 기판 중 적어도 한쪽은 투광성을 갖는 기판이면 바람직하다. 또한, 제 1 층은 투광성을 갖는 것이 바람직하다. 제 1 층으로서는 예를 들어, 실리콘(silicone) 고무나 불소 고무 등 점탄성(viscoelastic)을 갖는 고분자 재료를 사용할 수 있다.

본 발명의 일 형태에 의하여, 신뢰성이 양호한 표시 장치 및 그 제작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 설계 자유도가 높은 표시 장치 및 그 제작 방법을 제공할 수 있다.

또는, 본 발명의 일 형태는, 시인성이 우수한 표시 장치 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 표시 품위가 양호한 표시 장치 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 신뢰성이 높은 표시 장치 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 파손되기 어려운 표시 장치 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 소비 전력이 작은 표시 장치 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 생산성이 높은 표시 장치 또는 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는, 신규 표시 장치 또는 전자 기기 등을 제공할 수 있다.

또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과가 추출될 수 있다.

도 1은 표시 장치의 일 형태를 설명하기 위한 도면.
도 2는 표시 장치의 일 형태를 설명하기 위한 평면도 및 단면도.
도 3은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 4는 표시 장치의 일 형태를 설명하기 위한 블록도 및 회로도.
도 5는 표시 장치의 일 형태를 설명하기 위한 블록도.
도 6은 표시 장치의 일 형태의 화소 구성의 일례를 설명하기 위한 도면.
도 7은 표시 장치의 일 형태의 화소 구성의 일례를 설명하기 위한 도면.
도 8은 표시 장치의 제작 방법의 예를 설명하기 위한 단면도.
도 9는 표시 장치의 제작 방법의 예를 설명하기 위한 단면도.
도 10은 표시 장치의 제작 방법의 예를 설명하기 위한 단면도.
도 11은 표시 장치의 제작 방법의 예를 설명하기 위한 단면도.
도 12는 표시 장치의 제작 방법의 예를 설명하기 위한 단면도.
도 13은 표시 장치의 제작 방법의 예를 설명하기 위한 단면도.
도 14는 표시 장치의 제작 방법의 예를 설명하기 위한 단면도.
도 15는 표시 장치의 일 형태를 설명하기 위한 도면.
도 16은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 17은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 18은 표시 장치의 일 형태를 설명하기 위한 도면.
도 19는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 20은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 21은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 22는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 23은 표시 장치의 일 형태를 설명하기 위한 단면도.
도 24는 표시 장치의 일 형태를 설명하기 위한 단면도.
도 25는 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 26은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 27은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 28은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 29는 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 30은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 31은 구조체의 일례를 설명하기 위한 도면.
도 32는 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 33은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 34는 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 35는 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 36은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 37은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 38은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 39는 구조체의 일례를 설명하기 위한 도면.
도 40은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 41은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 42는 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 43은 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 44는 표시 장치의 제작 방법의 예를 설명하기 위한 도면.
도 45는 트랜지스터의 일 형태를 설명하기 위한 도면.
도 46은 트랜지스터의 일 형태를 설명하기 위한 도면.
도 47은 트랜지스터의 일 형태를 설명하기 위한 도면.
도 48은 트랜지스터의 일 형태를 설명하기 위한 도면.
도 49는 트랜지스터의 일 형태를 설명하기 위한 도면.
도 50은 에너지 밴드 구조를 설명하기 위한 도면.
도 51은 발광 소자의 구성예를 설명하기 위한 도면.
도 52는 전자 기기 및 조명 장치의 일례를 설명하기 위한 도면.
도 53은 전자 기기의 일례를 설명하기 위한 도면.
도 54는 전자 기기의 일례를 설명하기 위한 도면.
도 55는 전자 기기의 일례를 설명하기 위한 도면.
도 56은 전자 기기의 일례를 설명하기 위한 도면.
도 57은 전자 기기의 일례를 설명하기 위한 도면.
도 58은 전자 기기의 일례를 설명하기 위한 도면.

실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 형태 및 자세한 사항은 본 발명의 취지 및 그 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재되는 실시형태의 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에서 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면간에서 공통으로 사용하고, 그 반복 설명은 생략한다.

또한, 도면 등에 있어서, 각 구성의 위치, 크기, 범위 등은 발명을 이해하기 쉽게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 공개된 발명은 도면 등에 나타내어진 위치, 크기, 범위 등에 반드시 한정되는 것은 아니다. 예를 들어, 실제의 제조 공정에 있어서, 에칭 등의 처리에 의하여 레지스트 마스크 등이 의도하지 않게 감소하는 경우가 있지만, 이해를 용이하게 하기 위하여 생략하는 경우가 있다.

또한, 상면도("평면도"라고도 함)나 사시도 등에서는, 도면을 이해하기 쉽게 하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다.

또한, 본 명세서 등에 있어서 "전극"이나 "배선"이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것은 아니다. 예를 들어, "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극"이나 "배선"이라는 용어는 복수의 "전극"이나 "배선"이 일체로 형성된 경우 등도 포함한다.

또한, 본 명세서 등에 있어서 "위"나 "아래"라는 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이고, 또한 직접 접하는 것을 한정하는 것은 아니다. 예를 들어, "절연층(A) 위의 전극(B)"이라는 표현은, 절연층(A) 위에 전극(B)이 직접 접하여 형성되어 있을 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.

또한, 소스 및 드레인의 기능은, 다른 극성의 트랜지스터를 채용하는 경우나 회로 동작에서 전류의 방향이 변화되는 경우 등, 동작 조건 등에 따라 서로 바뀌기 때문에, 어느 쪽이 소스 또는 드레인인지 한정하기가 어렵다. 따라서, 본 명세서에서는 소스 및 드레인이라는 용어는 서로 바꾸어 사용할 수 있는 것으로 한다.

또한, 본 명세서 등에 있어서, "전기적으로 접속"에는, "어떠한 전기적 작용을 갖는 것"을 통하여 접속되어 있는 경우가 포함된다. 여기서, "어떠한 전기적 작용을 갖는 것"은 접속 대상간에서 전기 신호의 주고받음을 가능하게 하는 것이면 특별히 한정되지 않는다. 따라서, "전기적으로 접속된다"라고 표현되는 경우에도 실제의 회로에서는 물리적인 접속 부분이 없으며, 그저 배선이 연장되어 있을 뿐인 경우도 있다.

또한, 본 명세서 등에 있어서, "평행"이란, 예를 들어 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, "수직" 및 "직교"란, 예를 들어 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.

또한, 본 명세서 등에 있어서, 계수값 및 계량값에 관하여 "동일하다", "같다", "동등하다", 또는 '균일하다' 등이라고 말하는 경우에는, 명시되는 경우를 제외하고 ±20%의 오차 변동을 포함한다.

또한, 본 명세서에 있어서, 리소그래피 공정을 수행한 후에 에칭 공정을 수행하는 경우에는, 특별한 설명이 없는 한, 리소그래피 공정에서 형성한 레지스트 마스크는 에칭 공정이 끝난 후에 제거한다.

또한, 전압은 어떤 전위와 기준 전위(예를 들어, 접지 전위(GND 전위) 또는 소스 전위)의 전위차를 말하는 경우가 많다. 따라서, 전압을 전위로 바꿔 말할 수 있다.

또한, 반도체의 불순물이란, 예를 들어 반도체를 구성하는 주성분 이외의 것을 말한다. 예를 들어, 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함되면, 예를 들어 반도체의 DOS(Density of State)가 높게 되거나, 캐리어 이동도가 저하되거나, 결정성이 저하되는 등의 일이 일어날 수 있다. 반도체가 산화물 반도체라면, 반도체의 특성을 변화시키는 불순물로서, 예를 들어, 제 1 족 원소, 제 2 족 원소, 제 13 족 원소, 제 14 족 원소, 제 15 족 원소, 및 산화물 반도체의 주성분 외의 전이 금속 등이 있으며, 특히 예를 들어 수소(물에도 포함됨), 리튬, 나트륨, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 산화물 반도체를 사용하는 경우, 예를 들어 수소 등 불순물이 혼입됨으로써 산소 결손이 형성되는 경우가 있다. 또한, 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물로서, 예를 들어 산소, 수소를 제외하는 제 1 족 원소, 제 2 족 원소, 제 13 족 원소, 제 15 족 원소 등이 있다.

또한, 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 공정 순서 또는 적층 순서 등, 어떤 순서나 순위를 가리키는 것이 아니다. 또한, 본 명세서 등에 있어서 서수사가 붙여지지 않은 용어라도, 구성 요소의 혼동을 피하기 위하여 청구범위에서 서수사가 붙여지는 경우가 있다. 또한, 본 명세서 등에 있어서 서수사가 붙여진 용어라도, 청구범위에서 다른 서수사가 붙여지는 경우가 있다. 또한, 본 명세서 등에 있어서 서수사가 붙여진 용어라도, 청구범위 등에서 서수사가 생략되는 경우가 있다.

또한, "채널 길이"란, 예를 들어 트랜지스터의 상면도에 있어서, 반도체와 게이트 전극이 중첩되는 영역, 또는 트랜지스터가 온 상태일 때에 반도체 내에서 전류가 흐르는 부분, 또는 채널이 형성되는 영역에서의, 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한, 한 트랜지스터에서, 채널 길이가 모든 영역에서 같은 값이 되는 것은 아니다. 즉, 한 트랜지스터의 채널 길이는, 한 값으로 정해지지 않을 수 있다. 그러므로, 본 명세서에서 채널 길이는, 채널이 형성되는 영역에서의 어느 한 값, 최대값, 최소값, 또는 평균값으로 한다.

또한, 본 명세서 등에 있어서, 트랜지스터의 "온 상태"란, 트랜지스터의 소스와 드레인이 전기적으로 단락되어 있다고 간주할 수 있는 상태를 말한다. 또한, 트랜지스터의 "오프 상태"란, 트랜지스터의 소스와 드레인이 전기적으로 차단되고 있다고 간주할 수 있는 상태를 말한다.

또한, 본 명세서 등에 있어서, "온 전류"란, 트랜지스터가 온 상태일 때에 소스와 드레인 사이에 흐르는 전류를 말하는 경우가 있다. 또한, "오프 전류"란, 트랜지스터가 오프 상태일 때에 소스와 드레인 사이에 흐르는 전류를 말하는 경우가 있다.

또한, 트랜지스터의 오프 전류는, 게이트와 소스 사이의 전압(이하에서 "Vgs"라고도 함)에 의존하는 경우가 있다. 따라서, 트랜지스터의 오프 전류가 I 이하란, 트랜지스터의 오프 전류가 I 이하가 되는 Vgs값이 존재하는 것을 말하는 경우가 있다. 또한, 트랜지스터의 오프 전류란, 소정의 Vgs, 소정의 전압 범위 내의 Vgs 등의 전류값을 말하는 경우가 있다.

일례로서는, 문턱 전압 Vth가 0.5V이고, Vgs가 0.5V일 때의 소스와 드레인 사이에 흐르는 전류(이하에서 "Ids"라고도 함)가 1×10^-9A이고, Vgs가 0.1V일 때의 Ids가 1×10^-13A이고, Vgs가 -0.5V일 때의 Ids가 1×10^-19A이고, Vgs가 -0.8V일 때의 Ids가 1×10^-22A인 n채널형 트랜지스터를 상정한다. 상기 트랜지스터의 Ids는 Vgs가 -0.5V일 때 또는 Vgs가 -0.5V~-0.8V의 범위일 때에, 1×10^-19A 이하이기 때문에, 상기 트랜지스터의 오프 전류는 1×10^-19A 이하이다라고 말하는 경우가 있다. 상기 트랜지스터의 드레인 전류가 1×10^-22A 이하가 되는 Vgs가 존재하기 때문에, 상기 트랜지스터의 오프 전류는 1×10^-22A 이하이다라고 말하는 경우가 있다.

또한, 트랜지스터의 오프 전류는 온도에 의존하는 경우가 있다. 본 명세서에서 오프 전류란, 특별히 언급이 없는 한, 실온, 60℃, 85℃, 95℃, 또는 125℃일 때의 오프 전류를 말하는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도, 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어, 5℃~35℃ 중 어느 하나의 온도)일 때의 오프 전류를 말하는 경우가 있다. 실온, 60℃, 85℃, 95℃, 125℃, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도, 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어, 5℃~35℃ 중 어느 하나의 온도)에서의, 트랜지스터의 오프 전류가 I 이하가 되는 Vgs값이 존재할 때에 트랜지스터의 오프 전류가 I 이하이다고 말하는 경우가 있다.

트랜지스터의 오프 전류는 드레인과 소스 사이의 전압(이하에서 "Vds"라고도 함)에 의존하는 경우가 있다. 본 명세서에 있어서, 오프 전류는 특별히 언급이 없는 한, Vds의 절대값이 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V 또는 20V일 때의 오프 전류를 말하는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 Vds에서의 오프 전류를 말하는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds에서의 오프 전류를 말하는 경우가 있다.

또한, "채널 폭"이란, 예를 들어, 반도체와 게이트 전극이 중첩되는 영역, 또는 트랜지스터가 온 상태일 때에 반도체 내에서 전류가 흐르는 부분, 또는 채널이 형성되는 영역에서의, 소스와 드레인이 마주보는 부분의 길이를 말한다. 또한, 한 트랜지스터에서, 채널 폭이 모든 영역에서 같은 값이 되는 것은 아니다. 즉, 한 트랜지스터의 채널 폭은 한 값으로 정해지지 않을 수 있다. 그러므로, 본 명세서에서는 채널 폭은, 채널이 형성되는 영역에서의 어느 한 값, 최대값, 최소값, 또는 평균값으로 한다.

또한, 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하 실효적인 채널 폭이라고 부름)과, 트랜지스터의 상면도에서의 채널 폭(이하 외견상 채널 폭이라고 부름)이 다른 경우가 있다. 예를 들어, 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외견상 채널 폭보다 크게 되어, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어, 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는 반도체 상면에 형성되는 채널 영역의 비율에 대하여, 반도체 측면에 형성되는 채널 영역의 비율이 크게 되는 경우가 있다. 이 경우, 외견상 채널 폭보다 실효적인 채널 폭이 크게 된다.

이 경우, 실효적인 채널 폭을 실측하여 어림잡는 것이 어려운 경우가 있다. 예를 들어, 설계값으로부터 실효적인 채널 폭을 어림잡기 위해서는 가정으로서 반도체의 형상을 미리 알아야 된다. 따라서, 반도체의 형상이 분명하지 않은 경우에는 실효적인 채널 폭을 정확히 측정하기 어렵다.

그래서, 본 명세서에서는 외견상 채널 폭을 'Surrounded Channel Width(SCW)'라고 부르는 경우가 있다. 또한, 본 명세서에서는 단순히 채널 폭이라고 기재한 경우 SCW 또는 외견상 채널 폭을 가리키는 경우가 있다. 또는, 본 명세서에서는 단순히 채널 폭이라고 기재한 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한, 채널 길이, 채널 폭, 실효적인 채널 폭, 외견상 채널 폭, SCW 등의 값은, 단면 TEM 이미지 등을 해석하는 등에 의하여 결정할 수 있다.

또한, 트랜지스터의 전계 효과 이동도나 채널 폭당 전류값 등을 계산하여 산출하는 경우, SCW를 사용하여 계산하는 경우가 있다. 이 경우에는 실효적인 채널 폭을 사용하여 계산하는 경우와 값이 달라질 수 있다.

(실시형태 1)

본 발명의 일 형태에 따른 표시 장치(100)의 구성예에 대하여 도 1~도 7을 사용하여 설명하기로 한다. 또한, 본 명세서에 기재되는 표시 장치(100)로서는, 표시 소자로서 발광 소자를 사용한 표시 장치를 예시한다. 또한, 본 발명의 일 형태에 따른 표시 장치(100)로서 top-emission구조(전면 발광 구조)의 표시 장치를 예시한다. 다만, 본 발명의 일 형태에 따른 표시 장치(100)를 bottom-emission구조(배면 발광 구조) 또는 dual-emission구조(양면 발광 구조)의 표시 장치로 할 수도 있다.

<표시 장치의 구성>

도 1은 외부 전극(124)이 접속되며 층(147)으로 덮인 표시 장치(100)의 사시도이다. 또한, 도 2의 (A)는 표시 장치(100)의 평면도이다. 도 2의 (B)는 도 2의 (A) 중 일점 쇄선 V1-V2 부분의 단면도이다. 도 2의 (C)는 도 2의 (A) 중 일점 쇄선 H1-H2 부분의 단면도이다. 또한, 도 3은 도 1 중 일점 쇄선 A1-A2 부분의 자세한 단면도이다. 또한, 도 3은 도 2의 (C)에 도시된 단면의 일부를 더 자세하게 설명하기 위한 도면이다.

본 실시형태에 기재되는 표시 장치(100)는 표시 영역(131), 회로(132), 및 회로(133)를 갖는다. 또한, 표시 장치(100)는 전극(115), EL층(117), 및 전극(118)을 포함한 발광 소자(125)와, 단자 전극(216)을 갖는다. 발광 소자(125)는 표시 영역(131) 내에 복수 형성되어 있다. 또한, 각 발광 소자(125)에는 발광 소자(125)의 발광량을 제어하는 트랜지스터(232)가 접속되어 있다.

단자 전극(216)은 이방성 도전 접속층(123)을 통하여 외부 전극(124)에 전기적으로 접속되어 있다. 또한, 단자 전극(216)의 일부는 회로(132)에 전기적으로 접속되고, 단자 전극(216)의 다른 일부는 회로(133)에 전기적으로 접속된다.

회로(132) 및 회로(133)는 복수의 트랜지스터(252)로 구성되어 있다. 회로(132) 및 회로(133)는, 외부 전극(124)을 통하여 공급된 신호를, 표시 영역(131) 내의 어느 발광 소자(125)에 공급할지를 결정하는 기능을 갖는다.

트랜지스터(232) 및 트랜지스터(252)는 게이트 전극(206), 게이트 절연층(207), 반도체층(208), 소스 전극(209a), 및 드레인 전극(209b)을 갖는다. 또한, 소스 전극(209a) 및 드레인 전극(209b)과 같은 층에 배선(219)이 형성되어 있다. 또한, 트랜지스터(232) 및 트랜지스터(252) 위에 절연층(210)이 형성되고, 절연층(210) 위에 절연층(211)이 형성되어 있다. 또한, 전극(115)이 절연층(211) 위에 형성되어 있다. 전극(115)은 절연층(210) 및 절연층(211)에 형성된 개구를 통하여 드레인 전극(209b)에 전기적으로 접속되어 있다. 또한, 전극(115) 위에 격벽(114)이 형성되고, 전극(115) 및 격벽(114) 위에 EL층(117) 및 전극(118)이 형성되어 있다.

또한, 표시 장치(100)는, 접착층(120)을 개재하여 기판(111)과 기판(121)이 접합된 구조를 갖는다.

또한, 기판(111)의 한쪽 면에는 접착층(112)을 개재하여 절연층(205)이 형성되어 있다. 또한, 기판(121)의 한쪽 면에는 접착층(142)을 개재하여 절연층(145)이 형성되고, 절연층(145)을 개재하여 차광층(264)이 형성되어 있다. 또한, 기판(121)의 한쪽 면에는 절연층(145)을 개재하여 착색층(266) 및 오버 코트층(268)이 형성되어 있다.

절연층(205)은 하지층으로서 기능하고, 기판(111)이나 접착층(112) 등으로부터 트랜지스터나 발광 소자로 수분이나 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다. 절연층(145)은 하지층으로서 기능하고, 기판(121)이나 접착층(142) 등으로부터 트랜지스터나 발광 소자로 수분이나 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다.

절연층(205) 및 절연층(145)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등을 단층 또는 다층으로 형성하는 것이 바람직하다. 절연층(205) 및 절연층(145)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등에 의하여 형성할 수 있다.

기판(111) 및 기판(121)에는 유기 수지 재료 등 가요성을 갖는 재료 등을 사용할 수 있다. 표시 장치(100)를 배면 발광 구조의 표시 장치 또는 양면 발광 구조의 표시 장치로 하는 경우, 기판(111)에는 EL층(117)으로부터 사출되는 광을 투과시킬 수 있는 재료를 사용한다. 또한, 표시 장치(100)를 전면 발광 구조의 표시 장치 또는 양면 발광 구조의 표시 장치로 하는 경우, 기판(121)에는 EL층(117)으로부터 사출되는 광을 투과시킬 수 있는 재료를 사용한다.

또한, 기판(111) 및 기판(121)에 사용하는 재료의 기계적 강도가 지나치게 낮은 경우, 표시 장치(100)를 제작할 때 기판이 변형되기 쉽기 때문에, 수율 저하 등 생산성 저하의 한 요인이 된다. 한편, 기판(111) 및 기판(121)에 사용하는 재료의 기계적 강도가 지나치게 높은 경우, 표시 장치를 굴곡시키기 어렵다. 재료의 기계적 강도를 나타내는 지표 중 하나로서 영률이 있다. 기판(111) 및 기판(121)에 적합한 재료의 영률은 1GPa(1×10⁹Pa) 이상 100GPa(100×10⁹Pa) 이하, 바람직하게는 2GPa 이상 50GPa 이하, 더 바람직하게는 2GPa 이상 20GPa 이하이다. 또한, 영률은 ISO527, JISK7161, JISK7162, JISK7127, ASTMD638, ASTMD882 등을 참고로 하여 측정할 수 있다.

기판(111) 및 기판(121)의 두께는 5μm 이상 100μm 이하가 바람직하고, 10μm 이상 50μm 이하가 더 바람직하다. 또한, 기판(111) 및 기판(121) 중 한쪽 또는 양쪽 모두를, 복수의 층을 포함한 적층 기판으로 하여도 좋다.

기판(111) 및 기판(121)은, 서로 같은 재료를 사용하고 같은 두께로 하는 것이 바람직하다. 다만, 목적에 따라, 서로 다른 재료나 다른 두께로 하여도 좋다.

기판(111) 및 기판(121)에 사용할 수 있는, 가요성 및 가시광에 대한 투광성을 갖는 재료의 일례로서는, 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리아크릴로나이트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트 수지, 폴리에터설폰 수지, 폴리아마이드 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리염화바이닐 수지, 폴리테트라플루오로에틸렌(PTFE) 등이 있다. 또한, 광을 투과시킬 필요가 없는 경우에는 비투광성 기판을 사용하여도 좋다. 예를 들어, 기판(121) 또는 기판(111)에 알루미늄 등을 사용하여도 좋다.

또한, 기판(111) 및 기판(121)의 열팽창 계수는 바람직하게는 30ppm/K 이하, 더 바람직하게는 10ppm/K 이하로 한다. 또한, 기판(111) 및 기판(121)의 표면에, 미리 질화 실리콘이나 산화질화 실리콘 등 질소와 실리콘을 포함한 막이나, 질화 알루미늄 등 질소와 알루미늄을 포함한 막 등, 투수성이 낮은 보호막을 형성하여도 좋다. 또한, 기판(111) 및 기판(121)으로서 섬유체에 유기 수지가 함침(含浸)된 구조물(소위, 프리프레그라고도 함)을 사용하여도 좋다.

이러한 기판을 사용함으로써, 깨지기 어려운 표시 장치를 제공할 수 있다. 또는, 경량의 표시 장치를 제공할 수 있다. 또는, 굴곡하기 쉬운 표시 장치를 제공할 수 있다.

층(147)에는, 기판(111) 및 기판(121)보다 유연한 재료를 사용한다. 예를 들어, 층(147)에, 기판(111)보다 영률이 작은 재료를 사용한다.

층(147)에 사용하는 재료의 영률은 기판(111) 및 기판(121)에 사용하는 재료의 영률의 1/50 이하가 바람직하고, 1/100 이하가 더 바람직하고, 1/500 이하가 더욱 바람직하다.

층(147)에 사용할 수 있는 재료의 일례로서, 실리콘(silicone) 고무, 불소 고무 등 점탄성을 갖는 고분자 재료가 있다. 또한, 층(147)에 사용하는 재료는 투광성을 갖는 재료인 것이 바람직하다.

또한, 영률이 작은 재료는 영률이 큰 재료보다 변형되기 쉽기 때문에, 변형될 때 발생되는 내부 응력이 분산되기 쉽다. 따라서, 층(147)으로서 기판(111) 및 기판(121)보다 영률이 작은 재료를 사용함으로써, 굴곡 시에 기판(111) 및 기판(121)에 발생되는 국소적인 응력을 완화하여 기판(111) 및 기판(121)의 파손을 방지할 수 있다. 또한, 층(147)은 외부로부터의 물리적인 압박이나 충격을 분산시키는 완충재로서도 기능할 수 있다.

또한, 층(147)을 가지면, 굴곡부의 최소 곡률 반경이 층(147)의 두께보다 작게 되는 것을 방지할 수 있다. 따라서, 지나치게 작은 곡률 반경으로 굴곡하는 것에 기인하는 기판(111) 또는 기판(121)의 파손을 방지할 수 있다.

본 발명의 일 형태에 의하여, 표시 장치(100)를 구부릴 때, 굴곡부의 최소 곡률 반경이 1mm 이하인 경우에도 표시 장치(100)의 파손을 방지할 수 있다.

또한, 층(147)의 두께는 기판(111) 및 기판(121)의 2배 이상 100배 이하가 바람직하고, 5배 이상 50배 이하이면 더 바람직하다. 기판(111) 및 기판(121)보다 층(147)을 두껍게 하면, 응력 완화나 완충재로서의 효과를 양호하게 할 수 있다.

또한, 표시 장치의 용도에 따라서는, 층(147)을 복수 층을 갖는 적층 구조로 하여도 좋다.

또한, 기판(111) 측에 형성되는 층(147)의 두께 t1과, 기판(121) 측에 형성되는 층(147)의 두께 t2는 같은 두께로 하는 것이 바람직하다. 두께 t1과 두께 t2를 같은 두께로 하면, 표시 장치(100)를 중립면에 배치할 수 있다. 표시 장치(100)를 중립면에 배치함으로써, 굴곡부의 층(147)에 발생되는 압축 응력 또는 인장 응력에 기인하는 표시 장치(100)에 대한 대미지를 저감할 수 있다. 따라서, 신뢰성이 더 높은 표시 장치를 구현할 수 있다.

본 발명의 일 형태에 의하여, 외부로부터의 충격에 강하며 파손되기 어려운 표시 장치를 구현할 수 있다.

본 발명의 일 형태에 의하여, 굴곡과 신장이 반복되어도 파손되기 어려우며 신뢰성이 높은 표시 장치를 구현할 수 있다.

또한, 기판(111) 및 기판(121)의 단부(측면)를 층(147)으로 덮음으로써, 이 단부로부터의 수분 등 불순물의 침입을 방지할 수 있다. 따라서, 표시 장치(100)의 프레임을 작게 하더라도, 신뢰성 및 표시 품위가 양호한 표시 장치(100)를 구현할 수 있다. 따라서, 본 발명의 일 형태에 의하여, 표시 장치(100)의 생산성이나, 설계 자유도 등을 높일 수 있다. 또한, 본 발명의 일 형태에 따른 표시 장치를 사용한 반도체 장치의 생산성이나 설계 자유도 등을 높일 수 있다.

<화소 회로 구성예>

다음에, 도 4를 참조하여 표시 장치(100)의 더 구체적인 구성예에 대하여 설명하기로 한다. 도 4의 (A)는 표시 장치(100)의 구성을 설명하기 위한 블록도이다. 표시 장치(100)는 표시 영역(131), 회로(132), 및 회로(133)를 갖는다. 회로(132)는 예를 들어, 주사선 구동 회로로서 기능한다. 또한, 회로(133)는 예를 들어, 신호선 구동 회로로서 기능한다.

또한, 표시 장치(100)는, 각각 실질적으로 평행하게 배치되며 회로(132)에 의하여 전위가 제어되는 m개의 주사선(135)과, 각각 실질적으로 평행하게 배치되며 회로(133)에 의하여 전위가 제어되는 n개의 신호선(136)을 갖는다. 또한 표시 영역(131)은 m행 n열의 매트릭스 형태로 배치된 복수의 화소(130)를 갖는다. 또한, m 및 n은 2 이상의 자연수이다.

표시 영역(131)에서, 각 주사선(135)은 화소(130) 중, 어느 행에 배치된 n개의 화소(130)에 전기적으로 접속된다. 또한, 각 신호선(136)은 화소(130) 중, 어느 열에 배치된 m개의 화소(130)에 전기적으로 접속된다.

또한, 도 5의 (A)에 도시된 바와 같이, 표시 영역(131)을 끼우고 회로(132)와 마주보도록 회로(152)를 제공하여도 좋다. 또한, 도 5의 (B)에 도시된 바와 같이, 표시 영역(131)을 끼우고 회로(133)와 마주보도록 회로(153)를 제공하여도 좋다. 도 5에서는, 각 주사선(135)이 회로(152)와 회로(132)에 접속되는 예를 도시하였다. 다만, 이에 한정되지 않아, 예를 들어 각 주사선(135)이 회로(132) 및 회로(152) 중 어느 한쪽에 접속되어도 좋다. 도 5의 (B)에서는, 각 신호선(136)이 회로(153)와 회로(133)에 접속되는 예를 도시하였다. 다만, 이에 한정되지 않아, 예를 들어 각 신호선(136)이 회로(133) 및 회로(153) 중 어느 한쪽에 접속되어도 좋다. 또한, 회로(132), 회로(133), 회로(152), 및 회로(153)는 화소(130)를 구동하는 외의 기능을 가져도 좋다.

또한, 회로(132), 회로(133), 회로(152), 및 회로(153)를 구동 회로부라고 하는 경우가 있다. 화소(130)는 화소 회로(137) 및 표시 소자를 갖는다. 화소 회로(137)는 표시 소자를 구동하는 회로이다. 구동 회로부가 갖는 트랜지스터는, 화소 회로(137)를 구성하는 트랜지스터와 동시에 형성할 수 있다. 또한, 구동 회로부의 일부 또는 전부를 다른 기판 위에 형성하고, 표시 장치(100)에 전기적으로 접속시켜도 좋다. 예를 들어, 구동 회로부의 일부 또는 전부를 단결정 기판을 사용하여 형성하고, 표시 장치(100)에 전기적으로 접속시켜도 좋다.

도 4의 (B) 및 (C)는 도 4의 (A)에 도시된 표시 장치의 화소(130)에 사용할 수 있는 회로 구성을 도시한 것이다.

[발광 표시 장치용 화소 회로의 일례]

도 4의 (B)에 도시된 화소 회로(137)는 트랜지스터(431)와, 용량 소자(233)와, 트랜지스터(232)와, 트랜지스터(434)를 갖는다. 또한, 화소 회로(137)는 표시 소자로서 기능할 수 있는 발광 소자(125)에 전기적으로 접속된다.

트랜지스터(431)의 소스 전극 및 드레인 전극 중 한쪽은, 데이터 신호가 공급되는 n열째의 신호선(136)(이하, 신호선(DL_n)이라고 함)에 전기적으로 접속된다. 또한 트랜지스터(431)의 게이트 전극은, 게이트 신호가 공급되는 m행째의 주사선(135)(이하, 주사선(GL_m)이라고 함)에 전기적으로 접속된다.

트랜지스터(431)는, 노드(435)에 대한 데이터 신호의 기록을 제어하는 기능을 갖는다.

용량 소자(233)의 한 쌍의 전극 중 한쪽은 노드(435)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한, 트랜지스터(431)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(435)에 전기적으로 접속된다.

용량 소자(233)는 노드(435)에 기록된 데이터를 유지하는 유지 용량으로서의 기능을 갖는다.

트랜지스터(232)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(VL_a)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한 트랜지스터(232)의 게이트 전극은 노드(435)에 전기적으로 접속된다.

트랜지스터(434)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(V0)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한 트랜지스터(434)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다.

발광 소자(125)의 양극(anode) 및 음극(cathode) 중 한쪽은 전위 공급선(VL_b)에 전기적으로 접속되고 다른 쪽은 노드(437)에 전기적으로 접속된다.

발광 소자(125)로서는, 예를 들어 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만, 이에 한정되지 않아, 예를 들어 무기 재료로 이루어지는 무기 EL 소자를 사용하여도 좋다.

또한, 전원 전위로서는, 예를 들어 상대적으로 고전위 측의 전위 또는 저전위 측의 전위를 사용할 수 있다. 고전위 측의 전원 전위를 고전원 전위("VDD"라고도 함)라고 하고, 저전위 측의 전원 전위를 저전원 전위("VSS"라고도 함)라고 한다. 또한, 접지 전위를 고전원 전위 또는 저전원 전위로서 사용할 수도 있다. 예를 들어, 고전원 전위가 접지 전위인 경우에는 저전원 전위는 접지 전위보다 낮은 전위이고, 저전원 전위가 접지 전위인 경우에는 고전원 전위는 접지 전위보다 높은 전위이다.

예를 들어, 전위 공급선(VL_a)은 VDD를 공급하는 기능을 갖는다. 또한, 전위 공급선(VL_b)은 VSS를 공급하는 기능을 갖는다. 또한, 전위 공급선(V0)은 VSS를 공급하는 기능을 갖는다.

여기서, 도 4의 (B)의 화소 회로(137)를 갖는 표시 장치의 동작예에 대하여 설명하기로 한다. 먼저, 회로(132)에 의하여 화소 회로(137)를 행마다 선택하고, 트랜지스터(431)를 온 상태로 하여 데이터 신호(전위)를 노드(435)에 기록한다. 동시에, 트랜지스터(434)를 온 상태로 하여 노드(437)의 전위를 VSS로 한다.

그 후에 트랜지스터(431)를 오프 상태로 하여, 노드(435)에 기록된 데이터 신호를 유지한다. 동시에 트랜지스터(434)도 오프 상태가 된다. 트랜지스터(232)의 소스와 드레인 사이에 흐르는 전류량은, 노드(435)에 기록된 데이터 신호에 따라 결정된다. 따라서, 발광 소자(125)는 흐르는 전류량에 따른 휘도로 발광한다. 이를 행마다 순차적으로 수행함으로써 화상을 표시할 수 있다.

[액정 표시 장치용 화소 회로의 일례]

도 4의 (C)에 도시된 화소 회로(137)는 트랜지스터(431)와 용량 소자(233)를 갖는다. 또한, 화소 회로(137)는 표시 소자로서 기능할 수 있는 액정 소자(432)에 전기적으로 접속된다.

액정 소자(432)의 한 쌍의 전극 중 한쪽의 전위는 화소 회로(137)의 사양에 따라 적절히 설정된다. 예를 들어, 액정 소자(432)의 한 쌍의 전극 중 한쪽에 공통 전위(코먼 전위)를 공급하여도 좋다. 액정 소자(432)에 포함되는 액정은, 노드(436)에 기록되는 데이터에 따라 배향 상태가 설정된다.

액정 소자(432)의 모드로서는, 예를 들어, TN 모드, STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 이용하여도 좋다. 또한, 다른 예로서, ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다. 다만, 이에 한정되지 않아, 다양한 모드를 이용할 수 있다.

또한, 블루상(Blue Phase)을 나타내는 액정과 키랄제를 포함하는 액정 조성물에 의하여 액정 소자(432)를 구성하여도 좋다. 블루상을 나타내는 액정은 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에, 배향 처리가 불필요하고, 또한 시야각 의존성이 작다.

m행 n열째의 화소 회로(137)에서 트랜지스터(431)의 소스 전극 및 드레인 전극 중 한쪽은 신호선(DL_n)에 전기적으로 접속되고, 다른 쪽은 노드(436)에 전기적으로 접속된다. 트랜지스터(431)의 게이트 전극은, 주사선(GL_m)에 전기적으로 접속된다. 트랜지스터(431)는, 노드(436)에 대한 데이터 신호의 기록을 제어하는 기능을 갖는다.

용량 소자(233)의 한 쌍의 전극 중 한쪽은 특정한 전위가 공급되는 배선(이하에서, 용량선(CL)이라고 함)에 전기적으로 접속되고, 다른 쪽은 노드(436)에 전기적으로 접속된다. 또한, 액정 소자(432)의 한 쌍의 전극 중 다른 쪽은 노드(436)에 전기적으로 접속된다. 또한, 용량선(CL)의 전위값은 화소 회로(137)의 사양에 따라 적절히 설정된다. 용량 소자(233)는 노드(436)에 기록된 데이터를 유지하는 유지 용량으로서의 기능을 갖는다.

여기서 도 4의 (C)의 화소 회로(137)를 갖는 표시 장치의 동작예에 대하여 설명하기로 한다. 먼저, 회로(132)에 의하여 화소 회로(137)를 행마다 선택하고, 트랜지스터(431)를 온 상태로 하여 노드(436)에 데이터 신호를 기록한다.

다음에, 트랜지스터(431)를 오프 상태로 하여 노드(436)에 기록된 데이터 신호를 유지한다. 노드(436)에 기록된 데이터 신호에 따라 액정 소자(432)의 투과 광량이 결정된다. 이를 행마다 순차적으로 수행함으로써 표시 영역(131)에 화상을 표시할 수 있다.

[표시 소자]

본 발명의 일 형태에 따른 표시 장치는, 다양한 형태가 적용될 수 있거나, 또는 다양한 표시 소자를 가질 수 있다. 예를 들어, EL(일렉트로루미네선스) 소자(유기물 및 무기물을 포함한 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, GLV(grating light valve), PDP(plasma display panel), MEMS(micro electro mechanical system)를 사용한 표시 소자, DMD(digital micromirror device), DMS(digital micro shutter), MIRASOL(등록 상표), IMOD(interferometric modulator display) 소자, 셔터 방식의 MEMS 표시 소자, 광 간섭 방식의 MEMS 표시 소자, 일렉트로웨팅 소자, 압전 세라믹 디스플레이, 카본 나노튜브를 사용한 표시 소자 등의 적어도 하나를 가질 수 있다. 이 외에도 전기적 또는 자기적 작용에 의하여 콘트라스트, 휘도, 반사율, 투과율 등이 변화되는 표시 매체를 가져도 좋다. 또한, 표시 소자로서 퀀텀닷을 사용하여도 좋다. EL 소자를 사용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는, FED(field emission display) 또는 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 퀀텀닷을 사용한 표시 장치의 일례로서는, 퀀텀닷 디스플레이 등이 있다. 액정 소자를 사용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크, 전자 분류체(電子粉流體, electro liquid powder(등록상표)) 또는 전기 영동 소자를 사용한 표시 장치의 일례로서는 전자 종이 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 구현하기 위해서는, 화소 전극의 일부 또는 전부가 반사 전극으로서의 기능을 갖도록 하면 좋다. 예를 들어, 화소 전극의 일부 또는 전부가 알루미늄이나 은 등을 가지도록 하면 좋다. 또한 이 경우, 반사 전극 아래에 SRAM 등 기억 회로를 제공할 수도 있다. 이로써, 소비 전력을 더 저감할 수 있다.

또한, LED를 사용하는 경우, LED의 전극이나 질화물 반도체 아래에 그래핀이나 그래파이트를 배치하여도 좋다. 그래핀이나 그래파이트는 복수 층을 중첩시켜 다층막으로 하여도 좋다. 이와 같이, 그래핀이나 그래파이트를 제공함으로써, 그 위에 질화물 반도체, 예를 들어 결정을 갖는 n형 GaN 반도체층 등을 용이하게 형성할 수 있다. 또한 그 위에 결정을 갖는 p형 GaN 반도체층 등을 제공하여, LED를 구성할 수 있다. 또한, 그래핀이나 그래파이트와, 결정을 갖는 n형 GaN 반도체층 사이에 AlN층을 제공하여도 좋다. 또한, LED가 갖는 GaN 반도체층은 MOCVD(Metal Organic Chemical Vapor Deposition)로 형성하여도 좋다. 다만, 그래핀을 제공할 때, LED가 갖는 GaN 반도체층은 스퍼터링법으로 형성할 수도 있다.

<컬러 표시를 구현하기 위한 화소 구성예>

컬러 표시를 구현하기 위한 화소 구성의 일례를 도 6을 사용하여 설명하기로 한다. 도 6 및 도 7은 도 1의 표시 영역(131) 내에 도시된 영역(170)을 확대한 평면도이다. 예를 들어, 도 6의 (A)에 도시된 바와 같이 3개의 화소(130)를 각각 부화소로서 기능시켜, 3개를 합쳐서 하나의 화소(140)로서 사용한다. 3개의 화소(130) 각각에 적색, 녹색, 청색의 착색층(266)을 제공함으로써, 풀컬러 표시를 구현할 수 있다. 또한, 도 6의 (A)에서는, 적색의 광을 발하는 화소(130)를 화소(130R)로 기재하고, 녹색의 광을 발하는 화소(130)를 화소(130G)로 기재하고, 청색의 광을 발하는 화소(130)를 화소(130B)로 기재하였다. 또한, 착색층(266)의 색은, 적색, 녹색, 청색 이외의 색이라도 좋고, 예를 들어 황색, 시안, 마젠타 등이 사용되어도 좋다.

또한, 도 6의 (B)에 도시된 바와 같이, 4개의 화소(130)를 부화소로서 기능시켜, 합쳐서 하나의 화소(140)로서 사용하여도 좋다. 예를 들어, 4개의 화소(130) 각각에 적색, 녹색, 청색, 황색의 착색층(266)을 제공하여도 좋다. 또한, 도 6의 (B)에는 적색의 광을 발하는 화소(130)를 화소(130R)로 기재하고, 녹색의 광을 발하는 화소(130)를 화소(130G)로 기재하고, 청색의 광을 발하는 화소(130)를 화소(130B)로 기재하고, 황색의 광을 발하는 화소(130)를 화소(130Y)로 기재하였다. 하나의 화소(140)에 포함되는 부화소(화소(130))의 개수를 늘림으로써, 재현 가능한 색역을 넓힐 수 있다. 따라서, 표시 장치의 표시 품위를 높일 수 있다.

또한, 4개의 화소(130) 각각에 적색, 녹색, 청색, 백색의 착색층(266)을 제공하여도 좋다(도 6의 (B) 참조). 백색의 광을 발하는 화소(130)(화소(130W))를 제공함으로써 표시 영역의 발광 휘도를 높일 수 있다. 또한, 백색의 광을 발하는 화소(130W)를 제공하는 경우, 화소(130W)에 대응하는 착색층(266)을 제공하지 않아도 된다. 화소(130W)에 대응하는 착색층(266)을 제공하지 않으면, 광이 착색층(266)을 투과할 때의 휘도 저하가 없어지므로, 표시 영역의 발광 휘도를 더 높일 수 있다. 또한, 표시 장치의 소비 전력을 저감할 수 있다. 한편, 화소(130W)에 대응하는 백색의 착색층(266)을 제공함으로써, 백색광의 색 온도를 제어할 수 있다. 따라서 표시 장치의 표시 품위를 높일 수 있다. 또한, 표시 장치의 용도에 따라, 2개의 화소(130)를 부화소로서 기능시켜, 합쳐서 하나의 화소(140)로서 사용하여도 좋다.

또한, 4개의 화소(130)를 합쳐서 하나의 화소(140)를 구성하는 경우에는, 도 7의 (B)에 도시된 바와 같이, 4개의 화소(130)를 매트릭스 형태로 배치하여도 좋다. 또한, 4개의 화소(130)를 합쳐서 하나의 화소(140)를 구성하는 경우에는, 화소(130Y)나 화소(130W) 대신 시안, 마젠타 등의 광을 발하는 화소를 사용하여도 좋다. 또한, 화소(140) 내에 같은 색을 발하는 화소(130)를 복수 제공하여도 좋다.

또한, 화소(140)에 포함되는 각 화소(130)의 점유 면적이나 형상 등은 각각 같아도 좋고 달라도 좋다. 또한, 배열 방법은, 스트라이프 배열이나 매트릭스 배열 외의 방법을 이용하여도 좋다. 예를 들어, 델타(delta) 배열, 베이어(Bayer) 배열, 펜타일(pentile) 배열 등을 적용할 수도 있다. 펜타일 배열을 적용한 경우의 일례를 도 7의 (A)에 도시하였다.

또한, 본 실시형태에 있어서 본 발명의 일 형태에 대하여 설명하였다. 또는, 다른 실시형태에 있어서, 본 발명의 일 형태에 대하여 설명한다. 다만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 표시 장치 전체가 층(147)으로 덮인 경우의 예를 설명하였으나, 본 발명의 일 형태는 이에 한정되지 않는다. 경우에 따라서는 또는 상황에 따라서는, 본 발명의 일 형태는 표시 장치가 층(147)으로 덮이지 않는 영역을 가져도 좋다. 또는, 예를 들어 경우에 따라서는 또는 상황에 따라서는, 본 발명의 일 형태는 표시 장치가 층(147)으로 덮이지 않아도 된다.

본 실시형태는 다른 실시형태에 기재되는 구성과 적절히 조합하여 실시할 수 있다.

(실시형태 2)

본 실시형태에서는 표시 장치(100)의 제작 방법의 일례에 대하여 도 8~도 24를 사용하여 설명하기로 한다. 또한, 도 8, 도 9, 도 11~도 14, 및 도 20~도 23은 도 15의 (A) 중 일점 쇄선 A3-A4 부분의 단면에 상당한다.

<표시 장치의 제작 방법의 예>

[박리층의 형성]

우선, 기판(101) 위에 박리층(113)을 형성한다(도 8의 (A) 참조). 또한, 기판(101)으로서는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판 등을 사용할 수 있다. 또한, 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋다.

또한, 유리 기판에는, 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 또한, 산화 바륨(BaO)을 많이 포함시킴으로써 더욱 실용적인 내열 유리를 얻을 수 있다. 그 외에도, 결정화 유리 등을 사용할 수 있다.

박리층(113)은, 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘 중에서 선택된 원소, 또는 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료를 사용하여 형성할 수 있다. 또한, 이들 재료를 단층으로 또는 적층하여 형성할 수 있다. 또한, 박리층(113)의 결정 구조는 비정질, 미결정, 다결정 중 어느 경우라도 좋다. 또한, 박리층(113)을 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화 타이타늄, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 또는 InGaZnO(IGZO) 등의 금속 산화물을 사용하여 형성할 수도 있다.

박리층(113)은 스퍼터링법이나 CVD법, 도포법, 인쇄법 등에 의하여 형성할 수 있다. 또한, 도포법에는, 스핀 코팅법, 액적 토출법, 및 디스펜싱법을 포함한다.

박리층(113)을 단층으로 형성하는 경우, 텅스텐 또는 몰리브데넘 중 적어도 하나를 포함하는 재료를 사용하는 것이 바람직하다. 또는, 박리층(113)을 단층으로 형성하는 경우, 텅스텐의 산화물 또는 산화질화물, 몰리브데넘의 산화물 또는 산화질화물, 또는 텅스텐과 몰리브데넘을 포함하는 재료의 산화물 또는 산화질화물을 사용하는 것이 바람직하다.

또한, 예를 들어, 박리층(113)을 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조로 형성하는 경우, 텅스텐을 포함하는 층에 접하도록 산화물 절연층을 형성하면, 텅스텐을 포함하는 층과 산화물 절연층의 계면에 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여도 좋다. 또한, 텅스텐을 포함하는 층의 표면에, 열산화 처리, 산소 플라즈마 처리, 오존수 등 산화력이 강한 용액을 사용하는 처리 등을 수행하여, 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다.

본 실시형태에서는, 기판(101)으로서 유리 기판을 사용한다. 또한, 기판(101) 위에 스퍼터링법에 의하여 박리층(113)으로서 텅스텐층을 형성한다.

[절연층의 형성]

다음에, 박리층(113) 위에 하지층으로서 절연층(205)을 형성한다(도 8의 (A) 참조). 절연층(205)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등을 단층으로 또는 다층으로 형성하는 것이 바람직하다. 예를 들어, 절연층(205)을, 산화 실리콘과 질화 실리콘을 적층한 2층 구조로 하여도 좋고, 상기 재료를 조합한 5층 구조로 하여도 좋다. 절연층(205)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등을 이용하여 형성할 수 있다.

절연층(205)의 두께는 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 400nm 이하로 하면 좋다.

절연층(205)은 기판(101)이나 박리층(113) 등으로부터 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다. 또한, 기판(101)을 기판(111)에 교체한 후에도 기판(111)이나 접착층(112) 등으로부터 발광 소자(125)로 불순물 원소가 확산되는 것을 방지 또는 저감할 수 있다. 본 실시형태에서, 절연층(205)은 플라즈마 CVD법에 의하여 두께 200nm의 산화질화 실리콘과 두께 50nm의 질화산화 실리콘의 적층막을 사용하여 형성된다.

[게이트 전극의 형성]

다음에, 절연층(205) 위에 게이트 전극(206)을 형성한다(도 8의 (A) 참조). 게이트 전극(206)은, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 또한, 망가니즈 및 지르코늄 중에서 선택된 어느 하나 또는 복수의 금속 원소를 사용하여도 좋다. 또한, 게이트 전극(206)은 단층 구조나 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고, 그 위에 타이타늄막을 형성하는 3층 구조 등이 있다. 또한, 알루미늄에, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 사용하여도 좋다.

또한, 게이트 전극(206)에는, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 투광성을 갖는 도전성 재료를 적용할 수도 있다. 또한, 상기 투광성을 갖는 도전성 재료와 상기 금속 원소의 적층 구조로 할 수도 있다.

우선, 절연층(205) 위에 스퍼터링법, CVD법, 증착법 등에 의하여, 게이트 전극(206)이 되는 도전막을 적층하고, 상기 도전막 위에 포토리소그래피 공정으로 레지스트 마스크를 형성한다. 다음에, 레지스트 마스크를 사용하여 게이트 전극(206)이 되는 도전막의 일부를 에칭하여, 게이트 전극(206)을 형성한다. 이 때, 다른 배선 및 전극도 동시에 형성할 수 있다.

도전막의 에칭은, 건식 에칭법이어도 좋고 습식 에칭법이어도 좋고, 양쪽을 이용하여도 좋다. 또한, 건식 에칭법에 의하여 에칭을 수행한 경우, 레지스트 마스크를 제거하기 전에 애싱 처리를 수행하면, 박리액을 사용한 레지스트 마스크의 제거를 용이하게 할 수 있다.

또한, 게이트 전극(206)은, 상기 형성 방법 대신에 전해 도금법, 인쇄법, 잉크젯법 등으로 형성하여도 좋다.

게이트 전극(206)의 두께는, 5nm 이상 500nm 이하, 더 바람직하게는 10nm 이상 300nm 이하, 더욱 바람직하게는 10nm 이상 200nm 이하이다.

또한, 차광성을 갖는 도전성 재료를 사용하여 게이트 전극(206)을 형성하면, 외부로부터 게이트 전극(206) 측으로 들어온 광이 반도체층(208)에 도달되기 어렵게 할 수 있다. 이 결과, 광 조사로 인한 트랜지스터의 전기 특성의 변동을 억제할 수 있다.

[게이트 절연층의 형성]

다음에, 게이트 절연층(207)을 형성한다(도 8의 (A) 참조). 게이트 절연층(207)은 예를 들어, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 알루미늄과 산화 실리콘의 혼합물, 산화 하프늄, 산화 갈륨, 또는 Ga-Zn계 금속 산화물 등을 사용하면 좋고, 적층 또는 단층으로 제공한다.

또한, 게이트 절연층(207)으로서, 하프늄 실리케이트(HfSiO_x), 질소가 첨가된 하프늄 실리케이트(HfSi_xO_yN_z), 질소가 첨가된 하프늄 알루미네이트(HfAl_xO_yN_z), 산화 하프늄, 산화 이트륨 등 high-k 재료를 사용함으로써 트랜지스터의 게이트 누설 전류를 저감할 수 있다. 예를 들어, 산화질화 실리콘과 산화 하프늄의 적층으로 하여도 좋다.

게이트 절연층(207)의 두께는 5nm 이상 400nm 이하, 더 바람직하게는 10nm 이상 300nm 이하, 더욱 바람직하게는 50nm 이상 250nm 이하로 하면 좋다.

게이트 절연층(207)은 스퍼터링법, CVD법, 증착법 등으로 형성할 수 있다.

게이트 절연층(207)으로서 산화 실리콘막, 산화질화 실리콘막, 또는 질화산화 실리콘막을 형성하는 경우, 실리콘을 포함하는 퇴적성 가스 및 산화성 가스를 원료 가스로서 사용하는 것이 바람직하다. 실리콘을 포함하는 퇴적성 가스의 대표적인 예로서는, 실레인, 다이실레인, 트라이실레인, 불화 실레인 등이 있다. 산화성 가스로서는, 산소, 오존, 일산화 이질소, 이산화 질소 등이 있다.

또한, 게이트 절연층(207)은 질화물 절연층과 산화물 절연층을 게이트 전극(206) 측으로부터 순차적으로 적층하는 적층 구조로 하여도 좋다. 게이트 전극(206) 측에 질화물 절연층을 제공함으로써, 게이트 전극(206) 측으로부터 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 반도체층(208)으로 이동하는 것을 방지할 수 있다. 또한, 일반적으로 질소, 알칼리 금속, 또는 알칼리 토금속 등은 반도체의 불순물 원소로서 기능한다. 또한, 수소는 산화물 반도체의 불순물 원소로서 기능한다. 따라서, 본 명세서 등에서의 "불순물"에는 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 포함되는 것으로 한다.

또한, 반도체층(208)으로서 산화물 반도체를 사용하는 경우에는, 반도체층(208) 측에 산화물 절연층을 제공함으로써, 게이트 절연층(207)과 반도체층(208)의 계면에서의 결함 준위 밀도를 저감할 수 있다. 이 결과, 전기 특성의 열화가 적은 트랜지스터를 얻을 수 있다. 또한, 반도체층(208)으로서 산화물 반도체를 사용하는 경우에는, 산화물 절연층으로서 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 산화물 절연층을 사용하여 형성하면 게이트 절연층(207)과 반도체층(208)의 계면에서의 결함 준위 밀도를 더 저감할 수 있어 바람직하다.

또한, 게이트 절연층(207)을 상술한 바와 같은 질화물 절연층과 산화물 절연층의 적층으로 하는 경우, 산화물 절연층보다 질화물 절연층을 두껍게 하는 것이 바람직하다.

질화물 절연층은 산화물 절연층보다 비유전율이 크기 때문에, 게이트 절연층(207)의 막 두께를 두껍게 하더라도, 게이트 전극(206)에 발생되는 전계를 반도체층(208)에 효율적으로 전달할 수 있다. 또한, 게이트 절연층(207) 전체를 두껍게 함으로써, 게이트 절연층(207)의 절연 내압을 높일 수 있다. 따라서, 반도체 장치의 신뢰성을 높일 수 있다.

또한, 게이트 절연층(207)은, 결함이 적은 제 1 질화물 절연층과, 수소 블로킹성이 높은 제 2 질화물 절연층과, 산화물 절연층이 게이트 전극(206) 측으로부터 순차적으로 적층되는 적층 구조로 할 수 있다. 게이트 절연층(207)에, 결함이 적은 제 1 질화물 절연층을 사용함으로써, 게이트 절연층(207)의 절연 내압을 높일 수 있다. 특히, 반도체층(208)에 산화물 반도체를 사용하는 경우에는, 게이트 절연층(207)에 수소 블로킹성이 높은 제 2 질화물 절연층을 제공함으로써, 게이트 전극(206) 및 제 1 질화물 절연층에 포함되는 수소가 반도체층(208)으로 이동하는 것을 방지할 수 있다.

제 1 질화물 절연층 및 제 2 질화물 절연층의 제작 방법의 일례를 이하에서 설명하기로 한다. 먼저, 실레인, 질소, 및 암모니아의 혼합 가스를 원료 가스로서 사용한 플라즈마 CVD법에 의하여, 결함이 적은 질화 실리콘막을 제 1 질화물 절연층으로서 형성한다. 다음에, 원료 가스를 실레인 및 질소의 혼합 가스로 전환하여, 수소 농도가 적으며 수소를 블로킹할 수 있는 질화 실리콘막을 제 2 질화물 절연층으로서 형성한다. 이와 같은 형성 방법을 이용함으로써, 결함이 적으며 수소 블로킹성을 갖는 질화물 절연층이 적층된 게이트 절연층(207)을 형성할 수 있다.

또한, 게이트 절연층(207)은, 불순물의 블로킹성이 높은 제 3 질화물 절연층과, 결함이 적은 제 1 질화물 절연층과, 수소 블로킹성이 높은 제 2 질화물 절연층과, 산화물 절연층이 이 순서로 게이트 전극(206) 측으로부터 적층된 구조로 할 수 있다. 게이트 절연층(207)에 불순물 블로킹성이 높은 제 3 질화물 절연층을 제공함으로써, 게이트 전극(206)으로부터 수소, 질소, 알칼리 금속, 또는 알칼리 토금속 등이 반도체층(208)으로 이동하는 것을 방지할 수 있다.

제 1 질화물 절연층~제 3 질화물 절연층의 제작 방법의 일례를 이하에서 설명하기로 한다. 먼저, 실레인, 질소, 및 암모니아의 혼합 가스를 원료 가스로서 사용한 플라즈마 CVD법에 의하여, 불순물 블로킹성이 높은 질화 실리콘막을 제 3 질화물 절연층으로서 형성한다. 다음에 암모니아의 유량을 증가시킴으로써 결함이 적은 질화 실리콘막을 제 1 질화물 절연층으로서 형성한다. 다음에, 원료 가스를 실레인 및 질소의 혼합 가스로 전환하여, 수소 농도가 적으며 수소를 블로킹할 수 있는 질화 실리콘막을 제 2 질화물 절연층으로서 형성한다. 이와 같은 형성 방법에 의하여, 결함이 적으며 불순물의 블로킹성을 갖는 질화물 절연층이 적층된 게이트 절연층(207)을 형성할 수 있다.

또한, 게이트 절연층(207)으로서 산화 갈륨막을 형성하는 경우, MOCVD법을 이용하여 형성할 수 있다.

또한, 트랜지스터의 채널이 형성되는 반도체층(208)과, 산화 하프늄을 포함하는 절연층을, 산화물 절연층을 개재하여 적층하고, 산화 하프늄을 포함하는 절연층에 전자를 주입함으로써 트랜지스터의 문턱 전압을 변화시킬 수 있다.

[반도체층의 형성]

반도체층(208)은 비정질 반도체, 미결정 반도체, 다결정 반도체 등을 사용하여 형성할 수 있다. 예를 들어 비정질 실리콘이나 미결정 저마늄 등을 사용할 수 있다. 또한, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나, 유기 반도체 등을 사용할 수 있다.

먼저, 반도체층(208)을 형성하기 위한 반도체막을 플라즈마 CVD법, LPCVD법, 메탈 CVD법, 또는 MOCVD법 등의 CVD법에 더하여, ALD법, 스퍼터링법, 증착법 등에 의하여 형성한다. 상기 반도체막을 MOCVD법을 이용하여 형성하면 피형성면에 대한 대미지를 적게 할 수 있다.

다음에 반도체막 위에 레지스트 마스크를 형성하고 이 레지스트 마스크를 사용하여 반도체막의 일부를 선택적으로 에칭함으로써 반도체층(208)을 형성한다. 레지스트 마스크의 형성은 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 수행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면, 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.

반도체막의 에칭은 건식 에칭법이어도 좋고 습식 에칭법이어도 좋고, 양쪽을 이용하여도 좋다. 반도체막의 에칭이 끝나고 나서 레지스트 마스크를 제거한다(도 8의 (B) 참조).

[소스 전극, 드레인 전극 등의 형성]

다음에, 소스 전극(209a), 드레인 전극(209b), 배선(219), 및 단자 전극(216)을 형성한다(도 8의 (C) 참조). 먼저, 게이트 절연층(207) 및 반도체층(208) 위에 소스 전극(209a), 드레인 전극(209b), 배선(219), 및 단자 전극(216)을 형성하기 위한 도전막을 형성한다.

도전막에는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조로 또는 적층 구조로 하여 사용할 수 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막을 적층하는 2층 구조, 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조, 타이타늄막 또는 질화 타이타늄막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 또한 그 위에 타이타늄막 또는 질화 타이타늄막을 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 또한 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 형성하는 3층 구조, 텅스텐막 위에 구리막을 적층하고, 또한 그 위에 텅스텐막을 형성하는 3층 구조 등이 있다.

또한, 인듐 주석 산화물, 아연 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 산소를 포함하는 도전성 재료, 질화 타이타늄, 질화 탄탈럼 등 질소를 포함하는 도전성 재료를 사용하여도 좋다. 또한, 상술한 금속 원소를 포함하는 재료와 산소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함하는 재료와 질소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다. 또한, 상술한 금속 원소를 포함하는 재료, 산소를 포함하는 도전성 재료, 및 질소를 포함하는 도전성 재료를 조합한 적층 구조로 할 수도 있다.

또한, 도전막의 두께는 5nm 이상 500nm 이하, 더 바람직하게는 10nm 이상 300nm 이하, 더욱 바람직하게는 10nm 이상 200nm 이하이다. 본 실시형태에서는 도전막으로서 두께 300nm의 텅스텐막을 형성한다.

다음에 레지스트 마스크를 사용하여 도전막의 일부를 선택적으로 에칭하여 소스 전극(209a), 드레인 전극(209b), 배선(219), 및 단자 전극(216)(이와 같은 층으로 형성되는 다른 전극 또는 배선을 포함함)을 형성한다. 레지스트 마스크의 형성은 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 수행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하는 경우에는 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.

도전막의 에칭은, 건식 에칭법이어도 좋고 습식 에칭법이어도 좋고, 양쪽을 사용하여도 좋다. 또한, 에칭 공정에 의하여, 노출된 반도체층(208)의 일부가 제거되는 경우가 있다. 도전막의 에칭이 끝나고 나서 레지스트 마스크를 제거한다.

소스 전극(209a) 및 드레인 전극(209b)을 제공함으로써, 트랜지스터(232) 및 트랜지스터(252)가 형성된다.

[절연층의 형성]

다음에, 소스 전극(209a), 드레인 전극(209b), 배선(219), 및 단자 전극(216) 위에 절연층(210)을 형성한다(도 8의 (D) 참조). 절연층(210)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.

또한, 반도체층(208)에 산화물 반도체를 사용하는 경우에는, 적어도 절연층(210) 중 반도체층(208)에 접하는 영역에, 산소를 포함하는 절연층을 사용하는 것이 바람직하다. 예를 들어, 절연층(210)을 복수의 층으로 이루어지는 적층으로 하는 경우에는 적어도 반도체층(208)에 접하는 층을 산화 실리콘으로 형성하면 좋다.

[개구의 형성]

다음에, 레지스트 마스크를 사용하여 절연층(210)의 일부를 선택적으로 에칭하여 개구(128)를 형성한다(도 8의 (D) 참조). 이 때, 다른 개구(미도시)도 동시에 형성할 수 있다. 레지스트 마스크는 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면, 포토마스크를 사용하지 않으므로 제조 비용을 저감할 수 있다.

절연층(210)의 에칭은, 건식 에칭법이어도 좋고 습식 에칭법이어도 좋고, 양쪽을 이용하여도 좋다.

개구(128)를 형성함으로써 드레인 전극(209b), 단자 전극(216)의 일부가 노출된다. 개구(128)를 형성한 후, 레지스트 마스크를 제거한다.

[평탄화막의 형성]

다음에, 절연층(210) 위에 절연층(211)을 형성한다(도 9의 (A) 참조). 절연층(211)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.

또한, 발광 소자(125)의 피형성면의 표면의 요철을 저감하기 위하여 절연층(211)에 평탄화 처리를 수행하여도 좋다. 평탄화 처리로서 특별히 한정은 없지만, 연마 처리(예를 들어, 화학적 기계 연마(CMP: Chemical Mechanical Polishing)법)나 건식 에칭 처리에 의하여 수행할 수 있다.

또한, 평탄화 기능을 갖는 절연 재료를 사용하여 절연층(211)을 형성함으로써 연마 처리를 생략할 수도 있다. 평탄화 기능을 갖는 절연 재료로서, 예를 들어 폴리이미드 수지, 아크릴 수지 등의 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 중 어느 재료로 형성되는 절연층을 복수 적층하여 절연층(211)을 형성하여도 좋다.

또한, 개구(128)와 중첩되는 영역의 절연층(211)의 일부를 제거하여 개구(129)를 형성한다. 이때, 다른 개구부(미도시)도 동시에 형성한다. 또한, 외부 전극(124)이 접속되는 영역의 절연층(211)은 나중에 제거한다. 또한, 개구(129) 등은, 절연층(211) 위에 포토리소그래피 공정으로 레지스트 마스크를 형성하고 절연층(211) 중 레지스트 마스크로 덮이지 않은 영역을 에칭함으로써 형성할 수 있다. 개구(129)를 형성함으로써, 드레인 전극(209b)의 표면을 노출시킨다.

또한, 절연층(211)에 감광성을 갖는 재료를 사용함으로써, 레지스트 마스크를 사용하지 않고 개구(129)를 형성할 수 있다. 본 실시형태에서는 감광성 폴리이미드 수지를 사용하여 절연층(211) 및 개구(129)를 형성한다.

[양극의 형성]

다음에, 절연층(211) 위에 전극(115)을 형성한다(도 9의 (B) 참조). 전극(115)은 나중에 형성되는 EL층(117)이 발하는 광을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 또한, 전극(115)은 단층에 한정되지 않아, 복수 층의 적층 구조로 하여도 좋다. 예를 들어, 전극(115)을 양극으로서 사용하는 경우, EL층(117)과 접하는 층을 EL층(117)보다 일함수가 크며 투광성을 갖는 인듐 주석 산화물 등의 층으로 하고, 그 층에 접하며 반사율이 높은 층(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)을 제공하여도 좋다.

전극(115)은, 절연층(211) 위에 전극(115)이 되는 도전막을 형성하고, 상기 도전막 위에 레지스트 마스크를 형성하고, 상기 도전막 중 레지스트 마스크로 덮이지 않은 영역을 에칭함으로써 형성할 수 있다. 상기 도전막의 에칭은, 건식 에칭법, 습식 에칭법, 또는 양쪽을 조합한 에칭법을 이용할 수 있다. 레지스트 마스크는 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 이용하여 형성할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면, 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다. 전극(115)을 형성한 후, 레지스트 마스크를 제거한다.

[격벽의 형성]

다음에, 격벽(114)을 형성한다(도 9의 (C) 참조). 격벽(114)은, 인접되는 화소의 발광 소자(125)가 의도하지 않게 전기적으로 단락되어 잘못 발광하는 것을 방지하기 위하여 제공한다. 또한, 후술하는 EL층(117)의 형성에 메탈 마스크를 사용하는 경우, 메탈 마스크가 전극(115)에 접하지 않도록 하는 기능도 갖는다. 격벽(114)은 에폭시 수지, 아크릴 수지, 이미드 수지 등의 유기 수지 재료나, 산화 실리콘 등의 무기 재료로 형성할 수 있다. 격벽(114)은 그 측벽이 테이퍼 또는 연속한 곡률을 갖는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(114)의 측벽을 이러한 형상으로 함으로써 나중에 형성되는 EL층(117)이나 전극(118)의 피복성을 양호한 것으로 할 수 있다.

[EL층의 형성]

EL층(117)의 구성에 대해서는 실시형태 7에서 설명하기로 한다.

[음극의 형성]

본 실시형태에서는 전극(118)을 음극으로서 사용하기 때문에, 전극(118)은 후술하는 EL층(117)에 전자를 주입할 수 있는 일함수가 작은 재료를 사용하여 형성되는 것이 바람직하다. 또한, 일함수가 작은 금속 단체뿐만 아니라, 일함수가 작은 알칼리 금속 또는 알칼리 토금속을 수 nm 형성한 층을 완충층으로서 형성하고, 그 위에 알루미늄 등의 금속 재료, 인듐 주석 산화물 등 도전성을 갖는 산화물 재료, 또는 반도체 재료를 사용하여 형성되어도 좋다. 또한, 완충층으로서, 알칼리 토금속의 산화물, 할로젠화물, 또는 마그네슘-은 등의 합금을 사용할 수도 있다.

또한, 전극(118)을 통하여 EL층(117)이 발하는 광을 추출하는 경우에는, 전극(118)은 가시광에 대하여 투광성을 갖는 것이 바람직하다. 전극(115), EL층(117), 및 전극(118)에 의하여 발광 소자(125)가 형성된다(도 9의 (D) 참조).

본 실시형태에서는, 트랜지스터(232) 및 발광 소자(125)를 갖는 기판(101)을 소자 기판(171)이라고 부른다.

[대향 기판의 형성]

소자 형성 기판(141) 위에 박리층(143)과 절연층(145)을 형성한다(도 10의 (A) 참조). 소자 형성 기판(141)으로서는 기판(101)과 같은 재료를 사용할 수 있다. 박리층(143)은 박리층(113)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 절연층(145)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.

다음에, 절연층(145) 위에 차광층(264)을 형성한다(도 10의 (B) 참조). 이 후, 착색층(266)을 형성한다(도 10의 (C) 참조).

차광층(264) 및 착색층(266)은 다양한 재료를 사용하여, 인쇄법, 잉크젯법, 포토리소그래피법으로 각각 원하는 위치에 형성된다.

다음에 차광층(264) 및 착색층(266) 위에 오버 코트층(268)을 형성한다(도 10의 (D) 참조).

오버 코트층(268)으로서는, 예를 들어 아크릴 수지, 에폭시 수지, 폴리이미드 등 유기 절연층을 사용할 수 있다. 오버 코트층(268)을 형성함으로써, 예를 들어, 착색층(266)에 포함되는 불순물 등이 발광 소자(125) 측으로 확산되는 것을 억제할 수 있다. 다만, 오버 코트층(268)은 반드시 제공할 필요는 없으며, 오버 코트층(268)을 형성하지 않는 구조로 하여도 좋다.

또한, 오버 코트층(268)으로서 투광성을 갖는 도전막을 형성하여도 좋다. 오버 코트층(268)으로서 투광성을 갖는 도전막을 제공함으로써, 발광 소자(125)로부터 사출되는 광(235)을 투과시키고, 또한 이온화된 불순물의 투과를 방지할 수 있다.

투광성을 갖는 도전막은, 예를 들어, 산화 인듐, 인듐 주석 산화물(ITO: Indium Tin Oxide), 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연 등을 사용하여 형성할 수 있다. 또한, 그래핀 등 외에, 투광성을 가질 정도로 얇게 형성된 금속막을 사용하여도 좋다.

상술한 공정을 거쳐 소자 형성 기판(141) 위에 착색층(266) 등의 구조물을 제공할 수 있다. 본 실시형태에서는 착색층(266) 등을 갖는 소자 형성 기판(141)을 대향 기판(181)이라고 부른다.

[소자 기판과 대향 기판의 접합]

다음에, 소자 기판(171)이 갖는 발광 소자(125)와, 대향 기판(181)이 갖는 착색층(266)이 마주보도록 소자 기판(171)과 대향 기판(181)을 접착층(120)을 개재하여 접합시킨다(도 11의 (A) 참조).

접착층(120)으로서는, 광경화성의 접착제, 반응 경화성 접착제, 열경화성 접착제, 또는 혐기형 접착제를 사용할 수 있다. 예를 들어 에폭시 수지, 아크릴 수지, 이미드 수지 등을 사용할 수 있다. 톱 이미션 구조의 경우에는, 접착층(120)에 광의 파장 이하의 크기의 건조제(제올라이트 등)나, 굴절률이 큰 필러(산화 타이타늄이나 지르코늄 등)를 혼합하면, EL층(117)으로부터 사출되는 광의 추출 효율이 향상되기 때문에 바람직하다.

[기판(101)을 절연층으로부터 박리]

다음에, 기판(101) 및 박리층(113)을 절연층(205)으로부터 박리한다(도 11의 (B) 참조). 박리 방법으로서는 기계적인 힘을 가하는 것(인간의 손이나 지그(治具)로 떼어내는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 등)을 사용하여 수행하면 좋다. 예를 들어, 박리층(113)에 예리한 날붙이 또는 레이저광 조사 등으로 칼집을 내고, 그 칼집에 물을 주입한다. 또는, 그 칼집에 안개 상태의 물을 분사한다. 모세관 현상에 의하여 물이 박리층(113)과 절연층(205) 사이에 스며듦으로써, 박리층(113)과 함께 기판(101)을 절연층(205)으로부터 용이하게 박리할 수 있다.

[기판(111)의 접합]

다음에 접착층(112)을 개재하여 기판(111)을 절연층(205)에 접합한다(도 12 참조). 접착층(112)에는 접착층(120)과 같은 재료를 사용할 수 있다. 본 실시형태에서는 기판(111)으로서 두께 20μm, 영률 10GPa의 아라미드(폴리아마이드 수지)를 사용한다.

[소자 형성 기판(141)을 절연층으로부터 박리]

다음에, 소자 형성 기판(141) 및 박리층(143)을 절연층(145)으로부터 박리한다(도 13의 (A) 참조). 소자 형성 기판(141)의 박리는 상술한 기판(101)의 박리와 같은 방법으로 수행할 수 있다.

[기판(121)의 접합]

다음에 접착층(142)을 개재하여 기판(121)을 절연층(145)에 접합한다(도 13의 (B) 참조). 접착층(142)에는 접착층(120)과 같은 재료를 사용할 수 있다. 또한, 기판(121)에는 기판(111)과 같은 재료를 사용할 수 있다.

[개구의 형성]

다음에 단자 전극(216) 및 개구(128)와 중첩되는 영역 중 기판(121), 접착층(142), 절연층(145), 착색층(266), 오버 코트층(268), 및 접착층(120)을 제거하여 개구(122)를 형성한다(도 14의 (A) 참조). 개구(122)를 형성함으로써 단자 전극(216)의 표면의 일부가 노출된다.

[외부 전극의 형성]

다음에, 개구(122)에 이방성 도전 접속층(123)을 형성하고, 이방성 도전 접속층(123) 위에 외부 전극(124)을 제공한다(도 14의 (B) 참조). 외부 전극(124)은 이방성 도전 접속층(123)을 통하여 단자 전극(216)에 전기적으로 접속된다. 또한, 외부 전극(124) 및 단자 전극(216)을 통하여 표시 장치(100)에 전력이나 신호가 공급된다. 또한, 외부 전극(124)으로서는 예를 들어, FPC(Flexible Printed Circuit)나 TCP(Tape Carrier Package) 등을 사용할 수 있다. TCP는 예를 들어 TAB(Tape Automated Bonding) 테이프에 집적 회로가 형성된 반도체 칩을 실장한 것이다. 이 반도체 칩은, TAB 테이프를 통하여 단자 전극(216)에 전기적으로 접속된다.

이방성 도전 접속층(123)은 다양한 이방성 도전 필름(ACF: Anisotropic Conductive Film)이나, 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용하여 형성할 수 있다.

이방성 도전 접속층(123)은 열경화성, 또는 열경화성과 광경화성의 수지에, 도전성 입자를 혼합한 페이스트상 또는 시트상의 재료를 경화시킨 것이다. 이방성 도전 접속층(123)은, 광 조사나 열 압착에 의하여 이방성 도전성을 나타낸다. 이방성 도전 접속층(123)에 사용되는 도전성 입자로서는, 예를 들어 구상(球狀)의 유기 수지를 Au나 Ni, Co 등의 박막상(薄膜狀) 금속으로 피복한 입자를 사용할 수 있다.

또한, 외부 전극(124)으로서 금속선을 사용하여도 좋다. 상기 금속선과 단자 전극(216)의 접속에는 이방성 도전 접속층(123)을 사용하여도 좋지만, 이방성 도전 접속층(123)을 사용하지 않고 와이어 본딩법을 이용하여도 좋다. 또한, 상기 금속선과 단자 전극(216)의 접속을 납땜에 의하여 수행하여도 좋다.

이와 같이 하여, 외부 전극(124)이 접속된 표시 장치(100)를 제작할 수 있다. 도 15의 (A)에 외부 전극(124)이 접속된 표시 장치(100)의 사시도를 도시하였다. 또한, 표시 영역(131), 회로(132), 및 회로(133)를 덮도록 기판(121)을 제공하고, 이 외의 영역에 기판(121)을 제공하지 않는 표시 장치로 하여도 좋다. 이와 같은 구성을 갖는 표시 장치의 일례를 도 15의 (B)에 도시하였다. 도 15의 (B)에 도시된 표시 장치(200)는 외부 전극(124)을 접속하는 영역에 기판(121)을 제공하지 않는 점이 표시 장치(100)와 다르다. 따라서, 표시 장치(200)가 갖는 기판(111)의 외형 형상과 기판(121)의 외형 형상은 다르다.

[층(147)의 형성]

다음에, 표시 장치(100)를 층(147)으로 덮는다. 도 16을 사용하여 표시 장치(100)를 덮는 층(147)의 제작 방법의 일례를 설명하기로 한다. 도 16의 (A)에 도시된 구조체(191)는 오목부(192)를 갖는다. 또한, 구조체(193)는 오목부(194)를 갖는다. 오목부(192) 및 오목부(194)는 서로 같은 형상을 갖는 것이 바람직하다. 또한, 오목부(192) 및 오목부(194) 각각은, 표면에 경면(鏡面) 가공 등을 수행하여 표면의 평탄성을 높이는 것이 바람직하다.

구조체(191) 및 구조체(193)로서는, 예를 들어 금형(金型) 등을 사용할 수 있다. 다만, 구조체(191) 및 구조체(193)에 사용하는 재료는 금속에 한정되지 않는다. 구조체(191) 및 구조체(193)로서, 유리, 세라믹스, 유기 수지, 목재 등의 재료를 사용하여도 좋다.

먼저, 오목부(192)와 오목부(194)가 마주보도록 구조체(191)와 구조체(193)를 중첩시킨다. 다음에, 오목부(192)와 오목부(194)로 둘러싸인 공간 내에, 외부 전극(124)이 접속된 표시 장치(100)를 배치한다(도 16의 (B) 참조).

이어서, 오목부(192)와 오목부(194)로 둘러싸인 공간 내에, 액상의 충전재(195)를 넣는다. 충전재(195)에는, 경화된 후에 투광성을 갖는 고분자 재료를 사용하는 것이 바람직하다. 또한, 충전재(195)에는, 경화제가 필요 없는 1액형의 재료나, 주제와 경화제를 혼합함으로써 경화가 진행되는 2액형의 재료 등을 사용할 수 있다. 또한, 가열이나 자외선 등의 광이 조사됨으로써 경화가 진행되는 재료를 사용하여도 좋다. 또한, 충전재(195)는 수분의 투과를 저해하는 방습제를 가져도 좋다.

본 실시형태에서는 충전재(195)에, 경화된 후에 투광성을 갖는 실리콘(silicone) 고무가 되는 2액형의 재료를 사용한다.

충전재(195)를 오목부(192) 및 오목부(194)의 형상을 따라 경화시킴으로써 층(147)을 형성할 수 있다. 층(147)의 형성 후, 구조체(191)와 구조체(193)를 분리한다(도 17 참조). 또한, 충전재(195)를 충전하기 전에 오목부(192) 및 오목부(194)의 표면에 박리제를 도포하면, 구조체(191) 및 구조체(193)와, 층(147)의 분리를 용이하게 할 수 있어 바람직하다.

도 18의 (A1)은 외부 전극(124)이 접속되며 층(147)으로 덮인 표시 장치(100)의 사시도이다. 또한, 도 18의 (A2)는, 도 18의 (A1) 중 일점 쇄선 H1-H2 부분의 단면도이다. 표시 장치(100)를 층(147)으로 덮음으로써, 굴곡과 신장이 반복되어도 파손되기 어려운 표시 장치를 구현할 수 있다. 또한, 표시 장치(100)를 덮는 층(147)은 이음매가 없는 구조를 가지기 때문에, 기판(111) 및 기판(121)의 단부를 층(147)으로 덮음으로써, 이 단부로부터 수분 등 불순물이 침입하는 것을 방지하여, 신뢰성 및 표시 품위가 양호한 표시 장치(100)를 구현할 수 있다.

도 18의 (B1)은 외부 전극(124)이 접속되며 층(147)으로 덮인 표시 장치(200)의 사시도이다. 또한, 도 18의 (B2)는 도 18의 (B1) 중 일점 쇄선 H3-H4 부분의 단면도이다. 표시 장치(200)와 같이, 기판(111)과 기판(121)의 외형 치수가 다른 경우에는, 기판(111)과 기판(121) 중 어느 한쪽의 단부(측면)를 층(147)으로 덮으면 좋다. 적어도 기판(111)과 기판(121) 중 어느 한쪽의 측면을 층(147)으로 덮음으로써, 결과적으로 기판(111)과 기판(121)의 중첩 부분의 외주를 층(147)으로 덮게 된다. 따라서, 표시 영역(131)에 수분 등 불순물이 침입하는 것을 방지하여, 신뢰성 및 표시 품위가 양호한 표시 장치(200)를 구현할 수 있다. 또한, 도 18의 (B3)에 도시된 바와 같이, 외형 치수가 다른 기판(111)과 기판(121)의 양쪽 모두가 덮이도록 층(147)을 제공하여도 좋다. 또한, 도 19는 도 18의 (B1) 중 일점 쇄선 H5-H6 부분의 자세한 단면도이다.

<표시 장치의 변형예>

도 20의 (A)는 기판(121)과 착색층(266) 사이에 터치 센서(271)를 제공한 표시 장치(100)의 단면도이다. 구체적으로는, 도 20의 (A)에 도시된 표시 장치(100)는 절연층(145)과 착색층(266) 사이에 전극(272), 절연층(273), 전극(274), 및 절연층(275)을 제공한다. 전극(272) 및 전극(274)은 투광성을 갖는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 절연층(273) 및 절연층(275)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다. 터치 센서(271)는 전극(272) 및 전극(274)을 포함한다. 또한, 본 실시형태에서는, 터치 센서(271)로서 정전 용량 방식의 터치 센서를 예시하였으나, 저항막 방식의 터치 센서를 사용하여도 좋다. 또한, 정전 용량 방식의 터치 센서로서는, 예를 들어 표면형 정전 용량 방식의 터치 센서, 투영형 정전 용량 방식의 터치 센서 등을 사용할 수 있다. 또한, 트랜지스터 등의 능동 소자를 사용한 액티브 매트릭스 방식의 터치 센서를 사용할 수도 있다.

또한, 전극(272) 및 전극(274) 등의 도전막, 즉 터치 센서를 구성하는 배선이나 전극에 사용할 수 있는 재료로서는, 예를 들어, 저항값이 낮은 것이 바람직하다. 그 일례로서, 은, 구리, 알루미늄, 카본 나노튜브, 그래핀, 할로젠화 금속(할로젠화 은 등) 등을 사용하여도 좋다. 또한 매우 미세한(예를 들어 직경 수 nm) 다수의 도전체를 사용하여 구성되는 금속 나노 와이어를 사용하여도 좋다. 또는, 도전체를 그물상으로 한 금속 메시를 사용하여도 좋다. 일례로서는, Ag 나노 와이어나 Cu 나노 와이어, Al 나노 와이어, Ag 메시나 Cu 메시, Al 메시 등을 사용하여도 좋다. Ag 나노 와이어를 사용하는 경우, 광 투과율 89% 이상, 시트 저항값 40Ω/square 이상 100Ω/square 이하를 구현할 수 있다. 또한, 투과율이 높으므로, 표시 소자에 사용하는 전극, 예를 들어 화소 전극이나 공통 전극에 금속 나노 와이어, 금속 메시, 카본 나노튜브, 그래핀 등을 사용하여도 좋다.

또한, 기판(111) 및 기판(121) 중, 광(235)이 사출되는 측의 기판의 외측에, 반사 방지층, 광 확산층, 마이크로 렌즈 어레이, 프리즘 시트, 위상차판, 편광판 등 특정한 기능을 갖는 재료로 형성된 층(이하, "기능층"이라고도 함)을 일종 이상 제공하여도 좋다. 반사 방지층으로서, 예를 들어 원 편광판 등을 사용할 수 있다. 기능층을 제공함으로써, 표시 품위가 더 양호한 표시 장치를 구현할 수 있다. 또는, 표시 장치의 소비 전력을 저감할 수 있다. 또한, 기능층으로서, 터치 센서(271)를 갖는 기판을, 표시 장치(100)와 중첩시켜 제공하여도 좋다.

도 20의 (B)는 기능층(161)을 갖는 전면 발광 구조의 표시 장치(100)의 단면도이다. 기능층(161)은 기판(121)의 외측에 제공된다. 또한, 표시 장치(100)가 배면 발광 구조를 갖는 경우에는, 기판(111)의 외측에 기능층(161)을 제공하여도 좋다. 또한, 표시 장치(100)가 양면 발광 구조를 갖는 경우에는, 기판(111)의 외측 및 기판(121)의 외측에 기능층(161)을 제공하여도 좋다.

또한, 기판(111) 또는 기판(121)에는 특정한 기능을 갖는 재료를 사용하여도 좋다. 예를 들어, 기판(111) 또는 기판(121)으로서 원 편광판을 사용하여도 좋다. 또한, 예를 들어 위상차판을 사용하여 기판(111) 또는 기판(121)을 형성하고, 상기 기판과 중첩하도록 편광판을 제공하여도 좋다. 또한, 예를 들어 프리즘 시트를 사용하여 기판(111) 또는 기판(121)을 형성하고, 상기 기판과 중첩하도록 원 편광판을 제공하여도 좋다. 기판(111) 또는 기판(121)에 특정한 기능을 갖는 재료를 사용함으로써, 표시 품위의 향상과 제조 비용의 저감을 구현할 수 있다.

또한, 도 21의 (A)에 도시된 단면도와 같이, 기판(221) 위에 터치 센서(271)를 제공한 터치 패널(270)을 표시 장치(100)의 외측에 제공하고, 터치 패널(270)과 표시 장치(100)의 외측에 층(147)을 제공하여도 좋다. 터치 패널(270)은 외부 전극(224)을 통하여 신호의 입력 및 출력을 수행할 수 있다. 또한, 도 21의 (A)에 예시된 표시 장치(100)는, 전면 발광 구조의 표시 장치이므로 광(235)이 사출되는 기판(121) 측에 터치 패널(270)이 제공된다. 표시 장치(100)가 배면 발광 구조의 표시 장치인 경우, 터치 패널(270)을 기판(111) 측에 제공하면 좋다. 또한, 표시 장치(100)가 양면 발광 구조의 표시 장치인 경우, 터치 패널(270)을 기판(121) 측 및 기판(111) 측 중 한쪽 또는 양쪽 모두에 제공하여도 좋다.

또한, 도 21의 (B)에 도시된 단면도와 같이, 표시 장치(100)의 외측에 층(147)을 제공한 후, 층(147)의 외측에 터치 패널(270)을 제공하여도 좋다. 또한, 도 21의 (B)에 예시된 표시 장치(100)는, 전면 발광 구조의 표시 장치이므로 광(235)이 사출되는 기판(121) 측의 층(147)의 외측에 터치 패널(270)을 제공한다. 표시 장치(100)가 배면 발광 구조의 표시 장치인 경우, 터치 패널(270)을 기판(111) 측의 층(147)의 외측에 제공하면 좋다. 또한, 표시 장치(100)가 양면 발광 구조의 표시 장치인 경우, 터치 패널(270)을 기판(121) 측의 층(147)의 외측 및 기판(111) 측의 층(147)의 외측 중 한쪽 또는 양쪽 모두에 제공하여도 좋다.

또한, 표시 장치에서 흑백 표시의 화상을 표시하는 경우나 표시 장치를 조명 장치로서 사용하는 경우, 도 22의 (A)에 도시된 바와 같이 착색층(266)을 제공하지 않아도 된다. 또한, 필요에 따라 차광층(264) 및 오버 코트층(268)을 제공하지 않아도 된다. 또한, 발광 소자(125)를, 후술하는 미소 광 공진기 구조로 하는 경우에도, 착색층(266)을 제공하지 않아도 된다. 또한, 외부 전극(124) 위에 반도체 칩(162)을 제공하여도 좋다.

또한, 도 22의 (B)에 도시된 바와 같이, 착색층(266), 차광층(264), 오버 코트층(268) 등을 제공하지 않는 구성으로 하여도 좋다. 이 경우에는, 화소마다 EL층(117A)이나 EL층(117B) 등 발광 파장역이 다른 EL층(117)을 제공함으로써, 컬러 표시를 수행할 수 있다. EL층(117A)이나 EL층(117B) 등은 예를 들어, 각각 적색, 청색, 녹색 등 다른 색으로 발광하면 좋다. 이와 같이, 착색층(266)을 사용하지 않으면, 광 손실량을 줄일 수 있다. 또한, 후술하는 미소 광 공진기 구조와 EL층(117A) 및 EL층(117B)을 조합함으로써, 색 순도를 향상시킬 수 있다. 또한, 도 23에 도시된 바와 같이, 전극(118) 위에 착색층(266)을 제공하여도 좋다.

도 24는 도 15의 (B) 중 일점 쇄선 A5-A6 부분에 상당하는 단면도이다. 본 발명의 일 형태에 따른 표시 장치에, 필요에 따라 트랜지스터 등 기능 소자가 형성된 기판 위에 반도체 칩(162)을 제공하여도 좋다. 도 24에는, 기판(111) 위에 반도체 칩(162)(도 15의 (B)에는 미도시)을 제공하는 예를 도시하였다.

(실시형태 3)

본 실시형태에서는, 상기 실시형태에서 설명한 층(147)의 두께 t1과 두께 t2를 같은 것으로 하기 위한 층(147)의 제작 방법의 예에 대하여 도 25~도 27을 사용하여 설명하기로 한다.

<표시 장치의 제작 방법의 예>

먼저, 표시 장치(100)에 외부 전극(124)을 접속한 후, 표시 장치(100)의 측면에 스페이서(165)를 배치한다. 도 25의 (A)는 스페이서(165)가 배치된 표시 장치(100)의 사시도이다. 또한, 도 25의 (B)는 스페이서(165)가 배치된 표시 장치(100)의 상면도이다. 또한, 도 25의 (C)는 도 25의 (B) 중 일점 쇄선 V3-V4 부분의 단면도이다. 또한, 도 25의 (D)는 도 25의 (B) 중 일점 쇄선 V5-V6 부분의 단면도이다.

도 25의 (A)~(C)는 표시 장치(100)의 3변의 측면에, ㄷ자형의 단면을 갖는 스페이서(165)를 배치하는 예이다. 구체적으로 말하면, 스페이서(165)의 오목부에 기판(111) 및 기판(121)의 측면이 위치하도록 스페이서(165)를 배치한다.

또한, 스페이서(165) 중 기판(111) 표면에 수직인 방향의 두께 t1과, 스페이서(165) 중 기판(121) 표면에 수직인 방향의 두께 t2는 같은 두께로 하는 것이 바람직하다(도 25의 (D) 참조). 또한, 두께 t1, 두께 t2, 및 표시 장치(100)의 두께 t3을 합친 두께를 두께 t로 한다. 또한, 예를 들어, 표시 장치(100)의 굴곡 방향이 결정된 경우나, 기판(111)과 기판(121)의 두께가 다른 경우 등, 목적에 따라 두께 t1과 두께 t2를 다른 두께로 하여도 좋다. 또한, 표시 장치(100)상에서의 스페이서(165)의 위치에 따라 두께 t를 변화시켜도 좋다.

또한, 스페이서(165)의 단면 형상은 ㄷ자형에 반드시 한정되는 것은 아니다. 예를 들어, 도 25의 (E)에 도시된 바와 같이, ㄷ자형의 단면을 갖는 스페이서(165) 대신 Y자형의 단면을 갖는 스페이서(165a)를 사용하여도 좋다.

또한, 도 25의 (A) 및 (B)에는 표시 장치(100)의 3변 각각에 복수의 스페이서(165)를 배치하는 예를 도시하였으나, 이에 한정되지 않는다. 도 26의 (A)에 도시된 바와 같이, 표시 장치(100)의 3변 각각에 스페이서(165)를 하나씩 배치하여도 좋다. 스페이서(165)는 표시 장치(100)의 적어도 3변 각각에, 하나 이상 배치하면 좋다. 따라서, 표시 장치(100)의 4변에 스페이서(165)를 배치하여도 좋다.

또한, 도 26의 (B)에 도시된 바와 같이, 표시 장치(100)의 네 구석에 스페이서(165)를 배치하여도 좋다. 또한, 도 26의 (C)에 도시된 바와 같이, 표시 장치(100)의 3변의 일부 또는 전부를 스페이서(165)로 덮어도 좋다.

또한, 도 27에 도시된 바와 같이, 기판(111) 및 기판(121) 위에 직방체의 스페이서(165b)를 배치하여도 좋다. 도 27의 (A)는 스페이서(165b)가 배치된 표시 장치(100)의 사시도이다. 또한, 도 27의 (B)는 스페이서(165b)가 배치된 표시 장치(100)의 상면도이다. 도 27의 (C)는 도 27의 (A) 및 (B) 중 일점 쇄선 V7-V8 부분의 단면도이다. 도 27의 (D)는 도 27의 (A) 및 (B) 중 일점 쇄선 V9-V10 부분의 단면도이다.

다음에, 스페이서(165)가 제공된 표시 장치(100)를 구조체(191)의 오목부(192) 내에 배치한다(도 28의 (A) 참조). 다음에, 구조체(193)를 구조체(191)와 중첩시킨다(도 28의 (B) 참조). 이 때, 스페이서(165)가 제공된 표시 장치(100)가 구조체(193)의 오목부(194)로부터 비어져 나오지 않도록 주의한다.

도 29의 (A)는, 스페이서(165)가 제공된 표시 장치(100)를 사이에 끼우면서, 구조체(191)와 구조체(193)를 중첩시킨 상태를 도시한 사시도이다. 스페이서(165)가 제공된 표시 장치(100)는, 오목부(192)와 오목부(194)로 둘러싸인 공간 내에 배치된다. 도 29의 (B)는 도 29의 (A) 중 일점 쇄선 V11-V12 부분의 단면도이다. 또한, 도 29의 (C)는 스페이서(165a)가 제공된 표시 장치(100)를, 오목부(192) 및 오목부(194)로 둘러싸인 공간 내에 배치하였을 때의 단면도이다. 이 때, 상기 공간 내의 거리 k는 두께 t와 같은 것이 바람직하다.

다음에, 오목부(192) 및 오목부(194)로 둘러싸인 공간 내에 액상의 충전재(195)를 넣는다(도 30의 (A) 참조). 이 때, 충전재(195)의 점도가 높으면, 스페이서(165)의 주위에 간극이 생겨, 표시 장치(100)의 신뢰성이나 표시 품위가 저하될 수 있다. 점도가 낮은 충전재(195)를 사용하면 스페이서(165)의 주위에 충전재(195)를 충전하기 쉬워지므로, 간극이 생기는 것을 억제할 수 있다. 충전재(195)의 점도는, 10Pa·s(파스칼초) 이하가 바람직하고, 5Pa·s 이하가 더 바람직하고, 1Pa·s 이하가 더욱 바람직하다.

충전재(195)를 오목부(192) 및 오목부(194)의 형상을 따라 경화시킴으로써, 층(147)을 형성할 수 있다. 층(147)의 형성 후에, 구조체(191)와 구조체(193)를 분리한다(도 30의 (B) 참조). 또한, 충전재(195)를 충전하기 전에 오목부(192) 및 오목부(194)의 표면에 박리제를 도포하면, 구조체(191) 및 구조체(193)와, 층(147)의 분리를 용이하게 할 수 있어 바람직하다.

또한, 스페이서(165), 스페이서(165a), 및 스페이서(165b)와, 층(147)의 재료가 다른 경우, 굴절률이나 투과율 등의 차이에 기인하여 상기 스페이서와 층(147)의 경계 부분 근방에서 광학적인 왜곡이 발생되어, 표시 장치(100)의 표시 품위가 저하되는 경우가 있다. 따라서, 상기 스페이서는 표시 영역(131)과 중첩되지 않도록 배치하는 것이 바람직하다.

그러므로, 스페이서(165), 스페이서(165a), 및 스페이서(165b)에 층(147)과 같은 굴절률이나 투과율 등을 갖는 재료를 사용하는 것이 바람직하다. 층(147)과 같은 굴절률이나 투과율 등을 갖는 재료를 사용하여 스페이서(165), 스페이서(165a), 및 스페이서(165b)를 형성함으로써, 경계를 시인할 수 없을 정도로 서로 접합할 수 있다. 따라서, 표시 장치(100)의 표시 품위를 양호하게 할 수 있다.

또한, 스페이서(165), 스페이서(165a), 및 스페이서(165b)에 층(147)과 조성이 같은 재료를 사용함으로써, 상기 스페이서와 층(147)의 접합 상태를 양호하게 할 수 있다. 따라서, 접합 경계면으로부터 불순물이 침입하는 것을 방지하여, 표시 장치(100)의 신뢰성을 양호하게 할 수 있다.

예를 들어, 스페이서(165), 스페이서(165a), 및 스페이서(165b)에, 충전재(195)와 같은 충전재를 사용함으로써, 층(147)과 조성이 같은 스페이서를 형성할 수 있다. 스페이서(165), 스페이서(165a), 및 스페이서(165b)와 조성이 같은 재료를 층(147)에 사용함으로써, 양쪽의 굴절률이나 투과율 등을 같게 할 수 있다. 본 실시형태에 예시된 제작 방법에 의하여 실질적으로 이음매가 없는 층(147)을 형성할 수 있다.

(실시형태 4)

본 실시형태에서는, 상기 실시형태에서 설명한 제작 방법과 다른 표시 장치(100)의 제작 방법의 예에 대하여 도 31~도 38을 사용하여 설명하기로 한다.

<표시 장치의 제작 방법의 예>

본 실시형태에서는, 내측에 오목부(502)를 갖는 구조체(501)를 사용하여 표시 장치(100)를 제작하는 방법에 대하여 설명하기로 한다.

구조체(501)에는 예를 들어 금형 등을 사용할 수 있다. 다만, 구조체(501)에 사용하는 재료는 금속에 한정되지 않는다. 구조체(501)로서, 유리, 세라믹스, 유기 수지, 목재 등의 재료를 사용하여도 좋다.

도 31의 (A)는 구조체(501)의 사시도이다. 또한, 도 31의 (B)는 도 31의 (A) 중 일점 쇄선 X1-X2 부분의 단면도이다. 또한, 도 31의 (C)는 도 31의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도이다. 오목부(502)의 깊이 d1은 두께 t1 또는 두께 t2, 및 두께 t3을 합친 깊이와 같은 깊이가 바람직하다. 예를 들어, 두께 t3이 70μm이고 두께 t1이 100μm인 경우, 깊이 d1을 170μm 이상으로 하는 것이 바람직하다.

먼저, 오목부(502)에 충전재(195a)를 넣는다. 그 후에, 충전재(195a)를 경화시켜 층(511)을 제작한다(도 32의 (A) 참조). 사용하는 충전재(195a)의 충전량은 제작하는 층(511)의 두께 t1에 따라 결정하면 좋다(도 32의 (B) 및 (C) 참조).

다음에, 층(511) 위에 표시 장치(100)를 배치한다(도 33 참조). 이 때, 표시 장치(100)와 층(511) 사이에 기포가 생기지 않도록 주의한다. 도 34의 (A)는 층(511) 위에 표시 장치(100)를 배치한 상태를 도시한 사시도이다. 또한, 도 34의 (B)는 도 34의 (A) 중 일점 쇄선 X1-X2 부분의 단면도이다. 또한, 도 34의 (C)는 도 34의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도이다. 도 34에서는, 층(511)과 표시 장치(100)의 기판(111)이 서로 마주보도록 층(511) 위에 표시 장치(100)를 배치하는 예를 도시하였으나, 기판(121)과 층(511)이 마주보도록 표시 장치(100)를 배치하여도 좋다.

다음에, 층(511)을 표시 장치(100)와 함께 구조체(501)로부터 분리한다(도 35의 (A) 참조). 또한, 도 35의 (B)는, 도 35의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도이며, 층(511) 위에 제공된 표시 장치(100)이다.

다음에, 오목부(502)에 충전재(195b)를 넣는다(도 36 참조). 이어서, 표시 장치(100)를 층(511)과 함께 반전시켜, 표시 장치(100)의 기판(121)이 충전재(195b)와 마주보도록, 표시 장치(100)를 충전재(195b) 위에 배치한다. 이 때, 표시 장치(100)와 충전재(195b) 사이에 기포가 생기지 않도록 주의한다. 또한, 앞의 공정에서, 기판(121)과 층(511)이 마주보는 경우에는, 기판(111)이 충전재(195b)와 마주보도록 표시 장치(100)를 오목부(502) 내의 충전재(195b) 위에 배치한다.

도 37의 (A)는 오목부(502) 내의 충전재(195b) 위에 표시 장치(100)를 배치한 상태를 도시한 사시도이다. 또한, 도 37의 (B)는 도 37의 (A) 중 일점 쇄선 X1-X2 부분의 단면도이다. 또한, 도 37의 (C)는 도 37의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도이다. 또한, 두께 t2는 충전재(195b)의 충전량에 따라 결정된다(도 38의 (B) 참조). 또한, 충전재(195b)의 충전량은 적어도 기판(111) 및 기판(121)의 단부가 덮이도록 결정하면 좋다.

그 후에 충전재(195b)를 경화시킨다. 경화된 충전재(195b)는 층(511)과 접합하여 이음매가 없는 구조가 되어, 층(147)이 형성된다. 층(147)의 형성 후, 층(147) 및 표시 장치(100)를 구조체(501)로부터 꺼낸다(도 38의 (A) 참조). 도 38의 (B)는 도 38의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도이다.

충전재(195a)와 충전재(195b)에는 충전재(195)와 같은 재료를 사용할 수 있다. 또한, 충전재(195a)와 충전재(195b)에는 다른 재료를 사용하여도 좋다. 다만, 충전재(195a)와 충전재(195b)에 같은 재료를 사용함으로써, 경화 후의 접합을 양호한 것으로 할 수 있다. 본 실시형태에 예시된 제작 방법에 의하여, 실질적으로 이음매가 없는 층(147)을 형성할 수 있다.

이로써, 표시 장치(100)를 층(147)으로 덮을 수 있다. 표시 장치(100)를 층(147)으로 덮음으로써 굴곡과 신장이 반복되어도 파손되기 어려운 표시 장치를 구현할 수 있다. 또한, 적어도 기판(111) 및 기판(121)의 단부를 층(147)으로 덮음으로써, 상기 단부로부터 수분 등 불순물이 침입하는 것을 방지하여 신뢰성 및 표시 품위가 양호한 표시 장치(100)를 구현할 수 있다. 또한, 표시 장치(100)를 덮는 층(147)을 이음매가 없는 구조로 함으로써 표시 장치(100)의 신뢰성을 더 높일 수 있다.

본 실시형태에 기재되는 제작 방법에 의하여, 실시형태 2에 기재되는 제작 방법과 비교하여 적은 재료로 층(147)을 형성할 수 있다. 또한, 실시형태 2에 기재되는 제작 방법과 비교하여, 사용하는 구조체의 개수를 줄일 수 있다. 또한, 본 실시형태에 기재되는 제작 방법은, 층(147)의 두께를 얇게 하는 경우 등에 특히 유효하다. 예를 들어, 두께 t1 또는 두께 t2를 1mm 이하, 바람직하게는 500μm 이하로 하는 경우에 특히 유효하다. 본 실시형태에 기재되는 제작 방법에 의하여, 층(147)을 형성하기 위한 재료를 저감할 수 있다. 본 발명의 일 형태의 제작 방법에 의하여, 표시 장치의 생산성을 높일 수 있다. 또한, 상기 표시 장치를 사용한 반도체 장치의 생산성을 높일 수 있다.

(실시형태 5)

본 실시형태에서는, 상기 실시형태에서 설명한 제작 방법과 다른, 층(147)으로 덮인 표시 장치(100)의 제작 방법의 예에 대하여 도 39~도 44를 사용하여 설명하기로 한다.

<표시 장치의 제작 방법의 예>

본 실시형태에서는, 내측에 오목부(552)를 갖는 구조체(551)를 사용하여, 층(147)으로 덮인 표시 장치(100)를 제작하는 방법에 대하여 설명하기로 한다.

구조체(551)에는 예를 들어 금형 등을 사용할 수 있다. 다만, 구조체(551)에 사용하는 재료는 금속에 한정되지 않는다. 구조체(551)로서, 유리, 세라믹스, 유기 수지, 목재 등의 재료를 사용하여도 좋다.

도 39의 (A)는 구조체(551)의 사시도이다. 또한, 도 39의 (B)는 도 39의 (A) 중 일점 쇄선 X3-X4 부분의 단면도이다. 또한, 도 39의 (C)는 도 39의 (A) 중 일점 쇄선 Y3-Y4 부분의 단면도이다. 오목부(552)의 깊이 d2는 두께 t 이상이 바람직하다. 예를 들어, 두께 t3이 70μm이고 두께 t1 및 두께 t2가 100μm인 경우, 깊이 d2를 270μm 이상으로 하는 것이 바람직하다.

먼저, 오목부(552)에 충전재(195a)를 넣는다. 그 후에, 충전재(195a)를 경화시켜 층(511)을 제작한다(도 40의 (A) 참조). 사용하는 충전재(195a)의 충전량은 제작하는 층(511)의 두께 t1에 따라 결정하면 좋다(도 40의 (B) 및 (C) 참조).

다음에, 오목부(552) 내의 층(511) 위에 표시 장치(100)를 배치한다(도 41 참조). 이 때, 표시 장치(100)와 층(511) 사이에 기포가 생기지 않도록 주의한다. 도 42의 (A)는 층(511) 위에 표시 장치(100)를 배치한 상태를 도시한 사시도이다. 또한, 도 42의 (B)는 도 42의 (A) 중 일점 쇄선 X3-X4 부분의 단면도이다. 또한, 도 42의 (C)는 도 42의 (A) 중 일점 쇄선 Y3-Y4 부분의 단면도이다. 도 42에서는, 표시 장치(100)의 기판(111)과 층(511)이 서로 마주보도록 층(511) 위에 표시 장치(100)를 배치하는 예를 도시하였으나, 기판(121)과 층(511)이 마주보도록 표시 장치(100)를 배치하여도 좋다.

다음에, 오목부(552)에 충전재(195b)를 넣어, 충전재(195b)로 표시 장치(100)를 덮는다. 도 43의 (A)는 오목부(552)에 충전재(195b)를 넣은 상태의 사시도이다. 또한, 도 43의 (B)는 도 43의 (A) 중 일점 쇄선 X3-X4 부분의 단면도이다. 또한, 도 43의 (C)는 도 43의 (A) 중 일점 쇄선 Y3-Y4 부분의 단면도이다. 또한, 두께 t2는 충전재(195b)의 충전량에 따라 결정된다(도 44의 (B) 참조). 또한, 충전재(195b)의 충전량은 적어도 기판(111) 및 기판(121)의 단부가 덮이도록 결정하면 좋다.

그 후에 충전재(195b)를 경화시킨다. 경화된 충전재(195b)는 층(511)과 접합하여 이음매가 없는 구조가 되어, 층(147)이 형성된다. 층(147)의 형성 후, 층(147) 및 표시 장치(100)를 구조체(551)로부터 꺼낸다(도 44의 (A) 참조). 도 44의 (B)는 도 44의 (A) 중 일점 쇄선 Y3-Y4 부분의 단면도이다.

상기 실시형태에서 설명한 바와 같이, 충전재(195a)와 충전재(195b)에는 충전재(195)와 같은 재료를 사용할 수 있다. 또한, 충전재(195a)와 충전재(195b)에는 다른 재료를 사용하여도 좋다. 다만, 충전재(195a)와 충전재(195b)에 같은 재료를 사용함으로써, 경화 후의 접합을 양호한 것으로 할 수 있다. 본 실시형태에 예시된 제작 방법에 의하여, 실질적으로 이음매가 없는 층(147)을 형성할 수 있다.

이로써, 표시 장치(100)를 층(147)으로 덮을 수 있다. 표시 장치(100)를 층(147)으로 덮음으로써 굴곡과 신장이 반복되어도 파손되기 어려운 표시 장치를 구현할 수 있다. 또한, 표시 장치(100)를 덮는 층(147)은 이음매가 없는 구조이기 때문에, 적어도 기판(111) 및 기판(121)의 단부를 층(147)으로 덮음으로써, 상기 단부로부터 수분 등 불순물이 침입하는 것을 방지하여, 신뢰성 및 표시 품위가 양호한 표시 장치(100)를 구현할 수 있다. 또한, 표시 장치(100)를 덮는 층(147)을 이음매가 없는 구조로 함으로써 표시 장치(100)의 신뢰성을 더 높일 수 있다.

본 실시형태에 기재되는 제작 방법에 의하여, 실시형태 2에 기재되는 제작 방법과 비교하여 적은 재료로 층(147)을 형성할 수 있다. 또한, 실시형태 2에 기재되는 제작 방법과 비교하여, 사용하는 구조체의 개수를 줄일 수 있다. 또한, 본 실시형태에 기재되는 제작 방법은, 층(147)의 두께를 얇게 하는 경우 등에 특히 유효하다. 예를 들어, 두께 t1 또는 두께 t2를 1mm 이하, 바람직하게는 500μm 이하로 하는 경우에 특히 유효하다. 본 실시형태에 기재되는 제작 방법에 의하여, 층(147)을 형성하기 위한 재료를 저감할 수 있다. 본 발명의 일 형태에 의하여, 표시 장치의 생산성을 높일 수 있다. 또한, 상기 표시 장치를 사용한 반도체 장치의 생산성을 높일 수 있다.

(실시형태 6)

본 실시형태에서는, 상기 실시형태에 기재되는 트랜지스터 대신에 사용할 수 있는 트랜지스터의 구성예에 대하여 도 45~도 49를 사용하여 설명하기로 한다.

[보텀 게이트형 트랜지스터]

도 45의 (A1)에 예시된 트랜지스터(410)는, 보텀 게이트형 트랜지스터의 일종인 채널 보호형 트랜지스터이다. 트랜지스터(410)는 절연층(109) 위에 게이트 전극으로서 기능할 수 있는 전극(246)을 갖는다. 또한, 전극(246) 위에 절연층(116)을 개재하여 반도체층(242)을 갖는다. 전극(246)은 게이트 전극(206)과 같은 재료 및 방법으로 형성할 수 있다.

또한, 트랜지스터(410)는, 반도체층(242)의 채널 형성 영역 위에 채널 보호층으로서 기능할 수 있는 절연층(209)을 갖는다. 절연층(209)은 절연층(116)과 같은 재료 및 방법으로 형성할 수 있다. 전극(244)의 일부 및 전극(245)의 일부는, 절연층(209) 위에 형성된다.

채널 형성 영역 위에 절연층(209)을 제공함으로써, 전극(244) 및 전극(245)의 형성 시에 생기는 반도체층(242)의 노출을 방지할 수 있다. 따라서, 전극(244) 및 전극(249)의 형성 시에 반도체층(242)의 박막화를 방지할 수 있다. 본 발명의 일 형태에 의하여, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.

도 45의 (A2)에 도시된 트랜지스터(411)는, 절연층(119) 위에 백 게이트 전극으로서 기능할 수 있는 전극(213)을 갖는 점이 트랜지스터(410)와 다르다. 전극(213)은 게이트 전극(206)과 같은 재료 및 방법으로 형성할 수 있다.

일반적으로, 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극으로 반도체층의 채널 형성 영역을 끼우도록 배치된다. 따라서, 백 게이트 전극은 게이트 전극과 마찬가지로 기능시킬 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고, GND 전위나 임의의 전위로 하여도 좋다. 또한, 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않으며 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.

전극(246) 및 전극(213)은 양쪽 모두 게이트 전극으로서 기능할 수 있다. 따라서, 절연층(116), 절연층(209), 및 절연층(119)은 게이트 절연층으로서 기능할 수 있다.

또한, 전극(246) 또는 전극(213) 중 한쪽을 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 하는 경우가 있다. 예를 들어, 트랜지스터(411)에서 전극(213)을 "게이트 전극"이라고 하는 경우, 전극(246)을 "백 게이트 전극"이라고 하는 경우가 있다. 또한, 전극(213)을 "게이트 전극"으로서 사용하는 경우, 트랜지스터(411)를 톱 게이트형 트랜지스터의 일종이라고 생각할 수 있다. 또한, 전극(246) 및 전극(213) 중 어느 한쪽을 "제 1 게이트 전극"이라고 하고, 다른 쪽을 "제 2 게이트 전극"이라고 하는 경우가 있다.

반도체층(242)을 끼우도록 전극(246) 및 전극(213)을 제공함으로써, 또한 전극(246) 및 전극(213)을 같은 전위로 함으로써, 반도체층(242)에서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터(411)의 온 전류가 크게 됨과 함께, 전계 효과 이동도가 높게 된다.

따라서, 트랜지스터(411)는 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(411)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 의하여, 집적도가 높은 반도체 장치를 구현할 수 있다.

또한, 게이트 전극과 백 게이트 전극은 도전층으로 형성되므로 트랜지스터의 외부에서 발생되는 전계가, 채널이 형성되는 반도체층에 작용되지 않도록 하는 기능(특히, 정전기 등에 대한 전계 차폐 기능)을 갖는다. 또한, 백 게이트 전극을 반도체층보다 크게 형성하고, 백 게이트 전극으로 반도체층을 덮음으로써, 전계 차폐 기능을 높일 수 있다.

또한, 전극(246) 및 전극(213)은 각각 외부로부터의 전계를 차폐하는 기능을 갖기 때문에, 절연층(109) 측 또는 전극(213) 상방에 발생되는 하전 입자 등의 전하가 반도체층(242)의 채널 형성 영역에 영향을 미치지 않는다. 이 결과, 스트레스 시험(예를 들어, 게이트에 음의 전하를 인가하는 -GBT(Gate Bias-Temperature) 스트레스 시험)에 의한 열화가 억제됨과 함께, 다른 드레인 전압에서의 온 전류의 상승 전압의 변동을 억제할 수 있다. 또한, 이 효과는 전극(246) 및 전극(213)이 같은 전위 또는 다른 전위인 경우에 발생된다.

또한, BT 스트레스 시험은 가속 시험의 일종이며, 오랫동안 사용함으로써 일어나는 트랜지스터의 특성 변화(즉, 시간 경과에 따른 변화)를 단시간에 평가할 수 있다. 특히, BT 스트레스 시험 전후의 트랜지스터의 문턱 전압의 변동량은, 신뢰성을 확인하기 위한 중요한 지표가 된다. BT 스트레스 시험 전후에서, 문턱 전압의 변동량이 적을수록, 신뢰성이 높은 트랜지스터라고 할 수 있다.

또한, 전극(246) 및 전극(213)을 갖고, 또한 전극(246) 및 전극(213)을 같은 전위로 함으로써, 문턱 전압의 변동량이 저감된다. 이로써, 복수의 트랜지스터에서의 전기 특성의 편차도 동시에 저감된다.

또한, 백 게이트 전극을 갖는 트랜지스터는, 게이트에 양의 전하를 인가하는 ＋GBT 스트레스 시험 전후의 문턱 전압의 변동도 백 게이트 전극을 갖지 않는 트랜지스터보다 작다.

또한, 백 게이트 전극을 차광성을 갖는 도전막으로 형성함으로써, 백 게이트 전극 측에서 반도체층에 광이 입사하는 것을 방지할 수 있다. 따라서, 반도체층의 광 열화가 방지됨으로써, 트랜지스터의 문턱 전압이 변동되는 등의 전기 특성의 열화를 방지할 수 있다.

본 발명의 일 형태에 의하여, 신뢰성이 양호한 트랜지스터를 구현할 수 있다. 또한, 신뢰성이 양호한 반도체 장치를 구현할 수 있다.

도 45의 (B1)에 예시된 트랜지스터(420)는, 보텀 게이트형 트랜지스터의 하나인 채널 보호형 트랜지스터이다. 트랜지스터(420)는, 트랜지스터(410)와 거의 같은 구조를 갖지만 절연층(209)이 반도체층(242)을 덮는 점이 다르다. 또한, 반도체층(242)과 중첩되는 절연층(209)의 일부를 선택적으로 제거하여 형성한 개구부에서, 반도체층(242)과 전극(244)이 전기적으로 접속된다. 또한, 반도체층(242)과 중첩되는 절연층(209)의 일부를 선택적으로 제거하여 형성한 개구부에서, 반도체층(242)과 전극(245)이 전기적으로 접속된다. 절연층(209) 중 채널 형성 영역과 중첩되는 영역은, 채널 보호층으로서 기능할 수 있다.

도 45의 (B2)에 도시된 트랜지스터(421)는, 절연층(119) 위에 백 게이트 전극으로서 기능할 수 있는 전극(213)을 갖는 점이 트랜지스터(420)와 다르다.

절연층(209)을 제공함으로써, 전극(244) 및 전극(245)의 형성 시에 생기는 반도체층(242)의 노출을 방지할 수 있다. 따라서, 전극(244) 및 전극(245)의 형성 시에 반도체층(242)의 박막화를 방지할 수 있다.

또한, 트랜지스터(420) 및 트랜지스터(421)는 트랜지스터(410) 및 트랜지스터(411)보다, 전극(244)과 전극(246) 사이의 거리와, 전극(245)과 전극(246) 사이의 거리가 길어진다. 따라서, 전극(244)과 전극(246) 사이에 생기는 기생 용량을 작게 할 수 있다. 또한, 전극(245)과 전극(246) 사이에 생기는 기생 용량을 작게 할 수 있다. 본 발명의 일 형태에 의하여, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.

[톱 게이트형 트랜지스터]

도 46의 (A1)에 예시된 트랜지스터(430)는, 톱 게이트형 트랜지스터의 일종이다. 트랜지스터(430)는 절연층(109) 위에 반도체층(242)을 갖고, 반도체층(242) 및 절연층(109) 위에, 반도체층(242)의 일부에 접하는 전극(244) 및 반도체층(242)의 일부에 접하는 전극(245)을 갖고, 반도체층(242), 전극(244), 및 전극(245) 위에 절연층(116)을 갖고, 절연층(116) 위에 전극(246)을 갖는다.

트랜지스터(430)는 전극(246)과 전극(244), 전극(246)과 전극(245)이 중첩되지 않기 때문에, 전극(246)과 전극(244) 사이에 생기는 기생 용량, 및 전극(246)과 전극(245) 사이에 생기는 기생 용량을 작게 할 수 있다. 또한, 전극(246)을 형성한 후에, 전극(246)을 마스크로서 사용하여 불순물 원소(255)를 반도체층(242)에 도입함으로써, 반도체층(242) 내에 자기 정합(셀프얼라인먼트)적으로 불순물 영역을 형성할 수 있다(도 46의 (A3) 참조). 본 발명의 일 형태에 의하여, 전기 특성이 양호한 트랜지스터를 구현할 수 있다.

또한, 불순물 원소(255)는, 이온 주입 장치, 이온 도핑 장치 또는 플라즈마 처리 장치를 사용하여 도입할 수 있다.

불순물 원소(255)로서는, 예를 들어 제 13 족 원소 또는 제 15 족 원소 중 적어도 1종류의 원소를 사용할 수 있다. 또한, 반도체층(242)에 산화물 반도체를 사용하는 경우에는, 불순물 원소(255)로서, 희가스, 수소, 및 질소 중 적어도 1종류의 원소를 사용하는 것도 가능하다.

도 46의 (A2)에 도시된 트랜지스터(431)는 전극(213) 및 절연층(217)을 갖는 점이 트랜지스터(430)와 다르다. 트랜지스터(431)는 절연층(109) 위에 형성된 전극(213)을 갖고, 전극(213) 위에 형성된 절연층(217)을 갖는다. 상술한 바와 같이, 전극(213)은 백 게이트 전극으로서 기능할 수 있다. 따라서, 절연층(217)은 게이트 절연층으로서 기능할 수 있다. 절연층(217)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.

트랜지스터(431)는, 트랜지스터(411)와 마찬가지로 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(431)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 의하여, 집적도가 높은 반도체 장치를 구현할 수 있다.

도 46의 (B1)에 예시된 트랜지스터(440)는, 톱 게이트형 트랜지스터 중 하나이다. 트랜지스터(440)는 전극(244) 및 전극(245)을 형성한 후에 반도체층(242)을 형성하는 점이 트랜지스터(430)와 다르다. 또한, 도 46의 (B2)에 예시된 트랜지스터(441)는 전극(213) 및 절연층(217)을 갖는 점이 트랜지스터(440)와 다르다. 트랜지스터(440) 및 트랜지스터(441)에서, 반도체층(242)의 일부는 전극(244) 위에 형성되고, 반도체층(242)의 다른 일부는 전극(245) 위에 형성된다.

트랜지스터(441)는, 트랜지스터(411)와 마찬가지로 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(441)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 의하여, 집적도가 높은 반도체 장치를 구현할 수 있다.

트랜지스터(440) 및 트랜지스터(441)도, 전극(246)을 형성한 후에 전극(246)을 마스크로서 사용하여 불순물 원소(255)를 반도체층(242)에 도입함으로써, 반도체층(242) 내에 자기 정합적으로 불순물 영역을 형성할 수 있다. 본 발명의 일 형태에 의하여, 전기 특성이 양호한 트랜지스터를 구현할 수 있다. 또한, 본 발명의 일 형태에 의하여, 집적도가 높은 반도체 장치를 구현할 수 있다.

[s-channel형 트랜지스터]

도 47에는 반도체층(242)으로서 산화물 반도체를 사용한 트랜지스터 구조의 일례를 도시하였다. 도 47에 예시된 트랜지스터(450)는, 반도체층(242a) 위에 반도체층(242b)이 형성되고, 반도체층(242b)의 상면, 반도체층(242b)의 측면, 및 반도체층(242a)의 측면이 반도체층(242c)으로 덮인 구조를 갖는다. 도 47의 (A)는 트랜지스터(450)의 상면도이다. 도 47의 (B)는 도 47의 (A) 중 일점 쇄선 X1-X2 부분의 단면도(채널 길이 방향의 단면도)이다. 도 47의 (C)는 도 47의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도(채널 폭 방향의 단면도)이다.

반도체층(242a), 반도체층(242b), 및 반도체층(242c)은 In 및 Ga의 한쪽, 또는 양쪽을 포함하는 재료로 형성된다. 대표적으로는, In-Ga 산화물(In과 Ga을 포함한 산화물), In-Zn 산화물(In과 Zn을 포함한 산화물), In-M-Zn 산화물(In과 원소 M과 Zn을 포함한 산화물이고, 원소 M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd 또는 Hf 중에서 선택된 1종류 이상의 원소이며 In보다 산소와의 결합력이 강한 금속 원소임)이 있다.

반도체층(242a) 및 반도체층(242c)은 반도체층(242b)을 구성하는 금속 원소 중 1종류 이상의 같은 금속 원소를 포함하는 재료에 의하여 형성되는 것이 바람직하다. 이러한 재료를 사용하면, 반도체층(242a)과 반도체층(242b)의 계면, 및 반도체층(242c)과 반도체층(242b)의 계면에 계면 준위가 발생되기 어렵게 할 수 있다. 따라서, 계면에서의 캐리어의 산란이나 포획이 일어나기 어려워, 트랜지스터의 전계 효과 이동도를 향상시킬 수 있다. 또한, 트랜지스터의 문턱 전압의 편차를 저감할 수 있다. 따라서, 양호한 전기 특성을 갖는 반도체 장치를 구현할 수 있다.

반도체층(242a) 및 반도체층(242c)의 두께는, 3nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하로 한다. 또한, 반도체층(242b)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하로 한다.

또한, 반도체층(242b)이 In-M-Zn 산화물이고 반도체층(242a) 및 반도체층(242c)도 In-M-Zn 산화물일 때, 반도체층(242a) 및 반도체층(242c)을 In:M:Zn=x₁:y₁:z₁[원자수비], 반도체층(242b)을 In:M:Zn=x₂:y₂:z₂[원자수비]로 하면, y₁/x₁이 y₂/x₂보다 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 바람직하게는 y₁/x₁이 y₂/x₂보다 1.5배 이상 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 더 바람직하게는 y₁/x₁이 y₂/x₂보다 2배 이상 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 더 바람직하게는 y₁/x₁이 y₂/x₂보다 3배 이상 크게 되도록 반도체층(242a), 반도체층(242c), 및 반도체층(242b)을 선택한다. 이 때, 반도체층(242b)에서 y₁이 x₁ 이상이면 트랜지스터에 안정된 전기 특성을 부여할 수 있기 때문에 바람직하다. 다만, y₁이 x₁의 3배 이상이 되면 트랜지스터의 전계 효과 이동도가 저하되기 때문에 y₁은 x₁의 3배 미만이 되는 것이 바람직하다. 반도체층(242a) 및 반도체층(242c)을 상기 구성으로 함으로써, 반도체층(242a) 및 반도체층(242c)을 반도체층(242b)보다 산소 결손이 형성되기 어려운 층으로 할 수 있다.

또한, 반도체층(242a) 및 반도체층(242c)이 In-M-Zn 산화물일 때, Zn 및 O를 제외한 In과 원소 M의 함유율은, 바람직하게는 In이 50atomic％ 미만, 원소 M이 50atomic％ 이상, 더 바람직하게는 In이 25atomic％ 미만, 원소 M이 75atomic％ 이상으로 한다. 또한, 반도체층(242b)이 In-M-Zn 산화물일 때, Zn 및 O를 제외한 In과 원소 M의 함유율은, 바람직하게는 In이 25atomic％ 이상, 원소 M이 75atomic％ 미만, 더 바람직하게는 In이 34atomic％ 이상, 원소 M이 66atomic％ 미만으로 한다.

예를 들어, In 또는 Ga을 포함하는 반도체층(242a) 및 In 또는 Ga을 포함하는 반도체층(242c)으로서는, In:Ga:Zn=1:3:2, 1:3:4, 1:3:6, 1:6:4, 또는 1:9:6 등의 원자수비의 타깃을 사용하여 형성한 In-Ga-Zn 산화물이나, In:Ga=1:9 등의 원자수비의 타깃을 사용하여 형성한 In-Ga 산화물이나, 산화 갈륨 등을 사용할 수 있다. 또한, 반도체층(242b)으로서, In:Ga:Zn=3:1:2, 1:1:1, 5:5:6, 또는 4:2:4.1 등의 원자수비의 타깃을 사용하여 형성한 In-Ga-Zn 산화물을 사용할 수 있다. 또한, 반도체층(242a), 반도체층(242b), 및 반도체층(242c)의 원자수비는 각각 상기 원자수비의 ±20%의 오차 변동을 포함한다.

반도체층(242b)을 사용한 트랜지스터에 안정된 전기 특성을 부여하기 위해서는, 반도체층(242b) 내의 불순물 및 산소 결손을 저감하여 고순도 진성화하여, 반도체층(242b)을 진성 또는 실질적으로 진성이라고 간주할 수 있는 산화물 반도체층으로 하는 것이 바람직하다. 또한, 적어도 반도체층(242b) 내의 채널 형성 영역이 진성 또는 실질적으로 진성이라고 간주할 수 있는 반도체층으로 하는 것이 바람직하다.

또한, 실질적으로 진성이라고 간주할 수 있는 산화물 반도체층이란, 산화물 반도체층 내의 캐리어 밀도가 1×10¹⁷/cm³ 미만, 1×10¹⁵/cm³ 미만, 또는 1×10¹³/cm³ 미만인 산화물 반도체층을 말한다.

[산화물 반도체의 에너지 밴드 구조]

여기서, 반도체층(242a), 반도체층(242b), 및 반도체층(242c)의 적층에 의하여 구성되는 반도체층(242)의 기능 및 그 효과에 대하여 도 50의 에너지 밴드 구조도를 사용하여 설명하기로 한다. 도 50은 도 47의 (B) 중 일점 쇄선 D1-D2 부분의 에너지 밴드 구조도이다. 도 50은 트랜지스터(450)의 채널 형성 영역의 에너지 밴드 구조를 도시한 것이다.

도 50 중의 Ec(382), Ec(383a), Ec(383b), Ec(383c), 및 Ec(386)는 각각 절연층(109), 반도체층(242a), 반도체층(242b), 반도체층(242c), 및 절연층(116)의 전도대 하단의 에너지를 나타낸 것이다.

여기서, 진공 준위와 전도대 하단의 에너지 차이("전자 친화력"이라고도 함)는 진공 준위와 가전자대 상단의 에너지 차이(이온화 퍼텐셜이라고도 함)로부터 에너지 갭을 뺀 값이다. 또한, 에너지 갭은 분광 엘립소미터(HORIBA JOBIN YVON사제 UT-300)를 사용하여 측정할 수 있다. 또한, 진공 준위와 가전자대 상단의 에너지 차이는 자외선 광전자 분광 분석(UPS: Ultraviolet Photoelectron Spectroscopy) 장치(PHI사제 VersaProbe)를 사용하여 측정할 수 있다.

또한, 원자수비가 In:Ga:Zn=1:3:2인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.5eV, 전자 친화력은 약 4.5eV이다. 또한, 원자수비가 In:Ga:Zn=1:3:4인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.4eV, 전자 친화력은 약 4.5eV이다. 또한, 원자수비가 In:Ga:Zn=1:3:6인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.3eV, 전자 친화력은 약 4.5eV이다. 또한, 원자수비가 In:Ga:Zn=1:6:2인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.9eV, 전자 친화력은 약 4.3eV이다. 또한, 원자수비가 In:Ga:Zn=1:6:8인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.5eV, 전자 친화력은 약 4.4eV이다. 또한, 원자수비가 In:Ga:Zn=1:6:10인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.5eV, 전자 친화력은 약 4.5eV이다. 또한, 원자수비가 In:Ga:Zn=1:1:1인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 3.2eV, 전자 친화력은 약 4.7eV이다. 또한, 원자수비가 In:Ga:Zn=3:1:2인 타깃을 사용하여 형성한 In-Ga-Zn 산화물의 에너지 갭은 약 2.8eV, 전자 친화력은 약 5.0eV이다.

절연층(109)과 절연층(116)은 절연물이기 때문에, Ec(382)와 Ec(386)는 Ec(383a), Ec(383b), 및 Ec(383c)보다 진공 준위에 가깝다(전자 친화력이 작다).

또한, Ec(383a)는 Ec(383b)보다 진공 준위에 가깝다. 구체적으로는, Ec(383a)는 Ec(383b) 보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상 또는 0.15eV 이상, 또한 2eV 이하, 1eV 이하, 0.5eV 이하 또는 0.4eV 이하 진공 준위에 가까운 것이 바람직하다.

또한, Ec(383c)는 Ec(383b)보다 진공 준위에 가깝다. 구체적으로는, Ec(383c)는 Ec(383b)보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상 또는 0.15eV 이상, 또한 2eV 이하, 1eV 이하, 0.5eV 이하 또는 0.4eV 이하 진공 준위에 가까운 것이 바람직하다.

또한, 반도체층(242a)과 반도체층(242b)의 계면 근방, 및 반도체층(242b)과 반도체층(242c)의 계면 근방에서는, 혼합 영역이 형성되기 때문에, 전도대 하단의 에너지는 연속적으로 변화된다. 즉, 이들 계면에서 준위는 존재하지 않거나 거의 없다.

따라서, 상기 에너지 밴드 구조를 갖는 적층 구조에 있어서, 전자는 반도체층(242b)을 주로 이동한다. 그러므로, 반도체층(242a)과 절연층(109)의 계면, 또는 반도체층(242c)과 절연층(116)의 계면에 준위가 존재하더라도, 상기 준위는 전자의 이동에 거의 영향을 미치지 않는다. 또한, 반도체층(242a)과 반도체층(242b)의 계면, 및 반도체층(242c)과 반도체층(242b)의 계면에 준위가 존재하지 않거나 거의 없기 때문에, 상기 영역에서 전자의 이동을 저해하는 일도 없다. 따라서, 상기 산화물 반도체의 적층 구조를 갖는 트랜지스터(450)는 높은 전계 효과 이동도를 구현할 수 있다.

또한, 도 50에 도시된 바와 같이, 반도체층(242a)과 절연층(109)의 계면 및 반도체층(242c)과 절연층(116)의 계면 근방에는 불순물이나 결함에 기인한 트랩 준위(390)가 형성될 수 있지만, 반도체층(242a) 및 반도체층(242c)이 있으므로 반도체층(242b)과 상기 트랩 준위를 멀리할 수 있다.

특히, 본 실시형태에 예시되는 트랜지스터(450)는, 반도체층(242b)의 상면과 측면이 반도체층(242c)에 접하고, 반도체층(242b)의 하면이 반도체층(242a)에 접하도록 형성되어 있다. 이와 같이, 반도체층(242b)을 반도체층(242a)과 반도체층(242c)으로 덮는 구성으로 함으로써, 상기 트랩 준위의 영향을 더 저감할 수 있다.

다만, Ec(383a)와 Ec(383b)의 에너지 차이 또는 Ec(383c)와 Ec(383b)의 에너지 차이가 작은 경우, 반도체층(242b)의 전자가 상기 에너지 차이를 넘어 트랩 준위에 도달하는 경우가 있다. 트랩 준위에 전자가 포획됨으로써, 절연층의 계면에 음의 고정 전하가 생겨, 트랜지스터의 문턱 전압은 양의 방향으로 변동된다.

따라서, Ec(383a)와 Ec(383b)의 에너지 차이 및 Ec(383c)와 Ec(383b)의 에너지 차이를 0.1eV 이상, 바람직하게는 0.15eV 이상으로 하면, 트랜지스터의 문턱 전압의 변동이 저감되어, 트랜지스터의 전기 특성을 양호하게 할 수 있기 때문에 바람직하다.

또한, 반도체층(242a) 및 반도체층(242c)의 밴드 갭은, 반도체층(242b)의 밴드 갭보다 넓은 것이 바람직하다.

본 발명의 일 형태에 의하여, 전기 특성의 편차가 적은 트랜지스터를 구현할 수 있다. 따라서, 전기 특성의 편차가 적은 반도체 장치를 구현할 수 있다. 본 발명의 일 형태에 의하여, 신뢰성이 양호한 트랜지스터를 구현할 수 있다. 따라서, 신뢰성이 양호한 반도체 장치를 구현할 수 있다.

또한, 산화물 반도체의 밴드 갭은 2eV 이상이므로, 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터는 오프 전류를 매우 작게 할 수 있다. 구체적으로는, 실온 하에서 채널 폭 1μm당 오프 전류를 1×10^-20A 미만, 바람직하게는 1×10^-22A 미만, 더 바람직하게는 1×10^-24A 미만으로 할 수 있다. 즉, 온/오프비를 20자릿수 이상 150자릿수 이하로 할 수 있다.

본 발명의 일 형태에 의하여, 소비 전력이 적은 트랜지스터를 구현할 수 있다. 따라서, 소비 전력이 적은 촬상 장치나 반도체 장치를 구현할 수 있다.

또한, 반도체층에 산화물 반도체를 사용한 트랜지스터("OS 트랜지스터"라고도 함)는 오프 전류가 매우 작기 때문에, 예를 들어 트랜지스터(431)로서 OS 트랜지스터를 사용함으로써 용량 소자(233)를 작게 할 수 있다. 또는, 용량 소자(233)를 제공하지 않고, 용량 소자(233) 대신에 트랜지스터 등의 기생 용량을 사용할 수 있다. 따라서, 화소(130)의 점유 면적을 작게 할 수 있고, 표시 영역(131)의 고정세(高精細)화가 용이해져, 표시 장치(100)의 표시 품위를 양호하게 할 수 있다. 또한, 표시 장치(100)의 소비 전력을 저감할 수 있다. 또한, 신뢰성이 높은 표시 장치(100)를 제공할 수 있다.

도 47에 도시된 트랜지스터(450)에 대하여 다시 설명하기로 한다. 절연층(109)에 제공된 볼록부 위에 반도체층(242b)을 제공함으로써 반도체층(242b)의 측면도 전극(243)으로 덮는 것이 가능하다. 즉, 트랜지스터(450)는 전극(243)의 전계에 의하여 반도체층(242b)을 전기적으로 둘러쌀 수 있는 구조를 갖는다. 이와 같이, 도전막의 전계에 의하여, 채널이 형성되는 반도체층을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(s-channel) 구조라고 부른다. 또한, s-channel 구조를 갖는 트랜지스터를 "s-channel형 트랜지스터" 또는 "s-channel 트랜지스터"라고도 한다.

s-channel 구조에서는 반도체층(242b)의 전체(벌크)에 채널이 형성되는 경우가 있다. s-channel 구조에서는 트랜지스터의 드레인 전류를 크게 할 수 있어, 더 큰 온 전류를 얻을 수 있다. 또한, 전극(243)의 전계에 의하여, 반도체층(242b)에 형성되는 채널 형성 영역 전체를 공핍화할 수 있다. 따라서, s-channel 구조는, 트랜지스터의 오프 전류를 더 작게 할 수 있다.

또한, 절연층(109)의 볼록부를 높게 하고, 또한 채널 폭을 작게 함으로써, s-channel 구조에 의한 온 전류의 증대 효과, 오프 전류의 저감 효과 등을 더 높일 수 있다. 또한, 반도체층(242b)을 형성할 때, 노출된 반도체층(242a)을 제거하여도 좋다. 이 경우, 반도체층(242a)과 반도체층(242b)의 측면이 일치하는 경우가 있다.

또한, 도 48에 도시된 트랜지스터(451)와 같이, 반도체층(242) 아래에, 절연층을 개재하여 전극(213)을 제공하여도 좋다. 도 48의 (A)는 트랜지스터(451)의 상면도이다. 도 48의 (B)는 도 48의 (A) 중 일점 쇄선 X1-X2 부분의 단면도이다. 도 48의 (C)는 도 48의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도이다.

또한, 도 49에 도시된 트랜지스터(452)와 같이 전극(243) 위에 층(214)을 제공하여도 좋다. 도 49의 (A)는 트랜지스터(452)의 상면도이다. 도 49의 (B)는 도 49의 (A) 중 일점 쇄선 X1-X2 부분의 단면도이다. 도 49의 (C)는 도 49의 (A) 중 일점 쇄선 Y1-Y2 부분의 단면도이다.

도 49는 층(214)을 절연층(211) 위에 제공한 예이지만, 절연층(119) 위에 제공하여도 좋다. 층(214)을 차광성을 갖는 재료로 형성함으로써, 광 조사로 인한 트랜지스터의 특성 변동이나 신뢰성 저하 등을 방지할 수 있다. 또한, 층(214)을 적어도 반도체층(242b)보다 크게 형성하여 층(214)으로 반도체층(242b)을 덮음으로써, 상기 효과를 높일 수 있다. 층(214)은 유기물 재료, 무기물 재료, 또는 금속 재료를 사용하여 제작할 수 있다. 또한, 층(214)을 도전성 재료로 제작한 경우, 층(214)에 전압을 공급하여도 좋고, 전기적으로 부유된(플로팅) 상태로 하여도 좋다.

(실시형태 7)

본 실시형태에서는, 발광 소자(125)에 사용할 수 있는 발광 소자의 구성예에 대하여 설명하기로 한다. 또한, 본 실시형태에 기재되는 EL층(320)이, 다른 실시형태에 기재되는 EL층(117)에 상당한다.

<발광 소자의 구성>

도 51의 (A)에 도시된 발광 소자(330)는 한 쌍의 전극(전극(318)과 전극(322)) 사이에 EL층(320)이 끼워진 구조를 갖는다. 또한, 이하 본 실시형태에서는, 예로서, 전극(318)을 양극으로서 사용하고 전극(322)을 음극으로서 사용하는 것으로 설명하기로 한다.

또한, EL층(320)은 적어도 발광층을 포함하여 형성되어 있으면 좋고, 발광층 이외의 기능층을 포함하는 적층 구조라도 좋다. 발광층 이외의 기능층으로서는, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 바이폴러성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 사용할 수 있다. 구체적으로는, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등의 기능층을 적절히 조합하여 사용할 수 있다.

도 51의 (A)에 도시된 발광 소자(330)는 전극(318)과 전극(322) 사이의 전위 차이에 의하여 전류가 흐르며, EL층(320)에서 정공과 전자가 재결합하여 발광한다. 즉, EL층(320)에 발광 영역이 형성되는 구성이다.

본 발명에서, 발광 소자(330)로부터의 발광은, 전극(318) 또는 전극(322) 측으로부터 외부로 추출된다. 따라서, 전극(318) 또는 전극(322) 중 어느 한쪽은 투광성을 갖는 물질로 이루어진다.

또한, 도 51의 (B)에 도시된 발광 소자(331)와 같이, 전극(318)과 전극(322) 사이에 복수의 EL층(320)이 적층되어도 좋다. n층(n은 2 이상의 자연수)의 적층 구조를 갖는 경우에는, m번째(m은 1≤m<n을 만족시키는 자연수)의 EL층(320)과, (m+1)번째의 EL층(320) 사이에는 각각 전하 발생층(320a)을 제공하는 것이 바람직하다.

전하 발생층(320a)은 유기 화합물과 금속 산화물의 복합 재료, 금속 산화물, 유기 화합물과 알칼리 금속, 알칼리 토금속, 또는 이들 화합물과의 복합 재료 이외에, 이들을 적절히 조합하여 형성할 수 있다. 유기 화합물과 금속 산화물의 복합 재료는, 예를 들어, 유기 화합물과 산화 바나듐이나 산화 몰리브데넘이나 산화 텅스텐 등의 금속 산화물을 포함한다. 유기 화합물로서는, 방향족 아민 화합물, 카바졸 유도체, 방향족 탄화 수소 등의 저분자 화합물, 또는 이들 저분자 화합물의 올리고머, 덴드리머, 폴리머 등, 다양한 화합물을 사용할 수 있다. 또한, 유기 화합물로서는, 정공 수송성 유기 화합물로서 10^-6cm²/Vs 이상의 정공 이동도를 갖는 것을 사용하는 것이 바람직하다. 다만, 전자보다 정공의 수송성이 높은 물질이면 이들 이외의 물질을 사용하여도 좋다. 또한, 전하 발생층(320a)에 사용되는 이들 재료는 캐리어 주입성 및 캐리어 수송성이 우수하기 때문에 발광 소자(330)의 저전류 구동 및 저전압 구동을 구현할 수 있다.

또한, 전하 발생층(320a)은 유기 화합물과 금속 산화물의 복합 재료와 다른 재료를 조합하여 형성하여도 좋다. 예를 들어, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 전자 공여성 물질 중에서 선택된 하나의 화합물과 전자 수송성이 높은 화합물을 포함하는 층을 조합하여 형성하여도 좋다. 또한, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 투명 도전막을 조합하여 형성하여도 좋다.

이러한 구성을 갖는 발광 소자(331)는 에너지 이동이나 소광 등의 문제가 일어나기 어렵고, 재료 선택의 폭이 넓어지므로, 높은 발광 효율과 장수명을 겸비한 발광 소자로 용이하게 할 수 있다. 또한, 한쪽 발광층에서 인광 발광, 다른 쪽 발광층에서 형광 발광을 얻는 것도 용이하다.

또한, 전하 발생층(320a)은, 전극(318)과 전극(322) 사이에 전압을 인가하였을 때에 전하 발생층(320a)에 접하여 형성되는 한쪽의 EL층(320)에 전자를 주입하는 기능을 갖고, 다른 쪽의 EL층(320)에는 정공을 주입하는 기능을 갖는다.

도 51의 (B)에 도시된 발광 소자(331)는, EL층(320)에 사용되는 발광 물질의 종류를 바꿈으로써 다양한 발광 색을 얻을 수 있다. 또한, 발광 물질로서 발광 색이 상이한 복수의 발광 물질을 사용함으로써, 스펙트럼이 넓은 발광이나 백색 발광을 얻을 수도 있다.

도 51의 (B)에 도시된 발광 소자(331)를 사용하여 백색 발광을 얻는 경우, 복수의 EL층의 조합으로서는 적색, 청색, 및 녹색의 광을 포함하여 백색으로 발광하는 구성이면 좋고, 예를 들어, 청색 형광 재료를 발광 물질로서 포함하는 발광층과, 녹색과 적색의 인광 재료를 발광 물질로서 포함하는 발광층을 갖는 구성을 들 수 있다. 또한, 적색 발광을 나타내는 발광층과, 녹색 발광을 나타내는 발광층과, 청색 발광을 나타내는 발광층을 갖는 구성으로 할 수도 있다. 또는, 서로 보색 관계에 있는 광을 발하는 발광층을 갖는 구성으로 하여도, 백색 발광을 얻을 수 있다. 발광층이 2층 적층된 적층형 소자에 있어서, 한쪽의 발광층으로부터 얻어지는 발광의 발광색과 다른 쪽의 발광층으로부터 얻어지는 발광의 발광색을 보색 관계로 하는 경우, 보색 관계로서는, 청색과 황색, 또는 청록색과 적색 등을 들 수 있다.

또한, 상술한 적층형 소자의 구성에 있어서, 적층되는 발광층들 사이에 전하 발생층을 배치함으로써, 전류 밀도를 낮게 유지한 채 고휘도 영역에서의 장수명 소자를 구현할 수 있다. 또한, 전극 재료의 저항으로 인한 전압 강하를 작게 할 수 있으므로 대면적에서의 균일 발광이 가능하다.

또한, 발광 소자(125)를 EL층(117)으로부터 발하는 광을 공진시키는 미세 광 공진기("마이크로 캐비티"라고도 함) 구조로 함으로써, 다른 발광 소자(125)에 같은 EL층(117)이 사용되어도, 다른 파장의 광을 좁게 함으로써 추출할 수 있다.

(실시형태 8)

본 실시형태에서는, 본 발명의 일 형태에 따른 표시 장치가 적용된 전자 기기의 예에 대하여, 도면을 참조하여 설명하기로 한다.

본 발명의 일 형태에 따른 표시 장치를 사용한 전자 기기로서, 텔레비전이나 모니터 등의 표시 장치, 조명 장치, 데스크탑형 또는 노트북형의 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 기억된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 포터블 CD 플레이어, 라디오, 테이프 리코더, 헤드폰 스테레오, 스테레오, 탁상 시계, 벽걸이 시계, 무선 전화 핸드셋, 트랜스시버, 휴대 전화, 자동차 전화, 휴대형 게임기, 태블릿 단말, 파친코기 등의 고정식 게임기, 계산기, 휴대 정보 단말, 전자 수첩, 전자 서적, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자 레인지 등의 고주파 가열 장치, 전기 밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 헤어드라이어, 에어컨디셔너, 가습기, 제습기 등의 공기 조절 설비, 식기 세척기, 식기 건조기, 의류 건조기, 이불 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 보존용 냉동고, 회중 전등, 체인 톱 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기 등을 들 수 있다. 또한 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 전력의 평준화나 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다. 또한, 축전체로부터의 전력을 사용하여 전동기에 의하여 추진하는 이동체 등도, 전자 기기의 범주에 포함되는 것으로 한다. 상기 이동체로서 예를 들어, 전기 자동차(EV), 내연 기관과 전동기를 겸비한 하이브리드 자동차(HEV), 플러그-인 하이브리드 자동차(PHEV), 이들의 타이어 차륜이 무한 궤도로 대체된 장궤(裝軌) 차량, 전동 어시스트 자전거를 포함하는 원동기가 달린 자전거, 자동 이륜차, 전동 휠체어, 골프용 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공 위성, 우주 탐사기, 혹성 탐사기, 우주선 등을 들 수 있다.

특히, 본 발명의 일 형태에 따른 표시 장치를 적용한 전자 기기로서, 예를 들어 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.

또한, 조명 장치나 표시 장치를, 집이나 빌딩의 내벽 또는 외벽이나, 자동차의 내장 또는 외장의 곡면을 따라 내장시킬 수도 있다.

도 52의 (A)는 휴대 전화기(스마트폰을 포함함)의 일례를 도시한 것이다. 휴대 전화기(7400)는, 하우징(7401)에 제공된 표시부(7402) 이외에, 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크로폰(7406) 등을 갖는다. 또한, 휴대 전화기(7400)는, 본 발명의 일 형태에 따른 표시 장치를 표시부(7402)에 사용함으로써 제작된다.

도 52의 (A)에 도시된 휴대 전화기(7400)는 표시부(7402)에 터치 센서를 갖고, 표시부(7402)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한, 전화를 걸거나 문자를 입력하는 등, 표시부(7402)를 손가락 등으로 터치하여 다양한 조작을 수행할 수 있다.

또한, 조작 버튼(7403)으로 조작함으로써 전원의 온/오프나 표시부(7402)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어 메일 작성 화면을 메인 메뉴 화면으로 전환할 수 있다.

여기서, 표시부(7402)에는, 본 발명의 일 형태에 따른 표시 장치가 내장되어 있다. 따라서, 만곡된 표시부를 갖고, 또한 신뢰성이 높은 휴대 전화기로 할 수 있다.

도 52의 (B)는 스마트폰 등 휴대 전화기의 일례를 도시한 것이다. 휴대 전화기(7410)는 하우징(7411)에 표시부(7412), 마이크로폰(7416), 스피커(7415), 카메라(7417), 외부 접속부(7414), 조작 버튼(7413) 등을 갖는다. 또한, 본 발명의 일 형태에 따른 표시 장치는 곡면을 갖는 표시부(7412)에 적용할 수 있다.

도 52의 (B)에 도시된 휴대 전화기(7410)는 표시부(7412)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한, 전화를 걸거나 메일을 작성하는 등의 조작은, 표시부(7412)를 손가락 등으로 터치하여 수행할 수 있다.

표시부(7412)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시를 주로 하는 표시 모드이고, 제 2 모드는 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.

예를 들어, 전화를 걸거나 메일을 작성하는 경우에는, 표시부(7412)를 문자의 입력을 주로 하는 문자 입력 모드로 하여, 화면에 표시시킨 문자의 입력 조작을 수행하면 좋다. 이 경우, 표시부(7412)의 화면의 대부분에 키보드 또는 숫자 버튼을 표시시키는 것이 바람직하다.

또한, 표시부(7412)에 표시되는 화상의 종류에 따라 모드를 전환할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동영상의 데이터이면 표시 모드, 텍스트 데이터이면 입력 모드로 전환하여도 좋다.

또한, 입력 모드에서, 표시부(7412)의 터치 센서를 사용하고, 표시부(7412)의 터치 조작에 의한 입력이 일정 기간 동안 없다고 판단되는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.

또한, 휴대 전화기(7410) 내부에, 자이로 센서나 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 전화기(7410)의 방향(세로인지 가로인지)을 판단하여, 표시부(7412)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시의 방향의 전환은, 표시부(7412)를 터치하거나 또는 하우징(7411)의 조작 버튼(7413)을 조작함으로써 수행할 수도 있다.

도 52의 (C)는 리스트 밴드형 표시 장치의 일례를 도시한 것이다. 휴대 표시 장치(7100)는 하우징(7131), 표시부(7102), 조작 버튼(7103), 및 송수신 장치(7104)를 갖는다.

휴대 표시 장치(7100)는 송수신 장치(7104)에 의하여 영상 신호를 수신할 수 있고, 수신한 영상을 표시부(7102)에 표시할 수 있다. 또한, 음성 신호를 다른 수신 기기로 송신할 수도 있다.

또한, 조작 버튼(7103)에 의하여 전원의 온/오프 동작이나 표시하는 영상의 전환, 또는 음성의 음량 조정 등을 수행할 수 있다.

여기서 표시부(7102)에는 본 발명의 일 형태에 따른 표시 장치가 내장된다. 따라서, 만곡된 표시부를 갖고, 또한 신뢰성이 높은 휴대 표시 장치로 할 수 있다.

도 52의 (D)~(F)는 조명 장치의 일례를 도시한 것이다. 조명 장치(7200), 조명 장치(7210), 및 조명 장치(7220)는 각각 조작 스위치(7203)를 가진 스테이지부(7201)와, 스테이지부(7201)에 지탱되는 발광부를 갖는다.

도 52의 (D)에 도시된 조명 장치(7200)는, 물결 형상의 발광면을 갖는 발광부(7202)를 갖는다. 이로써, 디자인성이 높은 조명 장치가 된다.

도 52의 (E)에 도시된 조명 장치(7210)가 갖는 발광부(7212)는 볼록 형태로 만곡된 2개의 발광부가 대칭적으로 배치된 구성을 갖는다. 따라서 조명 장치(7210)를 중심으로 하여 전 방향을 비출 수 있다.

도 52의 (F)에 도시된 조명 장치(7220)는 오목 형태로 만곡된 발광부(7222)를 갖는다. 따라서, 발광부(7222)로부터의 발광이 조명 장치(7220)의 앞면에 집광하기 때문에 특정한 범위를 밝게 조사하기에 바람직하다.

또한, 조명 장치(7200), 조명 장치(7210), 및 조명 장치(7220)가 갖는 각 발광부는 가요성을 갖기 때문에 상기 발광부를 가소성의 부재나 가동 프레임 등의 부재로 고정하고, 용도에 따라 발광부의 발광면을 자유자재로 만곡 가능한 구성으로 하여도 좋다.

여기서, 조명 장치(7200), 조명 장치(7210), 및 조명 장치(7220)가 갖는 각 발광부에는, 본 발명의 일 형태에 따른 표시 장치가 내장되어 있다. 따라서, 표시부를 임의의 형태로 만곡시키거나 굴곡시킬 수 있으며 신뢰성이 높은 조명 장치로 할 수 있다.

도 53의 (A)에 휴대형 표시 장치의 일례를 도시하였다. 표시 장치(7300)는 하우징(7301), 표시부(7302), 조작 버튼(7303), 인출 부재(7304), 제어부(7305)를 갖는다.

표시 장치(7300)는 통 형상의 하우징(7301) 내에 롤 형상으로 말린 가요성의 표시부(7302)를 갖는다.

또한, 표시 장치(7300)는 제어부(7305)에 의하여 영상 신호를 수신하는 것이 가능하고, 수신한 영상을 표시부(7302)에 표시할 수 있다. 또한, 제어부(7305)는 축전 장치를 갖는다. 또한, 제어부(7305)에 커넥터를 갖고 영상 신호나 전력을 직접 공급하는 구성으로 하여도 좋다.

또한, 조작 버튼(7303)에 의하여 전원의 온/오프 동작이나 표시하는 영상의 전환 등을 수행할 수 있다.

도 53의 (B)에, 표시부(7302)를 인출 부재(7304)에 의하여 꺼낸 상태를 도시하였다. 이 상태에서 표시부(7302)에 영상을 표시할 수 있다. 또한, 하우징(7301)의 표면에 배치된 조작 버튼(7303)에 의하여 한쪽 손으로 용이하게 조작할 수 있다.

또한, 표시부(7302)를 꺼냈을 때 표시부(7302)가 만곡되지 않도록 표시부(7302)의 단부에, 보강하기 위한 프레임을 제공하여도 좋다.

또한, 이 구성 이외에, 하우징에 스피커를 제공하고, 영상 신호와 함께 수신한 음성 신호에 의하여 음성을 출력하는 구성으로 하여도 좋다.

표시부(7302)에는, 본 발명의 일 형태에 따른 표시 장치가 내장되어 있다. 따라서, 표시부(7302)는 가요성을 갖고, 또한 신뢰성이 높은 표시 장치이므로 표시 장치(7300)는 경량이고, 또한 신뢰성이 높은 표시 장치로 할 수 있다.

도 54의 (A) 및 (B)에는, 반으로 접을 수 있는 태블릿 단말(9600)을 예시하였다. 도 54의 (A)는 펼친 상태의 태블릿 단말(9600)을 도시한 것이고, 태블릿 단말(9600)은 하우징(9630), 표시부(9631), 표시 모드 전환 스위치(9626), 전원 스위치(9627), 전력 절약 모드 전환 스위치(9625), 후크(9629), 조작 스위치(9628)를 갖는다.

하우징(9630)은 하우징(9630a)과 하우징(9630b)을 갖고, 하우징(9630a)과 하우징(9630b)은 힌지부(9639)로 결합되어 있다. 또한, 하우징(9630)은 힌지부(9639)에 의하여 반으로 접기 가능하다.

또한, 표시부(9631)는 하우징(9630a), 하우징(9630b), 및 힌지부(9639) 위에 형성되어 있다. 표시부(9631)에 본 명세서 등에 기재된 표시 장치를 사용함으로써, 표시부(9631)를 굴곡시킬 수 있으며 신뢰성이 높은 태블릿 단말로 할 수 있다.

표시부(9631)의 영역의 일부를 터치 센서의 영역(9632)으로 할 수 있고, 표시된 조작 키(9638)를 터치함으로써 데이터를 입력할 수 있다. 또한, 표시부(9631)는, 예를 들어 절반의 영역이 표시만의 기능을 갖는 구성으로 하고, 다른 절반의 영역을 터치 센서의 기능을 갖는 구성으로 할 수 있다. 또한, 표시부(9631) 모든 영역이 터치 센서의 기능을 갖는 구성으로 하여도 좋다. 예를 들어, 표시부(9631) 전체 면에 키보드 버튼을 표시시켜 데이터 입력 단말로 할 수도 있다.

표시 모드 전환 스위치(9626)는, 세로 표시 또는 가로 표시 등 표시 방향을 전환하여, 흑백 표시나 컬러 표시의 전환 등을 선택할 수 있다. 전력 절약 모드 전환 스위치(9625)는, 태블릿 단말에 내장되는 광 센서에 의하여 검출되는 태블릿 단말 사용 시의 외광 광량에 따라, 표시의 휘도를 최적인 것으로 할 수 있다. 태블릿 단말은 광 센서뿐만 아니라 자이로스코프나 가속도 센서 등 기울기를 검출하는 센서 등, 다른 검출 장치를 내장하여도 좋다.

도 54의 (B)는 접은 상태의 태블릿 단말(9600)을 도시한 것이다. 태블릿 단말(9600)은 하우징(9630), 태양 전지(9633), 충방전 제어 회로(9634)를 갖는다. 또한, 도 54의 (B)에는 충방전 제어 회로(9634)의 일례로서 배터리(9635), DCDC 컨버터(9636)를 갖는 구성을 도시하였다.

표시부(9631)에 본 발명의 일 형태에 따른 표시 장치를 사용함으로써, 표시부(9631)를 접을 수 있다. 예를 들어, 태블릿 단말(9600)은 반으로 접을 수 있기 때문에 사용하지 않을 때 하우징(9630)을 접은 상태로 할 수 있다. 따라서, 가반성이 우수하고, 하우징(9630)을 접음으로써 표시부(9631)를 보호할 수 있기 때문에 내구성이 우수하며, 장기 사용의 관점에서 봐도 신뢰성이 우수한 태블릿 단말로 할 수 있다.

또한, 이 이외에도 도 54의 (A) 및 (B)에 도시된 태블릿 단말은, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 터치 입력 조작 또는 편집하는 터치 입력 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능 등을 가질 수 있다.

태블릿 단말의 표면에 장착된 태양 전지(9633)에 의하여, 전력을 터치 센서, 표시부, 또는 영상 신호 처리부 등으로 공급할 수 있다. 또한, 태양 전지(9633)는 하우징(9630)의 한쪽 면 또는 양쪽 면에 제공함으로써 배터리(9635)를 효율적으로 충전할 수 있기 때문에 바람직하다. 또한, 배터리(9635)로서 리튬 이온 전지를 사용하면, 소형화를 도모할 수 있는 등의 장점이 있다.

또한, 도 54의 (B)에 도시된 충방전 제어 회로(9634)의 구성 및 동작에 대하여 도 54의 (C)에 블록도를 도시하여 설명하기로 한다. 도 54의 (C)는 태양 전지(9633), 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치(SW1)~스위치(SW3), 표시부(9631)를 도시한 것이며, 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치(SW1)~스위치(SW3)가 도 54의 (B)에 도시된 충방전 제어 회로(9634)에 대응하는 부분이다.

우선, 외광을 이용하여 태양 전지(9633)로 발전되는 경우의 동작예에 대하여 설명하기로 한다. 태양 전지로 발전된 전력은 배터리(9635)를 충전하기 위한 전압이 되도록 DCDC 컨버터(9636)에서 승압 또는 강압된다. 그리고, 표시부(9631)의 동작에 태양 전지(9633)로부터의 전력이 사용될 때는 스위치(SW1)를 온 상태로 하여, 컨버터(9637)에 의하여 표시부(9631)에 필요한 전압으로 승압 또는 강압한다. 또한, 표시부(9631)에서 표시하지 않을 때는, 스위치(SW1)를 오프 상태로 하고 스위치(SW2)를 온 상태로 하여 배터리(9635)를 충전하는 구성으로 하면 좋다.

또한, 태양 전지(9633)에 대해서는 발전 수단의 일례로서 제시하였지만 특별히 한정되지 않고 압전 소자(피에조 소자)나 열전 변환 소자(펠티어 소자) 등 다른 발전 수단에 의하여 배터리(9635)를 충전하는 구성이라도 좋다. 예를 들어, 무선(비접촉)으로 전력을 송수신하여 충전하는 무접점 전력 전송 모듈이나, 또한 다른 충전 수단을 조합하여 수행하는 구성으로 하여도 좋다.

또한, 본 발명의 일 형태에 따른 표시 장치를 갖고 있으면, 특별히 상기에서 기재한 전자 기기나 조명 장치에 한정되지 않는 것은 물론이다.

도 55의 (A)∼(C)에 전자 기기의 일례로서 접을 수 있는 휴대 정보 단말(9310)을 도시하였다. 도 55의 (A)는 펼친 상태의 휴대 정보 단말(9310)을 도시한 것이다. 도 55의 (B)는 펼치는 도중의 상태 또는 접는 도중의 상태의 휴대 정보 단말(9310)을 도시한 것이다. 도 55의 (C)는 접은 상태의 휴대 정보 단말(9310)을 도시한 것이다. 휴대 정보 단말(9310)은 표시 패널(9316), 하우징(9315), 및 힌지(9313)를 갖는다. 휴대 정보 단말(9310)은 접은 상태에서는 가반성이 우수하고, 펼친 상태에서는 이음매가 없는 넓은 표시 영역을 구현할 수 있다. 따라서, 표시 화상의 일람성이 우수하다.

또한, 휴대 정보 단말(9310)이 갖는 표시 패널(9316)은 힌지(9313)에 의하여 연결된 3개의 하우징(9315)에 지탱되어 있다. 힌지(9313) 부분에서, 표시 패널(9316)을 굴곡시킬 수 있다. 휴대 정보 단말(9310)은, 펼친 상태를 접은 상태로 가역적으로 변형시킬 수 있다. 또한, 본 발명의 일 형태에 따른 표시 장치를 표시 패널(9316)에 사용할 수 있다. 예를 들어, 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있는 표시 장치를 사용할 수 있다. 또한, 표시 패널(9316)은 터치 센서를 가져도 좋다.

또한, 본 발명의 일 형태에서, 표시 패널(9316)이 접어진 상태 또는 펼쳐진 상태인 것을 검지하는 센서를 가져도 좋다. 표시 패널(9316)의 제어 장치는, 상기 센서에 의하여 표시 패널(9316)이 접어진 상태인 것을 나타내는 정보를 취득하여, 접어진 부분(또는, 접어져 사용자가 시인할 수 없게 된 부분)의 동작을 정지하여도 좋다. 구체적으로는, 표시를 정지하여도 좋다. 또한, 터치 센서를 갖는 경우에는 터치 센서에 의한 검지를 정지하여도 좋다.

마찬가지로, 표시 패널(9316)의 제어 장치는, 표시 패널(9316)이 펼쳐진 상태인 것을 나타내는 정보를 취득하여, 표시나 터치 센서에 의한 검지 등을 재개하여도 좋다.

도 55의 (D) 및 (E)에 접을 수 있는 휴대 정보 단말(9320)을 도시하였다. 도 55의 (D)에 표시부(9322)가 외측이 되도록 접은 상태의 휴대 정보 단말(9320)을 도시하였다. 도 55의 (E)에 표시부(9322)가 내측이 되도록 접은 상태의 휴대 정보 단말(9320)을 도시하였다. 휴대 정보 단말(9320)을 사용하지 않을 때 비표시부(9325)가 외측이 되도록 접으면 표시부(9322)가 더러워지거나 손상되는 것을 억제할 수 있다. 본 발명의 일 형태에 따른 표시 장치는 표시부(9322)에 사용될 수 있다.

도 55의 (F)는 휴대 정보 단말(9330)의 외형을 설명하기 위한 사시도이다. 도 55의 (G)는 휴대 정보 단말(9330)의 상면도이다. 도 55의 (H)는 휴대 정보 단말(9340)의 외형을 설명하기 위한 사시도이다.

휴대 정보 단말(9330) 및 휴대 정보 단말(9340)은 예를 들어, 전화기, 수첩, 또는 정보 열람 장치 등에서 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로 휴대 정보 단말(9330) 및 휴대 정보 단말(9340) 각각은 스마트폰으로서 사용할 수 있다.

휴대 정보 단말(9330) 및 휴대 정보 단말(9340)은 문자나 화상 정보를 복수의 면에 표시할 수 있다. 예를 들어, 하나 또는 복수의 조작 버튼(9339)을 정면에 표시할 수 있다(도 55의 (F) 참조). 또한, 파선의 직사각형으로 나타낸 정보(9337)를 상면에 표시할 수 있다(도 55의 (G) 참조). 또한, 파선의 직사각형으로 나타낸 정보(9337)를 측면에 표시할 수 있다(도 55의 (H) 참조). 또한, 정보(9337)의 예로서는, SNS(social networking service)의 통지, 전자 메일이나 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목이나 송신자명, 일시, 시각, 배터리의 잔량, 안테나의 수신 강도 등이 있다. 또는, 정보(9337)가 표시되어 있는 위치에 정보(9337) 대신에 조작 버튼(9339), 아이콘 등을 표시하여도 좋다. 또한, 도 55의 (F) 및 (G)에는 상면이나 측면에 정보(9337)가 표시되는 예를 도시하였지만 이에 한정되지 않는다. 예를 들어, 저면이나 배면에 정보(9337)가 표시되어 있어도 좋다.

예를 들어, 휴대 정보 단말(9330)의 사용자는 옷의 가슴 주머니에 휴대 정보 단말(9330)을 넣은 상태에서 그 표시(여기서는 정보(9337))를 확인할 수 있다.

구체적으로는, 착신한 전화의 발신자의 전화 번호 또는 이름 등을 휴대 정보 단말(9330)의 상면에 표시한다. 사용자는 휴대 정보 단말(9330)을 주머니에서 꺼내지 않아도 표시를 확인하여 전화를 받을지 말지를 결정할 수 있다.

휴대 정보 단말(9330)의 하우징(9335), 휴대 정보 단말(9340)의 하우징(9336)이 각각 갖는 표시부(9333)에는 본 발명의 일 형태에 따른 표시 장치를 사용할 수 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 가지며 신뢰성이 높은 표시 장치를 높은 수율로 제공할 수 있다.

또한, 도 55의 (I)에 도시된 휴대 정보 단말(9345)과 같이, 3면 이상에 정보를 표시하여도 좋다. 여기서는 정보(9355), 정보(9356), 및 정보(9357)가 각각 다른 면에 표시되는 예를 도시하였다.

휴대 정보 단말(9345)의 하우징(9354)이 갖는 표시부(9358)에는 본 발명의 일 형태에 따른 표시 장치를 사용할 수 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 갖고, 또한 신뢰성이 높은 표시 장치를 높은 수율로 제공할 수 있다.

본 발명의 일 형태에 따른 표시 장치는, 외부로부터의 충격에 강하며 파손되기 어려운 표시 장치이다. 또한, 본 발명의 일 형태에 따른 표시 장치를 사용함으로써 외부로부터의 충격에 강하며 파손되기 어려운 전자 기기를 구현할 수 있다.

도 56의 (A)에 도시된 휴대형 게임기는 하우징(7131), 하우징(7132), 표시부(7133), 표시부(7134), 마이크로폰(7105), 스피커(7106), 조작 키(7107), 스타일러스(7108) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는 표시부(7133) 또는 표시부(7134)에 사용할 수 있다. 표시부(7133) 또는 표시부(7134)에 본 발명의 일 형태에 따른 표시 장치를 사용함으로써, 손상 등에 기인한 표시 품위의 저하가 일어나기 어려운 휴대형 게임기를 제공할 수 있다. 또한, 도 56의 (A)에 도시된 휴대형 게임기는 두 개의 표시부(7133)와 표시부(7134)를 가지지만, 표시부의 개수는 이에 한정되지 않는다.

도 56의 (B)에 도시된 스마트 워치는 하우징(7332), 표시부(7334), 조작 버튼(7311), 조작 버튼(7312), 접속 단자(7313), 밴드(7321), 버클(7322) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는 표시부(7334)에 사용할 수 있다.

도 56의 (C)에 도시된 휴대 정보 단말은 하우징(7501)에 제공된 표시부(7502) 이외에, 조작 버튼(7503), 외부 접속 포트(7504), 스피커(7505), 마이크로폰(7506) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는, 표시부(7502)에 사용할 수 있다.

도 56의 (D)에 도시된 비디오 카메라는 제 1 하우징(7701), 제 2 하우징(7702), 표시부(7703), 조작 키(7704), 렌즈(7705), 및 접속부(7706) 등을 갖는다. 조작 키(7704) 및 렌즈(7705)는 제 1 하우징(7701)에 제공되어 있고, 표시부(7703)는 제 2 하우징(7702)에 제공되어 있다. 그리고 제 1 하우징(7701)과 제 2 하우징(7702)은 접속부(7706)에 의하여 접속되어 있고, 제 1 하우징(7701)과 제 2 하우징(7702) 사이의 각도는 접속부(7706)에 의하여 변경이 가능하다. 표시부(7703)에서의 영상을, 접속부(7706)에서의 제 1 하우징(7701)과 제 2 하우징(7702) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다. 렌즈(7705)의 초점이 되는 위치에는 본 발명의 일 형태에 따른 촬상 장치를 가질 수 있다. 본 발명의 일 형태에 따른 표시 장치는, 표시부(7703)에 사용할 수 있다.

도 57의 (A)에는 자동차(9700)의 외관을 도시하였다. 도 57의 (B)에는 자동차(9700)의 운전석을 도시하였다. 자동차(9700)는 차체(9701), 차륜(9702), 대시보드(9703), 라이트(9704) 등을 갖는다. 본 발명의 일 형태에 따른 표시 장치는, 자동차(9700)의 표시부 등에 사용할 수 있다. 예를 들어, 도 57의 (B)에 도시된 표시부(9710)~표시부(9715)에 본 발명의 일 형태에 따른 표시 장치를 제공할 수 있다.

표시부(9710)와 표시부(9711)는, 자동차의 앞유리에 제공된 표시 장치이다. 본 발명의 일 형태에 따른 표시 장치는, 표시 장치가 갖는 전극을 투광성을 갖는 도전성 재료로 제작함으로써, 반대 측이 비치는 소위 시스루 상태의 표시 장치가 될 수 있다. 시스루 상태의 표시 장치의 경우, 자동차(9700)의 운전 시에도 시계(視界)를 막지 않는다. 따라서, 본 발명의 일 형태에 따른 표시 장치를 자동차(9700)의 앞유리에 제공할 수 있다. 또한, 표시 장치에 표시 장치를 구동하기 위한 트랜지스터 등을 제공하는 경우에는, 유기 반도체 재료를 사용한 유기 트랜지스터나, 산화물 반도체를 사용한 트랜지스터 등 투광성을 갖는 트랜지스터를 사용하면 좋다.

표시부(9712)는 필러 부분에 제공된 표시 장치이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9712)에 표시함으로써, 필러로 차단된 시계를 보완할 수 있다. 표시부(9713)는 대시보드 부분에 제공된 표시 장치이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9713)에 표시함으로써, 대시보드로 차단된 시계를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상 수단으로부터의 영상을 표시함으로써, 사각을 보완하고, 안전성을 높일 수 있다. 또한, 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽고 위화감 없게 안전을 확인할 수 있다.

또한, 도 58은 운전석과 조수석에 벤치 시트를 채용한 자동차의 실내를 도시한 것이다. 표시부(9721)는, 도어 부분에 제공된 표시 장치이다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(9721)에 표시함으로써, 도어로 차단된 시계를 보완할 수 있다. 또한, 표시부(9722)는 핸들에 제공된 표시 장치이다. 표시부(9723)는 벤치 시트의 좌면의 중앙부에 제공된 표시 장치이다. 또한, 표시 장치를 좌면이나 등받이 부분 등에 설치하여, 상기 표시 장치를 상기 표시 장치의 발열을 열원으로 한 시트 히터로서 이용할 수도 있다.

표시부(9714), 표시부(9715), 또는 표시부(9722)는 내비게이션 정보, 스피드미터나 타코미터(tachometer), 주행 거리, 급유량, 기어 상태, 에어컨디셔너의 설정 등, 이 외에도 다양한 정보를 제공할 수 있다. 또한, 표시부에 표시되는 표시 항목이나 레이아웃 등은 사용자의 스타일에 맞추어서 적절히 변경할 수 있다. 또한, 상기 정보는 표시부(9710)~(9713), 표시부(9721), 및 표시부(9723)에도 표시할 수 있다. 또한, 표시부(9710)~(9715), 표시부(9721)~표시부(9723)는 조명 장치로서 사용할 수도 있다. 또한, 표시부(9710)~(9715), 표시부(9721)~표시부(9723)는 가열 장치로서 사용할 수도 있다.

100: 표시 장치
101: 기판
107: 절연층
109: 절연층
110: 절연층
111: 기판
112: 접착층
113: 박리층
114: 격벽
115: 전극
116: 절연층
117: EL층
118: 전극
119: 절연층
120: 접착층
121: 기판
122: 개구
123: 이방성 도전 접속층
124: 외부 전극
125: 발광 소자
128: 개구
129: 개구
130: 화소
131: 표시 영역
132: 회로
133: 회로
134: 트랜지스터
135: 주사선
136: 신호선
137: 화소 회로
140: 화소
141: 소자 형성 기판
142: 접착층
143: 박리층
145: 절연층
147: 층
152: 회로
153: 회로
161: 기능층
162: 반도체 칩
165: 스페이서
170: 영역
171: 소자 기판
181: 대향 기판
191: 구조체
192: 오목부
193: 구조체
194: 오목부
195: 충전재
200: 표시 장치
205: 절연층
206: 게이트 전극
207: 게이트 절연층
208: 반도체층
209: 절연층
210: 절연층
211: 절연층
213: 전극
214: 층
216: 단자 전극
217: 절연층
219: 배선
221: 기판
224: 외부 전극
231: 표시 영역
232: 트랜지스터
233: 용량 소자
235: 광
242: 반도체층
243: 전극
244: 전극
246: 전극
249: 전극
252: 트랜지스터
255: 불순물 원소
264: 차광층
266: 착색층
268: 오버 코트층
270: 터치 패널
271: 터치 센서
272: 전극
273: 절연층
274: 전극
275: 절연층
318: 전극
320: EL층
322: 전극
330: 발광 소자
331: 발광 소자
382: Ec
386: Ec
390: 트랩 준위
410: 트랜지스터
411: 트랜지스터
420: 트랜지스터
421: 트랜지스터
430: 트랜지스터
431: 트랜지스터
432: 액정 소자
434: 트랜지스터
435: 노드
436: 노드
437: 노드
440: 트랜지스터
441: 트랜지스터
450: 트랜지스터
451: 트랜지스터
452: 트랜지스터
501: 구조체
502: 오목부
511: 층
551: 구조체
552: 오목부
7100: 휴대 표시 장치
7102: 표시부
7103: 조작 버튼
7104: 송수신 장치
7105: 마이크로폰
7106: 스피커
7107: 조작 키
7108: 스타일러스
7131: 하우징
7132: 하우징
7133: 표시부
7134: 표시부
7200: 조명 장치
7201: 스테이지부
7202: 발광부
7203: 조작 스위치
7210: 조명 장치
7212: 발광부
7220: 조명 장치
7222: 발광부
7300: 표시 장치
7301: 하우징
7302: 표시부
7303: 조작 버튼
7304: 부재
7305: 제어부
7311: 조작 버튼
7312: 조작 버튼
7313: 접속 단자
7321: 밴드
7322: 버클
7332: 하우징
7334: 표시부
7400: 휴대 전화기
7401: 하우징
7402: 표시부
7403: 조작 버튼
7404: 외부 접속 포트
7405: 스피커
7406: 마이크로폰
7410: 휴대 전화기
7411: 하우징
7412: 표시부
7413: 조작 버튼
7414: 외부 접속부
7415: 스피커
7416: 마이크로폰
7417: 카메라
7501: 하우징
7502: 표시부
7503: 조작 버튼
7504: 외부 접속 포트
7505: 스피커
7506: 마이크로폰
7701: 하우징
7702: 하우징
7703: 표시부
7704: 조작 키
7705: 렌즈
7706: 접속부
9310: 휴대 정보 단말
9313: 힌지
9315: 하우징
9316: 표시 패널
9320: 휴대 정보 단말
9322: 표시부
9325: 비표시부
9330: 휴대 정보 단말
9333: 표시부
9335: 하우징
9336: 하우징
9337: 정보
9339: 조작 버튼
9340: 휴대 정보 단말
9345: 휴대 정보 단말
9354: 하우징
9355: 정보
9356: 정보
9357: 정보
9358: 표시부
9600: 태블릿 단말
9625: 스위치
9626: 스위치
9627: 전원 스위치
9628: 조작 스위치
9629: 후크
9630: 하우징
9631: 표시부
9632: 영역
9633: 태양 전지
9634: 충방전 제어 회로
9635: 배터리
9636: DCDC 컨버터
9637: 컨버터
9638: 조작 키
9639: 힌지부
9700: 자동차
9701: 차체
9702: 차륜
9703: 대시보드
9704: 라이트
9710: 표시부
9711: 표시부
9712: 표시부
9713: 표시부
9714: 표시부
9715: 표시부
9721: 표시부
9722: 표시부
9723: 표시부
117A: EL층
117B: EL층
130B: 화소
130G: 화소
130R: 화소
130Y: 화소
165a: 스페이서
165b: 스페이서
209a: 소스 전극
209b: 드레인 전극
242a: 반도체층
242b: 반도체층
242c: 반도체층
320a: 전하 발생층
383a: Ec
383b: Ec
383c: Ec
9630a: 하우징
9630b: 하우징

Claims

제 1 기판, 제 2 기판, 및 제 1 층을 포함하는 표시 장치의 제작 방법에 있어서,
상기 제 1 기판은 제 1 면과 상기 제 1 면과 마주보는 제 2 면을 포함하고,
상기 제 2 기판은 제 3 면과 상기 제 3 면과 마주보는 제 4 면을 포함하고,
상기 방법은,
상기 제 1 면 위에 표시 소자를 형성하는 제 1 공정;
상기 제 1 면과 상기 제 3 면이 서로 마주보도록 상기 제 1 기판과 상기 제 2 기판을 서로 중첩시키는 제 2 공정;
적어도 상기 제 2 면의 일부, 적어도 상기 제 4 면의 일부, 적어도 상기 제 1 기판의 측면, 및 적어도 상기 제 2 기판의 측면에 접하도록 스페이서를 형성하여 상기 제 1 기판과 상기 제 2 기판을 고정시키는 제 3 공정;
상기 제 1 기판, 상기 제 2 기판, 및 상기 스페이서를 금형에 배치하는 제 4 공정;
충전재를 상기 금형에 넣는 제 5 공정; 및
상기 충전재를 경화시켜 상기 제 1 층을 형성하는 제 6 공정을 포함하는, 표시 장치의 제작 방법.
제 1 항에 있어서,
상기 스페이서와 상기 제 1 층은 같은 광 투과율을 갖는, 표시 장치의 제작 방법.
제 1 항에 있어서,
상기 스페이서와 상기 제 1 층은 같은 굴절률을 갖는, 표시 장치의 제작 방법.
제 1 기판, 제 2 기판, 및 제 1 층을 포함하는 표시 장치의 제작 방법에 있어서,
상기 제 1 기판은 제 1 면과 제 2 면을 포함하고,
상기 제 2 기판은 제 3 면과 제 4 면을 포함하고,
상기 방법은,
상기 제 1 면 및 상기 제 3 면 중 적어도 한쪽 위에 표시 소자를 형성하는 제 1 공정;
상기 제 1 면과 상기 제 3 면이 서로 마주보도록 상기 제 1 기판과 상기 제 2 기판을 서로 중첩시키는 제 2 공정;
구조체의 오목부에 제 1 충전재를 넣고 상기 제 1 충전재를 경화시켜 제 2 층을 형성하는 제 3 공정;
상기 제 2 면 및 상기 제 4 면 중 어느 하나와 상기 제 2 층이 서로 마주보도록 배치하고 상기 제 1 기판과 상기 제 2 기판을 상기 제 2 층 위에 배치하는 제 4 공정;
상기 제 2 층, 상기 제 1 기판, 및 상기 제 2 기판을 상기 구조체로부터 분리하는 제 5 공정;
상기 구조체의 오목부에 제 2 충전재를 넣는 제 6 공정;
상기 제 2 면 및 상기 제 4 면 중 다른 하나와 상기 제 2 충전재가 서로 마주보도록 배치하고 상기 제 1 기판, 상기 제 2 기판, 및 상기 제 2 층을 상기 제 2 충전재 위에 배치하는 제 7 공정; 및
상기 제 2 충전재를 경화시켜 상기 제 2 충전재와 상기 제 2 층이 일체화된 상기 제 1 층을 형성하는 제 8 공정을 포함하는, 표시 장치의 제작 방법.
제 1 항 또는 제 4 항에 있어서,
상기 제 1 층은 상기 제 1 기판 및 상기 제 2 기판보다 작은 영률을 갖는, 표시 장치의 제작 방법.
제 1 항 또는 제 4 항에 있어서,
상기 제 1 기판 및 상기 제 2 기판 각각의 영률은 1GPa 이상 100GPa 이하인, 표시 장치의 제작 방법.
제 1 항 또는 제 4 항에 있어서,
상기 제 1 층의 영률은 상기 제 1 기판 및 상기 제 2 기판 각각의 영률의 1/50 이하인, 표시 장치의 제작 방법.
제 1 항 또는 제 4 항에 있어서,
상기 표시 소자는 발광 소자인, 표시 장치의 제작 방법.
제 1 항 또는 제 4 항에 있어서,
상기 제 1 층은 실리콘(silicone) 고무를 포함하는, 표시 장치의 제작 방법.
제 1 항 또는 제 4 항에 있어서,
상기 제 1 기판과 상기 제 2 기판은 트랜지스터를 개재하여 서로 중첩되는, 표시 장치의 제작 방법.
제 4 항에 있어서,
상기 제 1 기판 및 상기 제 2 기판 중 적어도 하나는 투광성을 갖는, 표시 장치의 제작 방법.
제 4 항에 있어서,
상기 제 1 층은 투광성을 갖는, 표시 장치의 제작 방법.
제 1 항에 있어서,
상기 표시 장치는 표시부를 더 포함하고,
상기 제 3 공정에서, 상기 스페이서는 상기 표시부와 중첩되지 않도록 형성되는, 표시 장치의 제작 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제