KR102386950B1 - 기판의 제조 방법 - Google Patents

기판의 제조 방법 Download PDF

Info

Publication number
KR102386950B1
KR102386950B1 KR1020197000635A KR20197000635A KR102386950B1 KR 102386950 B1 KR102386950 B1 KR 102386950B1 KR 1020197000635 A KR1020197000635 A KR 1020197000635A KR 20197000635 A KR20197000635 A KR 20197000635A KR 102386950 B1 KR102386950 B1 KR 102386950B1
Authority
KR
South Korea
Prior art keywords
substrate
sic film
main surface
sic
film
Prior art date
Application number
KR1020197000635A
Other languages
English (en)
Other versions
KR20190018472A (ko
Inventor
히데히코 오쿠
이치로 히데
Original Assignee
에어 워터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 워터 가부시키가이샤 filed Critical 에어 워터 가부시키가이샤
Publication of KR20190018472A publication Critical patent/KR20190018472A/ko
Application granted granted Critical
Publication of KR102386950B1 publication Critical patent/KR102386950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation

Abstract

휘어짐이 적은 기판의 제조 방법은, Si 기판(11)의 표면에 SiC막(121)을 형성하는 공정과, SiC막(121)과 접촉하는 Si 기판(11)의 적어도 일부인 저면(RG2)을 제거하는 공정과, 저면(RG2)을 제거하는 공정 후에, SiC막(121)의 표면에 다른 SiC막을 형성하는 공정을 구비한다.

Description

기판의 제조 방법
본 발명은 기판의 제조 방법에 관한 것이며, 보다 특정적으로는, 휘어짐이 적은 기판의 제조 방법에 관한 것이다.
SiC는, Si(규소)에 비해 내열성 및 내전압성이 우수하고, 전자 디바이스로서 사용한 경우의 전력 손실이 작다. 이로 인해, SiC는 차세대 반도체 재료로서, 예를 들면, 고성능·전력 절약의 인버터 기기, 가정 전화 제품용 파워모듈, 또는 전기 자동차용 파워 반도체 소자 등으로의 이용이 진전되고 있다.
또한, SiC는, Si에 비해 높은 영률, 고온에서의 높은 강복 강도, 및 높은 화학적 안정성을 가지고 있기 때문에, SiC를 MEMS(Micro Electro Mechanical Systems)로서 이용하는 것이 검토되고 있다. 또한, SiC는 높은 광투과율을 가지고 있기 때문에, 이들의 성질을 이용한 다른 용도도 검토되고 있다.
SiC 자립 기판은, 통상, Si 기판 위에 SiC막을 형성한 후, Si 기판의 일부 또는 전부를 에칭함으로써 형성된다. Si 기판의 일부를 에칭한 경우에는, SiC막의 일부가 Si 기판으로 지지된 부분적인 자립 기판이 얻어지고, Si 기판 전부를 에칭한 경우에는, SiC막의 완전한 자립 기판이 얻어진다.
Si 기판을 에칭할 때에는, SiC막을 형성한 Si 기판이 약액 중에 침지된다. SiC막을 형성하는 기술은, 예를 들면 하기 특허문헌 1 내지 3 등에 개시되어 있다.
하기 특허문헌 1에는, Si 기판의 표면 위에 약 1㎛ 두께의 SiC막을 형성하고, SiC막의 어느 한쪽 면을 임의의 면적으로 제거함으로써 기판 개구부를 형성하고, SiC막을 마스크로 하여 기판 개구부를 통해 Si 기판을 에칭하는 기술이 개시되어 있다. Si 기판을 에칭할 때에는, 불산과 질산의 혼합액이 사용되고 있다.
하기 특허문헌 2에는, SiC막을 포함하는 X선 마스크를 제조하는 기술이 개시되어 있다. 이 기술에서는, Si 웨이퍼 위에 2㎛ 두께의 SiC막을 형성하고, SiC막 위에 보호막 및 X선 흡수막을 형성하고, Si 웨이퍼 하면에 내에칭 물질을 링상으로 도포하고, 수산화나트륨 수용액을 사용하여 Si 웨이퍼의 중앙부를 제거한다.
하기 특허문헌 3에는, 보강부를 포함하는 Si 기판의 한쪽 면에 3C-SiC층을 형성하고, 불화수소산이나 질산 등을 혼합한 에칭액으로 Si 기판을 용해하는 기술이 개시되어 있다.
일본 공개특허공보 제(평)09-310170호 일본 공개특허공보 제(평)07-118854호 일본 공개특허공보 제2015-202990호
SiC 자립 기판(부분적인 자립 기판을 포함한다)의 기계적 강도를 확보하기 위해, SiC 자립 기판에 있어서의 SiC막은, 어느 정도의 두께(예를 들면 20㎛ 이상 500㎛ 이하의 두께)로 형성되는 것이 바람직하다. 그러나, SiC 자립 기판의 제조시에 두꺼운 SiC막을 Si 기판 위에 형성하면, Si와 SiC의 물성(격자 상수 및 열팽창 계수)의 차에 기인하여, SiC막에 휘어짐이 발생한다는 문제가 있었다.
이 문제에 관해서, 특허문헌 1 내지 3의 기술과 같이, SiC막의 형성후에 Si 기판의 일부 또는 전부를 제거하는 방법을 생각할 수 있다. 그러나, 이 방법을 사용한 경우에도, SiC막이 두껍기 때문에, Si 기판을 제거한 후에도 SiC막의 휘어짐은 남아 있었다. 이 문제는, SiC막이 두꺼워질수록, 또한 기판 사이즈가 커질수록 현저해져, 휘어짐이 적은 큰 면적의 SiC 자립 기판을 얻는데 장해가 되고 있었다.
본 발명은 상기 과제를 해결하기 위한 것이며, 그 목적은, 휘어짐이 적은 기판의 제조 방법을 제공하는 것이다.
본 발명의 일 국면에 따르는 기판의 제조 방법은, Si 기판의 한쪽 주면에 SiC막을 형성하는 공정과, SiC막과 접촉하는 Si 기판의 적어도 일부를 제거하는 공정과, Si 기판의 적어도 일부를 제거하는 공정 후에, SiC막의 한쪽 주면에 다른 SiC막을 형성하는 공정을 구비한다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 적어도 일부를 제거하는 공정에 있어서, Si 기판의 다른쪽 주면의 적어도 일부를 웨트 에칭에 의해 제거하고, 웨트 에칭에 사용하는 약액에 대해 Si 기판 및 SiC막을 상대적으로 움직이게 한다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 적어도 일부를 제거하는 공정에 있어서, Si 기판 및 SiC막을, SiC막의 한쪽 주면에 대해 평행한 평면 내의 방향으로 움직이게 한다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 적어도 일부를 제거하는 공정에 있어서, Si 기판 및 SiC막을 회전시킨 상태에서, 웨트 에칭에 사용하는 약액을 Si 기판의 다른쪽 주면에 주입한다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 다른쪽 주면의 중앙부에 Si를 저면으로 하는 오목부를 형성하는 공정을 추가로 구비하고, Si 기판의 적어도 일부를 제거하는 공정에 있어서, 오목부의 저면에 SiC막을 노출시킨다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 다른쪽 주면의 중앙부에 오목부를 형성하는 공정 후에, Si 기판의 한쪽 주면에 SiC막을 형성하는 공정을 수행한다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 한쪽 주면에 SiC막을 형성하는 공정 후에, Si 기판의 다른쪽 주면의 중앙부에 오목부를 형성하는 공정을 수행한다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 다른쪽 주면의 중앙부에 오목부를 형성하는 공정에 있어서, Si 기판의 다른쪽 주면에 형성된 산화막 또는 질화막으로 이루어지는 마스크층을 마스크로 하여, Si 기판의 다른쪽 주면의 중앙부를 웨트 에칭에 의해 제거한다.
상기 제조 방법에 있어서 바람직하게는, SiC막을 형성하는 공정에 있어서, Si 기판의 한쪽 주면, 측면, 및 Si 기판의 다른쪽 주면의 외주부에 SiC막을 형성하고, Si 기판의 적어도 일부를 제거하는 공정에 있어서, Si 기판의 다른쪽 주면의 외주부에 형성된 SiC막을 마스크로 하여, Si 기판의 다른쪽 주면을 제거한다.
상기 제조 방법에 있어서 바람직하게는, Si 기판의 적어도 일부를 제거하는 공정에 있어서, 웨트 에칭에 사용하는 약액으로서 불산 및 질산을 함유하는 혼산을 사용한다.
상기 제조 방법에 있어서 바람직하게는, 다른 SiC막을 형성하는 공정 후에, Si 기판을 완전히 제거하는 공정을 추가로 구비한다.
본 발명에 의하면, 휘어짐이 적은 기판의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시형태에 있어서의 기판(1)의 구성을 도시하는 단면도이다.
도 2는 본 발명의 제1 실시형태에 있어서, SiC막(12)의 표면(12a)에 대해 수직인 방향에서 본 경우의 기판(1)의 구성을 도시하는 평면도이다.
도 3은 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 제1 공정을 도시하는 단면도이다.
도 4는 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 제2 공정을 도시하는 단면도이다.
도 5는 도 4에 도시하는 공정의 변형예의 제1 공정을 도시하는 단면도이다.
도 6은 도 4에 도시하는 공정의 변형예의 제2 공정을 도시하는 단면도이다.
도 7은 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 제3 공정을 도시하는 단면도이다.
도 8은 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 제4 공정을 도시하는 단면도이다.
도 9는 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 제5 공정을 도시하는 단면도이다.
도 10은 본 발명의 제1 실시형태에 있어서의 Si의 웨트 에칭의 제1 방법을 모식적으로 도시하는 도면이다.
도 11은 본 발명의 제1 실시형태에 있어서의 Si의 웨트 에칭의 제2 방법을 모식적으로 도시하는 도면이다.
도 12는 본 발명의 제1 실시형태에 있어서의 Si의 웨트 에칭의 제3 방법을 모식적으로 도시하는 도면이다.
도 13은 도 1에 도시하는 기판(1)에 있어서의 A부 확대도이다.
도 14는 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 제6 공정을 도시하는 단면도이다.
도 15는 본 발명의 제1 실시형태에 있어서의 SiC막(122)의 성막 조건의 일례를 설명하는 그래프이다.
도 16은 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 변형예의 제1 공정을 도시하는 단면도이다.
도 17은 본 발명의 제1 실시형태에 있어서의 기판(1)의 제조 방법의 변형예의 제2 공정을 도시하는 단면도이다.
도 18은 본 발명의 제1 실시형태에 있어서의 효과를 설명하는 단면도이다.
도 19는 본 발명의 제2 실시형태에 있어서의 기판(1a)의 구성을 도시하는 단면도이다.
도 20은 본 발명의 제2 실시형태에 있어서의 기판(1a)의 제조 방법의 제1 공정을 도시하는 단면도이다.
도 21은 본 발명의 제2 실시형태에 있어서의 기판(1a)의 제조 방법의 제2 공정을 도시하는 단면도이다.
도 22는 본 발명의 제2 실시형태에 있어서의 기판(1a)의 제조 방법의 제3 공정을 도시하는 단면도이다.
도 23은 본 발명의 제2 실시형태에 있어서의, CVD 장치 내에서 Si 기판(11)을 유지하는 방법의 일례를 도시하는 평면도이다.
도 24는 본 발명의 제3 실시형태에 있어서의 기판(1b)의 구성을 도시하는 단면도이다.
이하, 본 발명의 실시형태에 관해서, 도면에 기초하여 설명한다.
[제1 실시형태]
도 1은, 본 발명의 제1 실시형태에 있어서의 기판(1)의 구성을 도시하는 단면도이다. 또한 도 1은, SiC막(12)의 표면(12a)에 대해 수직인 평면으로 절단한 경우의 단면도이다.
도 1을 참조하여, 본 실시형태에 있어서의 기판(1)은, 부분적으로 Si 기판(11)으로 지지된 SiC 자립 기판이며, Si 기판(11)과, SiC막(12)을 구비하고 있다.
Si 기판(11)은 환상의 평면 형상을 가지고 있다. Si 기판(11)은 표면(11a)과, 이면(11b)과, 측면(11c)을 포함하고 있다. Si 기판(11)의 표면(11a)에는 (111)면이 노출되어 있다. Si 기판(11)의 표면(11a)에는 (100)면이나 (110)면이 노출되어 있어도 좋다.
SiC막(12)은, Si 기판(11)의 표면(11a)(Si 기판의 한쪽 주면의 일례)에 형성되어 있다. SiC막(12)은, 표면(12a)과, 이면(12b)과, 측면(12c)을 포함하고 있다. SiC막(12)의 이면(12b)은, 환상의 Si 기판(11)의 내측 오목부(13)에 노출되어 있다. SiC막(12)은 Si 기판(11)의 이면(11b)(Si 기판의 다른쪽 주면의 일례)에는 형성되어 있지 않으며, Si 기판(11)의 이면(11b)은 노출되어 있다.
SiC막(12)은, 20㎛ 이상 500㎛ 이하의 두께(w)를 가지고 있다. SiC막(12)은, 단결정 3C-SiC, 다결정 3C-SiC, 또는 아몰퍼스 SiC 등으로 이루어져 있다. 특히, SiC막(12)이 Si 기판(11)의 표면에 에피택셜 성장된 것인 경우, 일반적으로, SiC막(12)은 3C-SiC로 이루어져 있다.
도 2는, 본 발명의 제1 실시형태에 있어서, SiC막(12)의 표면(12a)에 대해 수직인 방향에서 본 경우의 기판(1)의 구성을 도시하는 평면도이다. 도 2에서는, Si 기판(11)의 형상을 도시할 목적으로, Si 기판(11)은 점선으로 나타내고 있지만, 실제로는 Si 기판(11)은 직접적으로는 보이지 않는다.
도 2를 참조하여, Si 기판(11), SiC막(12), 및 오목부(13)의 각각은, 임의의 평면 형상을 가지고 있다. SiC막(12)은 그 외주 단부를 환상의 Si 기판(11)에 의해 지지하고 있다. 이것에 의해, SiC막(12)의 기계적 강도가 Si 기판(11)에 의해 보강되고 있다. Si 기판(11), SiC막(12), 및 오목부(13)의 각각은, 예를 들면 도 2(a)에 도시하는 바와 같이, 원의 평면 형상을 가지고 있어도 좋고, 도 2(b)에 도시하는 바와 같이, 직사각형의 평면 형상을 가지고 있어도 좋다. 도 2(b)에서는, Si 기판(11)은 사각 환상의 평면 형상을 가지고 있다. 또한 도 2(c)에 도시하는 바와 같이, Si 기판(11) 및 SiC막(12)의 각각은 원의 평면 형상을 가지고 있으며, 오목부(13)는 직사각형의 평면 형상을 가지고 있어도 좋다. 오목부(13)의 크기는 임의이며, 기판(1)에 요구되는 기계적 강도 등에 따라 결정되어도 좋다.
다음에, 본 실시형태에 있어서의 기판(1)의 제조 방법에 관해서, 도 3 내지 도 17을 사용하여 설명한다.
도 3을 참조하여, 예를 들면 원판상의(오목부(13)가 형성되어 있지 않다) Si 기판(11)을 준비한다.
도 4를 참조하여, 다음에, Si 기판(11)의 이면(11b)의 중앙부(RG1)의 Si를 제거한다. 중앙부(RG1)의 Si의 제거는, Si 기판(11)의 중앙부(RG1)의 Si를 기계적으로 연삭함으로써 수행하여도 좋다. 또한, 중앙부(RG1)의 Si의 제거는, Si 기판(11)의 이면(11b)에 있어서의 중앙부(RG1)를 제외한 영역에 포토레지스트를 형성하고, 형성한 포토레지스트를 마스크로 하여 중앙부(RG1)의 Si를 에칭함으로써 수행하여도 좋다.
또한, Si의 웨트 에칭에 사용되는 약액에 대한 마스크의 내성을 높이는 경우에는, 중앙부(RG1)의 Si의 제거는 다음의 방법에 의해 수행하여도 좋다.
도 5를 참조하여, Si 기판(11)의 이면(11b) 전면에, 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 마스크층(14)을 형성한다. 이어서 마스크층(14) 위에, 필요한 형상으로 패터닝한 포토레지스트(15)를 형성한다.
도 6을 참조하여, 다음에, 포토레지스트(15)를 마스크로 하여 마스크층(14)을 웨트 에칭에 의해 패터닝한다. 이것에 의해, 마스크층(14)의 외주부만이 남는다. 마스크층(14)이 실리콘 산화막으로 이루어지는 경우, 마스크층(14)의 웨트 에칭의 약액으로서는 불산 용액 등이 사용된다. 마스크층(14)이 실리콘 질화막으로 이루어지는 경우, 마스크층(14)의 웨트 에칭의 약액으로서는 인산 용액 등이 사용된다. 이어서, 패터닝된 마스크층(14)을 마스크로 하여, 혼산 등의 약액을 사용하여 중앙부(RG1)의 Si를 웨트 에칭에 의해 제거한다. 그 후, 포토레지스트(15) 및 마스크층(14)을 제거한다. 또한, 포토레지스트(15)는 Si의 웨트 에칭 전에 제거되어도 좋다.
또한, 도 3에 도시하는 공정에 있어서, Si 기판(11)의 이면(11b)에 마스크층(14)이 미리 형성된 기판을 준비함으로써, 도 5에 도시하는 마스크층(14)을 형성하는 공정이 생략되어도 좋다. 또한, 마스크층(14)으로서는, 실리콘 산화막 및 실리콘 산화막 이외의 산화막 또는 질화막이 사용되어도 좋다.
도 7을 참조하여, 중앙부(RG1)의 Si가 제거된 결과, Si 기판(11)의 이면(11b)에는 오목부(13)가 형성된다. 도 7에 있어서, 오목부(13)는 Si 기판(11)을 관통하지 않을 정도의 깊이를 가지고 있으며, 오목부(13)의 저면은 Si에 의해 구성되어 있다. 오목부(13)의 존재에 의해, Si 기판(11)의 중앙부의 두께(도 7 중 세로 방향의 길이)는, Si 기판(11)의 외주부의 두께보다도 얇아진다. Si 기판(11)은, 일례로서 외경이 100㎜이며, 내경이 80㎜인 링상의 형상이 된다.
도 8을 참조하여, 오목부(13)를 형성한 후에, Si 기판(11)의 표면(11a)에 SiC막(121)을 형성한다. SiC막(121)은, 예를 들면 10㎚ 이상 160㎚ 이하의 두께(일례로서 160㎚의 두께)로 형성된다. SiC막(121)은, 예를 들면, Si 기판(11)의 표면(11a)을 탄화함으로써 얻어진 SiC로 이루어지는 하지층 위에, MBE(Molecular Beam Epitaxy)법, 또는 CVD(Chemical Vapor Deposition)법 등을 사용하여 성막된다. 또한 SiC막(121)은, Si 기판(11)의 표면(11a)을 탄화하는 것만으로 형성되어도 좋다. 또한, SiC막(121)은, Si 기판(11)의 표면(11a)에 MBE법 또는 CVD법 등을 사용하여 성막되어도 좋다. 또한, 상기의 SiC막(121)의 형성시에는, Si 기판(11)의 측면(11c)에도 SiC막(121)이 형성되어도 좋다.
도 9를 참조하여, 이어서, Si 기판(11)의 오목부(13)의 저면(RG2)을 웨트 에칭에 의해 제거한다. 저면(RG2)은, SiC막(121)과 접촉하는 Si 기판(11)의 적어도 일부이다. 저면(RG2)의 Si가 제거된 결과, 오목부(13)의 저면에는 SiC막(121)의 이면(121b)(이면(121b)은, SiC막(12)의 이면(12b)에 상당한다)이 노출된다. 또한, 이 웨트 에칭시에는, 저면(RG2)의 Si와 함께 Si 기판(11)의 이면(11b)의 외주부(RG3)의 Si도 제거된다. 웨트 에칭을 채용함으로써, Si 기판을 제거할 때에 SiC막(121)에 주는 손상을 억지할 수 있다.
저면(RG2)의 Si의 웨트 에칭은, 웨트 에칭에 사용하는 약액에 대해 Si 기판(11) 및 SiC막(121)을 상대적으로 움직이게 함으로써 수행되는 것이 바람직하다. Si 기판(11) 및 SiC막(121)을 움직이게 하는 것에는, Si 기판(11) 및 SiC막(121)의 위치를 바꾸지 않고 Si 기판(11) 및 SiC막(121)을 회전시키는 것과, Si 기판(11) 및 SiC막(121)의 위치를 바꾸는(바꿔 말하면, Si 기판(11) 및 SiC막(121)을 이동시킨다) 것과, Si 기판(11) 및 SiC막(121)의 위치를 바꾸면서 Si 기판(11) 및 SiC막(121)을 회전시키는 것 등이 포함된다. Si의 웨트 에칭에 사용하는 약액으로서는, 예를 들면 불산 및 질산을 함유하는 혼산이나, 수산화칼륨(KOH) 수용액 등이 사용된다.
Si의 웨트 에칭의 약액으로서, 수산화칼륨 수용액 등의 알칼리 용액을 사용한 경우, SiC막(121) 중에 저밀도로 존재하는 핀홀을 통과하여 SiC막(121)까지도 에칭되는 경우가 있다. SiC막(121)이 에칭되는 것을 억지하고, SiC막(121)의 품질을 양호하게 위해서는, Si의 웨트 에칭의 약액으로서 상기의 혼산을 사용하는 것이 바람직하다.
Si의 웨트 에칭시에 Si 기판 및 SiC막(121)을 움직이게 하는 방향은 임의적이다. 그러나, Si 기판(11) 및 SiC막(121)을 움직이게 하고 있는 동안에 약액으로부터 받는 압력에 의해 SiC막(121)이 파손되는 사태를 회피하기 위해서는, 이하의 제1 내지 제3 방법과 같이, SiC막(121)의 표면(121a)에 대해 평행한 평면(도 10 내지 도 12 중의 평면(PL)) 내의 방향으로 Si 기판(11) 및 SiC막(121)을 움직이게 하는 것이 바람직하다.
도 10 내지 도 12는, 본 발명의 제1 실시형태에 있어서의 Si의 웨트 에칭의 제1 내지 제3 방법을 모식적으로 도시하는 도면이다. 또한, 도 10 내지 도 12의 설명에서는, Si의 웨트 에칭 직전의 구조를 중간체(2)라고 기재하고 있다. 본 실시형태에서는, 도 8의 공정을 거친 직후의 구조가 중간체(2)에 상당하고, 후술하는 제2 실시형태에서는, 도 20의 공정을 거친 직후의 구조가 중간체(2)에 상당한다.
도 10을 참조하여, 제1 방법은, 스핀 에칭에 의해 Si를 제거하는 방법이다. 제1 방법에서는, Si 기판(11)의 이면(11b)이 위를 향하도록 중간체(2)를 고정대(HP)에 고정시킨다. 그리고, 화살표(AR1)로 나타내는 바와 같이, 이면(11b)과 직교하는 방향으로 연신되는 회전축을 중심으로 하여 고정대(HP)를 회전시킨다. 이와 같이 하여, 중간체(2)의 위치를 바꾸지 않고 중간체(2)를 회전시킨 상태로, 웨트 에칭에 사용하는 약액(MA)(에칭액)을 Si 기판(11)의 이면(11b)에 주입한다. 고정대(HP)의 회전수는, 예를 들면 500rpm 내지 1500rpm 정도로 설정된다.
도 11을 참조하여, 제2 방법에서는, 복수의 중간체(2)를 세운 상태로 고정대(HP)에 고정시킨다. 그리고, 반응 용기(CS)의 내부에 충전된 약액(MA)에 복수의 중간체(2)를 침지하고, SiC막(121)의 표면(121a)에 대해 평행한 평면(PL) 내에서, 화살표(AR2)로 나타내는 바와 같이 중간체(2)의 위치를 바꾸면서 중간체(2) 및 고정대(HP)를 회전시킨다.
도 12를 참조하여, 제3 방법에서는, Si 기판(11)의 이면(11b)이 위를 향하도록 중간체(2)를 고정대(HP)에 고정시킨다. 그리고, 반응 용기(CS)의 내부에 충전된 약액(MA)에 중간체(2)를 침지하고, SiC막(121)의 표면(121a)에 대해 평행한 평면(PL) 내에서, 화살표(AR3)로 나타내는 바와 같이 중간체(2) 및 고정대(HP)를 직선 위에서 왕복 이동시킨다.
도 13은, 도 1에 도시하는 기판(1)에 있어서의 A부 확대도이다. 또한, 도 13에서는, Si 기판(11)의 폭의 변화량을 실제의 것보다도 강조하여 나타내고 있다.
도 13을 참조하여, 불산 및 질산을 함유하는 혼산은, Si를 등방적으로 에칭하는 작용을 가지고 있다. 이로 인해, 불산 및 질산을 함유하는 혼산을 약액으로서 사용하여 Si의 웨트 에칭한 경우에는, 그 흔적으로서, Si 기판(11)의 폭(d)(도 13 중 가로 방향의 길이)은, SiC막(12)으로부터 떨어짐에 따라(SiC막(12)으로부터 Si 기판(11)의 이면(11b)을 향하여) 감소되고 있다.
도 14를 참조하여, 저면(RG2)의 Si의 웨트 에칭 후, SiC막(121)의 표면(121a)에 SiC막(122)을 형성한다(SiC막(122)을 호모에피택셜 성장시킨다). SiC막(122)은, MBE법 또는 CVD법 등을 사용하여 성막된다. 하층의 SiC막(121)과 상층의 SiC막(122)에 의해 SiC막(12)이 구성된다. 이상의 공정에 의해, 도 1에 도시하는 기판(1)이 완성된다.
SiC막(122)은 이하의 성막 조건으로 형성되는 것이 바람직하다.
도 15는, 본 발명의 제1 실시형태에 있어서의 SiC막(122)의 성막 조건의 일례를 설명하는 그래프이다.
도 15를 참조하여, 예를 들면 10분 동안 실온에서부터 성막 온도까지 Si 기판(11)이 승온된 후, SiC막(121)은, 예를 들면 1050℃ 내지 1100℃의 온도에서, 예를 들면 5시간 내지 12시간으로 형성된다. 원료 가스로서는, 예를 들면 모노메틸실란이 사용된다. 원료 가스의 유량은, 예를 들면 20sccm 내지 30sccm이 되며, 성막시의 압력은 예를 들면 0.02Pa 내지 0.03Pa가 된다.
또한, 본 실시형태의 제조 방법의 변형예로서, 도 16에 도시하는 바와 같이, Si 기판(11)의 표면(11a)에 SiC막(121)을 형성한 후에, 도 17에 도시하는 바와 같이, Si 기판(11)의 이면(11b)의 중앙부(RG1)의 Si를 제거하여 오목부(13)를 형성하고, 그 후 오목부(13)의 저면(RG2)을 웨트 에칭에 의해 제거해도 좋다.
본 실시형태에 의하면, 기판(1)으로의 휘어짐의 발생을 억지할 수 있다.
도 18은, 본 발명의 제1 실시형태에 있어서의 효과를 설명하는 단면도이다. 도 18(a)은, SiC막(121)을 형성한 직후(도 8에 도시하는 공정을 마친 직후)의 Si 기판(11) 및 SiC막(121)의 상태를 모식적으로 도시하는 도면이다. 도 18(b)은, 저면(RG2)의 Si의 웨트 에칭 직후(도 9에 도시하는 공정을 마친 직후)의 Si 기판(11) 및 SiC막(121)의 상태를 모식적으로 도시하는 도면이다. 또한 도 18(a)에서는, 설명의 편의를 위해, Si 기판(11) 및 SiC막(121)의 휘어짐을 실제보다도 크게 도시하고 있다.
도 18(a)를 참조하여, SiC막(121)을 형성한 직후에는, SiC막(121)의 이면(121b) 전체가 Si 기판(11)과 접촉하고 있다. 이 상태에서는, Si와 SiC의 물성(격자 상수 및 열팽창 계수)의 차에 기인하여, Si 기판(11)과 SiC막(121)은 서로 힘을 미친다. 그 결과, Si 기판(11) 및 SiC막(121)에는, Si 기판(11)측(도 18(a) 중 하측)에 볼록해지는 휘어짐이 발생한다.
도 18(b)를 참조하여, Si 기판(11)의 일부(저면(RG2)의 Si)가 제거되면, Si 기판(11)이 제거된 부분과 접촉하고 있던 SiC막(121)의 부분(도 18(b) 중 중앙부)은, Si 기판(11)으로부터 받고 있던 힘으로부터 해방된다. 그 결과, Si 기판(11) 및 SiC막(121)은 평탄화되어, 휘어짐이 작은 SiC 자립 기판(부분적인 자립 기판)을 얻을 수 있다.
또한, 본 실시형태에 의하면, Si 기판(11)의 웨트 에칭시에, 웨트 에칭의 약액에 대해 Si 기판(11) 및 SiC막(121)을 상대적으로 움직이게 함으로써, Si 기판(11)의 웨트 에칭 중에 SiC막(121)에 크랙이 생기거나, Si 기판(11)으로부터 SiC막(121)이 박리되는 사태를 억지할 수 있다.
본원 발명자는, 종래에 있어서 Si 기판(11)의 웨트 에칭 중(Si 기판(11)의 약액으로의 침지 중)에 SiC막(121)에 크랙이 생기거나, Si 기판(11)으로부터 SiC막(121)이 박리되는 원인은, Si 기판(11)의 반응면(Si 기판(11)의 이면(11b)에 있어서의 약액과 반응하는 부분의 면)에 국소적으로 반응 후의 약액이 체류하고, 그것에 의해 Si의 에칭 속도가 불균일해져, Si 기판(11)의 반응면에 거칠음을 발생시키기 때문인 것을 발견하였다. 또한 본원 발명자는, 웨트 에칭의 약액으로서 혼산을 사용한 경우에는, 약액과 Si의 반응에 의해 발생하는 큰 거품이 Si 기판(11)의 반응면에 국소적으로 체류하고, 이 거품이 Si 기판(11)의 반응면의 약액과의 반응을 국소적으로 방해하여, Si 기판(11)의 반응면에 거칠음을 발생시키는 것을 발견하였다.
SiC막(121)이 비교적 두꺼운 경우(예를 들면 두께가 10㎛보다 큰 경우)에는, SiC막(121) 자체의 기계적 강도가 높기 때문에, Si 기판(11)의 반응면의 거칠음은 SiC막(121)에 대해 그만큼 악영향을 미치지 않는다. 그러나, SiC막(121)이 비교적 얇은 경우(예를 들면 두께가 10㎛ 이하인 경우, 구체적으로는 박막(두께가 수㎛ 정도)인 경우나 극박막(두께가 100㎚ 오더 이하)인 경우에는, Si 기판(11)의 반응면의 거칠음은 SiC막(121)에 대해 악영향을 미친다. 즉, Si 기판(11)의 반응면의 거칠음에 의해 SiC막(121)에 불균일한 응력이 가해져, Si 에칭 중에 SiC막(121)에 크랙이 생기거나 SiC막(121)이 Si 기판(11)으로부터 박리되는 사태를 초래한다.
그래서, 본 실시형태에서는, Si 기판(11)의 웨트 에칭시에, 웨트 에칭의 약액에 대해 Si 기판(11) 및 SiC막(121)을 상대적으로 움직이게 함으로써, Si 기판(11)의 반응면에 국소적으로 반응 후의 약액이나 거품이 체류하는 것을 억지하여, Si 기판(11)의 반응면의 거칠음을 억지할 수 있다. 그 결과, SiC막(121)에 불균일한 응력이 가해지는 것을 억지할 수 있어, SiC막(121)의 박막화를 도모할 수 있다.
특히, Si의 웨트 에칭의 방법으로서, 스핀 에칭에 의해 Si를 제거하는 방법(도 10에 도시하는 제1 방법)을 채용한 경우에는, 웨트 에칭 중에 SiC막(121)이 약액에 노출되는 것은, 오목부(13)의 저부에 SiC막(121)의 이면(121b)이 노출되어 있는 동안뿐이다. 또한, 웨트 에칭 중에 SiC막(121)의 표면(121a)은 약액에 노출되는 경우는 없다. 이로 인해, 약액에 의한 SiC막(121)의 손상을 최소한으로 그치게 할 수 있다.
또한, Si의 웨트 에칭의 약액으로서 혼산을 사용함으로써, 약액에 의한 SiC막(121)의 손상을 억지할 수 있다. 그 결과, SiC막(121)의 제조 수율을 향상시킬 수 있어, SiC막을 큰 면적으로 형성할 수 있다.
[제2 실시형태]
도 19는 본 발명의 제2 실시형태에 있어서의 기판(1a)의 구성을 도시하는 단면도이다. 또한 도 19는, SiC막(12)의 표면(12a)에 대해 수직인 평면으로 절단한 경우의 단면도이다.
도 19를 참조하여, 본 실시형태의 기판(1a)에 있어서, SiC막(12)은, Si 기판(11)의 표면(11a), 측면(11c), 및 이면(11b)의 외주부에 형성되어 있다. Si 기판(11)의 표면(11a), 측면(11c), 및 이면(11b)의 외주부는 연속된 SiC막(12)에 의해 완전하게 덮여 있다. 오목부(13)의 저부에는 SiC막(12)의 이면(12b)이 노출되어 있다. 표면(11a)에 있어서의 SiC막(12)은, 측면(11c) 및 이면(11b)에 있어서의 SiC막(12)보다도 두껍다. Si 기판의 표면(11a)에 형성된 SiC막(12)의 부분은, 20㎛ 이상 500㎛ 이하의 두께(w)를 가지고 있다.
다음에, 본 실시형태에 있어서의 기판(1a)의 제조 방법에 관해서, 도 20 내지 도 23을 사용하여 설명한다.
도 20을 참조하여, 도 3에 도시하는 Si 기판(11)에 대해, CVD법을 사용하여 SiC막(121)을 형성한다. SiC막(121)을 형성할 때에는, Si 기판(11)의 표면(11a)에 공급되는 원료 가스의 일부가 Si 기판(11)의 측면(11c) 및 이면(11b)으로도 돌아 들어가도록, Si 기판(11)을 유지한다. 이것에 의해, 원료 가스의 화학 반응이 기판(11)의 표면(11a), 측면(11c), 및 이면(11b)의 외주부에서도 일어나며, Si 기판(11)의 표면(11a), 측면(11c), 및 이면(11b)의 외주부에 연속한 SiC막(121)이 형성된다. 그 결과, 본 실시형태에 있어서의 중간체(2)가 얻어진다.
도 21을 참조하여, 이어서, Si 기판(11)의 이면(11b)의 외주부에 형성된 SiC막(121)을 마스크로 하여, Si 기판(11)의 이면(11b)이 노출된 중앙부(RG4)를 웨트 에칭에 의해 제거한다. 중앙부(RG4)의 Si가 제거된 결과, Si 기판의 이면(11b)에는 오목부(13)가 형성된다. 오목부(13)의 저면에는 SiC막(121)의 이면(121b)이 노출된다. 또한, 이 웨트 에칭시에는, Si 기판(11)의 이면(11b)에 있어서의 SiC막(121)으로 덮인 외주부의 Si는 제거되지 않는다.
도 22를 참조하여, 중앙부(RG4)의 Si의 웨트 에칭 후, SiC막(121)의 표면(121a)에 SiC막(122)을 형성한다(SiC막(122)을 호모에피택셜 성장시킨다). SiC막(122)은, MBE법 또는 CVD법 등을 사용하여 성막된다. 하층의 SiC막(121)과 상층의 SiC막(122)에 의해 SiC막(12)이 구성된다. 이상의 공정에 의해, 도 19에 도시하는 기판(1a)이 완성된다.
도 20에 도시하는 공정(CVD법을 사용하여 SiC막(121)을 형성하는 공정)에 있어서, CVD 장치 내에서 Si 기판(11)은 다음의 방법으로 유지되는 것이 바람직하다.
도 23은, 본 발명의 제2 실시형태에 있어서의, CVD 장치 내에서 Si 기판(11)을 유지하는 방법의 일례를 도시하는 평면도이다.
도 23을 참조하여, CVD 장치는, Si 기판(11)을 유지하기 위한 유지부(31)를 포함하고 있다. 유지부(31)는, 환상의 외주부(31a)와, 외주부(31a)의 내주측 단부에 등간격으로 설치된 복수(여기에서는 3개)의 돌출부(31b)를 포함하고 있다. 복수의 돌출부(31b)의 각각은 직선상이며, 외주부(31a)의 중심을 향하여 돌출되어 있다. Si 기판(11)을, 표면(11a)이 위를 향하도록 복수의 돌출부(31b)의 각각의 선단 위에 올려놓는다. 반응 가스는, Si 기판(11)의 표면(11a) 위에 있어서 화살표(AR4)로 나타내는 방향으로 흐른다. 반응 가스의 일부는, 외주부(31a)와 복수의 돌출부(31b) 사이의 공간(SP)을 통해 Si 기판(11)의 측면(11c) 및 이면(11b)으로 돌아 들어간다. 그 결과, Si 기판(11)의 표면(11a), 측면(11c), 및 이면(11b)의 외주부에 연속한 SiC막(121)이 형성된다.
또한, 상기 이외의 기판(1a)의 구성 및 제조 방법은, 제1 실시형태에 있어서의 기판(1)의 구성 및 제조 방법과 같다. 따라서, 이들의 설명은 반복하지 않는다.
본 실시형태에 의하면, 제1 실시형태와 같은 효과를 얻을 수 있다. 또한, Si 기판(11)의 이면(11b)으로 돌아 들어가 형성된 SiC막(121)을 마스크로 하여 Si 기판(11)을 웨트 에칭할 수 있기 때문에, SiC막(121)을 형성하는 공정과 다른 공정으로 Si 기판(11)에 오목부를 형성하거나, 리소그래피로 패턴을 형성할 필요가 없어진다. 그 결과, 간이한 방법으로 기판(1a)을 제조할 수 있어, 단기간 및 저비용으로 기판(1a)을 제조할 수 있다.
[제3 실시형태]
도 24는, 본 발명의 제3 실시형태에 있어서의 기판(1b)의 구성을 도시하는 단면도이다. 또한 도 24는, SiC막(12)의 표면(12a)에 대해 수직인 평면으로 절단한 경우의 단면도이다.
도 24를 참조하여, 본 실시형태에 있어서의 기판(1b)은, Si 기판으로 지지되고 있지 않은 완전한 SiC 자립 기판이다. 기판(1)은, 제1 실시형태에 있어서의 기판(1)(도 1)이 완성된 후에, 불질산 등을 사용하여 SiC막(12)의 이면(12b)으로부터 Si 기판(11)을 완전히 제거한 것이다.
또한, 상기 이외의 기판(1b)의 구성 및 제조 방법은, 제1 실시형태에 있어서의 기판(1)의 구성 및 제조 방법과 같기 때문에, 동일한 부재에는 동일한 부호를 붙이고, 그 설명은 반복하지 않는다.
SiC막(12)은 SiC막(122)에 의해 막후화되어, 충분한 기계적 강도를 가지고 있다. 따라서, SiC막(12)은 Si 기판(11)이 제거되어도 파손되는 경우는 없었다. 실제로 본원 발명자가 기판(1b)을 제조하고, 그 휘어짐을 계측한 결과, 기판(1b)의 휘어짐은 30㎛ 이하라는 매우 낮은 값으로 억제되어 있었다.
[기타]
상기의 실시형태에서는 오목부(13)의 저면의 Si가 웨트 에칭에 의해 제거되는 경우에 관해서 나타냈지만, 본 발명에 있어서 웨트 에칭에 의해 제거되는 부분은, Si 기판의 다른쪽 주면의 적어도 일부이면 되며, 제거되는 부분의 위치, 크기, 및 형상은 임의적이다. 또한, 오목부(13)의 저면의 Si의 제거 방법은 임의적이며, 드라이에칭 등이라도 좋다.
상기한 실시형태는 서로 조합하는 것이 가능하다. 예를 들면, 제2 실시형태와 제3 실시형태를 조합함으로써, Si 기판(11)과, Si 기판(11)의 이면(11b)에 형성된 SiC막(12)을 제거한 SiC 자립 기판이 제조되어도 좋다.
상기의 실시형태 및 실시예는, 모든 점에서 예시로서 제한적인 것은 아니라고 생각해야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구의 범위에 의해 나타나며, 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명은, 예를 들면 SiC막을 형성하는 공정을 구비한 기판의 제조 방법에 적용할 수 있다.
1, 1a, 1b 기판
2 중간체
11 Si 기판
11a Si 기판의 표면
11b Si 기판의 이면
11c Si 기판의 측면
12, 121, 122 SiC막
12a, 121a SiC막의 표면
12b, 121b SiC막의 이면
12c SiC막의 측면
13 오목부
14 마스크층
15 포토레지스트
31 유지부
31a 유지부의 외주부
31b 유지부의 돌출부
CS 반응 용기
HP 고정대
MA 약액
PL SiC막의 표면에 대해 평행한 평면
RG1 Si 기판의 이면의 중앙부
RG2 Si 기판의 오목부의 저면
RG3 Si 기판의 이면의 외주부
RG4 Si 기판의 이면이 노출된 중앙부
SP 유지부에 있어서의 외주부와 복수의 돌출부 사이의 공간

Claims (11)

  1. Si 기판의 한쪽 주면에 10nm 이상 160nm 이하의 두께의 SiC막을 형성하는 공정과,
    상기 SiC막과 접촉하는 상기 Si 기판의 적어도 일부를 제거함으로써, 상기 SiC막을 노출하는 공정과,
    상기 Si 기판의 적어도 일부를 제거하는 공정 후에, 상기 SiC막의 한쪽 주면에 다른 SiC막을 형성하는 공정을 구비한, 기판의 제조 방법.
  2. 제1항에 있어서, 상기 Si 기판의 적어도 일부를 제거하는 공정에 있어서, 상기 Si 기판의 다른쪽 주면의 적어도 일부를 웨트 에칭에 의해 제거하고,
    상기 웨트 에칭에 사용하는 약액에 대해 상기 Si 기판 및 상기 SiC막을 상대적으로 움직이게 하는, 기판의 제조 방법.
  3. 제2항에 있어서, 상기 Si 기판의 적어도 일부를 제거하는 공정에 있어서, 상기 Si 기판 및 상기 SiC막을, 상기 SiC막의 한쪽 주면에 대해 평행한 평면 내의 방향으로 움직이게 하는, 기판의 제조 방법.
  4. 제3항에 있어서, 상기 Si 기판의 적어도 일부를 제거하는 공정에 있어서, 상기 Si 기판 및 상기 SiC막을 회전시킨 상태에서, 상기 웨트 에칭에 사용하는 약액을 상기 Si 기판의 상기 다른쪽 주면에 주입하는, 기판의 제조 방법.
  5. Si 기판의 한쪽 주면에 SiC막을 형성하는 공정과,
    상기 SiC막과 접촉하는 상기 Si 기판의 적어도 일부를 제거하는 공정과,
    상기 Si 기판의 적어도 일부를 제거하는 공정 후에, 상기 SiC막의 한쪽 주면에 다른 SiC막을 형성하는 공정을 구비하고,
    상기 Si 기판의 적어도 일부를 제거하는 공정에 있어서, 상기 Si 기판의 다른쪽 주면의 적어도 일부를 웨트 에칭에 의해 제거하고,
    상기 웨트 에칭에 사용하는 약액에 대해 상기 Si 기판 및 상기 SiC막을 상대적으로 움직이게 하고,
    상기 Si 기판의 상기 다른쪽 주면의 중앙부에 Si를 저면으로 하는 오목부를 형성하는 공정을 추가로 구비하고,
    상기 Si 기판의 적어도 일부를 제거하는 공정에 있어서, 상기 오목부의 저면에 상기 SiC막을 노출시키는, 기판의 제조 방법.
  6. 제5항에 있어서, 상기 Si 기판의 상기 다른쪽 주면의 중앙부에 상기 오목부를 형성하는 공정 후에, 상기 Si 기판의 상기 한쪽 주면에 상기 SiC막을 형성하는 공정을 수행하는, 기판의 제조 방법.
  7. 제5항에 있어서, 상기 Si 기판의 상기 한쪽 주면에 상기 SiC막을 형성하는 공정 후에, 상기 Si 기판의 상기 다른쪽 주면의 중앙부에 상기 오목부를 형성하는 공정을 수행하는, 기판의 제조 방법.
  8. 제5항에 있어서, 상기 Si 기판의 상기 다른쪽 주면의 중앙부에 상기 오목부를 형성하는 공정에 있어서, 상기 Si 기판의 상기 다른쪽 주면에 형성된 산화막 또는 질화막으로 이루어지는 마스크층을 마스크로 하여, 상기 Si 기판의 상기 다른쪽 주면의 중앙부를 웨트 에칭에 의해 제거하는, 기판의 제조 방법.
  9. 제2항에 있어서, 상기 SiC막을 형성하는 공정에 있어서, 상기 Si 기판의 상기 한쪽 주면, 측면, 및 상기 Si 기판의 상기 다른쪽 주면의 외주부에 상기 SiC막을 형성하고,
    상기 Si 기판의 적어도 일부를 제거하는 공정에 있어서, 상기 Si 기판의 상기 다른쪽 주면의 상기 외주부에 형성된 상기 SiC막을 마스크로 하여, 상기 Si 기판의 상기 다른쪽 주면을 제거하는, 기판의 제조 방법.
  10. 제2항에 있어서, 상기 Si 기판의 적어도 일부를 제거하는 공정에 있어서, 상기 웨트 에칭에 사용하는 약액으로서 불산 및 질산을 함유하는 혼산을 사용하는, 기판의 제조 방법.
  11. 제1항에 있어서, 상기 다른 SiC막을 형성하는 공정 후에, 상기 Si 기판을 완전히 제거하는 공정을 추가로 구비한, 기판의 제조 방법.
KR1020197000635A 2016-06-10 2017-06-09 기판의 제조 방법 KR102386950B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016116071A JP6753705B2 (ja) 2016-06-10 2016-06-10 基板の製造方法
JPJP-P-2016-116071 2016-06-10
PCT/JP2017/021545 WO2017213264A1 (ja) 2016-06-10 2017-06-09 基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190018472A KR20190018472A (ko) 2019-02-22
KR102386950B1 true KR102386950B1 (ko) 2022-04-18

Family

ID=60577898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197000635A KR102386950B1 (ko) 2016-06-10 2017-06-09 기판의 제조 방법

Country Status (6)

Country Link
US (1) US10563307B2 (ko)
EP (1) EP3470555B1 (ko)
JP (1) JP6753705B2 (ko)
KR (1) KR102386950B1 (ko)
CN (1) CN109196145B (ko)
WO (1) WO2017213264A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017141835A1 (ja) * 2016-02-19 2017-08-24 エア・ウォーター株式会社 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
US20200152455A1 (en) * 2016-02-19 2020-05-14 Air Water Inc. A Compound Semiconductor Substrate, A Pellicle Film, And A Method For Manufacturing A Compound Semiconductor Substrate
JP6787851B2 (ja) * 2017-08-08 2020-11-18 エア・ウォーター株式会社 ペリクルおよびペリクルの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281551A (ja) 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2007261900A (ja) 2006-03-29 2007-10-11 Mitsui Eng & Shipbuild Co Ltd 単結晶炭化シリコン基板の製造方法
JP2015202990A (ja) * 2014-04-15 2015-11-16 エア・ウォーター株式会社 化合物半導体基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3733311A1 (de) * 1987-10-02 1989-04-13 Philips Patentverwaltung Verfahren zur herstellung eines maskentraegers aus sic fuer roentgenstrahllithographie-masken
DE3841352A1 (de) * 1988-12-08 1990-06-21 Philips Patentverwaltung Verfahren zur herstellung eines maskentraegers aus sic fuer strahlungslithographie-masken
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
JPH07118854A (ja) 1993-10-22 1995-05-09 Hoya Corp 炭化ケイ素膜の形成方法
US6691581B2 (en) * 1995-05-25 2004-02-17 Kulite Semiconductor Products, Inc. Pressure transducer fabricated from beta silicon carbide
JPH09310170A (ja) 1996-05-21 1997-12-02 Hoya Corp 炭化珪素薄膜構造体およびその作製方法
JPH11329960A (ja) 1998-02-23 1999-11-30 Toshiba Corp 基板処理方法及び基板処理装置
US6265323B1 (en) 1998-02-23 2001-07-24 Kabushiki Kaisha Toshiba Substrate processing method and apparatus
JP3706527B2 (ja) * 1999-06-30 2005-10-12 Ｈｏｙａ株式会社 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法
JP2002025916A (ja) * 2000-07-11 2002-01-25 Toyota Central Res & Dev Lab Inc ヘテロ構造基板およびその製造方法
JP2007109966A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5807949B2 (ja) * 2010-11-12 2015-11-10 国立大学法人東北大学 超高速ウェットエッチング装置
US9515222B2 (en) * 2011-10-26 2016-12-06 Anvil Semiconductors Limited Gallium nitride on 3C—SiC composite wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281551A (ja) 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2007261900A (ja) 2006-03-29 2007-10-11 Mitsui Eng & Shipbuild Co Ltd 単結晶炭化シリコン基板の製造方法
JP2015202990A (ja) * 2014-04-15 2015-11-16 エア・ウォーター株式会社 化合物半導体基板の製造方法

Also Published As

Publication number Publication date
EP3470555A4 (en) 2019-12-25
US20190177852A1 (en) 2019-06-13
WO2017213264A1 (ja) 2017-12-14
CN109196145A (zh) 2019-01-11
CN109196145B (zh) 2021-10-26
JP6753705B2 (ja) 2020-09-09
JP2017218358A (ja) 2017-12-14
EP3470555B1 (en) 2021-02-17
KR20190018472A (ko) 2019-02-22
EP3470555A1 (en) 2019-04-17
US10563307B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
KR102386950B1 (ko) 기판의 제조 방법
JP6319849B2 (ja) 単結晶材料の利用効率を改善した擬似基板
KR102612629B1 (ko) 펠리클 및 펠리클의 제조 방법
US11626283B2 (en) Compound semiconductor substrate, a pellicle film, and a method for manufacturing a compound semiconductor substrate
JP5890904B2 (ja) 機械的に柔軟なシリコン基板の製造方法
JP6753703B2 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
KR102423321B1 (ko) 펠리클의 제조 방법
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
WO2022176833A1 (ja) ペリクルおよびペリクルの製造方法
JP6825923B2 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
KR20210129078A (ko) 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법
KR102158176B1 (ko) 미세기둥으로 연결된 GaN 계열 박막층을 가진 반도체 기판 및 이의 제조 방법
JP2014150248A (ja) 素子形成用基板の作製方法
CN114695078A (zh) 具有一个或多个支撑结构的半导体结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant