KR102385971B1 - 동장 적층판 및 프린트 배선판 - Google Patents

동장 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR102385971B1
KR102385971B1 KR1020160001509A KR20160001509A KR102385971B1 KR 102385971 B1 KR102385971 B1 KR 102385971B1 KR 1020160001509 A KR1020160001509 A KR 1020160001509A KR 20160001509 A KR20160001509 A KR 20160001509A KR 102385971 B1 KR102385971 B1 KR 102385971B1
Authority
KR
South Korea
Prior art keywords
copper foil
polyimide
range
copper
layer
Prior art date
Application number
KR1020160001509A
Other languages
English (en)
Other versions
KR20160117155A (ko
Inventor
마도카 데라시마
야스히로 아다치
Original Assignee
닛테츠 케미컬 앤드 머티리얼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤 filed Critical 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤
Publication of KR20160117155A publication Critical patent/KR20160117155A/ko
Application granted granted Critical
Publication of KR102385971B1 publication Critical patent/KR102385971B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1067Wholly aromatic polyimides, i.e. having both tetracarboxylic and diamino moieties aromatically bound
    • C08G73/1071Wholly aromatic polyimides containing oxygen in the form of ether bonds in the main chain
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1075Partially aromatic polyimides
    • C08G73/1078Partially aromatic polyimides wholly aromatic in the diamino moiety
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206Insulating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/12Copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2379/00Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
    • B32B2379/08Polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 전자 기기의 소형화·고성능화에 수반하는 고주파화에 대한 대응을 가능하게 하는 동장 적층판 및 프린트 배선판을 제공한다.
(해결 수단) 폴리이미드 절연층과 동박을 구비한 동장 적층판으로서, a) 폴리이미드 절연층이, 동박의 표면에 접하는 접착성 폴리이미드층 (i) 과 저팽창성 폴리이미드층 (ii) 을 갖는다 ; b) 접착성 폴리이미드층 (i) 이, 산 무수물 성분에 대해 PMDA 를 50 몰% 이상 함유하고, 디아민 성분에 대해 BAPP 를 50 몰% 이상 함유하는 폴리이미드로 이루어진다 ; c) 저팽창성 폴리이미드층 (ii) 이, 산 무수물 성분에 대해 PMDA 를 70 ∼ 100 몰% 함유하는 폴리이미드로 이루어진다 ; d) 동박의 접착성 폴리이미드층 (i) 과 접하는 면이 조화 처리되어, Rz 가 1.0 ㎛ 이하, Ra 가 0.2 ㎛ 이하이다 ; e) 동박의 접착성 폴리이미드층 (i) 과 접하는 면에 부착된 Ni 량이 0.01 ㎎/dm2 이하, Co 량이 0.01 ∼ 0.5 ㎎/dm2, Mo 량이 0.01 ∼ 0.5 ㎎/dm2, Co + Mo 가 0.1 ∼ 0.7 ㎎/dm2 이다.

Description

동장 적층판 및 프린트 배선판{COPPER-CLAD LAMINATE AND PRINTED WIRING BOARD}
본 발명은, 전자 기기의 소형화·고성능화에 수반하는 고주파화에 대한 대응을 가능하게 하는 동장 적층판 및 프린트 배선판을 제공하는 것에 있다.
최근, 전자 기기의 소형화, 경량화, 공간 절약화의 진전에 수반하여, 얇고 경량이며, 가요성을 갖고, 굴곡을 반복해도 우수한 내구성을 갖는 플렉시블 프린트 배선판 (FPC ; Flexible Printed Circuits) 의 수요가 증대되고 있다. FPC 는, 한정된 스페이스에서도 입체적 또한 고밀도의 실장이 가능하기 때문에, 예를 들어, HDD, DVD, 휴대 전화 등의 전자 기기의 가동 (可動) 부분의 배선이나, 케이블, 커넥터 등의 부품으로 그 용도가 확대되고 있다.
상기 서술한 고밀도화에 더하여 기기의 고성능화가 진행된 점에서, 전송 신호의 고주파화에 대한 대응도 필요시되고 있다. 정보 처리나 정보 통신에 있어서는 대용량의 정보를 전송·처리하기 위해서 전송 주파수를 높게 하는 대처가 행해지고 있고, 프린트 기판 재료는 절연층의 박화와 절연층의 저유전화에 의한 전송 손실의 저하가 요구되고 있다. 종래의 폴리이미드를 사용한 FPC 에서는 유전율이나 유전 정접 (正接) 이 높아, 고주파역에서는 전송 손실이 높기 때문에 적응이 어렵고, 고주파화에 대응하기 위해서 저유전율, 저유전 정접을 특징으로 한 액정 폴리머를 유전체층으로 한 FPC 가 사용되고 있다. 그러나, 액정 폴리머는, 유전 특성이 우수하지만, 내열성이나 금속박과의 접착성에 개선의 여지가 있다.
유전 특성과 금속박과의 접착성을 개선하기 위해서, 도체 회로를 형성하는 동박에 접하는 폴리이미드층의 이미드기 농도를 제어한 동장 적층판이 제안되어 있다 (특허문헌 1). 특허문헌 1 에 의하면, 동박의 표면 조도 (Rz) 와 동박에 접하는 면의 저이미드기 농도의 폴리이미드층의 조합에 의해 유전 특성을 제어할 수 있다고 하고 있지만, 그 제어에는 한계가 있고, 전송 특성도 충분히 만족할 수 있는 것은 아니었다.
저조도화의 동박과 절연층의 접착성을 개선하기 위해서, 절연층과 접하는 동박의 표면에 소정의 금속을 석출시킨 동박이 제안되어 있다 (특허문헌 2). 특허문헌 2 에 의하면, 니켈, 아연 및 코발트의 석출량에 의해 초기 접착력과 내열 시험 후의 저하를 억제할 수 있지만, 전송 손실도 충분히 만족할 수 있는 것은 아니었다.
일본 특허공보 제5031639호 일본 특허공보 제4652020호
본 발명은, 전자 기기의 소형화·고성능화에 수반하는 고주파화에 대한 대응을 가능하게 하는 동장 적층판 및 프린트 배선판을 제공하는 것에 있다.
상기 서술한 과제를 해결하기 위해서, 본 발명자들은, 동박 표면에 처리되는 방청 금속의 종류와 부착량에 착안하여, 특정 표면 상태를 갖는 동박을 도체층으로서 사용함과 함께, 그 동박과 조합하여, 특정 유전 특성을 갖는 폴리이미드를 절연층에 사용함으로써, 고주파 영역에 있어서의 임피던스 정합성이 우수한 FPC 등의 회로 기판이 얻어지는 것을 알아내어 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 동장 적층판은, 폴리이미드 절연층과, 그 폴리이미드 절연층의 적어도 일방의 면에 동박을 구비하고 있다. 본 발명의 동장 적층판은, 하기의 구성 a ∼ e :
a) 상기 폴리이미드 절연층이, 상기 동박의 표면에 접하는 접착성 폴리이미드층 (i) 과, 상기 접착성 폴리이미드층 (i) 에 직접 또는 간접적으로 적층된 저팽창성 폴리이미드층 (ii) 을 갖는 것 ;
b) 상기 접착성 폴리이미드층 (i) 이, 테트라카르복실산 무수물 성분과 디아민 성분을 반응시켜 얻어지는 폴리이미드로 이루어지고, 상기 산 무수물 성분에 대해, 피로멜리트산 2 무수물 (PMDA) 을 50 몰% 이상 함유하고, 상기 디아민 성분에 대해, 2,2-비스[4-(4-아미노페녹시)페닐]프로판 (BAPP) 을 50 몰% 이상 함유하는 것 ;
c) 상기 저팽창성 폴리이미드층 (ii) 이, 테트라카르복실산 무수물 성분과 디아민 성분을 반응시켜 얻어지는 폴리이미드로 이루어지고, 상기 산 무수물 성분에 대해, PMDA 를 70 ∼ 100 몰% 의 범위 내에서 함유하는 것 ;
d) 상기 동박에 있어서의 상기 접착성 폴리이미드층 (i) 과 접하는 면이 조화 처리되어 있고, 그 동박 표면의 10 점 평균 조도 (Rz) 가 1.0 ㎛ 이하, 산술 평균 높이 (Ra) 가 0.2 ㎛ 이하인 것 ;
e) 상기 동박에 있어서의 상기 접착성 폴리이미드층 (i) 과 접하는 면에 부착된 니켈 원소의 양 (Ni) 이 0.01 ㎎/dm2 이하이고, 코발트 원소의 양 (Co) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내, 몰리브덴 원소의 양 (Mo) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내이며, 또한 코발트 원소 및 몰리브덴 원소의 총량 (Co + Mo) 이 0.1 ∼ 0.7 ㎎/dm2 의 범위 내인 것 ; 을 구비하는 것을 특징으로 한다.
본 발명의 동장 적층판은, 상기 동박의 조화 처리가, 그 동박의 단면의 주사형 전자 현미경 (SEM) 관찰에 의해 확인되는 것으로, 상기 SEM 관찰에 의해 측정되는 조화 높이의 최대치가 0.6 ㎛ 미만이어도 된다.
본 발명의 동장 적층판은, 상기 접착성 폴리이미드층 (i) 이, 상기 산 무수물 성분에 대해, PMDA 를 90 ∼ 96 몰% 의 범위 내에서 함유하고, 3,3',4,4'-비페닐테트라카르복실산 2 무수물 (BPDA) 및 4,4'-옥시디프탈산 2 무수물 (ODPA) 로 이루어지는 군에서 선택되는 1 종 이상의 테트라카르복실산 무수물을 4 ∼ 10 몰% 의 범위 내에서 함유하는 것이어도 된다.
본 발명의 동장 적층판은, 상기 저팽창성 폴리이미드층 (ii) 이, 상기 디아민 성분에 대해, 하기 일반식 (1) 로 나타내는 디아민을 70 ∼ 100 몰% 의 범위 내에서 함유하고, 하기 일반식 (2) 로 나타내는 디아민을 0 ∼ 30 몰% 의 범위 내에서 함유하는 것이어도 된다.
[화학식 1]
Figure 112016001261540-pat00001
[식 중, R1, R2 는, 독립적으로, 수소 원자, 또는, 할로겐 원자 혹은 페닐기로 치환되어 있어도 되는 알킬기를 나타내는데, R1, R2 중 적어도 2 개는, 할로겐 원자 혹은 페닐기로 치환되어 있어도 되는 알킬기를 나타내고, n 은 1 ∼ 4 의 정수 (整數) 를 나타낸다]
[화학식 2]
Figure 112016001261540-pat00002
[식 중, X 는 이하의 구조를 의미한다]
[화학식 3]
Figure 112016001261540-pat00003
본 발명의 프린트 배선판은, 상기 어느 하나의 동장 적층판의 동박을 배선 회로 가공하여 이루어지는 것이다.
본 발명의 동장 적층판은, 동박의 표피 효과에 의한 저항의 증대를 억제함으로써, 폴리이미드 절연층의 유전 특성을 효과적으로 활용할 수 있으므로, 고속 신호 전송을 필요로 하는 전자 재료로서 바람직하게 사용할 수 있다.
도 1 은, 실시예 1 에서 사용한 동박의 단면의 SEM 사진이다.
이하, 본 발명의 실시형태에 대해 설명한다.
<동장 적층판>
본 실시형태의 동장 적층판은, 폴리이미드 절연층과, 그 폴리이미드 절연층의 적어도 일방의 면에 동박층을 구비한 동장 적층판으로서, 폴리이미드 절연층의 편면측에만 동박을 구비한 편면 동장 적층판이어도 되고, 폴리이미드 절연층의 양측에 동박을 구비한 양면 동장 적층판이어도 된다. 또한, 양면 동장 적층판을 얻으려면, 편면 동장 적층판을 형성한 후, 서로 폴리이미드 절연층을 마주 보게 하고 열 프레스에 의해 압착하여 형성하는 것이나, 편면 동장 적층판의 폴리이미드 절연층에 동박을 압착하여 형성하는 것 등에 의해 얻을 수 있다.
(폴리이미드 절연층)
폴리이미드 절연층은, 동박의 표면에 접하는 접착성 폴리이미드층 (i) 과, 상기 접착성 폴리이미드층 (i) 에 직접 또는 간접적으로 적층된 저팽창성 폴리이미드층 (ii) 을 갖는다.
접착성 폴리이미드층 (i) : 접착성 폴리이미드층 (i) 은, 테트라카르복실산 무수물 성분과 디아민 성분을 반응시켜 얻어지는 폴리이미드로 이루어지고, 원료의 산 무수물 성분으로서, 적어도, 피로멜리트산 2 무수물 (PMDA) 과, 원료의 디아민 성분으로서, 2,2-비스[4-(4-아미노페녹시)페닐]프로판 (BAPP) 을 사용한다. PMDA 는 폴리이미드의 땜납 내열성의 향상에 기여하고, BAPP 는 폴리이미드의 동박과의 접착성 향상에 기여한다. 이와 같은 관점에서, 원료의 산 무수물 성분에 대해 PMDA 를, 디아민 성분에 대해 BAPP 를, 각각 50 몰% 이상, 바람직하게는 90 몰% 이상, 보다 바람직하게는 90 ∼ 100 몰% 의 범위 내에서 사용한다. 또, PMDA 및 BAPP 를 모두 50 몰% 이상, 특히 90 몰% 이상 사용함으로써, 폴리이미드의 높은 필름 강도 (특히 인열 강도) 와 동박과의 높은 접착력을 양립시키고, 결과적으로, 폴리이미드 절연층과 동박의 필 강도를 개선할 수 있다.
또, 접착성 폴리이미드층 (i) 은, 원료의 산 무수물 성분으로서, 3,3',4,4'-비페닐테트라카르복실산 2 무수물 (BPDA) 및 4,4'-옥시디프탈산 2 무수물 (ODPA) 로 이루어지는 군에서 선택되는 1 종 이상의 테트라카르복실산 무수물을 사용하는 것이 바람직하다. BPDA 및 ODPA 는, 폴리이미드의 땜납 내열성 저하에 영향을 주지 않을 정도로 유리 전이 온도를 낮추는 효과가 있고, 예를 들어, 동박과의 열압착 (라미네이트) 에 있어서도 충분한 접착력을 확보할 수 있다. 폴리이미드의 유리 전이 온도는, 바람직하게는 280 ∼ 320 ℃ 의 범위 내가 좋다. 또, BPDA 및 ODPA 는, 폴리이미드의 필름 강도의 저하에 기여하는 반면, 이미드기 농도를 저하시키므로, 유전 특성을 개선하고, 또한 폴리이미드의 극성기의 감소에 기여하고, 폴리이미드의 흡습 특성을 개선하고, FPC 의 전송 손실을 낮게 할 수 있다. 이와 같은 관점에서, 원료의 산 무수물 성분으로서 BPDA 또는 ODPA 를 4 ∼ 10 몰% 의 범위 내에서 사용하는 것이 바람직하다. 이 경우, PMDA 는, 원료의 산 무수물 성분에 대해 90 ∼ 96 몰% 의 범위 내에서 사용하는 것이 바람직하다. 여기서, 「이미드기 농도」는, 폴리이미드 중의 이미드기부 (-(CO)2-N-) 의 분자량을 폴리이미드 구조 전체의 분자량으로 나눈 값을 의미한다.
저팽창성 폴리이미드층 (ii) :
저팽창성 폴리이미드층 (ii) 은, 테트라카르복실산 무수물 성분과 디아민 성분을 반응시켜 얻어지는 폴리이미드로 이루어지고, 원료의 산 무수물 성분으로서 적어도 PMDA 를 사용한다. PMDA 는, 폴리이미드의 열 선팽창 계수 (CTE) 를 저하시킬 수 있다. 동장 적층판을 형성하였을 때의 휨이나 치수 안정성의 저하를 억제하는 관점에서, 폴리이미드 절연층으로서, CTE 를 10 ∼ 30 ppm/K 의 범위 내로 제어하는 것이 바람직하고, 저팽창성 폴리이미드층 (ii) 은 베이스 필름층 (절연 수지층의 주층) 으로서의 적용이 바람직하다. 저팽창성 폴리이미드층 (ii) 을 구성하는 폴리이미드의 CTE 는, 바람직하게는 1 ∼ 25 ppm/K 의 범위 내, 보다 바람직하게는 10 ∼ 20 ppm/K 의 범위 내가 좋다. 이와 같은 관점에서, 원료의 산 무수물 성분에 대해, PMDA 를 70 ∼ 100 몰% 의 범위 내에서 사용한다.
또, 저팽창성 폴리이미드층 (ii) 은, 원료 디아민 성분으로서, 하기 일반식 (1) 로 나타내는 디아민 및 하기 일반식 (2) 로 나타내는 디아민을 사용하는 것이 바람직하다.
[화학식 4]
Figure 112016001261540-pat00004
[식 중, R1, R2 는, 독립적으로, 수소 원자, 또는, 할로겐 원자 혹은 페닐기로 치환되어 있어도 되는 알킬기를 나타내는데, R1, R2 중 적어도 2 개는, 할로겐 원자 혹은 페닐기로 치환되어 있어도 되는 알킬기를 나타내고, n 은 1 ∼ 4 의 정수를 나타낸다]
[화학식 5]
Figure 112016001261540-pat00005
[식 중, X 는 이하의 구조를 의미한다]
[화학식 6]
Figure 112016001261540-pat00006
상기 일반식 (1) 로 나타내는 디아민은 방향족 디아민으로, 저 CTE 화나 유전 특성의 개선, 나아가 저흡습화나 고내열화에 기여한다. 이와 같은 관점에서, 원료의 디아민 성분에 대해, 상기 일반식 (1) 로 나타내는 디아민을, 바람직하게는 70 몰% 이상, 보다 바람직하게는 70 ∼ 100 몰% 의 범위 내에서 사용하는 것이 좋다.
상기 일반식 (1) 로 나타내는 디아민의 구체예로는, 4,4'-디아미노-2,2'-디메틸디페닐, 4,4'-디아미노-3,3'-디메틸디페닐, 2,3'-디메틸-4,4'-디아미노디페닐, 3,3',5-트리메틸-4,4'-디아미노디페닐, 2,2',5,5'-테트라메틸-4,4'-디아미노디페닐, 3,3',5,5'-테트라메틸-4,4'-디아미노디페닐, 2,3',5,5'-테트라메틸-4,4'-디아미노디페닐, 2,2',3,5-테트라메틸-4,4'-디아미노디페닐, 2,2',3,3',5,5'-헥사메틸-4,4'-디아미노디페닐, 2,2',3,3',5,5',6,6'-옥타메틸-4,4'-디아미노디페닐, 2,5-디메틸메틸-4,4'-디아미노디페닐, 2,3,5,6-테트라메틸-4,4'-디아미노디페닐, 2,2'-디에틸-4,4'-디아미노디페닐, 2,2'-프로필-4,4'-디아미노디페닐, 2,2'-비스(1-메틸에틸)-4,4'-디아미노디페닐, 5,5'-디메틸-2,2'-비스(1-메틸에틸)-4,4'-디아미노디페닐, 2,2'-디옥틸-4,4'-디아미노디페닐, 2,2'-비스(페닐메틸)-4,4'-디아미노디페닐, 4,4'-디아미노-2,2'-비스(트리플루오로메틸)비페닐, 2,2'-디비닐-4,4'-디아미노디페닐 등을 들 수 있다.
상기 일반식 (1) 로 나타내는 디아민 중에서도, 상기 일반식 (1) 에 있어서, R1, R2 가 탄소수 1 ∼ 3 의 알킬기인 것이 바람직하고, 4,4'-디아미노-2,2'-디메틸디페닐 (m-TB), 4,4'-디아미노-3,3'-디메틸디페닐이 보다 바람직하다.
또, 상기 일반식 (1) 로 나타내는 디아민에 더하여, 원료의 디아민 성분에 대해, 상기 일반식 (2) 로 나타내는 디아민을 0 ∼ 30 몰% 의 범위 내에서 사용해도 된다. 상기 일반식 (2) 로 나타내는 디아민은, 폴리이미드의 고 CTE 화에 기여하는 반면, 이미드기 농도를 감소시키므로, 유전 특성을 개선한다. 이와 같은 관점에서, 원료의 디아민 성분에 대해, 상기 일반식 (2) 로 나타내는 디아민을, 바람직하게는 1 ∼ 30 몰% 의 범위 내, 보다 바람직하게는 5 ∼ 30 몰% 의 범위 내에서 사용하는 것이 좋다.
상기 일반식 (2) 로 나타내는 디아민의 구체예로는, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠 (TPE-R), 2,2-비스[4-(4-아미노페녹시)페닐]프로판 (BAPP) 등을 들 수 있다.
산 무수물 성분으로서, 본 발명의 효과에 지장을 주지 않을 정도의 상기 산 무수물 이외의 방향족 테트라카르복실산 무수물도 사용 가능하다.
디아민 성분으로서, 본 발명의 효과에 지장을 주지 않을 정도의 상기 디아민 이외의 방향족 디아민도 사용 가능하다.
폴리이미드 절연층의 두께는, 6 ∼ 50 ㎛ 의 범위 내인 것이 좋고, 바람직하게는 9 ∼ 45 ㎛ 의 범위 내인 것이 좋다. 폴리이미드 절연층의 두께가 6 ㎛ 에 못 미치면, 동장 적층판의 제조 등에 있어서의 반송시에 주름이 생기는 등의 문제가 발생할 우려가 있고, 한편 폴리이미드 절연층의 두께가 50 ㎛ 를 초과하면, 동장 적층판의 제조시의 치수 안정성이나 굴곡성 등에 있어서 문제가 발생할 우려가 있다. 또한, 복수 층으로부터 폴리이미드 절연층을 형성하는 경우에는, 그 합계 두께가 상기 범위 내가 되도록 하면 된다.
폴리이미드 절연층은, FPC 등의 회로 기판에 사용하였을 때에, 주파수 1 ∼ 40 GHz 대에 있어서, 액정 폴리머를 사용하여 제작한 동장 적층판 동등 레벨의 전송 손실로 하기 위해서는, 3 GHz 에 있어서의 유전율이 바람직하게는 3.1 이하이며, 유전 정접이 0.005 미만인 것이 좋다. 폴리이미드 절연층의 유전 특성을 이와 같은 범위 내로 제어함으로써, FPC 등의 회로 기판에 사용하였을 때의, 고주파 신호의 전송 경로 상에서 전송 로스를 억제할 수 있다.
또한, 폴리이미드 절연층은, FPC 등의 회로 기판에 사용하였을 때에 액정 폴리머 동등 레벨로 전송 손실을 저하시키려면, 10 GHz 에 있어서의 유전율이 바람직하게는 3.0 이하이며, 유전 정접이 0.005 이하인 것이 좋다. 폴리이미드 절연층의 유전 특성을 이와 같은 범위 내로 제어함으로써, FPC 등의 회로 기판에 사용하였을 때의, 고주파 신호의 전송 경로 상에서 전송 로스를 억제할 수 있다.
폴리이미드 절연층의 두께나 물성의 컨트롤 용이성으로부터, 폴리아미드산 용액을 동박 상에 직접 도포한 후, 열처리에 의해 건조, 경화시키는 이른바 캐스트 (도포) 법에 의한 것이 바람직하다. 또, 폴리이미드 절연층을 복수 층으로 하는 경우, 상이한 구성 성분으로 이루어지는 폴리아미드산 용액 상에 다른 폴리아미드산 용액을 순차적으로 도포하여 형성할 수 있다. 폴리이미드 절연층이 복수 층으로 이루어지는 경우, 동일한 구성의 폴리이미드 전구체 수지를 2 회 이상 사용해도 된다.
상기 산 무수물 및 디아민은 각각, 그 1 종만을 사용해도 되고 2 종 이상을 병용하여 사용할 수도 있다. 산 무수물 및 디아민의 종류나, 2 종 이상의 산 무수물 또는 디아민을 사용하는 경우의 각각의 몰비를 선정함으로써, 열팽창성, 접착성, 유리 전이 온도 등을 제어할 수 있다.
폴리이미드 절연층을 구성하는 폴리이미드는, 상기 방향족 테트라카르복실산 무수물 및 방향족 디아민을 용매 중에서 반응시키고, 전구체 수지를 생성한 후 가열 폐환시킴으로써 제조할 수 있다. 예를 들어, 산 무수물 성분과 디아민 성분을 거의 등몰로 유기 용매 중에 용해시키고, 0 ∼ 100 ℃ 의 범위 내의 온도에서 30 분 ∼ 24 시간 교반하여 중합 반응시킴으로써 폴리이미드의 전구체인 폴리아미드산이 얻어진다. 반응에 있어서는, 생성되는 전구체가 유기 용매 중에 5 ∼ 30 중량% 의 범위 내, 바람직하게는 10 ∼ 20 중량% 의 범위 내가 되도록 반응 성분을 용해시킨다. 중합 반응에 사용하는 유기 용매로는, 예를 들어, N,N-디메틸포름아미드, N,N-디메틸아세트아미드 (DMAC), N-메틸-2-피롤리돈, 2-부타논, 디메틸술폭사이드, 황산디메틸, 시클로헥사논, 디옥산, 테트라하이드로푸란, 디글라임, 트리글라임 등을 들 수 있다. 이들 용매를 2 종 이상 병용하여 사용할 수도 있고, 나아가서는 자일렌, 톨루엔과 같은 방향족 탄화수소의 병용도 가능하다. 또, 이와 같은 유기 용매의 사용량으로는 특별히 제한되는 것은 아니지만, 중합 반응에 의해 얻어지는 폴리아미드산 용액 (폴리이미드 전구체 용액) 의 농도가 5 ∼ 30 중량% 정도가 되는 것과 같은 사용량으로 조정하여 사용하는 것이 바람직하다.
합성된 전구체는, 통상적으로 반응 용매 용액으로서 사용하는 것이 유리하지만, 필요에 따라 농축, 희석 또는 다른 유기 용매로 치환할 수 있다. 또, 전구체는 일반적으로 용매 가용성이 우수하므로 유리하게 사용된다. 전구체를 이미드화시키는 방법은 특별히 제한되지 않고, 예를 들어 상기 용매 중에서, 80 ∼ 400 ℃ 의 범위 내의 온도 조건에서 1 ∼ 24 시간 걸쳐 가열하거나 하는 열처리가 바람직하게 채용된다.
폴리이미드 절연층은, 필요에 따라 무기 필러를 함유해도 된다. 구체적으로는, 예를 들어 이산화규소, 산화알루미늄, 산화마그네슘, 산화베릴륨, 질화붕소, 질화알루미늄, 질화규소, 불화알루미늄, 불화칼슘 등을 들 수 있다. 이들은 1 종 또는 2 종 이상을 혼합하여 사용할 수 있다.
(동박)
본 실시형태의 동장 적층판에 있어서, 동박은, 접착성 폴리이미드층 (i) 과 접하는 면이 조화 처리되어 있고, 10 점 평균 조도 (Rz) 가 1.0 ㎛ 이하, 산술 평균 조도 (Ra) 가 0.2 ㎛ 이하이다. 또한, 동박의 재질은 구리 합금이어도 된다.
신호 배선에 고주파 신호가 공급되고 있는 상태에서는, 그 신호 배선의 표면에만 전류가 흘러, 전류가 흐르는 유효 단면적이 적어져 직류 저항이 커지고, 신호가 감쇠된다는 문제 (표피 효과) 가 있다. 동박의 폴리이미드 절연층에 접하는 면의 표면 조도를 낮춤으로써, 이 표피 효과에 의한 신호 배선의 저항 증대를 억제할 수 있다. 이와 같은 지견하, 본 발명자들은, 도체 손실의 저감에 관하여 더욱 검토를 진행시킨 결과, 동박의 표면 조도가 어느 정도까지 낮아지면, 도체 손실의 저감에 그다지 효과가 나타나지 않는 것을 알 수 있었다. 또, 전기 성능 요구 기준을 만족시키기 위해서 표면 조도를 낮추면, 동박과 폴리이미드 절연층의 접착력 (박리 강도) 이 약해진다. 그래서, 전기 성능 요구를 만족시키는 것이 가능하고, 폴리이미드 절연층과의 접착성을 확보한다는 관점에서, 동박의 표면이 상기 표면 조도의 규정을 만족하며, 또한 조화 처리되어 있는 것이 필요하다.
동박의 조화 처리는, 예를 들어 전기 도금법에 의해 동박과 동일한 재료 (예를 들어 구리) 로 동박의 표면에 미세한 요철을 갖는 피막 (괴상 피막) 을 부착시킴으로써 형성할 수 있다. 또한, 동박의 조화 처리는, 동박의 단면의 주사형 전자 현미경 (SEM) 관찰에 의해 확인되는데, 표피 효과에 의해 동박 표면을 흐르는 전류에 대해, 동박 표면의 미세한 요철이 주는 영향을 보다 적확하게 반영하고 있는 것으로 추찰된다. 이와 같은 관점에서, SEM 관찰에 의해 측정되는 동박의 조화 높이의 최대치는, 바람직하게는 0.6 ㎛ 미만이 좋다. 동박의 조화 높이의 최대치가 0.6 ㎛ 미만임으로써, 폴리이미드 절연층과의 접착성 확보와 배선의 저항 증대 억제라는 트레이드·오프의 관계에 있는 요구를 동시에 만족시킬 수 있다.
본 실시형태의 동장 적층판은, 접착성 폴리이미드층 (i) 과 접하는 동박의 표면에, 적어도 코발트 및 몰리브덴을 석출시키는 금속 석출 처리가 실시되어 있다. 이와 같은 금속 석출 처리에 의해, 동박의 표면의 니켈 원소의 양 (Ni) 이 0.01 ㎎/dm2 이하이고, 코발트 원소의 양 (Co) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내, 몰리브덴 원소의 양 (Mo) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내이며, 또한 코발트 원소 및 몰리브덴 원소의 총량 (Co + Mo) 이 0.1 ∼ 0.7 ㎎/dm2 의 범위 내가 되도록 제어되고 있다.
니켈은 구리에 대해 전율 고용체로, 합금 상태를 만들어낼 수 있고, 또는 니켈은 구리에 대해 확산되기 쉬워, 합금 상태를 만들기 쉽다. 이와 같은 상태는, 구리 단체 (單體) 와 비교하여 전기 저항이 크고, 바꾸어 말하면 도전율이 작아진다. 이와 같은 점에서, 동박 표면에 있어서의 니켈 원소의 부착량이 많으면 니켈과 합금화된 구리의 저항 증대가 발생한다. 그 결과, 표피 효과에 의한 신호 배선의 저항 증대로 인한 신호 전송시의 손실이 커진다. 이와 같은 관점에서, 본 실시형태의 동장 적층판에 있어서, 동박은, 접착성 폴리이미드층 (i) 과 접하는 면에 부착된 니켈 원소의 양을 0.01 ㎎/dm2 이하로 억제하고 있다.
또, 본 발명자들은, 도체 손실의 저감에 관하여, 동박의 표면 조도 이외에, 동박의 표면에 금속 석출 처리된 금속의 부착량이 도체 손실에 영향을 미치고 있고, 이 금속의 부착량이 많으면 도체 손실이 저감되기 어려운 것을 알아냈다. 한편, 금속 석출 처리된 금속의 부착량이 적어질수록, 수지와 동박 사이의 접착 강도 및 그 장기 신뢰성 또는 내약품성이 저하되는 것을 확인하였다. 이와 같은 관점에서, 본 실시형태의 동장 적층판에 있어서는, 구리와의 합금 상태를 만들기 어렵고, 니켈에 비해 저항 증대를 발생시키기 어려운 금속인 코발트 및 몰리브덴을 동박의 표면에 일정량 존재시킴으로써, 도체 손실을 억제하면서 수지와 동박 사이의 접착 강도, 그 장기 신뢰성, 및, 내약품성을 확보하고 있다. 따라서, 본 실시형태에서 사용하는 동박은, 접착성 폴리이미드층 (i) 과 접하는 면에 부착된 코발트 원소의 양 (Co) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내, 몰리브덴 원소의 양 (Mo) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내이다. 또, 코발트 원소 및 몰리브덴 원소의 총량 (Co + Mo) 을 0.1 ∼ 0.7 ㎎/dm2 의 범위 내로 함으로써, 동장 적층판의 배선 가공시에 있어서의 배선 간의 폴리이미드 부분의 에칭 잔류물을 억제하고, 에칭에 의한 약액에 대한 내성 저하의 억제, 및 동박과 폴리이미드 사이의 접착 강도 및 그 장기 신뢰성의 저하를 억제할 수 있다.
본 실시형태의 동장 적층판에 사용하는 동박의 금속 석출 처리에 대해서는, 동박의 표면에 상기 서술한 금속을 소정량으로 석출시킬 수 있는 수단이면 특별히 제한되지 않는다. 예를 들어, 금속 석출 처리의 일례로서, 상기 금속을 사용한 방청 처리 등을 들 수 있고, 구체적으로는 상기 금속을 소정량 포함한 욕을 사용하여 도금 처리를 실시하고, 동박의 표면에 상기 금속을 석출시키는 방법 등을 들 수 있다.
또, 본 실시형태의 동장 적층판에 사용하는 동박은, 상기 금속 석출 처리 외에, 접착력의 향상을 목적으로 하여, 동박의 표면에, 예를 들어 사이징, 알루미늄알코올레이트, 알루미늄킬레이트, 실란 커플링제 등에 의한 표면 처리를 실시해도 된다.
본 실시형태의 동장 적층판에서는, 동박으로서 시판되고 있는 동박을 사용할 수 있다. 그 구체예로는, 후쿠다 금속박분 공업사 제조의 CF-T49A-DS-HD (상품명) 등을 들 수 있다.
본 실시형태의 동장 적층판에 있어서, 예를 들어 FPC 의 제조에 사용하는 경우의 동박의 바람직한 두께는 3 ∼ 50 ㎛ 의 범위 내이며, 보다 바람직하게는 5 ∼ 30 ㎛ 의 범위 내이지만, 회로 패턴의 선폭을 세선화하기 위해서는, 동박의 두께는 5 ∼ 20 ㎛ 의 범위 내가 바람직하다.
<프린트 배선판>
본 실시형태의 프린트 배선판은, 본 실시형태의 동장 적층판의 동박을 통상적인 방법에 의해 패턴상으로 가공하여 배선층을 형성함으로써, 본 발명의 일 실시형태인 프린트 배선판을 제조할 수 있다.
이하, 대표적으로 캐스트법의 경우를 예로 들어 본 실시형태의 프린트 배선판의 제조 방법에 대해 구체적으로 설명한다.
먼저, 동장 적층판의 제조 방법은, 이하의 공정 (1) ∼ (3) 을 포함할 수 있다.
공정 (1) :
공정 (1) 은, 본 발명의 폴리이미드의 전구체인 폴리아미드산의 수지 용액을 얻는 공정이다.
공정 (2) :
공정 (2) 는, 동박 상에 폴리아미드산의 수지 용액을 도포하여 도포막을 형성하는 공정이다. 동박은, 컷트 시트상, 롤상의 것, 또는 엔드리스 벨트상 등의 형상으로 사용할 수 있다. 생산성을 얻기 위해서는 롤상 또는 엔드리스 벨트상의 형태로 하여, 연속 생산 가능한 형식으로 하는 것이 효율적이다. 또한, 프린트 배선판에 있어서의 배선 패턴 정밀도의 개선 효과를 보다 크게 발현시키는 관점에서, 동박은 장척으로 형성된 롤상의 것이 바람직하다.
도포막을 형성하는 방법은, 폴리아미드산의 수지 용액을 동박 상에 직접 도포한 후에 건조시킴으로써 형성할 수 있다. 도포하는 방법은 특별히 제한되지 않고, 예를 들어 콤마, 다이, 나이프, 립 등의 코터로 도포하는 것이 가능하다.
폴리이미드 절연층은, 단층이어도 되고, 복수 층으로 이루어지는 것이어도 된다. 폴리이미드 절연층을 복수 층으로 하는 경우, 상이한 구성 성분으로 이루어지는 전구체의 층 상에 다른 전구체를 순차적으로 도포하여 형성할 수 있다. 전구체의 층이 3 층 이상으로 이루어지는 경우, 동일한 구성의 전구체를 2 회 이상 사용해도 된다. 층 구조가 간단한 2 층 또는 단층은, 공업적으로 유리하게 얻을 수 있으므로 바람직하다. 또, 전구체의 층의 두께 (건조 후) 는, 예를 들어, 3 ∼ 100 ㎛ 의 범위 내, 바람직하게는 3 ∼ 50 ㎛ 의 범위 내에 있는 것이 좋다.
폴리이미드 절연층을 복수 층으로 하는 경우, 동박에 접하는 폴리이미드 절연층이 열가소성 폴리이미드 절연층이 되도록 전구체의 층을 형성하는 것이 바람직하다. 열가소성 폴리이미드를 사용함으로써, 동박과의 밀착성을 향상시킬 수 있다. 이와 같은 열가소성 폴리이미드는, 유리 전이 온도 (Tg) 가 360 ℃ 이하인 것이 바람직하고, 보다 바람직하게는 200 ∼ 320 ℃ 이다.
또, 단층 또는 복수 층의 전구체의 층을 일단 이미드화하여 단층 또는 복수 층의 폴리이미드 절연층으로 한 후에, 추가로 그 위에 전구체의 층을 형성할 수도 있다.
공정 (3) :
공정 (3) 은, 도포막을 열처리하여 이미드화하고, 폴리이미드 절연층을 형성하는 공정이다. 이미드화의 방법은 특별히 제한되지 않고, 예를 들어, 80 ∼ 400 ℃ 의 범위 내의 온도 조건에서 1 ∼ 60 분간의 범위 내의 시간 가열하거나 하는 열처리가 바람직하게 채용된다. 금속층의 산화를 억제하기 위해서, 저산소 분위기하에서의 열처리가 바람직하고, 구체적으로는 질소 또는 희가스 등의 불활성 가스 분위기하, 수소 등의 환원 가스 분위기하, 혹은 진공 중에서 실시하는 것이 바람직하다. 열처리에 의해 도포막 중의 폴리아미드산이 이미드화되고, 폴리이미드가 형성된다.
이와 같이 하여, 폴리이미드 절연층 (단층 또는 복수 층) 과 동박을 갖는 동장 적층판을 제조할 수 있다.
또, 회로 기판의 제조 방법은, 상기 (1) ∼ (3) 의 공정에 더하여, 추가로 이하의 공정 (4) 를 포함할 수 있다.
공정 (4) :
공정 (4) 는, 동장 적층판의 동박을 패터닝하여 배선층을 형성하는 공정이다. 본 공정에서는, 동박을 소정 형상으로 에칭함으로써 패턴 형성하고, 배선층으로 가공함으로써 프린트 배선판을 얻는다. 에칭은, 예를 들어 포토리소그래피 기술 등을 이용하는 임의의 방법으로 실시할 수 있다.
또한, 이상의 설명에서는, 프린트 배선판의 제조 방법의 특징적 공정만을 설명하였다. 즉, 프린트 배선판을 제조할 때에, 통상 실시되는 상기 이외의 공정, 예를 들어 전공정에서의 스루홀 가공이나, 후공정의 단자 도금, 외형 가공 등의 공정은 통상적인 방법에 따라 실시할 수 있다.
이상과 같이, 본 실시형태의 폴리이미드 절연층 및 동박을 사용함으로써, 임피던스 정합성이 우수한 동장 적층판을 형성할 수 있다. 또, 본 실시형태의 폴리이미드 절연층 및 동박을 사용함으로써, FPC 로 대표되는 회로 기판에 있어서, 전기 신호의 전송 특성을 개선하고, 신뢰성을 향상시킬 수 있다.
실시예
이하에 실시예를 나타내어 본 발명의 특징을 보다 구체적으로 설명한다. 단, 본 발명의 범위는 실시예에 한정되지 않는다. 또한, 이하의 실시예에 있어서, 특별히 언급이 없는 한 각종 측정, 평가는 하기에 의한 것이다.
[인열 전파 저항의 측정]
인열 전파 저항은, 63.5 ㎜ × 50 ㎜ 의 시험편을 준비하고, 시험편에 길이 12.7 ㎜ 의 절입을 넣고, 토요 정기 제조의 경하중 인열 시험기를 사용하여 측정하였다.
[유리 전이 온도 (Tg) 의 측정]
유리 전이 온도는, 5 ㎜ × 20 ㎜ 의 사이즈의 폴리이미드 필름을, 점탄성 측정 장치 (DMA : TA 인스투르먼트사 제조, 상품명 ; RSA3) 를 사용하여, 30 ℃ 부터 400 ℃ 까지 승온 속도 4 ℃/분, 주파수 1 Hz 로 실시하고, 탄성률 변화가 최대가 되는 (tanδ 변화율이 가장 큰) 온도를 유리 전이 온도로서 평가하였다.
[필 강도 및 장기 신뢰성의 측정]
필 강도는, 텐실론 테스터 (토요 정기 제작소사 제조, 상품명 ; 스트로그래프 VE-1D) 를 사용하여, 도체층측의 금속이 폭 1 ㎜ 의 배선으로 가공된 기재 (금속/수지층으로 구성된 적층체) 의 수지층측을 양면 테이프에 의해 SUS 판에 고정시키고, 기재를 180°방향으로 50 ㎜/분의 속도로 수지층으로부터 금속 배선을 박리할 때의 힘을 구하였다.
장기 신뢰성은, 상기의 배선 가공 기재를 150 ℃ 의 대기 분위기하에서 1000 시간 열처리한 후에 구해진 박리할 때의 힘과, 열처리 전의 힘의 백분율을 유지율로 하였다.
합격 여부 판정은, 필 강도가 1.0 kN/m 이상을 「합격」, 1.0 kN/m 미만을 「불합격」으로 평가하고, 장기 신뢰성에 대해서는 필 강도의 유지율이 70 % 이상을 「우수」, 60 % 이상을 「양호」, 50 % 이상을 「가능」, 50 % 미만을 「불가능」으로 평가하였다.
[내약품성의 평가]
내약품성의 평가는, 도체층측의 금속을 폭 1 ㎜ 의 배선으로 가공한 기재 (금속/수지층으로 구성된 적층체) 를 농도 20 wt% 로 조정된 염산 수용액에 50 ℃ 에서 1 시간 침지시킨 후에 배선을 박리하고, 배선이나 배선을 박리한 수지층측을 관찰하여, 금속/수지층 사이에 스며든 염산 수용액의 스며듦 폭을 평가하였다.
내약품성은, 스며듦 없음을 「우수」, 스며듦 폭이 20 ㎛ 미만을 「양호」, 스며듦 폭이 30 ㎛ 미만을 「가능」, 스며듦 폭이 30 ㎛ 이상을 「불가능」으로 평가하였다.
[유전율 및 유전 정접의 측정]
유전율 및 유전 정접은, 공동 공진기 섭동법 유전율 평가 장치 (Agilent 사 제조, 상품명 ; 벡터 네트워크 애널라이저 E8363B) 를 사용하여 소정의 주파수에 있어서의 수지 시트 (경화 후의 수지 시트) 의 유전율 및 유전 정접을 측정하였다. 또한, 측정에 사용한 수지 시트는, 온도 ; 24 ∼ 26 ℃, 습도 ; 45 ∼ 55 % 의 조건하에서 24 시간 방치한 것이다.
[동박의 표면 조도의 측정]
1) 산술 평균 높이 (Ra) 의 측정
촉침식 표면 조도계 (주식회사 코사카 연구소 제조, 상품명 ; 서프코더 ET-3000) 를 사용하여, Force ; 100 μN, Speed ; 20 ㎛, Range ; 800 ㎛ 의 측정 조건에 의해 구하였다. 또한, 표면 조도의 산출은, JIS-B 0601 : 1994 에 준거한 방법에 의해 산출하였다.
2) 10 점 평균 조도 (Rz) 의 측정
촉침식 표면 조도계 (주식회사 코사카 연구소 제조, 상품명 ; 서프코더 ET-3000) 를 사용하여, Force ; 100 μN, Speed ; 20 ㎛, Range ; 800 ㎛ 의 측정 조건에 의해 구하였다. 또한, 표면 조도의 산출은, JIS-B 0601 : 1994 에 준거한 방법에 의해 산출하였다.
[동박의 조화 높이의 측정]
단면 시료 제작 장치 (니혼 전자사 제조, 상품명 ; SM-09010 크로스섹션폴리셔) 에 의한 이온 조사로 대상 동박의 단면 형성 가공을 실시하고, 노출된 동박 단면을 5200 배로 SEM 관찰함으로써 동박 단면의 이미지를 얻었다. 얻어진 화상을 사용하여, 화상 중에 기록된 스케일에 기초하여, 조화 높이를 산출하였다.
[금속 석출 처리한 동박의 표면의 금속 원소의 측정]
동박의 분석면 이면을 마스킹한 다음, 1N-질산으로 분석면을 용해시키고, 100 ㎖ 로 정용 (定容) 한 후에 퍼킨엘머사 제조 유도 결합 플라즈마 발광 분광 분석 장치 (ICP-AES) Optima4300 을 사용하여 측정하였다.
[전송 특성의 평가]
동장 적층판을 회로 가공하고, 특성 임피던스를 50 Ω 로 한 마이크로스트립 선로를 회로 가공한 평가 샘플을 사용하고, 회로 가공한 측 (전송 선로측) 의 전송 특성을 평가하였다. SOLT 법 (SHORT-OPEN-LOOD-Thru) 으로 교정한 벡터 네트워크 애널라이저에 의해, 소정의 주파수 영역에서 S 파라미터를 측정함으로써, S21 (삽입 손실) 로 평가를 실시하였다.
전송 손실의 평가는, 주파수가 5 GHz 에 있어서, 2.7 ㏈/10 ㎝ 미만을 「우수」, 2.7 ㏈/10 ㎝ 이상 3.0 ㏈/10 ㎝ 미만을 「양호」, 3.0 ㏈/10 ㎝ 이상 3.3 ㏈/10 ㎝ 미만을 「가능」, 3.3 ㏈/10 ㎝ 이상을 「불가능」으로 하였다. 또, 주파수가 10 GHz 에 있어서, 4.1 ㏈/10 ㎝ 미만을 「우수」, 4.1 ㏈/10 ㎝ 이상 4.6 ㏈/10 ㎝ 미만을 「양호」, 4.6 ㏈/10 ㎝ 이상 5.1 ㏈/10 ㎝ 미만을 「가능」, 5.1 ㏈/10 ㎝ 이상을 「불가능」으로 평가하였다.
합성예에 사용한 약호는, 이하의 화합물을 나타낸다.
m-TB : 2,2'-디메틸-4,4'-디아미노비페닐
TPE-R : 1,3-비스(4-아미노페녹시)벤젠
BAPP : 2,2-비스[4-(4-아미노페녹시)페닐]프로판
PMDA : 피로멜리트산 2 무수물
BPDA : 3,3',4,4'-비페닐테트라카르복실산 2 무수물
DMAc : N,N-디메틸아세트아미드
(합성예 1)
반응 용기에, 중합 후의 고형분 농도가 15 wt% 가 되는 양의 DMAc 를 첨가하여 교반하고, m-TB 및 TPE-R 을 몰 비율 (m-TB : TPE-R) 이 80 : 20 이 되도록 투입하였다. 투입한 디아민이 완전히 용해될 때까지 충분히 교반을 실시한 후, 산 무수물 : 디아민의 몰 비율이 0.985 : 1.000 이 되도록 PMDA 를 첨가하였다. 그 후, 실온에서 3 시간 교반을 계속하여, 점도 25,000 cP 의 폴리아미드산 용액 A 를 얻었다.
(합성예 2)
반응 용기에, 중합 후의 고형분 농도가 12 wt% 가 되는 양의 DMAc 를 첨가하여 교반하고, BAPP 를 투입하였다. 투입한 디아민이 완전히 용해될 때까지 충분히 교반을 실시한 후, 산 무수물 : 디아민의 몰 비율이 0.990 : 1.000 이 되도록 PMDA 를 첨가하였다. 그 후, 실온에서 3 시간 교반을 계속하여, 점도 2,300 cP 의 폴리아미드산 용액 B 를 얻었다.
(합성예 3)
반응 용기에, 중합 후의 고형분 농도가 12 wt% 가 되는 양의 DMAc 를 첨가하여 교반하고, BAPP 를 투입하였다. 투입한 디아민이 완전히 용해될 때까지 충분히 교반을 실시한 후, 산 무수물 : 디아민의 몰 비율이 0.990 : 1.000 이 되도록 PMDA 및 BPDA 를 첨가하였다. PMDA 와 BPDA 는 몰 비율 (PMDA : BPDA) 이95 : 5 가 되도록 첨가하였다. 그 후, 실온에서 3 시간 교반을 계속하여, 점도 2,000 cP 의 폴리아미드산 용액 C 를 얻었다.
(제조예 1)
두께 12 ㎛ 의 동박 상에, 폴리아미드산 용액 B 를 균일하게 도포하고, 120 ℃ 에서 1 분 30 초간 가열 건조시켜 용매를 제거하였다. 이 조작을 3 회 반복하여, 열처리 후의 두께가 약 25 ㎛ 가 되도록 하였다. 건조 후, 130 ℃ 부터 최종적으로 300 ℃ 이상까지 단계적인 열처리를 실시하여 이미드화를 완결시켜 동장 적층판을 얻었다. 얻어진 동장 적층판에 대해, 동박을 에칭 제거함으로써 폴리이미드 필름 1 을 제조하였다. 폴리이미드 필름 1 의 인열 전파 저항은 8.0 kN/m, 유리 전이 온도는 315 ℃ 였다.
(제조예 2)
폴리아미드산 용액 B 대신에 폴리아미드산 용액 C 를 사용하였던 것 이외에 제조예 1 과 동일하게 하여 폴리이미드 필름 2 를 제조하였다. 폴리이미드 필름 2 의 인열 전파 저항은 75 kN/m, 유리 전이 온도는 310 ℃ 였다.
[실시예 1]
전해 동박 (두께 ; 12 ㎛, 폴리이미드 절연층측의 MD 방향 (Machine Direction ; 장척 동박의 흐름 방향) 의 표면 조도 (Rz) ; 0.5 ㎛, Ra ; 0.1 ㎛) 을 준비하였다. 이 동박의 표면에 조화 처리를 실시한 후, 코발트 및 몰리브덴을 소정량 함유한 도금 처리 (금속 석출 처리) 하고, 추가로 아연 도금 처리 및 크로메이트 처리를 순차적으로 실시하여 동박 1 을 얻었다. 동박 1 에 있어서의 금속 석출 처리된 금속 원소의 분석치를 표 1 에 나타낸다. 또, 동박 1 의 단면에 있어서의 SEM 사진을 도 1 에 나타낸다. SEM 사진을 참조하면, 조화 처리의 조화 높이의 최대치는 0.25 ㎛ 였다.
동박 1 의 금속 석출 처리된 면에, 폴리아미드산 용액 B, 폴리아미드산 용액 A, 및 폴리아미드산 용액 B 를 순차적으로 도포 (캐스트) 하여, 열처리 후의 두께가 각각 2 ㎛, 21 ㎛ 및 2 ㎛ 가 되도록 하였다. 건조 후, 130 ℃ 부터 최종적으로 300 ℃ 이상까지 단계적인 열처리를 실시하여 이미드화를 완결시켜 편면 동장 적층판 1 을 얻었다. 얻어진 편면 동장 적층판 1 의 폴리이미드 절연층측에 동박 1 을 중첩시키고, 340 ℃, 압력 6.7 MPa 의 조건에서 15 분간 열압착 (라미네이트) 하여 양면 동장 적층판 1 을 얻었다. 양면 동장 적층판 1 의 평가 결과를 표 2 에 나타낸다. 표 2 에 나타내는 바와 같이, 양면 동장 적층판 1 의 5 GHz 및 10 GHz 에 있어서의 전송 손실은 각각 2.5 ㏈/10 ㎝ 및 3.9 ㏈/10 ㎝ 이며, 염산에 대한 스며듦은 확인되지 않았다. 또, 필 강도의 초기치 및 150 ℃, 1000 시간 후의 유지율은 각각, 캐스트측에서 1.1 kN/m 및 82 % 이며, 라미네이트측에서 1.6 kN/m 및 73 % 였다.
(비교예 1)
전해 동박 (두께 ; 12 ㎛, 폴리이미드 절연층측의 MD 방향의 표면 조도 (Rz) ; 0.4 ㎛, Ra ; 0.1 ㎛) 을 준비하였다. 이 동박의 표면에 조화 처리를 실시한 후, 니켈 및 코발트를 소정량 함유한 도금 처리 (금속 석출 처리) 하고, 추가로 아연 도금 처리 및 크로메이트 처리를 순차적으로 실시하여 동박 2 를 얻었다. 동박 2 에 있어서의 금속 석출 처리된 금속 원소의 분석치를 표 1 에 나타낸다. 또, 동박 2 의 단면에 있어서의 SEM 사진을 참조하면, 조화 처리의 조화 높이의 최대치는 0.36 ㎛ 였다.
동박 1 대신에 동박 2 를 사용한 것 이외에 실시예 1 과 동일하게 하여 양면 동장 적층판 2 를 얻었다. 양면 동장 적층판 2 의 평가 결과를 표 2 에 나타낸다. 표 2 에 나타내는 바와 같이, 양면 동장 적층판 1 의 5 GHz 및 10 GHz 에 있어서의 전송 손실은 각각 3.4 ㏈/10 ㎝ 및 5.2 ㏈/10 ㎝ 였다.
(비교예 2)
전해 동박 (두께 ; 12 ㎛, 폴리이미드 절연층측의 MD 방향의 표면 조도 (Rz) ; 0.4 ㎛, Ra ; 0.1 ㎛) 을 준비하였다. 이 동박의 표면에 조화 처리를 실시한 후, 니켈을 소정량 함유한 도금 처리 (금속 석출 처리) 하고, 추가로 아연 도금 처리 및 크로메이트 처리를 순차적으로 실시하여 동박 3 을 얻었다. 동박 3 에 있어서의 금속 석출 처리된 금속 원소의 분석치를 표 1 에 나타낸다. 또, 동박 3 의 단면에 있어서의 SEM 사진을 참조하면, 조화 처리의 조화 높이의 최대치는 0.12 ㎛ 였다.
동박 1 대신에 동박 3 을 사용한 것 이외에 실시예 1 과 동일하게 하여 양면 동장 적층판 3 을 얻었다. 양면 동장 적층판 3 의 평가 결과를 표 2 에 나타낸다. 표 2 에 나타내는 바와 같이, 양면 동장 적층판 3 의 5 GHz 및 10 GHz 에 어서의 전송 손실은 각각 2.5 ㏈/10 ㎝ 및 3.9 ㏈/10 ㎝ 였지만, 염산에 대한 스며듦이 52.7 ㎛ 였다. 또, 필 강도의 초기치 및 150 ℃, 1000 시간 후의 유지율은 각각, 캐스트측에서 1.2 kN/m 및 20 % 이며, 라미네이트측에서 1.4 kN/m 및 17 % 였다.
(비교예 3)
전해 동박 (두께 ; 12 ㎛, 폴리이미드 절연층측의 MD 방향의 표면 조도 (Rz) ; 0.8 ㎛, Ra ; 0.2 ㎛) 을 준비하였다. 이 동박의 표면에 조화 처리를 실시한 후, 니켈을 소정량 함유한 도금 처리 (금속 석출 처리) 하고, 다음으로 코발트 및 몰리브덴을 소정량 함유한 도금 처리, 추가로 아연 도금 처리 및 크로메이트 처리를 순차적으로 실시하여 동박 4 를 얻었다. 동박 4 에 있어서의 금속 석출 처리된 금속 원소의 분석치를 표 1 에 나타낸다. 또, 동박 4 의 단면에 있어서의 SEM 사진을 참조하면, 조화 처리의 조화 높이의 최대치는 0.09 ㎛ 였다.
동박 1 대신에 동박 4 를 사용한 것 이외에 실시예 1 과 동일하게 하여 양면 동장 적층판 4 를 얻었다. 양면 동장 적층판 4 의 평가 결과를 표 2 에 나타낸다. 표 2 에 나타내는 바와 같이, 양면 동장 적층판 4 의 5 GHz 및 10 GHz 에 있어서의 전송 손실은 각각 2.8 ㏈/10 ㎝ 및 4.3 ㏈/10 ㎝ 였지만, 염산에 대한 스며듦이 14.7 ㎛ 였다. 또, 필 강도의 초기치 및 150 ℃, 1000 시간 후의 유지율은 각각, 캐스트측에서 1.1 kN/m 및 31 % 이며, 라미네이트측에서 1.6 kN/m 및 41 % 였다.
이상의 결과를 정리하여 표 1 및 표 2 에 나타낸다.
Figure 112016001261540-pat00007
Figure 112016001261540-pat00008
이상, 본 발명의 실시형태를 예시의 목적에서 상세하게 설명하였지만, 본 발명은 상기 실시형태에 제약되는 경우는 없다.

Claims (5)

  1. 폴리이미드 절연층과, 그 폴리이미드 절연층의 적어도 일방의 면에 동박을 구비한 동장 적층판으로서, 하기의 구성 a ∼ e :
    a) 상기 폴리이미드 절연층이, 상기 동박의 표면에 접하는 접착성 폴리이미드층 (i) 과, 상기 접착성 폴리이미드층 (i) 에 직접 또는 간접적으로 적층된 저팽창성 폴리이미드층 (ii) 을 갖는 것 ;
    b) 상기 접착성 폴리이미드층 (i) 이, 테트라카르복실산 무수물 성분과 디아민 성분을 반응시켜 얻어지는 폴리이미드로 이루어지고, 상기 산 무수물 성분에 대해, 피로멜리트산 2 무수물 (PMDA) 을 50 몰% 이상 함유하고, 상기 디아민 성분에 대해, 2,2-비스[4-(4-아미노페녹시)페닐]프로판 (BAPP) 을 50 몰% 이상 함유하는 것 ;
    c) 상기 저팽창성 폴리이미드층 (ii) 이, 테트라카르복실산 무수물 성분과 디아민 성분을 반응시켜 얻어지는 폴리이미드로 이루어지고, 상기 산 무수물 성분에 대해, PMDA 를 70 ∼ 100 몰% 의 범위 내에서 함유하는 것 ;
    d) 상기 동박에 있어서의 상기 접착성 폴리이미드층 (i) 과 접하는 면이 조화 처리되어 있고, 그 동박 표면의 10 점 평균 조도 (Rz) 가 1.0 ㎛ 이하, 산술 평균 높이 (Ra) 가 0.2 ㎛ 이하인 것 ;
    e) 상기 동박에 있어서의 상기 접착성 폴리이미드층 (i) 과 접하는 면에 부착된 니켈 원소의 양 (Ni) 이 0.01 ㎎/dm2 이하이고, 코발트 원소의 양 (Co) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내, 몰리브덴 원소의 양 (Mo) 이 0.01 ∼ 0.5 ㎎/dm2 의 범위 내이며, 또한 코발트 원소 및 몰리브덴 원소의 총량 (Co + Mo) 이 0.1 ∼ 0.7 ㎎/dm2 의 범위 내인 것 ; 을 구비하는 것을 특징으로 하는 동장 적층판.
  2. 제 1 항에 있어서,
    상기 동박의 조화 처리가, 그 동박의 단면의 주사형 전자 현미경 (SEM) 관찰에 의해 확인되는 것으로, 상기 SEM 관찰에 의해 측정되는 조화 높이의 최대치가 0.6 ㎛ 미만인 것을 특징으로 하는 동장 적층판.
  3. 제 1 항에 있어서,
    상기 접착성 폴리이미드층 (i) 이, 상기 산 무수물 성분에 대해, PMDA 를 90 ∼ 96 몰% 의 범위 내에서 함유하고, 3,3',4,4'-비페닐테트라카르복실산 2 무수물 (BPDA) 및 4,4'-옥시디프탈산 2 무수물 (ODPA) 로 이루어지는 군에서 선택되는 1 종 이상의 테트라카르복실산 무수물을 4 ∼ 10 몰% 의 범위 내에서 함유하는 것을 특징으로 하는 동장 적층판.
  4. 제 1 항에 있어서,
    상기 저팽창성 폴리이미드층 (ii) 이, 상기 디아민 성분에 대해, 하기 일반식 (1) 로 나타내는 디아민을 70 ∼ 100 몰% 의 범위 내에서 함유하고, 하기 일반식 (2) 로 나타내는 디아민을 0 ∼ 30 몰% 의 범위 내에서 함유하는 것을 특징으로 하는 동장 적층판.
    Figure 112020109746564-pat00009

    [식 중, R1, R2 는, 독립적으로, 수소 원자, 또는, 할로겐 원자 혹은 페닐기로 치환되어 있어도 되는 알킬기를 나타내는데, R1, R2 중 적어도 2 개는, 할로겐 원자 혹은 페닐기로 치환되어 있어도 되는 알킬기를 나타내고, n 은 1 ∼ 4 의 정수를 나타낸다]
    Figure 112020109746564-pat00010

    [식 중, X 는 이하의 구조를 의미한다]
    Figure 112020109746564-pat00011
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 동장 적층판의 동박을 배선 회로 가공하여 이루어지는, 프린트 배선판.
KR1020160001509A 2015-03-31 2016-01-06 동장 적층판 및 프린트 배선판 KR102385971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-073470 2015-03-31
JP2015073470A JP6427454B2 (ja) 2015-03-31 2015-03-31 銅張積層板及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20160117155A KR20160117155A (ko) 2016-10-10
KR102385971B1 true KR102385971B1 (ko) 2022-04-12

Family

ID=57082701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160001509A KR102385971B1 (ko) 2015-03-31 2016-01-06 동장 적층판 및 프린트 배선판

Country Status (4)

Country Link
JP (1) JP6427454B2 (ko)
KR (1) KR102385971B1 (ko)
CN (1) CN106028633B (ko)
TW (1) TWI680700B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7033905B2 (ja) * 2017-02-07 2022-03-11 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP7356243B2 (ja) * 2018-03-31 2023-10-04 日鉄ケミカル&マテリアル株式会社 金属張積層板及び回路基板
JP7428646B2 (ja) 2018-07-25 2024-02-06 日鉄ケミカル&マテリアル株式会社 金属張積層板及び回路基板
CN113557321A (zh) * 2019-03-12 2021-10-26 出光兴产株式会社 电路基板及电路基板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006289959A (ja) 2005-03-14 2006-10-26 Nippon Steel Chem Co Ltd 銅張り積層板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5031639B1 (ko) 1969-06-04 1975-10-13
JPS61102980A (ja) * 1984-10-26 1986-05-21 積水ハウス株式会社 組立式出入口枠
JP3341588B2 (ja) * 1996-07-25 2002-11-05 松下電器産業株式会社 高周波集積回路
JP3514731B2 (ja) * 1999-03-26 2004-03-31 三菱樹脂株式会社 立体プリント配線板の製造方法
JP4652020B2 (ja) 2004-11-16 2011-03-16 新日鐵化学株式会社 銅張り積層板
TW200701852A (en) * 2005-03-31 2007-01-01 Nippon Steel Chemical Co Method for producing flexible copper-clad laminated substrate and multi-layer laminate
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
JP5461988B2 (ja) * 2007-07-02 2014-04-02 株式会社Jcu 金属積層ポリイミド基盤及びその製造方法
JP5307117B2 (ja) * 2008-03-04 2013-10-02 日本ペイント株式会社 銅の表面処理剤および表面処理方法
JP4907580B2 (ja) * 2008-03-25 2012-03-28 新日鐵化学株式会社 フレキシブル銅張積層板
JP5031639B2 (ja) * 2008-03-31 2012-09-19 新日鐵化学株式会社 フレキシブル銅張積層板
JP4927963B2 (ja) * 2010-01-22 2012-05-09 古河電気工業株式会社 表面処理銅箔、その製造方法及び銅張積層基板
CN104119533B (zh) * 2010-02-10 2018-06-26 宇部兴产株式会社 聚酰亚胺膜、含它的聚酰亚胺层压体和含它的聚酰亚胺金属层压体
TWI405667B (zh) * 2010-12-15 2013-08-21 Ind Tech Res Inst 聚醯亞胺薄膜層合物及包含其之金屬積層板
WO2014136785A1 (ja) * 2013-03-04 2014-09-12 Jx日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006289959A (ja) 2005-03-14 2006-10-26 Nippon Steel Chem Co Ltd 銅張り積層板

Also Published As

Publication number Publication date
JP2016193501A (ja) 2016-11-17
TWI680700B (zh) 2019-12-21
JP6427454B2 (ja) 2018-11-21
KR20160117155A (ko) 2016-10-10
CN106028633A (zh) 2016-10-12
CN106028633B (zh) 2019-09-10
TW201635868A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
KR101674226B1 (ko) 플렉시블 동장 적층판
JP5031639B2 (ja) フレキシブル銅張積層板
KR101078234B1 (ko) 동박 적층판
US8624125B2 (en) Metal foil laminated polyimide resin substrate
JP4757666B2 (ja) 銅張り積層板
JP6473028B2 (ja) 銅張積層板、プリント配線板及びその使用方法
KR102385971B1 (ko) 동장 적층판 및 프린트 배선판
JP4907580B2 (ja) フレキシブル銅張積層板
JP2017165909A (ja) ポリイミド、樹脂フィルム及び金属張積層板
KR20200080154A (ko) 금속 피복 적층판 및 회로 기판
US20240270907A1 (en) Polyimide resin precursor, polyimide resin, metal-clad laminated board, laminate, and flexible printed wiring board
JP5133724B2 (ja) ポリイミド樹脂積層体の製造方法及び金属張積層板の製造方法
KR101965174B1 (ko) 금속장 적층판
JP2008258559A (ja) 配線基板用積層体
JP5009756B2 (ja) 接着性層を有するポリイミド樹脂層の製造方法及び金属張積板の製造方法
JP7513717B2 (ja) 銅箔積層フィルム、それを含む電子素子、及び該銅箔積層フィルムの製造方法
JP5073801B2 (ja) 銅張り積層板の製造方法
JP2009154446A (ja) 金属張積層体及びその製造方法
JP5009714B2 (ja) フレキシブル配線基板用積層体及びcof用フレキシブル配線基板
JP2009154447A (ja) 金属張積層体
JP4976269B2 (ja) 接着性層を有するポリイミド樹脂層の製造方法及び金属張積層板の製造方法
JP2020015236A (ja) 両面金属張積層板及び回路基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant