KR102381614B1 - 중합체 코팅물 및 중합체 코팅물을 도포하기 위한 방법. - Google Patents

중합체 코팅물 및 중합체 코팅물을 도포하기 위한 방법. Download PDF

Info

Publication number
KR102381614B1
KR102381614B1 KR1020187010522A KR20187010522A KR102381614B1 KR 102381614 B1 KR102381614 B1 KR 102381614B1 KR 1020187010522 A KR1020187010522 A KR 1020187010522A KR 20187010522 A KR20187010522 A KR 20187010522A KR 102381614 B1 KR102381614 B1 KR 102381614B1
Authority
KR
South Korea
Prior art keywords
polymer
plasma
precursor monomer
onto
polymerization
Prior art date
Application number
KR1020187010522A
Other languages
English (en)
Other versions
KR20180058740A (ko
Inventor
사미르 루리디
에바 로제
필립 레제인
Original Assignee
유로플라즈마 엔브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유로플라즈마 엔브이 filed Critical 유로플라즈마 엔브이
Publication of KR20180058740A publication Critical patent/KR20180058740A/ko
Application granted granted Critical
Publication of KR102381614B1 publication Critical patent/KR102381614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/14—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by electrical means
    • B05D3/141—Plasma treatment
    • B05D3/145—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/08—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Paints Or Removers (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

부식으로부터 기판을 보호하기 위한 방법, 이 방법는 순서대로 다음을 포함함:
전구체 단량체의 플라즈마 중합 및 적어도 하나의 기판의 표면 상으로 결과로서 얻어진 중합체의 도포를 포함하는 제 1 단계;
기판의 표면 또는 각각의 표면 상으로의 추가 중합체 도포 없이 플라즈마 존재 하에서 불활성 가스에의 중합체 노출를 포함하는 제 2 단계;
제 1 단계에서 사용된 전구체 단량체의 플라즈마 중합 및 중합체의 두께를 증가시키도록 제 1 단계에서 도포된 중합체 상으로의 결과로서 얻어진 중합체의 도포를 포함하는 제 3 단계; 및
임의로, 기판의 표면 또는 각각의 표면 상으로의 추가 중합체 도포 없이 플라즈마 존재 하에서 불활성 가스에의 중합체 노출을 포함하는 제 4 단계.

Description

중합체 코팅물 및 중합체 코팅물을 도포하기 위한 방법.
본발명은 중합체 코팅물 및 중합체 코팅물을 도포하기 위한 방법 및, 특히, 기판, 예를 들면 전자적 장치 또는 그의 부품 부분의 부식 저항성을 향상시키기 위한 중합체 코팅물에 관한 것이다. 일부 구체예에서, 본발명은 전자적 장치 또는 그의 하나 이상의 부품 가령 그 위에 중합체 코팅물을 가지는 인쇄 회로 기판 (PCB)에 관한 것일 수 있다.
전자제품 산업은 빠르게 성장하는 산업이다. 전자적 장치 가령 스마트폰, 핸드폰, e-리더, 노트북, 컴퓨터, 이어폰, 해드폰, 스피커, 예를 들면 휴대용 스피커는 매일 전세계에서 사용된다.
그러한 전자적 장치의 고장에 대한 주요 이유는 유체 침투 또는 습기 침투에 의한 손상이다. 습기는 장치 내에서 농축하고, 그 안에 있는 미네랄 및 염은 부식 스팟을 발생시키고, 이는 전기 접속부의 단락을 유발할 수 있다. 이 단락은 장치의 수리를 넘어서는 손상을 유도할 수 있다.
물 (또는 다른 액체)에의 노출에 의해, 수많은 제조자는 제품을 가능한 건조시키라고 고객에게 조언한다. 그러나, 일부 장치는 최고 48 시간의 건조 이후에도, 물/축합이 장치 내에 남아 있는 복잡한 디자인을 갖는다. 따라서, 수많은 장치는 물에의 즉시 노출 또는 장기화된 물 노출로 인한 건조 공정 동안 수리가 불가하게 손상된다.
물 침투 동안 장치에 전원이 공급될 때 가장 심한 손상이 관찰된다. 임의의 그 위에 도포된 어떠한 보호 코팅물도 가지지 않는 전원공급된 전자적 회로 상의 물은 거의 순간적 부식 및 이로 인한 전자제품의 단락을 유발할 수 있다. 이는 물 내 용해된 미네랄 및 염이 전기 컨덕터로서 작용하기 때문이다.
본발명의 구체예는 기판 (가령 전자적 장치 또는 그의 부품 부분) 표면 상으로 중합체 코팅물을 도포하기 위한 향상된 방법을 제공하는 것을 추구하고, 이 방법은 도포된 코팅물의 물 저항성을 향상시키는 효과를 가진다. 일부 구체예에서, 본발명은 기판 상에 도포될 때, 특히 상기 기판을 포함하는 부품 또는 장치가 물에 노출되는 동안 전원공급될 때 코팅물을 통한 기판에의 물 침투를 예방 (또는 적어도 실질적으로 예방)할 수 있는 중합체 코팅물을 제공하는 것을 추구한다.
본발명의 한 양상에서 부식으로부터 기판을 보호하기 위한 방법을 제공하고, 이 방법은 순서대로 다음을 포함한다:
전구체 단량체의 플라즈마 중합 및 적어도 하나의 기판의 표면 상으로 결과로서 얻어진 중합체의 도포를 포함하는 제 1 단계;
기판의 표면 또는 각각의 표면 상으로의 중합체 추가 도포 없이 플라즈마 존재 하 불활성 가스에 중합체 노출을 포함하는 제 2 단계;
제 1 단계에서 사용된 전구체 단량체의 플라즈마 중합 및 중합체의 두께를 증가시키도록 제 1 단계에서 도포된 중합체 상으로 결과로서 얻어진 중합체의 도포를 포함하는 제 3 단계; 및
임의로, 기판의 표면 또는 각각의 표면 상으로의 추가 중합체 도포 없이 플라즈마 존재 하 불활성 가스에의 중합체 노출을 포함하는 제 4 단계.
임의의 제 4 단계에서 사용된 불활성 가스는 제 2 단계에서 사용된 불활성 가스와 동일 또는 상이할 수 있다.
본출원인은 중합체의 추가 도포 없이 플라즈마 존재 하 불활성 가스에의 중합체 노출 단계는 중합체 코팅물의 밀도를 증가시키거나 및/또는 적어도 중합체의 표면 상 기능적 기의 배향을 변화시키고, 이에 의해 중합체 코팅물을 통한 물에의 향상된 저항성을 유도한다는 것을 발견하였다. 예를 들면, 중합체의 추가 도포 없이 플라즈마 존재 하 불활성 가스에의 중합체 노출 단계는 적어도 중합체의 표면의 추가 가교결합을 촉진시킬 수 있고, 이는 물이 하부 기판에 도달하도록 확산해야만 하는 장벽의 수를 증가시키는 효과를 가진다.
다시 말하면, 불활성 가스에의 중합체 노출은 중합체 코팅물의 표면을 조정하여(중합체 코팅물 파괴 없이) 물에의 그의 저항성을 향상시키는 효과를 가진다. 반응성 가스, 가령 H2 또는 O2에의 중합체 노출은, 중합체를 적어도 부분적으로 파괴시킬 수 있고 이는 물에의 그의 저항성의 감소를 유도할 수 있다.
상기 방법은 순서가 본질적으로 제 1 단계: 제 2 단계: 제 1 단계: 제 2 단계: 제 1 단계: 제 2 단계가 되도록 제 3 및 제 4 단계를 적어도 1회 더 반복하는 것을 포함할 수 있다.
상기 방법은 최고 약 99 회, 예를 들면 최고 약 49 회, 예를 들면 최고 약 19 회, 예를 들면 최고 약 9 회, 가령 최고 약 4 회 제 3 및 제 4 단계 반복을 포함할 수 있다. 예를 들면, 제 3 및 제 4 단계가 99 회 반복된 경우 총 순서는 본질적으로 (제 1 단계: 제 2 단계) × 100이다.
상기 단계를 반복함으로써 중합체 코팅물의 두께는 증가될 수 있고, 동시에 증가된 밀도를 갖는 중합체의 별개의 영역을 제공한다. 예를 들면, 제 1 단계는 중합체 코팅물을 도포하도록 수행될 수 있고 이후 제 2 단계를 수행한다. 제 2 단계는 중합체 코팅물에 부가하지 않지만 대신 그의 밀도를 증가시킨다. 제 1 단계는 이후 다시 중합체 코팅물의 두께를 증가시키도록 수행되고, 이후 추가로 신규로 도포된 중합체 코팅물의 밀도를 증가시키는 제 2 단계를 수행할 수 있다. 제 1 및 제 2 단계를 순차적으로 수행함에 의해 결과로서 얻어진 중합체 코팅물은 물이 확산해야만 하는 장벽의 수가 증가된다. 따라서, 이 방법에 의해 도포된 중합체 코팅물은 동일한 두께를 가지지만, 가령 단일 코팅 단계를 포함하는 종래의 방법을 사용하여 도포된 중합체 코팅물과 비교하여 물에 더욱 저항성이다.
비록 증가된 밀도의 별개의 영역이지만, 결과로서 얻어진 코팅물은 단일 단량체 종으로부터 형성된 중합체로 구성된다는 것은 당연하다. 이 "단일 층"은 두 개 이상의 별개의 중합체의 층을 포함하여, 별개의 층 중의 적어도 두 개가 상이한 단량체 종으로 형성되는, 선행 기술에서 발견되는 "멀티-층" 중합체 코팅물과는 상이하다. 본발명의 중합체 코팅물은 단일 단량체 종으로 형성된다.
상기 방법은 중합체 코팅물이 대략 200 nm 내지 대략 10000 nm, 예를 들면 대략 400 nm 내지 대략 8000 nm, 가령 대략 5000 nm 또는 대략 2500 nm 또는 대략 2000 nm 또는 대략 1500 nm 또는 대략 1000 nm의 총 두께를 가질 때까지 단계를 반복하는 것을 수반할 수 있다.
전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계는 대략 10 nm 내지 대략 500 nm, 예를 들면 대략 50 nm 내지 대략 200 nm, 가령 대략 100 nm 두께를 가지는 중합체를 도포하는 것을 포함할 수 있다. 일부 구체예에서, 상기 전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계는 대략 25 nm 내지 대략 200 nm, 가령 대략 50 nm 두께를 가지는 중합체를 도포하는 것을 포함할 수 있다.
전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계는 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)의 지속시간 이상인 지속시간 동안 수행될 수 있다.
중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)의 지속시간은 약 10 초 약 20 분, 예를 들면 약 1 분 약 10 분일 수 있다. 일부 구체예에서, 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)의 지속시간은 약 10 초 내지 약 1 분일 수 있다.
중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)에서 플라즈마의 전력은 전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계에서의 플라즈마 전력 이하일 수 있다. 택일적으로, 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)에서의 플라즈마의 전력은 전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계에서의 플라즈마의 전력보다 더 높고, 예를 들면 전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계에서의 플라즈마의 전력의 최대 200%일 수 있다.
전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계에서의 플라즈마의 전력은 대략 20 Watts 내지 대략 750 Watts, 예를 들면 대략 50 Watts 내지 대략 250 Watts일 수 있다.
상기 방법은 연속적 파 또는 펄스화된 파 플라즈마 도포를 포함할 수 있다.
중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)에서의 플라즈마의 전력은 대략 10 Watts 내지 대략 750 Watts, 예를 들면 대략 50 Watts 내지 대략 150 Watts일 수 있다.
전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계보다 더 짧은 지속시간 동안 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)를 수행함에 의해, 결과로서 얻어진 중합체 코팅물은 물에 대해 증가된 저항성을 가진다는 것을 본출원인은 발견하였다. 임의의 특정 이론에 구속되지 않고, 상대적으로 짧은 기간 동안 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)을 수행 함에 의해, 중합체 코팅물의 가교결합의 정도는 중합체 코팅물의 분해를 유발하지 않고 최대화된다고 생각된다. 다시 말하면, 중합체의 물리적 특성은 플라즈마 존재 하 불활성 가스에의 노출에 의해 상기 단계(들) 동안 변화한다.
불활성 가스는 Ar, He, Ne, Kr, Xe, 또는 그의 혼합물 중의 어느 하나를 포함할 수 있다.
전구체 단량체는 다음일 수 있다:
· 아크릴레이트;
· 메타크릴레이트; 또는
· 유기실란.
전구체 단량체는 일반 식 (I)을 가지는 화합물을 포함할 수 있다:
CnF2n+1CmX2mCR1Y-OCO-C(R2)=CH2 (I)
여기서:
n는 2 내지 8;
m은 0 내지 9;
X 및 Y는 독립적으로 H, F, Cl, Br 또는 I;
R1은 H 또는 알킬, 예를 들면-CH3, 또는 치환된 알킬; 및
R2은 H 또는 알킬, 예를 들면-CH3, 또는 치환된 알킬.
일부 구체예에서 단량체는 1H, 1H, 2H, 2H-퍼플루오로데실 아크릴레이트이다.
상기 전구체 단량체는 일반 식 (II)을 가지는 화합물을 포함할 수 있다:
R3-Z-R4 (II)
여기서:
Z는 O 또는 NH;
R3 및 R4는 각각 독립적으로 -Si(R5)(R6)R7; 및
R5, R6, R7는 각각 독립적으로 H, 최대 10 탄소 원자의 알킬 기 또는 최대 10 탄소 원자의 알케닐 기, 여기서, R3 및 R4의 각각에 있어서, R5, R6 또는 R7 중의 적어도 두 개는 알킬 기; 및
상기 전구체 단량체 내 탄소 원자의 총수는 20 이하.
구체예에서 R5, R6 및 R7는 모두 알킬 기이다. 알킬 기는 선형 또는 분지형-사슬일 수 있다. 알킬 기는 메틸 또는 에틸 기일 수 있다.
일부 구체예에서 전구체 단량체는 헥사메틸디실옥산 (HMDSO)이다.
구체예에서 R5 및 R6은 알킬 기일 수 있고 R7은 알케닐 기일 수 있다. 알킬 기는 선형 또는 분지형-사슬일 수 있다. 알킬 기는 메틸 또는 에틸 기일 수 있다. 알케닐 기는 비닐일 수 있다.
일부 구체예에서 전구체 단량체는 1,3-디비닐테트라메틸디실옥산이다.
알케닐 기가 없는 유기실란 전구체 단량체보다 알케닐 기를 가지는 유기실란 전구체 단량체를 사용하는 장점은 다음과 같다. 알케닐 기 내 하나 이상의 C=C의 존재는 전구체 단량체의 카테고리가, 예를 들면, HMDSO보다 더욱 반응성임을 의미한다. 그와 같이, 1,3-디비닐테트라메틸디실옥산은, 예를 들면, 중합을 개시하기 위해 HMDSO보다 더 작은 에너지를 요구한다. 따라서, 알케닐 기를 가지는 전구체 단량체는 반응성 담체 가스, 가령 O2를 요구하지 않을 수 있는데, 왜냐하면 그러한 단량체는 없이 플라즈마 내에서 쉽게 중합하기 때문이다. 증가된 반응성으로 인해 그러한 단량체는 알케닐 기가 없는 유기실란 전구체 단량체와 비교하여 높은 도포 속도를 나타낼 수 있다. 유리하게, 더 높은 도포 속도는 사용자에 대해 더 짧은 가공 시간 및 더 높은 처리량을 유도한다. 본발명자는 알케닐 기의 존재가 알케닐 기가 없는 유기실란 전구체 단량체와 비교하여 더 밀집한 가교결합된 구조를 가지는 중합체 코팅물을 유도한다는 것을 또한 알아냈다. 더 밀집한 가교결합은 물 및 다른 액체에 대한 중합체 코팅물 저항성을 향상시키는 효과를 가진다.
상기 전구체 단량체는 일반 식 (III)을 가지는 시클릭 화합물을 포함할 수 있다:
-[Si(CH3)q(H)2-q-Z-]p- (III)
여기서:
p는 2 내지 10;
q은 0 내지 2;
Z는 O 또는 NH; 및
상기 전구체 단량체 내 탄소 원자의 총수는 20 이하.
상기 전구체 단량체는 p는3, 또는 p는4, 또는 p는5, 또는 p는6일 수 있다. 구체예에서 전구체 단량체는 헥사메틸시클로트리실라잔이다.
상기 전구체 단량체는 일반 식 (IV)을 가지는 화합물을 포함할 수 있다:
CH2 = C(R8)-Si(R9)(R10)-R11 (IV)
여기서:
R8은 H 또는 알킬 기, 예를 들면 -CH3; 및
R9, R10 및 R11는 각각 독립적으로 H, 최대 10 탄소 원자의 알킬 기 또는 알콕시 기 (R12-O), 여기서 R12는 바람직하게는 -CtH2t+1, 여기서 t은 1 내지 10이다.
상기 전구체 단량체는 일반 식 (V)을 가지는 화합물을 포함할 수 있다:
R13-Si(R14)(R15)-R16 (V)
여기서:
R13은 H 또는 알킬 기, 예를 들면 -CH3;
R14, R15 및 R16는 각각 독립적으로 H, 최대 10 탄소 원자의 알킬 기 또는 알콕시 기 (R12-O), 여기서 R12는 바람직하게는 -CtH2t+1, 여기서 t은 1 내지 10이다.
알콕시 기는 선형, 분지형 또는 시클릭일 수 있다. 일부 구체예에서 알콕시 기는 메톡시 또는 에톡시 기이다.
상기 전구체 단량체는 일반 식 (VI)을 가지는 화합물을 포함할 수 있다:
CH2=C(R17)C(O)-O-(CH2)r-Si(R18)(R19)-R20 (VI)
여기서:
r은 0 내지 10;
R17은 H 또는 알킬 기, 예를 들면 -CH3;
R18, R19 및 R20는 각각 독립적으로 H, 최대 10 탄소 원자의 알킬 기 또는 알콕시 기 (R12-O), 여기서 R12는 바람직하게는 -CtH2t+1, 여기서 t은 1 내지 10이다.
상기 전구체 단량체는 r는 2 이고 R18, R19 및 R20의 각각은 알콕시 기, 예를 들면 메톡시일 수 있다. 일부 구체예에서 전구체 단량체는 3-(트리메톡시실릴)프로필 아크릴레이트이다.
알콕시 기는 선형, 분지형 또는 시클릭일 수 있다. 일부 구체예에서 알콕시 기는 메톡시 또는 에톡시 기이다.
본발명의 제 2 양상에서 부식으로부터 전자적 장치를 보호하기 위한 방법을 제공하고, 이 방법은 다음을 포함한다:
a. 도포된 전자적 부품을 가지는 인쇄 회로 기판을 포함하는 전자적 장치를 제공;
b. 제 1 전구체 단량체의 플라즈마 중합 및 상기 인쇄 회로 기판의 적어도 하나의 표면 상으로 결과로서 얻어진 중합체의 도포, 여기서 제 1 전구체 단량체는 알칸, 알켄, 알킨 또는 그의 혼합물임; 및
c. 제 2 전구체 단량체의 플라즈마 중합 및 단계 b.에서 형성된 중합체 상으로 결과로서 얻어진 중합체의 도포, 여기서 제 2 전구체 단량체는 아크릴레이트, 메타크릴레이트, 유기실란 또는 그의 혼합물임.
상기 알칸, 알켄 또는 알킨은, 예를 들면 하나 이상의 헤테로원자(들)로 치환될 수 있다.
제 1 전구체 단량체는 일반 식 (VII)을 가지는 선형 또는 분지형 알칸을 포함할 수 있다:
CuX2u+2 (VII)
여기서:
u은 1 내지 20, 바람직하게는 1 내지 10, 여전히 더욱 바람직하게는 2 내지 5; 및
X은 H, F, Cl, Br 또는 I.
제 1 전구체 단량체는 일반 식 (VIII)를 가지는 선형 또는 분지형 알켄을 포함할 수 있다:
CvX2v (VIII)
여기서:
v는 2 내지 20, 바람직하게는 2 내지 10;
X은 H, F, Cl, Br 또는 I;이고
제 1 전구체 단량체는 1 내지 10 탄소-탄소 이중 결합 (C=C)을 함유할 수 있다.
제 1 전구체 단량체는 에틸렌일 수 있다.
제 1 전구체 단량체는 일반 식 (IX)을 가지는 선형 또는 분지형 알킨을 포함할 수 있다:
CwZ2w-2 (IX)
여기서:
w는 2 내지 20, 바람직하게는 2 내지 10;
X은 H, F, Cl, Br 또는 I;이고
제 1 전구체 단량체는 1 내지 10 탄소-탄소 삼중 결합 (C≡C), 바람직하게는 1 내지 2 탄소-탄소 삼중 결합을 함유할 수 있다.
제 2 전구체 단량체는 일반 식 (I), (II), (III), (IV), (V) 또는 (VI)을 가지는 화합물을 포함할 수 있다.
중합체 코팅물은 대략 200 nm 내지 대략 10000 nm, 예를 들면 대략 400 nm 내지 대략 8000 nm, 가령 대략 5000 nm 또는 대략 2500 nm 또는 대략 2000 nm 또는 대략 1500 nm 또는 대략 1000 nm의 총 두께를 가질 수 있다. 총 두께는, 제 1 전구체 단량체로 형성된 중합체 및 제 2 전구체 단량체로 형성된 중합체의 조합 두께를 의미한다.
제 2 전구체 단량체로 형성된 중합체 코팅물은 대략 10 nm 내지 대략 3000 nm, 예를 들면 대략 20 nm 내지 대략 1000 nm, 예를 들면 대략 50 nm 내지 대략 500 nm 또는 대략 250 nm의 두께를 가질 수 있다.
제 1 전구체 단량체로 형성된 중합체 코팅물은 대략 50 nm 내지 대략 9000 nm, 예를 들면 대략 100 nm 내지 대략 8000 nm, 예를 들면 대략 250 nm 내지 대략 5000 nm, 예를 들면 대략 500 nm 내지 대략 2500 nm, 가령 대략 2000 nm 또는 대략 1500 nm 또는 대략 1000 nm 또는 대략 750 nm의 두께를 가질 수 있다.
본발명의 추가 양상에서 부식으로부터 기판을 보호하기 위한 방법을 제공하고, 이 방법은 다음을 포함한다:
전구체 단량체의 플라즈마 중합 및 적어도 하나의 기판의 표면 상으로 결과로서 얻어진 중합체의 도포를 포함하는 제 1 단계; 및
연이어, 기판의 표면 또는 각각의 표면 상으로의 추가 중합체 도포 없이 플라즈마 존재 하에서 가스에의 중합체 노출을 포함하는 제 2 단계.
본발명의 추가 양상에서 부식으로부터 기판을 보호하기 위한 방법을 제공하고, 이 방법은 다음을 포함한다:
a. 제 1 전구체 단량체의 플라즈마 중합 및 적어도 하나의 기판의 표면 상으로 결과로서 얻어진 중합체의 도포, 여기서 제 1 전구체 단량체는 알칸, 알켄, 알킨 또는 그의 혼합물임; 및
b. 제 2 전구체 단량체의 플라즈마 중합 및 단계 a.에서 형성된 중합체 상으로 결과로서 얻어진 중합체의 도포, 여기서 제 2 전구체 단량체는 아크릴레이트, 메타크릴레이트, 유기실란 또는 그의 혼합물임.
다음 특징이 본발명의 양상에 적용될 수 있다.
탈가스 및/또는 예비-처리 단계는 중합체의 플라즈마 도포 이전에 수행될 수 있다.
탈가스는 기판의 표면으로부터의 오염물질 및 수분뿐만 아니라, 내부 표면, 즉 대기에 바로 노출되지는 않으나 개구 및 채널을 통해 접근가능한 표면으로부터의 오염물질 및 수분을 제거한다. 상기 방법을 수행하기 이전에 플라즈마 체임버 내 기판의 탈가스는 기판 내로의 플라즈마의 향상된 투과를 허용하고, 두께 및 성능의 면에서, 이 경우 부식 보호의 면에서 향상된 코팅물을 유도한다.
예비-처리는 활성화 및/또는 세척 및/또는 에칭 단계를 수행하는 것을 수반할 수 있다.
예비-처리 단계는 불활성 가스 (예를 들면 He 또는 Ar) 또는 반응성 가스 (예를 들면 O2) 또는 이들의 조합을 사용하여 수행될 수 있다.
구체예에서, 상기 전구체 단량체는 담체 가스에 의해 플라즈마 체임버로 운반될 수 있다. 담체 가스는 상기 전구체 단량체가 쉽게 증기화하지 않을 때 전형적으로 요구된다. 담체 가스는 상기 전구체 단량체를 운반하기 위해서만 작용하는 불활성 가스일 수 있다. 택일적으로, 담체 가스는 상기 전구체 단량체를 수송하고 중합 반응에 기여하는 역할을 모두 하는 반응성 가스일 수 있다. 담체 가스는 플라즈마를 점화하도록 플라즈마를 자극하거나, 또는 중합 반응에 영향을 미쳐서 더 나은 성능을 갖는 코팅물을 실현함에 의해 중합 반응에 기여할 수 있다.
전구체 단량체를 수송하기 위한 담체 가스의 용도는 본업계에서 공지되어 있고 더 이상 논의할 필요가 없다.
본발명은 임의의 이전 양상의 방법에 따라서 형성된 중합체 코팅물에 관한 것일 수 있다.
본발명은 또한 임의의 이전 양상의 방법에 따라서 형성된 중합체 코팅물을 가지는 기판 (가령 전자적 장치 또는 그의 부품 일부)에 관한 것일 수 있다.
본발명의 구체예는 단지 예시로서, 첨부된 도면을 참조하여 이제 기술된다.
도 1A 및 1B는 전기 단락 시험의 모식도를 나타낸다;
도 2는 (i) 종래의 방법 (없음)을 사용하여 도포된400 nm의 두께를 가지는 중합체로 코팅된 PCBs; 및 (ii) 본발명에 따르는 방법을 사용하여 도포된400 nm의 두께를 가지는 (i)과 동일한 중합체로 코팅된 PCBs (헬륨)를 비교하는 그래프를 나타낸다;
도 3A 내지 3C는 (i) 종래의 방법을 사용하여 2000 nm의 두께를 가지는 중합체로 코팅된 PCBs (순서 없음); 및 (ii) 본발명에 따르는 방법을 사용하여 도포된 2000 nm의 두께를 가지는 (i)과 동일한 중합체로 코팅된 PCBs (적층됨)를 비교하는 그래프를 나타낸다;
도 4A 내지 4C는 (i) 종래의 방법을 사용하여5000 nm의 두께를 가지는 중합체로 코팅된 PCBs (순서 없음); 및 (ii) 본발명에 따르는 방법을 사용하여 도포된 5000 nm의 두께를 가지는 (i)과 동일한 중합체로 코팅된 PCBs (적층됨)를 비교하는 그래프를 나타낸다;
도 5A 내지 5C는 (i) 종래의 방법을 사용하여8000 nm의 두께를 가지는 중합체로 코팅된 PCBs (순서 없음); 및 (ii) 본발명에 따르는 방법을 사용하여 도포된8000 nm의 두께를 가지는 (i)과 동일한 중합체로 코팅된 PCBs (적층됨)를 비교하는 그래프를 나타낸다;
도 6는 (i) 1000 nm의 두께를 가지는 PCBs로 코팅된 단일 중합체 (지지 층 없음); 및 (ii) 1000 nm의 총 두께를 가지는 제 1 및 제 2 중합체 층으로 코팅된 PCBs (지지 층)를 비교하는 그래프를 나타낸다.
코팅물의 성능을 시험하기 위해 기판 -이 경우 인쇄 회로 기판 (PCB) -에 전원을 공급하면서 물 내에 담그는 것을 수반하는 전기 단락 시험을 수행하였다.
도 1A 및 1B는 전기 단락 시험의 모식적 설정을 나타낸다. 와이어 (105 및 106)는 PCB (104)에 접속된다. 와이어 (105)의 반대편 말단은 전력 공급원 (101)에 접속되고 와이어 (106)의 반대편 말단은 μA 및 mA 범위에서 전류를 측정하는 멀티미터 (102)에 접속된다. 멀티미터 (102) 및 전력 공급원 (101)은 와이어 (107)을 통해 접속된다. 회로가 제조된 후, PCB (104)는 물 (103) 내에서 수평으로 배치된다. 반복 시험에 대한 안정성을 확보하기 위해 용기에 든 생수가 바람직하다. 택일적으로, 수돗물이 사용될 수 있다. 물은 20 ℃ 내지 25 ℃의 온도를 가질 수 있다. PCB는 5 mm의 깊이까지 잠길 수 있다.
PCB (104) 그 자체는 한 쌍의 빗 패턴 (108, 109)으로 이루어질 수 있다. 패턴 (108, 109)은 이격된 구리 트랙 (111)으로 형성될 수 있다. 구리 트랙 (111) 사이의 거리는 소위 "피치" (110)이다.
전형적으로, 피치 (110)는, 전자적 부품에 대해 사용되는 정상 거리인 0.3 mm 및 5.0 mm 사이에서 다양하다. 전형적으로, 구리 트랙 (111)은 0.5 mm 및 2.0 mm 넓이 사이이다.
시험을 시작하기 위해, 전력 공급원 (101)은 설정 값에서 켜고, 이 설정 값은 전체 시험 지속시간에 걸쳐 일정하게 남아 있다. 택일적으로, 전류 제한이 설정될 수 있고, 이는, 회로, 전력 공급원 및 멀티미터를 보호하기 위해 예를 들면 60 mA 또는 180 mA의 최대 전류에 도달하면 인가된 전력을 감소시킨다.
설정 전력 값은 사용된 전자적 장치에 대해 생성된 평균, 전형적, 최소 또는 최대 전력의 함수로서 선택될 수 있다. 스마트폰의 배터리 접속에 대한 전형적 평균 값은 4.7 V이다. 카메라 플래시, 전하 포탈 또는 터치스크린 장치에 대한 전형적 평균 값은 최대 24 V 이상일 수 있다.
전력 공급원 (101)를 통해 전력이 켜지면, 한 빗 구조 (108)의 구리 트랙 (111)으로부터 나머지 빗 구조 (109)의 구리 트랙 (111)으로 흐르는 전류가 멀티미터 (102)에 의해 측정되고 기록된다. 이 전류는 소위 "단락 전류", 또는 "단락 전류"이고, 서로로부터 분리된 두 빗 패턴 (108 및 109) 사이에 전류 브리지가 형성됨을 의미한다. 공기 중, 빗 구조 (108 및 109)의 구리 트랙 (111) 사이의 저항이 매우 높아서, 측정된 전류가 없다.
부식 및 단락의 형태의 손상은 주어진 도포 전압에 대한 전류 증가에 의해 측정하는데, 이는 빗 패턴 (108 및 109)의 구리 트랙 (111)에 걸친 저항성의 감소를 암시한다.
전기 단락 시험 지속시간은 전형적으로 최대 20 분, 가령 최대 15 분이다.
"후-처리 없음" 및 "후-처리"의 비교
종래의 저압 중합 방법에 따르는0.3 mm의 피치를 가지는 PCB 상으로 코팅물을 도포하였다 (표 1). 중합체 코팅물은 400 nm의 두께를 가진다. 사용된 전구체 단량체는 아크릴레이트, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트였다.
Figure 112018037035359-pct00001
본발명에 따르는 저압 중합 방법에 따라서 0.3 mm의 피치를 가지는 PCB 상으로 코팅물을 도포하였다 (표 2). 중합체 코팅물은 400 nm의 두께를 가졌다. 종래의 방법과 동일한 전구체 단량체, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트를 사용하였다. 본발명에 따르는 방법은 중합 단계에 연이어 제 2 단계를 수반하였는데, 제 2 단계에서 중합체 코팅물을 플라즈마 존재 하 헬륨에 노출시켰다 (후-처리). 제 2 단계는 PCB 상으로 중합체의 추가 도포를 수반하지 않았지만, 대신 중합체 코팅물의 적어도 표면의 물리적 특성의 변화를 촉진시켰다. 이전에 언급된 바와 같이, 본출원인은 플라즈마 존재 하 불활성 가스에의 중합체 코팅물 노출에 의해 그의 적어도 표면 상 중합체 코팅물의 밀도가 증가될 수 있음 (중합체 코팅물 손상 없이)을 발견하였다.
Figure 112018037035359-pct00002
각각의 코팅된 PCB (즉 후-처리 없음 및 후-처리) 상에서 전기 단락 시험 (상기한 바와 같은)을 수행하였다. 표 1의 방법 (후-처리 없음)으로 처리한 두 개의 PCBs 및 표 2의 방법 (후-처리)으로 처리한 두 개의 PCBs 상에서 전기 단락 시험을 수행하였다.
도 2은 전기 단락 시험 데이터의 플롯이다. y-축을 따라 전류 (mA)를 나타내고 x-축을 따라 시간 (초)를 나타낸다.
침수900 초 이후 측정된 단락 전류를 종래의 방법 (후-처리 없음) 및 본발명 방법 (후-처리)에 대해 표 3에 기록하였다. 표 3는 두 시험으로부터 측정된 평균 단락 전류를 나타낸다.
중합체 코팅물에 의해 얻어진 PCB의 보호 정도는 측정 전류에 반비례한다. 따라서, 전류가 낮을수록 중합체 코팅물에 의해 얻어진 보호의 정도가 더 높다.
Figure 112018037035359-pct00003
900 초 침수 후, 헬륨 후-처리 결과는 후-처리 없음보다 상당히 더 좋음이 표 3 및 도 2로부터 명백하다. 후-처리의 효과는 그러한 좁은 피치 - 0.3 mm에 대해서조차도 상당하다.
900 초 침수 후, 후-처리 및 400 nm 두께 코팅물을 갖는 0.3 mm 피치 PCB에 대한 단락 값은 후-처리 없는 0.3 mm 피치 PCB에 대한 단락 값보다 65.5 % 더 낮다.
"후-처리 없음" 및 "반복된 중합/후-처리"의 비교
1. 2 μm의 두께를 가지는 중합체 코팅물
2 μm 중합체 코팅물을 (표 1), 코팅 시간을 20 분에서 100 분으로 증가시킨 것을 제외하고 종래의 저압 중합 방법에 따라서 0.3 mm, 1.1 mm 및 5 mm의 피치를 가지는 PCBs 상으로 도포하였다. 코팅 시간을 증가시키는 이유는 대략 20 nm의 두께를 가지는 코팅물을 도포하는데 대략 1 분이 걸리기 때문이다(표 1에서의 조건 하에서). 따라서, 대략 2 μm의 두께를 가지는 코팅물을 도포하는데 대략 100 분이 걸릴 것이다. 사용된 전구체 단량체는 아크릴레이트, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트이다.
2 μm 중합체 코팅물을 본발명에 따르는 저압 중합 방법에 따라서 0.3 mm, 1.1 mm 및 5 mm의 피치를 가지는 PCBs 상으로 도포하였다 (표 4). 종래의 방법과 동일한 전구체 단량체, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트를 사용하였다. 본발명에 따르는 방법은 중합 단계에 연이어 제 2 단계를 수반하였는데, 제 2 단계에서 중합체 코팅물을 플라즈마 존재 하 헬륨에 노출시켰다 (후-처리). 상기 방법은 부가적으로 중합 및 후-처리 단계를 추가로 9회 반복하는 것을 수반하였다. 다시 말하면, 순서는 (제 1 단계: 제 2 단계) × 10였다.
Figure 112018037035359-pct00004
전기 단락 시험을 각각의 코팅된 PCB 상에서 수행하였다. 상기 시험을 0.3 mm 및 1.1 mm 피치를 가지는 PCBs에 대해 2회 및 5.0 mm 피치를 가지는 PCBs에 대해 1회 수행하였다.
도 3A (0.3 mm 피치), 3B (1.1 mm 피치) 및 3C (5.0 mm 피치)는 전기 단락 시험 데이터의 플롯이다.
60 초 및 900 초 침수 이후 측정된 단락 전류를 종래의 방법 (후-처리 없음) 및 본발명 방법 (중합 및 후-처리 단계를 반복하는 것을 수반)에 대해 표 5 (0.3 mm 피치), 표 6 (1.1 mm 피치) 및 표 7 (5.0 mm 피치)에서 기록하였다. 표 5 및 6는 두 시험으로부터의 평균 단락 전류 측정을 나타낸다.
표 5 내지 7 및 도 3A 내지 3C는 반복된 중합 및 후-처리 단계를 수행함에 의해 중합체 코팅물에 의한 PCB의 더 높은 정도의 보호를 얻을 수 있음을 나타낸다.
Figure 112018037035359-pct00005
Figure 112018037035359-pct00006
Figure 112018037035359-pct00007
900 초 침수 후, 반복된 중합/후-처리 결과는 후-처리 없음보다 상당히 더 좋음이 표 5 내지 7 및 도 3A 내지 3C 로부터 명백하다.
예를 들면, 60 초 침수 이후, 반복된 중합/후-처리 단계를 사용하여 도포된 2 μm 두께를 갖는 0.3 mm 피치 PCB 중합체 코팅물에 대한 단락 값은 후-처리 없이 도포된 2 μm 두께 중합체 코팅물을 갖는 0.3 mm 피치 PCB에 대한 단락 값보다 93.8 % 더 낮다.
예를 들면, 900 초 침수 후, 반복된 중합/후-처리 단계를 사용하여 도포된 2 μm 두께 중합체 코팅물을 갖는1.1 mm 피치 PCB의 단락 값은 후-처리 없이 도포된 2 μm 두께 중합체 코팅물을 갖는1.1 mm 피치 PCB의 단락 값보다 96.8 % 더 낮다.
2. 5 μm의 두께를 가지는 중합체 코팅물
5 μm 코팅물을 도포하기 위해 코팅 시간을 20 분에서 250 분으로 증가시킨 것을 제외하고 종래의 저압 중합 방법에 따라서, 5 μm 중합체 코팅물을 0.3 mm, 1.1 mm 및 5 mm의 피치를 가지는 PCBs 상으로 도포하였다 (표 1). 사용된 전구체 단량체는 아크릴레이트, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트였다.
본발명에 따르는 저압 중합 방법에 따라서 5 μm 중합체 코팅물을 0.3 mm, 1.1 mm 및 5 mm의 피치를 가지는 PCBs 상으로 도포하였다 (표 4). 종래의 방법과 동일한 전구체 단량체, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트를 사용하였다. 본발명에 따르는 방법은 중합 단계에 연이어 제 2 단계를 수반하였는데, 제 2 단계에서 중합체 코팅물을 플라즈마 존재 하 헬륨에 노출시켰다 (후-처리). 상기 방법은 부가적으로 추가로 24회 중합 및 후-처리 단계를 반복하는 것을 수반하였다. 다시 말하면, 순서는 (제 1 단계: 제 2 단계) × 25였다.
전기 단락 시험을 각각의 PCB 상에서 수행하였다.
도 4A (0.3 mm 피치), 4B (1.1 mm 피치) 및 4C (5.0 mm 피치)는 전기 단락 시험 데이터의 플롯이다.
침수의 60 초 이후 및 900 초 측정된 단락 전류를 종래의 방법 (후-처리 없음) 및 본발명 방법 (중합 및 후-처리 단계를 반복하는 것을 수반)에 대해 표 8 (0.3 mm 피치), 표 9 (1.1 mm 피치) 및 표 10 (5.0 mm 피치)에 기록하였다.
Figure 112018037035359-pct00008
Figure 112018037035359-pct00009
Figure 112018037035359-pct00010
900 초 침수 후, 반복된 중합/후-처리 결과는 후-처리 없음보다 상당히 더 좋음이 표 8 내지 10 및 도 4A 내지 4C 로부터 명백하다.
예를 들면, 침수 60 초 이후, 반복된 중합/후-처리 단계를 사용하여 도포된 5 μm 두께 중합체 코팅물을 갖는0.3 mm 피치 PCB의 단락 값은 후-처리 없이 도포된5 μm 두께 중합체 코팅물을 갖는 0.3 mm 피치 PCB의 단락 값보다 95.9 % 더 낮다.
예를 들면, 15 분 침수 이후, 반복된 중합/후-처리 단계를 사용하여 도포된 5 μm 두께 중합체 코팅물을 갖는1.1 mm 피치 PCB의 단락 값은 후-처리 없이 도포된5 μm 두께 중합체 코팅물을 갖는 1.1 mm 피치 PCB의 단락 값보다 99.2 % 더 낮다.
상기 세 측정된 피치 - 0.3 mm, 1.1 mm 및 5.0 mm -에 대해 반복된 중합/후-처리 단계를 사용하여 도포된5 μm 두께 중합체 코팅물은 시각적 부식의 한계 (0.1 mA)보다 훨씬 더 낮은 단락 전류 값을 나타낸다.
3. 8 μm의 두께를 가지는 중합체 코팅물
8 μm 코팅물을 도포하기 위해 코팅 시간을 20 분에서 400 분으로 증가시킨 것을 제외하고 종래의 저압 중합 방법에 따라서, 8 μm 중합체 코팅물을 0.3 mm, 0.9 mm 및 5 mm의 피치를 가지는 PCBs 상으로 도포하였다 (표 1). 사용된 전구체 단량체는 아크릴레이트, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트였다.
본발명에 따르는 저압 중합 방법에 따라서 8 μm 중합체 코팅물을 0.3 mm, 0.9 mm 및 5 mm의 피치를 가지는 PCBs 상으로 도포하였다 (표 4). 종래의 방법과 동일한 전구체 단량체, 즉 1H,1H,2H,2H-퍼플루오로데실 아크릴레이트를 사용하였다. 본발명에 따르는 방법은 중합 단계에 연이어 제 2 단계를 수반하였는데, 제 2 단계에서 중합체 코팅물을 플라즈마 존재 하 헬륨에 노출시켰다 (후-처리). 상기 방법은 부가적으로 추가로 39회 중합 및 후-처리 단계를 반복하는 것을 수반하였다. 다시 말하면, 순서는 (제 1 단계: 제 2 단계) × 40였다.
전기 단락 시험을 각각의 PCB 상에서 수행하였다.
도 5A (0.3 mm 피치), 5B (0.9 mm 피치) 및 5C (5.0 mm 피치)는 전기 단락 시험 데이터의 플롯이다.
침수의 60 초 및 900 초 이후 측정된 단락 전류를 종래의 방법 (후-처리 없음) 및 본발명 방법 (중합 및 후-처리 단계를 반복하는 것을 수반)에 대해 표 11 (0.3 mm 피치), 표 12 (0.9 mm 피치) 및 표 13 (5.0 mm 피치)에 기록하였다.
Figure 112018037035359-pct00011
Figure 112018037035359-pct00012
Figure 112018037035359-pct00013
900 초 침수 후, 반복된 중합/후-처리 결과는 후-처리 없음보다 상당히 더 좋음이 표 11 내지 13 및 도 5A 내지 5C 로부터 명백하다.
예를 들면, 60 초 침수 이후, 반복된 중합/후-처리 단계를 사용하여 도포된 8 μm 두께 중합체 코팅물을 갖는0.3 mm 피치 PCB의 단락 값은 후-처리 없이 도포된8 μm 두께 중합체 코팅물을 갖는0.3 mm 피치 PCB의 단락 값보다 99.5 % 더 낮다.
예를 들면, 900 초 침수 후, 반복된 중합/후-처리 단계를 사용하여 도포된 8 μm 두께 중합체 코팅물을 갖는 0.9 mm 피치 PCB의 단락 값은 후-처리 없이 도포된8 μm 두께 중합체 코팅물을 갖는0.9 mm 피치 PCB의 단락 값보다 99.9 % 더 낮다.
상기 세 측정된 피치 - 0.3 mm, 0.9 mm 및 5.0 mm -에 대해 반복된 중합/후-처리 단계를 사용하여 도포된 8 μm 두께 중합체 코팅물은 시각적 부식의 한계 (0.1 mA)보다 훨씬 더 낮은 단락 전류 값을 나타낸다.
"지지 층 없음" 및 "지지 층"의 비교
표 14에 나열된 파라미터 및 단량체에 따라서 중합체 코팅물을 1.1 mm의 피치 크기를 가지는 PCB 상으로 도포하였다. 사용된 전구체 단량체는 실옥산, 즉 헥사메틸디실옥산이었다. 중합체 코팅물은 1000 nm의 두께를 가졌고 단지 폴리헥사메틸디실옥산을 포함하였다 (지지 층 없음).
Figure 112018037035359-pct00014
표 15에 나열된 파라미터 및 단량체에 따르는 중합체 코팅물을 1.1 mm의 피치 크기를 가지는 PCB 상으로 도포하였다. 중합체 코팅물은 중합된 알켄, 즉 폴리에틸렌의 제 1 층, 및 중합된 실옥산, 즉 폴리헥사메틸디실옥산의 제 2 층을 포함하였다. 제 1 층은 대략 200 nm의 두께를 가졌고 제 2 층은 대략 800 nm의 두께를 가졌고, 대략 1000 nm의 두께를 가지는 총 중합체 코팅물을 유도하였다.
Figure 112018037035359-pct00015
전기 단락 시험을 각각의 PCB 상에서 수행하였다. 표 14의 방법 (지지 층 없음)으로 처리한 두 개의 PCBs 및 표 15의 방법 (지지 층)으로 처리한 두 개의 PCBs 상에서 전기 단락 시험을 수행하였다.
도 6는 전기 단락 시험 데이터의 플롯을 나타낸다.
침수의 60 초 및 900 초 이후 측정된 단락 전류를 표 16에 기록하였다. 표 16는 두 시험으로부터 측정된 평균 단락 전류를 나타낸다.
Figure 112018037035359-pct00016
폴리헥사메틸디실옥산 코팅물 아래에 폴리에틸렌 지지 층을 제공함에 의해 단락 전류는 폴리헥사메틸디실옥산 단일 층에 대한 단락 전류보다 상당히 더 낮고, 이는 지지 층을 갖는 중합체 코팅물이 종래의 단일 층 코팅물보다 물에 더욱 저항성임을 나타낸다는 것이 표 16 및 도 6 로부터 명백하다.
예를 들면, 60 초 침수 이후, 200 nm 폴리에틸렌 지지 층 및 800 nm 두께 폴리헥사메틸디실옥산 코팅물 (1000 nm의 총 코팅물 두께)를 갖는 1.1 mm 피치 PCB의 단락 값은 대략 0.1 mA이고, 임의의 지지 층도 없는 1.1 mm 피치 PCB의 단락 값보다 94.7 % 더 낮다 (1000 nm의 코팅물 두께).
예를 들면, 900 초 침수 후, 200 nm 폴리에틸렌 지지 층 및 800 nm 두께 폴리헥사메틸디실옥산 코팅물 (1000 nm의 총 코팅물 두께)를 갖는 1.1 mm 피치 PCB의 단락 값은 0.1 mA 아래이고 임의의 지지 층도 없는 1.1 mm 피치 PCB의 단락 값보다 97.8 % 더 낮다 (1000 nm의 코팅물 두께).
본명세서에서 사용된, 다음 용어는 다음 의미를 가진다:
본명세서에서 사용된 "하나(A)", " 하나(an)", 및 "그(the)"는 다르게 나타내지 않는 한 단수 및 복수 모두를 지칭한다. 예시로서, " 구획"는 하나 또는 하나 초과의 구획을 지칭한다.
측정가능한 값 가령 파라미터, 양, 일시적 지속시간, 등을 언급하여 본명세서에서 사용된 "약" 또는 "대략"은, 그러한 편차가 개시된 본발명에서 수행하기 위해 적절한 한 특정된 값의 +/-20% 이하, 바람직하게는 +/-10% 이하, 더욱 바람직하게는 +/-5% 이하, 여전히 더욱 바람직하게는 +/-1% 이하, 및 여전히 더욱 바람직하게는 +/-0.1% 이하의 편차를 포함하는 의미이다. 그러나, 수식어 "약" 또는 "대략"이 언급하는 값은 그 자체가 또한 특히 개시된 것으로 이해되어야 한다.
본명세서에서 사용된 "를 포함한다(Comprise)," "를 포함하는(comprising)," 및 "를 포함한다(comprises) " 및 "를 포함한다(comprised of)"은 "을 포함한다(include)", "를 포함하는(including)", "을 포함한다(includes)" 또는 "를 함유한다(contain)", "를 함유하는(containing)", "를 함유한다(contains)"와 동의어이고 포함적이거나, 또는 다음에 오는, 예를 들면 부품의 존재를 특정하고 본업계에서 공지 또는 그 안에 있는 개시된 부가적인, 비-언급된 부품, 특징, 원소, 부재 또는 단계의 존재를 배제하지 않는 개방-종결된 용어이다.
종결점에 의한 수치 범위 언급은, 언급된 종결점뿐만 아니라, 범위 내에 포함되는 모든 수와 부분을 포함한다.
본명세서에서 사용된 용어 "탈가스" 및 "가스제거"는, 상호교환가능하게 사용되고, 가스 및 액체를 제거하는 공정, 더욱 특히 이 문서의 맥락에서, 코팅물 및 기판의 노출 표면 사이의 우수한 부착을 보장하기 위해, 코팅되는 기판으로부터 오염물질, 가스 및 액체를 제거하는 공정을 지칭한다.
용어 저해는 이 문서에서 추가로 기술된 바와 같은 단락 시험에서 측정된 때 4.7 V의 인가 전압에 대해 0.1 mA (100 μA) 이하 단락 전류 값에 의해 정의된다. 본출원인은 0.1 mA 이하 단락 전류 값이 시각적 부식에 대한 상한임을 알아냈다. 시험 동안 최대 단락 전류가 완전 시험 동안0.1 mA 이하 일 때, 시험된 샘플은 임의의 부식 징후를 나타내지 않았지만, 상기 0.1 mA 초과의 값을 가지는 샘플은 부식 스팟을 나타내었다다.
본명세서에서 사용된 용어 기판은 전기 회로 또는 전기 접속부 또는 전기 커넥터를 포함하는 임의의 기판을 지칭한다. 기판의 예시는 전자적 장치, 가령 스마트폰, 핸드폰, e-리더, 노트북, 컴퓨터, 이어폰, 해드폰, 스피커, 예를 들면 휴대용 스피커이다. 기판의 또다른 예시는 전자적 장치의 부품, 가령 하나 이상의 인쇄 회로 기판 (PCBs), 배터리, 등이다.
본명세서에서 사용된 플라즈마 전력에 대한 언급은 대략 500 리터의 부피를 가지고 종래의 디자인을 가지는 플라즈마 체임버에 기초한다. 플라즈마 체임버가 더 큰 또는 더 작은 부피, 또는 비-종래의 디자인을 가진다면 플라즈마 전력을 조정할 필요가 있을 수 있다. 예를 들면, 플라즈마 전력량은 통상 500 리터보다 작은 부피를 가지는 플라즈마 체임버가 사용될 때보다 더 낮다 값으로 조정된다. 그러한 조정은 본 분야에서 일상적이고 상세히 논의될 필요가 없다.

Claims (25)

  1. 부식으로부터 기판을 보호하기 위한 방법, 이 방법은 순서대로 다음을 포함함:
    전구체 단량체의 플라즈마 중합, 및 이 플라즈마 중합에 의해 얻어진 중합체를 적어도 하나의 기판의 표면 상으로 도포를 포함하는 제 1 단계, 여기서 전구체 단량체는 아크릴레이트, 메타크릴레이트 또는 유기실란임;
    기판의 표면 또는 각각의 표면 상으로의 추가 중합체 도포 없이 플라즈마 존재 하에서 불활성 가스에의 중합체 노출을 포함하는 제 2 단계;
    제 1 단계에서 사용된 전구체 단량체의 플라즈마 중합, 및 이 플라즈마 중합에 의해 얻어진 중합체를, 중합체의 두께를 증가시키도록 제 1 단계에서 도포된 중합체 상으로 도포를 포함하는 제 3 단계; 및
    기판의 표면 또는 각각의 표면 상으로의 추가 중합체 도포 없이 플라즈마 존재 하에서 불활성 가스에의 중합체 노출을 포함하는 제 4 단계.
  2. 제 1항에 있어서, 제 3 및 제 4 단계를 적어도 1회 더 반복하는 것을 포함하는 방법.
  3. 제 1항 또는 제 2항에 있어서, 제 3 및 제 4 단계를 최고 99 회 반복하는 것을 포함하는 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계는 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)의 지속시간 이상인 지속시간 동안 수행되는 방법.
  5. 제 1항 또는 제 2항에 있어서, 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)의 지속시간은 10 초 내지 20 분인 방법.
  6. 제 1항 또는 제 2항에 있어서, 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)의 지속시간은 10 초 내지 1 분, 또는 1 분 내지 5 분 또는 5 분 내지 10 분인 방법.
  7. 제 1항 또는 제 2항에 있어서, 상기 전구체 단량체의 플라즈마 중합을 포함하는 각각의 단계는 10 nm 내지 500 nm 두께를 가지는 중합체를 도포하는 것을 포함하는 방법.
  8. 제 1항 또는 제 2항에 있어서, 중합체의 추가 도포 없이 플라즈마의 존재 하 불활성 가스에의 중합체 노출을 포함하는 단계(들)에서의 플라즈마의 전력은 50 Watts 내지 150 Watts인 방법.
  9. 제 1항 또는 제 2항에 있어서, 불활성 가스는 Ar, He, Ne, Kr, Xe, 또는 그의 혼합물을 포함하는 방법.
  10. 삭제
  11. 제 1항 또는 제 2항에 있어서, 전구체 단량체는 헥사메틸디실옥산인 방법.
  12. 제 1항 또는 제 2항에 있어서, 전구체 단량체는 하나 이상의 알케닐 기를 가지는 유기실란인 방법.
  13. 제 12항에 있어서, 알케닐 기 또는 각각의 알케닐 기는 비닐인 방법.
  14. 제 12항에 있어서, 하나 이상의 알케닐 기를 가지는 유기실란은 1,3-디비닐테트라메틸디실옥산인 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020187010522A 2015-09-24 2016-09-23 중합체 코팅물 및 중합체 코팅물을 도포하기 위한 방법. KR102381614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15186771.0 2015-09-24
EP15186771 2015-09-24
PCT/EP2016/072774 WO2017051019A1 (en) 2015-09-24 2016-09-23 Polymer coatings and methods for depositing polymer coatings

Publications (2)

Publication Number Publication Date
KR20180058740A KR20180058740A (ko) 2018-06-01
KR102381614B1 true KR102381614B1 (ko) 2022-03-31

Family

ID=54199607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187010522A KR102381614B1 (ko) 2015-09-24 2016-09-23 중합체 코팅물 및 중합체 코팅물을 도포하기 위한 방법.

Country Status (13)

Country Link
US (1) US11419220B2 (ko)
EP (1) EP3354118B1 (ko)
JP (1) JP6810149B2 (ko)
KR (1) KR102381614B1 (ko)
CN (1) CN108141963B (ko)
CA (1) CA2998688C (ko)
DK (1) DK3354118T3 (ko)
ES (1) ES2881976T3 (ko)
IL (1) IL258321B (ko)
MY (1) MY188421A (ko)
PL (1) PL3354118T3 (ko)
PT (1) PT3354118T (ko)
WO (1) WO2017051019A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10351729B2 (en) 2016-03-03 2019-07-16 Motorola Mobility Llc Polysiloxane films and methods of making polysiloxane films
CN108933088B (zh) * 2017-05-25 2020-05-29 上海稷以科技有限公司 一种封装的方法及封装结构
EP4289520A3 (en) 2017-08-23 2024-03-13 Molecular Plasma Group SA Soft plasma polymerization process for a mechanically durable superhydrophobic nanostructured coating
CN109675775A (zh) * 2017-10-18 2019-04-26 上海稷以科技有限公司 在物体表面形成保护层的方法及表面形成有保护层的产品
EP3787804A4 (en) * 2018-05-04 2022-02-09 Jiangsu Favored Nanotechnology Co., Ltd. NANOCOATING PROTECTION PROCESSES FOR ELECTRICAL DEVICES
PL3680029T3 (pl) 2019-01-09 2023-07-24 Europlasma Nv Metoda polimeryzacji plazmowej do powlekania polimerowego substratu
DE102020119221A1 (de) 2020-07-21 2022-01-27 Plasmatreat Gmbh Verfahren zur überwachten Plasmabehandlung einer Leiterplatte

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012500487A (ja) 2008-08-18 2012-01-05 センブラント グローバル リミテッド ハロ炭化水素ポリマーコーティング
WO2014026967A2 (en) * 2012-08-13 2014-02-20 Europlasma Nv Surface coatings

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6479727A (en) 1987-09-21 1989-03-24 Matsushita Electric Ind Co Ltd Production of liquid crystal display device
DE4216999C2 (de) * 1992-05-22 1996-03-14 Fraunhofer Ges Forschung Verfahren zur Oberflächenbeschichtung von Silbergegenständen und nach diesem Verfahren hergestellte Schutzschicht
DE19824364A1 (de) 1998-05-30 1999-12-02 Bosch Gmbh Robert Verfahren zum Aufbringen eines Verschleißschutz-Schichtsystems mit optischen Eigenschaften auf Oberflächen
GB0406049D0 (en) 2004-03-18 2004-04-21 Secr Defence Surface coatings
JP2007021895A (ja) * 2005-07-15 2007-02-01 Dainippon Printing Co Ltd バリア性フィルムおよびそれを使用した積層材
US7791815B2 (en) * 2007-03-13 2010-09-07 Varioptic S.A. Dielectric coatings for electrowetting applications
US8962097B1 (en) * 2007-09-07 2015-02-24 Edward Maxwell Yokley Surface properties of polymeric materials with nanoscale functional coating
GB2462824A (en) * 2008-08-18 2010-02-24 Crombie 123 Ltd Printed circuit board encapsulation
US8557712B1 (en) * 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
ES2773298T3 (es) * 2013-10-21 2020-07-10 North Face Apparel Corp Recubrimientos de biomateriales funcionales para textiles y otros sustratos
GB2539231B (en) * 2015-06-10 2017-08-23 Semblant Ltd Coated electrical assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012500487A (ja) 2008-08-18 2012-01-05 センブラント グローバル リミテッド ハロ炭化水素ポリマーコーティング
WO2014026967A2 (en) * 2012-08-13 2014-02-20 Europlasma Nv Surface coatings

Also Published As

Publication number Publication date
MY188421A (en) 2021-12-08
US11419220B2 (en) 2022-08-16
CA2998688A1 (en) 2017-03-30
JP6810149B2 (ja) 2021-01-06
JP2018537595A (ja) 2018-12-20
EP3354118A1 (en) 2018-08-01
PL3354118T3 (pl) 2021-11-08
CN108141963B (zh) 2020-11-06
IL258321A (en) 2018-05-31
KR20180058740A (ko) 2018-06-01
CA2998688C (en) 2022-11-08
ES2881976T3 (es) 2021-11-30
CN108141963A (zh) 2018-06-08
EP3354118B1 (en) 2021-06-02
WO2017051019A1 (en) 2017-03-30
US20180279483A1 (en) 2018-09-27
IL258321B (en) 2021-10-31
PT3354118T (pt) 2021-09-02
DK3354118T3 (da) 2021-08-23

Similar Documents

Publication Publication Date Title
KR102381614B1 (ko) 중합체 코팅물 및 중합체 코팅물을 도포하기 위한 방법.
RU2717842C2 (ru) Имеющий покрытие электрический узел
JP6225125B2 (ja) コーティングされた電気アセンブリ
DK2882815T3 (en) surface coating
JP6238747B2 (ja) クリープ腐食を減少させる方法
US20180015697A1 (en) Composition for forming plating layer, film having plating layer precursor layer, film having patterned plating layer, conductive film, and touch panel
JP2013517382A (ja) 低圧プラズマ工程による適応性ナノコーティングの被覆方法
CN110804358A (zh) 涂层
JP2017509137A5 (ko)
JP2018527160A (ja) コーティング
KR100656247B1 (ko) 실란계 커플링제를 이용한 폴리이미드 필름의표면개질방법, 그를 이용한 동박 적층 필름의 제조방법 및그로 제조된 2층 구조의 동박 적층필름
US20180237917A1 (en) Electroless plating method and product obtained
Tao et al. Tetraoxa-diphosphaspiro derivative as suppressor for microvia filling by copper electroplating in acidic solution
Brooks et al. Plasma polymerization: A versatile and attractive process for conformal coating
CN113286667B (zh) 用于以聚合物涂覆基底的等离子体聚合方法
JP2021520058A (ja) 金属化フィルム
JP7230305B2 (ja) 表面処理用組成物及びこれを用いた表面処理方法
EP4163417A1 (en) Protective coating and preparation method therefor

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant