KR102380782B1 - 반도체 기판의 연마 방법 - Google Patents

반도체 기판의 연마 방법 Download PDF

Info

Publication number
KR102380782B1
KR102380782B1 KR1020167028681A KR20167028681A KR102380782B1 KR 102380782 B1 KR102380782 B1 KR 102380782B1 KR 1020167028681 A KR1020167028681 A KR 1020167028681A KR 20167028681 A KR20167028681 A KR 20167028681A KR 102380782 B1 KR102380782 B1 KR 102380782B1
Authority
KR
South Korea
Prior art keywords
polishing
hydroxyethyl cellulose
less
semiconductor substrate
polishing composition
Prior art date
Application number
KR1020167028681A
Other languages
English (en)
Other versions
KR20160138128A (ko
Inventor
마사시 데라모토
다쓰야 나카우치
노리아키 스기타
신이치 하바
아키코 미야모토
Original Assignee
니타 듀폰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니타 듀폰 가부시키가이샤 filed Critical 니타 듀폰 가부시키가이샤
Publication of KR20160138128A publication Critical patent/KR20160138128A/ko
Application granted granted Critical
Publication of KR102380782B1 publication Critical patent/KR102380782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

반도체 기판의 표면에 있어서 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상으로 되도록 연마하는 중간 연마 공정과, 상기 중간 연마 공정 후에 상기 반도체 기판을 마무리 연마하는 최종 연마 공정을 포함한다.

Description

반도체 기판의 연마 방법{METHOD FOR POLISHING SEMICONDUCTOR SUBSTRATES}
본원은, 일본특원 2014-73797호의 우선권을 주장하고, 인용에 의해 본원 명세서에서 원용된다.
본 발명은, 반도체 웨이퍼 등의 반도체 기판의 연마용 방법에 관한 것이다.
최근, 집적 회로의 고도 집적화 등에 따라 반도체 장치의 미세화가 진행되고 있고, 그 결과, 반도체 웨이퍼(이하, 단지 웨이퍼라고도 함) 등의 반도체 기판(이하, 단지 기판이라고도 함)에는 높은 평탄성에 더하여, 표면 결함의 저감에 대해서도 높은 레벨이 요구되고 있다.
이러한 반도체 기판를 보다 평탄하게, 또한 표면 결함을 저감시키기 위해, 반도체 기판에 대한 젖음성(wettability)을 높이는 성분인 수용성 고분자를 포함하는 연마용 조성물로 기판 표면을 연마하는 것이 고려되고 있다. 이와 같은 연마 방법에 사용되는 연마용 조성물은, 예를 들면, 특허문헌 1에 기재되어 있다. 특허문헌 1에는, 수용성 고분자로서의 하이드록시에틸셀룰로오스를 포함하는 연마용 조성물이 기재되어 있다.
한편, 반도체 기판의 연마는, 통상, 다단계로 연마하는 연마 방법이 채용된다. 다단계 연마 방법에서는, 제1 단계, 제2 단계 등의 초기의 연마에서 반도체 기판 표면을 평탄하게 연마하고, 최종 연마에서는, 보다 정밀도 높은 평탄성을 목적으로 한 연마를 행한다.
일반적으로, 연마 전의 반도체 기판 표면에는 다양한 사이즈의 표면 결함이 혼재하고 있지만, 최종 연마에서는 전술한 바와 같이 정밀도가 높은 평탄성을 목적으로 한 연마를 행하기 위하여, 미소한 사이즈의 표면 결함을 주로 저감시키는 연마용 조성물이 사용된다. 특허문헌 1에 기재된 바와 같은 종래의 연마용 조성물은, 특정한 사이즈의 표면 결함을 선택적으로 제거할 수는 없기 때문에, 최종 연마보다 앞 단계의 연마에 사용한 경우, 기판 상의 비교적 사이즈의 큰 표면 결함도 작은 표면 결함도 동등하게 연마하게 된다. 따라서, 비교적 사이즈가 큰 표면 결함은, 잔존할 우려가 있다. 이러한 상태에서 최종 연마를 행해도, 최종 연마 후의 표면 결함을 충분히 저감할 수 없다는 문제가 있다.
특허문헌 1 : 일본공개특허 2010-34509호 공보
이에, 본 발명은, 상기와 같은 종래의 문제를 감안하여, 최종 연마 후의 반도체 기판의 표면 결함을 충분히 저감할 수 있는 반도체 기판의 연마 방법을 제공하는 것을 과제로 한다.
본 발명에 관한 반도체 기판의 연마 방법은, 반도체 기판의 표면에 있어서 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상으로 되도록 연마하는 중간 연마 공정과, 상기 중간 연마 공정 후에 상기 반도체 기판을 마무리 연마하는 최종 연마 공정을 포함한다.
본 발명에서는, 상기 중간 연마 공정에 있어서, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서, 상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이며, 상기 연마 입자에 대한 상기 하이드록시에틸셀룰로오스의 질량비가 0.0075 이상 0.025 이하인 연마용 조성물을 사용하여 연마해도 된다.
본 발명에서는, 상기 중간 연마 공정에 있어서, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서, 상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하로서, 연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율이 45% 이상 90% 이하인 연마용 조성물을 사용하여 연마해도 된다.
본 발명에 의하면, 상기 중간 연마 공정의 전에, 반도체 기판의 양면을 연마하는 양면 연마 공정을 포함하고 있어도 된다.
본 발명에서는, 상기 최종 연마 공정에 있어서, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하고, 상기 하이드록시에틸셀룰로오스는 분자량이 30만 이상 120만 이하인 연마용 조성물을 사용하여 연마해도 된다.
도 1은, 연마 후의 표면 결함의 비율을 나타낸 그래프이다.
이하에, 본 발명에 관한 반도체 기판의 연마 방법에 대하여 설명한다.
본 실시형태의 연마용 조성물은, 반도체 기판의 표면에 있어서 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상으로 되도록 연마하는 중간 연마 공정과, 상기 중간 연마 공정 후에 상기 반도체 기판을 마무리 연마하는 최종 연마 공정을 포함한다.
(반도체 기판)
본 실시형태의 연마 방법으로 연마되는 반도체 기판은, 수㎚의 폭이나 높이를 가지는 미세한 표면 결함의 제거가 요구되는 전자 디바이스용의 실리콘 웨이퍼 등의 반도체 기판이다.
(양면 연마 공정)
본 실시형태의 연마 방법은, 상기 중간 연마 공정의 전에, 반도체 기판의 양면을 연마하는 양면 연마 공정을 포함하고 있어도 된다.
양면 연마 공정에서는, 반도체 기판의 양면을 연마 입자를 포함하는 연마용 조성물을 사용하여 연마한다.
이러한 양면 연마 공정을 행함으로써, 반도체 기판의 비교적 사이즈가 큰 표면 결함을 저감시킬 수 있다.
(중간 연마 공정)
본 실시형태의 연마 방법에서, 중간 연마 공정은, 반도체 기판의 표면에 있어서 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상, 바람직하게는 70% 이상, 보다 바람직하게는 90% 이상으로 되도록 반도체 기판을 연마한다. 즉, 상기 비교적 작은 표면 결함 이외의 표면 결함이 잔존하고 있는 비율이 적은 상태가 되도록 연마한다.
반도체 기판의 표면에는, 예를 들면, 높이가 10㎚ 이상의 비교적 큰 표면 결함, 10㎚ 미만의 미소한 표면 결함, 높이가 3㎚ 미만이며 폭 50∼200㎚의 미소한 표면 결함, 높이가 3㎚ 미만이면서 폭 150∼350m의 미소한 표면 결함 등과 같이, 다양한 사이즈의 표면 결함이 혼재한다.
그리고, 본 실시형태에서 말하는 표면 결함의 높이 및 폭이란, 원자간력 현미경(Atomic Force Microscope: AFM)으로 측정되는 높이 및 폭을 말한다.
또한, 본 실시형태에서 말하는 표면 결함수란, 예를 들면, 공초점(confocal) 광학계의 레이저 현미경(MAGICS M5640 레이저 테크사 제조) 등의 표면 결함 검사 장치를 사용하여 측정되는 각 사이즈의 표면 결함의 카운트수를 말한다.
본 실시형태의 연마 방법에서는, 최종 연마 공정까지의, 중간 연마 공정, 또는 양면 연마 공정에서는 비교적 사이즈가 큰 표면 결함을 작게 하여 가고, 최종 연마 공정에서는 미소한 표면 결함을 제거함으로써, 최종 연마 후의 표면 결함을 저감하는 것이 효율적으로, 또한 양호한 정밀도로 행할 수 있다.
표면 결함의 유무의 판정은, 표면 결함수의 카운트로 행해진다. 따라서, 사이즈의 대소에 관계없이 카운트 가능한 결함이 존재하면 카운트수가 커지고 결함이 저감되어 있지 않다고 판정된다.
그러나, 중간 연마 공정의 실시 후, 최종 연마 공정에서의 연마 시에, 카운트수가 적어도 사이즈가 큰 결함이 남아 있으면, 미소한 결함의 제거를 목적으로 하는 최종 연마에서 충분히 결함을 저감할 수 없게 된다. 따라서, 중간 연마 공정의 실시 후에는, 표면 결함의 카운트수를 저감하는 것이 아니라, 최종 연마 공정에서의 연마에서 제거하기 어려운 사이즈의 결함을 제거하는 것이 중요하게 된다.
본 실시형태의 중간 연마 공정에서는, 높이 3㎚ 이상의 사이즈의 표면 결함을 선택적으로 제거함으로써, 연마 후에 높이 3㎚ 미만의 표면 결함수를 전체 표면 결함수의 45% 이상으로 되도록 연마한다. 따라서, 중간 연마 공정 후에 실시되는 최종 연마 공정에서는, 반도체 기판에 남아 있는 높이 3㎚ 미만의 미소한 표면 결함을 제거하면, 반도체 기판에 존재하는 많은 표면 결함을 제거할 수 있고, 최종 연마 공정 후의 표면 결함을 충분히 저감시킬 수 있다.
중간 연마 공정에서, 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상으로 되도록 연마하기 위해서는, 예를 들면, 연마용 조성물로서 다음과 같은 것을 사용해도 된다.
(연마용 조성물)
본 실시형태의 중간 연마 공정에서 사용하는 연마용 조성물로서는, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서, 상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이며, 상기 연마 입자에 대한 상기 하이드록시에틸셀룰로오스의 질량비가 0.0075 이상 0.025 이하인 것을 예로 들 수 있다.
하이드록시에틸셀룰로오스는, 분자량이 50만 이상 150만 이하인 것이 사용된다.
분자량이 상기 범위인 것에 의해, 연마 대상물의 특정한 사이즈의 표면 결함에 대하여 특히 우수한 제거성을 발휘할 수 있다.
또한, 하이드록시에틸셀룰로오스는, 젖음성을 향상시킬 수 있으나, 분자량이 상기 범위인 것에 의해, 특히, 연마 대상물에 대한 젖음성이 향상되고, 연마 후의 연마 대상물 표면의 미립자 등을 저감시킬 수 있다.
본 실시형태에서의 하이드록시에틸셀룰로오스의 분자량이란, GFC(겔 여과 크로마토그래피; Gel Filtration Chromatography)법을 이용하여 측정되는 중량 평균 분자량을 말하여, 구체적으로는, 후술하는 실시예에 나타내는 측정 방법으로 측정되는 값을 말한다.
연마용 조성물은 물을 포함한다. 상기 하이드록시에틸셀룰로오스는 친수성 고분자이므로, 물과 혼합됨으로써 용이하게 수용액으로 되고, 전술한 바와 같은 연마 대상물의 특정한 사이즈의 표면 결함 제거성 및 젖음성 향상 등의 작용을 발휘할 수 있다.
물의 함유량은 특별히 한정되지 않고, 적절히 배합될 수 있다.
그리고, 연마용 조성물을 사용 시에 희석하여 사용하는 경우에는, 사용 시의 원하는 농도보다 고농도인 고농도액으로서 조제해 놓고, 희석 시에 물을 희석액으로서 배합해도 된다.
연마용 조성물은 연마 입자를 포함한다. 상기 연마 입자는, 실리카, 알루미나, 세리아(seria), 티타니아 등의 금속 산화물로 이루어지는 입자, 질화규소 입자, 탄화규소 입자, 질화붕소 입자 등을 예로 들 수 있다. 그 중에서도, 실리카가 바람직하고, 특히 바람직한 것은 진구형(眞球形) 또는 비진구형(非眞球形) 콜로이달 실리카 등의 콜로이달 실리카이다. 연마 입자가 콜로이달 실리카인 경우에는, 후술하는 바와 같이, 하이드록시에틸셀룰로오스 수용액이 흡착되기 쉽고, 특정한 사이즈의 표면 결함 제거성을 더욱 높일 수 있으므로 바람직하다.
콜로이달 실리카 중에서도, 비진구형 콜로이달 실리카가 바람직하다.
비진구형 콜로이달 실리카는, 연마용 조성물 중에서 하이드록시에틸셀룰로오스와 공존함으로써, 후술하는 바와 같이, 하이드록시에틸셀룰로오스 수용액이 보다 흡착되기 쉽고, 특정한 사이즈의 표면 결함 제거성을 더욱 높일 수 있으므로 바람직하다.
연마용 조성물은, 연마 입자에 대한 상기 하이드록시에틸셀룰로오스의 질량비가 0.0075 이상 0.025 이하이다.
연마용 조성물에서의 연마 입자의 함유량(질량%)에 대한 상기 하이드록시에틸셀룰로오스의 함유량(질량%)의 비가 상기 범위인 것에 의해, 특정한 사이즈의 표면 결함 제거성을 더욱 높일 수 있다. 동시에, 연마 대상물의 연마 후의 표면의 젖음성을 향상시킬 수 있다.
본 실시형태의 연마용 조성물 중의 연마 입자의 함유량은 특별히 한정되는 것은 아니지만, 예를 들면, 연마 입자의 함유량은, 5 질량% 이상 20 질량% 이하이다.
연마 입자의 함유량이 상기 범위인 경우에는, 적절한 연마 속도로 조정할 수 있으므로 바람직하다.
연마 입자의 입자 직경은 특별히 한정되는 것은 아니지만, 예를 들면, 평균 입자 직경이 85㎚ 이상인 것을 들 수 있다. 연마 입자의 평균 입자 직경이 상기 범위인 경우에는, 연마 대상물의 표면에 존재하는 특정한 사이즈의 표면 결함을 보다 충분히 저감할 수 있으므로 바람직하다.
그리고, 본 실시형태의 평균 입자 직경이란 DSL법(동적 광 산란법; Dynamic light scattering)을 이용하여 측정되는, 보다 구체적으로는 후술하는 실시예에 기재된 장치에 의해 측정되는 연마용 조성물 중에서의 평균 입자 직경을 말한다. 즉, 후술하는 바와 같이 연마 입자가 연마용 조성물 중에서 클러스터를 형성하는 경우에는, 상기 클러스터의 평균 입자 직경을 말한다.
연마용 조성물은, 상기 하이드록시에틸셀룰로오스와 물과 상기 연마 입자를 포함함으로써, 다음과 같은 상호 작용이 있다고 생각된다.
즉, 연마용 조성물에서 하이드록시에틸셀룰로오스의 일부는 콜로이달 실리카 등의 연마 입자 표면에 흡착된다. 따라서, 연마용 조성물 중에는, 연마 입자에 흡착된 상태의 하이드록시에틸셀룰로오스와, 연마 입자에 흡착되지 않고 연마용 조성물 중에 혼합되어 있는 하이드록시에틸셀룰로오스가 존재하고 있다. 연마 입자에 하이드록시에틸셀룰로오스가 흡착되면, 하이드록시에틸셀룰로오스의 작용에 의해 연마 입자가 클러스터를 형성한다고 생각된다. 하이드록시에틸셀룰로오스의 분자량이 클수록, 또는 하이드록시에틸셀룰로오스의 연마용 조성물 중의 함유량이 많을 수록, 클러스터는 커지기 쉽다.
이러한 클러스터의 크기 및 양에 의해, 연마 대상물의 표면에 존재하는 특정한 사이즈의 표면 결함의 저감 성능이 변화한다고 생각된다.
또한, 연마 입자에 흡착되지 않고 연마용 조성물 중에 혼합되어 있는 하이드록시에틸셀룰로오스에 의해, 연마 대상물에 대한 젖음성을 향상시킬 수 있다.
따라서, 연마 입자에 흡착되는 하이드록시에틸셀룰로오스와, 흡착되지 않는 하이드록시에틸셀룰로오스의 밸런스를 취함으로써, 본 실시형태의 연마용 조성물은, 연마 대상물의 표면에 존재하는 특정한 사이즈의 표면 결함을 저감시킬 수 있다고 생각된다.
본 실시형태의 중간 연마 공정에서 사용되는 연마용 조성물은, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서, 상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이고, 연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율이 45% 이상 90% 이하인 것이 바람직하다.
상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이고, 연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율이 45% 이상 90% 이하인 것에 의해, 전술한 바와 같이 클러스터의 크기 및 양을 적절한 범위로 조정할 수 있고, 연마 대상물의 표면에 존재하는 특정한 사이즈의 표면 결함을 충분히 저감할 수 있다.
본 실시형태에서, 연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율은, 다음과 같은 방법으로 산출되는 %이다.
연마용 조성물 1.5mg를 14000 rpm 10min으로 원심분리한 상등액(supernatant)과, 연마용 조성물의 TOC(전체 유기 탄소; Total Organic Carbon)량을 측정하여, 이하의 식 1에 의해 연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율[흡착 하이드록시에틸셀룰로오스의 비율(%)]이 산출된다.
흡착 하이드록시에틸셀룰로오스의 비율(%)=(연마 조성물의 TOC - 상등액의 TOC)/연마용 조성물의 TOC … (식 1)
그리고, 본 실시형태에서, 연마 입자(클러스터)의 입자 직경, 연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율에 대해서는, 연마용 조성물의 사용 시에서의 입자 직경 및 상기 비율을 말한다.
상기 연마용 조성물은, 암모니아를 더 포함해도 된다.
암모니아를 포함하는 것에 의해, 연마 대상물의 표면에 존재하는 특정한 사이즈의 표면 결함을 보다 충분히 저감할 수 있으므로 바람직하다.
암모니아의 함유량은 특별히 한정되는 것은 아니지만, 예를 들면, 0.1 질량% 이상 1.0 질량% 이하, 바람직하게는 0.25 질량% 이상 0.75 질량% 이하인 것을 들 수 있다.
암모니아의 함유량이 상기 범위인 경우에는, 연마 대상물의 표면에 존재하는 특정한 사이즈의 표면 결함을 보다 충분히 저감할 수 있으므로 바람직하다.
또한, 암모니아의 함유량이 상기 범위인 경우에는, 연마용 조성물의 pH를 적절한 범위로 조정하는 것도 가능하므로 바람직하다.
연마용 조성물에는, 다른 성분이 더 포함되어 있어도 된다. 상기 다른 성분으로서는, pH 조정제, 계면활성제, 킬레이트제 등을 예로 들 수 있다.
연마용 조성물은, 사용 시의 원하는 농도보다 고농도인 고농도액으로서 조정해 놓고, 사용 시에 희석해도 된다.
이러한 고농도액으로서 조정한 경우에는, 연마용 조성물의 저장, 수송에 편리하다.
그리고, 고농도액으로서 조정하는 경우에는, 예를 들면, 사용 시에 5배∼100배, 바람직하게는 20배∼60배, 더욱 바람직하게는 21배∼41배로 희석할 수 있는 정도의 농도로 조정하는 것을 들 수 있다.
(최종 연마 공정)
본 실시형태의 연마 방법은, 상기 중간 연마 공정 후에 상기 반도체 기판을 마무리 연마하는 최종 연마 공정을 포함한다.
최종 연마 공정에서는, 상기 중간 연마 공정을 실시한 후에 반도체 기판 표면에 잔존하는, 높이가 3㎚ 미만의 비교적 작은 미소한 결함을 제거하면서, 헤이즈 등이 없는, 높은 평탄성을 가지는 기판에 연마한다.
최종 연마 공정에서 사용하는 연마용 조성물은, 특별히 한정되는 것은 아니지만, 예를 들면, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하고, 상기 하이드록시에틸셀룰로오스는 분자량이 30만 이상 120만 이하인 연마용 조성물을 사용하여 연마하는 것을 들 수 있다.
이러한 연마용 조성물을 최종 연마 공정의 연마에 사용한 경우에는, 연마 후의 표면 결함을 보다 충분히 저감할 수 있다.
그리고, 본 실시형태에 관한 반도체 기판의 연마 방법은 전술한 바와 같지만, 이번 개시된 실시형태는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기 설명이 아니라 특허청구의 범위에 의해 제시되고, 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명에 의하면, 반도체 기판의 표면에 있어서 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상으로 되도록 연마하는 중간 연마 공정과, 상기 중간 연마 공정 후에 상기 반도체 기판을 마무리 연마하는 최종 연마 공정을 포함하기 때문에, 최종 연마 공정 후의 반도체 기판 표면의 표면 결함을 충분히 저감할 수 있다.
본 발명에서는, 상기 중간 연마 공정에서, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서, 상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이고, 상기 연마 입자에 대한 상기 하이드록시에틸셀룰로오스의 질량비가 0.0075 이상 0.025 이하인 연마용 조성물을 사용하여 연마해도 된다.
본 발명에서는, 상기 중간 연마 공정에서, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서, 상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이고, 연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율이 45% 이상 90% 이하인 연마용 조성물을 사용하여 연마해도 된다.
전술한 바와 같은 연마용 조성물을 중간 연마 공정에서 사용하여 연마함으로써, 최종 연마 공정 후의 반도체 기판 표면의 표면 결함을 보다 충분히 저감할 수 있다.
최종 연마 공정에서, 하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하고, 상기 하이드록시에틸셀룰로오스는 분자량이 30만 이상 120만 이하인 연마용 조성물을 사용하여 연마한 경우에는, 최종 연마 공정 후의 반도체 기판 표면의 표면 결함을 보다 충분히 저감할 수 있다.
이상과 같이, 본 발명에 의하면, 최종 연마 후의 반도체 기판의 표면 결함을 충분히 저감할 수 있다.
<실시예>
이하, 본 발명의 실시예에 대하여 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
본 실시예에서는, 중간 연마 공정에서 사용하는 연마용 조성물을 사용하여 연마 시험을 행하였다.
(하이드록시에틸셀룰로오스)
하기 표 1에 나타낸 상이한 분자량(50만, 100만)의 하이드록시에틸셀룰로오스를 준비하였다.
그리고, 하이드록시에틸셀룰로오스의 분자량은 이하의 방법으로 측정한 분자량이다.
(분자량의 측정)
분자량은, 다음과 같이 측정하여 얻어진 중량 평균 분자량의 값이다.
측정 장치로서, GFC 장치[니혼 분코샤(JASCO Corporation) 제조: PU-2085 plus형 시스템]를 사용하고, 컬럼은 Shodex사 제조의 Asahipak GF-710 HQ와 GF-310 HQ를 2개 직렬로 연결하여 사용하고, 용리액으로 0.7% 염화나트륨 수용액을 사용하여 측정하였다.
표 1에 나타낸 배합으로 상기 하이드록시에틸셀룰로오스(HEC), 연마 입자(졸겔법으로 제조된 이산화규소, 수중에서의 입자 직경: 동적 광 산란법으로 66㎚), 암모니아, 잔수(殘水)를 혼합하여 연마용 조성물 1 내지 6을 얻었다.
각 연마용 조성물을 물에 의해 41배로 희석하여, 피연마물로서의 실리콘제 웨이퍼(12인치)를 하기 연마 조건에서 연마하고, 연마 후의 표면 결함을 이하의 방법으로 측정한 결과를 표 1에 나타낸다.
(연마 조건)
연마 장치: SPP800S[오카모토 고사쿠 기카이샤(Okamoto Machine Tool Works,Ltd.) 제조])
연마 패드: POLYPAS 24T[후지보 에히메(Fujibo Ehime) 가부시키가이샤 제조]
정반 속도: 40rpm
연마 하중: 120gf/㎠
유량: 0.6L/min
피연마물: 12inch Silicon wafer
연마 시간: 300sec
(표면 결함의 측정 방법)
표면 결함(Defect)은, 상기 연마 조건에서 연마한 후의 웨이퍼를 암모니아/과산화수소 혼합액으로 세정한 후에, 측정 장치(MAGICS M5640)(레이저 테크사 제조)를 사용하여 측정[에지 익스클루전(edge exclusion) EE: 5㎜, Slice level: D37mV]을 행하였다.
MAGICS로 측정된 결함의 좌표를 기초로 측정 장치 AFM SAP465[세이코 인스트루먼츠 가부시키가이샤(Seiko Instruments Inc.) 제조]을 사용하여 결함의 측정을 행하였다.
상기 2종류의 측정 결과로부터, 표면 결함을 이하 방법으로 A∼F 타입으로 분류하여, 도 1에 나타낸 그래프에 각 표면 결함의 비율을 나타낸다. 표 1에는 각 타입의 비율을 %로 나타낸다.
(MAGIC 리뷰 화상의 분류)
MAGICS 리뷰 화상의 분류 방법은, 리뷰 화상의 결함 부분이, 화상의 좌측에서 우측을 향하여 변화하는 흑백의 색의 부분의 순서에 따라 다음과 같은 A∼F 타입으로 분류하였다. 그리고, MAGICS의 리뷰 화상의 분석에는 밴드 패스 필터((band pass filter)를 사용하였다.
MAGICS 리뷰 화상 상에서는, 밴드 패스 필터의 영향으로, 결함이 매우 작은(낮은) 경우에는, 백색→흑색→백색 또는 흑색→백색→흑색과 같이, 3회 색이 변화한다. 백색→흑색→백색, 흑색→백색→흑색 중 어떤 높이가 낮은 결함인지는 AFM로 분석한다.
A 타입: 백흑백이면서 스크래치형의 상(像)
B 타입: 백흑백
C 타입: 흑백흑
D 타입: 백흑
E 타입: 흑백
F 타입: 흑
(표면 결함의 치수)
각 타입의 결함을 AFM로 측정하면 결함의 치수는 다음과 같은 범위로 되었다.
즉, 결함을 다음과 같은 A∼F로 분류했다.
A 타입: 높이 3㎚ 미만, 폭 50∼200㎚, 길이 200㎛ 이상
B 타입: 높이 3㎚ 미만, 폭 150∼350㎚
C 타입: 높이 3㎚ 이상 10㎚ 미만, 폭 50∼70㎚
D 타입: 높이 10㎚ 이상 30㎚ 이하, 폭 70∼250㎚
E 타입: 높이 10㎚ 이상 50㎚ 이하, 폭 100∼300㎚
F 타입: 높이 50㎚ 초과, 폭 150㎚ 초과
그리고, A 타입은 흠집 상태의 길이 성분을 가지는 결함이며, B∼F는 점 또는 부정형의 결함이다.
(pH)
각 연마용 조성물 및 이들의 41배 희석액의 액체 온도 25℃일 때의 pH를, pH미터[가부시키가이샤 호리바 세이사쿠쇼(HORIBA, Ltd.）제조]를 사용하여 측정하였다.
(흡착 하이드록시에틸셀룰로오스의 측정)
각 연마용 조성물을 41배로 물에 의해 희석하고, 1.5mg 샘플로서 채취하여, 원심분리기 MCD-2000[아즈 원샤(AS ONE Corporation) 제조]으로 14000rpm 10min 원심분리하였다. 그 후 침전물과 상등액으로 분리하고, 상기 상등액을 취출하여, 상기 상등액 및 각 연마용 조성물의 TOC(전체 유기 탄소; Total Organic Carbon)량을, 측정 장치 Siervers900(GE사 제조)로 측정하였다. 측정 결과로부터, 하기 식 1에 의하여, 각 연마용 조성물의 흡착 하이드록시에틸셀룰로오스의 비율을 산출한 결과를 표 1에 나타낸다.
흡착 하이드록시에틸셀룰로오스의 비율(%)=(연마용 조성물의 TOC - 상등액의 TOC)/연마용 조성물의 TOC×100 … (식 1)
(클러스터의 입자 직경의 측정)
각 연마용 조성물의 41배 희석액 중의 연마 입자(클러스터)의 입자 직경을 측정하였다.
측정 장치는, 제이타 전위·입경 측정 시스템 ELSZ-2[오오츠카 덴시 가부시키가이샤(OTSUKA ELECTRONICS Co.,LTD.) 제조]를 사용하여 입자 직경을 측정하였다. 결과를 표 1에 나타낸다.
[표 1]
Figure 112016099739198-pct00001
표 1로부터, 연마용 조성물 중의, 연마 입자의 함유량에 대한 하이드록시에틸셀룰로오스의 함유량의 비율, 및 흡착 하이드록시에틸셀룰로오스의 비율에 의해, 연마 후의 웨이퍼 표면에 남는 B 타입의 표면 결함의 비율을 45% 이상으로 할 수 있는 것을 알 수 있다. 즉, 중간 연마 공정에서 B 타입 이외의 표면 결함을 충분히 제거할 수 있는 연마용 조성물을 사용하여 연마하면, 나중의 최종 연마 공정에서, 제거하기 쉬운 사이즈의 표면 결함을 많이 기판에 존재하게 할 수 있어, 최종 연마 공정 후에는 충분히 표면 결함을 저감할 수 있는 것이 분명하다.

Claims (5)

  1. 반도체 기판의 표면에 있어서 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상으로 되도록 연마하는 중간 연마 공정, 및
    상기 중간 연마 공정 후에 상기 반도체 기판을 마무리 연마하는 최종 연마 공정을 포함하고,
    상기 중간 연마 공정에 있어서,
    하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서,
    상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이고,
    상기 연마 입자에 대한 상기 하이드록시에틸셀룰로오스의 질량비가 0.0075 이상 0.025 이하인 연마용 조성물을 사용하여 연마하고,
    상기 최종 연마 공정에 있어서,
    하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하고,
    상기 하이드록시에틸셀룰로오스는 분자량이 30만 이상 120만 이하이면서, 또한 상기 중간 연마 공정에서 사용되는 연마용 조성물에 포함되는 하이드록시에틸셀룰로오스와 분자량이 상이한, 연마용 조성물을 사용하여 연마하는, 반도체 기판의 연마 방법.
  2. 반도체 기판의 표면에 있어서 높이 3㎚ 미만의 표면 결함수가 전체 표면 결함수의 45% 이상으로 되도록 연마하는 중간 연마 공정, 및
    상기 중간 연마 공정 후에 상기 반도체 기판을 마무리 연마하는 최종 연마 공정을 포함하고,
    상기 중간 연마 공정에 있어서,
    하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하는 연마용 조성물로서,
    상기 하이드록시에틸셀룰로오스는 분자량이 50만 이상 150만 이하이고,
    연마 입자에 흡착되어 있는 하이드록시에틸셀룰로오스의 비율이 45% 이상 90% 이하인 연마용 조성물을 사용하여 연마하고,
    상기 최종 연마 공정에 있어서,
    하이드록시에틸셀룰로오스와 물과 연마 입자를 포함하고,
    상기 하이드록시에틸셀룰로오스는 분자량이 30만 이상 120만 이하이면서, 또한 상기 중간 연마 공정에서 사용되는 연마용 조성물에 포함되는 하이드록시에틸셀룰로오스와 분자량이 상이한, 연마용 조성물을 사용하여 연마하는, 반도체 기판의 연마 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 중간 연마 공정 앞에, 반도체 기판의 양면을 연마하는 양면 연마 공정을 포함하는, 반도체 기판의 연마 방법.
  4. 삭제
  5. 삭제
KR1020167028681A 2014-03-31 2015-03-30 반도체 기판의 연마 방법 KR102380782B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-073797 2014-03-31
JP2014073797A JP6314019B2 (ja) 2014-03-31 2014-03-31 半導体基板の研磨方法
PCT/JP2015/059925 WO2015152152A1 (ja) 2014-03-31 2015-03-30 半導体基板の研磨方法

Publications (2)

Publication Number Publication Date
KR20160138128A KR20160138128A (ko) 2016-12-02
KR102380782B1 true KR102380782B1 (ko) 2022-03-29

Family

ID=54240475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028681A KR102380782B1 (ko) 2014-03-31 2015-03-30 반도체 기판의 연마 방법

Country Status (9)

Country Link
US (1) US10249486B2 (ko)
JP (1) JP6314019B2 (ko)
KR (1) KR102380782B1 (ko)
CN (1) CN106165063A (ko)
DE (1) DE112015001589T5 (ko)
MY (1) MY188234A (ko)
SG (1) SG11201608127SA (ko)
TW (1) TW201600230A (ko)
WO (1) WO2015152152A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6690606B2 (ja) * 2017-07-14 2020-04-28 信越半導体株式会社 研磨方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128070A (ja) * 2002-09-30 2004-04-22 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法
JP2007103515A (ja) * 2005-09-30 2007-04-19 Fujimi Inc 研磨方法
WO2012002525A1 (ja) * 2010-07-02 2012-01-05 株式会社Sumco シリコンウェーハの研磨方法
WO2014030570A1 (ja) * 2012-08-23 2014-02-27 株式会社 フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、及び研磨用組成物原液の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190626A (ja) * 1995-11-10 1997-07-22 Kao Corp 研磨材組成物、磁気記録媒体用基板及びその製造方法並びに磁気記録媒体
SG84541A1 (en) * 1998-08-19 2001-11-20 Hoya Corp Glass substrate for magnetic recording medium, magnetic recording medium, and method of manufacturing the same
JP2004128069A (ja) 2002-09-30 2004-04-22 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法
JP4212861B2 (ja) 2002-09-30 2009-01-21 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いたシリコンウエハの研磨方法、並びにリンス用組成物及びそれを用いたシリコンウエハのリンス方法
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
KR100516886B1 (ko) * 2002-12-09 2005-09-23 제일모직주식회사 실리콘 웨이퍼의 최종 연마용 슬러리 조성물
WO2005123857A1 (en) * 2004-06-22 2005-12-29 Asahi Glass Company, Limited Polishing method for glass substrate, and glass substrate
WO2007072890A1 (en) * 2005-12-22 2007-06-28 Asahi Glass Co., Ltd. Glass substrate for mask blank and method of polishing for producing the same
US7712333B2 (en) * 2006-03-29 2010-05-11 Asahi Glass Company, Limited Method for smoothing a surface of a glass substrate for a reflective mask blank used in EUV lithography
US20070256703A1 (en) * 2006-05-03 2007-11-08 Asahi Glass Company, Limited Method for removing contaminant from surface of glass substrate
JP4907317B2 (ja) * 2006-11-30 2012-03-28 日揮触媒化成株式会社 金平糖状無機酸化物ゾル、その製造方法および前記ゾルを含む研磨剤
JP2009020920A (ja) * 2007-07-10 2009-01-29 Shin Etsu Chem Co Ltd 磁気記録媒体用多結晶シリコン基板および磁気記録媒体
US20100213576A1 (en) * 2007-10-09 2010-08-26 Panasonic Corporation Method for producing group iii nitride crystal substrate, group iii nitride crystal substrate, and semiconductor device using group iii nitride crystal substrate
JP5474400B2 (ja) 2008-07-03 2014-04-16 株式会社フジミインコーポレーテッド 半導体用濡れ剤、それを用いた研磨用組成物および研磨方法
CN102265339B (zh) * 2008-12-22 2014-11-19 花王株式会社 磁盘基板用研磨液组合物
WO2010092865A1 (ja) * 2009-02-16 2010-08-19 日立化成工業株式会社 研磨剤及び研磨方法
JP5326638B2 (ja) * 2009-02-18 2013-10-30 富士電機株式会社 磁気記録媒体用ガラス基板の製造方法、それが使用される磁気記録媒体用ガラス基板、および、垂直磁気記録媒体
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
US8440541B2 (en) * 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
JP5940278B2 (ja) * 2010-10-27 2016-06-29 花王株式会社 ガラスハードディスク基板の製造方法
JP5975654B2 (ja) * 2011-01-27 2016-08-23 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び磁気ディスクの製造方法
CN102585705B (zh) * 2011-12-21 2014-02-05 上海新安纳电子科技有限公司 一种用于蓝宝石衬底的化学机械抛光液及其应用
US9259818B2 (en) * 2012-11-06 2016-02-16 Sinmat, Inc. Smooth diamond surfaces and CMP method for forming
EP2957613B1 (en) * 2013-02-13 2020-11-18 Fujimi Incorporated Polishing composition, method for producing polishing composition and method for producing polished article
JP6091281B2 (ja) * 2013-03-25 2017-03-08 住友化学株式会社 圧電体薄膜積層基板
CN103194148B (zh) * 2013-04-23 2014-10-22 清华大学 化学机械抛光水性组合物及其用途
US9746762B2 (en) * 2013-09-27 2017-08-29 Hoya Corporation Conductive film coated substrate, multilayer reflective film coated substrate, reflective mask blank, reflective mask, and semiconductor device manufacturing method
JP5767357B1 (ja) * 2014-03-26 2015-08-19 Hoya株式会社 マスクブランク用基板、マスクブランク及び転写用マスク、並びにそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128070A (ja) * 2002-09-30 2004-04-22 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法
JP2007103515A (ja) * 2005-09-30 2007-04-19 Fujimi Inc 研磨方法
WO2012002525A1 (ja) * 2010-07-02 2012-01-05 株式会社Sumco シリコンウェーハの研磨方法
WO2014030570A1 (ja) * 2012-08-23 2014-02-27 株式会社 フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、及び研磨用組成物原液の製造方法

Also Published As

Publication number Publication date
SG11201608127SA (en) 2016-11-29
JP2015198112A (ja) 2015-11-09
US20170178888A1 (en) 2017-06-22
JP6314019B2 (ja) 2018-04-18
MY188234A (en) 2021-11-24
CN106165063A (zh) 2016-11-23
TW201600230A (zh) 2016-01-01
DE112015001589T5 (de) 2017-02-23
WO2015152152A1 (ja) 2015-10-08
KR20160138128A (ko) 2016-12-02
US10249486B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI593790B (zh) 研磨用組合物及使用該組合物之研磨方法
JP5474400B2 (ja) 半導体用濡れ剤、それを用いた研磨用組成物および研磨方法
TWI535803B (zh) Silicon wafer with grinding composition and silicon wafer grinding method
TW201226492A (en) Polishing composition and rinsing composition
TWI652320B (zh) 半導體基板用潤濕劑及研磨用組合物
CN110050053B (zh) 研磨用组合物和研磨方法
KR102408831B1 (ko) 연마용 조성물
KR102380782B1 (ko) 반도체 기판의 연마 방법
JP5575735B2 (ja) 研磨用組成物濃縮物
KR102408832B1 (ko) 연마용 조성물
JP7061968B2 (ja) 研磨用組成物及び研磨方法
KR100636994B1 (ko) 표면이하 결함을 개선하는 실리콘 웨이퍼 경면연마용슬러리 조성물
JP2011097045A (ja) 研磨組成物
EP3284101A1 (en) Diamond-based slurries with improved sapphire removal rate and surface roughness

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant