KR102378745B1 - 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법 - Google Patents

Abstract

본 발명은, 관통홀을 구비하는 반도체 패키징용 적층 세라믹 하우징을 마련하는 단계; 상기 반도체 패키징용 적층 세라믹 하우징의 하측에, 상기 관통홀 보다 큰 내경을 갖는 제1 통과홀과 상기 제1 통과홀보다 큰 내경을 갖고 상기 제1 통과홀을 기준으로 상기 관통홀의 반대 측에 위치하는 제2 통과홀이 순차로 연통 형성된 지지 부재를 배치하는 단계; 상기 반도체 패키징용 적층 세라믹 하우징의 상면에 대해 상기 관통홀 보다 넓은 면적으로 통전 잉크를 도포하는 단계; 상기 제2 통과홀에 진공 흡입기를 배치하여, 상기 통전 잉크가 상기 반도체 패키징용 적층 세라믹 하우징의 상면으로부터 상기 관통홀의 내주면을 따라 상기 제1 통과홀 내까지 흘러 내려 상기 관통홀의 상부 모서리로부터 상기 관통홀의 하부 모서리까지 도포되게 하는 단계를 포함하는, 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법을 제공한다.

Description

반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법{METHOD FOR PRINTING CONDUCTING INK AT THROUGH HOLE OF STACKED CERAMIC HOUSING FOR SEMI-CONDUCTOR PACKAGING}

본 발명은 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법에 관한 것이다.

[이 발명을 지원한 연구개발사업]

[연구사업명] 일반기술혁신개발

[연구과제명] 대형 COMS IMAGE SENSOR 세라믹 패키지 Q64-03 개발

[주관연구기관] ㈜대명테크놀러지

[연구기간] 2020.03.21 ~ 2021.02.28

일반적으로, 반도체 패키징용 적층 세라믹 하우징은 반도체 칩을 실장하여 반도체를 패키징하는데 사용된다. 세라믹 소재의 내열성에 의해, 적층 세라믹 하우징이 사용된 반도체 패키지는 고온 환경에서도 안정적으로 작동할 수 있게 된다.

이러한 적층 세라믹 하우징은, 여러 개의 세라믹 시트가 적층된 구조로 만들어지며, 각 시트마다 통전 회로가 통전 잉크를 이용하여 패턴에 따라 다르게 인쇄된 구조를 갖는다. 또한, 인쇄된 층별 시트들을 관통하는 미세한 구멍(관통홀)에 통전 잉크가 채워짐에 의해, 층별 회로는 서로 전기적으로 연결된다. 이러한 공정은 인쇄공정이라 한다.

인쇄공정은 적층 세라믹 하우징 생산시 생산수율을 좌우하는 핵심공정으로, 다단 적층으로 생산되는 제품 특성상 초정밀 인쇄와 위치 정밀도가 확보되어야 한다.

또한, 적층 세라믹 하우징은 소결시 수축률이 크기 때문에 통전 잉크의 점도가 높아야 한다. 그래서, 미세한 관통홀에 짧은 시간 동안 고점도의 통전 잉크를 완전히 충전시키는 데는 많은 어려움이 따른다. 그 결과, 통전 잉크가 관통홀의 하부 모서리까지 온전하게 도포되지 못하는 실정이다. 그 경우에는 적층 세라믹 하우징을 뒤집어 놓고 재차로 인쇄 작업을 해야하며, 그때는 관통홀이 막히는 문제도 발생하게 된다.

본 발명의 목적은, 한 번의 작업으로 관통홀의 상부 모서리로부터 하부 모서리까지 통전 잉크가 온전하게 도포될 수 있으며, 통전 잉크에 의해 관통홀이 막히지 않게 하는, 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법을 제공하는 것이다.

상기한 과제를 실현하기 위한 본 발명의 일 측면에 따른 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법은, 관통홀을 구비하는 반도체 패키징용 적층 세라믹 하우징을 마련하는 단계; 상기 반도체 패키징용 적층 세라믹 하우징의 하측에, 상기 관통홀 보다 큰 내경을 갖는 제1 통과홀과 상기 제1 통과홀보다 큰 내경을 갖고 상기 제1 통과홀을 기준으로 상기 관통홀의 반대 측에 위치하는 제2 통과홀이 순차로 연통 형성된 지지 부재를 배치하는 단계; 상기 반도체 패키징용 적층 세라믹 하우징의 상면에 대해 상기 관통홀 보다 넓은 면적으로 통전 잉크를 도포하는 단계; 상기 제2 통과홀에 진공 흡입기를 배치하여, 상기 통전 잉크가 상기 반도체 패키징용 적층 세라믹 하우징의 상면으로부터 상기 관통홀의 내주면을 따라 상기 제1 통과홀 내까지 흘러 내려 상기 관통홀의 상부 모서리로부터 상기 관통홀의 하부 모서리까지 도포되게 하는 단계를 포함할 수 있다.

여기서, 상기 관통홀, 상기 제1 통과홀, 및 상기 제2 통과홀은 서로 간에 동심 관계를 유지될 수 있다.

여기서, 상기 통전 잉크는, 상기 제1 통과홀의 내주면과 접촉한 채로 경화됨에 따라 상기 관통홀의 하부 모서리에도 도포될 수 있다.

상기와 같이 구성되는 본 발명에 따른 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법에 의하면, 반도체 패키징용 적층 세라믹 하우징의 관통홀의 하측에 제1 통과홀과 제2 통과홀을 가지는 지지 부재가 배치된 상태로 관통홀에 대응하여 통전 잉크가 도포된 후에 제2 통과홀에 삽입된 진공 흡입기가 석션을 실행함에 따라 통전 잉크가 하우징의 상면으로부터 관통홀의 내주면을 따라 제1 통과홀 내까지 흘러 내려 관통홀의 상부 모서리로부터 관통홀의 하부 모서리까지 온전하게 도포될 수 있다. 그 결과, 고점도의 잉크를 사용하면서도, 관통홀의 하부 모서리까지 그를 도포할 수 있게 된다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법을 설명하기 위한 순서도이다.
도 2 내지 도 6은 도 1의 각 단계에 대응하는 인쇄 장치(100) 및 반도체 패키징용 적층 세라믹 하우징(H)을 보인 개념도들이다.

이하, 본 발명의 바람직한 실시예에 따른 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법을 설명하기 위한 순서도이고, 도 2 내지 도 6은 도 1의 각 단계에 대응하는 인쇄 장치(100) 및 반도체 패키징용 적층 세라믹 하우징(H)을 보인 개념도들이다.

본 도면들을 참조하면, 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법은, 하우징 마련 단계(S1), 지지 부재 배치 단계(S3), 통전 잉크 도포 단계(S5), 진공 흡입기 작동 단계(S7), 그리고 하우징 분리 단계(S9)을 포함할 수 있다.

하우징 마련 단계(S1)는 반도체 패키징용 적층 세라믹 하우징(H)을 준비하는 단계이다. 반도체 패키징용 적층 세라믹 하우징(H)은 하나 이상의 관통홀(T)이 개구된 플레이트 형상을 가질 수 있다. 관통홀(T)은 반도체 패키징용 적층 세라믹 하우징(H)의 상부에서 하부를 관통하도록 개구된 구성이다(이상, 도 2 참조).

지지 부재 배치 단계(S3)에서는, 인쇄 장치(100)의 지지 부재(110)를 반도체 패키징용 적층 세라믹 하우징(H)의 하측에 배치시킨다. 지지 부재(110)는 상판(111)과 하판(116)을 가질 수 있다. 상판(111)에는 제1 통과홀(113)이 형성된 것이라면, 하판(116)에는 제2 통과홀(116)이 형성된 것이다. 여기서, 제1 통과홀(113)은 관통홀(T) 보다 큰 내경을 갖는다. 나아가, 제2 통과홀(116)은 제1 통과홀(113) 보다 큰 내경을 갖는다. 제1 통과홀(113)이 관통홀(T)의 하측에 바로 이어서 배치되는 것이라면, 제2 통과홀(116)은 제1 통과홀(113)의 하측에 바로 이이서 배치된다. 그에 의해, 관통홀(T), 제1 통과홀(113), 및 제2 통과홀(116)은 서로 연통되고, 제2 통과홀(116)은 제1 통과홀(113)을 기준으로 관통홀(T)의 반대 측에 위치하게 된다. 나아가, 관통홀(T), 제1 통과홀(113), 및 제2 통과홀(116)은 서로 간에 동심 관계를 이루도록 배치될 수 있다. 또한, 상판(111)은 하판(116) 보다는 얇은 두게를 가질 수 있다(이상, 도 2 참조). 나아가, 상판(111)과 하판(116)은 별도로 구분되지 않은 것이어서, 지지 부재(110)가 단일 부재로서 제1 통과홀(113) 및 제2 통과홀(116)이 형성된 것일 수 있다.

통전 잉크 도포 단계(S5)는 반도체 패키징용 적층 세라믹 하우징(H)의 상면에 관통홀(T)에 대응하도록 통전 잉크(I)를 도포하는 단계이다. 이때, 통전 잉크(I)는 관통홀(T) 보다 넓은 면적으로 도포된다. 이 단계는 실크스크린 인쇄방법에 의해 이루어질 수 있다(이상, 도 3 참조).

진공 흡입기 작동 단계(S7)는 반도체 패키징용 적층 세라믹 하우징(H)의 관통홀(T)의 하측에서 진공 흡입기(150)를 작동시킴에 의해 달성된다. 이때, 진공 흡입기(150)의 헤드(151)는 제2 통과홀(116)에 삽입된 채로 제1 통과홀(113) 및 관통홀(T) 측으로부터 공기를 흡입하게 된다(이상, 도 4 참조). 이러한 석션 작용에 의해, 통전 잉크(I)는 반도체 패키징용 적층 세라믹 하우징(H)의 상면으로부터 관통홀(T)의 내주면을 따라 제1 통과홀(113) 내까지 흘러 내리게 된다. 통전 잉크(I)의 하부는 제1 통과홀(113) 내에서 제1 통과홀(113)의 내주면과 접촉한 채로 경화되게 된다. 그 결과, 한 번의 잉크 작업으로 통전 잉크(I)는 관통홀(T)의 상부 모서로부터 하부 모서리까지 온전하게 도포될 수 있다. 또한 진공 흡입기(150)의 석션 작용에 의해 통전 잉크(I)는 관통홀(T)을 막지 않고 그의 내주면에 도포되기만 한다(이상, 도 5 참조).

하우징 분리 단계(S9)는 인쇄 장치(100)로부터 반도체 패키징용 적층 세라믹 하우징(H)을 분리하는 단계이다. 그 경우, 반도체 패키징용 적층 세라믹 하우징(H)의 관통홀(T)에서는 상부 모서리부터 하부 모서리까지 통전 잉크(I)가 온전히 도포된 형태가 얻어진다(이상, 도 6 참조).

이상에서 본 발명의 다른 실시예에 따른 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 장치(100)는, 앞서 설명한 바대로, 지지 부재(110)와 진공 흡입기(150)로 구성될 수 있다.

상기와 같은 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.

100: 통전 잉크 인쇄 장치 110: 지지 부재
111: 상판 113: 제1 통과홀
116: 하판 118: 제2 통과홀
150: 진공 흡입기 151: 흡입 헤드

Claims (3)

1. 관통홀을 구비하는 반도체 패키징용 적층 세라믹 하우징을 마련하는 단계;
   상기 반도체 패키징용 적층 세라믹 하우징의 하측에, 상기 관통홀 보다 큰 내경을 갖는 제1 통과홀과 상기 제1 통과홀보다 큰 내경을 갖고 상기 제1 통과홀을 기준으로 상기 관통홀의 반대 측에 위치하는 제2 통과홀이 순차로 연통 형성된 지지 부재를 배치하는 단계;
   상기 반도체 패키징용 적층 세라믹 하우징의 상면에 대해 상기 관통홀 보다 넓은 면적으로 통전 잉크를 도포하는 단계;
   상기 제2 통과홀에 진공 흡입기를 배치하여, 상기 통전 잉크가 상기 반도체 패키징용 적층 세라믹 하우징의 상면으로부터 상기 관통홀의 내주면을 따라 상기 제1 통과홀 내까지 흘러 내려 상기 관통홀의 상부 모서리로부터 상기 관통홀의 하부 모서리까지 도포되게 하는 단계를 포함하는, 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법.
   
2. 제1항에 있어서,
   상기 관통홀, 상기 제1 통과홀, 및 상기 제2 통과홀은 서로 간에 동심 관계를 유지하는, 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법.
   
3. 제1항에 있어서,
   상기 통전 잉크는,
   상기 제1 통과홀의 내주면과 접촉한 채로 경화됨에 따라 상기 관통홀의 하부 모서리에도 도포되는, 반도체 패키징용 적층 세라믹 하우징의 관통홀 내에 통전 잉크를 인쇄하는 방법.

Images