KR102373848B1 - 반도체 성막 시스템 - Google Patents
반도체 성막 시스템 Download PDFInfo
- Publication number
- KR102373848B1 KR102373848B1 KR1020200071697A KR20200071697A KR102373848B1 KR 102373848 B1 KR102373848 B1 KR 102373848B1 KR 1020200071697 A KR1020200071697 A KR 1020200071697A KR 20200071697 A KR20200071697 A KR 20200071697A KR 102373848 B1 KR102373848 B1 KR 102373848B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- cooling
- thin film
- ferroelectric thin
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 101
- 238000001816 cooling Methods 0.000 claims abstract description 99
- 239000010408 film Substances 0.000 claims abstract description 94
- 238000000151 deposition Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000008021 deposition Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 109
- 230000015572 biosynthetic process Effects 0.000 claims description 57
- 238000010438 heat treatment Methods 0.000 claims description 49
- 239000002826 coolant Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005192 partition Methods 0.000 claims description 6
- 230000010287 polarization Effects 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- 238000010791 quenching Methods 0.000 description 43
- 230000000171 quenching effect Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 1
- 229920001166 Poly(vinylidene fluoride-co-trifluoroethylene) Polymers 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H01L27/11585—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
강유전체 박막을 성막하는 시스템이 개시된다. 일 실시예에 따르면, 반도체 성막 시스템은 기판에 강유전체 박막을 성막하는 성막 챔버; 및 상기 성막 챔버의 출력단(Outlet)에 연결된 채, 상기 강유전체 박막을 급속 냉각하는 급냉 챔버를 포함할 수 있다.
Description
아래의 실시예들은 강유전체 박막을 성막하는 시스템에 관한 기술이다.
플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 통상 메모리의 정보 저장 요소로 ONO(Oxide-Nitride-Oxide)층을 사용하고 있다.
그러나 ONO층 기반의 플래시 메모리 소자는, ONO층의 두께가 40nm에 이르는 한계로 인해 수평 방향의 스케일링이 어려운 단점과, ONO층을 사용하는 CTF(Charge trap flash)의 특성 상 FN(Fowler Nordheim) 터널링 동작으로 인해 20V 수준의 높은 동작 전압이 요구되는 단점을 갖는다.
이에, 상기 단점들을 극복하기 위하여, ONO층을 대체하여 강유전체 물질로 구성되는 강유전체 박막을 메모리의 정보 저장 요소로 사용하는 구조가 제안되었다. 이와 같이 강유전체 박막이 정보 저장 요소로 사용되기 위해서는, 무엇보다 강유전체 박막의 강유전체 특성이 중요하다.
하지만, 도 1과 같은 기존의 반도체 성막 시스템(100)은 단순히 성막 챔버(110)만을 포함하기 때문에, 강유전체 특성을 개선하기 위한 구조의 반도체 성막 시스템이 제안될 필요가 있다.
일 실시예들은 강유전체 박막의 강유전체 특성을 개선하기 위한 구조를 갖는 반도체 성막 시스템을 제안한다.
보다 상세하게, 일 실시예들은 강유전체 박막이 급속 냉각을 통해 강유전체 특성이 개선됨을 이용하여, 급냉 챔버를 포함하는 구조의 반도체 성막 시스템을 제안한다.
일 실시예에 따르면, 반도체 성막 시스템은, 기판에 강유전체 박막을 성막하는 성막 챔버; 및 상기 성막 챔버의 출력단(Outlet)에 연결된 채, 상기 강유전체 박막을 급속 냉각하는 급냉 챔버를 포함한다.
일 측면에 따르면, 상기 급냉 챔버는, 상기 강유전체 박막의 강유전체 특성을 최대화하는 시간당 냉각 온도 값에 기초하여 상기 강유전체 박막을 급속 냉각하는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 반도체 성막 시스템은, 상기 성막 챔버 및 상기 급냉 챔버를 포함함으로써, 상기 기판에 강유전체 박막을 성막하는 성막 공정 및 상기 강유전체 박막을 급속 냉각하는 급냉 공정을 하나의 공정으로 실행하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 상기 성막 챔버에서 상기 강유전체 박막이 성막된 기판이 출고를 위해 이동하는 이동 경로 상에 위치하여, 상기 성막 공정에 바로 뒤이어 상기 급냉 공정을 수행하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 상기 성막 챔버와 별도의 챔버로 구성되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 상기 성막 챔버와 하나의 챔버로 구성되는 가운데 격벽을 통해 상호 분리되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 상기 성막 챔버의 출력단에 연결된 열처리 장치의 출력단에 연결된 채, 상기 열처리 장치에 의해 열처리가 수행된 상기 강유전체 박막을 급속 냉각하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 반도체 성막 시스템은, 상기 성막 챔버, 상기 열처리 장치 및 상기 급냉 챔버를 포함함으로써, 상기 기판에 강유전체 박막을 성막하는 성막 공정, 상기 강유전체 박막에 대해 열처리를 수행하는 열처리 공정 및 상기 강유전체 박막을 급속 냉각하는 급냉 공정을 하나의 공정으로 실행하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 상기 열처리 장치에서 상기 열처리가 수행된 상기 강유전체 박막을 포함하는 기판이 출고를 위해 이동하는 이동 경로 상에 위치하여, 상기 성막 공정 및 상기 열처리 공정에 바로 뒤이어 상기 급냉 공정을 수행하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 상기 열처리 장치와 별도의 챔버로 구성되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 상기 열처리 장치와 하나의 챔버로 구성되는 가운데 격벽을 통해 상호 분리되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 반도체 성막 시스템은, 상기 성막 챔버와 상기 급냉 챔버 사이에 배치된 채, 상기 강유전체 박막을 급속 냉각하기 전에 상기 강유전체 박막이 성막된 기판의 이동을 일정 시간 보류하는 적어도 하나의 버퍼 장치를 더 포함할 수 있다.
또 다른 일 측면에 따르면, 상기 급냉 챔버는, 냉각 매체에 상기 강유전체 박막이 성막된 기판을 침수시키는 직접적인 방식, 상기 냉각 매체를 상기 강유전체 박막에 분무하는 직접적인 방식 또는 상기 급냉 챔버의 주변에 장착된 냉각 장치를 통해 상기 급냉 챔버 자체를 냉각하는 간접적인 방식 중 어느 하나의 방식을 이용하여, 상기 강유전체 박막을 급속 냉각하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 반도체 성막 시스템에 의해 수행되는 강유전체 박막 제조 방법은, 성막 챔버에서, 기판에 강유전체 박막을 성막하는 단계; 및 상기 성막 챔버의 출력단(Outlet)에 연결된 급냉 챔버에서, 상기 강유전체 박막을 급속 냉각하는 단계를 포함한다.
일 측면에 따르면, 상기 강유전체 박막을 급속 냉각하는 단계는, 상기 강유전체 박막의 강유전체 특성을 최대화하는 시간당 냉각 온도 값에 기초하여 상기 강유전체 박막을 급속 냉각하는 것을 특징으로 할 수 있다.
일 실시예들은 강유전체 박막의 강유전체 특성을 개선하기 위한 구조를 갖는 반도체 성막 시스템을 제안할 수 있다.
보다 상세하게, 일 실시예들은 강유전체 박막이 급속 냉각을 통해 강유전체 특성이 개선됨을 이용하여, 급냉 챔버를 포함하는 구조의 반도체 성막 시스템을 제안할 수 있다.
도 1은 기존의 반도체 성막 시스템을 나타낸 도면이다.
도 2는 강유전체 박막의 강유전체 특성을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 반도체 성막 시스템을 나타낸 도면이다.
도 4는 일 실시예에 따른 급냉 챔버의 급냉 공정에서 활용하는 냉각 방식을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 반도체 성막 시스템에 의해 수행되는 강유전체 박막 제조 방법을 나타낸 플로우 차트이다.
도 2는 강유전체 박막의 강유전체 특성을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 반도체 성막 시스템을 나타낸 도면이다.
도 4는 일 실시예에 따른 급냉 챔버의 급냉 공정에서 활용하는 냉각 방식을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 반도체 성막 시스템에 의해 수행되는 강유전체 박막 제조 방법을 나타낸 플로우 차트이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 강유전체 박막의 강유전체 특성을 설명하기 위한 도면이고, 도 3은 일 실시예에 따른 반도체 성막 시스템을 나타낸 도면이며, 도 4는 일 실시예에 따른 급냉 챔버의 급냉 공정에서 활용하는 냉각 방식을 설명하기 위한 도면이다.
사방정계(Orthorhombic) 결정 구조를 갖는 HfO2의 강유전체 물질, Al, Zr 또는 Si 중 적어도 하나의 물질이 도핑된 HfO2의 강유전체 물질, PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate, BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나를 포함하는 강유전체 물질로 구성되는 강유전체 박막은, 분극 현상에 의한 전압 변화로 이진 데이터 값을 나타냄으로써, 플래시 메모리 소자에서 데이터 저장소로 사용될 수 있다.
이에, 강유전체 박막 기반의 플래시 메모리의 성능은 강유전체 박막의 분극 현상에 의한 전압 변화의 센싱 마진에 의존하게 되고, 강유전체 박막의 분극 현상에 의한 전압 변화의 센싱 마진을 최대화하기 위해서는 강유전체 박막의 분극 현상을 극대화하는 강유전체 특성이 확보되어야 한다.
이와 같은 강유전체 박막의 강유전체 특성은, 도 2에 도시된 전기장-분극 현상 그래프(200)에 나타내듯이 성막 이후 냉각 공정이 수행되지 않은 경우(210)보다 공기에 기반한 냉각 공정이 수행된 경우(220)와 DI 워터에 기반한 냉각 공정이 수행된 경우(230)에 개선될 수 있다.
따라서, 도 3을 참조하여 후술되는 일 실시예에 따른 반도체 성막 시스템은, 강유전체 박막의 강유전체 특성을 개선하고자 성막 이후에 냉각 공정을 수행할 수 있는 구조를 갖게 됨을 특징으로 한다.
도 3을 참조하면, 일 실시예에 따른 반도체 성막 시스템(300)은, 성막 챔버(310) 및 급냉 챔버(320)를 포함함으로써, 성막 챔버(310)에서 수행되는 성막 공정과 급냉 챔버(320)에서 수행되는 급냉 공정을 하나의 공정으로 실행하는 것을 특징으로 한다.
성막 챔버(310)는 밀폐된 중진공 상태에서 로딩된 기판에 캐리어 가스를 이용하여 타겟 물질인 반응 소스로 강유전체 박막을 성막하는 성막 공정을 수행하는 주체이자 공간으로서, 성막 공정에서 CVD(Chemical Vapor Deposition), PVD(Physics Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중 적어도 하나의 증착 방식을 활용할 수 있다. 이하, 성막 챔버(310)는 도면에 도시된 구조에 한정되거나 제한되지 않고, 강유전체 박막을 기판에 성막하는 성막 공정을 수행하기 위한 다양한 구조로 구현될 수 있다.
또한, 성막 챔버(310)는 성막 공정 이전에 전처리 공정(예컨대, 기판에 대한 강유전체 박막의 부착력을 향상시키고자, 기판의 이물질 제거 및 표면 개질을 수행하는 공정)을 수행하도록 전처리 공정을 위한 구조를 가질 수도 있다.
급냉 챔버(320)는 성막 챔버(310)의 출력단(Outlet)에 연결된 채 기판에 성막된 강유전체 박막을 급속 냉각하는 냉각 공정을 수행하는 주체이자 공간으로서, 강유전체 박막의 강유전체 특성을 최대화하는 시간당 냉각 온도 값에 기초하여 강유전체 박막을 급속 냉각하는 것을 특징으로 한다. 일례로, 급냉 챔버(320)는 도 2에 도시된 전기장-분극 현상 그래프(200)에서 강유전체 특성을 최대화하는 경우(230)의 시간당 냉각 온도 값으로 강유전체 박막을 급속 냉각하는 급냉 공정을 수행할 수 있다.
급냉 챔버(320)가 활용하는 냉각 방식으로는, 냉각 매체에 강유전체 박막이 성막된 기판을 침수시키는 직접적인 방식(a), 냉각 매체를 강유전체 박막에 분무하는 직접적인 방식(b) 또는 급냉 챔버(320)의 주변에 장착된 냉각 장치를 통해 급냉 챔버(320) 자체를 냉각하는 간접적인 방식(c) 중 어느 하나의 방식 등이 있을 수 있다.
이 때, 급냉 챔버(320)는 성막 챔버(310)에서 강유전체 박막이 성막된 기판이 출고를 위해 이동하는 이동 경로 상에 위치하여 성막 공정에 바로 뒤이어 급냉 공정을 수행하도록 성막 챔버(310)와 연결 및 배치될 수 있다. 따라서, 반도체 성막 시스템(300)은 성막 공정과 급냉 공정을 기판의 이동 경로 상에서 연속적으로 수행하는 바 성막 공정과 급냉 공정을 하나의 공정으로 수행하는 걸로 해석될 수 있다.
이와 같은 급냉 챔버(320)는 성막 챔버(310)에서의 성막 공정에 바로 뒤이어 급냉 공정을 수행하는 것을 전제로 다양한 형태로 구현될 수 있다. 일례로, 급냉 챔버(320)는 성막 챔버(310)와 연결되도록 배치되는 가운데 도면과 같이 성막 챔버(310)와 별도의 챔버로 구성되거나, 성막 챔버(310)와 하나의 챔버로 구성되는 가운데 격벽을 통해 상호 분리되도록 구성될 수 있다.
또한, 급냉 챔버(320)의 전단(성막 챔버(310)와 급냉 챔버(320) 사이)에는, 기판에 성막된 강유전체 박막을 급속 냉각하기 전에 기판의 이동을 일정 시간 보류하는 적어도 하나의 버퍼 장치(미도시)가 배치될 수 있다. 이에, 성막 공정에 비해 급냉 공정의 소요 시간이 길더라도 시스템의 온(On)/오프(Off) 없이 반도체 성막 시스템(300)이 동작할 수 있다.
이상, 반도체 성막 시스템(300)이 성막 챔버(310)와 급냉 챔버(320)가 직접적으로 연결되는 구조로 설명되었으나, 이에 제한되거나 한정되지 않고 성막 챔버(310)와 급냉 챔버(320) 사이에 열처리 장치(미도시)가 더 배치될 수 있다.
이러한 경우, 열처리 장치는 성막 챔버(310)의 출력단에 연결된 채 성막 챔버(310)에 의해 기판에 성막된 강유전체 박막에 대한 열처리 공정을 수행할 수 있으며, 급냉 챔버(320)는 열처리 장치의 출력단에 연결된 채 열처리 장치에 의해 열처리가 수행된 강유전체 박막을 급속 냉각할 수 있다. 이하, 열처리 장치에 의해 수행되는 열처리 공정은 기존의 열처리 공정과 동일한 환경 및 조건으로 수행될 수 있다.
마찬가지로 급냉 챔버(320)가 열처리 장치에서 열처리가 수행된 강유전체 박막을 포함하는 기판이 출고를 위해 이동하는 이동 경로 상에 위치하여, 성막 공정 및 열처리 공정에 바로 뒤이어 급냉 공정을 수행하게 됨으로써, 반도체 성막 시스템(300)은 성막 챔버(310), 열처리 장치 및 급냉 챔버(320)를 포함함으로써, 기판에 강유전체 박막을 성막하는 성막 공정, 강유전체 박막에 대해 열처리를 수행하는 열처리 공정 및 강유전체 박막을 급속 냉각하는 급냉 공정을 하나의 공정으로 실행할 수 있다.
이를 위해, 급냉 챔버(320)는 열처리 장치에 의한 열처리 공정에 바로 뒤이어 급냉 공정을 수행하는 것을 전제로 다양한 형태로 구현될 수 있다. 일례로, 급냉 챔버(320)는 열처리 장치와 연결되도록 배치되는 가운데 열처리 장치와 별도의 챔버로 구성되거나, 열처리 장치와 하나의 챔버로 구성되는 가운데 격벽을 통해 상호 분리되도록 구성될 수 있다.
또한, 급냉 챔버(320)의 전단(열처리 장치와 급냉 챔버(320) 사이)에는, 기판에 성막된 강유전체 박막을 급속 냉각하기 전에 기판의 이동을 일정 시간 보류하는 적어도 하나의 버퍼 장치(미도시)가 배치될 수 있다. 이에, 열처리 공정에 비해 급냉 공정의 소요 시간이 길더라도 시스템의 온(On)/오프(Off) 없이 반도체 성막 시스템(300)이 동작할 수 있다.
이처럼 일 실시예에 따른 반도체 성막 시스템(300)은 성막 챔버(310)와 급냉 챔버(320)를 구비한 구조로 구현됨으로써, 강유전체 박막의 성막 공정 이후에 바로 뒤이어 급냉 공정을 수행할 수 있어, 제조되는 강유전체 박막의 강유전체 특성을 개선하는 효과를 도모할 수 있다.
또한, 이상 반도체 성막 시스템(300)이 강유전체 박막을 제조하는 경우로 설명되었으나, 이에 제한되거나 한정되지 않고 성막 공정 이후 바로 뒤이은 급냉 공정을 통해 박막 특성이 개선될 수 있는 다양한 물질 기반의 박막을 제조하는 시스템으로서 구현 및 동작할 수 있음이 자명하다.
도 5는 일 실시예에 따른 반도체 성막 시스템에 의해 수행되는 강유전체 박막 제조 방법을 나타낸 플로우 차트이다. 이하, 강유전체 박막 제조 방법은 도 3을 참조하여 전술된 반도체 성막 시스템(300)에 의해 수행됨을 전제로 한다.
도 5를 참조하면, 단계(S510)에서 반도체 성막 시스템(300)은, 성막 챔버(310)를 통해 기판에 강유전체 박막을 성막하는 성막 공정을 수행할 수 있다.
그 다음, 단계(S520)에서 반도체 성막 시스템(300)은, 성막 챔버(310)의 출력단에 연결된 급냉 챔버(320)를 통해 강유전체 박막을 급속 냉각하는 급냉 공정을 수행할 수 있다.
여기서, 급냉 공정에서 활용되는 냉각 방식으로는, 냉각 매체에 강유전체 박막이 성막된 기판을 침수시키는 직접적인 방식, 냉각 매체를 강유전체 박막에 분무하는 직접적인 방식 또는 급냉 챔버(320)의 주변에 장착된 냉각 장치를 통해 급냉 챔버(320) 자체를 냉각하는 간접적인 방식 중 어느 하나의 방식 등이 있을 수 있다.
특히, 단계(S520)에서 급냉 챔버(320)는, 강유전체 박막의 강유전체 특성을 최대화하는 시간당 냉각 온도 값에 기초하여 강유전체 박막을 급속 냉각할 수 있다.
이 때, 단계들(S510 내지 S520)은, 급냉 챔버(320)가 성막 챔버(310)에서 강유전체 박막이 성막된 기판이 출고를 위해 이동하는 이동 경로 상에 위치함에 따라, 순차적으로 하나의 공정으로서 수행될 수 있다.
이에, 단계들(S510 내지 S520)을 통해 강유전체 특성이 개선된 강유전체 박막이 제조될 수 있다.
이상, 도면에는 도시되지 않았지만, 단계(S510)와 단계(S520) 사이에는 성막 챔버(310)와 급냉 챔버(320) 사이에 배치되는 열처리 장치에 의해 수행되는 열처리 공정이 수행될 수 있다. 이러한 경우, 열처리 공정을 포함하는 단계들(S510 내지 S520)은, 급냉 챔버(320)가 성막 챔버(310)에서 강유전체 박막이 성막된 기판이 열처리 장치에 의해 열처리 공정이 수행된 이후 출고를 위해 이동하는 이동 경로 상에 위치함에 따라, 순차적으로 하나의 공정으로서 수행될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (15)
- 기판에 강유전체 박막을 성막하는 성막 챔버; 및
상기 성막 챔버의 출력단(Outlet)에 연결된 채, 상기 강유전체 박막의 분극 현상을 최대화하는 시간당 냉각 온도 값에 기초하여 상기 강유전체 박막을 냉각하는 냉각 챔버
를 포함하고,
상기 기판에 강유전체 박막을 성막하는 성막 공정에 바로 뒤이어 상기 강유전체 박막을 냉각하는 냉각 공정이 수행됨에 따라 상기 성막 공정 및 상기 냉각 공정이 하나의 공정으로 실행되도록, 상기 냉각 챔버가 상기 성막 챔버에서 상기 강유전체 박막이 성막된 기판이 출고를 위해 이동하는 이동 경로 상에 위치하는 것을 특징으로 하며,
상기 성막 챔버와 상기 냉각 챔버 사이에 배치된 채, 상기 강유전체 박막을 냉각하기 전에 상기 강유전체 박막이 성막된 기판의 이동을 일정 시간 보류하는 적어도 하나의 버퍼 장치
를 더 포함하는 것을 특징으로 하는 반도체 성막 시스템. - 삭제
- 삭제
- 삭제
- 제1항에 있어서,
상기 냉각 챔버는,
상기 성막 챔버와 별도의 챔버로 구성되는 것을 특징으로 하는 반도체 성막 시스템. - 제1항에 있어서,
상기 냉각 챔버는,
상기 성막 챔버와 하나의 챔버로 구성되는 가운데 격벽을 통해 상호 분리되는 것을 특징으로 하는 반도체 성막 시스템. - 제1항에 있어서,
상기 냉각 챔버는,
상기 성막 챔버의 출력단에 연결된 열처리 장치의 출력단에 연결된 채, 상기 열처리 장치에 의해 열처리가 수행된 상기 강유전체 박막을 냉각하는 것을 특징으로 하는 반도체 성막 시스템. - 제7항에 있어서,
상기 반도체 성막 시스템은,
상기 성막 챔버, 상기 열처리 장치 및 상기 냉각 챔버를 포함함으로써, 상기 기판에 강유전체 박막을 성막하는 성막 공정, 상기 강유전체 박막에 대해 열처리를 수행하는 열처리 공정 및 상기 강유전체 박막을 냉각하는 냉각 공정을 하나의 공정으로 실행하는 것을 특징으로 하는 반도체 성막 시스템. - 제8항에 있어서,
상기 냉각 챔버는,
상기 열처리 장치에서 상기 열처리가 수행된 상기 강유전체 박막을 포함하는 기판이 출고를 위해 이동하는 이동 경로 상에 위치하여, 상기 성막 공정 및 상기 열처리 공정에 바로 뒤이어 상기 냉각 공정을 수행하는 것을 특징으로 하는 반도체 성막 시스템. - 제7항에 있어서,
상기 냉각 챔버는,
상기 열처리 장치와 별도의 챔버로 구성되는 것을 특징으로 하는 반도체 성막 시스템. - 제7항에 있어서,
상기 냉각 챔버는,
상기 열처리 장치와 하나의 챔버로 구성되는 가운데 격벽을 통해 상호 분리되는 것을 특징으로 하는 반도체 성막 시스템. - 삭제
- 제1항에 있어서,
상기 냉각 챔버는,
냉각 매체에 상기 강유전체 박막이 성막된 기판을 침수시키는 직접적인 방식, 상기 냉각 매체를 상기 강유전체 박막에 분무하는 직접적인 방식 또는 상기 냉각 챔버의 주변에 장착된 냉각 장치를 통해 상기 냉각 챔버 자체를 냉각하는 간접적인 방식 중 어느 하나의 방식을 이용하여, 상기 강유전체 박막을 냉각하는 것을 특징으로 하는 반도체 성막 시스템. - 반도체 성막 시스템에 의해 수행되는 강유전체 박막 제조 방법에 있어서,
성막 챔버에서, 기판에 강유전체 박막을 성막하는 단계; 및
상기 성막 챔버의 출력단(Outlet)에 연결된 냉각 챔버에서, 상기 강유전체 박막의 분극 현상을 최대화하는 시간당 냉각 온도 값에 기초하여 상기 강유전체 박막을 냉각하는 단계
를 포함하고,
상기 냉각하는 단계는,
상기 냉각 챔버가 상기 성막 챔버에서 상기 강유전체 박막이 성막된 기판이 출고를 위해 이동하는 이동 경로 상에 위치함에 따라, 상기 기판에 강유전체 박막을 성막하는 성막 공정에 바로 뒤이어 상기 강유전체 박막을 냉각하는 냉각 공정을 수행함으로써, 상기 성막 공정 및 상기 냉각 공정이 하나의 공정으로 실행하는 단계인 것을 특징으로 하며,
상기 성막 챔버와 상기 냉각 챔버 사이에 배치된 적어도 하나의 버퍼 장치에서, 상기 강유전체 박막을 냉각하기 전에 상기 강유전체 박막이 성막된 기판의 이동을 일정 시간 보류하는 단계
를 더 포함하는 것을 특징으로 하는 강유전체 박막 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200071697A KR102373848B1 (ko) | 2020-06-12 | 2020-06-12 | 반도체 성막 시스템 |
| PCT/KR2021/005628 WO2021251626A1 (ko) | 2020-06-12 | 2021-05-04 | 강유전체 물질 기반의 2차원 플래시 메모리 및 이를 제조하기 위한 반도체 성막 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200071697A KR102373848B1 (ko) | 2020-06-12 | 2020-06-12 | 반도체 성막 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210154560A KR20210154560A (ko) | 2021-12-21 |
| KR102373848B1 true KR102373848B1 (ko) | 2022-03-14 |
Family
ID=79165552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200071697A KR102373848B1 (ko) | 2020-06-12 | 2020-06-12 | 반도체 성막 시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102373848B1 (ko) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087777A1 (ja) | 2005-02-16 | 2006-08-24 | Youtec Co., Ltd. | 加圧式ランプアニール装置、加圧式ランプアニール処理方法、薄膜及び電子部品 |
| JP2009170522A (ja) | 2008-01-11 | 2009-07-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び熱処理装置 |
| JP2010147266A (ja) * | 2008-12-19 | 2010-07-01 | Seiko Epson Corp | 強誘電体膜の形成方法及び熱処理装置 |
| JP2011155269A (ja) | 2011-02-21 | 2011-08-11 | Utec:Kk | 加圧式ランプアニール装置 |
| JP2011176028A (ja) | 2010-02-23 | 2011-09-08 | Utec:Kk | 加圧式ランプアニール装置、薄膜の製造方法及び加圧式ランプアニール装置の使用方法 |
| JP2015026692A (ja) | 2013-07-25 | 2015-02-05 | 株式会社ユーテック | 結晶化方法及び加圧式ランプアニール装置 |
| JP2015026693A (ja) | 2013-07-25 | 2015-02-05 | 株式会社ユーテック | 膜の製造方法及びマルチチャンバー装置 |
| JP2018148051A (ja) | 2017-03-06 | 2018-09-20 | 株式会社半導体エネルギー研究所 | 成膜装置、成膜方法、及び半導体装置の作製方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382742B1 (ko) * | 2002-04-19 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 커패시터 형성방법 |
-
2020
- 2020-06-12 KR KR1020200071697A patent/KR102373848B1/ko active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087777A1 (ja) | 2005-02-16 | 2006-08-24 | Youtec Co., Ltd. | 加圧式ランプアニール装置、加圧式ランプアニール処理方法、薄膜及び電子部品 |
| JP2009170522A (ja) | 2008-01-11 | 2009-07-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び熱処理装置 |
| JP2010147266A (ja) * | 2008-12-19 | 2010-07-01 | Seiko Epson Corp | 強誘電体膜の形成方法及び熱処理装置 |
| JP2011176028A (ja) | 2010-02-23 | 2011-09-08 | Utec:Kk | 加圧式ランプアニール装置、薄膜の製造方法及び加圧式ランプアニール装置の使用方法 |
| JP2011155269A (ja) | 2011-02-21 | 2011-08-11 | Utec:Kk | 加圧式ランプアニール装置 |
| JP2015026692A (ja) | 2013-07-25 | 2015-02-05 | 株式会社ユーテック | 結晶化方法及び加圧式ランプアニール装置 |
| JP2015026693A (ja) | 2013-07-25 | 2015-02-05 | 株式会社ユーテック | 膜の製造方法及びマルチチャンバー装置 |
| JP2018148051A (ja) | 2017-03-06 | 2018-09-20 | 株式会社半導体エネルギー研究所 | 成膜装置、成膜方法、及び半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210154560A (ko) | 2021-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yu et al. | Flexible inorganic ferroelectric thin films for nonvolatile memory devices | |
| US10600808B2 (en) | Ferroelectric memory cell for an integrated circuit | |
| JP2643833B2 (ja) | 半導体記憶装置及びその製造方法 | |
| You et al. | SONOS-type flash memory using an HfO/sub 2/as a charge trapping layer deposited by the sol-gel spin-coating method | |
| KR101281682B1 (ko) | 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형메모리 소자의 제조 방법 | |
| JP3162718B2 (ja) | 集積回路メモリー | |
| JP4299959B2 (ja) | 半導体装置の製造方法 | |
| KR100754264B1 (ko) | 반도체 강유전체 기억 디바이스와 그 제조방법 | |
| US9911847B1 (en) | Non-volatile memory device and manufacturing method thereof | |
| US7193280B2 (en) | Indium oxide conductive film structures | |
| US7795159B2 (en) | Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same | |
| US20220178012A1 (en) | Method for producing ferroelectric film, ferroelectric film, and usage thereof | |
| WO1998053506A1 (en) | Ferroelectric memory element and method of producing the same | |
| US7001814B1 (en) | Laser thermal annealing methods for flash memory devices | |
| KR102373848B1 (ko) | 반도체 성막 시스템 | |
| KR20010040303A (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| Demkov et al. | Integrated films of transition metal oxides for information technology | |
| WO2009123335A1 (ja) | Ｍｏｓ型半導体メモリ装置の製造方法およびプラズマｃｖｄ装置 | |
| JP4703116B2 (ja) | 記憶素子およびその製造方法 | |
| US20090267122A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| Lee et al. | Memory and Electrical Properties of (100)‐Oriented AlN Thin Films Prepared by Radio Frequency Magnetron Sputtering | |
| KR101385735B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| WO2021251626A1 (ko) | 강유전체 물질 기반의 2차원 플래시 메모리 및 이를 제조하기 위한 반도체 성막 시스템 | |
| JP5228158B2 (ja) | 半導体基板上の積層構造 | |
| JP2007335472A (ja) | 金属酸化物素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |