KR102363018B1 - 냉각 성능이 우수한 반도체 디바이스 테스트 시스템 - Google Patents

냉각 성능이 우수한 반도체 디바이스 테스트 시스템 Download PDF

Info

Publication number
KR102363018B1
KR102363018B1 KR1020200086613A KR20200086613A KR102363018B1 KR 102363018 B1 KR102363018 B1 KR 102363018B1 KR 1020200086613 A KR1020200086613 A KR 1020200086613A KR 20200086613 A KR20200086613 A KR 20200086613A KR 102363018 B1 KR102363018 B1 KR 102363018B1
Authority
KR
South Korea
Prior art keywords
hole
semiconductor device
air
test system
heat sink
Prior art date
Application number
KR1020200086613A
Other languages
English (en)
Other versions
KR20220008491A (ko
Inventor
신종경
김연관
위호권
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020200086613A priority Critical patent/KR102363018B1/ko
Publication of KR20220008491A publication Critical patent/KR20220008491A/ko
Application granted granted Critical
Publication of KR102363018B1 publication Critical patent/KR102363018B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 디바이스 테스트 시스템이 개시된다. 본 발명의 일 실시 예에 따른 반도체 디바이스 테스트 시스템은, 일단에 에어 노즐이 장착된 보강재; 및 상기 보강재의 타단에 장착된 테스트 장치에 장착되고, 반도체 디바이스와 상기 테스트 장치를 전기적으로 연결 가능한 복수의 접속 핀을 가지는 소켓을 포함하고, 상기 보강재에는 상기 에어 노즐과 연통된 제1 홀이 형성되고, 상기 테스트 장치에는 제2 홀이 형성되며, 상기 소켓에는 제3 홀이 형성되며, 상기 제1 홀과 상기 제2 홀, 상기 제3 홀은 서로 연통되어 에어의 유동 경로를 형성할 수 있다.

Description

냉각 성능이 우수한 반도체 디바이스 테스트 시스템{TEST SYSTEM OF SEMICONDUCTOR DEVICE WITH EXCELLENT CIRCULATING PERPOMANCE}
본 발명은 반도체 디바이스 테스트 시스템에 관한 것으로, 더욱 상세하게는 고발열 반도체 디바이스의 열을 방출 가능한 반도체 디바이스 테스트 시스템에 관한 것이다.
반도체 디바이스는 전기적 신뢰성을 확보하기 위해 반도체 디바이스가 사용되는 환경조건에서 반도체 디바이스 실장 테스트를 받게 된다. 반도체 디바이스를 테스트 신호 발생 회로에 연결하여 반도체 디바이스에 대한 전기적 특성 검사, 기능 검사(function test), 신뢰성 평가 등 다양한 성능 테스트를 거치게 된다.
반도체 디바이스를 테스트하고 출하 전 결함이 발견된 반도체 디바이스를 검출, 제거함으로써 제품의 신뢰성을 보장하게 된다. 이러한 반도체 디바이스 테스트는 반도체 제조에 있어 필수공정에 해당한다.
반도체 디바이스가 실장된 전자 장치의 다기능화, 고출력화 및 고속화 추세에 맞춰 반도체 디바이스 집적화되고 성능이 가속화됨에 따라 고발열 소자 개발이 증가되고 있다. 이에 따라 반도체 디바이스의 열발생 증가로 반도체 디바이스 테스트 시스템 내 온도 제어가 문제된다.
본 발명이 해결하고자 하는 일 기술적 과제는, 냉각 효율을 상승시켜 고발열 반도체 디바이스의 열을 효과적으로 방출 가능한 반도체 디바이스 테스트 시스템을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위해, 본 발명은 반도체 디바이스 테스트 시스템을 제공한다.
본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템은, 일단에 에어 노즐이 장착된 보강재; 및 상기 보강재의 타단에 장착된 테스트 장치에 장착되고, 반도체 디바이스와 상기 테스트 장치를 전기적으로 연결 가능한 복수의 접속 핀을 가지는 소켓을 포함하고, 상기 보강재에는 상기 에어 노즐과 연통된 제1 홀이 형성되고, 상기 테스트 장치에는 제2 홀이 형성되며, 상기 소켓에는 제3 홀이 형성되며, 상기 제1 홀과 상기 제2 홀, 상기 제3 홀은 서로 연통되어 에어의 유동 경로를 형성할 수 있다.
일 실시예에 따르면, 상기 소켓에는 상기 제3 홀로부터 분기되어 상기 접속 단자와 교차 배열된 복수의 제4 홀이 더 형성될 수 있다.
일 실시예에 따르면, 상기 제3 홀의 상단 내경은 상기 제4 홀의 상단 내경보다 클 수 있다.
일 실시예에 따르면, 상기 제3 홀은 하단에서 상단으로 상기 제4 홀 방향으로 경사지게 형성될 수 있다.
일 실시예에 따르면, 상기 테스트 장치 또는 상기 반도체 디바이스의 온도를 계측하는 온도 센서를 포함하고, 상기 온도에 따라 상기 에어 노즐의 유량과 상기 반도체 디바이스에 인가되는 전압/전류 값을 제어하는 컨트롤러를 더 포함할 수 있다.
일 실시예에 따르면, 상기 반도체 디바이스의 상단에 장착 가능한 히트 싱크(heat sink)를 더 포함하고, 상기 히트 싱크의 상단에는 상기 반도체 디바이스의 일부 영역에 접촉 가능한 접촉부가 마련될 수 있다.
일 실시예에 따르면, 상기 히트 싱크는, 상기 히트 싱크 내에 배치되어, 상기 반도체 디바이스에 가해지는 힘을 흡수하도록 탄성 복원력을 제공하는 탄성체를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 에어 노즐에 의한 대류와 히트 싱크에 의한 전도 현상을 복합적으로 이용해 고발열 반도체 디바이스의 온도를 적정 범위로 조절함으로써 반도체 디바이스 테스트 시스템의 사용연한을 향상시킨 이점이 있다.
본 발명의 일 실시예에 따르면, 제1 홀에서 제2 홀과 제3 홀 순서로 갈수록 직경이 좁아짐에 따라 벤츄리 효과에 의한 에어의 풍속을 증가시켜 대류에 의한 냉매 순환을 향상시킨 이점이 있다.
본 발명의 다른 실시예에 따르면, 제1 홀과 제2 홀, 제3 홀의 경사를 중심부 측으로 경사지도록 형성해 에어의 유동 흐름을 반도체 디바이스를 향하도록 해 냉각 효율을 향상시킨 이점이 있다.
본 발명의 또 다른 실시예에 따르면, 히트 싱크 내 접촉부는 반도체 디바이스의 비접촉영역을 기준으로 단차 형성되 비접촉영역에 공간부를 형성하고, 이의 공간부로 에어의 흐름이 유도되어 하부에서 상부로 향하는 에어의 유동 경로상 에어의 유출입을 원활하게 할 수 있는 이점이 있다.
본 발명의 또 다른 실시예에 따르면, 히트 싱크 내 탄성체가 마련됨으로써 반도체 디바이스 상부에 히트 싱크를 장착시 가해지는 충격을 일부 흡수해 반도체 디바이스의 손상을 최소화할 수 있는 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템을 개략적으로 보여주는 정면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템을 개략적으로 보여주는 분할 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템에서 에어의 유동 흐름을 개략적으로 보여주는 정면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스 테스트 시스템에서 에어의 유동 흐름을 개략적으로 보여주는 정면도이다.
도 5는 본 발명의 일 실시예에 따른 소켓을 따라 에어의 유동 흐름을 보여주는 평면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서 어느 한 실시예에 제 1 구성요소로 언급된 것이 다른 실시예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템(10)을 개략적으로 보여주는 정면도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템(10)을 개략적으로 보여주는 분할 사시도이고, 도 3은 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템(10)에서 에어의 유동 흐름을 개략적으로 보여주는 정면도이고, 도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스 테스트 시스템(200)에서 에어의 유동 흐름을 개략적으로 보여주는 정면도이며, 도 5는 본 발명의 일 실시예에 따른 소켓(300)을 따라 에어의 유동 흐름을 보여주는 평면도이다.
이하에서는, 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 시스템(10)를 구성하는 각 구성요소에 대하여 상세히 설명하도록 한다.
도 1 내지 도 5를 참조하면 반도체 디바이스 테스트 시스템(10)은, 외부 전원을 공급받아 반도체 디바이스(SD, semiconductor device)에 필요한 전원전압을 인가하여 반도체 디바이스(SD)와 신호를 주고 받으며 오픈/쇼트(open/short) 테스트, 커패시터 용량 테스트 등의 다양한 검사를 수행할 수 있다.
반도체 디바이스 테스트 시스템(10)은, 보강재(100)와 테스트 장치(200), 소켓(300)을 포함하고, 히트 싱크(heat sink, 400)와 온도 센서(미도시), 컨트롤러(미도시), 팬(500)을 더 포함할 수 있다. 반도체 디바이스 테스트 시스템(10)은, 반도체 디바이스 테스트 도중, 저온의 에어를 반도체 디바이스 테스트 시스템(10) 내의 에어 유동 경로를 따라 공급하며 반도체 디바이스(SD) 등에서 발생된 열을 외부로 방출할 수 있다.
보강재(100)는, 하단에 에어 노즐(110)이 장착될 수 있다. 복수개의 에어 노즐(110)이 보강재(100)에 장착 마련될 수 있다. 에어 노즐(110)은, 보강재(100) 하단에 마련됨으로써, 저온의 에어가 반도체 디바이스 테스트 시스템(500) 내부의 유동 경로를 따라 이동하며 고온의 열이 대류에 의해 상측 방향으로 상승하며 방출하도록 유도할 수 있다. 보강재(100)는, 금속 재질로 이루어지며, 일 실시예에 따르면 SUS 재질일 수 있다.
에어 노즐(110)은, 반도체 디바이스 테스트 시스템(10) 내부로 저온의 에어를 유입시킬 수 있다. 에어 노즐(110)은, 보강재(100) 내부로 에어를 유입시키기 위해 송풍구가 마련될 수 있다. 에어 노즐(110)은, 압축된 에어를 보강재(100) 내부로 분사시키기 위한 토출구가 마련될 수 있다. 토출구는, 후술할 제1 홀(H1)의 대응 위치에 마련될 수 있다.
보강재(100)에는, 에어 노즐(110)과 연통된 제1 홀(H1)이 관통 형성될 수 있다. 제1 홀(H1)은, 에어의 유동 경로 중 하나로, 보강재(100)의 높이 방향으로 관통 형성될 수 있다. 제1 홀(H1)은, 에어 노즐(110)의 일 단부에 대응되는 형상을 가지며, 바람직하게는 원형 단면을 가질 수 있으나, 이에 한정되는 것은 아니다.
테스트 장치(200)는, 보강재(100)의 상단에 장착될 수 있다. 테스트 장치(200)는, 보강재(100)와 소켓(300) 사이에 개재될 수 있다. 테스트 장치(200)에는, 제2 홀(H2)이 관통 형성될 수 있다.
소켓(300)에는, 반도체 디바이스(SD)가 탑재될 수 있다. 소켓(300)은, 테스트 장치(200)의 상단에 장착될 수 있다. 소켓(300)은, 반도체 디바이스(SD)의 단자와 물리적, 전기적으로 접속 가능한 복수의 접속 단자(310)를 가질 수 있다.
접속 단자(310)는, 반도체 디바이스(SD)와 테스트 장치(200)를 전기적으로 연결할 수 있다. 일 실시예에 따른 접속 단자(310)는, 포고 핀(pogo pin)일 수 있으나, 이에 한정되는 것은 아니다.
소켓(300)에는, 제3 홀(H3)이 관통 형성될 수 있고, 제3 홀(H3)로부터 분기된 제 4홀(H4)이 더 형성될 수 있다. 제4 홀(H4)은, 제3 홀(H3)의 일정 높이에서 분기되어 소켓(300) 상단에 일정 간격으로 교차 배열될 수 있다. 일 실시예에 따르면 제 4 홀(H4)은, 접속 단자(310)와 나란하게 교차 배열되도록 마련될 수 있다.
소켓(300)의 수직 단면을 기준으로, 제3 홀(H3)의 하단 내경은 제3 홀(H3)의 상단 내경보다 큰 직경을 가질 수 있다. 제3 홀(H3)의 상단 내경은 제4 홀(H4)의 상단 내경보다 큰 직경을 가질 수 있다.
다시 도 3을 참조하면 일 실시예에 따른 제3 홀(H3)은, 수직 단면상 하단에서 상단으로 갈수록 직경이 감소할 수 있다. 제3 홀(H3)은, 상단으로 갈수록 직경이 작아짐에 따라 벤츄리 효과에 의한 에어의 유속을 증가시켜 고방열성 반도체 디바이스(SD)가 유발하는 열의 발산속도를 조절할 수 있다.
다시 도 4를 참조하면 일 실시예에 따른 제3 홀(H3)은, 하단에서 상단으로 수직 방향에서 임의 경사진 채로 형성되며, 제3 홀(H3)의 상단부는 제3 홀(H3)의 하단부에 비해 제4 홀(H4) 방향으로 인접하게 마련될 수 있다. 즉, 제3 홀(H3)은, 상단으로 갈수록 소켓(300) 중앙부를 향해 기울어진 채로 형성될 수 있다. 이에 따라 에어의 유동 경로가 발열이 가장 심한 중앙부를 향하도록 유도할 수 있다.
온도 센서(미도시)는, 테스트 장치(200) 또는 반도체 디바이스(300)의 온도를 계측할 수 있다. 온도 센서(미도시)는, 테스트 장치(200)에 마련되거나 반도체 디바이스(SD)와 인접하는 위치에 마련될 수 있다.
컨트롤러(미도시)는, 반도체 디바이스 테스트 시스템(10) 내부, 특히 테스트 장치(200) 또는 반도체 디바이스(SD)의 온도를 일정 범위로 조절할 수 있다. 컨트롤러(미도시)는, 온도에 따라 에어 노즐(110)의 유량과 반도체 디바이스(SD)에 인가되는 전압/전류 값을 제어할 수 있다. 컨트롤러(미도시)는, 온도 센서(미도시)에 의해 계측된 온도값을 수신하여, 에어 노즐에 유입되는 에어의 유량을 조절할 수 있다.
제1 홀(H1)은, 제2 홀(H2) 및 제3 홀(H3)과 서로 연통되고 나아가 제4 홀(H4)과 연통될 수 있다. 제1 홀(H1)과 제2 홀(H2), 제3 홀(H3)은, 에어의 유동 경로를 형성할 수 있고, 제4 홀(H4)과도 연동되어 에어의 유동 경로를 형성할 수 있다.
히트 싱크(400)는, 고발열성 반도체 디바이스(SD)에 대면하며 전도성을 이용해 반도체 디바이스(SD)에서 발생하는 열을 외부로 배출할 수 있다. 히트 싱크(400)는, 반도체 디바이스(SD)의 상단에 장착 가능할 수 있다. 히트 싱크(400)의 하단에는, 접촉부(410)가 마련될 수 있다. 접촉부(410)는, 반도체 디바이스(SD)의 일부 영역과 접촉 가능할 수 있다. 접촉부(410)는, 반도체 디바이스(SD)의 비접촉영역을 기준으로 단차 마련되도록 상부로 높게 형성될 수 있다. 히트 싱크는, 탄성체(420)와 클램프(430)를 포함할 수 있다.
반도체 디바이스(SD)는, 비접촉영역을 가질 수 있다, 비접촉영역은, 사람 간 접촉 저항이 발생하여 불량이 초래될 수 있어 테스트 당시 접촉이 금지되어야 하는 영역일 수 있다. 일 실시례에 따른 비접촉영역에는 광센서 등이 해당 될 수 있다. 반도체 디바이스(SD)의 일면은, 히트 싱크(400)와의 접촉 여부에 따라 접촉부(410)와 비접촉영역(411)으로 구별될 수 있다.
비접촉영역의 단차 진 공간부는 에어의 유동 경로가 될 수 있다. 즉, 에어 노즐(110)에 의해 공급된 에어가 반도체 디바이스(SD) 상단의 비접촉영역의 공간부를 따라 상단으로 유도될 수 있다.
탄성체(420)는, 히트 싱크(400) 내에 삽입 마련될 수 있다. 탄성체(420)는, 반도체 디바이스(SD)에 가해지는 힘을 흡수하도록 탄성 복원력을 제공할 수 있다. 탄성체(420)는, 히트 싱크(400)에 가해지는 힘에 의해 반도체 디바이스(SD) 상단에 체결시, 일부 힘을 흡수시켜 반도체 디바이스(SD)의 파손을 방지할 수 있다.
클램프(430)는, 반도체 디바이스(SD) 상단에 히트 싱크(400)를 클램핑할 수 있다. 클램프(430)는, 히트 싱크(400)의 체결력을 향상시킬 수 있다. 또한 클램프(430)는, 복수개의 층으로 분리 가능한 히트 싱크(400)의 체결력을 용이하게 해 히트 싱크(400)의 구조적 안정성을 향상시킬 수 있다.
아래에서는, 반도체 디바이스 테스트 시스템(10) 내에서 에어의 유동경로상 에어의 흐름을 살펴보기로 한다.
도 3 또는 도 4에 도시된 대로 에어 노즐(110)의 송풍구를 통해 에어가 토출구를 거쳐 보강재(100) 내부로 유입하게 되면, 제1홀(H1)을 따라 에어가 상측으로 이동할 수 있다. 에어의 유동 경로는, 제1 홀(H1)을 비롯해 제2 홀(H2)을 따라 에어가 상부로 유동할 수 있다. 제3 홀(H3)로 유입된 에어는 소켓(300) 내부에서 제3 홀(H3)과 복수개의 제4 홀(H4)로 분기되어, 열발생이 심한 반도체 디바이스(SD)에 저온의 에어를 분사해 반도체 디바이스(SD)의 온도를 낮출 수 있다. 제4 홀(H4)을 따라 유동된 에어는 다시 반도체 디바이스(SD) 상단의 비접촉영역에 마련된 공간부를 거쳐 반도체 디바이스(SD)의 상단으로 에어의 흐름을 유도할 수 있다. 반도체 디바이스 테스트 시스템(10) 내부에서 하부에서 상부로 에어의 유동흐름이 유도되어, 고온의 열이 상측으로 이동해 외부로 배출되도록 할 수 있다.
이상, 본 발명을 바람직한 실시예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 첨부된 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
10 : 반도체 디바이스 테스트 시스템
100 : 보강재 110 : 에어 노즐
200 : 테스트 장치 210 : 제2 홀
300 : 소켓 310 : 접속 단자
320 : 제3 홀 330 : 제4 홀
400 : 히트 싱크 410 : 접촉부
411 : 비접촉 영역 420 : 탄성체
430 : 클램프
SD : 반도체 디바이스
H1 : 제1 홀 H2 : 제2 홀
H3 : 제3 홀 H4 : 제4 홀

Claims (7)

  1. 하단에 에어 노즐이 장착된 보강재; 및
    상기 보강재의 상단에 장착된 테스트 장치에 장착되고, 반도체 디바이스와 상기 테스트 장치를 전기적으로 연결 가능한 복수의 접속 단자를 가지는 소켓을 포함하고,
    상기 보강재에는 상기 에어 노즐과 연통된 제1 홀이 관통 형성되고, 상기 테스트 장치에는 제2 홀이 관통 형성되고, 상기 소켓에는 제3 홀이 관통 형성되고, 상기 제3 홀로부터 분기되어 상기 접속 단자와 교차 배열된 복수의 제4 홀이 형성되며,
    상기 제1 홀과 상기 제2 홀, 상기 제3 홀은 서로 연통되어 에어의 유동 경로를 형성하되, 상기 제1 홀에서 상기 제2 홀, 상기 제3 홀, 상기 제4 홀 순서로 직경이 좁아짐에 따라 벤츄리 효과에 의한 에어의 풍속을 증가시켜 대류에 의한 냉매 순환을 향상시킨, 반도체 디바이스 테스트 시스템.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제3 홀은 하단에서 상단으로 상기 제4 홀 방향으로 경사지게 형성된, 반도체 디바이스 테스트 시스템.
  5. 제 1 항에 있어서,
    상기 테스트 장치 또는 상기 반도체 디바이스의 온도를 계측하는 온도 센서를 포함하고,
    상기 온도에 따라 상기 에어 노즐의 유량과 상기 반도체 디바이스에 인가되는 전압/전류 값을 제어하는 컨트롤러를 더 포함하는, 반도체 디바이스 테스트 시스템.
  6. 제 1 항에 있어서,
    상기 반도체 디바이스의 상단에 장착 가능한 히트 싱크(heat sink)를 더 포함하고,
    상기 히트 싱크의 상단에는 상기 반도체 디바이스의 일부 영역에 접촉 가능한 접촉부가 마련된, 반도체 디바이스 테스트 시스템.
  7. 제 6 항에 있어서,
    상기 히트 싱크는,
    상기 히트 싱크 내에 배치되어, 상기 반도체 디바이스에 가해지는 힘을 흡수하도록 탄성 복원력을 제공하는 탄성체를 더 포함하는, 반도체 디바이스 테스트 시스템.
KR1020200086613A 2020-07-14 2020-07-14 냉각 성능이 우수한 반도체 디바이스 테스트 시스템 KR102363018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200086613A KR102363018B1 (ko) 2020-07-14 2020-07-14 냉각 성능이 우수한 반도체 디바이스 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200086613A KR102363018B1 (ko) 2020-07-14 2020-07-14 냉각 성능이 우수한 반도체 디바이스 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20220008491A KR20220008491A (ko) 2022-01-21
KR102363018B1 true KR102363018B1 (ko) 2022-02-15

Family

ID=80050248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200086613A KR102363018B1 (ko) 2020-07-14 2020-07-14 냉각 성능이 우수한 반도체 디바이스 테스트 시스템

Country Status (1)

Country Link
KR (1) KR102363018B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236342B1 (ko) 2012-06-15 2013-02-22 (주)애니솔 테스트 시간을 단축하는 번인 테스트 시스템 및 이를 이용한 번인 테스트 방법
WO2013051099A1 (ja) * 2011-10-04 2013-04-11 富士通株式会社 試験用治具及び半導体装置の試験方法
KR101997847B1 (ko) 2018-04-26 2019-07-08 (주)티에스이 냉각제를 이용한 반도체소자 테스트용 인터페이스 보드

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836131B2 (en) * 2002-08-16 2004-12-28 Credence Systems Corp. Spray cooling and transparent cooling plate thermal management system
JP4426396B2 (ja) * 2004-07-30 2010-03-03 エスペック株式会社 冷却装置
JP4512815B2 (ja) * 2004-07-30 2010-07-28 エスペック株式会社 バーンイン装置
WO2010041317A1 (ja) * 2008-10-09 2010-04-15 株式会社アドバンテスト インターフェイス部材、テスト部ユニットおよび電子部品試験装置
KR101747710B1 (ko) * 2015-10-27 2017-07-12 (주)메리테크 리얼 스피드 반도체 디바이스 고온 에이징 테스트 시스템
KR102377170B1 (ko) * 2019-03-05 2022-03-23 주식회사 아이티엔티 번인 보드

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051099A1 (ja) * 2011-10-04 2013-04-11 富士通株式会社 試験用治具及び半導体装置の試験方法
KR101236342B1 (ko) 2012-06-15 2013-02-22 (주)애니솔 테스트 시간을 단축하는 번인 테스트 시스템 및 이를 이용한 번인 테스트 방법
KR101997847B1 (ko) 2018-04-26 2019-07-08 (주)티에스이 냉각제를 이용한 반도체소자 테스트용 인터페이스 보드

Also Published As

Publication number Publication date
KR20220008491A (ko) 2022-01-21

Similar Documents

Publication Publication Date Title
KR100561951B1 (ko) 강제 열 배출 방식의 ｂｇａ 패키지용 번인 테스트 장치
US20140203829A1 (en) Test jig and semiconductor device test method
US9146256B2 (en) Probe assembly for inspecting power semiconductor devices and inspection apparatus using the same, the probe assembly having a probe block, a probe, and a cooling device
US20140327461A1 (en) Probe Card Assembly For Testing Electronic Devices
US20040119463A1 (en) Probe card for testing a semiconductor
US8043103B2 (en) Electronic component connecting apparatus, electronic unit and electronic apparatus
TWI387033B (zh) 半導體裝置測試系統、測試控制器、測試頭、半導體裝置測試器的界面區塊、用於列出受測試半導裝置的方法、及支援半導體裝置測試的方法
KR102363018B1 (ko) 냉각 성능이 우수한 반도체 디바이스 테스트 시스템
KR101474951B1 (ko) 반도체 디바이스 테스트 장치
JP5229104B2 (ja) ソケット用プローブ、集積回路用ソケット及び電子装置
KR101384399B1 (ko) 프로브 카드
KR200445565Y1 (ko) 반도체 칩 검사용 사각 프로브
JP2000329821A (ja) 半導体試験装置のハンドラ
JP2007142246A (ja) プローバ及びウエハテスト方法
KR101000735B1 (ko) 반도체 칩 검사용 소켓
JP2005017275A (ja) 半導体素子検査装置
KR200177584Y1 (ko) 반도체 메모리 소자의 내열성 테스트 장치(A heat-resistant test system of semiconductor memory device)
TW201415049A (zh) 測試分選機
KR102397648B1 (ko) 반도체 테스트 시스템용 하이브리드 방열 장치
CN215633163U (zh) 一种适用于汽轮机调门的位移传感器
KR102679109B1 (ko) 전자부품 테스트용 테스트보드
KR100525154B1 (ko) 포고핀 및 포고핀이 장착되는 프로브
KR100486194B1 (ko) 반도체 디바이스의 온도 특성 평가용 테스트 보드
KR102104346B1 (ko) 테스트 보드 및 이를 구비하는 반도체 검사 장치
JPH1126523A (ja) ウェーハ測定方法及び装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant