KR102360255B1 - 디지털 pwm 변조기 - Google Patents

디지털 pwm 변조기 Download PDF

Info

Publication number
KR102360255B1
KR102360255B1 KR1020197028916A KR20197028916A KR102360255B1 KR 102360255 B1 KR102360255 B1 KR 102360255B1 KR 1020197028916 A KR1020197028916 A KR 1020197028916A KR 20197028916 A KR20197028916 A KR 20197028916A KR 102360255 B1 KR102360255 B1 KR 102360255B1
Authority
KR
South Korea
Prior art keywords
pwm
signal
pwm signal
digital
output
Prior art date
Application number
KR1020197028916A
Other languages
English (en)
Other versions
KR20190126353A (ko
Inventor
린글리 장
프랭크 청
레이 주
크리스티안 라센
존 엘. 멜란슨
Original Assignee
시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시러스 로직 인터내셔널 세미컨덕터 리미티드 filed Critical 시러스 로직 인터내셔널 세미컨덕터 리미티드
Publication of KR20190126353A publication Critical patent/KR20190126353A/ko
Application granted granted Critical
Publication of KR102360255B1 publication Critical patent/KR102360255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

개선된 D-급 증폭기는 디지털 오디오 신호를 수신하고 D-급 증폭기의 아날로그 PWM 변조기에 대한 입력으로서 PWM 신호를 제공하는 디지털 PWM 변조기를 포함할 수 있다. 디지털 PWM 변조기는 디지털 신호를 수신하고, 디지털 신호에 기초하여 제1 PWM 신호를 생성하도록 구성될 수 있다. 디지털 PWM 드라이버는 디지털 PWM 변조기에 커플링될 수 있다. 디지털 PWM 드라이버는 제1 PWM 신호를 수신하고 제1 PWM 신호에 기초하여 기준 PWM 신호를 생성하도록 구성될 수 있다. 아날로그 PWM 변조기는 디지털 PWM 드라이버에 커플링될 수 있다. 아날로그 PWM 변조기는 기준 PWM 신호를 수신하고 기준 PWM 신호에 기초하여 출력 PWM 신호를 생성하도록 구성될 수 있다.

Description

디지털 PWM 변조기
[0001] 본 출원은 "Digital Pulse Width Modulation (PWM) Modulator Feeding an Analog PWM Modulator of a Class-D Amplifier"라는 명칭으로 2017년 3월 3일에 출원된 미국 가특허 출원번호 제62/466,450호에 대한 우선권을 주장하며, 이 가출원은 그 전체가 인용에 의해 본원에 명백하게 통합된다. 본 출원은 "Control of Switches in a Variable Impedance Element"라는 명칭으로 2017년 4월 28일에 Yongjie Cheng 등에 의해 출원된 미국 특허 출원번호 제15/582,257호에 개시된 요지에 관한 것이며, 이 출원은 그 전체가 인용에 의해 본원에 명백하게 통합된다.
[0002] 본 개시내용은 오디오 증폭에 관한 것이다. 보다 구체적으로, 본 개시내용의 일부는 디지털 PWM 변조기가 D-급 증폭기의 아날로그 PWM 변조기를 피드(feed)하는 오디오 증폭에 관한 것이다.
[0003] D-급 오디오 증폭기들은 오디오 시스템들에서 바람직한데, 왜냐하면 이들은 효율적이고 고전력 신호를 핸들링(handling)할 수 있기 때문이다. 높은 효율성은 더 작은 파워 서플라이(power supply)들 및 더 작은 히트 싱크(heat sink)들을 가능하게 한다. 전형적으로, D-급 증폭기의 스위칭 출력 스테이지는 스위칭 출력 스테이지에 의해 출력될 수 있는 2개의 전압 레벨들을 나타내는 1-비트 신호를 출력하는 펄스 폭 변조(PWM) 변조기에 의해 구동된다. 스위칭 출력 스테이지에 의해 출력된 1-비트 전압 신호는 전형적으로 간단한 저역 통과 필터(LPF)를 통해 필터링되어 스피커로 구동된다.
[0004] 도 1은 종래 기술에 따른 개-루프 디지털-구동 D-급 증폭기(100)를 예시한 개략적인 블록도이다. 도 1에서, 디지털 PWM 변조기(104)는 델타-시그마 변조기(DSM)(102)에 의해 출력된 신호를 PWM 신호로 변환한다. 디지털 PWM 변조기(104)에 의해 출력된 PWM 신호는 D-급 증폭기의 출력 스테이지를 제어하기 위해 드라이버들(106)에 의해 사용된다. 도 1에 예시된 개-루프 디지털-구동 D-급 증폭기는 많은 단점들을 갖는다. 예컨대, 데드 타임(dead time), 신호-종속 지연들 및 슬루 레이트(slew rate)와 같은, 드라이버들(106)의 전력 스위치들의 비-이상성(non-ideality)들은 왜곡원들로서 작용하며, 전체 D-급 시스템에 추가적인 잡음을 추가할 수 있다. 더욱이, 개-루프 디지털-구동 D-급 증폭기들은 비-조절 파워 서플라이에 대해 0-근접 PSRR(Power Supply Rejection Ratio)을 갖는다. 낮은 PSRR은 가능한 가청 아티팩트(artifact)들을 유발한다.
[0005] 아날로그 폐-루프 D-급 증폭기들은 도 1에 도시된 바와 같은 개-루프 디지털-구동 D-급 증폭기들에 존재하는 일부 문제(issue)들을 해결하는데 사용되어 왔다. 도 2a은 종래 기술에 따른 폐-루프 아날로그-구동 D-급 증폭기(200)를 예시한 개략적인 블록도이다. 도 2a에서, 아날로그 PWM 변조기(델타-시그마 변조기(202))는 아날로그 입력 전압(VIN)을 수신하고, PWM 출력 전력 스테이지(204)로부터 피드백된 피드백 전압을 수신한다. 아날로그 입력 전압(VIN)과 피드백 전압 간의 차이는 적분기들 및 PWM 변환 블록을 포함하는 델타-시그마 변조기(202)의 루프 필터를 통과한 후 PWM 출력 전력 스테이지(204)를 통과한다. 이러한 토폴로지의 폐-루프 성질로 인해, 보정되어야 하는, 데드 타임, 신호-종속 지연들 및 슬루 레이트와 같은, 파워 스위치들의 비-이상성들로부터의 왜곡이 감소된다. 더욱이, 도 1에 예시된 개-루프 D-급 시스템에 비해, 도 2a에 예시된 전체 D-급 시스템의 PSRR이 개선된다. 따라서, 비-조절 파워 서플라이 리플(ripple)은 더 이상 문제가 아니다.
[0006] 폐-루프 아날로그-구동 D-급 증폭기(200)와 연관된 하나의 단점은 폐-루프 아날로그-구동 D-급 증폭기(200)에 아날로그 입력을 제공하는데 디지털-아날로그 변환기(DAC)가 필요하다는 점이다. 이러한 DAC는 예컨대 디지털 신호 프로세서(DSP)가 데이터를 프로세싱하여 증폭기에 입력하기 위한 오디오 신호를 생성하는데 사용될 때 필요하다. 오디오 신호가 프로세싱된 이후에, DAC는 폐-루프 아날로그-구동 D-급 증폭기(200)에 의해 수신될 수 있는 연속-시간 전압 파형으로 디지털 오디오 신호를 변환하는데 사용된다.
[0007] 도 2b는 D-급 증폭기의 아날로그 PWM 변조기의 아날로그 입력 신호가 DAC에 의해 제공되는 종래 기술에 따른 다른 폐-루프 아날로그-구동 D-급 증폭기(250)를 예시하는 개략적인 블록도이다. 도 2b에 예시된 DAC는 스위치형-커패시터(switched-capacitor) DAC(SC-DAC) 또는 전류-스티어링(current-steering) DAC 또는 R-2R DAC일 수 있다. DAC는 전체 D-급 증폭기 시스템에 추가적인 잡음을 추가하고, 아날로그 PWM 변조기의 적분기 이득의 최적화를 제한한다. 더욱이, 피드백 신호 및 저속 이동 DAC 출력 신호의 스위칭 성질로 인해, 입력 신호와 피드백 신호 간의 에러 신호는 아날로그 PWM 변조기의 적분기들을 통해 적분되며, 이는 도 3a 및 도 3b에 예시된다.
[0008] 도 3a 및 도 3b는 종래 기술에 따른 D-급 증폭기의 아날로그 PWM 변조기 내에서 프로세싱된 신호들을 예시하는 플롯들이다. 도 3a에서, 아날로그 PWM 변조기에 대한 입력으로서 제공된 차동 아날로그 입력 신호는 신호들(312A 및 312B)로 표현되고 1V 차동 DC 전압을 갖는 것으로 도시되어 있다. PWM 출력 전력 스테이지로부터 피드백되고 아날로그 PWM 변조기에 대한 입력으로서 또한 제공되는 차동 피드백 전압 신호가 신호들(314A 및 314B)로 도 3a에 표현된다. 도 3b에서, 신호들(322A 및 322B)은 입력 전압 신호 및 피드백 전압 신호를 각각 수신하는 아날로그 PWM 변조기의 제1 적분기의 출력 전압 신호들을 나타낸다. 아날로그 PWM 변조기의 제1 적분기의 출력 스윙(output swing)은 신호(324)로 표현된다. 도 3b에 예시된 바와 같이, 신호(324)의 피크-대-피크 출력 스윙은 1V만큼 높을 수 있다. 아날로그 PWM 변조기의 제1 적분기의 이득이 아날로그 PWM 변조기의 제1 적분기의 출력에서 허용 가능한 고유 전압 스윙에 의해 제한되기 때문에, 입력 전압 신호와 피드백 전압 신호 간의 에러 신호만으로부터 발생하는 1V 출력 스윙은 적분기에 대해 사용될 수 있는 전체 이득을 제한하다.
[0009] 도 3a 및 도 3b는 입력 신호와 피드백 신호 간의 에러가 아날로그 PWM 변조기의 적분기들을 통해 적분되기 때문에 적분기들의 이득이 신호 클리핑(clipping)을 방지하기 위해 제한된다는 것을 예시한다. 적분기들의 이득들을 증가시키면 저항 또는 이의 균등물이 감소되기 때문에 (이는 폐-루프 아날로그-구동 D-급 증폭기에서 잡음 플로어(noise floor)를 감소시키기 위한 하나의 메커니즘을 제공함), DAC의 사용 결과로 인한 이득에 대한 제한은 또한 잡음 플로어를 제한하며, 이는 폐-루프 아날로그-구동 D-급 증폭기로 달성할 수 있다. 다른 애플리케이션들에서, 전자 디바이스의 수동 컴포넌트들의 크기는 잡음 플로어를 감소시키기 위해 증가될 수 있다. 그러나, 종래의 D-급 증폭기들, 이를테면 도 1 및 도 2a-b에 예시된 D-급 증폭기들에서, 잡음 플로어를 감소시키기 위한 D-급 증폭기들의 수동 컴포넌트들의 크기의 스케일링(scaling)은 실현가능하지 않는데, 왜냐하면 그러한 스케일링은 허용가능한 제한들을 초과하여 전력 및 실리콘 면적을 증가시키기 때문이다.
[0010] 본원에서 언급된 결점들은 단지 대표적일 뿐이며, 개선된 전기 컴포넌트들에 대한 필요성, 특히 모바일 디바이스들에서 사용될 수 있는 오디오 증폭기들과 같은 개선된 오디오 증폭기들에 대한 필요성이 있음을 단순히 강조하기 위해 포함된다. 본원에서 설명된 실시예들은 특정 결점들을 해결하지만, 반드시 본원에서 설명되거나 또는 당업계에 공지된 각각의 그리고 모든 결점을 해결하는 것은 아니다.
[0011] 개선된 D-급 증폭기는 디지털 오디오 신호를 수신하고 아날로그 PWM 변조기에 대한 입력으로서 PWM 신호를 제공하는 디지털 PWM 변조기를 포함할 수 있다. 디지털 PWM 드라이버는 디지털 PWM 변조기를 뒤 따른다. 따라서, D-급 증폭기의 실시예들은, DAC의 필요성 없이, 트랜스듀서에서 재생하기 위한 오디오 신호를 프로세싱하는 디지털 신호 프로세서(DSP)로부터의 출력을 수신할 수 있다. 일부 실시예들에서, 증폭기는 증폭기의 적분기에서 신호 스윙을 감소시키는 폐-루프 피드백을 포함하여, 면적 및 전력 패널티(penalty)없이 낮은 유휴 채널 잡음을 획득하기 위해 적분기의 이득이 증가될 수 있게 한다. 본 개시내용의 개선된 D-급 증폭기는, 높은 제1 적분기 이득을 유지하고, 최소 실리콘 면적을 점유하며, 그리고 전력을 거의 소비하지 않으면서, 초저 유휴 채널 잡음 및 왜곡을 제공할 수 있다.
[0012] 일 실시예에 따르면, 장치는 디지털 신호를 수신하고 그 디지털 신호에 적어도 부분적으로 기초하여 제1 PWM 신호를 생성하도록 구성된 디지털 PWM 변조기; 디지털 PWM 변조기에 커플링되고, 제1 PWM 신호를 수신하고 그 제1 PWM 신호에 적어도 부분적으로 기초하여 기준 PWM 신호를 생성하도록 구성된 디지털 PWM 드라이버; 및 디지털 PWM 드라이버에 커플링되고, 기준 PWM 신호를 수신하고 그 기준 PWM 신호에 적어도 부분적으로 기초하여 출력 PWM 신호를 생성하도록 구성되는 아날로그 PWM 변조기를 포함할 수 있다.
[0013] 다른 실시예에서, 방법은 디지털 펄스 폭 변조(PWM) 변조기를 사용하여 디지털 신호를 수신하는 단계; 디지털 PWM 변조기를 사용하여, 디지털 신호에 적어도 부분적으로 기초하여 제1 PWM 신호를 생성하는 단계; 디지털 PWM 변조기에 커플링되는 디지털 PWM 드라이버를 사용하여, 제1 PWM 신호에 적어도 부분적으로 기초하여 기준 PWM 신호를 생성하는 단계; 및 디지털 PWM 드라이버에 커플링된 아날로그 PWM 변조기를 사용하여, 기준 PWM 신호에 적어도 부분적으로 기초하여 출력 PWM 신호를 생성하는 단계를 포함한다.
[0014] 또 다른 실시예에서, 장치는 디지털 펄스 폭 변조(PWM) 변조기를 사용하여 디지털 신호를 수신하는 단계; 디지털 PWM 변조기를 사용하여, 디지털 신호에 적어도 부분적으로 기초하여 제1 PWM 신호를 생성하는 단계; 디지털 PWM 변조기에 커플링되는 디지털 PWM 드라이버를 사용하여, 제1 PWM 신호에 적어도 부분적으로 기초하여 기준 PWM 신호를 생성하는 단계; 및 디지털 PWM 드라이버에 커플링된 아날로그 PWM 변조기를 사용하여, 기준 PWM 신호에 적어도 부분적으로 기초하여 출력 PWM 신호를 생성하는 단계를 포함하는 단계들을 수행하도록 구성된 오디오 제어기를 포함할 수 있다.
[0015] 전술한 내용은 이하의 상세한 설명이 보다 잘 이해될 수 있도록 본 발명의 실시예들의 특정한 특징들 및 기술적 장점들을 다소 광범위하게 약술하였다. 본 발명의 청구항들의 요지를 형성하는 추가 특징들 및 장점들이 이하에 설명될 것이다. 개시된 개념 및 특정 실시예가 동일하거나 유사한 목적들을 수행하기 위한 다른 구조들을 수정 또는 설계하기 위한 기초로서 용이하게 활용될 수 있다는 것을 당업자는 인식해야 한다. 그러한 등가 구성들은 첨부된 청구항들에서 제시된 본 발명의 사상 및 범위로부터 벗어나지 않는다는 것을 당업자는 또한 인식해야 한다. 첨부된 도면들과 관련하여 고려할 경우 이하의 설명으로부터 추가적인 특징들이 더 잘 이해될 것이다. 그러나, 도면들 각각은 단지 예시 및 설명의 목적으로만 제공되며 본 발명을 제한하려는 것으로 의도되지 않음이 명백히 이해되어야 한다.
[0016] 개시된 시스템들 및 방법들의 보다 완전한 이해를 위해, 이제 첨부 도면들과 함께 취해진 다음의 상세한 설명을 참조한다. 첨부된 도면들에서, 유사한 컴포넌트들 또는 특징들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 타입의 다양한 컴포넌트들은, 참조 라벨 다음에 유사한 컴포넌트들 사이를 구별하는 제2 라벨로 구별될 수 있다. 명세서에서 제1 참조 라벨만이 사용되는 경우, 설명은 제2 참조 라벨에 상관없이 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 어느 하나의 컴포넌트에 적용가능하다.
[0017] 도 1은 종래 기술에 따른 개-루프 디지털-구동 D-급 증폭기를 예시한 개략적인 블록도이다.
[0018] 도 2a은 종래 기술에 따른 폐-루프 아날로그-구동 D-급 증폭기를 예시한 개략적인 블록도이다.
[0019] 도 2b는 D-급 증폭기의 아날로그 PWM 변조기의 아날로그 입력 신호가 DAC에 의해 제공되는 종래 기술에 따른 다른 폐-루프 아날로그-구동 D-급 증폭기를 예시하는 개략적인 블록도이다.
[0020] 도 3a 및 도 3b는 종래 기술에 따른 D-급 증폭기의 아날로그 PWM 변조기 내에서 프로세싱된 신호들을 예시하는 플롯들이다.
[0021] 도 4a는 본 개시내용의 일부 실시예들에 따른 D-급 증폭기 시스템을 예시하는 개략적인 블록도이다.
[0022] 도 4b는 본 개시내용의 일부 실시예들에 따른 다른 D-급 증폭기 시스템을 예시하는 개략적인 블록도이다.
[0023] 도 5는 본 개시내용의 일부 실시예들에 따른 조절가능 D-급 증폭기 시스템을 예시하는 개략적인 블록도이다.
[0024] 도 6은 본 개시내용의 일부 실시예들에 따른, 입력 저항기 스트링을 통해 전류를 흐르게 하는 디지털 PWM 드라이버를 예시하는 개략적인 블록도이다.
[0025] 도 7a 및 도 7b는 본 개시내용의 일부 실시예들에 따른 D-급 증폭기 시스템의 조정 가능성을 예시하는 플롯들이다.
[0026] 도 8a 및 도 8b는 본 개시내용의 일부 실시예들에 따른 D-급 증폭기 시스템 내에서 프로세싱된 신호들을 예시하는 플롯들이다.
[0027] 도 9는 본 개시내용의 일 실시예에 따른 D-급 오디오 증폭을 위한 예시적인 방법을 예시한 흐름도이다.
[0028] 도 10은 본 개시내용의 일 실시예에 따라, 오디오 신호들을 증폭하도록 구성되는 오디오 제어기를 포함하는 예시적인 오디오 재생용 퍼스널 미디어 디바이스를 도시한 예시이다.
[0029] 도 4a는 본 개시내용의 일부 실시예들에 따른 D-급 증폭기 시스템을 예시하는 개략적인 블록도이다. D-급 증폭기 시스템(400)은 디지털 PWM 변조기(410), 디지털 PWM 드라이버(420), 아날로그 PWM 변조기(430) 및 기준 버퍼(440)를 포함한다. 디지털 PWM 변조기(410)는 디지털 오디오 입력 신호(405)를 수신하고, 아날로그 PWM 변조기(430)에 입력하기 위한 PWM 신호(425)를 생성한다. 일부 실시예들에서, D-급 증폭기 시스템(400)은 D-급 증폭기 시스템(400)의 다이 면적 또는 전력을 허용 가능한 레벨들을 초과하여 증가시키지 않으면서 초저 유휴 잡음을 제공할 수 있다.
[0030] 디지털 PWM 변조기(410)는 디지털 오디오 입력 신호(405)를 수신하도록 구성될 수 있다. 예컨대, 디지털 오디오 입력 신호(405)는 오디오 신호를 나타내는 디지털 신호일 수 있다. 일부 실시예들에서, 디지털 오디오 입력 신호(405)는 DSP에 의해 출력된 디지털 신호일 수 있다. 다른 실시예에서, 디지털 오디오 입력 신호(405)는 델타-시그마 변조기(DSM)에 의해 출력된 디지털 신호일 수 있다.
[0031] 디지털 PWM 변조기(410)는 디지털 신호(405)에 적어도 부분적으로 기초하여 제1 PWM 신호(415)를 생성하도록 구성된다. 예컨대, 디지털 PWM 변조기(410)는 디지털 PWM 변조기(410)에 의해 출력되는 파형의 듀티 사이클을 변화시킴으로써 디지털 오디오 입력 신호(405)를 제1 PWM 신호(415)로 변환할 수 있다. 일부 실시예들에서, 디지털 PWM 변조기(410)는 디지털 입력 신호들을 수신하고 많은 펄스들을 포함하는 신호를 출력하는 기능 블록을 지칭하며, 여기서 출력 신호의 펄스들의 폭들은 디지털 입력 신호들에 기초하여 디지털 PWM 변조기에 의해 변화된다. 일부 실시예들에서, 디지털 PWM 변조기(410)에 의해 출력된 제1 PWM 신호(415)는 차동 PWM 신호일 수 있다. 디지털 PWM 드라이버(420)는 디지털 PWM 변조기(410)에 커플링되어, 디지털 PWM 변조기(410)에 의해 출력된 제1 PWM 신호(415)를 수신할 수 있다.
[0032] 디지털 PWM 드라이버(420)는 제1 PWM 신호(415)에 적어도 부분적으로 기초하여 기준 PWM 신호(425)를 생성하도록 구성될 수 있다. 예컨대, PWM 드라이버(420)는 디지털 PWM 드라이버(420)를 아날로그 PWM 변조기(430)와 인터페이싱하는 복수의 저항기들(436) 중 적어도 하나를 통해 전류를 흐르게 하도록 구성될 수 있다. 디지털 PWM 드라이버(420)는 복수의 저항기들(436) 중 적어도 하나를 통해 전류를 흐르게 함으로써 기준 PWM 신호(425)를 생성하도록 구성될 수 있다. 디지털 PWM 드라이버(420)에 의해 생성된 기준 PWM 신호(425)는 아날로그 PWM 변조기(430)에 대한 입력으로서 제공될 수 있다. 일 실시예에 따르면, 기준 PWM 신호는 전압 신호일 수 있다. 다른 실시예에 따르면, 기준 PWM 신호는 전류 신호일 수 있다.
[0033] D-급 증폭기 시스템(400)은 또한 기준 버퍼(440)를 포함한다. 기준 버퍼(440)는 디지털 PWM 드라이버(420)에 커플링될 수 있다. 기준 버퍼(440)는 입력 전력을 수신하도록 구성되고 그리고 디지털 PWM 드라이버(420)에 전력을 공급하기 위해 디지털 PWM 드라이버(420)에 출력 전력을 제공하도록 구성된 파워 서플라이 블록일 수 있다.
[0034] D-급 증폭기 시스템(400)의 아날로그 PWM 변조기(430)는 디지털 PWM 드라이버(420)에 커플링되어, 기준 PWM 신호(425)를 수신할 수 있다. 도 4a에서, 아날로그 PWM 변조기(430)는 제1 적분기(431)를 통해 입력으로서 기준 PWM 신호(425)를 수신할 수 있다. 더욱이, 아날로그 PWM 변조기(430)는 또한 LPF(433)에 대한 입력으로서 기준 PWM 신호(425) 또는 기준 PWM 신호(425)의 감쇠 버전을 수신할 수 있다. LPF(433)를 통해 PWM 펄스 생성기(434)로의 기준 PWM 신호(425)의 경로는 아날로그 PWM 변조기(430)에서 기준 PWM 신호(425)의 피드-포워드 경로로 지칭될 수 있으며, 여기서 기준 PWM 신호(425)는 LPF(433)를 통해 PWM 펄스 발생기(434)로 직접 피드-포워드된다.
[0035] 아날로그 PWM 변조기(430)는 기준 PWM 신호(425)에 적어도 부분적으로 기초하여 스피커 드라이버(435)를 사용하여 출력 PWM 신호(427)를 생성하도록 구성될 수 있다. 예컨대, 아날로그 PWM 변조기(430)는 또한 아날로그 PWM 펄스 생성기(434) 및 스피커 드라이버(435)를 포함할 수 있으며, 이들 둘 모두는 출력 PWM 신호(427)를 생성하는데 사용될 수 있다. 일부 실시예들에서, 아날로그 PWM 변조기(430)에 의해 생성된 출력 PWM 신호(427)는 오디오 신호가 결국에는 인간에게 들리도록 하는 다른 컴포넌트들로 출력될 수 있다. 예컨대, 아날로그 PWM 변조기(430)의 스피커 드라이버(435)에 의해 출력된 출력 PWM 신호(427)는 LPF(미도시)에 출력된 다음, 신호를 인간이 들을 수 있는 사운드로 변환하는 스피커 또는 다른 트랜스듀서(미도시)에 출력될 수 있다.
[0036] 일부 실시예들에서, 아날로그 PWM 펄스 생성기(434)는 아날로그 신호들을 수신하고 많은 펄스들을 포함하는 신호를 출력하는 기능 블록일 수 있으며, 여기서 출력 신호의 펄스들의 폭들은 아날로그 PWM 펄스 생성기(434)에 입력된 아날로그 신호들에 기초하여 아날로그 PWM 펄스 생성기(434)에 의해 변화된다. 아날로그 PWM 펄스 생성기(434)는 적분기들(431 및 432)을 통해 또는 LPF(433)를 통해 입력 신호들을 수신할 수 있다. 아날로그 PWM 펄스 생성기(434)는 또한 제2 적분기(432)가 제1 적분기(431)에 의해 출력된 신호를 프로세싱한 후에 제2 적분기(432)에 의해 출력된 신호를 입력 신호로서 수신할 수 있다. 아날로그 PWM 펄스 생성기(434)는 LPF(433)가 기준 PWM 신호(425)를 프로세싱한 후 LPF(433)에 의해 출력된 신호를 추가로 수신할 수 있다.
[0037] 수신된 입력 신호들에 기초하여, 아날로그 PWM 펄스 생성기(434)는 제4 PWM 신호(428)를 생성할 수 있다. 제4 PWM 신호(428)는 스피커 드라이버(435)에 의해 입력으로서 수신될 수 있다. 일부 실시예들에서, 스피커 드라이버(435)는 D-급 증폭기 시스템(400) 내의 다른 기능 블록들, 이를테면 디지털 PWM 변조기(410), 디지털 PWM 드라이버(420), 적분기들(431 및 432), LPF(433) 및/또는 아날로그 PWM 펄스 생성기(434) 중 많은 것들보다 더 높은 전압 레벨에서 동작할 수 있다. 예컨대, 스피커 드라이버(435)는 전압 레벨 Vspk에서 동작할 수 있다. 일부 실시예들에서, 전압 레벨 Vspk는 D-급 증폭기 시스템(400)의 다른 블록들, 이를테면 디지털 PWM 변조기(410), 디지털 PWM 드라이버(420), 적분기들(431 및 432), LPF(433) 및/또는 아날로그 PWM 펄스 생성기(434)를 동작시키기 위해 사용되는 전압보다 더 높은 전압일 수 있다.
[0038] 도 4a에 예시된 바와 같이, 스피커 드라이버(435)는 출력 PWM 신호(427)를 생성하도록 구성될 수 있다. 일부 실시예들에서, 스피커 드라이버(435)는 아날로그 PWM 펄스 생성기(434)에 의해 출력된 제4 PWM 신호(428)를 수신하고 제4 PWM 신호(428)의 진폭을 증폭시켜서, 출력 PWM 신호(427)를 생성할 수 있다. 제4 PWM 신호(428)가 기준 PWM 신호(425)에 기초하여 결정되기 때문에, 스피커 드라이버(435)의 기능성은 또한 기준 PWM 신호(425)의 증폭으로서 설명될 수 있다. 출력 PWM 신호(427)는 또한 이를테면 기준 PWM 신호(425)가 차동 신호일 때 차동 신호일 수 있다. 일부 실시예들에서, 출력 PWM 신호의 대역내 진폭은 기준 PWM 신호의 진폭보다 크거나 이와 동일할 수 있다.
[0039] 아날로그 PWM 변조기(430)는 또한 에러 신호를 생성하기 위해 기준 PWM 신호(425) 및 출력 PWM 신호(427)의 반대 극성들을 더하도록 구성될 수 있다. 예컨대, 아날로그 PWM 변조기(430)는 저항기들(436)의 저항 Rin 값과는 다른 저항 Rfb를 갖는 피드백 저항기들(437)을 포함할 수 있으며, 피드백 저항기들(437)을 통해 출력 PWM 신호(427)는 제1 적분기(431)의 입력으로 피드백될 수 있다. 아날로그 PWM 변조기(430)의 제1 적분기(431)는 복수의 저항기들(436) 중 적어도 하나를 통해 디지털 PWM 드라이버(420)에 의한 전류의 구동을 통해 입력으로서 기준 PWM 신호(425)를 수신할 수 있다. 따라서, 출력 PWM 신호(427) 및 기준 PWM 신호(425) 둘 모두는 각각 피드백 저항기들(437) 및 복수의 입력 저항기들(436) 중 적어도 하나를 통해 제1 적분기(431)에 입력들로서 제공될 수 있다. 기준 및 출력 PWM 신호들이 서로 상쇄되는 에러 신호를 획득하기 위해, 출력 PWM 신호(427)는 기준 PWM 신호(425)의 음의 단자가 커플링된 노드와 동일한 노드에 출력 PWM 신호(427)의 양의 단자가 커플링되도록 제1 적분기(431)의 입력으로 피드백될 수 있다. 예컨대, 도 4a에서, 만일 단자(421)가 기준 PWM 드라이버(420)의 음의 단자이도록 단자(421)가 디지털 PWM 드라이버(420)의 음의 단자이면, 단자(422), 즉 스피커 드라이버(435)의 양의 단자는 단자(421) 및 단자(422)가 제1 적분기(431)의 동일한 입력 단자에 커플링되도록 제1 적분기(431)의 입력에 피드백될 수 있다. 일부 실시예들에서, 결과적인 에러 신호는 0 내지 200 mV의 범위에 있는 피크-대-피크 전압 진폭을 가질 수 있다. 일부 실시예들에 따르면, 순간 에러는 여전히 풀-신호-레벨 에러(full-signal-level error)일 수 있다. 그러나, 역-위상(out-of-phase) 피드백 신호는 에러의 대부분의 적분이 상쇄될 수 있게 할 수 있다.
[0040] 일부 실시예들에서, 아날로그 PWM 변조기(430)의 입력, 즉 제1 적분기(431)의 입력에서, 기준 PWM 신호(425)의 전압 레벨은 기준 PWM 신호(425)와 출력 PWM 신호(427)가 서로 상쇄되도록 출력 PWM 신호(427)의 전압 레벨과 매칭되도록 수정될 수 있다. 따라서, 디지털 PWM 드라이버(420)는 생성된 기준 PWM 신호(425)가 출력 PWM 신호(427)의 진폭과 대략 동일한 진폭을 갖도록 제1 PWM 신호(415)를 증폭하도록 구성될 수 있다. 일부 실시예들에서, 출력 PWM 신호(427)의 전압 레벨들은 변할 수 있다. 따라서, 출력 PWM 신호(427)의 다양한 전압 레벨들을 매칭시키는 것을 가능하게 하기 위해, D-급 증폭기 시스템(400)은 조절 가능하게 만들어질 수 있어서, 제1 PWM 신호(415)의 증폭은 디지털 PWM 드라이버(420)에 의해 출력된 기준 PWM 신호(425)의 전압 레벨이 출력 PWM 신호(427)의 전압 레벨과 대략 동일하도록 조절될 수 있다.
[0041] 도 4b는 본 개시내용의 일부 실시예들에 따른 다른 D-급 증폭기 시스템을 예시하는 개략적인 블록도이다. 특히, 도 4b는 다수의 디지털 PWM 변조기 출력들 및 이에 후속하는 이들과 관련된 디지털 PWM 드라이버들을 포함하는, 도 4a의 D-급 증폭기 시스템의 확장을 예시한다. 따라서, 도 4b에 예시된 바와 같이, 일반적으로, 본 개시내용의 D-급 증폭기 시스템은 하나보다 많은 디지털 PWM 변조기 출력(들) 및 대응하는 디지털 PWM 드라이버(들)를 포함할 수 있다. 일부 실시예들에서, 추가 디지털 PWM 변조기(들) 및 대응하는 디지털 PWM 드라이버(들)는 디지털 PWM 변조기(410) 및 디지털 PWM 드라이버(420)와 유사한 방식으로 동작할 수 있다.
[0042] 도 5는 본 개시내용의 일부 실시예들에 따른 조절가능 D-급 증폭기 시스템을 예시하는 개략적인 블록도이다. 도 5에 예시된 조절 가능한 D-급 증폭기 시스템(500)은, 기준 PWM 신호(525)의 전압 레벨을 조절하기 위한 조절 가능성의 추가 기능을 제외하면, 도 4에 예시된 D-급 증폭기 시스템(400)과 유사하다. 일부 실시예들에서, 기준 PWM 신호(525)의 전압 레벨을 조절하기 위해, 조절 가능한 D-급 증폭기 시스템(500)은 가변 기준 버퍼(540) 및/또는 가변 입력 저항기 스트링(536)을 포함할 수 있다.
[0043] 일 실시예에서, 가변 기준 버퍼(540)는 설정 가능한 출력 공급 전압을 갖도록 구성되어, 디지털 PWM 드라이버(520)에 공급되는 전압이 설정 가능하도록 할 수 있다. 출력 PWM 신호(527)가 기준 PWM 신호(525)보다 높은 전압 레벨을 갖는 경우, 가변 기준 버퍼(540)는 디지털 PWM 드라이버(520)에 의해 생성된 기준 PWM 신호(525)가 출력 PWM 신호(527)의 전압 진폭과 대략 동일한 전압 진폭을 갖도록 디지털 PWM 드라이버(520)에 제공되는 전압을 증가시키도록 구성될 수 있다. 가변 기준 버퍼(540)는 출력 PWM 신호(527)의 전압 신호들의 평균 레벨을 추적한 다음, 출력 PWM 신호(527)의 전압 신호들의 평균 레벨에 기초하여 디지털 PWM 드라이버(520)에 공급되는 전압을 수정하도록 구성될 수 있다.
[0044] 도 6은 본 개시내용의 일부 실시예들에 따른, 입력 저항기 스트링을 통해 전류를 흐르게 하는 디지털 PWM 드라이버를 예시하는 개략적인 블록도이다. 디지털 PWM 드라이버(620) 및 가변 입력 저항기 스트링(636)은 기준 PWM 신호(625)의 전압 레벨을 조절하기 위해 사용될 수 있다. 디지털 PWM 드라이버(620)는 저항기들(636)을 구동하기 위해 하나 이상의 인버터들 또는 버퍼들(618a-n)을 포함할 수 있다. 하나 이상의 인버터들 또는 버퍼들(618)은 도 4에 예시된 기준 버퍼(440) 또는 도 5에 예시된 가변 기준 버퍼(540)와 같은 기준 버퍼에 의해 전력을 공급받을 수 있다. 일부 실시예들에서, 도 6에 예시된 디지털 PWM 드라이버(620)의 하나 이상의 인버터들 또는 버퍼들(618)은 또한 도 4 및 도 5에 예시된 저항기들을 구동하기 위해 도 4 및 도 5에 예시된 디지털 PWM 드라이버들에서 사용될 수 있다. 부가적으로, 일부 실시예들에서, 도 6에 예시된 가변 입력 저항 스트링(636)은 도 5에 예시된 가변 입력 저항기 스트링 및/또는 도 4에 예시된 복수의 저항기들 중 적어도 하나로서 사용될 수 있다.
[0045] 디지털 PWM 드라이버(620) 및 가변 저항기 스트링(636)은 기준 PWM 신호(625)의 전압 레벨을 조절하기 위해 함께 동작할 수 있다. 다시 말해서, 디지털 PWM 드라이버(620) 및 가변 저항 스트링(636)은 디지털 PWM 드라이버(620)에 의해 생성된 기준 PWM 신호(625)가 출력 PWM 신호(427 또는 527)와 같은 피드백된 출력 PWM 신호의 전압 진폭과 대략 동일한 전압 진폭을 갖도록 제1 PWM 신호(615)의 전압 진폭의 증폭을 변화시키도록 함께 동작할 수 있다. 특히, 디지털 PWM 드라이버(620)는 전류가 흐르게 되는 복수의 저항기들(636) 중 적어도 하나를 변화시킴으로써 제1 PWM 신호(615)의 진폭의 증폭을 변화시키도록 구성될 수 있다. 예로서, 기준 PWM 신호(625)를 제1 적분기(631)의 입력에 제공하기 위해, 디지털 PWM 드라이버(620)는 20개의 상이한 쌍들의 인버터들 또는 버퍼들(618) 및 20개의 상이한 쌍들의 입력 저항기들(636)을 포함할 수 있으며, 입력 저항기들의 각각의 쌍은 상이한 크기를 갖는다. 예컨대, 제1 저항기 크기(Rin-1)는 1dB와 같은 제1 이득을 생성하는 저항기 크기에 대응할 수 있으며, 제20 저항기 크기(Rin_20)는 20dB와 같은 더 높은 이득을 생성하는 저항기 크기에 대응할 수 있다. 출력 PWM 신호(427 또는 527)와 같은 피드백된 출력 PWM 신호의 전압 레벨이 기준 PWM 신호(625)의 전압 진폭 레벨을 피드백된 출력 PWM 신호의 전압 진폭 레벨과 대략 동일하게 하는데 1dB의 증폭만을 필요로 하도록 하는 경우, 디지털 PWM 드라이버(620)는 피드백된 출력 PWM 신호의 전압 진폭 레벨과 대략 동일한 전압 진폭 레벨을 갖는 기준 PWM 신호(625)를 생성하기 위해 제1 PWM 신호(615)가 단지 1dB만큼 증폭되도록 저항기들(Rin_1)을 구동하는 버퍼들(Buf_1)만을 활성화하도록 구성될 수 있다. 유사하게, 출력 PWM 신호의 전압 레벨이 기준 PWM 신호(625)의 전압 진폭 레벨을 출력 PWM 신호의 전압 진폭 레벨과 대략 동일하게 하는데 20dB의 증폭만을 필요로 하도록 하는 경우, 디지털 PWM 드라이버(620)는 출력 PWM 신호의 전압 진폭 레벨과 대략 동일한 전압 진폭 레벨을 갖는 기준 PWM 신호(625)를 생성하기 위해 제1 PWM 신호(615)가 20dB만큼 증폭되도록 저항기들(Rin_20)을 구동하는 버퍼들(Buf_20)을 활성화하도록 구성될 수 있다. 예로서, 디지털 PWM 드라이버(620)가 출력 PWM 신호의 전압 스윙과 매칭하도록 5V의 전압 스윙을 갖는 신호를 출력하도록 설계되나 후속하여 10V의 전압 스윙을 갖는 출력 PWM 신호가 출력되는 경우, 디지털 PWM 드라이버(620)는 가변 기준 버퍼(540)와 같은 가변 기준 버퍼의 변화 또는 인버터들(618), 버퍼들(618) 또는 저항기들(636)의 활성화를 통해 기준 PWM 신호(625)의 전압 스윙을 조절하도록 구성되어, 기준 PWM 신호(625)의 전압 스윙은 또한 현재 또한 10V인 출력 PWM 신호의 조절된 전압 스윙과 매칭하도록 10V이다.
[0046] 당업자는 비록 20개의 저항기 크기들이 20개의 상이한 이득 단계들을 나타내는 것으로 도 6에 예시될지라도 상이한 개수의 이득 단계들을 나타내기 위한 상이한 개수의 저항기 크기들이 본 개시내용의 범위 또는 사상으로부터 벗어나지 않고 가변 입력 저항기 스트링에 대해 또한 사용될 수 있다는 것을 용이하게 인식할 것이다. 유사하게, 20개가 아닌 대응하는 쌍들의 인버터들 또는 버퍼들의 수가 본 개시내용의 사상 또는 범위로부터 벗어나지 않고 디지털 PWM 드라이버 내에서 사용될 수 있다. 더욱이, 당업자는 디지털 PWM 드라이버 및 가변 입력 저항기 스트링에 의해 달성될 수 있는 최대 이득 및 이득 단계들이, 본 개시내용의 범위 또는 사상으로부터 벗어나지 않고, 각각 20dB 및 1dB과 다른 값들일 수 있다는 것을 용이하게 인식할 것이다.
[0047] 제1 적분기(631)에 대한 입력 신호로서 기준 PWM 신호(625)를 제공하기 위해 사용된 것들과 상이한 인버터들(또는 버퍼들)(618) 및 저항기들(636)은 기준 PWM 신호(625)를 LPF(633)에 제공하기 위해 사용될 수 있다. 도 4 및 도 5에 예시된 바와 같이, 일부 실시예들에서, 기준 PWM 신호는 디지털 PWM 드라이버로부터 직접 LPF로 제공될 수 있다. 다른 실시예들에서, 제1 적분기에 대한 입력 신호로서 기준 PWM 신호를 제공하기 위해 사용된 것들과 동일한 인버터들(또는 버퍼들) 및 저항기들은 기준 PWM 신호를 LPF에 제공하기 위해 사용될 수 있다.
[0048] 일부 실시예들에서, 본 개시내용의 D-급 증폭기 시스템의 아날로그 PWM 변조기의 입력 신호들에는 아날로그 PWM 변조기와 인터페이싱하는 저항기들을 구동하는 하나 이상의 인버터들 또는 버퍼들로 구현되는 디지털 PWM 드라이버가 제공될 수 있기 때문에, 아날로그 PWM 변조기에 입력을 제공하기 위해 DAC가 필요하지 않을 수 있다. 결과로서, 본 개시내용의 D-급 증폭기 시스템들은 D-급 증폭기 시스템의 아날로그 PWM 변조기에 대한 입력을 제공하기 위해 D-급 증폭기 시스템에서 DAC를 사용하는 것과 연관된 단점들 중 많은 단점들을 제거할 수 있다.
[0049] 이전 시스템들에서는 스위치들이 전형적으로 T-게이트들이었으며 180nm 노드에서 6V 디바이스들이었다. 더욱이, 이전 시스템들에서, 단지 하나의 스위치가 전형적으로 동시에 인에이블되며, 큰 공통-모드 변형을 겪는 합산 노드에 연결된다. 따라서, 이러한 이전의 시스템들은 연관된 디바이스 제한들의 결과로서 55nm 프로세스에서 구현하기가 매우 어려웠다. 전형적으로, Vgs 특성들을 제어하기 위해 이전 시스템들에서는 정교한 공통-모드 추적 시스템과 차지 펌프가 필요했다. 그러나, 본 개시내용의 실시예들은 이전 시스템들의 단점들을 겪지 않으므로 향상된 이득 스위치 구현들을 가능하게 한다. 도 4 내지 도 6에서 사용될 수 있는 이득 스위치들의 예들은 미국 특허 출원 제15/582,257호(이하, "257 출원"으로 지칭됨)에 설명되어 있으며, 이에 의해 "257출원"은 인용에 의해 통합된다.
[0050] 도 7a 및 도 7b는 본 개시내용의 일부 실시예들에 따른 D-급 증폭기 시스템의 조정 가능성을 예시하는 플롯들이다. 도 7a에서, 신호(702)는 디지털 PWM 드라이버에 의해 출력되고 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 입력으로서 수신되는 기준 PWM 신호의 섹션을 나타내고, 신호(704)는 스피커 드라이버로부터 피드백되고 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 입력으로서 수신된 출력 PWM 신호의 섹션을 나타낸다. 도 7a에 예시된 바와 같이, 신호들(702 및 704)의 폭들 및 전압 진폭 레벨들은 서로 거의 동일하다. 따라서, 기준 PWM 신호(702)와 출력 PWM 신호(704)의 반대 극성들이 에러 신호를 획득하기 위해 함께 더해질 때, 결과적인 에러 신호는 대략 0과 동일하다.
[0051] 도 7b에서, 신호(712)는 스피커 드라이버로부터 피드백되어 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 입력으로서 수신된 출력 PWM 신호의 섹션을 나타내고, 신호(714)는 증폭 없이 디지털 PWM 드라이버에 의해 출력되고 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 입력으로서 수신되는 기준 PWM 신호의 섹션을 나타낸다 . 신호들(712 및 714)의 전압 진폭 레벨들이 대략 동일하지 않기 때문에, 기준 PWM 신호(714)와 출력 PWM 신호(712)의 반대 극성들이 에러 신호를 획득하기 위해 함께 더해질 때, 결과적인 에러 신호는 대략 0과 동일하지 않을 것이다. 신호(716)는 제1 PWM 신호의 증폭 후 디지털 PWM 드라이버에 의해 출력되고 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 입력으로서 수신된 기준 PWM 신호의 섹션을 나타낸다. 도 7b에 예시된 바와 같이, 신호들(712 및 716)의 폭들 및 전압 진폭 레벨들은 서로 대략 동일하다. 따라서, 기준 PWM 신호(716)와 출력 PWM 신호(712)의 반대 극성들이 에러 신호를 획득하기 위해 함께 더해질 때, 결과적인 에러 신호는 대략 0과 동일하다.
[0052] 도 8a 및 도 8b는 본 개시내용의 일부 실시예들에 따른 D-급 증폭기 시스템 내에서 프로세싱된 신호들을 예시하는 플롯들이다. 도 8a에서, 신호(802)는 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 출력된 차동 신호의 제1 신호를 나타내고, 신호(804)는 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 출력된 차동 신호의 제2 신호를 나타낸다. 동시에, 신호들(802 및 804)은 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 출력된 차동 신호를 형성한다. 도 8b는 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 의해 출력된 차동 신호의 단일-종단 표현인 단일-종단 신호(806)를 예시한다. 일부 실시예들에서, 신호(806)는 제1 적분기의 입력들에서의 기준 및 출력 PWM 신호들이 서로 상쇄되는 방식으로 서로 더해질 때 제1 적분기의 출력에서의 에러 신호를 나타낸다. 도 8b에 예시된 바와 같이, 에러 신호는 0 내지 200mV 범위에 있는 피크-투-피크 진폭을 가질 수 있다.
[0053] 일부 실시예들에서, 기준 및 출력 PWM 신호들의 반대 극성들이 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 대한 입력에서 함께 더해질 때 기준 및 출력 PWM 신호들이 실질적으로 서로 상쇄될 수 있기 때문에, 아날로그 PWM 변조기의 적분기들은 큰 전압 신호들에 대해 동작하지 않을 수 있다. 대신에, 적분기들은 작은 에러 신호에 대해 동작할 수 있다. 예컨대, 본 개시내용의 아날로그 PWM 변조기의 제1 적분기에 대한 입력들이 기준 PWM 신호 및 출력 PWM 신호일 수 있기 때문에, 기준 PWM 신호와 출력 PWM 신호 간의 차이인 에러 신호는 매우 작을 수 있으며 스피커 드라이버의 비-선형성 및 일부 경로 지연으로 인해 주로 발생할 수 있다.
[0054] 작은 에러 신호의 결과로서, 본 개시내용의 아날로그 PWM 변조기에서의 적분기들의 이득들은 종래의 D-급 증폭기 시스템들에서 허용되는 것보다 더 높게 만들어질 수 있다. 특정 실시예들에서, 적분기들의 이득을 증가시킴으로써, 본 개시내용의 D-급 증폭기 시스템의 면적 또는 전력 사용량을 증가시키지 않으면서, 본 개시내용의 D-급 증폭기 시스템에 의해 다른 장점들, 이를테면 더 많은 잡음 제거가 달성될 수 있다.
[0055] 도 9는 본 개시내용의 일 실시예에 따른 D-급 오디오 증폭을 위한 예시적인 방법을 예시한 흐름도이다. 방법(900)은 본 개시내용에서 설명된 시스템들 또는 다른 시스템들로 구현될 수 있다. 방법(900)은, 블록(902)에서, 디지털 PWM 변조기를 사용하여 디지털 신호를 수신하는 것으로 시작한다. 블록(904)에서, 제1 PWM 신호는 디지털 신호에 적어도 부분적으로 기초하여 디지털 PWM 변조기를 사용하여 생성된다. 블록(906)에서, 기준 PWM 신호는 제1 PWM 신호에 적어도 부분적으로 기초하여 디지털 PWM 변조기에 커플링된 디지털 PWM 드라이버를 사용하여 생성된다. 블록(908)에서, 출력 PWM 신호는 기준 PWM 신호에 적어도 부분적으로 기초하여 디지털 PWM 드라이버에 커플링된 아날로그 PWM 변조기를 사용하여 생성된다.
[0056] 도 9의 개략적인 흐름도는 일반적으로 논리 흐름도로서 제시된다. 따라서, 도시된 순서 및 라벨링된 단계들은 개시된 방법의 양상들을 표시한다. 예시된 방법의 하나 이상의 단계들 또는 이의 일부들과 기능, 논리 또는 효과가 균등한 다른 단계들 및 방법들이 착상될 수 있다. 부가적으로, 사용된 포맷 및 심볼들은 방법의 논리적 단계들을 설명하기 위해 제공되며, 방법의 범위를 제한하지 않는 것으로 이해된다. 흐름도들에서 다양한 화살표 타입들 및 라인 타입들이 이용될 수 있지만, 이들은 대응하는 방법들의 범위를 제한하지 않는 것으로 이해된다. 실제로, 일부 화살표들 또는 다른 커넥터들은 방법들의 논리적 흐름만을 표시하기 위해 사용될 수 있다. 예컨대, 화살표는 도시된 방법들의 열거된 단계들 사이에 지정되지 않은 지속기간의 대기 또는 모니터링 기간을 표시할 수 있다. 부가적으로, 특정 방법이 발생하는 순서는 도시된 대응하는 단계들의 순서를 엄격하게 준수하거나 준수하지 않을 수 있다.
[0057] 본원에서 설명된 오디오 증폭 시스템들을 포함하는 오디오 프로세서에 대한 하나의 유리한 실시예는 음악, 고-충실도 음악 및/또는 전화 통화들로부터의 스피치를 재생하기 위한 퍼스널 미디어 디바이스이다. 도 10은 본 개시내용의 일 실시예에 따라, 오디오 신호들을 증폭하도록 구성되는 오디오 제어기를 포함하는 예시적인 오디오 재생용 퍼스널 미디어 디바이스를 도시한 예시이다. 퍼스널 미디어 디바이스(1000)는 고-충실도 음악 파일들 및 일반 음악 파일들 모두를 포함할 수 있는 재생용 음악 파일들 중에서 사용자가 선택할 수 있게 하는 디스플레이(1002)를 포함할 수 있다. 음악 파일들이 사용자에 의해 선택될 때, 오디오 파일들은 애플리케이션 프로세서(미도시)에 의해 메모리(1004)로부터 리트리브(retrieve)되어 오디오 제어기(1006)에 제공될 수 있다. 오디오 제어기(1006)는 D-급 증폭기 시스템(1006A)을 포함할 수 있다. D-급 증폭기 시스템(1006A)은 이를테면 도 4 또는 도 5의 실시예들에 따라 입력 오디오 신호를 수정하기 위해 오디오 프로세싱을 구현할 수 있다. 오디오 제어기(1006)의 출력은 증폭기(1008)에 의해 증폭될 수 있다. 일부 실시예들에서, 증폭기(1008)는 오디오 제어기(1006) 내에 포함될 수 있다. 증폭기(1008)는 헤드폰들(1012)과 같은, 트랜스듀서를 구동하기 위한 헤드폰 잭과 같이 오디오 출력(1010)에 커플링될 수 있다. 증폭기(1008)는 또한 디바이스(1000)의 내부 스피커(1020)에 커플링될 수 있다. 비록 오디오 제어기(1006)에서 수신된 데이터가 메모리(1004)로부터 수신된 것으로 설명되지만, 오디오 데이터는 또한 다른 소스들, 이를테면 USB 연결, Wi-Fi를 통해 퍼스널 미디어 디바이스(1000)에 연결된 디바이스, 셀룰러 라디오, 인터넷-기반 서버, 다른 무선 라디오 및/또는 다른 유선 연결로부터 수신될 수 있다.
[0058] 앞서 설명된 동작들은 설명된 동작들을 수행하도록 구성된 임의의 회로에 의해 수행될 수 있다. 이러한 회로는 반도체 기판상에 구성된 집적 회로(IC)일 수 있으며, 논리 게이트들로서 구성된 트랜지스터들과 같은 논리 회로, 및 동적 랜덤 액세스 메모리(DRAM), 전자적으로 프로그램가능 판독-전용 메모리(EPROM) 또는 다른 메모리 디바이스들로서 구성된 트랜지스터들 및 커패시터들과 같은 메모리 회로를 포함할 수 있다. 논리 회로는 하드-와이어(hard-wire) 연결들을 통해, 또는 펌웨어에 포함된 명령에 의한 프로그래밍을 통해 구성될 수 있다. 게다가, 논리 회로는 소프트웨어에 포함된 명령들을 실행할 수 있는 범용 프로세서(예컨대, CPU 또는 DSP)로서 구성될 수 있다. 펌웨어 및/또는 소프트웨어는 본원에서 설명된 신호들의 프로세싱이 수행되게 하는 명령들을 포함할 수 있다. 회로 또는 소프트웨어는 특정 기능들을 수행하도록 구성된 블록들로 편성될 수 있다. 대안적으로, 일부 회로 또는 소프트웨어는 설명된 동작들 중 몇몇을 수행할 수 있는 공유 블록들로서 편성될 수 있다. 일부 실시예들에서, 제어기인 집적 회로(IC)는 다른 기능을 포함할 수 있다. 예컨대, 제어기 IC는 본원에서 설명된 기능들을 수행하기 위한 회로와 함께 오디오 코더/디코더(CODEC)를 포함할 수 있다. 이러한 IC는 오디오 제어기의 일례이다. 다른 오디오 기능성은 부가적으로 또는 대안적으로 오디오 제어기를 형성하기 위해 본원에서 설명된 IC 회로와 통합될 수 있다.
[0059] 만일 펌웨어 및/또는 소프트웨어로 구현되면, 앞서 설명된 기능들은 컴퓨터-판독 가능 매체상에 하나 이상의 명령들 또는 코드로서 저장될 수 있다. 예들은 데이터 구조로 인코딩된 비-일시적 컴퓨터-판독 가능 매체 및 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독 가능 매체를 포함한다. 컴퓨터-판독가능 매체는 물리적 컴퓨터 저장 매체를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터 -판독가능 매체는 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 전기적-소거 가능 프로그램 가능 판독-전용 메모리(EEPROM), 컴팩트 디스크 판독-전용 메모리(CD-ROM) 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 디스크 및 디스크(disk and disc)는 CD(compact disc)들, 레이저 디스크(disc)들, 광 디스크(disc)들, DVD(digital versatile disc)들, 플로피 디스크(disk)들 및 블루-레이 디스크(disc)들을 포함한다. 일반적으로, 디스크(disk)들은 데이터를 자기적으로 재생하고, 디스크(disc)들은 데이터를 광학적으로 재생한다. 상기 것들의 조합들은 또한 컴퓨터-판독가능 매체의 범위 내에 포함되어야 한다.
[0060] 컴퓨터 판독가능 매체상의 저장에 부가하여, 명령들 및/또는 데이터는 통신 장치에 포함된 송신 매체상의 신호들로서 제공될 수 있다. 예컨대, 통신 장치는 명령들 및 데이터를 표시하는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령들 및 데이터는 하나 이상의 프로세서들로 하여금 청구항들에 약술된 기능들을 구현하게 하도록 구성된다.
[0061] 비록 본 개시내용 및 특정한 대표적인 장점들이 상세하게 설명되었을지라도, 첨부된 청구항들에 의해 정의된 개시내용의 사상 및 범위로부터 벗어나지 않고 본원에서 다양한 변화들, 대체들 및 변형들이 이루어질 수 있다는 것이 이해되어야 한다. 더욱이, 본 출원의 범위는 본 명세서에 설명된 프로세스, 머신, 제조물, 물질의 조성물, 수단, 방법들 및 단계들의 특정 실시예들로 제한되는 것으로 의도되지 않는다. 예컨대, 비록 D-급 증폭기가 앞의 실시예들에서 설명되었지만, 개시된 발명의 양상들은 또한 다른 증폭기들에 적용될 수 있다. 당업자가 본 개시내용으로부터 용이하게 인식할 바와 같이, 본원에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 본원에서 설명된 대응하는 실시예들과 실질적으로 동일한 결과를 달성하는 현재 개발되었거나 또는 추후 개발될 프로세스들, 머신들, 제조물, 물질의 조성물, 수단, 방법들 또는 단계들이 활용될 수 있다. 따라서, 첨부된 청구항들은 그러한 프로세스들, 머신들, 제조물, 물질의 조성물, 수단, 방법들 또는 단계들을 자신들의 범위 내에 포함하는 것으로 의도된다.

Claims (28)

  1. 디지털 신호를 수신하고, 상기 디지털 신호에 적어도 부분적으로 기초하여 제1 펄스 폭 변조(PWM) 신호를 생성하도록 구성된 디지털 PWM 변조기;
    상기 디지털 PWM 변조기에 커플링되며, 상기 제1 PWM 신호를 수신하고 상기 제1 PWM 신호에 적어도 부분적으로 기초하여 기준 PWM 신호를 생성하도록 구성된 디지털 PWM 드라이버; 및
    상기 디지털 PWM 드라이버에 커플링되며, 상기 기준 PWM 신호를 수신하고 상기 기준 PWM 신호에 적어도 부분적으로 기초하여 출력 PWM 신호를 생성하도록 구성된 아날로그 PWM 변조기
    를 포함하고,
    상기 아날로그 PWM 변조기는 상기 기준 PWM 신호와 상기 출력 PWM 신호의 반대되는 극성들을 더하여 에러 신호를 생성하도록 추가로 구성되는,
    장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 아날로그 PWM 변조기는 상기 출력 PWM 신호를 생성하기 위해 상기 기준 PWM 신호의 진폭을 증폭시키도록 추가로 구성되며, 상기 출력 PWM 신호의 대역내 진폭은 상기 기준 PWM 신호의 진폭보다 크거나 또는 이와 동일한,
    장치.
  4. 제1항에 있어서,
    상기 디지털 PWM 드라이버는 생성된 기준 PWM 신호가 상기 출력 PWM 신호의 진폭과 동일한 진폭을 갖도록 상기 제1 PWM 신호의 진폭을 증폭시키도록 추가로 구성되는,
    장치.
  5. 제4항에 있어서,
    상기 디지털 PWM 드라이버는 상기 디지털 PWM 드라이버와 상기 아날로그 PWM 변조기 사이를 연결하는 복수의 저항기들 중 적어도 하나를 통해 전류가 흐르게 하도록 추가로 구성되는,
    장치.
  6. 제5항에 있어서,
    상기 디지털 PWM 드라이버는 상기 복수의 저항기들 중 전류가 흐르게 되는 적어도 하나의 저항기를 변화시킴으로써 상기 제1 PWM 신호의 진폭의 증폭을 변화시키도록 구성되는,
    장치.
  7. 제1항에 있어서,
    상기 장치는 D-급 증폭기인,
    장치.
  8. 제1항에 있어서,
    상기 디지털 PWM 드라이버에 연결되고 상기 디지털 PWM 드라이버에 전력을 제공하도록 구성된 기준 버퍼를 더 포함하는,
    장치.
  9. 제8항에 있어서,
    상기 기준 버퍼는 설정 가능한 출력 공급 전압을 갖도록 추가로 구성되어, 상기 디지털 PWM 드라이버에 공급되는 전압이 설정 가능하게 되는,
    장치.
  10. 제1항에 있어서,
    상기 기준 PWM 신호 및 상기 출력 PWM 신호 중 적어도 하나는 차동 신호인,
    장치.
  11. 제1항에 있어서,
    상기 출력 PWM 신호는 상기 아날로그 PWM 변조기 내의 스피커 드라이버에 의해 출력되는,
    장치.
  12. 디지털 펄스 폭 변조(PWM) 변조기를 사용하여 디지털 신호를 수신하는 단계;
    상기 디지털 PWM 변조기를 사용하여, 상기 디지털 신호에 적어도 부분적으로 기초하여 제1 PWM 신호를 생성하는 단계;
    상기 디지털 PWM 변조기에 커플링된 디지털 PWM 드라이버를 사용하여, 상기 제1 PWM 신호에 적어도 부분적으로 기초하여 기준 PWM 신호를 생성하는 단계;
    상기 디지털 PWM 드라이버에 커플링된 아날로그 PWM 변조기를 사용하여, 상기 기준 PWM 신호에 적어도 부분적으로 기초하여 출력 PWM 신호를 생성하는 단계; 및
    상기 기준 PWM 신호와 상기 출력 PWM 신호의 반대되는 극성들을 더하여 에러 신호를 생성하는 단계
    를 포함하는,
    방법.
  13. 삭제
  14. 제12항에 있어서,
    상기 출력 PWM 신호를 생성하기 위해 상기 기준 PWM 신호의 진폭을 증폭시키는 단계를 더 포함하고, 상기 출력 PWM 신호의 대역내 진폭은 상기 기준 PWM 신호의 진폭보다 크거나 또는 이와 동일한,
    방법.
  15. 제12항에 있어서,
    생성된 기준 PWM 신호가 상기 출력 PWM 신호의 진폭과 동일한 진폭을 갖도록 상기 제1 PWM 신호의 진폭을 증폭시키는 단계를 더 포함하는,
    방법.
  16. 제15항에 있어서,
    상기 디지털 PWM 드라이버와 상기 아날로그 PWM 변조기 사이를 연결하는 복수의 저항기들 중 적어도 하나를 통해 전류를 흐르게 하는 단계를 더 포함하는,
    방법.
  17. 제16항에 있어서,
    상기 복수의 저항기들 중 전류가 흐르게 되는 적어도 하나의 저항기를 변화시킴으로써 상기 제1 PWM 신호의 진폭의 증폭을 변화시키는 단계를 더 포함하는,
    방법.
  18. 제12항에 있어서,
    상기 방법은 D-급 증폭기 내에서 수행되는,
    방법.
  19. 제12항에 있어서,
    상기 디지털 PWM 드라이버에 전력을 제공하는 단계를 더 포함하는,
    방법.
  20. 제19항에 있어서,
    상기 디지털 PWM 드라이버에 제공되는 상기 전력은 설정 가능한,
    방법.
  21. 제12항에 있어서,
    상기 기준 PWM 신호 및 상기 출력 PWM 신호 중 적어도 하나는 차동 신호인,
    방법.
  22. 제12항에 있어서,
    상기 출력 PWM 신호는 상기 아날로그 PWM 변조기 내의 스피커 드라이버에 의해 출력되는,
    방법.
  23. 디지털 펄스 폭 변조(PWM) 변조기를 사용하여 디지털 신호를 수신하는 단계;
    상기 디지털 PWM 변조기를 사용하여, 상기 디지털 신호에 적어도 부분적으로 기초하여 제1 PWM 신호를 생성하는 단계;
    상기 디지털 PWM 변조기에 커플링된 디지털 PWM 드라이버를 사용하여, 상기 제1 PWM 신호에 적어도 부분적으로 기초하여 기준 PWM 신호를 생성하는 단계;
    상기 디지털 PWM 드라이버에 커플링된 아날로그 PWM 변조기를 사용하여, 상기 기준 PWM 신호에 적어도 부분적으로 기초하여 출력 PWM 신호를 생성하는 단계; 및
    상기 기준 PWM 신호와 상기 출력 PWM 신호의 반대되는 극성들을 더하여 에러 신호를 생성하는 단계
    를 포함하는 단계들을 수행하도록 구성된 오디오 제어기를 포함하는,
    장치.
  24. 삭제
  25. 제23항에 있어서,
    상기 오디오 제어기는 상기 출력 PWM 신호를 생성하기 위해 상기 기준 PWM 신호의 진폭을 증폭시키는 단계를 수행하도록 추가로 구성되며, 상기 출력 PWM 신호의 대역내 진폭은 상기 기준 PWM 신호의 진폭보다 크거나 또는 이와 동일한,
    장치.
  26. 제23항에 있어서,
    상기 오디오 제어기는 생성된 기준 PWM 신호가 상기 출력 PWM 신호의 진폭과 동일한 진폭을 갖도록 상기 제1 PWM 신호의 진폭을 증폭시키는 단계를 수행하도록 추가로 구성되는,
    장치.
  27. 제26항에 있어서,
    상기 오디오 제어기는 상기 디지털 PWM 드라이버와 상기 아날로그 PWM 변조기 사이를 연결하는 복수의 저항기들 중 적어도 하나를 통해 전류를 흐르게 하는 단계를 수행하도록 추가로 구성되는,
    장치.
  28. 제27항에 있어서,
    상기 오디오 제어기는 상기 복수의 저항기들 중 전류가 흐르게 되는 적어도 하나의 저항기를 변화시킴으로써 상기 제1 PWM 신호의 진폭의 증폭을 변화시키는 단계를 수행하도록 추가로 구성되는,
    장치.
KR1020197028916A 2017-03-03 2018-03-02 디지털 pwm 변조기 KR102360255B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762466450P 2017-03-03 2017-03-03
US62/466,450 2017-03-03
PCT/US2018/020749 WO2018161024A1 (en) 2017-03-03 2018-03-02 Digital pwm modulator

Publications (2)

Publication Number Publication Date
KR20190126353A KR20190126353A (ko) 2019-11-11
KR102360255B1 true KR102360255B1 (ko) 2022-02-07

Family

ID=61692104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197028916A KR102360255B1 (ko) 2017-03-03 2018-03-02 디지털 pwm 변조기

Country Status (6)

Country Link
US (1) US10164590B2 (ko)
KR (1) KR102360255B1 (ko)
CN (1) CN110651430B (ko)
GB (1) GB2574770B (ko)
TW (1) TWI697202B (ko)
WO (1) WO2018161024A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951204B2 (en) * 2018-08-30 2021-03-16 Maxim Integrated Products, Inc. Digital pulse width modulation driver system
CN113056050A (zh) * 2021-03-05 2021-06-29 南京医科大学眼科医院 单色光诱导近视模型的光控装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005517337A (ja) 2002-02-05 2005-06-09 デジタル アンド アナログ カンパニー リミテッド Ｐｗｍ負帰還によるデジタルｐｗｍ入力ｄ級音響増幅器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038265A (en) * 1997-04-21 2000-03-14 Motorola, Inc. Apparatus for amplifying a signal using digital pulse width modulators
JP2005079692A (ja) * 2003-08-28 2005-03-24 Renesas Technology Corp 信号処理装置及びｄ級アンプ装置
JP4852837B2 (ja) * 2004-11-01 2012-01-11 日本テキサス・インスツルメンツ株式会社 Ｐｗｍドライバおよびこれを用いたｄ級増幅器
US7262658B2 (en) * 2005-07-29 2007-08-28 Texas Instruments Incorporated Class-D amplifier system
JP4704887B2 (ja) * 2005-10-28 2011-06-22 Ｏｋｉセミコンダクタ株式会社 増幅回路
US7456685B2 (en) * 2006-03-07 2008-11-25 Monolithic Power Systems, Inc. Class D audio amplifier with PWM and feedback
WO2008072212A1 (en) * 2006-12-15 2008-06-19 Bang & Olufsen Icepower A/S Extra power stage added for pop elimination
US8022756B2 (en) * 2007-05-15 2011-09-20 Qualcomm, Incorporated Output circuits with class D amplifier
US7859331B2 (en) * 2008-05-21 2010-12-28 Silicon Laboratories Inc. Predictive feedback compensation for PWM switching amplifiers
KR20100008749A (ko) * 2008-07-16 2010-01-26 삼성전자주식회사 스위칭 파워 증폭 장치 및 그 제어 방법
US20100045376A1 (en) * 2008-08-25 2010-02-25 Eric Soenen Class d amplifier control circuit and method
US7825726B2 (en) * 2008-10-30 2010-11-02 Freescale Semiconductor, Inc. Digital pulse width modulation for half bridge amplifiers
US8237496B2 (en) * 2010-07-29 2012-08-07 Broadcom Corporation Switching amplifier with enhanced supply rejection and related method
US8890608B2 (en) * 2012-02-29 2014-11-18 Texas Instruments Incorporated Digital input class-D audio amplifier
CN102684701B (zh) * 2012-04-27 2014-07-09 苏州上声电子有限公司 基于编码转换的数字扬声器驱动方法和装置
US9306588B2 (en) * 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US9503027B2 (en) * 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US10193505B2 (en) * 2016-08-05 2019-01-29 Cirrus Logic, Inc. Configurable control loop topology for a pulse width modulation amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005517337A (ja) 2002-02-05 2005-06-09 デジタル アンド アナログ カンパニー リミテッド Ｐｗｍ負帰還によるデジタルｐｗｍ入力ｄ級音響増幅器

Also Published As

Publication number Publication date
WO2018161024A1 (en) 2018-09-07
CN110651430B (zh) 2023-07-07
KR20190126353A (ko) 2019-11-11
TW201838326A (zh) 2018-10-16
GB201913860D0 (en) 2019-11-13
US10164590B2 (en) 2018-12-25
CN110651430A (zh) 2020-01-03
US20180254757A1 (en) 2018-09-06
TWI697202B (zh) 2020-06-21
GB2574770A (en) 2019-12-18
GB2574770B (en) 2022-02-09

Similar Documents

Publication Publication Date Title
US9300258B2 (en) Method and device for driving digital speaker based on code conversion
US10320337B2 (en) Fully-differential operational amplifier system
JP4455647B2 (ja) オーディオ信号増幅回路およびそれを用いた電子機器
JP6689837B2 (ja) ポップ音雑音を最小限にし、または排除するための調節可能なランプアップ／ダウン利得を伴う増幅器
NL1032440C2 (nl) Inrichting en werkwijze om audiovolume te regelen in een D-klasse versterker.
KR102360255B1 (ko) 디지털 pwm 변조기
US7102426B2 (en) Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier
US7432760B2 (en) Digital amplifier apparatus and method of muting digital amplifier apparatus
US9035699B2 (en) Multi-stage amplifier
US9136798B2 (en) Method and apparatus for outputting audio signal
US7184481B2 (en) Audio reproducing apparatus and method
KR102216831B1 (ko) 이중-경로 펄스 폭 변조 시스템의 교정
JP4515926B2 (ja) デジタルスイッチングアンプ
KR20210033544A (ko) 개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
KR102653547B1 (ko) 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화
JP4295604B2 (ja) オーディオ信号再生装置
JP2006303865A (ja) デジタルスイッチングアンプ
CN116916219A (zh) 噪声整形衰减器
JP2005184337A (ja) スイッチング増幅器
JPWO2017154051A1 (ja) Ｄ級増幅器および音声再生装置
JP2005167464A (ja) 増幅装置
JP2009033336A (ja) 増幅回路および増幅回路の制御方法、増幅装置、ならびに、再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant