JP2006303865A

JP2006303865A - デジタルスイッチングアンプ

Info

Publication number: JP2006303865A
Application number: JP2005122143A
Authority: JP
Inventors: Naoko Hyodo; 直子兵藤
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 2005-04-20
Filing date: 2005-04-20
Publication date: 2006-11-02
Anticipated expiration: 2025-04-20
Also published as: JP4481212B2

Abstract

【課題】負帰還を持つデジタルスイッチングアンプにおいて、動作開始時のポップノイズを低減すると同時に、ループの初期化の適正を図るようにした。
【解決手段】この発明は、積分器１１と、積分器１１の出力を入力とするパルス幅変調器１２と、無信号パルスを出力するパルス幅変調器１３と、パルス幅変調器の出力をスイッチング増幅するスイッチング増幅回路１５、１６と、スイッチング増幅回路１５、１６の出力を積分器１１に負帰還する帰還回路１８とを備えている。動作開始時の所定期間には、スイッチング増幅回路１５はパルス幅変調器１３の出力信号を増幅して負荷を駆動すると同時に、積分器１１にはパルス幅変調器１２の出力信号をスイッチング増幅回路１６で増幅した信号が負帰還され、所定期間終了後は、スイッチング増幅回路１５はパルス幅変調器１２の出力信号を増幅して負荷を駆動すると同時に、積分器１１にも同増幅信号を負帰還する。
【選択図】図１

Description

本発明は、入力信号に従ったデジタルスイッチング信号出力を行い、スピーカー、ヘッドホン、圧電素子、発熱素子、モーター等の抵抗性、容量性、インダクタンス性の負荷を駆動したり、あるいは電圧、電流、電荷等の電気的信号を出力するデジタルスイッチングアンプに関するものである。

例えばオーディオ分野において、スピーカーやヘッドホン等の低抵抗負荷を駆動しアナログ音声信号を発生させるアンプとして、デジタルスイッチングアンプ（またはＤ級アンプ）が知られている。このアンプは、大きな振幅出力を実現しやすく、アンプ内での電圧降下が小さいため低発熱であることから、ＬＳＩに集積化したり、小型のセットに用いる部品として、大変有用である。
さらに、スイッチング増幅された信号を入力側に負帰還することによって、歪みやノイズ特性を向上させるデジタルスイッチングアンプが提供されている。このようなデジタルスイッチングアンプの例として、第１の従来例として挙げる特許文献１に記載のものが知られている。

この第１の従来例は、図７に示すように、積分器６１と、パルス幅変調器６２と、スイッチング増幅回路６３と、ローパスフィルタ６４と、帰還回路６５とを備えている。積分器６１は、入力信号６０と帰還信号との差分を積分した差分積分信号を出力する。パルス幅変調器６２では、前記差分積分信号に基づいて１ビット信号を発生し、出力する。スイッチング増幅回路６３では、前記１ビット信号をスイッチング増幅し、スイッチング増幅された１ビット信号はローパスフィルタ６４によって帯域制限された後、スピーカーやヘッドホンなどの負荷６６を駆動する。同時に、スイッチング増幅された１ビット信号は、帰還信号として帰還回路６５によって積分器６１に負帰還される。

第１の従来例では、スイッチング増幅された出力信号を入力側に負帰還することにより、電源電圧の変動やスイッチングによる波形の歪みなどによる出力信号の入力信号との誤差成分を補正することができ、歪みやノイズ特性の向上を可能としている。
一方、例えばオーディオ分野のスピーカーやヘッドホン等のアンプにおいては、アンプをパワーアップする際にボツ音（またはポップノイズ）が発生しないようにすることが必須である。一般に、アンプをパワーアップする際には、アンプの出力信号をミュートしておき、アンプが入力に対応した出力信号を安定して出力する状態になってからミュートを解除して、ポップノイズが発生しないようにする必要がある。

デジタルスイッチングアンプにおいて、前記のポップノイズに対する出力制御を行う例としては、第２の従来例として挙げる特許文献２のように、アンプの動作開始時の所定期間中に、スイッチング増幅される信号を、“Ｈ”と“Ｌ”が平均的に等しくなるような信号となるように設定し、平均的に０レベルの信号が出力されるようにするという方法が知られている。

この第２の従来例は、図８に示すように、パルス幅変調器７１と、スイッチング増幅回路７２と、ローパスフィルタ７３と、初期値設定回路７４とを備えている。入力信号７０をもとにパルス幅変調器７１で発生した１ビット信号をスイッチング増幅回路７２でスイッチング増幅し、ローパスフィルタ７３によって帯域制限された後、スピーカーやヘッドホンなどの負荷７５を駆動する。アンプの初期動作時には、初期値設定回路７４の制御で、１ビット信号データを所定期間、連続的に初期値すなわち“Ｈ”と“Ｌ”の期間が平均的に等しくなるような配列のデータとする。これによって、初期動作時に負荷７５に供給される信号は０レベルが連続する信号となり、ミュート状態を実現することができる。
特開平５−６３４５７号公報特開２００２―１５８５４１号公報

ところで、前述の従来例１のような、負帰還をもつ構成のデジタルスイッチングアンプにおいても、動作開始時のポップノイズの発生をおさえることが必要であるが、従来例２のように初期動作時の所定期間に０レベルの信号を出力することによってポップノイズが発生しないようにすると、以下のような不都合が生じる。
すなわち、積分器６１には、入力信号６０と、スイッチング増幅された後帰還回路６５を経て負帰還された信号とが入力され、この負帰還される信号は入力信号６０と同等のレベルの信号であるはずであるが、初期動作時には、入力信号６０はそのまま入力されているのに対し、負帰還される信号は本来の帰還信号とは異なる、強制的に０レベルとされた信号であるため、積分器出力は期待される出力と異なる値に安定化されてしまい、初期動作終了後、出力のミュート状態が解除された時から積分器出力が急激に変動して、大きなノイズとして聞こえてしまう可能性がある。
そこで、本発明は、負帰還をもつ構成のデジタルスイッチングアンプにおいても、動作開始時のポップノイズの発生を抑えながら、同時にループの初期化、すなわち積分器出力の適正化も正しく行うことを可能にしたデジタルスイッチングアンプを提供することを目的とする。

上記課題を解決するために、本発明のデジタルスイッチングアンプは、以下のような構成からなる。
すなわち、請求項１に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じてパルス幅変調を行う第１のパルス幅変調器と、無信号状態を表現する所定のパルスを出力する第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号あるいは前記第２のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与える第１のスイッチング増幅回路と、前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行う第２のスイッチング増幅回路と、前記第１のスイッチング増幅回路の出力信号あるいは前記第２のスイッチング増幅回路の出力信号のいずれかを前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記第１のスイッチング増幅回路には前記第２のパルス幅変調器の出力信号が、前記第２のスイッチング増幅回路には前記第１のパルス幅変調器の出力信号が、前記帰還回路には前記第２のスイッチング増幅回路の出力信号がそれぞれ入力され、前記所定期間の終了後は、前記第１のスイッチング増幅回路には前記第１のパルス幅変調器の出力信号が、前記帰還回路には前記第１のスイッチング増幅回路の出力信号がそれぞれ入力されることを特徴としている。

請求項２に記載の発明は、請求項１に記載のデジタルスイッチングアンプにおいて、前記第１のパルス幅変調器と前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路とを接続する第１のスイッチ、および前記第２のパルス幅変調器と前記第１のスイッチング増幅回路とを接続する第２のスイッチを含む第１のパス切替回路と、前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路と前記帰還回路とを接続する第３のスイッチを含む第２のパス切替回路とを、さらに備え、動作開始時の所定期間には、前記第１のスイッチは前記第１のパルス幅変調器と前記第２のスイッチング増幅回路との接続を行い、前記第２のスイッチは前記第２のパルス幅変調器と前記第１のスイッチング増幅回路との接続を行い、かつ前記第３のスイッチは前記第２のスイッチング増幅回路と前記帰還回路との接続を行い、前記所定期間の終了後は、前記第１のスイッチは前記第１のパルス幅変調器と前記第１のスイッチング増幅回路との接続を行い、前記第３のスイッチは前記第１のスイッチング増幅回路と前記帰還回路との接続を行うことを特徴としている。

請求項３に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じたパルス幅変調の動作、および無信号状態を表現する所定のパルスを出力する動作を選択的に行うことができる第１のパルス幅変調器と、前記積分器の出力信号に応じてパルス幅変調を行う第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与える第１のスイッチング増幅回路と、前記第２のパルス幅変調器の出力信号を入力としてスイッチング増幅を行う第２のスイッチング増幅回路と、前記第１のスイッチング増幅回路の出力信号あるいは前記第２のスイッチング増幅回路の出力信号のいずれかを前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行うと同時に、前記帰還回路には前記第２のスイッチング増幅回路の出力信号が入力され、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じたパルス幅変調の動作を行うと同時に、前記帰還回路には前記第１のスイッチング増幅回路の出力信号が入力されることを特徴としている。

請求項４に記載の発明は、請求項３に記載のデジタルスイッチングアンプにおいて、前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路と前記帰還回路とを接続するスイッチを含むパス切替回路をさらに備え、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行うと同時に、前記スイッチは前記第２のスイッチング増幅回路と前記帰還回路との接続を行い、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調の動作を行うと同時に、前記スイッチは前記第１のスイッチング増幅回路と前記帰還回路との接続を行うことを特徴としている。

請求項５に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じてパルス幅変調を行う第１のパルス幅変調器と、無信号状態を表現する所定のパルスを出力する第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号あるいは前記第２のパルス幅変調器の出力信号のいずれかを入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与えるスイッチング増幅回路と、前記第１のパルス幅変調器の出力信号および前記スイッチング増幅回路の出力信号を、第１および第２の増幅率でそれぞれ増幅して前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記スイッチング増幅回路には前記第２のパルス幅変調器の出力信号が入力されると同時に、前記帰還回路によって前記第１のパルス幅変調器の出力信号が第１の増幅率で増幅されて前記積分器の入力側に負帰還され、前記所定期間の終了後は、前記スイッチング増幅回路には前記第１のパルス幅変調器の出力信号が入力されると同時に、前記帰還回路によって前記スイッチング増幅回路の出力信号が第２の増幅率で増幅されて前記積分器の入力側に負帰還されることを特徴としている。

請求項６に記載の発明は、請求項５に記載のデジタルスイッチングアンプにおいて、前記第１のパルス幅変調器または前記第２のパルス幅変調器と前記スイッチング増幅回路とを接続する第１のスイッチを含むパス切替回路をさらに備え、前記帰還回路は、前記第１のパルス幅変調器の出力信号を第１の増幅率で増幅する第１の増幅回路と、前記スイッチング増幅回路の出力信号を第２の増幅率で増幅する第２の増幅回路と、前記第１の増幅回路または第２の増幅回路の出力信号を選択的に出力する第２のスイッチとを含み、動作開始時の所定期間には、前記第１のスイッチは前記第２のパルス幅変調器と前記スイッチング増幅回路との接続を行い、同時に、前記第２のスイッチは前記第１の増幅回路の出力信号を出力させ、前記所定期間の終了後は、前記第１のスイッチは前記第１のパルス幅変調器と前記スイッチング増幅回路との接続を行い、同時に、前記第２のスイッチは前記第２の増幅回路の出力信号を出力させることを特徴としている。

請求項７に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じたパルス幅変調の動作、および無信号状態を表現する所定のパルスを出力する動作を選択的に行うことができる第１のパルス幅変調器と、前記積分器の出力信号に応じてパルス幅変調を行う第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与えるスイッチング増幅回路と、前記第２のパルス幅変調器の出力信号および前記スイッチング増幅回路の出力信号を、第１および第２の増幅率でそれぞれ増幅して前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力すると同時に、前記帰還回路によって前記第２のパルス幅変調器の出力信号が第１の増幅率で増幅されて前記積分器の入力側に負帰還され、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調を行うと同時に、前記帰還回路によって前記スイッチング増幅回路の出力信号が第２の増幅率で増幅されて前記積分器の入力側に負帰還されることを特徴としている。

請求項８に記載の発明は、請求項７に記載のデジタルスイッチングアンプにおいて、前記帰還回路は、前記第２のパルス幅変調器の出力信号を第１の増幅率で増幅する第１の増幅回路と、前記スイッチング増幅回路の出力信号を第２の増幅率で増幅する第２の増幅回路と、前記第１または第２の増幅回路の出力信号を選択的に出力するスイッチとを含み、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行い、同時に、前記スイッチは前記第１の増幅回路の出力信号を出力させ、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調の動作を行い、同時に、前記スイッチは前記第２の増幅回路の出力信号を出力させることを特徴としている。

請求項９に記載の発明は、請求項１乃至請求項８のうちいずれか１の請求項に記載のデジタルスイッチングアンプにおいて、前記動作開始時の所定期間の終了後に、各部の動作を切り替えるタイミングを、入力信号が０レベルの時あるいは任意の微小レベルである時にしたことを特徴としている。

このような構成からなる本発明によれば、負帰還をもつ構成のデジタルスイッチングアンプにおいて、動作開始時のポップノイズ発生を防止すると同時に、ループの初期化、すなわち積分器出力の適正化を正しく行うことができる。
すなわち、本発明では、動作開始時に負荷に与える出力信号レベルを無信号レベルとすることにより、システム起動時のノイズによるポップノイズ発生を防止しながら、さらに、動作開始時には、この強制的に無信号レベルに設定された信号だけでなく、本来の入力信号に基づいたパルス幅変調信号を、簡単な構成及び処理の追加によって別に発生させ、このパルス幅変調信号を負帰還することによって、積分回路を正しい出力状態にさせることができる。

以下、本発明を実施するための最良の形態を図面に基づいて具体的に説明する。
（第１実施形態）
本発明の第１実施形態におけるデジタルスイッチングアンプの構成について、図１を用いて説明する。
図１に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器１２と、パルス幅変調器１３と、スイッチング増幅回路１５と、スイッチング増幅回路１６と、帰還回路１８とを備え、さらにパルス幅変調器１２、１３とスイッチング増幅回路１５、１６との間、およびスイッチング増幅回路１５、１６と帰還回路１８との間に、それぞれ信号の経路（パス）を切り替えるためのパス切替回路１４、１７を備えている。

積分器１１は、アナログ信号またはデジタル信号である入力信号１０と帰還回路１８の出力との差分を積分する回路である。パルス幅変調器１２は、積分器１１の出力信号のレベルに応じてパルスの幅を変えて変調したパルス幅変調信号を発生し、出力する。パルス幅変調器１３は、無信号状態を表現する所定のパルスを発生する。
パス切替回路１４は、スイッチ１４１〜１４３からなる。スイッチ１４１は、パルス幅変調器１２とスイッチング増幅回路１５との接続を行う。スイッチ１４２は、パルス幅変調器１２とスイッチング増幅回路１６との接続を行う。スイッチ１４３は、パルス幅変調器１３とスイッチング増幅回路１５との接続を行う。

スイッチング増幅回路１５は、パルス幅変調器１２またはパルス幅変調器１３の出力信号を入力信号としてスイッチング増幅を行い、増幅された出力信号を負荷１９に与える。スイッチング増幅回路１６は、パルス幅変調器１２の出力信号を入力信号としてスイッチング増幅を行う。
スイッチング増幅回路１５とスイッチング増幅回路１６は、増幅率が等しくなるように構成されている。スイッチング増幅回路１５の出力はスピーカーやヘッドホンなどの低抵抗の負荷１９を駆動する。スイッチング増幅回路１６は負荷が接続されないため、スイッチング増幅回路１５よりも内部抵抗が大きくても良い。したがって、例えばＣＭＯＳでスイッチング増幅回路１５、１６を構成する場合には、スイッチング増幅回路１６は小さいサイズのＭＯＳで構成することができる。

パス切替回路１７は、スイッチ１７１、１７２を備え、スイッチ１７１はスイッチング増幅回路１６と帰還回路１８との接続を行い、スイッチ１７２はスイッチング増幅回路１５と帰還回路１８との接続を行う。
帰還回路１８は、スイッチング増幅回路１５またはスイッチング増幅回路１６の出力信号を積分器１１の入力側に予め設定された増幅率で負帰還するようになっている。この帰還回路１８は、上記の出力信号を増幅する増幅回路１８１と、入力信号１０と増幅回路１８１の出力信号との差分を出力する差分回路（減算回路）１８２とを備えている。差分回路１８２の出力信号は、積分器１１に入力されるようになっている。

次に、スイッチング増幅回路１５、１６の具体的な構成の一例について、図２を参照して説明する。
ここで、スイッチング増幅回路１５、１６は同一構成であるので、図２ではスイッチング増幅回路１５の構成について説明する。
スイッチング増幅回路１５は、図２に示すように、４つのスイッチ素子１５１〜１５４により差動構成を採用している。すなわち、スイッチ素子１５１とスイッチ素子１５２とは直列接続され、その一端側に電圧Ｖ１が印加され、その他端側に電圧Ｖ０が印加されるようになっている。また、スイッチ素子１５３とスイッチ素子１５４とは直列接続され、その一端側に電圧Ｖ１が印加され、その他端側に電圧Ｖ０が印加されるようになっている。さらに、スイッチ素子１５１、１５２の共通接続部とスイッチ素子１５３、１５４の共通接続部とには、負荷１９が接続されている。

このような構成からなるスイッチング増幅回路１５のスイッチ素子１５１〜１５４は、パルス幅変調器１２またはパルス幅変調器１３の出力信号に基づいて以下のようなスイッチング動作を行う。すなわち、スイッチ素子１５１がオンするときにはスイッチ素子１５４がオンし、スイッチ素子１５２がオンするときにはスイッチ素子１５３がオンする。

次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。
第１実施形態の動作開始時（動作開始直後）の所定期間には、パス切替回路１４のスイッチ１４２、１４３がオンするので、スイッチング増幅回路１５にはパルス幅変調器１３の出力信号が入力されるとともに、スイッチング増幅回路１６にはパルス幅変調器１２の出力信号が入力される。このときには、同時に、パス切替回路１７のスイッチ１７１がオンするので、帰還回路１８にはスイッチング増幅回路１６の出力信号が入力される。

その結果、負荷１９には無信号状態を表現する所定のパルスが与えられ、出力をミュート状態にできる。同時に、この状態において、積分器１１を含む負帰還のかかった閉ループ内では、帰還回路１８が入力信号１０に相当するスイッチング増幅信号を負帰還し続け、積分器１１の出力を入力信号に対応した適正な値にすることができる。
一方、上記の所定期間の終了後は、パス切替回路１４のスイッチ１４２、１４３がオフしてスイッチ１４１がオンするので、スイッチング増幅回路１５にはパルス幅変調器１２の出力信号が入力される。これと同時に、パス切替回路１７のスイッチ１７１がオフしてスイッチ１７２がオンするので、帰還回路１８にはスイッチング増幅回路１５の出力信号が入力される。

その結果、第１実施形態は入力信号に対応した出力信号を出力する状態となる。また、この状態において、スイッチング増幅回路１６は動作を停止していても良いし、任意の入力信号によって動作を継続していても良い。
ここで、パルス幅変調器１３が出力する「無信号状態を表現する所定のパルス」について説明する。
その「無信号状態を表現する所定のパルス」とは、スイッチング増幅回路が０レベルの信号を出力する場合に、それに相当するパルス変調信号のことであり、以下の各実施形態の場合にも同様である。

その一例として、スイッチング増幅回路１５で０レベルの信号を出力する場合について、図２を参照して説明する。
図２に示すスイッチング増幅回路は差動構成となっており、負荷１９の両端ＯＵＴ１およびＯＵＴ２の電圧差が出力信号に相当する。出力信号が０レベルとなるためには、例えば図３（ａ）に示すように、Ｖ１とＶ０の２値からなるパルス変調信号において、Ｖ１レベルの時間幅とＶ０レベルの時間幅が平均的に等しくなるようなパルス変調信号であれば良い。

あるいは、図３（ｂ）に示すように、負荷の両端ＯＵＴ１とＯＵＴ２をＶ０レベルに固定し、ＯＵＴ１とＯＵＴ２との電圧差が０になるようにしても良いし、図３（ｃ）に示すように、ＯＵＴ１とＯＵＴ２が同一のパルスを出力して、ＯＵＴ１とＯＵＴ２との電圧差が０になるようにしても良い。
以上のように、第１実施形態では、上記のような動作によって、負帰還をもつ構成のデジタルスイッチングアンプにおいても、動作開始時のポップノイズの発生を抑えながら、同時に負帰還ループの初期化、すなわち積分器の出力の適正化も正しく行うことが可能となる。

（第２実施形態）
次に、本発明の第２実施形態におけるデジタルスイッチングアンプについて、図４を用いて説明する。
図４に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器２２と、パルス幅変調器２３と、スイッチング増幅回路１５と、スイッチング増幅回路１６と、帰還回路１８とを備え、さらにスイッチング増幅回路１５、１６と帰還回路１８との間に、信号の経路を切り替えるためのパス切替回路１７を備えている。
これを図１に示したデジタルスイッチングアンプと比較すると、パルス幅変調器１２、１３をパルス幅変調器２２、２３に置き換えるとともに、パス切替回路１４を省略するようにした。

これに伴い、パルス幅変調器２２は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力する動作と、無信号状態を表現する所定のパルスを発生する動作とを選択的に行うことができるようにした。そして、パルス幅変調器２２の出力信号を、スイッチング増幅回路１５に常に入力するようにした。
さらに、パルス幅変調器２３は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力するようにした。そして、パルス幅変調器２３の出力信号を、スイッチング増幅回路１６に常に入力するようにした。
なお、第２実施形態の構成は、以上の点を除けば、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。

次に、このような構成からなる第２実施形態の動作例について、図４を参照して説明する。
第２実施形態の動作開始時の所定期間には、パルス幅変調器２２は無信号状態を表現する所定のパルスを発生し、パルス幅変調器２３は積分器１１の出力信号のレベルに応じてパルス幅変調信号を発生する。このため、スイッチング増幅回路１５にはパルス幅変調器２２の出力信号が入力されるとともに、スイッチング増幅回路１６にはパルス幅変調器２３の出力信号が入力される。このときには、同時にパス切替回路１７のスイッチ１７１がオンするので、帰還回路１８にはスイッチング増幅回路１６の出力信号が入力される。

その結果、第２実施形態では、第１実施形態と同様に動作することができる。
一方、上記の所定期間の終了後は、パルス幅変調器２２は、積分器１１の出力信号のレベルに応じたパルス幅変調信号を発生し、そのパルス幅変調信号がスイッチング増幅回路１５に入力される。これと同時に、パス切替回路１７のスイッチ１７１がオフしてスイッチ１７２がオンするので、帰還回路１８にはスイッチング増幅回路１５の出力信号が入力される。

その結果、第２実施形態は入力信号に対応した出力信号を出力する状態となる。また、この状態において、パルス幅変調器２３はスイッチング増幅回路１６とともに動作を停止していても良いし、任意のパルス幅変調信号を出力してスイッチング増幅回路１６を動作させておいても良い。その他の動作に関しては、図１に示したデジタルスイッチングアンプと同様である。
以上のような動作によって、第２実施形態では、図１に示した第１実施形態と同様の効果を得ることができる。

（第３実施形態）
次に、本発明の第３実施形態におけるデジタルスイッチングアンプについて、図５を用いて説明する。
図５に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器１２と、パルス幅変調器１３と、スイッチング増幅回路１５と、帰還回路３８とを備え、パルス幅変調器１２、１３とスイッチング増幅回路１５との間に信号パスを切り替えるパス切替回路３４を設けるとともに、帰還回路３８が信号パスを切り替えるパス切替回路３７を含んでいる。

積分器１１は、アナログ信号またはデジタル信号である入力信号１０と帰還回路１８の出力との差分を積分する回路である。パルス幅変調器１２は、積分器１１の出力信号のレベルに応じてパルスの幅を変えて変調したパルス幅変調信号を発生し、出力する。パルス幅変調器１３は、無信号状態を表現する所定のパルスを発生する。
パス切替回路３４は、スイッチ３４１、３４２からなる。スイッチ３４１は、パルス幅変調器１２とスイッチング増幅回路１５との接続を行う。スイッチ３４２は、パルス幅変調器１３とスイッチング増幅回路１５との接続を行う。

スイッチング増幅回路１５は、パルス幅変調器１２またはパルス幅変調器１３の出力信号をパス切替回路３４で選択的に入力し、この入力信号のスイッチング増幅を行う。スイッチング増幅回路１５は、その入力信号に応じてスピーカやヘッドホンなどの低抵抗の負荷１９を駆動する。
帰還回路３８は、パス切替回路３７によってパルス幅変調器１２の出力信号またはスイッチング増幅回路１５の出力信号のいずれかを選択して、それぞれの信号ごとに独立に予め設定された異なる増幅率で増幅して積分器１１に負帰還するようになっている。

ここで、帰還回路３８での各増幅率を適切に設定することにより、パルス幅変調器１２からの帰還信号は、図１で説明したスイッチング増幅回路１６からの帰還信号と等価にすることができ、また等価になるように増幅率を設定することが望ましい。
すなわち、スイッチング増幅回路１５およびスイッチング増幅回路１６の増幅率を等しく「Ａ」とし、スイッチング増幅回路１５の出力信号を負帰還するときの増幅率を「Ｇ」に設定し、パルス幅変調器１２の出力信号を負帰還するときの増幅率を「Ａ・Ｇ」に設定することにより、パルス幅変調器１２からの負帰還信号を、パルス幅変調器１２からスイッチング増幅回路１５を通って負帰還される信号と等価にすることができる。

このために、帰還回路３８は、図５に示すように、パルス幅変調器１２の出力信号を増幅率「Ａ・Ｇ」で増幅する増幅回路３８１と、スイッチング増幅回路１５の出力信号を増幅率「Ｇ」で増幅する増幅回路３８２と、増幅回路３８１の出力信号を取り出すスイッチ３７１と、増幅回路３８２の出力信号を取り出すスイッチ３７２と、入力信号１０と増幅回路３８１または増幅回路３８２の出力信号との差分を出力する差分回路３８３とを備えている。差分回路３８３の出力信号は、積分器１１に入力されるようになっている。

次に、このような構成からなる第３実施形態の動作例について、図５を参照して説明する。
第３実施形態の動作開始時の所定期間には、パス切替回路３４のスイッチ３４２がオンするので、スイッチング増幅回路１５にはパルス幅変調器１３の出力信号が入力される。このときには、同時に、パス切替回路３７のスイッチ３７１がオンするので、帰還回路３８ではパルス幅変調器１２の出力信号が積分器１１に負帰還される。

その結果、負荷１９には無信号状態を表現する所定のパルスが与えられ、出力をミュート状態にできる。同時に、この状態において、積分器１１を含む負帰還のかかった閉ループ内では、帰還回路３８が入力信号１０に相当するパルス幅変調信号を負帰還し続け、積分器１１の出力を入力信号に対応した適正な値にすることができる。

一方、上記の所定期間の終了後は、パス切替回路３４のスイッチ３４２がオフしてスイッチ３４１がオンするので、スイッチング増幅回路１５にはパルス幅変調器１２の出力信号が入力される。これと同時に、パス切替回路３７のスイッチ３７１がオフしてスイッチ３７２がオンするので、帰還回路３８にはスイッチング増幅回路１５の出力信号が入力されて負帰還される。その結果、第３実施形態は入力信号に対応した出力信号を出力する状態となる。
以上のような動作によって、第３実施形態では、図１および図４に示した第１および第２実施形態とは構成が異なるが、第１および第２実施形態と同様の効果を得ることができる。

（第４実施形態）
次に、本発明の第４実施形態におけるデジタルスイッチングアンプについて、図６を用いて説明する。
図６に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器２２と、パルス幅変調器２３と、スイッチング増幅回路１５と、帰還回路３８とを備え、さらに帰還回路３８は信号の経路を切り替えるためのパス切替回路３７を含んでいる。
これを図５に示したデジタルスイッチングアンプと比較すると、パルス幅変調器１２、１３をパルス幅変調器２２、２３に置き換えるとともに、パス切替回路３４を省略するようにした。

これに伴い、パルス幅変調器２２は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力する動作と、無信号状態を表現する所定のパルスを発生する動作とを選択的に行うことができるようにした。そして、パルス幅変調器２２の出力信号を、スイッチング増幅回路１５に常に入力するようにした。
また、パルス幅変調器２３は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力するようにした。そして、パルス幅変調器２３の出力信号を、帰還回路３８の増幅回路３８１に入力するようにした。

さらに、帰還回路３８は、パス切替回路３７によって第２のパルス幅変調器２３の出力信号またはスイッチング増幅回路１５の出力信号のいずれかを選択して、それぞれの信号ごとに独立に予め設定された増幅率で積分器１１に負帰還するようにした。
なお、第４実施形態の構成は、以上の点を除けば、図５に示す第３実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。

次に、このような構成からなる第４実施形態の動作例について、図６を参照して説明する。
第４実施形態の動作開始時の所定期間には、パルス幅変調器２２は無信号状態を表現するパルスを発生し、パルス幅変調器２３は積分器１１の出力信号のレベルに応じたパルス幅変調信号を発生する。このときには、パス切替回路３７のスイッチ３７１がオンするので、帰還回路３８ではパルス幅変調器２３の出力信号が積分器１１に負帰還される。その他の動作に関しては、図５に示したデジタルスイッチングアンプと同様である。

一方、上記の所定期間の終了後は、パス切替回路３７のスイッチ３７１がオフしてスイッチ３７２がオンする。これと同時に、パルス幅変調器２２は積分器１１の出力信号のレベルに応じたパルス幅変調信号を発生するので、帰還回路３８にはスイッチング増幅回路１５の出力信号が入力されて負帰還される。その結果、第４実施形態は入力信号に対応した出力信号を出力する状態となる。
なお、このときにはパルス幅変調器２３は動作を停止していても良いし、任意のパルス幅変調信号を出力していても良い。
以上のような動作によって、第４実施形態では、図１、図４、および図５に示した第１〜第３実施形態とは構成が異なるが、第１〜第３実施形態と同様の効果を得ることができる。

（第５実施形態）
次に、本発明の第５実施形態に係るデジタルスイッチングアンプについて説明する。
上記の第１〜第４の各実施形態に係るデジタルスイッチングアンプでは、初期動作時に出力をミュート状態とすることによって、動作開始時のポップノイズを防止するという効果があるが、初期動作終了直後に出力信号のレベルが大きい場合には、ミュート状態から大信号出力への瞬間的な切り替えによる出力段差がやはりポップノイズとして聞こえてしまう。

そこで、この第５実施形態は、上記の各実施形態において、初期動作時のミュート出力状態から、初期動作終了後の信号を出力する状態への各部の動作の切り替えを、入力信号が０レベルの時あるいは任意の微小レベルである時に行うことによって、前記出力段差を小さくし、ポップノイズを低減するようにした。
例えば、入力信号レベルをレベルコンパレータで監視（モニタ）しておき、動作開始時の所定期間終了後、最初に入力信号レベルが０あるいは任意の微小レベルであると判定された時刻（タイミング）に、初期動作時のミュート出力状態から、初期動作終了後の信号を出力する状態への切り替えを行なうようにした。

（その他）
以上に示した各実施形態におけるパルス幅変調器は、後段に接続されるスイッチング増幅回路の構成に応じて、１種類のパルス幅変調信号を発生するものであっても良いし、複数のパルス幅変調信号を発生するものであっても良い。また、複数の異なる分解能で積分器出力を量子化し、その量子化信号それぞれについてパルス幅変調を行った信号を発生したものでも良い。
さらに、スイッチング増幅器は、デジタルスイッチングアンプで一般的に知られている、“Ｈ”レベルと“Ｌ”レベルの２値を出力する構成のものでも良いし、さらに多くのスイッチング素子を用いて複数の異なる３値以上を出力する構成のものであっても良い。

本発明の第１実施形態の構成を示すブロック図である。スイッチング増幅回路の構成の一例を示す図である。パルス幅変調器から出力される無信号状態を表現するパルスの例を説明する波形図である。本発明の第２実施形態の構成を示すブロック図である。本発明の第３実施形態の構成を示すブロック図である。本発明の第４実施形態の構成を示すブロック図である。従来の第１の例のデジタルスイッチングアンプの構成を示すブロック図である。従来の第２の例のデジタルスイッチングアンプの構成を示すブロック図である。

符号の説明

１１積分器
１２、１３、２２、２３パルス幅変調器
１４、１７、３４、３７パス切替回路
１５、１６スイッチング増幅回路
１８、３８帰還回路
１９負荷

Claims

入力信号を積分する積分器と、
前記積分器の出力信号に応じてパルス幅変調を行う第１のパルス幅変調器と、
無信号状態を表現する所定のパルスを出力する第２のパルス幅変調器と、
前記第１のパルス幅変調器の出力信号あるいは前記第２のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与える第１のスイッチング増幅回路と、
前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行う第２のスイッチング増幅回路と、
前記第１のスイッチング増幅回路の出力信号あるいは前記第２のスイッチング増幅回路の出力信号のいずれかを前記積分器の入力側に負帰還する帰還回路と、を備え、
動作開始時の所定期間には、前記第１のスイッチング増幅回路には前記第２のパルス幅変調器の出力信号が、前記第２のスイッチング増幅回路には前記第１のパルス幅変調器の出力信号が、前記帰還回路には前記第２のスイッチング増幅回路の出力信号がそれぞれ入力され、
前記所定期間の終了後は、前記第１のスイッチング増幅回路には前記第１のパルス幅変調器の出力信号が、前記帰還回路には前記第１のスイッチング増幅回路の出力信号がそれぞれ入力されることを特徴とするデジタルスイッチングアンプ。
前記第１のパルス幅変調器と前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路とを接続する第１のスイッチ、および前記第２のパルス幅変調器と前記第１のスイッチング増幅回路とを接続する第２のスイッチを含む第１のパス切替回路と、
前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路と前記帰還回路とを接続する第３のスイッチを含む第２のパス切替回路とを、さらに備え、
動作開始時の所定期間には、前記第１のスイッチは前記第１のパルス幅変調器と前記第２のスイッチング増幅回路との接続を行い、前記第２のスイッチは前記第２のパルス幅変調器と前記第１のスイッチング増幅回路との接続を行い、かつ前記第３のスイッチは前記第２のスイッチング増幅回路と前記帰還回路との接続を行い、
前記所定期間の終了後は、前記第１のスイッチは前記第１のパルス幅変調器と前記第１のスイッチング増幅回路との接続を行い、前記第３のスイッチは前記第１のスイッチング増幅回路と前記帰還回路との接続を行うことを特徴とする請求項１に記載のデジタルスイッチングアンプ。
入力信号を積分する積分器と、
前記積分器の出力信号に応じたパルス幅変調の動作、および無信号状態を表現する所定のパルスを出力する動作を選択的に行うことができる第１のパルス幅変調器と、
前記積分器の出力信号に応じてパルス幅変調を行う第２のパルス幅変調器と、
前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与える第１のスイッチング増幅回路と、
前記第２のパルス幅変調器の出力信号を入力としてスイッチング増幅を行う第２のスイッチング増幅回路と、
前記第１のスイッチング増幅回路の出力信号あるいは前記第２のスイッチング増幅回路の出力信号のいずれかを前記積分器の入力側に負帰還する帰還回路と、を備え、
動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行うと同時に、前記帰還回路には前記第２のスイッチング増幅回路の出力信号が入力され、
前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じたパルス幅変調の動作を行うと同時に、前記帰還回路には前記第１のスイッチング増幅回路の出力信号が入力されることを特徴とするデジタルスイッチングアンプ。
前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路と前記帰還回路とを接続するスイッチを含むパス切替回路をさらに備え、
動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行うと同時に、前記スイッチは前記第２のスイッチング増幅回路と前記帰還回路との接続を行い、
前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調の動作を行うと同時に、前記スイッチは前記第１のスイッチング増幅回路と前記帰還回路との接続を行うことを特徴とする請求項３に記載のデジタルスイッチングアンプ。
入力信号を積分する積分器と、
前記積分器の出力信号に応じてパルス幅変調を行う第１のパルス幅変調器と、
無信号状態を表現する所定のパルスを出力する第２のパルス幅変調器と、
前記第１のパルス幅変調器の出力信号あるいは前記第２のパルス幅変調器の出力信号のいずれかを入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与えるスイッチング増幅回路と、
前記第１のパルス幅変調器の出力信号および前記スイッチング増幅回路の出力信号を、第１および第２の増幅率でそれぞれ増幅して前記積分器の入力側に負帰還する帰還回路と、を備え、
動作開始時の所定期間には、前記スイッチング増幅回路には前記第２のパルス幅変調器の出力信号が入力されると同時に、前記帰還回路によって前記第１のパルス幅変調器の出力信号が第１の増幅率で増幅されて前記積分器の入力側に負帰還され、
前記所定期間の終了後は、前記スイッチング増幅回路には前記第１のパルス幅変調器の出力信号が入力されると同時に、前記帰還回路によって前記スイッチング増幅回路の出力信号が第２の増幅率で増幅されて前記積分器の入力側に負帰還されることを特徴とするデジタルスイッチングアンプ。
前記第１のパルス幅変調器または前記第２のパルス幅変調器と前記スイッチング増幅回路とを接続する第１のスイッチを含むパス切替回路をさらに備え、
前記帰還回路は、前記第１のパルス幅変調器の出力信号を第１の増幅率で増幅する第１の増幅回路と、前記スイッチング増幅回路の出力信号を第２の増幅率で増幅する第２の増幅回路と、前記第１の増幅回路または第２の増幅回路の出力信号を選択的に出力する第２のスイッチとを含み、
動作開始時の所定期間には、前記第１のスイッチは前記第２のパルス幅変調器と前記スイッチング増幅回路との接続を行い、同時に、前記第２のスイッチは前記第１の増幅回路の出力信号を出力させ、
前記所定期間の終了後は、前記第１のスイッチは前記第１のパルス幅変調器と前記スイッチング増幅回路との接続を行い、同時に、前記第２のスイッチは前記第２の増幅回路の出力信号を出力させることを特徴とする請求項５に記載のデジタルスイッチングアンプ。
入力信号を積分する積分器と、
前記積分器の出力信号に応じたパルス幅変調の動作、および無信号状態を表現する所定のパルスを出力する動作を選択的に行うことができる第１のパルス幅変調器と、
前記積分器の出力信号に応じてパルス幅変調を行う第２のパルス幅変調器と、
前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与えるスイッチング増幅回路と、
前記第２のパルス幅変調器の出力信号および前記スイッチング増幅回路の出力信号を、第１および第２の増幅率でそれぞれ増幅して前記積分器の入力側に負帰還する帰還回路と、を備え、
動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力すると同時に、前記帰還回路によって前記第２のパルス幅変調器の出力信号が第１の増幅率で増幅されて前記積分器の入力側に負帰還され、
前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調を行うと同時に、前記帰還回路によって前記スイッチング増幅回路の出力信号が第２の増幅率で増幅されて前記積分器の入力側に負帰還されることを特徴とするデジタルスイッチングアンプ。
前記帰還回路は、
前記第２のパルス幅変調器の出力信号を第１の増幅率で増幅する第１の増幅回路と、
前記スイッチング増幅回路の出力信号を第２の増幅率で増幅する第２の増幅回路と、
前記第１または第２の増幅回路の出力信号を選択的に出力するスイッチとを含み、
動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行い、同時に、前記スイッチは前記第１の増幅回路の出力信号を出力させ、
前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調の動作を行い、同時に、前記スイッチは前記第２の増幅回路の出力信号を出力させることを特徴とする請求項７に記載のデジタルスイッチングアンプ。
前記動作開始時の所定期間の終了後に、各部の動作を切り替えるタイミングを、入力信号が０レベルの時あるいは任意の微小レベルである時にしたことを特徴とする請求項１乃至請求項８のうちいずれか１の請求項に記載のデジタルスイッチングアンプ。