KR102351677B1 - 멀티-패터닝 단계 오버레이 오차의 결정 - Google Patents
멀티-패터닝 단계 오버레이 오차의 결정 Download PDFInfo
- Publication number
- KR102351677B1 KR102351677B1 KR1020187002030A KR20187002030A KR102351677B1 KR 102351677 B1 KR102351677 B1 KR 102351677B1 KR 1020187002030 A KR1020187002030 A KR 1020187002030A KR 20187002030 A KR20187002030 A KR 20187002030A KR 102351677 B1 KR102351677 B1 KR 102351677B1
- Authority
- KR
- South Korea
- Prior art keywords
- patterned features
- design
- wafer
- centerlines
- image
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title claims abstract description 111
- 238000013461 design Methods 0.000 claims abstract description 400
- 238000000034 method Methods 0.000 claims abstract description 109
- 230000008569 process Effects 0.000 claims abstract description 39
- 239000000654 additive Substances 0.000 claims description 10
- 230000000996 additive effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 171
- 230000003287 optical effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 16
- 238000005286 illumination Methods 0.000 description 16
- 238000010894 electron beam technology Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 13
- 238000001459 lithography Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001433 helium-ion microscopy Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/22—Optical or photographic arrangements associated with the tube
- H01J37/222—Image processing arrangements associated with the tube
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/22—Treatment of data
- H01J2237/221—Image processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/245—Detection characterised by the variable being measured
- H01J2237/24571—Measurements of non-electric or non-magnetic variables
- H01J2237/24578—Spatial variables, e.g. position, distance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31793—Problems associated with lithography
- H01J2237/31798—Problems associated with lithography detecting pattern defects
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electromagnetism (AREA)
Abstract
멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 방법들 및 시스템들이 제공된다. 멀티-패터닝 단계 디자인들을 위해, 제1 패터닝 단계에 대한 디자인이 기준으로서 사용되고, 나머지 패터닝 단계들 각각에 대한 디자인들은 종합적으로 시프트된 디자인들이 전역 이미지 대 디자인 정렬에 기초하여 전체 이미지와의 최상의 전역 정렬을 가질 때까지 종합적으로 시프트된다. 제1 패터닝 단계에 대한 디자인과 관련된 각각의 패터닝 단계에 대한 각각의 디자인의 최종의 종합적인 시프트는 멀티-패터닝 기술을 사용하여 웨이퍼 상에 인쇄된 임의의 2개의 피처들 사이의 상대 오버레이 오차의 측정치를 제공한다.
Description
본 발명은 일반적으로 멀티-패터닝 단계 오버레이 오차를 결정하는 것에 관한 것이다. 특정 실시예들은 멀티-패터닝 단계 프로세스의 상이한 단계들에서 웨이퍼의 레벨 상에 인쇄된 상이한 패터닝된 피처(patterned feature)들 사이의 오버레이 오차를 결정하기 위한 방법들 및 시스템들에 관한 것이다.
다음의 설명 및 예들은 이 섹션에의 이들의 포함에 의해 선행 기술인 것으로 인정되지 않는다.
집적 회로들과 같은 반도체 디바이스들을 제조하는 것은 웨이퍼 상에 다수의 층들을 형성하는 것을 수반한다. 상이한 구조체들이 웨이퍼의 상이한 층들 상에 형성되고, 일부 구조체들은 서로 전기적으로 연결되도록 의도되지만 다른 구조체들은 서로 절연되도록 의도된다. 하나의 층 상의 구조체들이 동일한 또는 다른 층들의 다른 구조체들과 적절히 정렬되지 않는 경우, 구조체들의 오정렬은 일부 구조체들의 적절한 전기 연결 및/또는 다른 구조체들에 대한 적절한 절연을 방해할 수 있다. 그에 따라, 웨이퍼 상의 구조체들의 정렬을 측정 및 제어하는 것은 작업용 반도체 디바이스들의 성공적인 제조에 중요하다.
일반적으로, 웨이퍼 상의 구조체들의 정렬(예컨대, 레티클의 정렬, 웨이퍼의 정렬 등)은 웨이퍼 상에서 수행된 리소그래피 프로세스의 노광 단계에서의 오차 소스들에 의해 결정된다. 특히, 리소그래피 프로세스는 패터닝된 피처들을 레지스트 재료에 형성한 후에 다른 제조 프로세스들을 사용하여 이 패터닝된 피처들이 디바이스 재료에 전사되는 것을 수반하기 때문에, 리소그래피 프로세스는 패터닝된 피처들이 웨이퍼 상에 형성되는 위치(그리고 그에 따라 패터닝된 피처들로부터 디바이스 구조체들이 형성된 위치)를 일반적으로 제어한다. 그에 따라, 리소그래피 프로세스 전에, 그 동안에, 및/또는 그 후에 하나의 층 상의 피처들의 동일한 또는 다른 층 상의 피처들에 대한 정렬을 측정 및 제어하는 것은 제조 프로세스에서 중요한 단계이다.
따라서, 현재 사용되는 방법들 및 시스템들의 단점들 중 하나 이상을 갖지 않는, 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 시스템들 및 방법들을 개발하는 것이 이로울 것이다.
다양한 실시예들의 다음의 설명은 어떤 식으로든 첨부된 청구범위의 요지를 제한하는 것으로서 해석되어서는 안된다.
일 실시예는 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하도록 구성된 시스템에 관한 것이다. 시스템은 적어도 에너지 소스 및 검출기를 포함하는 출력 취득 서브시스템을 포함한다. 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성된다. 검출기는 웨이퍼로부터의 에너지를 검출하도록 그리고 검출된 에너지에 응답하여 출력을 생성하도록 구성된다. 제1 및 제2 패터닝된 피처들이 각각 제1 및 제2 패터닝 단계들에 의해 웨이퍼의 레벨 상에 인쇄된다. 시스템은 제1 패터닝된 피처들에 대한 디자인을 출력으로부터 생성된 웨이퍼에 대한 이미지에서의 제1 패터닝된 피처들과 정렬시킴으로써 레벨에 대한 디자인 모두를 제1 패터닝된 피처들과 정렬시키는 것에 의해 웨이퍼의 레벨에 대한 디자인을 이미지와 정렬시키도록 구성된 하나 이상의 컴퓨터 서브시스템들을 또한 포함한다. 컴퓨터 서브시스템(들)은 제2 패터닝된 피처들에 대한 디자인만을 이미지에서의 제2 패터닝된 피처들과만 정렬시키는 것에 의해, 제2 패터닝된 피처들에 대한 디자인만을, 디자인 모두를 정렬시키는 것에 의해 결정된, 제2 패터닝된 피처들에 대한 디자인의 포지션으로부터, 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키도록 또한 구성된다. 부가적으로, 컴퓨터 서브시스템(들)은 제2 패터닝된 피처들에 대한 디자인의 포지션과 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하도록 구성된다. 오프셋은 웨이퍼 상의 제1 패터닝된 피처들과 웨이퍼 상의 제2 패터닝된 피처들 사이의 상대 오버레이 오차와 동일하다. 시스템은 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다.
다른 실시예는 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 컴퓨터 구현 방법에 관한 것이다. 이 방법은 상술된 정렬시키는 것, 시프트시키는 것, 및 결정하는 것을 포함한다. 이 방법의 단계들은 하나 이상의 컴퓨터 시스템들에 의해 수행된다.
상술된 방법의 단계들 각각은 본 명세서에 추가로 설명된 바와 같이 추가로 수행될 수 있다. 부가적으로, 상술된 방법의 실시예는 본 명세서에 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 게다가, 상술된 방법은 본 명세서에 설명된 시스템들 중 임의의 것에 의해 수행될 수 있다.
다른 실시예는 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 컴퓨터 구현 방법을 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어들을 저장하는 비일시적 컴퓨터 판독가능한 매체에 관한 것이다. 컴퓨터 구현 방법은 상술된 방법의 단계들을 포함한다. 컴퓨터 판독가능한 매체는 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다. 컴퓨터 구현 방법의 단계들은 본 명세서에 추가로 설명되는 바와 같이 수행될 수 있다. 부가적으로, 프로그램 명령어들이 실행가능한 컴퓨터 구현 방법은 본 명세서에 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다.
본 발명의 추가의 이점들은 선호되는 실시예들의 다음의 상세한 설명의 도움으로 그리고 첨부 도면들을 참조하여 본 기술분야의 통상의 기술자에게 명백해질 것이다:
도 1 및 도 2는 본 명세서에 설명된 바와 같이 구성된 시스템의 실시예들의 측면도들을 예시하는 개략도들이다.
도 3은 제1, 제2, 및 제3 패터닝 단계들 각각에 의해 웨이퍼의 레벨 상에 인쇄된 제1, 제2, 및 제3 패터닝된 피처들의 일례의 평면도를 예시하는 개략도이다.
도 4는 디자인 공간에서 나타날 수 있는 도 3의 제1, 제2, 및 제3 패터닝된 피처들의 평면도를 예시하는 개략도이다.
도 5는 웨이퍼 상에 인쇄될 수 있는 도 3의 제1, 제2, 및 제3 패터닝된 피처들의 평면도를 예시하는 개략도이다.
도 6은 제1 패터닝된 피처들에 대한 디자인을 이미지에서의 제1 패터닝된 피처들과 정렬시키는 것에 의해 레벨에 대한 디자인 모두가 제1 패터닝된 피처들과 정렬되는 도 3에 도시된 피처들의 일 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 7은 제2 패터닝된 피처들 중 하나의 제2 패터닝된 피처에 대한 디자인이 어떻게 시프트되어 제2 패터닝된 피처에 대한 디자인만을 이미지에서의 제2 패터닝된 피처와만 정렬시킬 수 있는지를 화살표들이 나타내는 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 8은 제2 패터닝된 피처들 중 하나의 제2 패터닝된 피처에 대한 디자인이 시프트되어 제2 패터닝된 피처에 대한 디자인만을 이미지에서의 제2 패터닝된 피처와만 정렬시킨 후의 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 9는 제3 패터닝된 피처들 중 하나의 제3 패터닝된 피처에 대한 디자인이 어떻게 시프트되어 제3 패터닝된 피처에 대한 디자인만을 이미지에서의 제3 패터닝된 피처와만 정렬시킬 수 있는지를 화살표들이 나타내는 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 10은 제3 패터닝된 피처들 중 하나의 제3 패터닝된 피처에 대한 디자인이 시프트되어 제3 패터닝된 피처에 대한 디자인만을 이미지에서의 제3 패터닝된 피처와만 정렬시킨 후의 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 11 및 도 12는 디자인 공간에서의 웨이퍼에 대한 디자인의 일 부분을 웨이퍼 공간에서의 웨이퍼에 대한 디자인의 부분과 정렬시키기 위해 현재 사용되는 방법들의 결과들의 상이한 예들의 평면도들을 예시하는 개략도들이다.
도 13은 본 명세서에 설명된 실시예들에 의해 결정될 수 있는 디자인에서의 패터닝된 피처들 사이의 공간들의 디자인 기반 중심선들 및 디자인에서의 패터닝된 피처들의 디자인 기반 중심선들을 갖는 디자인 공간에서의 웨이퍼에 대한 디자인의 일 부분의 평면도를 예시하는 개략도이다.
도 14는 본 명세서에 설명된 실시예들에 의해 결정될 수 있는 디자인에서의 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 및 디자인에서의 패터닝된 피처들의 이미지 기반 중심선들을 갖는 웨이퍼 공간에서의 웨이퍼에 대한 디자인의 일 부분의 평면도를 예시하는 개략도이다.
도 15 내지 도 17은 디자인 및 웨이퍼 공간에서의 웨이퍼에 대한 디자인의 일 부분의 평면도들, 그리고 이들이 본 명세서에 설명된 실시예들에 의해 어떻게 정렬될 수 있는지를 예시하는 개략도들이다.
도 18은 컴퓨터 시스템으로 하여금 본 명세서에서 설명된 컴퓨터 구현 방법을 수행하게 하기 위한 프로그램 명령어들을 저장하는 비일시적 컴퓨터 판독가능한 매체의 일 실시예를 예시하는 블록도이다.
본 발명은 다양한 수정들 및 대안적인 형태들이 가능하지만, 그의 특정 실시예들이 도면들에서 예로서 도시되고 본 명세서에 상세히 설명된다. 도면들은 일정한 비율로 되어 있지 않을 수도 있다. 그러나, 도면들, 및 그에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하도록 의도된 것이 아니라, 반대로, 본 발명은 첨부된 청구범위에 의해 정의된 바와 같은 본 발명의 사상 및 범주 내에 있는 모든 수정들, 등가물들 및 대안들을 커버하려는 것이라는 것을 이해해야 한다.
도 1 및 도 2는 본 명세서에 설명된 바와 같이 구성된 시스템의 실시예들의 측면도들을 예시하는 개략도들이다.
도 3은 제1, 제2, 및 제3 패터닝 단계들 각각에 의해 웨이퍼의 레벨 상에 인쇄된 제1, 제2, 및 제3 패터닝된 피처들의 일례의 평면도를 예시하는 개략도이다.
도 4는 디자인 공간에서 나타날 수 있는 도 3의 제1, 제2, 및 제3 패터닝된 피처들의 평면도를 예시하는 개략도이다.
도 5는 웨이퍼 상에 인쇄될 수 있는 도 3의 제1, 제2, 및 제3 패터닝된 피처들의 평면도를 예시하는 개략도이다.
도 6은 제1 패터닝된 피처들에 대한 디자인을 이미지에서의 제1 패터닝된 피처들과 정렬시키는 것에 의해 레벨에 대한 디자인 모두가 제1 패터닝된 피처들과 정렬되는 도 3에 도시된 피처들의 일 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 7은 제2 패터닝된 피처들 중 하나의 제2 패터닝된 피처에 대한 디자인이 어떻게 시프트되어 제2 패터닝된 피처에 대한 디자인만을 이미지에서의 제2 패터닝된 피처와만 정렬시킬 수 있는지를 화살표들이 나타내는 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 8은 제2 패터닝된 피처들 중 하나의 제2 패터닝된 피처에 대한 디자인이 시프트되어 제2 패터닝된 피처에 대한 디자인만을 이미지에서의 제2 패터닝된 피처와만 정렬시킨 후의 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 9는 제3 패터닝된 피처들 중 하나의 제3 패터닝된 피처에 대한 디자인이 어떻게 시프트되어 제3 패터닝된 피처에 대한 디자인만을 이미지에서의 제3 패터닝된 피처와만 정렬시킬 수 있는지를 화살표들이 나타내는 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 10은 제3 패터닝된 피처들 중 하나의 제3 패터닝된 피처에 대한 디자인이 시프트되어 제3 패터닝된 피처에 대한 디자인만을 이미지에서의 제3 패터닝된 피처와만 정렬시킨 후의 도 6에 도시된 피처들의 부분의 일 실시예의 평면도를 예시하는 개략도이다.
도 11 및 도 12는 디자인 공간에서의 웨이퍼에 대한 디자인의 일 부분을 웨이퍼 공간에서의 웨이퍼에 대한 디자인의 부분과 정렬시키기 위해 현재 사용되는 방법들의 결과들의 상이한 예들의 평면도들을 예시하는 개략도들이다.
도 13은 본 명세서에 설명된 실시예들에 의해 결정될 수 있는 디자인에서의 패터닝된 피처들 사이의 공간들의 디자인 기반 중심선들 및 디자인에서의 패터닝된 피처들의 디자인 기반 중심선들을 갖는 디자인 공간에서의 웨이퍼에 대한 디자인의 일 부분의 평면도를 예시하는 개략도이다.
도 14는 본 명세서에 설명된 실시예들에 의해 결정될 수 있는 디자인에서의 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 및 디자인에서의 패터닝된 피처들의 이미지 기반 중심선들을 갖는 웨이퍼 공간에서의 웨이퍼에 대한 디자인의 일 부분의 평면도를 예시하는 개략도이다.
도 15 내지 도 17은 디자인 및 웨이퍼 공간에서의 웨이퍼에 대한 디자인의 일 부분의 평면도들, 그리고 이들이 본 명세서에 설명된 실시예들에 의해 어떻게 정렬될 수 있는지를 예시하는 개략도들이다.
도 18은 컴퓨터 시스템으로 하여금 본 명세서에서 설명된 컴퓨터 구현 방법을 수행하게 하기 위한 프로그램 명령어들을 저장하는 비일시적 컴퓨터 판독가능한 매체의 일 실시예를 예시하는 블록도이다.
본 발명은 다양한 수정들 및 대안적인 형태들이 가능하지만, 그의 특정 실시예들이 도면들에서 예로서 도시되고 본 명세서에 상세히 설명된다. 도면들은 일정한 비율로 되어 있지 않을 수도 있다. 그러나, 도면들, 및 그에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하도록 의도된 것이 아니라, 반대로, 본 발명은 첨부된 청구범위에 의해 정의된 바와 같은 본 발명의 사상 및 범주 내에 있는 모든 수정들, 등가물들 및 대안들을 커버하려는 것이라는 것을 이해해야 한다.
본 명세서에서 사용되는 바와 같은 "디자인" 및 "디자인 데이터"라는 용어들은 일반적으로, IC의 물리적 디자인(레이아웃), 및 복잡한 시뮬레이션 또는 단순한 기하 및 부울 연산들을 통해 물리적 디자인으로부터 유도된 데이터를 지칭한다. 물리적 디자인은 그래픽 데이터 스트림(graphical data stream)(GDS) 파일, 임의의 다른 표준 머신 판독가능한 파일, 본 기술분야에 알려져 있는 임의의 다른 적합한 파일, 및 디자인 데이터베이스와 같은 데이터 구조체에 저장될 수 있다. GDSII 파일은 디자인 레이아웃 데이터의 표현을 위해 사용되는 파일들의 클래스 중 하나이다. 그러한 파일들의 다른 예들로는 캘리포니아 밀피타스 소재의 KLA-Tencor에 독점적인 RDF 데이터와 같은 독점적인 파일 포맷들 및 GL1 및 OASIS를 포함한다. 부가적으로, 레티클 검사 시스템에 의해 취득된 레티클의 이미지 및/또는 그의 유도체들은 디자인을 위한 "프록시" 또는 "프록시들"로서 사용될 수 있다. 그러한 레티클 이미지 또는 그의 유도체는 디자인을 사용하는 본 명세서에 설명된 임의의 실시예들에서 디자인 레이아웃에 대한 대체물로서 기능할 수 있다. 디자인은 2009년 8월 4일자로 Zafar 등으로 발행된 공동 소유된 미국 특허 제7,570,796호, 및 2010년 3월 9일자로 Kulkarni 등으로 발행된 공동 소유된 미국 특허 제7,676,077호에 설명된 임의의 다른 디자인 데이터 또는 디자인 데이터 프록시들을 포함할 수 있고, 이 미국 특허들 양측 모두는 본 명세서에 완전히 제시된 것처럼 참조로 포함된다. 부가적으로, 디자인 데이터는 표준 셀 라이브러리 데이터, 통합 레이아웃 데이터, 하나 이상의 층들에 대한 디자인 데이터, 디자인 데이터의 유도체들, 및 전체 또는 부분 칩 디자인 데이터일 수 있다.
일부 경우들에서, 웨이퍼 또는 레티클로부터의 시뮬레이팅된 또는 취득된 이미지들이 디자인을 위한 프록시로서 사용될 수 있다. 이미지 분석은 디자인 분석을 위한 프록시로 또한 사용될 수 있다. 예를 들어, 웨이퍼 및/또는 레티클의 이미지가 디자인의 다각형들을 적절히 이미징하기에 충분한 해상도로 취득된다고 가정하면, 웨이퍼 및/또는 레티클 상에 인쇄된 디자인의 이미지로부터 디자인에서의 다각형들이 추출될 수 있다. 부가적으로, 본 명세서에 설명된 "디자인" 및 "디자인 데이터"는 디자인 프로세스에서 반도체 디바이스 디자이너들에 의해 생성되는 정보 및 데이터를 지칭하고, 그에 따라 임의의 물리적 웨이퍼들 상의 디자인의 인쇄에 훨씬 앞서 본 명세서에 설명된 실시예들에서의 사용에 이용가능하다.
바람직하게는, "디자인" 또는 "물리적 디자인"은 이러한 용어들이 본 명세서에서 사용되는 바와 같이 웨이퍼 상에서 이상적으로 형성될 디자인을 지칭한다. 이러한 방식으로, 본 명세서에 설명된 디자인 또는 물리적 디자인은 바람직하게는, 광학 근접 보정(optical proximity correction)(OPC) 피처들과 같은, 웨이퍼 상에 인쇄되지 않을 디자인의 피처들을 포함하지 않을 것이고, 이 피처들은 실제로 이들 자체가 인쇄되는 일 없이 웨이퍼 상의 피처들의 인쇄를 향상시키도록 디자인에 부가된다. 이러한 방식으로, 일부 실시예들에서, 본 명세서에 추가로 설명되는 단계들을 위해 사용되는 웨이퍼에 대한 디자인은 웨이퍼 상에 인쇄되지 않을 디자인의 피처들을 포함하지 않는다.
이제 도면들로 돌아가면, 도면은 일정한 비율로 그려지지 않는다는 것에 유의한다. 특히, 도면들의 요소들 중 일부 요소의 비율은 요소들의 특성들을 강조하기 위해 크게 과장된다. 또한, 도면들은 동일한 비율로 그려지지 않는다는 것에 유의한다. 유사하게 구성될 수 있는 하나 초과의 도면에 도시된 요소들은 동일한 참조 번호들을 사용하여 나타내었다. 본 명세서에서 달리 언급되지 않는 한, 설명되고 도시되는 요소들 중 임의의 것은 임의의 적합한 상업적으로 입수가능한 요소들을 포함할 수 있다.
일 실시예는 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하도록 구성된 시스템에 관한 것이다. 웨이퍼는 본 기술분야에 알려져 있는 임의의 웨이퍼를 포함할 수 있다. 그러한 시스템의 일 실시예가 도 1에 도시된다. 시스템은 적어도 에너지 소스 및 검출기를 포함하는 출력 취득 서브시스템을 포함한다. 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성된다. 검출기는 웨이퍼로부터의 에너지를 검출하도록 그리고 검출된 에너지에 응답하여 출력을 생성하도록 구성된다.
일 실시예에서, 웨이퍼로 지향되는 에너지는 광을 포함하고, 웨이퍼로부터 검출되는 에너지는 광을 포함한다. 예를 들어, 도 1에 도시된 시스템의 실시예에서, 출력 취득 서브시스템(10)은 광을 웨이퍼(14)로 지향시키도록 구성된 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광 소스를 포함한다. 예를 들어, 도 1에 도시된 바와 같이, 조명 서브시스템은 광 소스(16)를 포함한다. 일 실시예에서, 조명 서브시스템은 하나 이상의 경사 각도들 및/또는 하나 이상의 법선 각도들을 포함할 수 있는 하나 이상의 입사각들로 웨이퍼에 광을 지향시키도록 구성된다. 예를 들어, 도 1에 도시된 바와 같이, 광 소스(16)로부터의 광은 광학 요소(18) 그리고 그 후에 렌즈(20)를 통해 빔 스플리터(21)로 지향되고, 이 빔 스플리터는 광을 웨이퍼(14)로 법선 입사각으로 지향시킨다. 입사각은 임의의 적합한 입사각을 포함할 수 있고, 이는, 예를 들어, 웨이퍼의 특성들에 따라 달라질 수 있다.
조명 서브시스템은 상이한 시간들에서 상이한 입사각들로 광을 웨이퍼로 지향시키도록 구성될 수 있다. 예를 들어, 출력 취득 서브시스템은 광이 도 1에 도시된 것과는 상이한 입사각으로 웨이퍼로 지향될 수 있도록 조명 서브시스템의 하나 이상의 요소들의 하나 이상의 특성들을 변경하도록 구성될 수 있다. 그러한 일례에서, 출력 취득 서브시스템은 광이 상이한 입사각으로 웨이퍼로 지향되도록 광 소스(16), 광학 요소(18), 및 렌즈(20)를 이동시키도록 구성될 수 있다.
일부 경우들에서, 출력 취득 서브시스템은 광을 동시에 하나 초과의 입사각으로 웨이퍼로 지향시키도록 구성될 수 있다. 예를 들어, 조명 서브시스템은 하나 초과의 조명 채널을 포함할 수 있고, 조명 채널들 중 하나는 도 1에 도시된 바와 같은 광 소스(16), 광학 요소(18), 및 렌즈(20)를 포함할 수 있고 조명 채널들 중 다른 하나(도시되지 않음)는 상이하게 또는 동일하게 구성될 수 있는 유사한 요소들을 포함할 수 있거나, 또는 적어도 하나의 광 소스 그리고 가능하다면 본 명세서에 추가로 설명된 것들과 같은 하나 이상의 다른 컴포넌트들을 포함할 수 있다. 그러한 광이 다른 광과 동시에 웨이퍼로 지향되는 경우, 상이한 입사각들로 웨이퍼로 지향되는 광의 하나 이상의 특성들(예컨대, 파장, 편광 등)이 상이할 수 있어서, 상이한 입사각들로의 웨이퍼의 조명으로부터 발생된 광이 검출기(들)에서 서로 구별될 수 있다.
다른 경우에서, 조명 서브시스템은 단 하나의 광 소스(예컨대, 도 1에 도시된 소스(16))만을 포함할 수 있고, 광 소스로부터의 광은 조명 서브시스템의 하나 이상의 광학 요소들(도시되지 않음)에 의해 (예컨대, 파장, 편광 등에 기초하여) 상이한 광학 경로들로 분리될 수 있다. 상이한 광학 경로들 각각에서의 광은 그 후에 웨이퍼로 지향될 수 있다. 다수의 조명 채널들은 동시에 또는 상이한 시간들에서(예컨대, 상이한 조명 채널들이 웨이퍼를 순차적으로 조명하는 데 사용될 때) 광을 웨이퍼로 지향시키도록 구성될 수 있다. 다른 경우에서, 동일한 조명 채널은 상이한 시간들에서 상이한 특성들에 의해 광을 웨이퍼로 지향시키도록 구성될 수 있다. 예를 들어, 일부 경우들에서, 광학 요소(18)는 스펙트럼 필터로서 구성될 수 있고, 스펙트럼 필터의 특성들이 여러 상이한 방식들로(예컨대, 스펙트럼 필터를 교체시키는 것에 의해) 변화될 수 있어서 상이한 파장들의 광이 상이한 시간들에서 웨이퍼로 지향될 수 있다. 조명 서브시스템은 상이한 또는 동일한 특성들을 갖는 광을 상이한 또는 동일한 입사각들로 순차적으로 또는 동시에 지향시키기 위해 본 기술분야에 알려져 있는 임의의 다른 적합한 구성을 가질 수 있다.
일 실시예에서, 광 소스(16)는 광대역 플라즈마(broadband plasma)(BBP) 광 소스를 포함할 수 있다. 이러한 방식으로, 광 소스에 의해 생성되고 웨이퍼로 지향되는 광은 광대역 광을 포함할 수 있다. 그러나, 광 소스는 레이저와 같은 임의의 다른 적합한 광 소스를 포함할 수 있다. 레이저는 본 기술분야에 알려져 있는 임의의 적합한 레이저를 포함할 수 있고, 본 기술분야에 알려져 있는 임의의 적합한 파장 또는 파장들에서의 광을 생성하도록 구성될 수 있다. 부가적으로, 레이저는 단색이거나 거의 단색인 광을 생성하도록 구성될 수 있다. 이러한 방식으로, 레이저는 협대역 레이저일 수 있다. 광 소스는 또한 다수의 분리된 파장들 또는 파장 대역들에서의 광을 생성하는 다색 광 소스를 포함할 수 있다.
광학 요소(18)로부터의 광은 렌즈(20)에 의해 빔 스플리터(21)에 포커싱될 수 있다. 렌즈(20)가 단일 굴절 광학 요소로서 도 1에 도시되지만, 실제로, 렌즈(20)는 조합하여 광학 요소로부터의 광을 웨이퍼로 포커싱하는 다수의 굴절 및/또는 반사 광학 요소들을 포함할 수 있다는 것을 이해해야 한다. 도 1에 도시되고 본 명세서에 설명되는 조명 서브시스템은 임의의 다른 적합한 광학 요소들(도시되지 않음)을 포함할 수 있다. 그러한 광학 요소들의 예들로는 편광 컴포넌트(들), 스펙트럼 필터(들), 공간 필터(들), 반사 광학 요소(들), 아포자이저(들), 빔 스플리터(들), 조리개(들) 등을 포함하지만 이들로 제한되지 않고, 이는 본 기술분야에 알려져 있는 임의의 그러한 적합한 광학 요소들을 포함할 수 있다. 부가적으로, 시스템은 출력 취득을 위해 사용될 조명 타입에 기초하여 조명 서브시스템의 요소들 중 하나 이상을 변경하도록 구성될 수 있다.
출력 취득 서브시스템은 광이 웨이퍼에 걸쳐 스캐닝되게 하도록 구성된 스캐닝 서브시스템을 또한 포함할 수 있다. 예를 들어, 출력 취득 서브시스템은 웨이퍼(14)가 출력 취득 동안 배치되는 스테이지(22)를 포함할 수 있다. 스캐닝 서브시스템은 광이 웨이퍼에 걸쳐 스캐닝될 수 있도록 웨이퍼를 이동시키도록 구성될 수 있는 임의의 적합한 기계적 및/또는 로봇식 조립체(스테이지(22)를 포함함)를 포함할 수 있다. 부가적으로, 또는 대안적으로, 출력 취득 서브시스템은 출력 취득 서브시스템의 하나 이상의 광학 요소들이 웨이퍼에 걸친 광의 일부 스캐닝을 수행하도록 구성될 수 있다. 광은 임의의 적합한 방식으로 웨이퍼에 걸쳐 스캐닝될 수 있다.
출력 취득 서브시스템은 하나 이상의 검출 채널들을 더 포함한다. 하나 이상의 검출 채들널 중 적어도 하나는 출력 취득 서브시스템에 의해 웨이퍼의 조명으로 인한 웨이퍼로부터의 광을 검출하도록 그리고 검출된 광에 응답하여 출력을 생성하도록 구성된 검출기를 포함한다. 예를 들어, 도 1에 도시된 출력 취득 서브시스템은 2개의 검출 채널들을 포함하는데, 하나는 콜렉터(24), 요소(26), 및 검출기(28)에 의해 형성되고 다른 하나는 콜렉터(30), 요소(32), 및 검출기(34)에 의해 형성된다. 도 1에 도시된 바와 같이, 2개의 검출 채널들은 상이한 수집 각도들에서 광을 수집 및 검출하도록 구성된다. 일부 경우들에서, 하나의 검출 채널은 정반사된 광을 검출하도록 구성되고, 다른 검출 채널은 웨이퍼로부터 정반사되지 않는(예컨대, 산란되는 것, 회절되는 것 등) 광을 검출하도록 구성된다. 그러나, 검출 채널들 중 2개 이상은 웨이퍼로부터의 동일한 타입의 광(예컨대, 정반사된 광)을 검출하도록 구성될 수 있다. 도 1이 2개의 검출 채널들을 포함하는 출력 취득 서브시스템의 실시예를 도시하지만, 출력 취득 서브시스템은 상이한 수의 검출 채널들(예컨대, 단 하나의 검출 채널 또는 2개 이상의 검출 채널들)을 포함할 수 있다. 콜렉터들 각각이 단일 굴절 광학 요소들로서 도 1에 도시되지만, 콜렉터들 각각은 하나 이상의 굴절 광학 요소(들) 및/또는 하나 이상의 반사 광학 요소(들)를 포함할 수 있다는 것을 이해해야 한다.
하나 이상의 검출 채널들은 본 기술분야에 알려져 있는 임의의 적합한 검출기들을 포함할 수 있다. 예를 들어, 검출기들은 광전자 증폭관(photo-multiplier tube)(PMT)들, 전하 결합 디바이스(charge coupled device)(CCD)들, 및 TDI(time delay integration) 카메라들을 포함할 수 있다. 검출기들은 본 기술분야에 알려져 있는 임의의 다른 적합한 검출기들을 또한 포함할 수 있다. 검출기들은 비-이미징 검출기들 또는 이미징 검출기들을 또한 포함할 수 있다. 이러한 방식으로, 검출기들이 비-이미징 검출기들인 경우, 검출기들 각각은 세기와 같은 산란된 광의 특정 특성들을 검출하도록 구성될 수 있지만, 그러한 특성들을 이미징 평면 내의 포지션의 함수로서 검출하도록 구성되지 않을 수도 있다. 이와 같이, 출력 취득 서브시스템의 검출 채널들 각각에 포함된 검출기들 각각에 의해 생성되는 출력은 신호들 또는 데이터일 수 있지만, 이미지 신호들 또는 이미지 데이터가 아닐 수도 있다. 그러한 경우들에서, 시스템의 컴퓨터 서브시스템(36)과 같은 컴퓨터 서브시스템은 검출기들의 비-이미징 출력으로부터 웨이퍼의 이미지들을 생성하도록 구성될 수 있다. 그러나, 다른 경우들에서, 검출기들은 이미징 신호들 또는 이미지 데이터를 생성하도록 구성되는 이미징 검출기들로서 구성될 수 있다. 그에 따라, 시스템은 다수의 방식들로 본 명세서에 설명된 이미지들을 생성하도록 구성될 수 있다.
도 1은 본 명세서에 설명된 시스템 실시예들에 포함될 수 있는 출력 취득 서브시스템의 구성을 일반적으로 예시하기 위해 본 명세서에 제공된다는 것에 유의한다. 명백하게, 본 명세서에 설명된 출력 취득 서브시스템 구성은 상용 시스템을 디자인할 때 통상적으로 수행되는 바와 같은 시스템의 성능을 최적화하도록 변경될 수 있다. 부가적으로, 본 명세서에 설명된 시스템들은 KLA-Tencor로부터 상업적으로 입수가능한 툴들과 같은 기존의 출력 취득 시스템을 사용하여 (예컨대, 본 명세서에 설명된 기능성을 기존의 출력 취득 시스템에 부가하는 것에 의해) 구현될 수 있다. 일부의 그러한 시스템들에 대해, 본 명세서에 설명된 방법들은 (예컨대, 출력 취득 시스템의 다른 기능성에 더하여) 출력 취득 시스템의 임의적인 기능성으로서 제공될 수 있다. 대안적으로, 본 명세서에 설명된 시스템은 완전히 새로운 시스템을 제공하기 위해 "처음부터" 디자인될 수 있다.
시스템의 컴퓨터 서브시스템(36)은 (예컨대, "유선" 및/또는 "무선" 송신 매체들을 포함할 수 있는 하나 이상의 송신 매체들을 통해) 임의의 적합한 방식으로 출력 취득 서브시스템의 검출기들에 커플링될 수 있어서, 컴퓨터 서브시스템은 웨이퍼의 스캐닝 동안 검출기들에 의해 생성된 출력을 수신할 수 있다. 컴퓨터 서브시스템(36)은 본 명세서에 설명된 바와 같은 검출기들의 출력을 사용하는 다수의 기능들, 및 본 명세서에 추가로 설명된 임의의 다른 기능들을 수행하도록 구성될 수 있다. 이러한 컴퓨터 서브시스템은 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다.
이러한 컴퓨터 서브시스템(뿐만 아니라 본 명세서에서 설명된 다른 컴퓨터 서브시스템들)은 본 명세서에서 컴퓨터 시스템(들)이라고도 또한 지칭될 수 있다. 본 명세서에 설명된 컴퓨터 서브시스템(들) 또는 시스템(들) 각각은 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 다른 디바이스를 포함하는 다양한 형태들을 취할 수 있다. 일반적으로, "컴퓨터 시스템"이라는 용어는 메모리 매체로부터의 명령어들을 실행하는 하나 이상의 프로세서들을 갖는 임의의 디바이스를 포괄하도록 광범위하게 정의될 수 있다. 컴퓨터 서브시스템(들) 또는 시스템(들)은 병렬 프로세서와 같은 본 기술분야에 알려져 있는 임의의 적합한 프로세서를 또한 포함할 수 있다. 부가적으로, 컴퓨터 서브시스템(들) 또는 시스템(들)은 고속 프로세싱 및 소프트웨어를 갖는 컴퓨터 플랫폼을 독립형 또는 네트워크형 툴로서 포함할 수 있다.
시스템이 하나 초과의 컴퓨터 서브시스템을 포함하는 경우, 그러면 상이한 컴퓨터 서브시스템들은 서로 커플링될 수 있어서 이미지들, 데이터, 정보, 명령어들 등이 본 명세서에 추가로 설명된 바와 같은 컴퓨터 서브시스템들 사이에서 전송될 수 있다. 예를 들어, 컴퓨터 서브시스템(36)은 본 기술분야에 알려져 있는 임의의 적합한 유선 및/또는 무선 송신 매체들을 포함할 수 있는 임의의 적합한 송신 매체들에 의해 (도 1의 점선으로 도시된 바와 같이) 컴퓨터 서브시스템(들)(102)에 커플링될 수 있다. 그러한 컴퓨터 서브시스템들 중 2개 이상은 또한 공유 컴퓨터 판독가능한 저장 매체(도시되지 않음)에 의해 효과적으로 커플링될 수 있다.
출력 취득 서브시스템이 광학 또는 광 기반 출력 취득 서브시스템인 것으로서 상술되지만, 출력 취득 서브시스템은 전자 빔 기반 출력 취득 서브시스템일 수 있다. 예를 들어, 일 실시예에서, 웨이퍼로 지향되는 에너지는 전자들을 포함하고, 웨이퍼로부터 검출되는 에너지는 전자들을 포함한다. 이러한 방식으로, 에너지 소스는 전자 빔 소스일 수 있다. 도 2에 도시된 그러한 일 실시예에서, 출력 취득 서브시스템은 컴퓨터 서브시스템(124)에 커플링되는 전자 컬럼(electron column)(122)을 포함한다.
도 2에 또한 도시된 바와 같이, 전자 컬럼은 하나 이상의 요소들(130)에 의해 웨이퍼(128)에 포커싱되는 전자들을 생성하도록 구성된 전자 빔 소스(126)를 포함한다. 전자 빔 소스는, 예를 들어, 캐소드 소스 또는 이미터 팁(emitter tip)을 포함할 수 있고, 하나 이상의 요소들(130)은, 예를 들어, 건 렌즈(gun lens), 애노드, 빔 제한 조리개, 게이트 밸브, 빔 전류 선택 조리개, 대물 렌즈, 및 스캐닝 서브시스템을 포함할 수 있는데, 이들 모두는 본 기술분야에 알려져 있는 임의의 그러한 적합한 요소들을 포함할 수 있다.
웨이퍼로부터 리턴되는 전자들(예컨대, 2차 전자들)이 하나 이상의 요소들(132)에 의해 검출기(134)에 포커싱될 수 있다. 하나 이상의 요소들(132)은, 예를 들어, 요소(들)(130)에 포함된 동일한 스캐닝 서브시스템일 수 있는 스캐닝 서브시스템을 포함할 수 있다.
전자 컬럼은 본 기술분야에 알려져 있는 임의의 다른 적합한 요소들을 포함할 수 있다. 부가적으로, 전자 컬럼은 2014년 4월 4일자로 Jiang 등으로 발행된 미국 특허 제8,664,594호, 2014년 4월 8일자로 Kojiima 등으로 발행된 미국 특허 제8,692,204호, 2014년 4월 15일자로 Gubbens 등으로 발행된 미국 특허 제8,698,093호, 및 2014년 5월 6일자로 MacDonald 등으로 발행된 미국 특허 제8,716,662호에 설명된 바와 같이 추가로 구성될 수 있고, 이 미국 특허들은 본 명세서에 완전히 제시된 것처럼 참조로 포함된다.
도 2에는 전자들이 경사 입사각으로 웨이퍼로 지향되고 다른 경사 각도로 웨이퍼로부터 산란되도록 구성되는 것으로서 전자 컬럼이 도시되지만, 전자 빔은 임의의 적합한 각도들로 웨이퍼로 지향되고 웨이퍼로부터 산란될 수 있다는 것을 이해해야 한다. 부가적으로, 전자 빔 기반 출력 취득 서브시스템은 (예컨대, 상이한 조명 각도들, 수집 각도들 등으로) 웨이퍼의 이미지들을 생성하기 위한 다수의 모드들을 사용하도록 구성될 수 있다. 전자 빔 기반 출력 취득 서브시스템의 다수의 모드들은 출력 취득 서브시스템의 임의의 이미지 생성 파라미터들에 있어서 상이할 수 있다.
컴퓨터 서브시스템(124)은 상술된 바와 같은 검출기(134)에 커플링될 수 있다. 검출기는 웨이퍼의 표면으로부터 리턴된 전자들을 검출함으로써 웨이퍼의 전자 빔 이미지들을 형성할 수 있다. 전자 빔 이미지들은 임의의 적합한 전자 빔 이미지들을 포함할 수 있다. 컴퓨터 서브시스템(124)은 검출기의 출력 및/또는 전자 빔 이미지들을 사용하여 본 명세서에 설명된 기능들 중 임의의 것을 수행하도록 구성될 수 있다. 컴퓨터 서브시스템(124)은 본 명세서에 설명된 임의의 부가 단계(들)를 수행하도록 구성될 수 있다. 도 2에 도시된 출력 취득 서브시스템을 포함하는 시스템은 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다.
도 2는 본 명세서에 설명된 실시예들에 포함될 수 있는 전자 빔 기반 출력 취득 서브시스템의 구성을 일반적으로 예시하기 위해 본 명세서에 제공된다는 것에 유의한다. 상술된 광학 출력 취득 서브시스템과 마찬가지로, 본 명세서에 설명된 전자 빔 기반 출력 취득 서브시스템 구성은 상용 출력 취득 시스템을 디자인할 때 통상적으로 수행되는 바와 같은 출력 취득 서브시스템의 성능을 최적화하도록 변경될 수 있다. 부가적으로, 본 명세서에 설명된 시스템들은 KLA-Tencor로부터 상업적으로 입수가능한 eDR-xxxx 시리즈의 툴들과 같은 기존 시스템을 사용하여 (예컨대, 본 명세서에 설명된 기능성을 기존시스템에 부가하는 것에 의해) 구현될 수 있다. 일부의 그러한 시스템들에 대해, 본 명세서에 설명된 방법들은 (예컨대, 시스템의 다른 기능성에 더하여) 시스템의 임의적인 기능성으로서 제공될 수 있다. 대안적으로, 본 명세서에 설명된 시스템은 완전히 새로운 시스템을 제공하기 위해 "처음부터" 디자인될 수 있다.
출력 취득 서브시스템이 광 기반 또는 전자 빔 기반 출력 취득 서브시스템인 것으로서 상술되지만, 출력 취득 서브시스템은 이온 빔 기반 출력 취득 서브시스템일 수 있다. 그러한 출력 취득 서브시스템은 전자 빔 소스가 본 기술분야에 알려져 있는 임의의 적합한 이온 빔 소스로 대체될 수 있다는 것을 제외하고는 도 2에 도시된 바와 같이 구성될 수 있다. 부가적으로, 출력 취득 서브시스템은 상업적으로 입수가능한 포커싱 이온 빔(focused ion beam)(FIB) 시스템들, 헬륨 이온 현미경(helium ion microscopy)(HIM) 시스템들, 및 2차 이온 질량 분석(secondary ion mass spectroscopy)(SIMS) 시스템들에 포함된 것들과 같은 임의의 다른 적합한 이온 빔 기반 출력 취득 서브시스템일 수 있다.
본 명세서에 추가로 설명된 바와 같이, 본 명세서에 설명된 실시예들은 마스크 배치 오차(또는 다른 오차 소스들)로 인해 다수의 마스크들(또는 레티클들)을 이용하여 인쇄된 패터닝된 피처들 사이의 상당히 작은(예컨대, 2nm 내지 5nm의) 다이 내 상대 오버레이 오차를 측정하기 위한 이미지들(예컨대, 스캐닝 전자 현미경(SEM) 이미지들) 및 디자인을 사용하는 다이 내 멀티-패터닝(예컨대, 더블, 트리플, 쿼드 등의 패터닝) 상대 오버레이 측정들을 위해 사용될 수 있다. 본 명세서에 설명된 바와 같은 상대 오버레이 측정들을 결정하는 것은 웨이퍼 상에 수행되는 리소그래피 프로세싱 단계 동안에(또는 적어도 2개의 리소그래피 멀티-패터닝 프로세싱 단계들이 웨이퍼 상에서 수행된 후에) 수행될 수 있다.
본 명세서에 설명된 실시예들과는 달리, 현재 사용되는 일부 방법들은 가상 x축 및/또는 y축을 따라 선 또는 점 대칭성을 갖는 선택된 다이 내 패턴 위치들 또는 (광학 또는 SEM 계측 툴들에 사용되는) 웨이퍼의 스크라이브 선에서의 특수 오버레이 타깃들을 사용한다. 그러한 현재 사용되는 방법들의 예들이 2011년 6월 30일자로 Hotta 등으로 공개된 미국 특허 출원 공개 제2011/0155904호, 및 문헌("In-die Overlay Metrology by using CD-SEM" by Inoue et al., Metrology, Inspection, and Process Control for Microlithography XXVII, edited by Alexander Starikov, Proc. of SPIE, Vol. 8681, 86812S, 2013)에서 발견될 수 있고, 이들 양측 모두는 본 명세서에 완전히 제시된 것처럼 참조로 포함된다.
그러나, 현재 사용되는 방법들은 다수의 단점들을 갖고 있다. 예를 들어, 현재 사용되는 방법들은 다이의 특정 영역들에서의 또는 스크라이브 라인에서의 특수 오버레이 타깃들을 사용하여 오버레이 오차를 측정할 수 있지만, 실제 다이 내 오버레이 오차들을 항상 예측하지는 못할 수도 있다. 부가적으로, 현재 사용되는 방법들은 다이 내의 모든 타입들의 복잡한 패턴들에 대한 오버레이 오차들을 측정하는 것이 가능하지 않을 수도 있고, 그 대신에 가상 x축 또는 y축을 따라 선 또는 점 대칭성을 갖는 특정 다이 내 패턴 위치들을 선택할 수 있다.
제1 및 제2 패터닝된 피처들이 각각 제1 및 제2 패터닝 단계들에 의해 웨이퍼의 레벨 상에 인쇄된다. 부가적으로, 제3, 제4 등의 패터닝된 피처들이 각각 제3, 제4 등의 패터닝 단계에 의해 웨이퍼의 레벨 상에 인쇄될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 실질적으로 작은 부분만이 도 3에 실제로 도시되는 웨이퍼에 대한 전체 디자인이 상이한 패터닝 단계들에서 웨이퍼 상에 인쇄될 수 있다. 더 구체적으로는, 웨이퍼에 대한 도 3에 도시된 디자인의 부분은 제1 패터닝 단계에서 웨이퍼의 레벨 상에 인쇄되는 피처들(300, 302, 304, 306, 및 308)과 같은 제1 패터닝된 피처들을 포함한다. 부가적으로, 도 3에 도시된 웨이퍼에 대한 디자인의 부분은 제2 패터닝 단계에서 웨이퍼의 레벨 상에 인쇄되는 피처들(310, 312, 314, 316, 및 318)과 같은 제2 패터닝된 피처들을 포함한다. 도 3에 도시된 웨이퍼에 대한 디자인의 부분은 제3 패터닝 단계에서 웨이퍼의 레벨 상에 인쇄되는 피처들(320 및 322)과 같은 제3 패터닝된 피처들을 포함한다.
도 3에 도시된 바와 같이, 제1 패터닝된 피처들은 형상, 사이즈, 배향 등과 같은 하나 이상의 상이한 특성들을 갖는 상이한 타입들의 피처들을 포함할 수 있다. 그에 따라, 상이한 타입들의 패터닝된 피처들이 멀티-패터닝 단계 프로세스의 동일한 단일 패터닝 단계에서 웨이퍼 상에 인쇄될 수 있다. 유사하게, 제2 패터닝된 피처들은 멀티-패터닝 단계 프로세스의 동일한 단일 패터닝 단계에서 웨이퍼 상에 인쇄되는 상이한 타입들의 피처들을 포함할 수 있다. 그러나, 제3 패터닝된 피처들은 상기 리스팅된 것들과 같은 동일한 특성들 모두를 갖는 동일한 타입의 피처들만을 포함할 수 있다. 그에 따라, 동일한 타입을 갖는 패터닝된 피처들만이 멀티-패터닝 단계 프로세스의 동일한 단일 패터닝 단계에서 웨이퍼 상에 인쇄될 수 있다. 그럼에도 불구하고, 도 3에 도시된 제1, 제2, 및 제3 패터닝된 피처들은, 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄될 수 있거나 또는 본 명세서에 설명된 실시예들이 수행될 수 있는 임의의 특정 타입들의 피처들로 본 명세서에 설명된 실시예들을 제한하도록 의도되지 않는다. 본질적으로, 본 명세서에 설명된 실시예들은 임의의 타입의 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 임의의 타입의 패터닝된 피처들에 대해 수행될 수 있다. 다시 말해, 웨이퍼의 레벨에 대한 디자인에 포함될 수 있는 패터닝된 피처들의 일부 예들이 도 3(그리고 본 명세서에 설명된 다른 도면들)에 도시되지만, 예들이 임의의 특정 웨이퍼에 대한 임의의 특정 디자인을 대표하도록 의도되지 않는다. 그 대신에, 본 기술분야의 통상의 기술자에게 명백한 바와 같이, 웨이퍼의 레벨에 대한 디자인은 많은 상이한 배열들에 있어서 그리고 많은 상이한 수들에 있어서 많은 상이한 타입들의 패터닝된 피처들을 포함할 수 있다. 도 3(그리고 본 명세서에 설명된 다른 도면들)에 도시된 패터닝된 피처들은 본 명세서에 설명된 다양한 실시예들의 추가의 이해를 위해 일부 가설적인 패터닝된 피처들을 예시하도록 단지 의도된 것이다.
멀티-패터닝 단계 프로세스는 임의의 적합한 방식으로 수행될 수 있다. 예를 들어, 멀티-패터닝 단계 프로세스는 차례로 수행되는 일련의 리소그래피 단계들을 포함할 수 있다. 일련의 모든 리소그래피 단계들이 수행된 후에, 웨이퍼가 에칭되어 그에 의해, 모든 리소그래피 단계들에서 인쇄된 모든 패터닝된 피처들을, 모든 패터닝된 피처들이 리소그래피 단계들에서 인쇄되는 하나 이상의 재료들로부터 에칭 프로세스에서 에칭되는 하나 이상의 재료들로 전사시킬 수 있다. 그러나, 멀티-패터닝 단계 프로세스는 일련의 리소그래피 단계들을 포함할 수 있고, 그 단계들 각각은 일련의 다음 리소그래피 단계가 수행되기 전에 에칭 단계가 뒤따른다. 다시 말해, 멀티-패터닝 단계 프로세스는 적어도 리소그래피, 에칭, 리소그래피, 및 에칭을 포함하는 단계들의 시퀀스를 포함할 수 있고, 이 시퀀스에 이어서 가능하다면 하나 이상의 부가 리소그래피, 에칭 시퀀스들이 뒤따른다.
상술된 바와 같이, 멀티-패터닝 단계 프로세스에서 인쇄된 제1 및 제2(그리고 임의의 다른) 패터닝된 피처들은 웨이퍼의 레벨 상에 인쇄된다. 다시 말해, 멀티-패터닝 단계 프로세스에서 인쇄된 제1 및 제2(그리고 임의의 다른) 패터닝된 피처들 모두는 웨이퍼의 동일한 레벨 상에 인쇄된다. 이러한 방식으로, 본 명세서에 설명된 제1 및 제2(그리고 임의의 다른) 패터닝된 피처들은 본 명세서에 설명된 다른 패터닝된 피처들 중 어떤 것보다 위 또는 아래에 형성되지 않는다. 예를 들어, 본 명세서에 설명된 제1 및 제2(그리고 임의의 다른) 패터닝된 피처들은 (웨이퍼 상에 형성된 재료(들)의 상부 표면들에서의 통상적이고 일상적인 변화들을 웨이퍼의 레벨 아래에서 허용하면서) 본 명세서에 설명된 모든 다른 패터닝된 피처들의 최하위 표면들과 실질적으로 상응하는(즉, 그와 실질적으로 평평한) 최하위 표면들을 가질 수 있다. 그에 따라, 본 명세서에 설명된 제1 패터닝된 피처들은 웨이퍼의 하나의 레벨 상에 인쇄되지 않지만, 본 명세서에 설명된 제2 패터닝된 피처들은 웨이퍼의 다른 상이한 레벨 상에 인쇄된다는 것 등이고, 이때 각각의 상이한 레벨은 다른 레벨보다 높다(또는 낮다).
본 명세서에 설명된 컴퓨터 서브시스템(들)은 이미지 대 디자인(image-to-design) "비정밀(coarse)" 정렬을 사용하여 "비정밀" 상대 오버레이 오차의 자동 측정을 위한 다수의 단계들을 수행하도록 구성될 수 있다. 이러한 단계들이, 본 명세서에 설명된 바와 같이, 보다 정밀한 정렬에 의해 보다 정밀한 스케일로 상대 오버레이 오차를 측정하는 부가 단계들로 이어질 수 있다는 점에서, 이러한 단계들은 "비정밀" 정렬을 사용하여 "비정밀" 상대 오버레이 오차를 측정한다.
웨이퍼 상에 인쇄된 패터닝된 피처들이 디자인된 바와 같은 패터닝된 피처들과 어떻게 상이할 수 있는지의 일례가 도 4 및 도 5에 도시된다. 특히, 도 4는 도 3에 도시된 패터닝된 피처들이 디자인될 때 도 3에 도시된 디자인의 부분을 도시하는 한편, 도 5는 도 3에 도시된 패터닝된 피처들이 웨이퍼 상에 인쇄될 수 있을 때 도 3에 도시된 디자인의 부분을 도시한다. 더 구체적으로는, 디자인의 부분(400)에 도시된 패터닝된 피처들을 인쇄하는 데 사용되는 툴들, 재료들, 및 프로세스들의 내재하는 제한들로 인해, 패터닝된 피처들은 이들이 디자인에 포함될 때 반드시 웨이퍼 상에 인쇄되지는 않을 것이다. 예를 들어, 도 5에 도시된 바와 같이, 디자인에 도시된 바와 같이 예리한 90도 코너들을 갖는 부분(400)에서의 패터닝된 피처들 대신에, 피처들은 적어도 다소 둥근 코너들을 가질 것이다. 부가적으로, 피처들 중 임의의 것은 피처들에 걸친 다양한 지점들에서 폭과 같은 치수들의 변화들을 가질 수 있다. 그에 따라, 디자인된 바와 같은 패터닝된 피처들과 인쇄된 바와 같은 패터닝된 피처들 사이의 차이들로 인해, 디자인을 위한 정보를 웨이퍼 상의 패터닝된 피처들의 이미지와 정렬시키는 것은 항상 사소한 프로세스는 아니다. 그러나, 본 명세서에 추가로 설명되는 바와 같이, 본 명세서에 설명된 실시예들은 실질적으로 높은 정확도로 상대 오버레이 오차를 결정하기 위해 허용하는 실질적으로 높은 정확도로 디자인을 위한 정보를 패터닝된 피처들의 이미지와 정렬시키는 데 사용될 수 있다.
하나 이상의 컴퓨터 서브시스템들은 제1 패터닝된 피처들에 대한 디자인을 출력으로부터 생성된 웨이퍼에 대한 이미지에서의 제1 패터닝된 피처들과 정렬시킴으로써 레벨에 대한 디자인 모두를 제1 패터닝된 피처들과 정렬시키는 것에 의해 웨이퍼의 레벨에 대한 디자인을 이미지와 정렬시키도록 구성된다. 본 명세서에 설명된 이러한 단계 그리고 다른 단계들에서 사용되는 이미지는 본 명세서에 추가로 설명된 바와 같이 (예컨대, 출력 취득 서브시스템의 검출기에 의해 또는 검출기의 출력을 사용하는 시스템의 컴퓨터 서브시스템에 의해) 생성될 수 있다. 2개 이상의 마스크들을 사용하여 수행되는 멀티-패터닝 단계들에 의해 웨이퍼 상에 인쇄된 디자인들의 경우, 제1 마스크만을 사용하여 웨이퍼 상에 인쇄된 피처들에 대응하는 디자인의 제1 부분(제1 패터닝된 피처들만을 위한 디자인의 부분)이 기준으로서 사용될 수 있다. 도 6은 이러한 단계가 도 3에 도시된 패터닝된 피처들 중 일 부분에 대해서만 어떻게 수행될 수 있는지의 실시예를 도시한다. 물론, 이러한 단계(그리고 본 명세서에 설명된 모든 다른 단계들)는 임의의 하나의 이미지에 도시된 것 만큼의 많은 패터닝된 피처들에 대해 그리고 다수의 이미지들에 대해 수행될 수 있다. 그러나, 도 6은 도 3에 도시된 상이한 패터닝 단계들 각각에서 인쇄된 상이한 패터닝된 피처들 중 단 하나를 이용하여 이러한 단계를 도시한다.
도 6에 도시된 실시예에서, 패터닝된 피처들(302a 및 302b)은 도 3에 도시된 패터닝된 피처(302)에 대응하고, 여기서 패터닝된 피처(302a)는 피처(302)의 디자인된 버전이고 패터닝된 피처(302b)는 그것이 본 명세서에 설명된 바와 같은 출력 취득 서브시스템의 출력으로부터 생성된 패터닝된 피처의 이미지에 나타날 때의 피처(302)의 인쇄된 버전이다. 부가적으로, 패터닝된 피처들(318a 및 318b)은 도 3에 도시된 패터닝된 피처(318)에 대응하고, 여기서 패터닝된 피처(318a)는 피처(318)의 디자인된 버전이고 패터닝된 피처(318b)는 그것이 본 명세서에 설명된 바와 같은 출력 취득 서브시스템의 출력으로부터 생성된 패터닝된 피처의 이미지에 나타날 때의 피처(318)의 인쇄된 버전이다. 패터닝된 피처들(322a 및 322b)은 도 3에 도시된 패터닝된 피처(322)에 대응하고, 여기서 패터닝된 피처(322a)는 피처(322)의 디자인된 버전이고 패터닝된 피처(322b)는 그것이 본 명세서에 설명된 바와 같은 출력 취득 서브시스템의 출력으로부터 생성된 패터닝된 피처의 이미지에 나타날 때의 피처(322)의 인쇄된 버전이다. 이와 같이, 도 6의 패터닝된 피처들의 디자인된 버전들은 이들이 디자인될 때의 패터닝된 피처들을 도시하지만, 패터닝된 피처들의 다른 버전들은 이들이 본 명세서에 설명된 서브시스템에 의해 이미징될 수 있을 때의 패터닝된 피처들을 도시한다. 그에 따라, 도 6에 도시된 바와 같이, 동일한 패터닝된 피처들의 상이한 버전들은 추가로 상술된 이슈들로 인해 서로 상이하다.
도 6에 추가로 도시된 바와 같이, 컴퓨터 서브시스템(들)은 제1 패터닝된 피처들(즉, 도 6의 경우, 패터닝된 피처(302a))에 대한 디자인을 출력으로부터 생성된 웨이퍼에 대한 이미지에서의 제1 패터닝된 피처들(즉, 도 6의 경우, 패터닝된 피처(302b))과 정렬시킴으로써 레벨에 대한 디자인 모두를 제1 패터닝된 피처들과 정렬시키는 것에 의해 웨이퍼의 레벨에 대한 디자인을 이미지와 정렬시킬 수 있다. 이러한 방식으로, 이러한 정렬 단계는, 이러한 정렬 단계를 위해 사용되는 디자인의 전체 부분을, 전체가 시프트되는 단일 단위로서 취급하여, 디자인 모두를 이미지에서의 제1 패터닝된 피처들과 정렬시킬 수 있다. 다시 말해, 디자인에서의 제1 패터닝된 피처들을 이미지에서의 제1 패터닝된 피처들과 정렬시키는 것에 의해 그리고 전체 디자인을 단일 단위로서 취급하는 것에 의해, 디자인의 전체 부분이 디자인에서의 제1 패터닝된 피처들과 정렬될 것이다.
그러나, 멀티-패터닝 단계들 사이에 정렬 또는 다른 오차 이슈들이 있었을 수 있기 때문에, 이미지 및 디자인에서의 제1 패터닝된 피처들에만 기초하여 디자인의 전체 부분을 이미지와 정렬시키는 것은 (이미지에서의 패터닝된 피처들 중 2개 이상이 상이한 패터닝 단계들에서 인쇄될 때) 디자인의 전체 부분을 이미지에서의 패터닝된 피처들 모두와 정렬시키지 못할 수도 있다. 다시 말해, 패터닝된 피처들이 멀티-패터닝 단계들 중 하나에서, 멀티-패터닝 단계들 중 상이한 단계에서 인쇄된 웨이퍼 상의 다른 패터닝된 피처들과의 디자인된 공간적 관계들에 따라, 웨이퍼 상에 인쇄되지 않는 경우, 그러면 상이한 패터닝 단계들에서 인쇄된 패터닝된 피처들은 웨이퍼 상에 인쇄된 바와 같은 패터닝된 피처들의 이미지에서 그리고 디자인에서 동일한 공간적 관계를 갖지 않을 수도 없다. 이러한 방식으로, 멀티-패터닝 단계들 중 하나에서 형성된 패터닝된 피처들에만 기초하여 디자인의 전체 부분이 전체 이미지와 정렬될 때, 그러한 정렬을 위해 사용된 것 이외의 디자인의 부분들은 이미지에서의 그의 대응하는 패터닝된 피처들과 정렬되지 않을 수도 있다. 예를 들어, 도 6에 도시된 바와 같이, 디자인에서의 패터닝된 피처(302a)가 이미지에서의 패터닝된 피처(302b)와 정렬되었더라도, 디자인에서의 패터닝된 피처들(318a 및 322a)은 이미지에서의 그의 대응하는 패터닝된 피처들(318b 및 322b)과 정렬되지 않는다.
멀티-패터닝 단계들에 대한 디자인의 전체 부분을 이미지에서의 멀티-패터닝 단계들 중 단 하나의 단계에 대한 패터닝된 피처들과만 정렬시키는 것은 (그것이 디자인의 일 부분을 이미징된 패터닝된 피처들의 일 부분과만 단지 정확히 정렬시키기 때문에) 문제가 되는 것으로 여겨질 것이지만, 본 발명자들은 상이한 멀티-패터닝 단계들에서 인쇄된 상이한 패터닝된 피처들에 대한 디자인과 이미지 사이의 상이한 정렬 결과들이 본 명세서에 설명된 바와 같이 상대 오버레이를 결정하는 데 사용될 수 있다는 것을 발견하였다. 예를 들어, 하나 이상의 컴퓨터 서브시스템들은 제2 패터닝된 피처들에 대한 디자인만을 이미지에서의 제2 패터닝된 피처들과만 정렬시키는 것에 의해, 제2 패터닝된 피처들에 대한 디자인만을, 디자인 모두를 정렬시키는 것에 의해 결정된, 제2 패터닝된 피처들에 대한 디자인의 포지션으로부터, 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키도록 또한 구성된다. 이러한 방식으로, 상술된 바와 같이, 제1 마스크를 이용하는 제1 패터닝 단계에서 인쇄된 제1 패터닝된 피처들이 기준으로서 사용될 수 있고, 다른 마스크(들)를 이용하는 나머지 패터닝 단계(들), 즉, 제2, 제3 등의 패터닝 단계들 각각에서 인쇄된 패터닝된 피처들은, "종합적으로" 시프트된 디자인 부분이 전체 이미지와의 최상의 전역(best global) x/y 정렬을 가질 때까지 x 및/또는 y에서 "종합적으로" 시프트된다. "최상의 전역" 정렬은 임의의 이미지 대 디자인 정렬 알고리즘 및/또는 방법의 전역 이미지 대 디자인 정렬 스코어 또는 메트릭에 기초하여 결정될 수 있다. 이러한 정렬은, 하나가 기준으로서 사용되는 것 이외에 멀티-패터닝 단계에서 인쇄되는 디자인에서의 패터닝된 피처에 대해 시프팅이 수행될 때, 패터닝된 피처와 동일한 멀티-패터닝 단계에서 형성되는 이미지에 도시된 패터닝된 피처들 모두에 대해 시프팅이 수행된다는 의미에서 "전역"이다. 다시 말해, 시프팅이 수행되고 있는 디자인의 부분에 대한 이미지에 하나 초과의 피처가 도시될 때 하나 초과의 피처에 대해 정렬이 동시에 수행된다. 이러한 방식으로, 이러한 정렬 단계는 다수의 피처들에 대한 시프팅을 집합적으로 수행한다.
그러한 일례에서, 도 7에 도시된 바와 같이, 제1 패터닝된 피처들과의 웨이퍼의 레벨에 대한 디자인의 정렬은 이미지에서의 제2 패터닝된 피처들과의 제2 패터닝된 피처들에 대한 디자인의 정렬을 발생시키지 않았다. 그에 따라, 컴퓨터 서브시스템(들)은 제2 패터닝된 피처들에 대한 디자인이 이미지에서의 제2 패터닝된 피처들과 정렬될 때까지, 제2 패터닝된 피처들에 대한 디자인, 그리고 제2 패터닝된 피처들만을 시프트시킬 수 있다. 특히, 도 7에 도시된 바와 같이, 컴퓨터 서브시스템(들)은 패터닝된 피처(318a)가 이미지에서의 패터닝된 피처(318b)와 실질적으로 정렬될 때까지 방향들(700 및 702)로 디자인에서의 패터닝된 피처(318a)를 시프트시킬 수 있다. 예를 들어, 패터닝된 피처(318a)는, 도 8에 도시된 바와 같이, 패터닝된 피처(318a)가 패터닝된 피처(318b)와 실질적으로 정렬될 때까지 방향들(700 및 702)로 시프트될 수 있다. 패터닝된 피처들 중 일 부분에 대해서만 디자인을 시프트시키는 것은 임의의 적합한 방법 및/또는 알고리즘을 사용하여 수행될 수 있다. 부가적으로, 시프팅량이 디자인에서의 패터닝된 피처의 이미지에서의 그의 대응하는 패터닝된 피처와의 정렬을 발생시켰을 때를 결정하는 것은 임의의 적합한 정렬 방법 및/또는 알고리즘을 사용하여 수행될 수 있다. 게다가, 제2, 제3 등의 멀티-패터닝 단계에서 인쇄된 패터닝된 피처들에 대한 디자인을 시프팅시키는 것이 x 및/또는 y 방향들로 수행될 수 있다.
하나 이상의 컴퓨터 서브시스템들은 제2 패터닝된 피처들에 대한 디자인의 포지션과 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하도록 추가로 구성되고, 오프셋은 웨이퍼 상의 제1 패터닝된 피처들과 웨이퍼 상의 제2 패터닝된 피처들 사이의 상대 오버레이 오차와 동일하다. 예를 들어, 디자인의 제1 부분과 관련된 디자인의 각각의 부분의 최종의 종합적인 x 및/또는 y 시프트는 멀티-패터닝 단계 프로세스 기술을 사용하여 웨이퍼 상에 인쇄된 레벨에 대한 디자인의 제1 부분과 그 레벨에 대한 디자인의 임의의 다른 부분 사이의 x 및/또는 y 상대 오버레이 오차의 측정치를 제공한다. 그에 따라, 다른 측정들에 대한 기준으로서 사용된 레벨에 대한 디자인의 제1 부분에 대해 각각 결정된 이러한 "종합적인" 시프트들은, 디자인의 다른 부분들 사이의 다른 시프트들을 결정하기 위해 본 명세서에 추가로 설명된 바와 같이 사용될 수 있다. 비교적 "비정밀한" 정렬 결과들에 대해 오프셋이 결정되기 때문에, 오프셋은 상이한 패터닝 단계들에서 인쇄된 상이한 패터닝된 피처들 사이의 비교적 "비정밀한" 이미지 대 디자인 시프트가 될 것이다.
그러한 일례에서, 도 7 및 도 8에 도시된 바와 같이, 오프셋은, 디자인 모두를 제1 패터닝된 피처들과 정렬시키는 것에 의해 결정된 패터닝된 피처(318a)의 포지션인, 도 7에 도시된 바와 같은 패터닝된 피처(318a)의 포지션과, 그 패터닝된 피처(318a)가 웨이퍼의 이미지에서의 그의 대응하는 피처, 즉, 패터닝된 피처(318b)와 정렬된 후의 패터닝된 피처(318a)의 포지션인, 도 8에 도시된 바와 같은 패터닝된 피처(318b)의 포지션 사이의 차이로서 결정될 수 있다. 이러한 방식으로, 컴퓨터 서브시스템(들)에 의해 결정되는 오프셋은 본질적으로, 디자인된 바와 같은 패터닝된 피처가 이미징된 바와 같은 그의 대응하는 패터닝된 피처와 정렬될 때까지 시프트된 양이다. 그에 따라, 오프셋은 디자인된 바와 같은 패터닝된 피처가 시프트된 것과 동일한 방향들로 결정될 수 있다. 예를 들어, 오프셋은 x 방향으로의 오프셋, 및 y 방향으로의 오프셋을 포함할 수 있다. 부가적으로, 오프셋은 x 및 y 방향들 양측 모두 또는 어느 한 방향으로 표현된 단일 오프셋일 수 있다.
추가로 상술된 바와 같이, 이미지에서의 패터닝된 피처들에 대한 전체 디자인이 이미지에서의 제1 패터닝된 피처들과 정렬된 후에, 전체 디자인은 멀티-패터닝 단계 프로세스가 임의의 오버레이 오차들 없이 수행된 경우 이미지에 도시된 (제1 패터닝 단계에서 인쇄된 제1 패터닝된 피처들만이 아니라) 패터닝된 피처들 모두와 정렬되어야 한다. 다시 말해, 상이한 패터닝 단계들에서 인쇄된 디자인의 상이한 부분들은 이들이 디자인되었을 때 웨이퍼 상에서의 서로 간의 공간적 관계들을 가질 것이다. 이미지에서의 패터닝된 피처들에 대한 전체 디자인이 제1 패터닝된 피처들과 정렬된 후에, 이미지 및 디자인에서의 제1 패터닝된 피처들 이외의 패터닝된 피처들 사이의 임의의 오정렬은 인쇄에 있어서의 정렬 또는 오버레이 오차들을 나타낼 것이다. 부가적으로, 오정렬은 오차들에 비례할(또는 그렇지 않으면 그와 관련될) 것이다. 이와 같이, 이미지와 디자인의 부분 사이의 정렬을 달성하기 위해 디자인의 부분이 시프트된 양은 오차들에 비례할(또는 그렇지 않으면 그와 관련될) 것이다. 결과적으로, 시프팅량에 기초하여 결정되는 오프셋(또는 시프팅 전 포지션과 시프팅 후 포지션 사이의 차이)은 오차들에 비례한다(또는 그렇지 않으면 그와 관련된다). 예를 들어, 패터닝된 피처의 시프팅 전 포지션 및 시프팅 후 포지션은 웨이퍼에 대해 생성된 이미지에 대해 결정될 수 있다. 그에 따라, 오프셋은 (패터닝된 피처에 대한 디자인이 이미지에서의 제1 세트의 픽셀들과 오버레이되는 것으로부터 이미지에서의 제2 세트의 픽셀들과 오버레이되는 것으로 시프트될 수 있기 때문에) 이미지에서의 픽셀들의 단위들에서(또는 그의 관점들에서) 결정될 수 있다. 부가적으로, (예컨대, 배율, 검출기 픽셀 사이즈 등과 같은 출력 취득 서브시스템의 파라미터들에 기초하여) 각각의 픽셀에 대응하는 웨이퍼 상의 치수들이 결정될 수 있기 때문에, 픽셀들의 단위들에서의 오프셋은 임의의 적합한 방식으로 길이의 단위들(예컨대, nm)로 변환될 수 있다. 그에 따라, 오프셋 및 상대 오버레이 오차는 픽셀들, 길이의 단위들, 또는 임의의 다른 적합한 단위에서 결정될 수 있다. 이와 같이, 본 명세서에 설명된 바와 같이 결정된 상대 오버레이 오차는 웨이퍼 상의 2개의 상이한 패터닝 단계들의 상대 오버레이 오차의 직접적인 측정치일 수 있다.
상술된 바와 같이, 일 실시예에서, 제3 패터닝된 피처들이 제3 패터닝 단계에 의해 웨이퍼의 레벨 상에 인쇄된다. 그러한 일 실시예에서, 컴퓨터 서브시스템(들)은 제3 패터닝된 피처들에 대한 디자인만을 이미지에서의 제3 패터닝된 피처들과만 정렬시키는 것에 의해, 제3 패터닝된 피처들에 대한 디자인만을, 디자인 모두를 정렬시키는 것에 의해 결정된, 제3 패터닝된 피처들에 대한 디자인의 포지션으로부터, 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키도록 구성된다. 디자인의 일 부분의 이러한 "종합적인" 시프트는 추가로 상술된 바와 같이 수행될 수 있다. 그러한 일례에서, 도 7에 도시된 바와 같이, 제1 패터닝된 피처들과의 웨이퍼의 레벨에 대한 디자인의 정렬은 이미지에서의 제3 패터닝된 피처들과의 제3 패터닝된 피처들에 대한 디자인의 정렬을 발생시키지 않았다. 부가적으로, 도 8에 도시된 바와 같이, 이미지에서의 제2 패터닝된 피처들과의 제2 패터닝된 피처들에 대한 디자인의 정렬은 이미지에서의 제3 패터닝된 피처들과의 제3 패터닝된 피처들에 대한 디자인의 정렬을 발생시키지 않았다(이는 이미지에서의 제2 패터닝된 피처들과의 제2 패터닝된 피처들에 대한 디자인의 정렬이, 이미지에 대해, 제3 패터닝된 피처들이 아니라 제2 패터닝된 피처들에 대해서만 디자인의 시프팅을 수반하였기 때문이다). 그에 따라, 컴퓨터 서브시스템(들)은, 제3 패터닝된 피처들에 대한 디자인이 이미지에서의 제3 패터닝된 피처들과 정렬될 때까지, 제3 패터닝된 피처들에 대한 디자인, 그리고 제3 패터닝된 피처들만을 시프트시킬 수 있다. 특히, 도 9에 도시된 바와 같이, 컴퓨터 서브시스템(들)은 패터닝된 피처(322a)가 이미지에서의 패터닝된 피처(322b)와 실질적으로 정렬될 때까지 방향들(900 및 902)로 디자인에서의 패터닝된 피처(322a)를 시프트시킬 수 있다. 예를 들어, 패터닝된 피처(322a)는, 도 10에 도시된 바와 같이, 패터닝된 피처(322a)가 패터닝된 피처(322b)와 실질적으로 정렬될 때까지 방향들(900 및 902)로 시프트될 수 있다. 제3 패터닝된 피처들에 대해서만 디자인을 시프트시키는 것은 본 명세서에 설명된 바와 같이 추가로 수행될 수 있다.
그러한 일 실시예에서, 컴퓨터 서브시스템(들)은 제3 패터닝된 피처들에 대한 디자인의 포지션과 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하도록 또한 구성될 수 있고, 제3 패터닝된 피처들에 대한 오프셋은 웨이퍼 상의 제1 패터닝된 피처들과 웨이퍼 상의 제3 패터닝된 피처들 사이의 상대 오버레이 오차와 동일하다. 오프셋은 본 명세서에 추가로 설명된 바와 같이 결정될 수 있고, 제3 패터닝된 피처들에 대한 오프셋은 본 명세서에 추가로 설명된 바와 같이 웨이퍼 상의 제1 및 제3 패터닝된 피처들 사이의 상대 오버레이 오프셋과 동일할 수 있다. 비교적 "비정밀한" 정렬 결과들에 대해 오프셋이 결정되기 때문에, 이러한 오프셋은 상이한 패터닝 단계들에서 인쇄된 상이한 패터닝된 피처들 사이의 비교적 "비정밀한" 이미지 대 디자인 시프트가 될 것이다.
그러한 일 실시예에서, 컴퓨터 서브시스템(들)은 제2 패터닝된 피처들에 대해 결정된 오프셋 및 제3 패터닝된 피처들에 대해 결정된 오프셋에 기초하여 웨이퍼 상의 제2 패터닝된 피처들과 웨이퍼 상의 제3 패터닝된 피처들 사이의 상대 오버레이 오차를 결정하도록 구성된다. 예를 들어, 디자인의 제1 부분과 관련된 디자인의 각각의 부분의 최종의 종합적인 x 및/또는 y 시프트는 멀티-패터닝 단계 프로세스 기술을 사용하여 웨이퍼 상에 인쇄된 디자인의 임의의 2개의 부분들 사이의 x 및/또는 y 상대 오버레이 오차의 측정치를 제공한다. 다시 말해, 일단 오프셋이 제1 패터닝된 피처들과 임의의 다른 패터닝된 피처들(예컨대, 제2, 제3 등의 패터닝된 피처들) 사이에서 결정되었다면, 임의의 2개의 오프셋들이 임의의 2개의 세트들의 패터닝된 피처들 사이의 상대 오버레이 오차를 결정하는 데 사용될 수 있다. 예를 들어, 일단 제1 패터닝된 피처들과 관련하여 제2 패터닝된 피처들에 대한 오프셋이 결정되었고 제1 패터닝된 피처들과 관련하여 제3 패터닝된 피처들에 대한 오프셋이 결정되었으면, 이러한 2개의 오프셋들이 제2 및 제3 패터닝된 피처들 사이의 오프셋, 그리고 그에 따라 상대 오버레이 오차를 결정하는 데 사용될 수 있다. 그러한 결정들은 본 기술분야에 알려져 있는 임의의 적합한 방식으로 수행될 수 있다. 비교적 "비정밀한" 정렬 결과들에 대해 오프셋들이 결정되기 때문에, 임의의 2개의 층들 사이의 상대 오버레이 오차를 결정하는 데 사용된 오프셋들은 상이한 패터닝 단계들에서 인쇄된 상이한 패터닝된 피처들 사이의 비교적 "비정밀한" 이미지 대 디자인 시프트가 될 것이다.
본 명세서에 설명된 일부의 부가 실시예들은 중심선들에 기초하는 이미지 대 디자인 정밀 정렬을 사용하는 정밀 상대 오버레이 오차의 자동 측정을 위해 구성된다. 상술된 전역 정렬이 실질적으로 작은(예컨대, 2nm 내지 5nm의) 상대 오버레이 오차들의 측정을 가능하게 하기에 충분히 민감하지 않을 수도 있기 때문에, 이미지 대 디자인 정밀 정렬이 수행될 수 있다. 예를 들어, 출력 취득 서브시스템의 출력으로부터 생성된 이미지를 디자인과 정렬시키는 일부 실시예들에서, 디자인 및 이미지에서의 패터닝된 피처들을 통해 그려진 가상 중심선들이 정밀 정렬을 위해 사용될 수 있다.
도 11 및 도 12는 정렬을 위해 디자인 및 이미지에서의 피처들의 에지들을 사용할 때 발생할 수 있는 일부 이슈들을 예시한다. 도 11 및 도 12가 멀티-패터닝 단계 프로세스의 단일 패터닝 단계에 대한 디자인에 대해 논의될 것이지만, 이러한 동일한 이슈들은 이미지에서의 대응하는 패터닝된 피처들과의 디자인의 임의의 부분의 정렬에 대해 발생할 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 디자인의 일 부분은 2개의 피처들, 즉, 선(1100) 및 다각형(1102)을 포함할 수 있다. 부가적으로, 디자인의 부분에 대응하는 출력 취득 서브시스템에 의해 생성된 출력으로부터 생성된 이미지는 2개의 피처들, 즉, 선(1104) 및 다각형(1106)을 포함할 수 있다. 이미지 및 디자인에서의 피처들은 추가로 상술된 바와 같이 웨이퍼 상의 디자인의 인쇄로 인해 상이하게 나타난다.
이미지(예컨대, SEM 이미지)는 관심 패턴의 상부 에지 또는 하부 에지에서 에지 대 에지 접근법들을 사용하여 디자인과 정렬될 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 다각형들(1102 및 1106)의 수평 부분들의 하부 에지들(1108)이 정렬을 위해 사용되는 경우, 그러면 다각형의 영역들(1110 및 1112)에서의 다각형(1106)에 대한 정렬 결과들이 상이할 것이다. 그러나, 도 12에 도시된 바와 같이, 다각형들(1102 및 1106)의 수평 부분들의 상부 에지들(1200)이 정렬을 위해 사용되는 경우, 그러면 다각형의 영역들(1110 및 1112)에서의 다각형(1106)에 대한 정렬 결과들이 상이할 것이다. 이러한 방식으로, 다각형의 어느 에지가 이미지와의 디자인의 정렬을 위해 사용되는지에 따라, 정렬 결과들은 피처의 상이한 부분들에서 상이할 것이고, 이는 다수의 명백한 이유들로 불리하다.
본 명세서에 설명된 부가 단계들은 이미지 대 디자인 정밀 정렬을 위해 수행될 수 있다. 이러한 단계들은 상술된 이미지 대 디자인 "비정밀" 정렬이 수행된 후에 상대 오버레이 오차들을 측정하기 위해 수행될 수 있다. 예를 들어, 에지 대 에지 정렬을 사용하는 대신에, 본 명세서에 설명된 실시예들은 디자인에서 그리고 출력에서 피처들의 중심들을 사용하여 디자인과의 출력 취득 서브시스템 출력(또는 그로부터 생성된 이미지들)의 정렬을 수행할 수 있다. 그러한 일례에서, 피처들의 중심들을 사용하여 출력 취득 서브시스템의 출력으로부터 생성된 이미지를 디자인과 정렬시키는 것은 훨씬 더 정확한 정렬을 생성할 것이다. 에지들보다는 정렬을 위해 피처들의 중심들을 사용하면, 이미지가 관심 패턴들을 정렬시키기 위한 많은 피처들을 갖지 않을 때 그리고 심하게 왜곡된 패턴들에 대해 정렬의 강건성을 또한 개선시킬 수 있다. 본 명세서에서 추가로 설명된 이미지 대 디자인 정밀 정렬에 앞서 상술된 바와 같이 이미지 대 디자인 비정밀 정렬을 수행하면, 이미지 대 디자인 정밀 정렬의 정확성 및 성공을 개선시킬 것이다.
일 실시예에서, 컴퓨터 서브시스템(들)은 디자인에서의 제1 및 제2 패터닝된 피처들의 디자인 기반 중심선들 및 디자인에서의 제1 및 제2 패터닝된 피처들 사이의 공간들의 디자인 기반 중심선들을 결정하도록 구성된다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 (패터닝된 피처들이 인쇄되게 하는 멀티-패터닝 단계에 관계없이 컴퓨터 서브시스템(들)에 의해 프로세싱되는 임의의 하나의 이미지에 도시되는 디자인에서의 패터닝된 피처들 모두에 대해 또는) 레벨에 대한 전체 디자인에 대해 전경/배경 중심선들(콘택트 패턴들에 대한 중심점들, 또는 수평 및/또는 수직 중심선들)을 생성할 수 있다.
도 13은 패터닝된 피처들 및 그 패터닝된 피처들 사이의 공간들의 디자인 기반 중심선들이 어떻게 결정될 수 있는지를 예시한다. 예를 들어, 도 13에 도시된 바와 같이, 웨이퍼에 대한 디자인의 일 부분은 4개의 상이한 피처들, 즉, 선들의 부분들(1300, 1302, 및 1304) 및 다각형(1306)을 포함할 수 있다. 도 13에 추가로 도시된 바와 같이, 가상 디자인 기반 중심선은 디자인의 부분에 포함된 각각의 피처의 부분 전체를 통해 결정될 수 있다. 예를 들어, 가상 중심선들(1308, 1310, 및 1312)은 선들의 부분들(1300, 1302, 및 1304)에 대해 결정될 수 있다. 부가적으로, 가상 중심선(1314)은 다각형(1306)에 대해 결정될 수 있다. 가상 중심선들은 임의의 적합한 방식으로 결정될 수 있다.
가상 디자인 기반 중심선들은 패터닝된 피처들 사이의 공간들에 대해서도 또한 생성될 수 있다. 공간들에 대한 디자인 기반 중심선들은 디자인에서의 2개의 인접 피처들 사이의 중간점들에 의해 정의될 수 있다. 예를 들어, 중심선(1316)은 피처(1300)와 임의의 인접 피처들(예컨대, 피처(1302))의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 중심선(1318)은 피처(1302)와 이러한 피처의 좌측에 있고 피처(1300) 위로 연장되는 임의의 인접 피처들(도 13에 도시되지 않음)의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 중심선(1320)은 피처(1306)와 임의의 인접 피처들(예컨대, 피처들(1302 및 1304))의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 중심선(1322)은 피처들(1302 및 1304)의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 부가적으로, 중심선(1324)은 피처(1304)와 이러한 피처의 우측에 있는 임의의 인접 피처들(도 13에 도시되지 않음)의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 패터닝된 피처들 사이의 공간들에서의 디자인 기반 중심선들은 패터닝된 피처들에서의 디자인 기반 중심선들에 기초하여 정의되는 것으로서 상술되지만, 공간들에서의 디자인 기반 중심선들은 패터닝된 피처들의 어떤 다른 특성(예컨대, 패터닝된 피처들의 에지들)에 기초하여 정의될 수 있다.
그러한 일 실시예에서, 컴퓨터 서브시스템(들)은 이미지에서의 제1 및 제2 패터닝된 피처들의 이미지 기반 중심선들 및 이미지에서의 제1 및 제2 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들을 결정하도록 구성된다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 상술된 바와 같이 결정된 디자인 기반 중심선들 각각에 대해 이미지 기반 중심선들을 생성하도록 구성될 수 있고, 이는 본 명세서에 추가로 설명되는 바와 같이 수행될 수 있다. 이와 같이, 출력 취득 서브시스템 출력에 나타나는 패터닝된 피처들에 대한 가상 중심선들이 또한 결정될 수 있다. 이미지 기반 중심선들은 수평선들 및/또는 수직선들 그리고 가능하다면 콘택트들과 같은 구조체들에 대한 중심점들일 수 있다.
도 14는 패터닝된 피처들 및 그 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들이 어떻게 결정될 수 있는지를 예시한다. 예를 들어, 웨이퍼 상에 형성된 디자인의 일 부분은, 웨이퍼 상에 형성된 후에 출력 취득 서브시스템에 의해 이미징될 수 있는, 도 14에 도시되는 4개의 패터닝된 피처들(1400, 1402, 1404, 및 1406)을 포함할 수 있다. 부가적으로, 도 14에 도시된 바와 같이, 출력 취득 서브시스템 출력에서의 디자인의 일 부분은 도 13에 도시된 것들에 대응하는 4개의 상이한 피처들을 포함할 수 있는데, 예컨대, 도 14의 선들의 부분들(1400, 1402, 및 1404) 및 다각형(1406)은 각각 도 13의 선들의 부분들(1300, 1302, 및 1304) 및 다각형(1306)에 대응한다. 도 14에 추가로 도시된 바와 같이, 가상 중심선은 이미지의 이러한 부분에 포함된 각각의 피처의 부분 전체를 통해 결정될 수 있다. 예를 들어, 가상 중심선들(1408, 1410, 및 1412)은 각각 선들의 부분들(1400, 1402, 및 1404)에 대해 결정될 수 있다. 부가적으로, 가상 중심선(1414)은 다각형(1406)에 대해 결정될 수 있다. 가상 중심선들은 본 명세서에서 추가로 설명된 바와 같이 결정될 수 있다.
도 14에 추가로 도시된 바와 같이, 가상 중심선들은 패터닝된 피처들 사이의 공간들에 대해서도 또한 생성될 수 있다. 공간들에 대한 중심선들은 디자인에서의 2개의 인접 피처들 사이의 중간점들에 의해 정의될 수 있다. 예를 들어, 중심선(1416)은 피처(1400)와 임의의 인접 피처들(예컨대, 피처(1402))의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 중심선(1418)은 피처(1402)와 이러한 피처의 좌측에 있고 피처(1400) 위로 연장되는 임의의 인접 피처들(도 14에 도시되지 않음)의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 중심선(1420)은 피처(1406)와 임의의 인접 피처들(예컨대, 피처들(1402 및 1404))의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 중심선(1422)은 피처들(1402 및 1404)의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 부가적으로, 중심선(1424)은 피처(1404)와 이러한 피처의 우측에 있는 임의의 인접 피처들(도 14에 도시되지 않음)의 중심선들 사이의 중간점들에 기초하여 정의될 수 있다. 부가적으로, 패터닝된 피처들 사이의 공간들에서의 중심선들은 패터닝된 피처들에서의 중심선들에 기초하여 정의되는 것으로서 상술되지만, 공간들에서의 중심선들은 패터닝된 피처들의 어떤 다른 특성(예컨대, 패터닝된 피처들의 에지들)에 기초하여 정의될 수 있다.
일부 경우들에서, 이미지 기반 중심선들은 2개의 대향하는 패터닝된 피처 이미지 에지들의 에지 위치들을 검출한 후에 2개의 대향하는 에지들의 중심을 계산하는 것에 의해 결정될 수 있다. 예를 들어, 이미지 기반 중심선들을 결정하는 것은 웨이퍼 상에 형성된 하나 이상의 패터닝된 피처들의 하나 이상의 에지들의 이미지에서의 위치들을 자동으로 결정하는 것을 포함할 수 있다. 이러한 방식으로, 본 명세서에 설명된 실시예들은 SEM 에지 위치들의 자동 결정을 위해 구성될 수 있다. 일부 경우들에서, 에지 위치들은 1차원(1D) 구배 프로파일(gradient profile)들을 사용하여 결정될 수 있다. 예를 들어, 1D 그레이 스케일 프로파일들은 패터닝된 구조체를 통해 중심선에 직교하거나 또는 패터닝된 구조체를 통해 중심선에 평행한 선을 따라 생성된 출력에 기초하여 자동으로 생성될 수 있다. 컴퓨터 서브시스템(들)은 상술된 바와 같이 결정된 1D 그레이 스케일 프로파일의 구배를 취득하는 것에 의해 자동으로 생성될 수 있는 1D 구배 프로파일들의 자동 생성을 위해 또한 구성될 수 있다. 그 후에, 에지 위치들은 1D 구배 프로파일 내에서 가장 강한 양의 또는 음의 구배 피크들을 구하는 것에 의해 자동으로 결정될 수 있다. 다시 말해, 1D 구배 프로파일의 피크 점들은 에지 위치들로서 선택될 수 있다. 그 후에, 이미지 기반 중심선들은 임의의 적합한 방식으로 검출된 에지 위치들에 기초하여 결정될 수 있다. 그러나, 에지들은 구배 프로파일들을 사용하는 것 이외의 다른 측정 알고리즘들을 사용하여 위치결정될 수 있다.
디자인에서의 패터닝된 피처들 및 공간들의 디자인 기반 중심선들이 재현가능하게 결정될 수 있기 때문에 그리고 출력에서의 패터닝된 피처들 및 공간들의 이미지 기반 중심선들이 실질적으로 재현가능하게 결정될 수 있어야 하기 때문에, 디자인 기반 및 이미지 기반 가상 중심선들이 사용되어 디자인에서의 패터닝된 피처들을 출력에서의 패터닝된 피처들과 비교적 재현가능하게 정렬시킬 수 있다. 도 15 내지 도 17은 디자인 및 이미지의 일 부분에서의 패터닝된 피처들의 디자인 기반 및 이미지 기반 가상 중심선들이 디자인을 이미지와 정렬시키기 위해 어떻게 사용될 수 있는지를 예시한다. 패터닝된 피처들 사이의 공간들에 대해 결정된 디자인 기반 및 이미지 기반 중심선들에 대해 유사한 정렬이 수행될 수 있다. 부가적으로, 도 15 내지 도 17이 이러한 도면들에 도시된 패터닝된 피처들 중 임의의 것이 웨이퍼 상에 인쇄되는 패터닝 단계에 관계없이 논의되지만, 그러한 정렬은 본 명세서에 추가로 설명된 바와 같이 멀티-패터닝 단계 프로세스의 단일 패터닝 단계에서 형성된 2개 이상의 패터닝된 피처들에 대해 피처별로 그리고/또는 집합적으로 수행될 수 있다.
도 15 내지 도 17의 정렬에 있어서 도시된 디자인 기반 및 이미지 기반 중심선들은 도 13 및 도 14에 대해 상술된 바와 같이 결정된 것들이다. 예를 들어, 도 15에 도시된 바와 같이, 디자인 기반 중심선들(1308, 1310, 1312, 및 1314)은 각각 패터닝된 피처들(1300, 1302, 1304, 및 1306)에 대해 상술된 바와 같이 결정된다. 부가적으로, 도 16에 도시된 바와 같이, 이미지 기반 중심선들(1408, 1410, 1412, 및 1414)은 각각 패터닝된 피처들(1400, 1402, 1404, 및 1406)에 대해 상술된 바와 같이 결정된다.
도 17에 도시된 바와 같이, 중심선들(1308 및 1408)의 정렬(1700)은 디자인에서의 선(1300)을 출력에서의 선(1400)과 재현가능하게 정렬시키는 데 사용될 수 있다. 다른 예에서, 중심선들(1310 및 1410)의 정렬(1702)은 디자인에서의 선(1302)을 출력에서의 선(1402)과 재현가능하게 정렬시키는 데 사용될 수 있다. 부가적으로, 중심선들(1312 및 1412)의 정렬(1704)은 디자인에서의 선(1304)을 출력에서의 선(1404)과 재현가능하게 정렬시키는 데 사용될 수 있다. 게다가, 중심선들(1314 및 1414)의 정렬(1706)은 디자인에서의 다각형(1306)을 출력에서의 다각형(1406)과 재현가능하게 정렬시키는 데 사용될 수 있다.
일부 실시예들에서, 컴퓨터 서브시스템(들)은 이미지에서의 제1 패터닝된 피처들 및 제1 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 각각의 포지션과 그의 대응하는 디자인 기반 중심선의 포지션 사이의 부가 오프셋을 결정하도록 구성되고, 부가 오프셋들을 결정하기 위해 사용되는 대응하는 디자인 기반 중심선들의 포지션들은, 디자인 모두를 정렬시키는 것에 의해 결정된, 제1 패터닝된 피처들에 대한 디자인의 포지션에 대해 결정된다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 이미지 기반 및 디자인 기반 중심선들 사이의 x 및/또는 y 오프셋을 측정하는 것에 의해 제1 패터닝된 피처들 및/또는 제1 패터닝된 피처들 사이의 공간들에 대해 결정된 각각의 디자인 기반 중심선에 대한 x 및/또는 y 이미지 대 디자인 정렬 오프셋들을 결정하도록 구성될 수 있다. 예를 들어, 디자인 기반 중심선이 그의 대응하는 이미지 기반 중심선과 정렬되도록 시프트되는 임의의 양은 그 디자인 기반 중심선에 대한 부가 오프셋으로서 결정될 수 있다. 부가적으로, 제1 패터닝된 피처들 및/또는 이러한 피처들 사이의 공간들에 대한 부가 오프셋들은 피처 기반으로 결정될 수 있다. 다시 말해, 각각의 제1 패터닝된 피처 및/또는 제1 패터닝된 피처들 사이의 각각의 공간에 대해 상이한 부가 오프셋이 결정될 수 있다. 디자인 기반 및 이미지 기반 중심선들의 정렬은 이와 다르게 본 명세서에 설명된 바와 같이 수행될 수 있다. 부가적으로, 부가 오프셋은 이와 다르게 본 명세서에 설명된 바와 같이(예컨대, 정렬을 달성하기 위해 디자인 기반 중심선이 시프트되는 픽셀들의 수 그리고 가능하다면 웨이퍼 상에서 픽셀들의 수가 대응하는 거리에 기초하여) 결정될 수 있다.
상술된 바와 같이, 이미지 대 디자인 정밀 정렬을 수행함에 있어서 수반되는 단계들은 이미지 대 디자인 비정밀 정렬을 결정하기 위한 단계들 후에 수행될 수 있다. 그에 따라, 제1 패터닝된 피처들 및 이러한 패터닝된 피처들 사이의 공간들에 대한 부가 오프셋들을 결정할 때, 정밀 정렬 단계들로의 입력은 비정밀 정렬 단계들의 출력일 수 있다. 다시 말해, 정밀 정렬 단계들은 정렬을 위한 시작점으로서 비정밀 정렬 결과들을 사용하여 수행될 수 있다. 이러한 방식으로, 디자인 기반 및 이미지 기반 중심선들은 비정밀 정렬에 의해 생성된 정렬 결과들 상에 오버레이될 수 있고, 그 후에 디자인 기반 및 이미지 기반 중심선들이 서로 정렬될 수 있다. 이러한 방식으로, 제1 패터닝된 피처들 및 이러한 패터닝된 피처들 사이의 공간들에 대해 결정된 오프셋은 디자인 모두를 제1 패터닝된 피처들과 정렬시키는 것에 의해 결정된 포지션(들)에 기초하여 결정될 것이다. 다시 말해, 제1 패터닝된 피처들에 대한 디자인이 비정밀 정렬 동안 본 명세서에 설명된 바와 같이 종합적으로 시프트되지 않기 때문에, 부가 오프셋들을 결정하는 데 사용된 제1 패터닝된 피처들(및 이러한 피처들 사이의 공간들)의 포지션들은 비종합적으로 시프트된 포지션들일 것이다.
다른 실시예에서, 컴퓨터 서브시스템(들)은 이미지에서의 제2 패터닝된 피처들 및 제2 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 각각의 포지션과 그의 대응하는 디자인 기반 중심선의 포지션 사이의 다른 부가 오프셋을 결정하도록 구성되고, 다른 부가 오프셋들을 결정하기 위해 사용되는 대응하는 디자인 기반 중심선들의 포지션들은, 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션에 대해 결정된다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 이미지 기반 및 디자인 기반 중심선들 사이의 x 및/또는 y 오프셋을 측정하는 것에 의해 제2 패터닝된 피처들 및/또는 제2 패터닝된 피처들 사이의 공간들에 대해 결정된 각각의 디자인 기반 중심선에 대한 x 및/또는 y 이미지 대 디자인 정렬 오프셋들을 결정하도록 구성될 수 있다. 예를 들어, 디자인 기반 중심선이 그의 대응하는 이미지 기반 중심선과 정렬되도록 시프트되는 임의의 양은 그 디자인 기반 중심선에 대한 부가 오프셋으로서 결정될 수 있다. 부가적으로, 제2 패터닝된 피처들 및/또는 이러한 피처들 사이의 공간들에 대한 부가 오프셋들은 피처 기반으로 결정될 수 있다. 다시 말해, 각각의 제2 패터닝된 피처 및/또는 제2 패터닝된 피처들 사이의 각각의 공간에 대해 상이한 부가 오프셋이 결정될 수 있다. 디자인 기반 및 이미지 기반 중심선들의 정렬은 이와 다르게 본 명세서에 설명된 바와 같이 수행될 수 있다. 부가적으로, 부가 오프셋은 이와 다르게 본 명세서에 설명된 바와 같이(예컨대, 정렬을 달성하기 위해 디자인 기반 중심선이 시프트되는 픽셀들의 수 그리고 가능하다면 웨이퍼 상에서 픽셀들의 수가 대응하는 거리에 기초하여) 결정될 수 있다.
상술된 바와 같이, 이미지 대 디자인 정밀 정렬을 수행함에 있어서 수반되는 단계들은 이미지 대 디자인 비정밀 정렬을 결정하기 위한 단계들 후에 수행될 수 있다. 그에 따라, 제2 패터닝된 피처들 및 이러한 패터닝된 피처들 사이의 공간들에 대한 부가 오프셋들을 결정할 때, 정밀 정렬 단계들로의 입력은 비정밀 정렬 단계들의 출력일 수 있다. 다시 말해, 정밀 정렬 단계들은 정밀 정렬을 위한 시작점으로서 비정밀 정렬 결과들을 사용하여 수행될 수 있다. 이러한 방식으로, 디자인 기반 및 이미지 기반 중심선들은 비정밀 정렬에 의해 생성된 정렬 결과들 상에 오버레이될 수 있고, 그 후에 디자인 기반 및 이미지 기반 중심선들이 서로 정렬될 수 있다. 이러한 방식으로, 제2 패터닝된 피처들 및 이러한 패터닝된 피처들 사이의 공간들에 대해 결정된 오프셋은 제2 패터닝된 피처들에 대한 디자인만을 이미지에서의 제2 패터닝된 피처들과 정렬시키는 것에 의해 결정된 시프트된 포지션(들)에 기초하여 결정될 것이다. 다시 말해, 제2 패터닝된 피처들에 대한 디자인이 비정밀 정렬 동안 본 명세서에 설명된 바와 같이 종합적으로 시프트되기 때문에, 부가 오프셋들을 결정하는 데 사용된 제2 패터닝된 피처들(및 이러한 피처들 사이의 공간들)의 포지션들은 종합적으로 시프트된 포지션들일 것이다.
부가 실시예에서, 컴퓨터 서브시스템(들)은 이미지 기반 중심선들 중 2개 이상과 그의 대응하는 디자인 기반 중심선들 사이의 부가 오프셋들의 전역 최소치(global minimum)를 구하는 것에 의해 제1 패터닝된 피처들 및 제1 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 중 2개 이상과 그의 대응하는 디자인 기반 중심선들의 전역 정렬을 수행하도록 구성된다. 예를 들어, 임의의 주어진 멀티-패터닝 단계에 대해, 컴퓨터 서브시스템(들)은 (예컨대, 최소 제곱법을 사용하여) 이미지에서의 다수의 이미지 기반 및 디자인 기반 중심선들 사이의 거리를 최소화하기 위해 주어진 멀티-패터닝 단계에서 인쇄되는 이미지 및 디자인에서의 대응하는 피처들 사이의 최적의 전역 x 및/또는 y 정렬 오프셋을 생성할 수 있다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 이미지에서의 제1 패터닝된 피처들 모두에 대한 디자인 기반 및 이미지 기반 중심선들을 정렬시키는 것에 의해 이미지에서의 제1 패터닝된 피처들 모두에 대한 전역 정렬을 수행하도록 구성될 수 있다. 이와 같이, 피처 기반으로 수행되는 상술된 정밀 정렬과는 달리, 이러한 정밀 정렬은 정렬이 수행되고 있는 패터닝 단계에 대응하는 다수의 패터닝된 피처들에 대해 패터닝 단계 기반으로 수행된다. 상술된 바와 같이 부가 오프셋들의 전체 최소치를 구하는 것은 임의의 적합한 방법 및/또는 시스템을 사용하여 수행될 수 있다. 일단 전역 최소치를 구했다면, 이미지에서의 제1 패터닝된 피처들 및 디자인에서의 대응하는 피처들 모두의 중심선들의 전역 정렬이 달성될 것이다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 제1 패터닝된 피처들과 디자인 사이의 전역 정밀 정렬을 위해 구성될 수 있다.
추가의 실시예에서, 컴퓨터 서브시스템(들)은 전역 정렬을 수행한 결과들에 기초하여 오프셋을 수정하도록 구성된다. 예를 들어, 오프셋이 비정밀 정렬의 결과들에 기초하여 결정되었기 때문에, 그 오프셋은 상술된 전역 정밀 정렬에 기초하여 수정될 수 있다. 이러한 방식으로, 컴퓨터 서브시스템(들)은, 제1 패터닝된 피처들에 대해 생성된 정밀 정렬 결과들에 기초하여, 제1 패터닝 단계 이외의 멀티-패터닝 단계들에서 인쇄된 다른 패터닝된 피처들에 대해 수행된 다른 단계들에 대한 기준으로서 사용되는 비정밀 정렬에 의해 결정되는 제1 패터닝된 피처들의 포지션을 보정하도록 구성될 수 있다. 그 후에, 수정된 오프셋은 본 명세서에 설명된 다른 단계(들)에 대해 사용될 수 있다. 이러한 방식으로, 부가 단계들에서 사용된 기준은 실질적으로 작은 스케일로 결정됨으로써, 실질적으로 작은 스케일로 그 기준을 사용하여 오버레이 오차들의 결정을 가능하게 할 수 있다. 오프셋은 임의의 적합한 방식(예컨대, 전역 정렬을 달성하기 위해 수행되는 임의의 시프팅에 기초하여 오프셋의 x 및/또는 y 성분들을 조정하는 것)으로 수정될 수 있다.
일부 실시예들에서, 컴퓨터 서브시스템(들)은 제2 패터닝된 피처들 및 제2 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 중 2개 이상과 그의 대응하는 디자인 기반 중심선들 사이의 다른 부가 오프셋들의 전역 최소치를 구하는 것에 의해 제2 패터닝된 피처들 및 제2 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 중 2개 이상과 그의 대응하는 디자인 기반 중심선들의 전역 정렬을 수행하는 것에 의해 제2 패터닝된 피처들에 대한 디자인에 대한 제2 오프셋을 결정하도록 구성된다. 예를 들어, 상술된 바와 같이, 임의의 주어진 멀티-패터닝 단계에 대해, 컴퓨터 서브시스템(들)은 (예컨대, 최소 제곱법을 사용하여) 이미지에서의 다수의 이미지 기반 및 디자인 기반 중심선들 사이의 거리를 최소화하기 위해 주어진 멀티-패터닝 단계에서 인쇄되는 이미지 및 디자인에서의 대응하는 피처들 사이의 최적의 전역 x/y 정렬 오프셋을 생성할 수 있다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 이미지에서의 제2 패터닝된 피처들 모두에 대한 디자인 기반 및 이미지 기반 중심선들을 정렬시키는 것에 의해 이미지에서의 제2 패터닝된 피처들 모두에 대한 전역 정렬을 수행하도록 구성될 수 있다. 이와 같이, 피처 기반으로 수행되는 상술된 정밀 정렬과는 달리, 이러한 정밀 정렬은 정렬이 수행되고 있는 패터닝 단계에 대응하는 이미지에서의 다수의 패터닝된 피처들에 대해 패터닝 단계 기반으로 수행된다. 상술된 바와 같이 부가 오프셋들의 전체 최소치를 구하는 것은 임의의 적합한 방법 및/또는 시스템을 사용하여 수행될 수 있다. 일단 전역 최소치를 구했다면, 이미지에서의 제2 패터닝된 피처들 및 디자인에서의 대응하는 피처들 모두의 중심선들의 전역 정렬이 달성될 것이다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 제2 패터닝된 피처들과 디자인 사이의 전역 정밀 정렬을 위해 구성될 수 있다. 그 후에, 제2 오프셋은 임의의 적합한 방식으로 전역 정밀 정렬 결과들에 기초하여 결정될 수 있다.
부가 실시예들에서, 하나 이상의 컴퓨터 서브시스템들은 제2 오프셋을 수정된 오프셋으로 적용하는 것에 의해 최종 오프셋을 결정하도록 구성되고, 최종 오프셋은 웨이퍼 상의 제1 패터닝된 피처들과 웨이퍼 상의 제2 패터닝된 피처들 사이의 정밀 상대 오버레이 오차와 동일하다. 예를 들어, 제1 패터닝된 피처들에 대해 수행된 전역 정밀 정렬에 의해 수정된 비정밀 정렬의 결과들에 기초하여 결정된 오프셋은 제2 패터닝된 피처들 및 이러한 패터닝된 피처들 사이의 공간들에 대해 수행된 전역 정밀 정렬에 기초하여 결정된 제2 오프셋에 기초하여 수정될 수 있다. 이러한 방식으로, 컴퓨터 서브시스템(들)은 제1 패터닝된 피처들에 대해 생성된 정밀 정렬 결과들뿐만 아니라 제2 패터닝된 피처들에 대해 생성된 정밀 정렬 결과들에 기초하여 비정밀 정렬에 의해 결정되는 오프셋을 보정하도록 구성될 수 있다. 다시 말해, 컴퓨터 서브시스템(들)은 각각의 층에 대한 이미지 대 디자인 정밀 정렬 오프셋들을 사용하여 다수의 층들에 걸친 오버레이 시프트들을 결정할 수 있다. 그 후에, 최종 오프셋은 본 명세서에 설명된 다른 단계(들)에 대해 사용될 수 있다. 오프셋은 임의의 적합한 방식(예컨대, 제2 오프셋의 x 및/또는 y 성분들에 기초하여 수정된 오프셋의 x 및/또는 y 성분들을 조정하는 것)으로 수정될 수 있다.
수정된 오프셋 및 제2 오프셋은 본 명세서에 설명된 정밀 정렬 단계들을 사용하여 결정되기 때문에, 최종 오프셋은 실질적으로 작은 스케일로 결정됨으로써 실질적으로 작은 스케일로 그 기준을 사용하여 오버레이 오차들의 결정을 가능하게 할 수 있다. 이러한 방식으로, 정밀 상대 오버레이 오차는 원래의 상대 오버레이 오차보다 더 정밀한 스케일로 결정된다는 점에서 "정밀"할 수 있다. 예를 들어, 일 실시예에서, 하나 이상의 컴퓨터 서브시스템들은 5nm 이하의 정밀 상대 오버레이 오차들을 결정하는 것이 가능하다. 이러한 방식으로, 본 명세서에 설명된 실시예들의 하나의 이점은 실질적으로 작은(예컨대, 2nm 내지 5nm의) 상대 오버레이 오차들을 측정하는 것을 가능하게 하는 중심선들을 사용하는 자동 이미지 대 디자인 정밀 정렬의 사용이다.
다른 실시예에서, 추가로 상술된 바와 같이, 제3 패터닝된 피처들이 제3 패터닝 단계에 의해 웨이퍼의 레벨 상에 인쇄된다. 그러한 일 실시예에서, 컴퓨터 서브시스템(들)은 제3 패터닝된 피처들에 대한 디자인만을 이미지에서의 제3 패터닝된 피처들과만 정렬시키는 것에 의해, 제3 패터닝된 피처들에 대한 디자인만을, 디자인 모두를 정렬시키는 것에 의해 결정된, 제3 패터닝된 피처들에 대한 디자인의 포지션으로부터, 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키도록 구성된다. 컴퓨터 서브시스템(들)은 상술된 바와 같이 이러한 단계를 수행하도록 구성될 수 있다. 이러한 단계는 임의의 다른 패터닝 단계에 의해 웨이퍼 상에 인쇄된 임의의 다른 패터닝된 피처들, 예컨대, 제4 패터닝된 피처들 등에 대해서도 또한 수행될 수 있다.
이러한 실시예에서, 컴퓨터 서브시스템(들)은 제3 패터닝된 피처들에 대한 디자인의 포지션과 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하도록 또한 구성되고, 제3 패터닝된 피처들에 대한 오프셋은 웨이퍼 상의 제1 패터닝된 피처들과 웨이퍼 상의 제3 패터닝된 피처들 사이의 상대 오버레이 오차와 동일하다. 이러한 단계는 본 명세서에 추가로 설명된 바와 같이 컴퓨터 서브시스템(들)에 의해 수행될 수 있다. 이러한 오프셋은 또한 본 명세서에서 추가로 설명된다.
이러한 실시예에서, 컴퓨터 서브시스템(들)은 제1 패터닝된 피처들 및 제1 패터닝된 피처들 사이의 공간들에 대한 전역 정렬을 수행한 결과들에 기초하여 제3 패터닝된 피처들에 대한 오프셋을 수정하도록 추가로 구성된다. 제3 패터닝된 피처들에 대한 오프셋을 수정하는 것은 제2 패터닝된 피처들에 대해 본 명세서에 추가로 설명된 바와 같이 수행될 수 있다. 이러한 단계는 컴퓨터 서브시스템(들)에 의해 임의의 다른 패터닝 단계에서 웨이퍼 상에 인쇄된 임의의 다른 패터닝된 피처들, 예컨대, 제4 패터닝된 피처들 등에 대해서도 또한 수행될 수 있다.
이러한 실시예에서, 컴퓨터 서브시스템(들)은 제3 패터닝된 피처들 및 제3 패터닝된 피처들 사이의 공간들에 대해 본 명세서에 설명된 바와 같은 디자인 기반 중심선들을 결정하도록 그리고 이미지 기반 중심선들을 결정하도록 구성된다. 제3 패터닝된 피처들 및 이러한 피처들 사이의 공간들에 대한 디자인 기반 중심선들 및 이미지 기반 중심선들을 결정하는 것은 본 명세서에 추가로 설명된 바와 같이 수행될 수 있다. 이러한 단계들은 컴퓨터 서브시스템(들)에 의해 임의의 다른 패터닝 단계에서 웨이퍼 상에 인쇄된 임의의 다른 패터닝된 피처들, 예컨대, 제4 패터닝된 피처들 등에 대해서도 또한 수행될 수 있다.
이러한 실시예에서, 컴퓨터 서브시스템(들)은 이미지에서의 제3 패터닝된 피처들 및 제3 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 각각의 포지션과 그의 대응하는 디자인 기반 중심선의 포지션 사이의 추가의 부가 오프셋을 결정하도록 구성되고, 추가의 부가 오프셋들을 결정하기 위해 사용되는 대응하는 디자인 기반 중심선들의 포지션들은, 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션에 대해 결정된다. 추가의 부가 오프셋을 결정하는 것은 다른 부가 오프셋을 결정하는 것에 대해 본 명세서에 추가로 설명된 바와 같이 수행될 수 있다. 이러한 단계는 컴퓨터 서브시스템(들)에 의해 임의의 다른 패터닝 단계에서 웨이퍼 상에 인쇄된 임의의 다른 패터닝된 피처들, 예컨대, 제4 패터닝된 피처들 등에 대해서도 또한 수행될 수 있다.
이러한 실시예에서, 컴퓨터 서브시스템(들)은 제3 패터닝된 피처들 및 제3 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 중 2개 이상과 그의 대응하는 디자인 기반 중심선들 사이의 추가의 부가 오프셋들의 전역 최소치를 구하는 것에 의해 제3 패터닝된 피처들 및 제3 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 중 2개 이상과 그의 대응하는 디자인 기반 중심선들의 전역 정렬을 수행하는 것에 의해 제3 패터닝된 피처들에 대한 디자인에 대한 제3 오프셋을 결정하도록 또한 구성된다. 제3 오프셋을 결정하는 것은 제2 오프셋을 결정하는 것에 대해 본 명세서에 추가로 설명된 바와 같이 수행될 수 있다. 이러한 단계는 컴퓨터 서브시스템(들)에 의해 임의의 다른 패터닝 단계에서 웨이퍼 상에 인쇄된 임의의 다른 패터닝된 피처들, 예컨대, 제4 패터닝된 피처들 등에 대해서도 또한 수행될 수 있다.
이러한 실시예에서, 컴퓨터 서브시스템(들)은 제3 오프셋을 제3 패터닝된 피처들에 대한 수정된 오프셋으로 적용하는 것에 의해 다른 최종 오프셋을 결정하도록 추가로 구성되고, 다른 최종 오프셋은 웨이퍼 상의 제1 패터닝된 피처들과 웨이퍼 상의 제3 패터닝된 피처들 사이의 정밀 상대 오버레이 오차와 동일하다. 다른 최종 오프셋을 결정하는 것은 최종 오프셋을 결정하는 것에 대해 본 명세서에 추가로 설명된 바와 같이 수행될 수 있다. 이러한 단계는 컴퓨터 서브시스템(들)에 의해 임의의 다른 패터닝 단계에서 웨이퍼 상에 인쇄된 임의의 다른 패터닝된 피처들, 예컨대, 제4 패터닝된 피처들 등에 대해서도 또한 수행될 수 있다. 다른 최종 오프셋은 본 명세서에 설명된 바와 같이 추가로 구성될 수 있다.
그러한 일 실시예에서, 하나 이상의 컴퓨터 서브시스템들은 최종 오프셋 및 다른 최종 오프셋에 기초하여 웨이퍼 상의 제2 패터닝된 피처들과 웨이퍼 상의 제3 패터닝된 피처들 사이의 정밀 상대 오버레이 오차를 결정하도록 구성된다. 예를 들어, (디자인을 기준으로서 사용하여) 임의의 2개의 패터닝 단계들 사이의 상대 x/y 오버레이 오차들을 측정하기 위해, 컴퓨터 서브시스템(들)은 이러한 2개의 패터닝 단계들에 대해 상술된 바와 같이 결정된 x/y 이미지 대 디자인 정렬 오프셋들 사이의 차이를 결정할 수 있다. 예를 들어, (제1 패터닝 단계에 대한 디자인을 기준으로서 사용하여) 제2 및 제3 패터닝 단계들 사이의 정밀 상대 오버레이 오차는 최종 오프셋과 본 명세서에 추가로 설명된 바와 같이 결정된 다른 최종 오프셋 사이의 차이에 기초하여 결정될 수 있다. 이러한 방식으로, 본 명세서에 설명된 실시예들은 멀티-패터닝 단계 프로세스에서 수행되는 임의의 2개의 패터닝 단계들 사이의 정밀 상대 오버레이 오차를 결정할 수 있다. 정밀 상대 오버레이 오차는 본 명세서에서 추가로 설명되는 바와 같이 "정밀"하다.
일부 실시예들에서, 제1 및 제2 패터닝된 피처들은 웨이퍼 상의 다이에 형성된다. 예를 들어, 이전에 사용된 방법들 및 시스템들과는 달리, 본 명세서에 설명된 실시예들은 웨이퍼의 스크라이브 선에 형성된 특수 오버레이 타깃들에 기초하여 수행될 필요가 없다. 그 대신에, 본 명세서에 설명된 실시예들은 웨이퍼 상의 다이들에 형성된 모든 타입들의 복합 패턴들에 대한 오버레이 오차들을 측정하는 데 사용될 수 있다. 그에 따라, 본 명세서에 설명된 실시예들은 이전에 사용된 방법들 및 시스템들보다 더 정확한 실제 다이 내 오버레이 오차들을 예측하는 것이 가능할 수 있다. 부가적으로, 본 명세서에 설명된 실시예들은 유리하게는 높은 스루풋의 다이 내, 멀티-패터닝 단계, 상대 오버레이 오차 측정들을 제공한다.
다른 실시예에서, 정렬시키는 것, 시프트시키는 것, 그리고 결정하는 것이 수행되는 제1 및 제2 패터닝된 피처들은 사용자에 의해 선택되지 않는다. 예를 들어, 본 명세서에 설명된 실시예들의 하나의 이점은, 실시예들이 셋업 동안 다이 내 오버레이 측정 사이트들의 어떠한 사용자 선택 없이도 웨이퍼의 레벨 상에 인쇄된 임의의 2개의 마스크 디자인들 사이의 다이 내 상대 오버레이 오차를 측정하기 위한 비교적 빠르고 자동화된 메커니즘을 제공한다는 것이다.
추가의 실시예에서, 정렬시키는 것, 시프트시키는 것, 그리고 결정하는 것이 수행되는 제1 및 제2 패터닝된 피처들은 웨이퍼 상의 다이에 형성된 임의의 패터닝된 피처들을 포함한다. 일부 실시예들에서, 정렬시키는 것, 시프트시키는 것, 그리고 결정하는 것이 수행되는 제1 및 제2 패터닝된 피처들은 가상 축을 따르는 제1 및 제2 패터닝된 피처들의 대칭성에 기초하여 선택되지 않는다. 예를 들어, 본 명세서에 설명된 실시예들의 하나의 이점은 이들이 임의의 다이 내 사이트 상의 상대 오버레이 오차를 측정할 수 있고, 이전에 사용된 방법들 및 시스템들과는 달리, 가상 x 또는 y 축을 따라 패턴 대칭성을 갖는 사이트들만을 선택하는 것의 제약을 갖지 않는다는 것이다. 부가적으로, 본 명세서에 설명된 실시예들은 패턴 지오메트리에 대한 어떠한 제약들 없이도 임의의 종류의 다이 내 패턴 지오메트리에 대한 실질적으로 작은(예컨대, 대략 2nm 내지 5nm의) 상대 오버레이 오차들을 측정하기 위해 중심선들을 사용하는 자동 이미지 대 디자인 정밀 정렬이 가능하다.
다른 실시예는 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 컴퓨터 구현 방법에 관한 것이다. 이 방법은 상술된 정렬시키는 단계, 시프트시키는 단계, 및 결정하는 단계를 포함한다.
이 방법의 단계들 각각은 본 명세서에 추가로 설명된 바와 같이 수행될 수 있다. 이 방법은 본 명세서에 설명된 출력 취득 서브시스템 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 또한 포함할 수 있다. 정렬시키는 단계, 시프트시키는 단계, 및 결정하는 단계는 본 명세서에 설명된 실시예들 중 임의의 것에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템들에 의해 수행된다. 부가적으로, 상술된 방법은 본 명세서에 설명된 시스템 실시예들 중 임의의 것에 의해 수행될 수 있다.
부가 실시예는 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 컴퓨터 구현 방법을 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어들을 저장하는 비일시적 컴퓨터 판독가능한 매체에 관한 것이다. 그러한 일 실시예가 도 18에 도시된다. 특히, 도 18에 도시된 바와 같이, 비일시적 컴퓨터 판독가능한 매체(1800)는 컴퓨터 시스템(1804) 상에서 실행가능한 프로그램 명령어들(1802)을 포함한다. 컴퓨터 구현 방법은 본 명세서에 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
본 명세서에 설명된 것들과 같은 방법들을 구현하는 프로그램 명령어들(1802)은 컴퓨터 판독가능한 매체(1800) 상에 저장될 수 있다. 컴퓨터 판독가능한 매체는 자기 또는 광학 디스크와 같은 저장 매체, 자기 테이프, 또는 본 기술분야에 알려져 있는 임의의 다른 적합한 비일시적 컴퓨터 판독가능한 매체일 수 있다.
프로그램 명령어들은, 다른 것들 중에서도, 프로시저 기반 기법들, 컴포넌트 기반 기법들, 및/또는 객체 지향 기법들을 포함하는 다양한 방식들 중 임의의 것으로 구현될 수 있다. 예를 들어, 프로그램 명령어들은, 원한다면, ActiveX 컨트롤들, C++ 객체들, 자바빈스(JavaBeans), 마이크로소프트 파운데이션 클래스들(Microsoft Foundation Classes)("MFC"), SSE(Streaming SEMD Extension) 또는 다른 기술들 또는 방법론들을 사용하여 구현될 수 있다.
컴퓨터 시스템(1804)은 본 명세서에 설명된 실시예들 중 임의의 것에 따라 구성될 수 있다.
본 발명의 다양한 양태들의 추가의 수정들 및 대안적인 실시예들은 이러한 설명의 관점에서 본 기술분야의 통상의 기술자에게 명백해질 것이다. 예를 들어, 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 방법들 및 시스템들이 제공된다. 따라서, 이러한 설명은 단지 예시적인 것으로서 해석되어야 하고, 본 발명을 수행하는 일반적인 방식을 본 기술분야의 통상의 기술자에게 교시하는 목적을 위한 것이다. 본 명세서에 도시되고 설명되는 본 발명의 형태들은 현재 선호되는 실시예들로서 간주되어야 한다는 것을 이해해야 한다. 본 명세서에 도시되고 설명되는 것들에 대해 요소들 및 재료들이 대체될 수 있고, 부분들 및 프로세스들이 역으로 될 수 있고, 본 발명의 특정 피처들이 독립적으로 이용될 수 있는데, 이 모두는 본 발명의 이러한 설명의 도움을 받은 후에 본 기술분야의 통상의 기술자에게 명백해질 것이다. 다음의 청구범위에 설명된 바와 같은 본 발명의 사상 및 범주로부터 벗어남이 없이 본 명세서에 설명된 요소들에 있어서 변경들이 이루어질 수 있다.
Claims (22)
- 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처(patterned feature)들 사이의 오버레이 오차를 결정하도록 구성된 시스템에 있어서,
적어도 에너지 소스 및 검출기를 포함하는 출력 취득 서브시스템 - 상기 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성되고, 상기 검출기는 상기 웨이퍼로부터의 에너지를 검출하도록 그리고 상기 검출된 에너지에 응답하여 출력을 생성하도록 구성되고, 제1 및 제2 패터닝된 피처들이 각각 제1 및 제2 패터닝 단계들에 의해 상기 웨이퍼의 레벨 상에 인쇄되고, 상기 웨이퍼의 레벨에 대한 디자인은 상기 제1 패터닝된 피처에 대한 디자인 및 상기 제2 패터닝된 피처에 대한 디자인을 포함함 -; 및
하나 이상의 컴퓨터 서브시스템
을 포함하고,
상기 하나 이상의 컴퓨터 서브시스템은,
상기 제1 패터닝된 피처들에 대한 디자인을, 상기 출력으로부터 생성된 상기 웨이퍼에 대한 이미지에서의 상기 제1 패터닝된 피처들과 정렬시킴으로써 상기 레벨에 대한 디자인 모두를 상기 제1 패터닝된 피처들과 정렬시키는 것에 의해 상기 웨이퍼의 레벨에 대한 디자인을 상기 이미지와 정렬시키도록;
상기 제2 패터닝된 피처들에 대한 디자인만을 상기 이미지에서의 상기 제2 패터닝된 피처들과만 정렬시키는 것에 의해, 상기 제2 패터닝된 피처들에 대한 디자인만을, 상기 디자인 모두를 정렬시키는 것에 의해 결정된, 상기 제2 패터닝된 피처들에 대한 디자인의 포지션으로부터, 상기 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키도록; 그리고
상기 제2 패터닝된 피처들에 대한 디자인의 포지션과 상기 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하도록
구성되고,
상기 오프셋은 상기 웨이퍼 상의 상기 제1 패터닝된 피처들과 상기 웨이퍼 상의 상기 제2 패터닝된 피처들 사이의 상대 오버레이 오차와 동일한 것인, 시스템. - 제1항에 있어서,
상기 웨이퍼의 레벨에 대한 디자인은 제3 패터닝된 피처들에 대한 디자인을 더 포함하고,
상기 제3 패터닝된 피처들은 제3 패터닝 단계에 의해 상기 웨이퍼의 레벨 상에 인쇄되고,
상기 하나 이상의 컴퓨터 서브시스템은 또한,
상기 제3 패터닝된 피처들에 대한 디자인만을 상기 이미지에서의 상기 제3 패터닝된 피처들과만 정렬시키는 것에 의해, 상기 제3 패터닝된 피처들에 대한 디자인만을, 상기 디자인 모두를 정렬시키는 것에 의해 결정된, 상기 제3 패터닝된 피처들에 대한 디자인의 포지션으로부터, 상기 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키도록; 그리고
상기 제3 패터닝된 피처들에 대한 디자인의 포지션과 상기 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하도록
구성되고,
상기 제3 패터닝된 피처들에 대한 오프셋은 상기 웨이퍼 상의 상기 제1 패터닝된 피처들과 상기 웨이퍼 상의 상기 제3 패터닝된 피처들 사이의 상대 오버레이 오차와 동일한 것인, 시스템. - 제2항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 제2 패터닝된 피처들에 대해 결정된 상기 오프셋 및 상기 제3 패터닝된 피처들에 대해 결정된 상기 오프셋에 기초하여 상기 웨이퍼 상의 상기 제2 패터닝된 피처들과 상기 웨이퍼 상의 상기 제3 패터닝된 피처들 사이의 상대 오버레이 오차를 결정하도록 구성되는 것인, 시스템. - 제1항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 디자인에서의 상기 제1 및 제2 패터닝된 피처들의 디자인 기반 중심선들 및 상기 디자인에서의 공간들의 디자인 기반 중심선들을 결정하도록 구성되는 것인, 시스템. - 제4항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 이미지에서의 상기 제1 및 제2 패터닝된 피처들의 이미지 기반 중심선들 및 상기 이미지에서의 상기 공간들의 이미지 기반 중심선들을 결정하도록 구성되는 것인, 시스템. - 제5항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 1) 상기 이미지에서의 상기 제1 패터닝된 피처들의 상기 이미지 기반 중심선들의 각각의 포지션과, 상기 제1 패터닝된 피처들에 대해 결정된 상기 디자인 기반 중심선들 중 대응하는 하나의 중심선의 포지션 그리고 2) 상기 이미지에서의 상기 제1 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들의 각각의 포지션과, 상기 제1 패터닝된 피처들 사이의 상기 공간들에 대하여 결정된 상기 디자인 기반 중심선들 중 대응하는 하나의 중심선의 포지션 사이의 부가 오프셋들을 결정하도록 구성되고, 상기 부가 오프셋들을 결정하기 위해 사용되는 상기 디자인 기반 중심선들의 대응하는 하나의 중심선의 각각의 포지션은, 상기 디자인 모두를 정렬시키는 것에 의해 결정된, 상기 제1 패터닝된 피처들에 대한 상기 디자인의 포지션에 대해 결정되는 것인, 시스템. - 제6항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 이미지에서의 상기 제2 패터닝된 피처들의 상기 이미지 기반 중심선들의 각각의 포지션과, 상기 제2 패터닝된 피처들에 대해 결정된 상기 디자인 기반 중심선들 중 대응하는 하나의 중심선의 포지션 그리고 2) 상기 이미지에서의 상기 제2 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들의 각각의 포지션과, 상기 제2 패터닝된 피처들 사이의 상기 공간들에 대하여 결정된 상기 디자인 기반 중심선들 중 대응하는 하나의 중심선의 포지션 사이의 다른 부가 오프셋들을 결정하도록 구성되고, 상기 다른 부가 오프셋들을 결정하기 위해 사용되는 상기 디자인 기반 중심선들 중 대응하는 중심선의 각각의 포지션은, 상기 제2 패터닝된 피처들에 대한 상기 디자인의 시프트된 포지션에 대해 결정되는 것인, 시스템. - 제7항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 제1 패터닝된 피처들의 상기 이미지 기반 중심선들 및 상기 제1 패터닝된 피처들에 대응하는 상기 디자인 기반 중심선들 그리고 2) 상기 제1 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들 및 상기 제1 패터닝된 피처들 사이의 상기 공간들에 대응하는 상기 디자인 기반 중심선들: 중 2개 이상의 중심선들 사이의 부가 오프셋들의 전역 최소치(global minimum)를 구하는 것에 의해, 1) 상기 제1 패터닝된 피처들의 상기 이미지 기반 중심선들과, 상기 제1 패터닝된 피처들에 대응하는 상기 디자인 기반 중심선들 그리고 2) 상기 제1 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들과, 상기 제1 패터닝된 피처들 사이의 상기 공간들에 대응하는 상기 디자인 기반 중심선들: 중 2개 이상의 중심선들의 전역 정렬을 수행하도록 구성되는 것인, 시스템. - 제8항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 전역 정렬을 수행한 결과들에 기초하여 상기 제2 패터닝된 피처들에 대한 디자인의 포지션과 상기 제2 패터닝된 피처에 대한 디자인의 시프트된 포지션 사이에서 결정된 오프셋을 수정하도록 구성되고, 상기 오프셋을 수정하는 것은 수정된 오프셋을 생성하는 것인 시스템. - 제9항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 제2 패터닝된 피처들의 상기 이미지 기반 중심선들 및 상기 제2 패터닝된 피처들에 대응하는 상기 디자인 기반 중심선들 그리고 2) 상기 제2 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들 및 상기 제2 패터닝된 피처들 사이의 상기 공간들에 대응하는 상기 디자인 기반 중심선들: 중 2개 이상의 중심선들 사이의 다른 부가 오프셋들의 전역 최소치를 구하는 것에 의해, 1) 상기 제2 패터닝된 피처들의 상기 이미지 기반 중심선들 및 상기 제2 패터닝된 피처들에 대응하는 상기 디자인 기반 중심선들 그리고 2) 상기 제2 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들 및 상기 제2 패터닝된 피처들 사이의 상기 공간들에 대응하는 상기 디자인 기반 중심선들: 중 2개 이상의 중심선들의 전역 정렬을 수행하는 것에 의해 상기 제2 패터닝된 피처들에 대한 상기 디자인에 대한 제2 오프셋을 결정하도록 구성되는 것인, 시스템. - 제10항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 제2 오프셋을 상기 수정된 오프셋에 적용하는 것에 의해 최종 오프셋을 결정하도록 구성되고, 상기 최종 오프셋은 상기 웨이퍼 상의 상기 제1 패터닝된 피처들과 상기 웨이퍼 상의 상기 제2 패터닝된 피처들 사이의 정밀(fine) 상대 오버레이 오차와 동일한 것인, 시스템. - 제11항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 5nm 이하의 정밀 상대 오버레이 오차들을 결정하는 것이 가능한 것인, 시스템. - 제11항에 있어서,
상기 웨이퍼의 레벨에 대한 디자인은 제3 패터닝된 피처에 대한 디자인을 더 포함하고, 상기 제3 패터닝된 피처들이 제3 패터닝 단계에 의해 상기 웨이퍼의 레벨 상에 인쇄되고,
상기 하나 이상의 컴퓨터 서브시스템은 또한,
상기 제3 패터닝된 피처들에 대한 디자인만을 상기 이미지에서의 상기 제3 패터닝된 피처들과만 정렬시키는 것에 의해, 상기 제3 패터닝된 피처들에 대한 디자인만을, 상기 디자인 모두를 정렬시키는 것에 의해 결정된, 상기 제3 패터닝된 피처들에 대한 디자인의 포지션으로부터, 상기 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키도록;
상기 제3 패터닝된 피처들에 대한 디자인의 포지션과 상기 제3 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하도록 - 상기 제3 패터닝된 피처들에 대한 오프셋은 상기 웨이퍼 상의 상기 제1 패터닝된 피처들과 상기 웨이퍼 상의 상기 제3 패터닝된 피처들 사이의 상대 오버레이 오차와 동일함 -;
상기 제1 패터닝된 피처들 및 상기 제1 패터닝된 피처들 사이의 공간들에 대한 전역 정렬을 수행한 결과들에 기초하여 상기 제3 패터닝된 피처들에 대한 오프셋을 수정하도록 - 상기 제3 패터닝된 피처들에 대한 오프셋을 수정하는 것은 상기 제3 패터닝된 피처들에 대한 수정된 오프셋을 생성함 -;
상기 제3 패터닝된 피처들 및 상기 제3 패터닝된 피처들 사이의 공간들에 대해 상기 디자인 기반 중심선들을 결정하는 것 그리고 상기 이미지 기반 중심선들을 결정하는 것을 수행하도록;
1) 상기 이미지에서의 상기 제3 패터닝된 피처들의 상기 이미지 기반 중심선들의 각각의 포지션과 상기 제3 패터닝된 피처에 대해 결정된 상기 디자인 기반 중심선들 중 대응하는 하나의 중심선의 포지션 그리고 2) 상기 이미지에서의 상기 제3 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들의 각각의 포지션 및 상기 제3 패터닝된 피처들 사이의 상기 공간들에 대하여 결정된 상기 디자인 기반 중심선들 중 대응하는 하나의 중심선의 포지션 사이의 추가의 부가 오프셋들을 결정하도록 - 상기 추가의 부가 오프셋들을 결정하기 위해 사용되는 상기 디자인 기반 중심선들의 대응하는 하나의 중심선의 각각의 포지션은, 상기 제3 패터닝된 피처들에 대한 상기 디자인의 시프트된 포지션에 대해 결정됨 -;
1) 상기 제3 패터닝된 피처들의 상기 이미지 기반 중심선들 및 상기 제3 패터닝된 피처들에 대응하는 상기 디자인 기반 중심선들 및 2) 상기 제3 패터닝된 피처들 사이의 공간들의 이미지 기반 중심선들 및 상기 제3 패터닝된 피처들 사이의 상기 공간들에 대응하는 상기 디자인 기반 중심선: 중 2개 이상의 중심선들 사이의 추가의 부가 오프셋들의 전역 최소치를 구하는 것에 의해, 1) 상기 제3 패터닝된 피처들의 상기 이미지 기반 중심선들 및 상기 제3 패터닝된 피처들에 대응하는 상기 디자인 기반 중심선들 그리고 2) 상기 제3 패터닝된 피처들 사이의 공간들의 상기 이미지 기반 중심선들 및 상기 제3 패터닝된 피처들 사이의 상기 공간들에 대응하는 상기 디자인 기반 중심선들: 중 2개 이상의 중심선들의 전역 정렬을 수행함으로써 상기 제3 패터닝된 피처에 대한 디자인에 대한 제3 오프셋을 결정하도록; 그리고
상기 제3 오프셋을, 상기 제3 패터닝된 피처들에 대한 상기 수정된 오프셋에 적용하는 것에 의해 다른 최종 오프셋을 결정하도록 - 상기 다른 최종 오프셋은 상기 웨이퍼 상의 상기 제1 패터닝된 피처들과 상기 웨이퍼 상의 상기 제3 패터닝된 피처들 사이의 정밀 상대 오버레이 오차와 동일함 -
구성되는 것인 시스템. - 제13항에 있어서,
상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 최종 오프셋 및 상기 다른 최종 오프셋에 기초하여 상기 웨이퍼 상의 상기 제2 패터닝된 피처들과 상기 웨이퍼 상의 상기 제3 패터닝된 피처들 사이의 정밀 상대 오버레이 오차를 결정하도록 구성되는 것인, 시스템. - 제1항에 있어서,
상기 제1 및 제2 패터닝된 피처들은 상기 웨이퍼 상의 다이에 형성되는 것인, 시스템. - 제1항에 있어서,
상기 정렬시키는 것, 상기 시프트시키는 것, 그리고 상기 결정하는 것이 수행되는 상기 제1 및 제2 패터닝된 피처들은, 사용자에 의해 선택되지 않는 것인, 시스템. - 제1항에 있어서,
상기 정렬시키는 것, 상기 시프트시키는 것, 그리고 상기 결정하는 것이 수행되는 상기 제1 및 제2 패터닝된 피처들은, 가상 축을 따르는 상기 제1 및 제2 패터닝된 피처들의 대칭성에 기초하여 선택되지 않는 것인, 시스템. - 제1항에 있어서,
상기 정렬시키는 것, 상기 시프트시키는 것, 그리고 상기 결정하는 것이 수행되는 상기 제1 및 제2 패터닝된 피처들은, 상기 웨이퍼 상의 다이에 형성된 임의의 패터닝된 피처들을 포함하는 것인, 시스템. - 제1항에 있어서,
상기 웨이퍼로 지향되는 상기 에너지는 광을 포함하고, 상기 웨이퍼로부터 검출되는 상기 에너지는 광을 포함하는 것인, 시스템. - 제1항에 있어서,
상기 웨이퍼로 지향되는 상기 에너지는 전자들을 포함하고, 상기 웨이퍼로부터 검출되는 상기 에너지는 전자들을 포함하는 것인, 시스템. - 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 컴퓨터 구현 방법을 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어들을 저장하는 비일시적 컴퓨터 판독가능한 매체에 있어서,
상기 컴퓨터 구현 방법은,
웨이퍼의 레벨에 대한 디자인을, 적어도 에너지 소스 및 검출기를 포함하는 출력 취득 시스템에 의해 생성된 출력으로부터 생성된 상기 웨이퍼에 대한 이미지와 정렬시키는 단계 - 상기 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성되고, 상기 검출기는 상기 웨이퍼로부터의 에너지를 검출하도록 그리고 상기 검출된 에너지에 응답하여 출력을 생성하도록 구성되고, 제1 및 제2 패터닝된 피처들이 각각 제1 및 제2 패터닝 단계들에 의해 상기 웨이퍼의 레벨 상에 인쇄되고, 상기 웨이퍼의 레벨에 대한 디자인은 상기 제1 패터닝된 피처에 대한 디자인 및 상기 제2 패터닝된 피처에 대한 디자인을 포함하고, 상기 정렬시키는 단계는 상기 제1 패터닝된 피처들에 대한 디자인을 상기 이미지에서의 상기 제1 패터닝된 피처들과 정렬시킴으로써 상기 레벨에 대한 디자인 모두를 상기 제1 패터닝된 피처들과 정렬시키는 단계를 포함함 -;
상기 제2 패터닝된 피처들에 대한 디자인만을 상기 이미지에서의 상기 제2 패터닝된 피처들과만 정렬시키는 것에 의해, 상기 제2 패터닝된 피처들에 대한 디자인만을, 상기 디자인 모두를 정렬시키는 것에 의해 결정된, 상기 제2 패터닝된 피처들에 대한 디자인의 포지션으로부터, 상기 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키는 단계; 및
상기 제2 패터닝된 피처들에 대한 디자인의 포지션과 상기 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하는 단계
를 포함하고,
상기 오프셋은 상기 웨이퍼 상의 상기 제1 패터닝된 피처들과 상기 웨이퍼 상의 상기 제2 패터닝된 피처들 사이의 상대 오버레이 오차와 동일하고, 상기 정렬시키는 단계, 상기 시프트시키는 단계, 및 상기 결정하는 단계는 상기 컴퓨터 시스템에 의해 수행되는 것인, 비일시적 컴퓨터 판독가능한 매체. - 멀티-패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 디자인의 상이한 패터닝된 피처들 사이의 오버레이 오차를 결정하기 위한 컴퓨터 구현 방법으로서,
웨이퍼의 레벨에 대한 디자인을, 적어도 에너지 소스 및 검출기를 포함하는 출력 취득 시스템에 의해 생성된 출력으로부터 생성된 상기 웨이퍼에 대한 이미지와 정렬시키는 단계 - 상기 에너지 소스는 웨이퍼로 지향되는 에너지를 생성하도록 구성되고, 상기 검출기는 상기 웨이퍼로부터의 에너지를 검출하도록 그리고 상기 검출된 에너지에 응답하여 출력을 생성하도록 구성되고, 제1 및 제2 패터닝된 피처들이 각각 제1 및 제2 패터닝 단계들에 의해 상기 웨이퍼의 레벨 상에 인쇄되고, 상기 웨이퍼의 레벨에 대한 디자인은 상기 제1 패터닝된 피처에 대한 디자인 및 상기 제2 패터닝된 피처에 대한 디자인을 포함하고, 상기 정렬시키는 단계는 상기 제1 패터닝된 피처들에 대한 디자인을 상기 이미지에서의 상기 제1 패터닝된 피처들과 정렬시킴으로써 상기 레벨에 대한 디자인 모두를 상기 제1 패터닝된 피처들과 정렬시키는 단계를 포함함 -;
상기 제2 패터닝된 피처들에 대한 디자인만을 상기 이미지에서의 상기 제2 패터닝된 피처들과만 정렬시키는 것에 의해, 상기 제2 패터닝된 피처들에 대한 디자인만을, 상기 디자인 모두를 정렬시키는 것에 의해 결정된, 상기 제2 패터닝된 피처들에 대한 디자인의 포지션으로부터, 상기 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션으로 시프트시키는 단계; 및
상기 제2 패터닝된 피처들에 대한 디자인의 포지션과 상기 제2 패터닝된 피처들에 대한 디자인의 시프트된 포지션 사이의 오프셋을 결정하는 단계
를 포함하고,
상기 오프셋은 상기 웨이퍼 상의 상기 제1 패터닝된 피처들과 상기 웨이퍼 상의 상기 제2 패터닝된 피처들 사이의 상대 오버레이 오차와 동일하고, 상기 정렬시키는 단계, 상기 시프트시키는 단계, 및 상기 결정하는 단계는 하나 이상의 컴퓨터 시스템에 의해 수행되는 것인, 컴퓨터 구현 방법.
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562183277P | 2015-06-23 | 2015-06-23 | |
| US62/183,277 | 2015-06-23 | ||
| US201662279644P | 2016-01-15 | 2016-01-15 | |
| US62/279,644 | 2016-01-15 | ||
| US15/170,881 US10062543B2 (en) | 2015-06-23 | 2016-06-01 | Determining multi-patterning step overlay error |
| US15/170,881 | 2016-06-01 | ||
| PCT/US2016/036052 WO2016209600A1 (en) | 2015-06-23 | 2016-06-06 | Determining multi-patterning step overlay error |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180011480A KR20180011480A (ko) | 2018-02-01 |
| KR102351677B1 true KR102351677B1 (ko) | 2022-01-13 |
Family
ID=57585524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187002030A KR102351677B1 (ko) | 2015-06-23 | 2016-06-06 | 멀티-패터닝 단계 오버레이 오차의 결정 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10062543B2 (ko) |
| JP (1) | JP6898871B2 (ko) |
| KR (1) | KR102351677B1 (ko) |
| CN (1) | CN107743596B (ko) |
| TW (1) | TWI673768B (ko) |
| WO (1) | WO2016209600A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10115621B2 (en) * | 2016-05-13 | 2018-10-30 | Globalfoundries Inc. | Method for in-die overlay control using FEOL dummy fill layer |
| US10395356B2 (en) | 2016-05-25 | 2019-08-27 | Kla-Tencor Corp. | Generating simulated images from input images for semiconductor applications |
| US10346740B2 (en) | 2016-06-01 | 2019-07-09 | Kla-Tencor Corp. | Systems and methods incorporating a neural network and a forward physical model for semiconductor applications |
| EP3422103A1 (en) * | 2017-06-26 | 2019-01-02 | ASML Netherlands B.V. | Method of determining a performance parameter of a process |
| US10943838B2 (en) | 2017-11-29 | 2021-03-09 | Kla-Tencor Corporation | Measurement of overlay error using device inspection system |
| US10483214B2 (en) * | 2018-01-03 | 2019-11-19 | Globalfoundries Inc. | Overlay structures |
| US10599951B2 (en) * | 2018-03-28 | 2020-03-24 | Kla-Tencor Corp. | Training a neural network for defect detection in low resolution images |
| US10866508B2 (en) * | 2018-05-18 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing photomask and semiconductor manufacturing method thereof |
| US10698325B2 (en) * | 2018-05-23 | 2020-06-30 | Kla-Tencor Corporation | Performance monitoring of design-based alignment |
| CN108766901B (zh) * | 2018-06-26 | 2020-07-31 | 上海华力微电子有限公司 | 检测晶圆工作台平坦度的方法 |
| CN113924638A (zh) * | 2019-03-28 | 2022-01-11 | 科磊股份有限公司 | 用于测量及校正半导体装置中的层之间的偏移的方法及用于其中的偏移目标 |
| TWI791216B (zh) * | 2020-05-09 | 2023-02-01 | 荷蘭商Ａｓｍｌ荷蘭公司 | 判定用於基板上之圖案的部分之度量 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013118613A1 (ja) | 2012-02-08 | 2013-08-15 | 株式会社日立ハイテクノロジーズ | パターン評価方法およびパターン評価装置 |
| JP2014001927A (ja) | 2012-06-15 | 2014-01-09 | Hitachi High-Technologies Corp | オーバーレイ誤差測定装置、及びコンピュータープログラム |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09244222A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク |
| US6061606A (en) * | 1998-08-25 | 2000-05-09 | International Business Machines Corporation | Geometric phase analysis for mask alignment |
| EP1314198B1 (en) | 2000-08-30 | 2017-03-08 | KLA-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US7068833B1 (en) * | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US6886153B1 (en) | 2001-12-21 | 2005-04-26 | Kla-Tencor Corporation | Design driven inspection or measurement for semiconductor using recipe |
| US6982793B1 (en) * | 2002-04-04 | 2006-01-03 | Nanometrics Incorporated | Method and apparatus for using an alignment target with designed in offset |
| US6949462B1 (en) | 2002-04-04 | 2005-09-27 | Nanometrics Incorporated | Measuring an alignment target with multiple polarization states |
| US6902855B2 (en) | 2002-07-15 | 2005-06-07 | Kla-Tencor Technologies | Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns |
| US7418124B2 (en) | 2002-07-15 | 2008-08-26 | Kla-Tencor Technologies Corp. | Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns |
| US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
| US7769225B2 (en) | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
| US7241991B1 (en) | 2005-08-30 | 2007-07-10 | Kla-Tencor Technologies Corporation | Region-of-interest based electron beam metrology |
| WO2007026361A2 (en) | 2005-09-01 | 2007-03-08 | Camtek Limited | A method and a system for establishing an inspection recipe |
| US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7642550B2 (en) * | 2006-07-25 | 2010-01-05 | Micron Technology, Inc. | Multi-layer structures for parameter measurement |
| US7571422B2 (en) | 2006-09-21 | 2009-08-04 | Kla-Tencor Technologies Corporation | Method for generating a design rule map having spatially varying overlay budget |
| JP4943304B2 (ja) * | 2006-12-05 | 2012-05-30 | 株式会社 Ｎｇｒ | パターン検査装置および方法 |
| WO2008086282A2 (en) | 2007-01-05 | 2008-07-17 | Kla-Tencor Corporation | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US8698093B1 (en) | 2007-01-19 | 2014-04-15 | Kla-Tencor Corporation | Objective lens with deflector plates immersed in electrostatic lens field |
| US7858404B2 (en) * | 2007-03-14 | 2010-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Measurement of overlay offset in semiconductor processing |
| US8213704B2 (en) | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
| JP5065943B2 (ja) | 2008-02-29 | 2012-11-07 | 株式会社日立ハイテクノロジーズ | 製造プロセスモニタリングシステム |
| US8041106B2 (en) | 2008-12-05 | 2011-10-18 | Kla-Tencor Corp. | Methods and systems for detecting defects on a reticle |
| JP5570530B2 (ja) * | 2009-02-13 | 2014-08-13 | ケーエルエー−テンカー コーポレイション | ウェハー上の欠陥検出 |
| JP2010287762A (ja) * | 2009-06-12 | 2010-12-24 | Toshiba Corp | パターン検査方法、パターン検査プログラムおよびパターン検査装置 |
| JP2013502592A (ja) * | 2009-08-24 | 2013-01-24 | エーエスエムエル ネザーランズ ビー．ブイ． | メトロロジ方法および装置、リソグラフィ装置、リソグラフィプロセシングセル、およびメトロロジターゲットを備える基板 |
| US8148682B2 (en) * | 2009-12-29 | 2012-04-03 | Hitachi, Ltd. | Method and apparatus for pattern position and overlay measurement |
| US8559001B2 (en) | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| US9620426B2 (en) * | 2010-02-18 | 2017-04-11 | Kla-Tencor Corporation | Method and system for providing process tool correctables using an optimized sampling scheme with smart interpolation |
| NL2006655A (en) * | 2010-06-28 | 2011-12-29 | Asml Netherlands Bv | Multiple patterning lithography using spacer and self-aligned assist patterns. |
| US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
| US9927718B2 (en) * | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| US9436080B2 (en) * | 2010-12-17 | 2016-09-06 | Carl Zeiss Sms Gmbh | Method and apparatus for correcting errors on a wafer processed by a photolithographic mask |
| IL217843A (en) * | 2011-02-11 | 2016-11-30 | Asml Netherlands Bv | A system and method for testing, a lithographic system, a cell for lithographic processing, and a method for producing a device |
| US8656323B2 (en) | 2011-02-22 | 2014-02-18 | Kla-Tencor Corporation | Based device risk assessment |
| US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
| US8664594B1 (en) | 2011-04-18 | 2014-03-04 | Kla-Tencor Corporation | Electron-optical system for high-speed and high-sensitivity inspections |
| US8692204B2 (en) | 2011-04-26 | 2014-04-08 | Kla-Tencor Corporation | Apparatus and methods for electron beam detection |
| US8453075B2 (en) | 2011-09-02 | 2013-05-28 | International Business Machines Corporation | Automated lithographic hot spot detection employing unsupervised topological image categorization |
| US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| US9709903B2 (en) * | 2011-11-01 | 2017-07-18 | Kla-Tencor Corporation | Overlay target geometry for measuring multiple pitches |
| US8755045B2 (en) | 2012-01-06 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Detecting method for forming semiconductor device |
| US9007585B2 (en) * | 2012-03-07 | 2015-04-14 | Kla-Tencor Corporation | Imaging overlay metrology target and complimentary overlay metrology measurement system |
| US8716662B1 (en) | 2012-07-16 | 2014-05-06 | Kla-Tencor Corporation | Methods and apparatus to review defects using scanning electron microscope with multiple electron beam configurations |
| US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9576861B2 (en) | 2012-11-20 | 2017-02-21 | Kla-Tencor Corporation | Method and system for universal target based inspection and metrology |
| US9619876B2 (en) | 2013-03-12 | 2017-04-11 | Kla-Tencor Corp. | Detecting defects on wafers based on 2D scatter plots of values determined for output generated using different optics modes |
| US9390492B2 (en) * | 2013-03-14 | 2016-07-12 | Kla-Tencor Corporation | Method and system for reference-based overlay measurement |
| US9355208B2 (en) | 2013-07-08 | 2016-05-31 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US10267746B2 (en) | 2014-10-22 | 2019-04-23 | Kla-Tencor Corp. | Automated pattern fidelity measurement plan generation |
| TW201640228A (zh) * | 2015-05-12 | 2016-11-16 | 聯華電子股份有限公司 | 疊對標記與疊對誤差的校正方法 |
-
2016
- 2016-06-01 US US15/170,881 patent/US10062543B2/en active Active
- 2016-06-06 KR KR1020187002030A patent/KR102351677B1/ko active IP Right Grant
- 2016-06-06 WO PCT/US2016/036052 patent/WO2016209600A1/en active Application Filing
- 2016-06-06 JP JP2017566844A patent/JP6898871B2/ja active Active
- 2016-06-06 CN CN201680032566.XA patent/CN107743596B/zh active Active
- 2016-06-17 TW TW105119194A patent/TWI673768B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013118613A1 (ja) | 2012-02-08 | 2013-08-15 | 株式会社日立ハイテクノロジーズ | パターン評価方法およびパターン評価装置 |
| JP2014001927A (ja) | 2012-06-15 | 2014-01-09 | Hitachi High-Technologies Corp | オーバーレイ誤差測定装置、及びコンピュータープログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018522414A (ja) | 2018-08-09 |
| KR20180011480A (ko) | 2018-02-01 |
| TWI673768B (zh) | 2019-10-01 |
| CN107743596B (zh) | 2019-12-31 |
| TW201705212A (zh) | 2017-02-01 |
| JP6898871B2 (ja) | 2021-07-07 |
| CN107743596A (zh) | 2018-02-27 |
| WO2016209600A1 (en) | 2016-12-29 |
| US10062543B2 (en) | 2018-08-28 |
| US20160377425A1 (en) | 2016-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102351677B1 (ko) | 멀티-패터닝 단계 오버레이 오차의 결정 | |
| US10670535B2 (en) | Automated pattern fidelity measurement plan generation | |
| US9679372B2 (en) | Apparatus and methods for inspecting extreme ultra violet reticles | |
| JP7175319B2 (ja) | 荷電粒子ビーム計測システムの帯電効果と放射線損傷を最小化する走査戦略 | |
| TWI634393B (zh) | 測量一基板上之一目標結構之一性質之方法及檢測裝置 | |
| US20150323471A1 (en) | Apparatus, techniques, and target designs for measuring semiconductor parameters | |
| KR102310680B1 (ko) | 설계에 대한 검사의 서브-픽셀 정렬 | |
| IL262464A (en) | Systems and methods for automatic correction of deviation between testing and design for a massive model search | |
| US11809090B2 (en) | Composite overlay metrology target | |
| KR20170093931A (ko) | 패턴 측정 장치 및 결함 검사 장치 | |
| CN111837227B (zh) | 用于确定在晶片上所检测到的缺陷位于上面的层的系统 | |
| KR20230079063A (ko) | 검사 및 다른 프로세스를 위한 시료의 정렬 | |
| KR20210053338A (ko) | 리소그래피 장치의 초점 성능을 측정하기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |