KR102314393B1 - 하이브리드 나노은/액체 금속 잉크 조성물 및 이의 용도 - Google Patents

하이브리드 나노은/액체 금속 잉크 조성물 및 이의 용도 Download PDF

Info

Publication number
KR102314393B1
KR102314393B1 KR1020180014971A KR20180014971A KR102314393B1 KR 102314393 B1 KR102314393 B1 KR 102314393B1 KR 1020180014971 A KR1020180014971 A KR 1020180014971A KR 20180014971 A KR20180014971 A KR 20180014971A KR 102314393 B1 KR102314393 B1 KR 102314393B1
Authority
KR
South Korea
Prior art keywords
conductive ink
eutectic
silver nanoparticles
hybrid
hybrid conductive
Prior art date
Application number
KR1020180014971A
Other languages
English (en)
Other versions
KR20180097130A (ko
Inventor
쵸프라 나빈
케오시케리안 바르키에프
스티븐 스미스손 차드
아이. 핼프야드 커드
엔 크레티앙 미셸
Original Assignee
제록스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제록스 코포레이션 filed Critical 제록스 코포레이션
Publication of KR20180097130A publication Critical patent/KR20180097130A/ko
Application granted granted Critical
Publication of KR102314393B1 publication Critical patent/KR102314393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • C09D11/037—Printing inks characterised by features other than the chemical nature of the binder characterised by the pigment
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/30—Inkjet printing inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45199—Material of the matrix
    • H01L2224/45294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/452 - H01L2224/45291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45299—Base material
    • H01L2224/453—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45339—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45299—Base material
    • H01L2224/453—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45344—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45299—Base material
    • H01L2224/453—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45347—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45299—Base material
    • H01L2224/453—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45364—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H01L2224/75151—Means for direct writing
    • H01L2224/75155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8323—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H01L2224/83594—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/835 - H01L2224/83591
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/836—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/836—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/836—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/836—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83663—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/83686—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Conductive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)
  • Powder Metallurgy (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 은 나노입자 및 공융 저융점 합금 입자를 포함하는 하이브리드 전도성 잉크로서, 공융 저융점 합금 입자 대 은 나노입자의 중량비는 1:20 내지 1:5의 범위인 하이브리드 전도성 잉크에 관한 것이다. 또한, 본원에는 a) 기판 상에 정위된 전도성 소자 상에 하이브리드 전도성 잉크를 증착시키는 단계로서, 하이브리드 전도성 잉크는 은 나노입자 및 공융 저융점 합금 입자를 포함하며, 공융 저융점 합금 입자 및 은 나노입자는 약 1:20 내지 약 1:5의 중량비로 존재하는 단계; b) 하이브리드 전도성 잉크 상에 전자 부품을 배치시키는 단계; c) 기판, 전도성 소자, 하이브리드 전도성 잉크 및 전자 부품을, i) 하이브리드 전도성 잉크 중의 은 나노입자를 어닐링시키고 ii) 저융점 공융 합금 입자를 용융시키기에 충분한 온도로 가열하는 단계로서, 용융된 저융점 공융 합금은 어닐링된 은 나노입자들 사이의 공간을 점유하도록 흐르는 단계; 및 d) 하이브리드 전도성 잉크의 용융된 저융점 공융 합금을 경화시키고 전자 부품 및 전도성 소자에 융착시켜 인터커넥트를 형성시키는 단계를 포함하는, 인터커넥트를 형성시키는 방법이 제공된다. 하이브리드 전도성 잉크와 함께 형성된, 전도성 트레이스를 포함하는 전기 회로 및 선택적으로, 인터커넥트가 또한 제공된다.

Description

하이브리드 나노은/액체 금속 잉크 조성물 및 이의 용도{HYBRID NANOSILVER/LIQUID METAL INK COMPOSITION AND USES THEREOF}
센서(sensor) 및 웨어러블(wearable)과 같은 소위 '스마트 물체(smart object)'를 생성시키기 위해 2-D 기판을 넘어 3-D 공간으로 프린팅하는데 있어서 최근의 서지(surge)는 플라스틱을 포함하는 소정 범위의 기판 상에 회로 트레이스(circuit trace) 및 다른 전도성 소자를 프린팅하기 위해 사용될 수 있는 전기 전도성 물질에 대한 시장 수요 증가로 이어지고 있다. 이상적으로, 전기 전도성 물질은 또한, 전자 부품들과, 예를 들어, 회로 트레이스 사이에 인터커넥트(interconnect)를 형성할 수 있어야 한다.
인터커넥트는 전도체들, 예를 들어, 와이어 또는 구리 호일 트레이스와 전자 부품, 예를 들어, 반도체 디바이스, 예를 들어, 다이오드, 트랜지스터 및 집적 회로 사이의 접점(interface)이다. 통상적인, 튼튼한 인터커넥트는 통상적으로, 이방성 전도성 페이스트(ACP; anisotropic conductive paste), 와이어 본딩(wire bonding) 또는 땜납(solder)을 사용하여 형성된다. ACP는 액체 열경화성 수지 중에 확산된 구조적으로 미세한 전도성 입자로 이루어진 비용매, 액체 연결 물질(nonsolvent, liquid connection material)을 포함한다. 이러한 페이스트는 액정 디스플레이(LCD) 제작 동안 그리고 인쇄 회로 기판 상의 표면 마운팅 전자 부품(SMB)을 위해 사용될 수 있다.
인터커넥트를 형성하기 위해 알루미늄 또는 금 와이어 본딩이 또한 사용된다. 와이어 본딩이 어떻게 사용되는지의 일 예는 도 1에 도시되어 있다. 이러한 도면은 구리 기판(16) 상의 본딩 패드(미도시됨) 상에 배치된, 실리콘 다이(11)를 포함하는 트랜지스터(10)를 제공한다. 실리콘 다이(11)는 알루미늄 본딩 와이어(13)에 의해 웨지 본드(wedge bond)(12)를 경유하여 소스 터미널(source terminal)(14) 또는 게이트 터미널(gate terminal)(15)에 연결된다. 와이어(13)와 터미널(14,15) 간의 접합을 생성시키기 위해 웨지 본드(12)는 통상적으로, 초음파를 이용함으로써 형성된다.
그러나, 가장 통상적으로, 인터커넥트는 땜납을 사용하여 형성된다. 땜납은 일반적으로, 결합될 금속 부분(metal part)의 융점 보다 낮은 융점을 갖는 가융 금속 합금(fusible metal alloy)으로 제조된다. 땜납은 반복된 가열/냉각 사이클에서 실질적으로 변하지 않는 용융 거동에 의해 특징된다. 접착제 및 플럭스(flux)는 종종 페이스트를 형성하기 위해 땜납에 첨가되며, 이러한 땜납은 땜납이 최종 연결을 제조하기 위해 오븐에서 용융되거나 "리플로우(reflow)"될 때까지 금속을 적소에 유지하기 위해 접촉점에 배치된다. 땜납 페이스트에서 플럭스는 금속의 용해(fusing)를 증진시키고, 납땜 연결(soldering connection)의 신뢰성을 감소시킬 수 있는 비전도성 금속 옥사이드를 제거하고 이의 형성을 방지하기 위해 사용된다.
전자 부품은 땜납 볼(solder ball) 또는 범프(bump)를 이용하여 예를 들어, 회로 기판에 전기적으로 연결될 수 있다. 도 2에 도시된 바와 같이, 예를 들어, 땜납 범프(28)는 인쇄 회로 기판(29) 상에 집적 회로(25)를 마운팅하기 위해 사용된다. 보다 특히, 도 2는 플립 칩(flip chip)(20)을 도시하는데, 이는 반도체 다이 또는 집적 회로(25)를 포함하며, 이는 회로 기판(29)을 향하는 집적 회로(25)의 활성 측면이 플럭스(26)로 코팅된 땜납 범프(28)를 통해 회로 기판(29) 상에 마운팅된다. 플립 칩 인터커넥션은 집적 회로(25)의 땜납 범프(28)를 회로 기판 회로망 상의 상응하는 인터커넥트 사이트(30)와 접촉시키고 이후에 전기적 연결을 만들기 위해 땜납 범프(28)의 가융성 부분을 리플로우하도록 가열시킴으로써 만들어진다. 언더필(underfill)(27), 예를 들어, 에폭시는 추가적인 기계적 강도를 위해 집적 회로와 회로 기판 사이의 영역을 채우기 위해 사용될 수 있다.
인터커넥트를 형성하기 위해 땜납 범프, ACP 및 와이어 본드가 효과적으로 사용될 수 있지만, 이러한 물질을 사용하는 공정은 일반적으로 고온 및 고압을 필요로 한다. 이에 따라, 인터커넥트는 통상적으로, 실리콘과 같은 강성 기판 상에 형성된다. 결과적으로, 통상적인 인터커넥트 물질의 사용은, 통상적으로, 저온, 예를 들어, 150℃에서 용융되는 가요성 플라스틱 기판을 필요로 하는, 가요성 인쇄 전자기기에 대한 사용을 제한할 가능성이 있다.
낮은 용융 온도에서 사용될 수 있고 이에 따라 가요성 플라스틱 기판을 포함하는 광범위한 기판 상에서 사용하는 데 적합할 수 있는 당해 분야에 공지된 다른 전기 전도성 물질은, 전자 부품에 종종 제대로 접착하지 않기 때문에, 인터커넥트를 형성하는 데 적합하지 않을 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 통상적으로, 벌크 금속(bulk metal)보다 훨씬 더 낮은 용융 온도(145℃ 이하)를 갖는 나노은 잉크는 저온에서 은 입자를 결합(소결)시킴으로써 전도성 소자를 형성시킬 수 있다. 이의 낮은 점도 및 높은 은 함량으로 인하여, 이러한 잉크 물질은 분사 적용(jetting application)을 이용하여 기판 상에 증착될 수 있다. 또한, 나노은 잉크는 최대 10 내지 20㎛의 두꺼운 막을 형성할 수 있다. 그러나, 이러한 잇점에도 불구하고, 나노은 잉크는 종종 전자 부품에 잘 접착하지 않고, 이에 따라, 인터커넥트로서의 이의 사용을 제한한다. 또한, 나노은 잉크는 고가여서, 이의 사용을 추가로 제한한다.
액체 금속이 또한, 가요성 인쇄 전자기기를 위한 잠재적으로 유용한 물질로서 확인되었다[문헌[Joshipura et. al. J. Mater. Chem C. (2015), 3, 3834-3841] 참조]. 이러한 금속은 갈륨, 인듐, 비스무트 및 주석을 포함하는 것으로서, 이는 통상적으로 10 내지 150℃ 범위의 융점을 갖는다. 이의 저-용융 거동으로 인하여, 액체 금속의 사용과 관련된 연구는 이러한 물질의 흐름을 제어하기 위한 노력으로 이의 캡슐화(encapsulation)와 관련이 있다[문헌[Gozen et. al. Adv. Mater. (2014), 26, 5211-5216] 참조]. 예를 들어, 도 4는 액체 금속을 사용한 전도성 패턴의 제작 및 마이크로채널 내에 액체 금속의 캡슐화를 도시한 것이다. 이러한 도식에 나타낸 바와 같이, 마이크로채널은 엘라스토머, 예를 들어, 폴리(다이메틸실록산)(PDMS)의 표면 상에 모울딩되고, 액체 금속, 예를 들어, 공융 갈륨 인듐(EGaIn)으로 채워진다. 추가적인 PDMS 층으로 시일링한 후에, 액체-충전 채널은 신장 가능한 회로 와이어로서 기능할 수 있다. 그럼에도 불구하고, 이러한 금속은, 액체 금속을 전자 부품에 전기적으로 접촉시키기 위한 일관된 방법이 확인되지 않았기 때문에, 인터커넥트로서 사용하는 데 이상적이지 않을 수 있다[문헌[Joshipura et. al. J. Mater. Chem C. (2015), 3, 3834-3841, 3839-3840] 참조].
결과적으로, 상기를 고려하여, 당해 분야에는, 양호한 전기 전도성을 나타내고, 나노은 잉크 보다 저렴하고, 플라스틱을 포함하는 다양한 기판 상에, 인터커넥트, 뿐만 아니라, 전도성 피쳐(feature), 예를 들어, 트레이스, 전극 등을 제작하는 데 적합한 물질이 요구되고 있다.
본 발명은 복수의 은 나노입자 및 복수의 공융 저융점 합금 입자를 포함하는 하이브리드 전도성 잉크로서, 공융 저융점 합금 입자 대 은 나노입자의 중량비가 1:20 내지 1:5의 범위인 하이브리드 전도성 잉크에 관한 것이다.
또한, 본원에는 a) 기판 상에 정위된 전도성 소자 상에 하이브리드 전도성 잉크를 증착시키는 단계로서, 하이브리드 전도성 잉크는 복수의 은 나노입자 및 복수의 공융 저융점 합금 입자를 포함하며, 복수의 공융 저융점 합금 입자 및 복수의 은 나노입자는 약 1:20 내지 약 1:5의 중량비로 존재하는 단계; b) 하이브리드 전도성 잉크 상에 전자 부품을 배치시키는 단계; c) 기판, 전도성 소자, 하이브리드 전도성 잉크 및 전자 부품을, i) 하이브리드 전도성 잉크 중의 복수의 은 나노입자를 어닐링시키고 ii) 용융된 저융점 공융 합금을 형성시키기 위해 복수의 저융점 공융 합금 입자를 용융시키기에 충분한 온도로 가열하는 단계로서, 용융된 저융점 공융 합금은 어닐링된 복수의 은 나노입자들 사이의 공간을 점유하도록 흐르는 단계; 및 d) 하이브리드 전도성 잉크의 용융된 저융점 공융 합금을 경화시키고 전자 부품 및 전도성 소자에 융착시켜, 인터커넥트를 형성시키는 단계를 포함하는, 인터커넥트를 형성시키는 방법이 제공된다.
본 발명은 또한, 전자 회로를 지지하기 위한 기판; 및 전자 회로 상에 분산된 복수의 전자 부품을 상호 연결시키기 위한 전도성 트레이스를 포함하는 전자 회로로서, 전도성 트레이스는 전도성 트레이스에 복수의 전자 부품 중 적어도 하나를 상호 연결시키기 위한 적어도 하나의 본딩 패드를 포함하고, 전도성 트레이스는 공융 저융점 합금 및 어닐링된 은 나노입자를 포함하는 하이브리드 전도성 잉크를 포함하며, 공융 저융점 합금은 어닐링된 은 나노입자들 사이의 공간을 점유하는, 전자 회로를 제공한다.
또한, 본원에는 공융 저융점 합금 및 어닐링된 은 나노입자를 포함하는 하이브리드 전도성 잉크를 포함하는 인터커넥트로서, 상기 공융 저융점 합금이 어닐링된 은 나노입자들 사이의 공간을 점유하는, 인터커넥트가 제공된다.
도 1은 배경에 기술된 바와 같은, 실리콘 웨이퍼와 터미널 사이에 인터커넥트를 형성하는 와이어 본딩을 갖는 트랜지스터를 도시한 것이다.
도 2는 배경에 기술된 바와 같은, 집적 회로와 인쇄 회로 기판 상에 정위된 전도체 사이에 인터커넥트를 형성하는 플립 칩을 도시한 것이다.
도 3은 배경에 기술된 바와 같은, 전도성 소자가 통상적인 은 나노입자 잉크를 사용하여, 기판 상에 어떻게 제작되는지를 나타낸 도식을 도시한 것이다.
도 4는 배경에 기술된 바와 같은, 액체 금속을 사용하여 엘라스토머 모울드에서 회로를 제작하는 방법을 도시한 것이다.
도 5는 상세한 설명에 기술된 바와 같은, 본 발명의 하이브리드 전도성 잉크를 사용하여 전도성 소자를 형성하는 방법을 도시한 것이다.
도 6은 상세한 설명에 기술된 바와 같은, 기판 상의 연결 패드와 집적 회로(칩) 사이에 인터커넥트를 형성하는 방법을 도시한 것이다.
도 7은 실시예에 기술된 바와 같이 광학 현미경법을 이용한 필드 금속 입자의 분산의 사진을 도시한 것이다.
도 8a는 실시예에 기술된 바와 같이 본 발명의 하이브리드 전도성 잉크를 경유하여 전도성 패드에 전기적으로 부착된 저항기(resistor)를 도시한 것이다.
도 8b는 실시예에 기술된 바와 같이 저항기를 고의적으로 제거한 후 기판 상의 본 발명의 하이브리드 전도성 잉크의 잔류하는 잔부를 도시한 것이다.
도 8c는 실시예에 기술된 바와 같이 저항기를 제거한 후 기판 상의 통상적인 나노은 잉크의 잔류하는 잔부를 도시한 것이다.
도 9a 및 도 9b는 실시예에 기술된 바와 같이 은 나노입자를 어닐링한 후, 본 발명의 하이브리드 전도성 잉크의 광학 현미경 사진(도 9a, 2500배 줌(zoom)) 및 통상적인 은 나노입자 잉크의 광학 현미경 사진(도 9b, 1000배 줌)을 도시한 것이다.
본 발명은 복수의 은 나노입자 및 복수의 공융 저융점 금속 입자를 함유하는 하이브리드 전도성 잉크에 관한 것이다. 이러한 잉크가 최대 20% 미만의 은을 갖도록 포뮬레이션될 수 있지만, 이는 통상적인 나노은 잉크와 유사한 전기 전도도를 유지하고, 이에 따라, 감소된 비용으로 제작될 수 있다. 본 잉크는 또한, 에어로졸 제트 프린팅(aerosol jet printing)을 포함하는, 분사 적용과 함께 사용하는 데 적합하고, 낮은 소결 온도에서 자가-치유 전도성 소자(self-healing conductive element)를 형성하기 위해 사용될 수 있다. 이에 따라, 본 발명의 하이브리드 전도성 잉크는 저융점 플라스틱을 포함하는 다양한 기판과 함께 사용하는 데 적합하다. 이러한 하이브리드 전도성 잉크는, 통상적인 나노은 잉크와는 달리, 또한, 놀랍게도, 저온에서 튼튼한 인터커넥트를 형성하기 위해 "땜납"으로서 유용하다.
은 나노입자 성분
본 발명의 하이브리드 전도성 잉크는 공융 저융점 합금 입자 성분 및 은 나노입자 성분을 포함한다. 은 나노입자 성분은 복수의 은 나노입자, 및 선택적으로, 용매, 안정화제 및/또는 다른 첨가제를 함유한다.
본 하이브리드 전도성 잉크의 은 나노입자는 임의의 형상 또는 기하학적 구조를 가질 수 있지만, 통상적으로 구형이다. 구현예에서, 은 나노입자는 약 0.5 내지 약 100 나노미터(nm) 또는 약 1.0 nm 내지 약 50 nm 또는 약 1.0 nm 내지 약 20 nm의 체적 평균 입경을 갖는다. 체적 평균 입도는 임의의 적합한 수단, 예를 들어, 제조업체의 지침에 따라 작동되는 광산란 입도기, 투과전자 현미경 또는 제작업체 지침에 따라 작동되는 Beckman Coulter Multisizer 3(Beckman Coulter Inc., Life Sciences Division, 인다이아내주(IN) 인디애나폴리스 소재)에 의해 측정될 수 있다. 통상적으로, 본 은 나노입자의 체적 평균 입도는 Malvern Nano ZS Zetasizer model# 3600(Malvern Instruments Ltd. 영국 우스터셔 소재)을 이용한 동적 광 산란을 통해 측정된다.
구현예에서, 본 하이브리드 전도성 잉크의 은 나노입자는 은 플레이크(silver flake)의 성질과는 구별될 수 있는 성질을 갖는다. 예를 들어, 본 발명의 은 나노입자는 표면 원자의 향상된 반응성 및 높은 전기 전도성에 의해 특징될 수 있다. 또한, 본 은 나노입자는 은 플레이크 보다 더 낮은 융점 및 더 낮은 소결 온도를 가질 수 있다. 용어 "소결(sintering)"은 금속 분말 입자의 인접한 표면이 가열, 즉, "어닐링" 시킴으로써 접합되는 공정을 지칭한다. 이는 마이크론-크기의 금속 플레이크와는 상반되는 것으로서, 여기서, 전도성 모드는 입자-입자 접촉 및 중첩을 통한 옴 접촉(ohmic contact)을 통해 이루어진다. 이러한 플레이크-기반 잉크는 함께 용융되는 소결된 나노입자 전도성 잉크보다 여러 자릿수 낮은 전도도를 갖는다.
이의 작은 크기로 인하여, 은 나노입자는 은 플레이크의 융점 보다 700℃ 정도로 낮은 융점을 나타낸다. 일부 구현예에서, 하이브리드 전도성 잉크의 은 나노입자는 벌크 은 보다 800℃ 이상 더 낮은 온도에서 소결할 수 있다. 통상적으로, 본 발명의 은 나노입자는 약 80℃ 내지 약 250℃, 더욱 통상적으로, 약 145℃ 이하, 더욱더 통상적으로, 약 140℃ 이하의 범위, 예를 들어, 약 130℃ 또는 약 120℃의 온도에서 소결한다.
은 나노입자의 낮은 융점은 이의 비교적 높은 표면적-대-체적 비율의 결과인데, 이는 이웃하는 입자들 사이에 접합을 용이하게 형성시킬 수 있다. 나노입자에 대한 소결 온도의 큰 감소는 가요성 플라스틱 기판 상에 고도로 전도성의 회로 트레이스 또는 패턴의 형성을 가능하게 하는데, 왜냐하면, 이러한 기판, 예를 들어, 폴리카보네이트 기판이 비교적 저온(예를 들어, 150℃)에서 용융하거나 연화할 수 있기 때문이다.
구현예에서, 은 나노입자는 원소 은, 은 합금, 은 화합물 또는 이들의 조합일 수 있다. 구현예에서, 은 나노입자는 순수한 은, 은 합금 또는 은 화합물로 코팅되거나 도금된 베이스 물질일 수 있다. 예를 들어, 베이스 물질은 은 코팅을 갖는 구리 나노입자일 수 있다.
본 발명의 은 합금은 비제한적으로, Au, Cu, Ni, Co, Pd, Pt, Ti, V, Mn, Fe, Cr, Zr, Nb, Mo, W, Ru, Cd, Ta, Re, Os, Ir, Al, Ga, Ge, In, Sn, Sb, Pb, Bi, Si, As, Hg, Sm, Eu, Th, Mg, Ca, Sr 및/또는 Ba로부터 선택된 적어도 하나의 금속으로부터 형성될 수 있다. 예시적인 금속 복합체는 Au-Ag, Ag-Cu, Au-Ag-Cu, 및 Au-Ag-Pd이다. 구현예에서, 금속 복합체는 비-금속, 예를 들어, Si, C 및 Ge를 추가로 포함할 수 있다. 적합한 은 화합물은 은 옥사이드, 은 티오시아네이트, 은 시아나이드, 은 시아네이트, 은 카르보네이트, 은 니트레이트, 은 니트라이트, 은 설페이트, 은 포스페이트, 은 퍼클로레이트, 은 테트라플루오로보레이트, 은 아세틸아세토네이트, 은 아세테이트, 은 락테이트, 은 옥살레이트, 및 이들의 유도체를 포함한다. 그러나, 통상적으로, 은 나노입자는 원소 은으로 이루어진다.
은 나노입자 이외에, 본 하이브리드 전도성 잉크 조성물의 은 나노입자 성분은 또한, 유기 비히클을 포함할 수 있다. 구현예에서, 유기 비히클의 구성성분은 특정 증착, 가공, 접착 및/또는 다른 성능 특징을 충족하기 위해, 하이브리드 전도성 잉크에 대한 본 명세서에 따라, 당업자에 의해 선택될 수 있다. 예를 들어, 본 하이브리드 전도성 잉크 조성물이 본원에 기술된 바와 같은 땜납 페이스트 대체물로서 사용되는 적용에서, 유기 비히클은 가공 동안 휘발화하도록 포뮬레이션될 수 있다. 본 하이브리드 전도성 잉크 조성물이 비금속성 표면 상의 접착 코팅에서 사용되는 적용에서, 유기 비히클은 접착 성질을 위해 선택될 수 있다.
일부 구현예에서, 유기 비히클은 은 나노입자를 분산시키기 위해 용매를 포함한다. 통상적으로, 용매는 비-극성 유기 용매이다. 적합한 비-극성 유기 용매는 예를 들어, 탄화수소, 예를 들어, 알칸; 알켄; 약 10개 내지 약 18개의 탄소 원자를 갖는 알코올, 예를 들어, 운데칸, 도데칸, 트라이데칸, 테트라데칸, 헥사데칸, 1-운데칸올, 2-운데칸올, 3-운데칸올, 4-운데칸올, 5-운데칸올, 6-운데칸올, 1-도데칸올, 2-도데칸올, 3-도데칸올, 4-도데칸올, 5-도데칸올, 6-도데칸올, 1-트라이데칸올, 2-트라이데칸올, 3-트라이데칸올, 4-트라이데칸올, 5-트라이데칸올, 6-트라이데칸올, 7-트라이데칸올, 1-테트라데칸올, 2-테트라데칸올, 3-테트라데칸올, 4-테트라데칸올, 5-테트라데칸올, 6-테트라데칸올, 7-테트라데칸올 등; 알코올, 예를 들어, 터피네올(α-터피네올), β-터피네올, 게라니올, 시네올, 세드랄, 리날올, 4-터피네올, 라반둘올, 시트로넬롤, 네롤, 메톨, 보르네올, 헥산올, 헵탄올, 사이클로헥산올, 3,7-다이메틸옥타-2,6-다이엔-1-올, 2-(2-프로필)-5-메틸-사이클로헥산-1-올; 아이소파라핀 탄화수소, 예를 들어, 아이소데칸, 아이소도데칸; 아이소파라핀의 상업적으로 입수 가능한 혼합물, 예를 들어, Exxon Chemical Company Inc.(텍사스 스프링 소재)에 의해 제조된 ISOPAR E®, ISOPAR C®, ISOPAR H®, ISOPAR L®, ISOPAR V®, ISOPAR M®; Shell Chemical Company(네덜란드 헤이그 소재)에 의해 제조된 SHELLSOL®; Philips Oil Co., Ltd.(텍사스 우드랜드 소재)에 의해 제조된 SOLTROL®; Mobil Petroleum Co., Inc.(텍사스 스프링 소재)에 의해 제조된 BEGASOL®; Idemitsu Petrochemical Co., Ltd.(일본 도쿄 소재)에 의해 제조된 IP Solvent 2835; 나프텐 오일; 방향족 용매, 예를 들어, 벤젠; 나이트로벤젠; 톨루엔; 오쏘-, 메타-, 및 파라-자일렌, 및 이들의 혼합물; 1,3,5-트라이메틸벤젠(메시틸렌); 1,2-, 1,3- 및 1,4-다이클로로벤젠 및 이들의 혼합물; 트라이클로로벤젠; 시아노벤젠; 에틸사이클로헥산, 페닐사이클로헥산 및 테트랄린; 지방족 용매(예를 들어, 헥산; 헵탄; 옥탄; 아이소옥탄; 노난; 데칸; 도데칸); 환형 지방족 용매(예를 들어, 바이사이클로헥실 및 데칼린)를 포함한다. 구현예에서, 둘 이상의 비-극성 유기 용매는 분산제로서 사용될 수 있다. 통상적으로, 은 나노입자 성분에 포함된 비-극성 유기 용매는 에틸사이클로헥산 및 페닐사이클로헥산이다.
비-극성 유기 용매(들)는 은 나노입자 성분 중에, 예를 들어, 나노입자 은 잉크 성분의 약 5 중량% 내지 약 50 중량%, 또는 약 10 중량% 내지 약 40 중량%, 또는 약 10 중량% 내지 약 36 중량%, 예를 들어, 약 26 중량%의 양으로 존재할 수 있다. 결과적으로, 은 나노입자 잉크 성분 중 은 나노입자의 중량 백분율은 약 95 중량% 내지 약 50 중량%, 또는 약 90 중량% 내지 약 60 중량%, 또는 약 90 중량% 내지 약 74 중량%이다.
일부 구현예에서, 유기 비히클은 하나 이상의 안정화제를 포함한다. 구현예에서, 안정화제(들)는 화학적 결합 및/또는 물리적 부착에 의해 은-함유 나노입자와 상호작용할 수 있다. 화학적 결합은 예를 들어, 공유 결합, 수소 결합, 배위 착물 결합, 이온 결합, 또는 상이한 화학적 결합들의 혼합의 형태를 취할 수 있다. 물리적 부착은 예를 들어, 반 데르 발스 힘(van der Waals' force), 또는 쌍극자-쌍극자 상호작용(dipole-dipole interaction) 또는 상이한 물리적 부착들의 혼합의 형태를 취할 수 있다. 또한, 안정화제(들)는 열적으로 제거될 수 있는데, 이는 안정화제(들)가 특정 조건 하에서, 예를 들어, 가열 또는 어닐링을 통해, 은-함유 나노입자 표면으로부터 분리될 수 있음을 의미한다.
적합한 안정화제는 하나 이상의 유기 안정화제를 포함한다. 예시적인 유기 안정화제는 유기아민, 예를 들어, 프로필아민, 부틸아민, 펜틸아민, 헥실아민, 헵틸아민, 옥틸아민, 노닐아민, 데실아민, 운데실아민, 도데실아민, 트라이데실아민, 테트라데실아민, 펜타데실아민, 헥사데실아민, 헵타데실아민, 옥타데실아민, N,N-다이메틸아민, N,N-다이프로필아민, N,N-다이부틸아민, N,N-다이펜틸아민, N,N-다이헥실아민, N,N-다이헵틸아민, N,N-다이옥틸아민, N,N-다이노닐아민, N,N-다이데실아민, N,N-다이운데실아민, N,N-다이도데실아민, 메틸프로필아민, 에틸프로필아민, 프로필부틸아민, 에틸부틸아민, 에틸펜틸아민, 프로필펜틸아민, 부틸펜틸아민, 트라이에틸아민, 트라이프로필아민, 트라이부틸아민, 트라이펜틸아민, 트라이헥실아민, 트라이헵틸아민, 트라이옥틸아민, 1,2-에틸렌다이아민, N,N,N',N'-테트라메틸에틸렌다이아민, 프로판-1,3-다이아민, N,N,N',N'-테트라메틸프로판-1,3-다이아민, 부탄-1,4-다이아민, 및 N,N,N',N'-테트라메틸부탄-1,4-다이아민 등, 또는 이들의 혼합물을 포함할 수 있다. 특정 구현예에서, 은 나노입자는 도데실아민, 트라이데실아민, 테트라데실아민, 펜타데실아민, 또는 헥사데실아민으로 안정화된다. 다른 적합한 안정화제, 뿐만 아니라, 안정화된 은 나노입자를 제조하는 방법은 당해 분야에 공지되어 있고, 예를 들어, 미국특허 제8,834,965호에 개시되어 있다.
은 나노입자 성분(용매를 배제하고, 단지 은 나노입자 및 안정화제만을 포함함) 중 유기 안정화제의 중량 백분율은 예를 들어, 약 3 중량% 내지 약 60 중량%, 약 5 중량% 내지 약 35 중량%, 약 5 중량% 내지 약 20 중량%, 또는 약 5 중량% 내지 약 10 중량%일 수 있다. 결과적으로, 은 나노입자 중 은의 중량 백분율은 예를 들어, 약 40 중량% 내지 약 97 중량%, 약 65 중량% 내지 약 95 중량%, 약 80 중량% 내지 약 95 중량%, 또는 약 90 중량% 내지 약 95 중량%일 수 있다.
은 나노입자 성분은 기판에 대한 접착력을 개선하기 위해 수지를 추가로 포함할 수 있다. 예를 들어, 은 나노입자 성분은 폴리스타이렌, 터펜, 스타이렌 블록 코폴리머, 예를 들어, 스타이렌-부타다이엔-스타이렌 코폴리머, 스타이렌-아이소프렌-스타이렌 코폴리머, 스타이렌-에틸렌/부틸렌-스타이렌 코폴리머, 및 스타이렌-에틸렌/프로필렌 코폴리머, 에틸렌-비닐 아세테이트 코폴리머, 에틸렌-비닐 아세테이트-말레산 무수물 테르폴리머, 에틸렌 부틸 아크릴레이트 코폴리머, 에틸렌-아크릴산 코폴리머, 폴리올레핀, 폴리부텐, 폴리아미드 등, 및 이들의 혼합물로부터 선택된 수지를 포함할 수 있다. 구현예에서, 수지는 은 나노입자 성분의 총 중량의 약 0.05 내지 약 5 중량%의 양으로 존재한다. 특정 구현예에서, 수지는 은 나노입자 성분의 총 중량의 약 0.1 내지 약 3 중량%의 양으로 존재한다. 다른 구현예에서, 수지는 은 나노입자 성분으로부터 생략된다.
은 나노입자 성분은 또한, 다른 첨가제, 예를 들어, 습윤제, 계면활성제, 및 살균제/살진균제를 함유할 수 있다. 첨가제는 통상적으로, 은 나노입자 성분의 조성물에 대해 작은 백분율이고, 잉크 성질을 조정하거나 당업자에 의해 이해되는 바와 같은 특정 성질을 부가하기 위해 사용된다. 예를 들어, 본 발명의 전도성 잉크가 적용될 수 있는 기판의 습윤성(wettability)의 감소를 방지하도록, 은 성분의 표면 장력을 감소시키기 위해 은 나노입자 성분에 예를 들어, 계면활성제가 포함될 수 있다. 은 나노입자 성분의 점도는 폴리머 증점제, 예를 들어, 폴리비닐 알코올을 포함함으로써 요망되는 수치까지 조정될 수 있다. 예를 들어, 증발을 조절하기 위해, 은 나노입자 성분에 또한, 습윤제, 예를 들어, 글리콜이 첨가될 수 있다.
은 나노입자 하이브리드 전도성 잉크 성분은 임의의 적합한 방법에 의해 제조될 수 있다. 하나의 예시적인 방법은 불활성 버블링 하에서 하나 이상의 비-극성 유기 용매 및 선택적으로 안정화제에 은 나노입자를 분산시키는 것이다. 은 나노입자 잉크 성분은 이후에, 나노입자를 습윤화시키기 위해 흔들어 주고, 이후에 혼합을 보장하기 위해 롤링될 수 있다. 은 나노입자 잉크는 이후에 유리 섬유를 통해 여과되고, 후속하여 질소로 퍼징될 수 있다.
저융점 금속 합금 입자 성분
구현예에서, 본 하이브리드 전도성 잉크는 본원에 기술된 바와 같은 은 나노입자 성분과 조합하여 복수의 저융점 합금 입자를 포함하는 공융 저융점 합금 입자 성분을 포함한다. 본 명세서 전반에 걸쳐 사용되는 용어 "융점"은 고체가 대기압에서 액체가 되는 온도(포인트(point))를 지칭한다. 용어 "합금"은 둘 이상의 금속, 및 선택적으로, 추가적인 비-금속을 함유한 혼합물을 지칭하며, 여기서, 합금의 원소들은 용융될 때 함께 융착되거나 서로 용해된다. 용어 "공융"은 구성성분 부분들이, 구성성분들이 동시에 용융되는 비율로 존재하고 융점이 가능한 한 낮은, 혼합물 또는 합금을 지칭한다. 이에 따라, 공융 합금 또는 혼합물은 단일 온도에서 고형화하고, 하나의 온도, 즉, 공융점에서 완전히 용융한다. 당업자는, 2종의 금속의 특정 조합의 경우에, 통상적으로, 공융인 단 하나의 비율이 존재한다는 것을 인지할 것이다.
본 조성물에서 사용하기 위한 적합한 공융 저융점 합금은 본 잉크 조성물이 증착되고 소결될 수 있는 기판의 융점 보다 낮은 융점을 갖는 그러한 공융 합금을 포함한다. 통상적으로, 적합한 공융 저융점 합금의 융점은 140℃ 이하, 예를 들어, 약 55℃ 내지 약 75℃, 또는 예를 들어, 약 60℃ 내지 60.5℃이다. 이러한 공융 저융점 합금은 적절한 금속, 예를 들어, 비스무트, 납, 주석, 카드뮴, 아연, 인듐 및 탈륨 중 적어도 2종의 금속으로 이루어질 수 있다. 그러나, 더욱 통상적으로, 공융 저융점 합금은 비스무트, 주석, 인듐 및 갈륨 중 적어도 2종을 포함한다. 더욱더 통상적으로, 본 발명의 공융 저융점 합금 입자는 In51 . 0Bi32 . 5Sn16 .5, 즉, 필드 금속(Field's Metal)(융점 60.5℃), Bi58Sn42(융점 138℃), In66 . 3Bi33 .7(융점 72℃) 또는 Bi57Sn43(융점 139℃)을 포함한다. 또한, 더욱더 통상적으로, 본 하이브리드 전도성 잉크에서 필드 금속이 사용된다.
일부 구현예에서, 공융 저융점 합금 입자 성분은 유기 비히클, 예를 들어, 은 나노입자 성분에 대해 본원에 기술된 바와 같은 유기 용매 및/또는 안정화제를 추가로 포함한다. 일부 구현예에서, 유기 비히클은 화학적 결합 및/또는 물리적 부착에 의해 공융 금속 합금과 상호작용하는, 본원에 기술된 바와 같은, 유기아민 안정화제를 포함한다. 통상적으로, 공융 저융점 합금 입자 성분에 부틸아민이 포함된다.
공융 저융점 합금 입자 성분은 임의의 적합한 방법에 의해 제조될 수 있다. 하나의 예시적인 방법은 물질이 용융될 때까지 가열된 물에 공융 저융점 합금의 센티미터 크기의 청크(chunk)를 첨가하는 것이다. 이후에, 유기 비히클이 첨가되며, 혼합물이 초음파처리된다. 이후에, 혼합물이 냉각되고, 아이싱된다(iced). 이후에, 금속 입자는 디켄테이션(decantation)에 의해 단리되고, 세정될 수 있다.
공융 저융점 합금 입자의 평균 직경은 약 100 마이크로미터(㎛) 이하이다. 구현예에서, 공융 저융점 합금 입자의 평균 직경은 약 0.5 약 100㎛, 또는 약 1.0㎛ 내지 약 50㎛, 또는 약 1.0 nm 내지 약 30㎛의 범위이다. 입자의 평균 직경은 임의의 적합한 수단, 예를 들어, 광학 현미경법 또는 주사전자현미경법(SEM)에 의해 결정될 수 있다.
하이브리드 전도성 잉크
하이브리드 전도성 잉크는 본원에 기술된 은 나노입자 성분 및 본 공융 저융점 합금 입자 성분을 혼합함으로써 제조된다. 통상적으로, 하이브리드 전도성 잉크에서 공융 저융점 합금 대 은 나노입자의 중량비는 약 1:20(w/w) 내지 약 1:5(w/w)의 범위, 예를 들어, 약 1:15(w/w), 예를 들어, 약 1:10(w/w)이다. 더욱 통상적으로, 복수의 공융 저융점 합금 입자 대 복수의 은 나노입자의 중량비는 1:5(w/w)이다.
본 발명의 하이브리드 전도성 잉크는 임의의 요망되는 점도를 가질 수 있다. 통상적으로, 점도는 약 2 센티포이즈(cps) 내지 약 200 cps, 약 3 cps 내지 약 100 cps, 약 4 cps 내지 약 50 cps, 및 약 5 cps 내지 약 20 cps의 범위이다.
전도성 소자를 형성하는 방법
본 발명의 하이브리드 전도성 잉크는 전도성 소자, 예를 들어, 전도성 트레이스, 전도성 본딩 패드, 전극, 인터커넥트 등을 제작하기 위해 사용될 수 있다.
구현예에서, 전도성 소자는 기판 상에 하이브리드 전도성 잉크를 증착시키고 하이브리드 전도성 잉크를 가열하여 어닐링된 은 나노입자 및 용융된 공융 저융점 합금을 형성시킴으로써 하이브리드 전도성 잉크로부터 형성될 수 있으며, 여기서, 용융된 공융 저융점 합금은 어닐링된 은 나노입자들 사이의 공간을 점유한다. 구현예에서, 증착된 하이브리드 전도성 잉크는 가열 전에 건조될 수 있다.
도 5는 전도성 소자를 형성하는 일 구현예를 도시한 것이다. 이러한 구현예에서, 복수의 은 나노입자(방사상 라인을 갖는 구체)는 복수의 공융 저융점 합금 입자(불규칙한 형상)와 혼합된다. 혼합물은 이후에, 은 나노입자를 소결하는 데 충분한 온도, 예를 들어, 130℃로 가열된다. 통상적으로, 소결 이전에, 본 발명의 하이브리드 전도성 잉크는 기판, 예를 들어, 본원에 기술된 바와 같은 플라스틱 기판 상에 증착된다. 증착된 전도성 잉크는 전기적으로 절연될 수 있거나 매우 낮은 전기 전도성을 가질 수 있다. 그러나, 소결 공정 동안, 하이브리드 전도성 잉크에서 은 나노입자는 어닐링되어 전도성 소자를 형성하는데, 이는 도 5에서 인접한 표면에 부착된 구체의 열로서 도시되어 있다. 공융 저융점 합금 입자는 또한 어닐링된 은에 전도성 '땝납'을 형성하기 위해 용융하고 어닐링된 은 나노입자들 사이에서 흐르게 함으로써 본 공정에 참여한다.
일부 구현예에서, 전도성 소자는 인쇄 회로 기판 상의 전도성 트레이스이다. 본원에서 사용되는 바와 같이, 인쇄 회로 기판은 완전히 가공된 '인쇄 배선(printed wiring)'에 대한 일반 용어이며, 여기서, 사전 결정된 전도성 패턴이 공통의 절연 기판 상에서 전자 부품들을 상호 연결시키기 위해 사용된다. 인쇄 회로 기판은 강성, 가요성 및 강성-가요성 물질로 제조된 단면, 양면 및 다층 보드를 포함한다. 이에 따라, 이러한 용어는 전도성 트레이스의 패턴을 형성시키기 위해 에칭된, 구리-클래드 에폭시-유리 라미네이트 물질로부터 제조된 것, 뿐만 아니라, 통상적인 나노은 잉크(예를 들어, 미국 특허 제8,158,032호, 미국 공개 제2015/0240100호, 제2015/0240101호 및 제2010/0143591호에 기술된 그러한 나노은 잉크) 또는 다른 금속-함유 조성물, 본 발명의 하이브리드 전도성 잉크 또는 이들의 조합으로부터 제조된 전도성 트레이스를 갖는 플라스틱 기판으로부터 제조된 것을 포함하는, 통상적인 회로 기판을 포함하는 것을 의미한다.
구현예에서, 본 발명의 하이브리드 전도성 잉크는 요망되는 회로 설계에 따라 기판 상에 증착된다. 이후에, 기판은 이에 의해 기판 상에 전도성 트레이스를 형성시키기 위해 본원에 기술된 바와 같은 본 하이브리드 전도성 잉크 중의 복수의 은 나노입자를 소결시키는 데 충분한 온도에서 건조되고 가열될 수 있다. 본원에서 사용되는 "복수의 은 나노입자를 소결시키는 데 충분한 온도"는 인접한 표면에서 은 나노입자의 부착을 야기시키는 데 충분한 온도이다. "복수의 은 나노입자를 소결시키는 데 충분한 온도"는 통상적으로, 약 80℃ 내지 약 250℃, 통상적으로, 약 145℃ 이하, 더욱 통상적으로, 약 140℃ 이하의 범위, 예를 들어, 약 130℃, 또는 약 120℃이다.
본 발명의 방법에서 사용되는 하이브리드 전도성 잉크 조성물은 예를 들어, 용액 증착에 의해, 기판 또는 다른 표면, 예를 들어, 본원에 정의된 바와 같은 연결 패드(connective pad) 상에 증착될 수 있다. 본원에서 사용되는 용액 증착은 코팅 또는 패턴을 형성시키기 위해 기판 상에 액체를 증착시키는 공정을 지칭한다. 용액 증착은 예를 들어, 스핀 코팅, 딥 코팅, 스프레이 코팅, 슬롯 다이 코팅, 플렉소그래픽 프린팅, 오프셋 프린팅, 스크린 프린팅, 그라비어 프린팅 또는 잉크 제트 프린팅 중 하나 이상을 포함한다.
통상적으로, 기판 또는 다른 표면 상에 본 발명의 하이브리드 전도성 잉크를 증착시키기 위해 잉크 제트 프린팅이 사용된다. 더욱 통상적으로, 증착을 위해 에어로졸 제트 프린팅이 사용된다. 본원에서 사용되는 "에어로졸 제트 프린팅"은 통상적으로 본 발명의 하이브리드 전도성 잉크의 분무화(atomization)를 수반하여, 직경이 1 내지 2 마이크론 수준의 점적을 형성시키는 공정을 지칭한다. 분무화된 점적은 통상적으로, 가스 스트림에 혼입되고, 프린트 헤드(print head)로 전달된다. 프린트 헤드에서, 가스의 고리형 흐름(annular flow)은 에어로졸 스트림 주위에 도입되어 점적을 엄격하게 평행한 빔(tightly collimated beam)으로 포커싱한다. 합한 가스 스트림은 약 1 마이크론 내지 약 10 마이크론일 수 있는 작은 직경으로 에어로졸 스트림을 압축하는 수렴 노즐(converging nozzle)을 통해 프린트 헤드에서 배출된다. 제트는 프린트 헤드에서 배출되고, 기판 또는 다른 표면 상에 증착된다. 얻어진 패턴은 폭이 약 5 마이크론 내지 약 3000 마이크론 범위이고 층 두께가 약 1 마이크론 내지 약 20 마이크론을 포함하는, 수십 나노미터 내지 약 25 마이크론인 피쳐(feature)를 가질 수 있다.
본원에 기술된 기판은 실리콘, 유리판, 플라스틱 필름, 시트, 직물, 또는 합성 페이퍼를 포함하는 임의의 적합한 기판일 수 있다. 구조적으로 가요성인 디바이스를 위하여, 플라스틱 기판, 예를 들어, 폴리에스테르, 폴리카보네이트, 폴리이미드 시트, 폴리에틸렌 테레프탈레이트(PET) 시트, 폴리에틸렌 나프탈레이트(PEN) 시트 등이 사용될 수 있다. 기판의 두께는 임의의 적합한 두께, 예를 들어, 약 10 마이크로미터 내지 약 10 밀리미터 이상일 수 있으며, 예시적인 두께는 특히, 가요성 플라스틱 기판에 대하여, 약 50 마이크로미터 내지 약 2 밀리미터이며, 유리 또는 실리콘과 같은 강성 기판에 대하여, 약 0.4 내지 약 10 밀리미터이다.
본 발명의 증착된 하이브리드 전도성 잉크는 소결 동안 임의의 적합한 또는 요망되는 온도, 예를 들어, 약 80℃ 내지 약 250℃, 예를 들어, 약 120℃, 130℃, 또는 복수의 은 나노입자의 어닐링을 유도하고 이에 따라, 예를 들어, 전자 디바이스 또는 인쇄 회로 기판에서 사용하는 데 적합한, 전기 전도성 소자를 형성하는 데 충분한 임의의 온도로 가열된다. 가열 온도는 기판, 또는 기판 상의 임의의 이전에 증착된 층의 성질의 불리한 변화를 야기시키지 않는 온도이다. 일부 구현예에서, 낮은 가열 온도의 사용은 저가의 플라스틱 기판을 사용할 수 있는데, 이는 약 150℃ 이하의 어닐링 온도를 갖는다.
다양한 구현예에서, 전도성 소자, 예를 들어, 회로 트레이스 또는 인터커넥트는 자가-치유한다. 자가-치유 전도성 소자에 대한 손상 시에, 유동성 공융 저융점 합금을 함유한 전도성 소자가 또한 파열되어, 가열 시에 유동성 공융 저융점 합금을 손상 구역으로 흐르게 한다. 통상적으로, 유동성 전도성 공융 저융점 합금은 전도성 소자에 의해 유지되는 손상 구역에서 적소에 남아 있도록 치유할 수 있어서, 전도성 소자의 전기 전도성을 촉진시킨다.
일부 구현예에서, 어닐링된 나노입자를 함유한 증착된 하이브리드 전도성 잉크는 자가-치유 동안 임의의 적합한 또는 요망되는 온도, 예를 들어, 약 140℃ 이하, 예를 들어, 약 25℃ 내지 약 75℃, 또는 예를 들어, 약 55℃ 또는 60.5℃, 또는 공융 저융점 합금의 용융을 유도하는 데 충분한 임의의 온도로 가열될 수 있다. 통상적으로, 공융 저융점 합금은 필드 금속이며, 자가 치유를 위한 온도는 약 60.5℃ 내지 65℃이다. 냉각 시에, 공융 저융점 합금은 손상 구역에서 적소에 남아 있도록 치유할 수 있다.
소결 또는 자가-치유를 위한 가열은 임의의 적합한 또는 요망되는 시간, 예를 들어, 약 0.01시간 내지 약 10시간, 예를 들어, 약 1시간 동안 수행될 수 있다. 가열은 공기 중에서, 불활성 대기 중에서, 예를 들어, 질소 또는 아르곤 하에서, 또는 환원 대기 중에서, 예를 들어, 약 1 내지 약 20 부피% 수소를 함유한 질소 하에서 수행될 수 있다. 가열은 또한, 표준 대기압 하에서 또는 예를 들어, 약 1000 mbar 내지 약 0.01 mbar의 감압 하에서 수행될 수 있다.
가열은 은 나노입자를 어닐링하고 공융 저융점 합금 입자의 용융 및 흐름을 야기시키기 위해 가열된 물질 또는 기판에 충분한 에너지를 부여할 수 있는 임의의 기술을 포함한다. 이러한 기술은 열 가열(예를 들어, 핫 플레이트, 오븐, 및 버너), 적외선("IR"), 레이저 빔, 플래시 광, 마이크로파 방사선, 또는 자외선("UV"), 또는 이들의 조합을 포함한다. 통상적으로, 가열을 위해 오븐이 사용된다.
일부 구현예에서, 가열 및 예를 들어, 실온까지의 냉각 후에, 기판 상에 약 0.1 내지 약 20 마이크로미터, 또는 약 0.15 내지 약 10 마이크로미터 범위의 두께를 갖는 전기 전도성 소자가 형성된다. 특정 구현예에서, 가열 및 예를 들어, 실온까지의 냉각 후에, 얻어진 전기 전도성 소자는 약 0.1 내지 약 2 마이크로미터의 두께를 갖는다.
인터커넥트 및 인터커넥트를 형성하는 방법
일부 구현예에서, 형성되는 전도성 소자는 인터커넥트이다. 본원에서 사용되는 "인터커넥트"는 전도성 소자(통상적으로, 예를 들어, 보편적인 나노은 잉크 및/또는 본 발명의 하이브리드 전도성 잉크로부터 형성된, 와이어 또는 구리 호일 트레이스 또는 전도성 트레이스, 예를 들어, 회로 트레이스)와 전자 부품, 예를 들어, 캐패시터(capacitor), 저항기(resistor) 및/또는 반도체 디바이스, 예를 들어, 다이오드, 트랜지스터 및 집적 회로 사이의 접점이다. 구현예에서, 인터커넥트를 형성하는 방법은 예를 들어, 에어로졸 제트 프린팅 또는 본원에 기술된 다른 방법에 의해, 본 발명의 하이브리드 전도성 잉크를 본원에 또한 기술된 바와 같은 기판 상에 정위된 전도성 소자 상에 증착시키는 것을 포함한다. 일부 구현예에서, 본 발명의 하이브리드 전도성 잉크는 전도성 소자의 적어도 하나의 본딩 패드 상에 증착된다. 본원에서 사용되는 "본딩 패드," "연결 패드" 또는 "전도성 패드"는 대개, 정사각형, 직사각형 또는 원형과 같은, 기판 상의 전도성 패턴의 개별적이고 구별 가능한 부분이다. 본딩 패드는 인쇄 회로 기판 상의 회로 트레이스 또는 패드 아래의 비아(via)에 연결될 수 있고, 전자 부품의 전기적 연결 및 기계적 부착을 위해 사용되지만, 몇몇은 전기적 연결이 없이 순전히 기계적 부착을 위한 것일 수 있다. 통상적으로, 본딩 패드는 인쇄 회로 기판의 회로 트레이스 상에 정위된다.
일부 구현예에서, 전자 부품은 전도성 소자, 예를 들어, 본딩 패드 상에 증착된, 증착된 하이브리드 전도성 잉크 상에 배치된다. 통상적으로, 전자 부품은 실온에서 증착된 하이브리드 전도성 잉크 상에 배치된다. 전자 부품의 배치 후에, 어셈블리는, 하이브리드 전도성 잉크에서 복수의 은 나노입자를 어닐링하고 본원에 또한 기술된 바와 같이 복수의 저융점 공융 합금 입자를 용융시키는 데 충분한 온도로, 본원에 기술된 바와 같이 가열된다. 용융 후, 저융점 공융 합금은 통상적으로, 어닐링된 은 나노입자들 사이의 공간을 점유하도록 흐른다. 통상적으로, 저융점 공융 합금은 가열 동안 땜납으로서 거동하고, 이에 따라, 전도체 및 전자 부품, 예를 들어, 전자 부품의 터미네이션(termination) 또는 핀과 상호작용한다. 이후에, 온도는 예를 들어, 실온까지 감소되며, 공융 저융점 합금은 냉각되고 경화되어 전도성 소자와 전자 부품 사이에 인터커넥트를 형성하며, 이에 따라, 예를 들어, 전기적으로 부착된 전자 부품을 갖는 전자 모듈 또는 인쇄 회로 기판을 형성한다.
일부 구현예에서, 저융점 공융 합금은 전도성 소자 상에 정위된, 하이브리드 전도성 잉크 상에 전자 부품의 배치 시에 용융하기 시작한다. 예를 들어, 실온에서 하이브리드 전도성 잉크 상의 전자 부품에 가해지는 압력은 저융점 공융 합금의 용융을 초래하기에 충분할 수 있다. 다른 구현예에서, 전자 부품, 하이브리드 전도성 잉크, 전도성 소자(예를 들어, 회로 트레이스) 및 기판을 포함하는 어셈블리가 예를 들어, 하이브리드 전도성 잉크에서 복수의 은 나노입자를 소결시키기에 적합한 온도의 가열된 오븐에 배치될 때까지, 저융점 공융 합금은 용융하기 시작하지 않는다.
인터커넥트를 형성하는 일 구현예는 도 6에 도시되어 있다. 도 6은 전도성 물질, 예를 들어, 구리 호일 또는 본 발명의 하이브리드 전도성 잉크로 제조된 두 개의 패드를 포함하는 기판을 도시한 것이다. 도 6은 본 발명의 하이브리드 전도성 잉크가 예를 들어, 에어로졸 제트 프린팅에 의해 본딩 패드 상에 증착되고, 그 후에, 전자 부품, 예를 들어, 집적 회로가 실온에서 증착된 하이브리드 전도성 잉크 상에 배치된 것을 추가로 도시한다. 집적 회로의 배치 후에, 어셈블리는 은 나노입자를 소결시키고 공융 저융점 합금 입자, 예를 들어, 필드 금속을 용융시키기 위해 130℃로 가열된다. 필드 금속은 가열 동안 땜납으로서 거동하고, 이에 따라, 연결 패드 및 집적 회로와 상호 작용한다. 냉각 시에, 필드 금속은 연결 패드와 집적 회로 사이에 인터커넥트를 형성하기 위해 경화한다.
일부 구현예에서, 어닐링된 나노입자를 함유한 하이브리드 전도성 잉크는 저온 땜납으로서 사용될 수 있다. 이러한 구현예에서, 어닐링된 나노입자를 함유한 하이브리드 전도성 잉크는 임의의 적합한 또는 요망되는 온도, 예를 들어, 약 140℃ 이하, 예를 들어, 약 25℃ 내지 약 75℃, 또는 예를 들어, 약 55℃ 또는 약 60.5℃, 또는 공융 저융점 합금의 용융을 유도하는 데 충분한 임의의 온도로 가열될 수 있으며, 이에 따라, 이러한 것이 냉각 및 경화 후에 인터커넥트를 형성하기 위해 예를 들어, 전자 부품 및 전도성 소자와 상호 작용하도록 사용될 수 있게 한다. 통상적으로, 공융 저융점 합금은 필드 금속이며, 납땜-유사 단계를 위한 온도는 약 60.5℃ 내지 65℃이다.
본 발명의 증착된 하이브리드 전도성 잉크를 가열함으로써 형성되는, 전도성 소자, 예를 들어, 전기적 전도성 트레이스 또는 인터커넥트의 전도도는 약 10,000 시멘(Siemen)/센티미터(S/cm), 약 50,000 S/cm 초과, 약 80,000 S/cm 초과, 약 100,000 S/cm 초과, 약 125,000 S/cm 초과, 약 150,000 S/cm 초과, 또는 약 200,000 S/cm 초과이다. 통상적으로, 전도도는 약 50,000 S/cm 내지 약 200,000 S/cm, 예를 들어, 약 80,000 S/cm 내지 약 150,000 S/cm, 예를 들어, 약 100,000 S/cm 내지 약 125,000 S/cm의 범위이다.
본 발명의 증착된 하이브리드 전도성 잉크를 가열함으로써 형성되는, 전도성 소자, 예를 들어, 전기 전도성 트레이스 또는 인터커넥트의 저항률은 약 1.0 × 10-4 옴-센티미터(ohm-cm) 미만, 약 2.0 × 10-5 ohm-cm 미만, 약 1.25 × 10-5 ohm-cm 미만, 약 1.0 × 10-5 ohm-cm 미만, 약 8.0 × 10-6 ohm-cm 미만, 약 6.6 × 10-6 ohm-cm 미만, 또는 약 5.0 × 10-6 ohm-cm 미만이다. 통상적으로, 저항은 약 2.0 × 10-5 ohm-cm 내지 약 5.0 × 10-6 ohm-cm, 예를 들어, 약 1.25 × 10-5 ohm-cm 내지 약 6.6 × 10-6 ohm-cm, 예를 들어, 약 1.0 × 10-5 ohm-cm 내지 약 8.0 × 10-6 ohm-cm의 범위이다. 이에 따라, 전도성 소자의 저항률은 벌크 은(bulk silver)의 저항률, 예를 들어, 약 4-5 x 벌크(10-6 ohm-cm)에 접근할 수 있다.
일부 구현예에서, 전도성 소자의 저항률 x 벌크 Ag는 3 내지 70, 예를 들어, 5 내지 30, 또는 예를 들어, 5 내지 8의 범위이다.
전자 회로
본 발명은 또한, 전자 회로에 관한 것이다. 통상적으로, 전자 회로는 인쇄 회로 기판을 포함한다. 전자 회로는 본원에 기술된 바와 같은 기판에 의해 지지된다. 구현예에서, 전자 회로는 본원에 또한 기술된 바와 같이 복수의 전자 부품을 상호 연결시키기 위한 전도성 트레이스를 포함한다. 구현예에서, 하나 이상의 전자 부품은 전자 회로 상에 분산된다. 전도성 트레이스는 전도성 트레이스에 복수의 전자 부품들 중 적어도 하나를 상호 연결시키기 위한 본원에 기술된 바와 같은 적어도 하나의 본딩 패드를 포함한다. 일부 구현예에서, 전도성 트레이스는 자가-치유한다.
구현예에서, 전도성 트레이스는 공융 저융점 합금 및 어닐링된 은 나노입자를 포함하는 하이브리드 전도성 잉크를 포함하며, 여기서, 상기 공융 저융점 합금은 어닐링된 은 나노입자들 사이의 공간을 점유한다.
일부 구현예에서, 전자 회로는 적어도 하나의 본딩 패드 상의 본원에 기술된 바와 같은 하이브리드 전도성 잉크, 및 하이브리드 전도성 잉크 상에 배치된 적어도 하나의 전자 부품을 추가로 포함하며, 여기서, 하이브리드 전도성 잉크는 본원에 기술된 바와 같은 공융 저융점 합금, 및 어닐링된 은 나노입자를 포함하며, 여기서, 공융 저융점 합금은 어닐링된 은 나노입자들 사이의 공간을 점유한다. 통상적으로, 공융 저융점 합금 입자는 In51.0Bi32.5Sn16.5를 포함한다.
실시예
하기 실시예는 본 발명의 다양한 종류를 추가로 정의하기 위해 제출된다. 이러한 실시예는 단지 예시적인 것으로서 의도되고, 본 발명의 범위를 제한하도록 의도되는 것은 아니다. 또한, 부 및 백분율은 달리 명시하지 않는 한, 중량 기준이다.
실시예 1.
잉크를 형성시키기 위한 은 나노입자 합성 및 분산
44 그램(g)의 은 나노입자 건조 분말(애쉬(ash)=86.77%)을 계량하고, 5.3g의 에틸사이클로헥산 및 10.6g의 페닐사이클로헥산을 함유한 120 밀리리터(㎖)의 호박색 유리병에 점차로 첨가하고, 이후에, 질소(N2)의 블랭킷(blanket)으로 퍼징하였다. 병을 캡핑하고, 테이프로 시일링하고, 오비탈 믹서를 이용하여 분당 400회 회전수(RPM)로 4시간 동안 흔들어서, 나노입자를 습윤화시켰다. 다음으로, 병을 파상 믹서(undulating mixer)(Movil-Rod)로 옮기고, 18시간 동안 롤링하였다. 다음으로, 잉크를 1 마이크로미터(㎛) 유리 섬유 필터를 통해 사전 세정된 30㎖의 호박색 유리병으로 여과하였다. 마지막으로, 여과된 잉크를 N2로 퍼징하고, 병을 캡핑하고, 테이프로 시일링하였다.
실시예 2.
액체 금속 분말(필드 금속) 제조 공정
150㎖ 비이커에 250㎖의 탈이온수 및 자석 교반 막대를 첨가하였다. 물을 70℃까지 가열하고, 300 RPM에서 교반하였다. 다음으로, 물질이 용융될 때까지, 20g의 필드 금속(Rotometals(캘리포니아 샌리앤드로 소재)로부터의 Roto144F)을 작은 센티미터 크기의 청크로서 첨가하였다. 다음으로, 60g의 부틸아민을 첨가하고, 초음파 프로브 믹서(Branson Digital Sonifier 450)를 현탁액에 함침시켰다. 물질을 분산하고, 초음파처리를 5분 동안 지속하였다. 마지막으로, 혼합물에 얼음을 첨가하여 필드 금속 입도를 '동결(freeze)'시키기 위해 60℃ 미만까지 냉각시켜 분산을 켄칭시켰다. 디켄테이션 및 4회 물로의 세정에 의해 필드 금속 입자의 단리를 수행하였다. 대략 15.4g의 입자를 회수하고, 4.6g의 분산되지 않은 필드 금속을 회수하였다. 평균 입도는, 현미경 분석을 기초로 하여 1 내지 30㎛이다. 필드 금속의 사진은 도 7에 도시되어 있다.
실시예 3.
은 나노입자 및 필드 금속 입자의 혼합 - 하이브리드 잉크 제조
15g의 실시예 1로부터의 은 나노입자 잉크에 1.88g의 필드 금속을 첨가하고, 17g의 3 밀리미터 직경의 스테인레스 스틸 샷(stainless steel shot)을 첨가하였다. 필드 금속:은의 비는 1:5 중량:중량(w:w)였다. 혼합물을 Movil-Rod 상에서 1시간 동안 롤링하였다.
실시예 4.
물질의 증착
하이브리드 잉크를 에이로졸 제트 프린팅을 통해 증착하였다. 기판은 폴리카보네이트 강성, 폴리카보네이트 박막, Mylar 박막, 및 Cycoloy 플라크 폴리카보네이트/아크릴로니트릴-부타다이엔-스타이렌(PC/ABS, SABIC Inc.(사우디아라비아 리야드 소재)로부터 입수 가능함)을 포함하였다. 프린트 조건은 300㎛의 노즐 크기, 3 밀리미터(㎜)의 노즐 오프셋, 10 ㎜/초의 라인 프린트 속도, 에틸사이클로헥산의 혼합물(버블러), 유량; 외장(sheath), 분무기 및 배기구 각각 50 내지 100, 600 내지 800, 600 내지 775이다. 프린트 후, 샘플을 30분 동안 공기 중에서 정치시키고, 이후에, 1시간 동안 대류 오븐에서 80℃(10분), 100℃ 또는 130℃ 중 어느 하나에서 어닐링하였다. 추가적으로, 본딩 패드를 프린팅하고, 5kΩ 표면 마운트 저항기를 프린팅 직후에 본딩 패드 상에(단지 폴리카보네이트 강성 상에만) 배치하였다. 이후에, 상기와 동일한 어닐링 절차를 거쳐, 저온 땜납으로서 역할을 하는, 필드 금속의 용융 및 저항기로의 경화로부터 전기적 연결이 형성될 수 있는지를 확인하였다.
실시예 5.
하이브리드 잉크 프린팅된/소결된 라인의 전기적 특징분석
프린팅된 라인의 4 포인트 프로브(4-p-p; 4 point probe) 측정에서는 하기 표 1에 나타낸 바와 같이, 물질이 80℃에서 비-전도성이고, 100℃에서 전도도의 급격한 증가를 나타내고, 시험되는 다수의 기판들에 대해 130℃ 어닐링 온도에서 순수한 은 나노입자 잉크 전도도(벌크 Ag에 비해 약 4 내지 5배)에 접근한다는 것을 나타내었다.
Figure 112018013422926-pat00001
도 8a는 5kΩ 저항기로의 어닐링 후, 하이브리드 금속을 도시한 것이다. 모든 전도성 트레이스는 정확한 5kΩ 저항을 측정하였는데, 이는 양호한 전기적 연결이 이루어짐을 나타내는 것이다. 저항기는 또한, 기판에 대한 양호한 접착력을 나타내었다. 플라크는 저항을 떨어뜨리지 않으면서 뒤집고 테이블에 대해 탭핑되었다. 의도적으로, 5kΩ 저항의 제거는 도 8b에 도시된 바와 같이 기판 상에 상당한 잉크 잔부를 형성시켰다. 비교하면, 순수한 은 나노입자 잉크를 사용한 대조 프린트에 대하여, 30/40 저항은 기판 상에서 1 탭(tap) 후에 떨어진다. 도 8c는 5kΩ 저항이 플라크의 위측면을 아래로 전환 시에 떨어진 후에 기판 상에 잔류하는 잉크 잔부의 양의 감소를 도시한 것이다.
광학 현미경 사진은 도 9a에 제공되어 있는데, 이는 소결 후 본 발명의 하이브리드 잉크의 프린팅된 막을 도시한 것이다. 도 9b는 소결 후 통상적인 나노입자 잉크를 도시한 것이다. 도 9a로부터 입증되는 바와 같이, 필드 금속의 첨가는 도 9b의 소결된 은 나노입자 잉크에서 나타나지 않는 필드 금속 밴드의 존재를 야기시킨다. 이에 따라, 본 발명의 하이브리드 잉크는 통상적인 은 나노입자 잉크와는 구조적으로 구별 가능한 전기 전도성 물질을 형성시킨다.

Claims (10)

  1. 복수의 은 나노입자 및 복수의 공융 저융점 합금 입자를 포함하는 하이브리드 전도성 잉크(hybrid conductive ink)로서,
    상기 공융 저융점 합금 입자 대 상기 은 나노입자의 중량비는 1:20 내지 1:5의 범위이고, 상기 복수의 공융 저융점 합금 입자는 필드 금속(In51.0Bi32.5Sn16.5)을 포함하고,
    상기 은 나노입자는 140℃ 이하의 온도에서 소결되는 것인 하이브리드 전도성 잉크.
  2. 청구항 1에 있어서,
    상기 복수의 공융 저융점 합금 입자 대 상기 복수의 은 나노입자의 중량비는 1:5인 하이브리드 전도성 잉크.
  3. 청구항 1에 있어서,
    상기 복수의 은 나노입자는 0.5 내지 100.0 나노미터 범위의 평균 입도를 갖는 하이브리드 전도성 잉크.
  4. a) 기판 상에 정위된 전도성 소자(conductive element) 상에 청구항 1에 따른 하이브리드 전도성 잉크를 증착시키는 단계;
    b) 상기 하이브리드 전도성 잉크 상에 전자 부품(electronic component)을 배치시키는 단계;
    c) 상기 기판, 전도성 소자, 하이브리드 전도성 잉크 및 전자 부품을, i) 상기 하이브리드 전도성 잉크 중의 상기 복수의 은 나노입자를 어닐링시키고 ii) 상기 복수의 저융점 공융 합금 입자를 용융시켜서 용융된 저융점 공융 합금을 형성하기에 충분한 온도로 가열하는 단계;
    d) 상기 하이브리드 전도성 잉크의 상기 용융된 저융점 공융 합금을 경화시키고 상기 전자 부품 및 상기 전도성 소자에 융착시킴으로써, 인터커넥트를 형성하는 단계;를 포함하는 인터커넥트(interconnect)의 형성 방법으로서,
    상기 용융된 저융점 공융 합금은 상기 어닐링된 복수의 은 나노입자들 사이의 공간을 점유하도록 흐르는 방법.
  5. 청구항 4에 있어서,
    상기 복수의 공융 저융점 합금 입자 대 상기 복수의 은 나노입자의 중량비는 1:5인 방법.
  6. 청구항 4에 있어서,
    상기 충분한 온도는 130℃인 방법.
  7. 청구항 4에 있어서,
    상기 기판은 플라스틱 기판인 방법.
  8. 청구항 7에 있어서,
    상기 플라스틱 기판은 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에틸렌 테레프탈레이트 및 폴리에틸렌 나프탈레이트(PEN)로 이루어진 군으로부터 선택되는 방법.
  9. 청구항 4에 있어서,
    상기 하이브리드 전도성 잉크는 에어로졸 잉크젯 프린팅을 통해 증착되는 방법.
  10. 삭제
KR1020180014971A 2017-02-22 2018-02-07 하이브리드 나노은/액체 금속 잉크 조성물 및 이의 용도 KR102314393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/439,754 2017-02-22
US15/439,754 US10492297B2 (en) 2017-02-22 2017-02-22 Hybrid nanosilver/liquid metal ink composition and uses thereof

Publications (2)

Publication Number Publication Date
KR20180097130A KR20180097130A (ko) 2018-08-30
KR102314393B1 true KR102314393B1 (ko) 2021-10-19

Family

ID=61231042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180014971A KR102314393B1 (ko) 2017-02-22 2018-02-07 하이브리드 나노은/액체 금속 잉크 조성물 및 이의 용도

Country Status (5)

Country Link
US (3) US10492297B2 (ko)
EP (1) EP3366732B1 (ko)
JP (1) JP6975055B2 (ko)
KR (1) KR102314393B1 (ko)
CA (1) CA2994749C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10428234B2 (en) * 2017-09-25 2019-10-01 United States Of America As Represented By The Secretary Of The Air Force Liquid metal ink
US10843262B2 (en) 2018-08-02 2020-11-24 Xerox Corporation Compositions comprising eutectic metal alloy nanoparticles
US10800948B2 (en) * 2018-08-02 2020-10-13 Xerox Corporation Conductive adhesive compositions and method for the same
US11142671B2 (en) 2018-08-02 2021-10-12 Xerox Corporation Adhesive composition comprising metal nanoparticles
US10947424B2 (en) 2018-08-02 2021-03-16 Xerox Corporation Adhesive composition comprising eutectic metal alloy nanoparticles
WO2020090512A1 (ja) 2018-10-31 2020-05-07 ソニー株式会社 撮影装置、制御方法、及び、プログラム
US11898021B2 (en) * 2019-01-04 2024-02-13 Syracuse University Polymeric composites with tunable properties
US11017915B2 (en) * 2019-01-23 2021-05-25 Carnegie Mellon University Stretchable electronics and methods of making the same
FR3101881B1 (fr) * 2019-10-10 2022-02-18 Commissariat Energie Atomique Encre comprenant des nanoparticules métalliques à structure cœur-coquille et sa mise en œuvre par impression par jet d’encre et frittage laser
CN111774576A (zh) * 2020-07-09 2020-10-16 东莞职业技术学院 一种纳米金属颗粒的制备方法
US11631565B2 (en) 2020-11-10 2023-04-18 Science Applications International Corporation Thermal fuse
KR20220100136A (ko) 2021-01-07 2022-07-15 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 이를 포함하는 표시 장치
US11856708B2 (en) * 2021-03-22 2023-12-26 Carnegie Mellon University Stretchable 3D-printed circuit boards
CN115181453A (zh) * 2022-06-24 2022-10-14 温州大学新材料与产业技术研究院 一种含镓的金属导电墨水及其制备方法和应用
US20240074045A1 (en) * 2022-08-31 2024-02-29 Ncr Corporation Conductive ink interconnected devices
CN117866484B (zh) * 2024-03-12 2024-06-04 成都先进金属材料产业技术研究院股份有限公司 一种液态金属油墨及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221404A1 (en) 2005-10-06 2007-09-27 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP2015157942A (ja) 2014-02-24 2015-09-03 ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ グラビア印刷用途およびフレキソ印刷用途のための高銀含有量ナノ銀インク
WO2016174584A1 (en) 2015-04-28 2016-11-03 Ormet Circuits, Inc. Sintering pastes with high metal loading for semiconductor die attach applications

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174244A (en) 1976-05-28 1979-11-13 Industrial Electronic Rubber Company Method of making a printing blanket
JP2000118164A (ja) 1998-10-14 2000-04-25 Kinyosha Co Ltd オフセット印刷用ブランケット及びその製造方法
IT1318961B1 (it) 2000-10-03 2003-09-19 Erminio Rossini S P A Ora Ross Manica perfezionata per cilindro sussidiario di una macchina da stampaindiretta o "offset".
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
US20030151028A1 (en) * 2002-02-14 2003-08-14 Lawrence Daniel P. Conductive flexographic and gravure ink
US7234806B2 (en) 2002-06-20 2007-06-26 Xerox Corporation Phase change ink imaging component with fluorosilicone layer
US6923533B2 (en) 2002-12-09 2005-08-02 Xerox Corporation Phase change ink imaging component with nano-size filler
KR20070033329A (ko) * 2004-02-18 2007-03-26 버지니아 테크 인터렉추얼 프라퍼티스, 인크. 인터커넥트를 위한 나노 크기의 금속 페이스트 및 이의사용 방법
JP4431085B2 (ja) * 2004-06-24 2010-03-10 シャープ株式会社 導電性インキ組成物、反射部材、回路基板、電子装置
EP2052805B1 (en) * 2006-08-04 2016-09-28 Panasonic Intellectual Property Management Co., Ltd. Bonding material, bonded portion and circuit board
JP2008294160A (ja) * 2007-05-23 2008-12-04 Nippon Paint Co Ltd 導電性パターン用インク、導電性パターン形成方法及び導電性パターンを有する基板
US7878667B2 (en) * 2007-11-09 2011-02-01 Mario Rabinowitz Latching solar concentrator pivoted mirrors during off-power period
US7976733B2 (en) * 2007-11-30 2011-07-12 Xerox Corporation Air stable copper nanoparticle ink and applications therefor
US8062698B2 (en) * 2008-03-10 2011-11-22 Xerox Corporation Synthesis of conductive metal markings for chipless RFID applications
US7789935B2 (en) * 2008-05-23 2010-09-07 Xerox Corporation Photochemical synthesis of metallic nanoparticles for ink applications
US7749300B2 (en) * 2008-06-05 2010-07-06 Xerox Corporation Photochemical synthesis of bimetallic core-shell nanoparticles
CA2727611A1 (en) * 2008-06-12 2009-12-17 Nanomas Technologies, Inc. Conductive inks and pastes
US8361350B2 (en) 2008-12-10 2013-01-29 Xerox Corporation Silver nanoparticle ink composition
US8834965B2 (en) 2009-02-12 2014-09-16 Xerox Corporation Organoamine stabilized silver nanoparticles and process for producing same
DE102009003817A1 (de) 2009-04-23 2010-10-28 Contitech Elastomer-Beschichtungen Gmbh Mehrschichtiges Flächengebilde in Form eines Drucktuches oder einer Druckplatte für den Flexo-und Hochdruck mit einer Lasergravur
JP5246096B2 (ja) * 2009-08-10 2013-07-24 日立電線株式会社 複合金属微粒子材料、金属膜及び金属膜の製造方法、並びにプリント配線板及び電線ケーブル
TWI420540B (zh) * 2009-09-14 2013-12-21 Ind Tech Res Inst 藉由光能或熱能成形之導電材料、導電材料之製備方法以及導電組合物
GB2479412A (en) * 2010-04-09 2011-10-12 Henkel Corp Printable ink containing metal nanoparticles
US8158032B2 (en) 2010-08-20 2012-04-17 Xerox Corporation Silver nanoparticle ink composition for highly conductive features with enhanced mechanical properties
US20120103212A1 (en) 2010-10-29 2012-05-03 Palo Alto Research Center Incorporated Variable Data Lithography System
US8586871B2 (en) 2011-07-19 2013-11-19 The Charles Stark Draper Laboratory, Inc. Interconnect schemes, and materials and methods for producing the same
JP2013112807A (ja) * 2011-12-01 2013-06-10 Daiso Co Ltd 導電性インク組成物、及び導電性パターンの製造方法
US9573360B2 (en) 2013-09-09 2017-02-21 Xerox Corporation Thermally conductive aqueous transfix blanket
US20150240102A1 (en) * 2014-02-24 2015-08-27 Xerox Corporation Low viscosity and high loading silver nanoparticles inks for ultrasonic aerosol (ua)
US20150240100A1 (en) 2014-02-24 2015-08-27 Xerox Corporation Silver nanoparticle inks with gelling agent for gravure and flexographic printing
US9494884B2 (en) 2014-03-28 2016-11-15 Xerox Corporation Imaging plate coating composite composed of fluoroelastomer and aminosilane crosslinkers
US9353290B2 (en) 2014-04-11 2016-05-31 Xerox Corporation Transfix surface member coating
US20160018489A1 (en) * 2014-05-28 2016-01-21 The Royal Institution For The Advancement Of Learning / Mcgill University Methods and systems relating to high resolution magnetic resonance imaging
US10161835B1 (en) * 2014-11-20 2018-12-25 National Technology & Engineering Solutions Of Sandia, Llc Microsampler and method of making the same
US9956760B2 (en) 2014-12-19 2018-05-01 Xerox Corporation Multilayer imaging blanket coating
US9573405B2 (en) 2015-02-17 2017-02-21 LCY Chemical Corp. Method and blanket for transferring a paste image from engraved plate to substrate
US10818405B2 (en) * 2015-07-09 2020-10-27 Furukawa Electric Co., Ltd. Metal fine particle-containing composition
US9950549B2 (en) 2016-05-27 2018-04-24 Xerox Corporation Imaging plate multi-layer blanket
US9744757B1 (en) 2016-08-18 2017-08-29 Xerox Corporation Methods for rejuvenating an imaging member of an ink-based digital printing system
US20180063967A1 (en) * 2016-08-26 2018-03-01 Tyco Electronics Corporation Interconnections Formed with Conductive Traces Applied onto Substrates Having Low Softening Temperatures
US20180118967A1 (en) * 2016-10-31 2018-05-03 Xerox Corporation Metal Nanoparticle Ink Compositions For Printed Electronic Device Applications
WO2018122971A1 (ja) * 2016-12-27 2018-07-05 三ツ星ベルト株式会社 導電性ペースト並びに電子基板及びその製造方法
US20190322114A1 (en) 2018-04-23 2019-10-24 Xerox Corporation Multi-layer blanket
US11230135B2 (en) 2019-05-07 2022-01-25 Xerox Corporation Multi-layer imaging blanket
US20210016590A1 (en) 2019-07-18 2021-01-21 Xerox Corporation Imaging blanket and method of making imaging blanket
US11939478B2 (en) 2020-03-10 2024-03-26 Xerox Corporation Metallic inks composition for digital offset lithographic printing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221404A1 (en) 2005-10-06 2007-09-27 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP2015157942A (ja) 2014-02-24 2015-09-03 ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ グラビア印刷用途およびフレキソ印刷用途のための高銀含有量ナノ銀インク
WO2016174584A1 (en) 2015-04-28 2016-11-03 Ormet Circuits, Inc. Sintering pastes with high metal loading for semiconductor die attach applications

Also Published As

Publication number Publication date
US20200015354A1 (en) 2020-01-09
EP3366732B1 (en) 2020-07-29
CA2994749C (en) 2020-06-30
US20220418104A1 (en) 2022-12-29
US12096554B2 (en) 2024-09-17
JP2018137213A (ja) 2018-08-30
JP6975055B2 (ja) 2021-12-01
CA2994749A1 (en) 2018-08-22
US20180242451A1 (en) 2018-08-23
US11510314B2 (en) 2022-11-22
US10492297B2 (en) 2019-11-26
KR20180097130A (ko) 2018-08-30
EP3366732A1 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
KR102314393B1 (ko) 하이브리드 나노은/액체 금속 잉크 조성물 및 이의 용도
JP3774638B2 (ja) インクジェット印刷法を利用する回路パターンの形成方法
JP4353380B2 (ja) ペースト状銀粒子組成物、固形状銀の製造方法、固形状銀、接合方法およびプリント配線板の製造方法
EP1666175B1 (en) Metal nano particle liquid dispersion capable of being sprayed in fine particle form and being applied in laminated state
KR101867978B1 (ko) 금속 나노 입자 페이스트, 금속 나노 입자 페이스트를 이용한 전자 부품 접합체, ｌｅｄ 모듈, 및 프린트 배선판의 회로 형성 방법
KR101293914B1 (ko) 도전성 잉크 및 이를 이용한 전자소자
EP1327491A1 (en) Functional alloy particles
US11905427B2 (en) Compositions comprising eutectic metal alloy nanoparticles
CN102084435A (zh) 金属糊料和油墨
WO2004022663A1 (ja) 導電性接着剤およびそれを用いた回路
KR101244396B1 (ko) 은피복 볼 및 그 제조 방법
CN112272851B (zh) 导电性糊料和烧结体
JP3802367B2 (ja) 異方性導電材料を利用する基板間導通の形成方法
JP3998536B2 (ja) 接合材料およびその製造方法、接合材料の供給方法ならびに電子回路基板
JP4344226B2 (ja) はんだインク組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant