KR102305180B1 - 마이크로 led 디스플레이 장치 및 그 제조방법 - Google Patents

마이크로 led 디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR102305180B1
KR102305180B1 KR1020170052792A KR20170052792A KR102305180B1 KR 102305180 B1 KR102305180 B1 KR 102305180B1 KR 1020170052792 A KR1020170052792 A KR 1020170052792A KR 20170052792 A KR20170052792 A KR 20170052792A KR 102305180 B1 KR102305180 B1 KR 102305180B1
Authority
KR
South Korea
Prior art keywords
micro led
display device
conductivity type
circuit unit
type semiconductor
Prior art date
Application number
KR1020170052792A
Other languages
English (en)
Other versions
KR20180119273A (ko
Inventor
신은성
조동희
김용필
문명지
장한빛
박재순
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020170052792A priority Critical patent/KR102305180B1/ko
Priority to JP2017194601A priority patent/JP6343082B1/ja
Priority to PCT/KR2018/000392 priority patent/WO2018199428A1/ko
Priority to US15/889,002 priority patent/US10128308B1/en
Priority to JP2018095661A priority patent/JP6636084B2/ja
Priority to US16/154,939 priority patent/US10847572B2/en
Publication of KR20180119273A publication Critical patent/KR20180119273A/ko
Application granted granted Critical
Publication of KR102305180B1 publication Critical patent/KR102305180B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 다양한 크기의 디스플레이를 구현할 수 있는 퍼즐형 마이크로 LED 디스플레이 장치에 관한 것으로, 복수의 마이크로 LED 픽셀들이 행과 열로 배열되어 있는 마이크로 LED 패널; 상기 복수의 마이크로 LED 픽셀들에 대응하는 복수의 CMOS 셀들을 구비하는 AM(Active Matrix) 회로부와, 상기 AM 회로부의 외곽에 배치되는 제어 회로부를 포함하는 마이크로 LED 구동기판(backplane)을 포함하며, 상기 제어 회로부는, 상기 마이크로 LED 패널의 4면 중 2면에 인접하여 배치되는 것을 특징으로 한다.

Description

마이크로 LED 디스플레이 장치 및 그 제조방법{MICRO LED DISPLAY APPARATUS AND METHOD FOR FABRICATING THE SAME}
본 발명은 마이크로 LED 디스플레이 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 다양한 크기의 디스플레이를 구현할 수 있는 마이크로 LED 디스플레이 장치 및 그 제조방법에 관한 것이다.
발광 소자(LIGHT EMITTING DEVICE, LED)는 전기 에너지를 빛 에너지로 변환하는 반도체 소자의 일종이다. 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 소자로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있다.
최근, LED 산업은 기존의 전통조명의 범위를 넘어 다양한 산업에 적용되기 위한 새로운 시도가 이루어지고 있는데, 특히 저전력 구동 플렉서블 디스플레이, 인체 모니터링을 위한 부착형 정보표시소자, 생체반응 및 DNA 센싱, 광유전학 유효검증을 위한 바이오 융합 분야, 전도성 섬유와 LED 광원이 결합한 Photonics Textile 분야 등에서 연구가 활발히 진행되고 있다.
일반적으로 LED 칩을 수 내지 수십 마이크로 수준으로 작게 제작하게 되면 무기물 재료의 특성상 휘어질 때 깨지는 단점을 극복할 수 있으며, 유연한 기판에 LED 칩을 전사함으로써 유연성(flexibility)을 부여하여 앞서 언급된 플렉서블 디스플레이뿐만 아니라 웨어러블 기기 및 인체 삽입용 의료기기까지 다양한 응용 분야에 광범위하게 적용될 수 있다. 다만, 위에 언급된 응용 분야에서 LED 광원이 적용되기 위해서는 얇고 유연한 마이크로 수준의 광원 개발이 필수이고, LED에 유연성을 부여하기 위해서는 분리된 박막 GaN 층을 개별 또는 원하는 배열로 유연한 기판에 전사하는 공정이 요구된다.
한편, 종래의 마이크로 LED 기술은 반도체 공정을 통해 LED 픽셀 단위를 수 마이크로 크기로 제작하는데 성공한 반면, 웨이퍼(wafer) 크기의 한계로 인해 마이크로 LED 모듈의 크기가 제한되는 문제점이 있다. 또한, 약 1.2 인치 이상의 디스플레이를 요구하는 제품의 경우 별도의 광학 모듈을 필요로 하고, 이는 디스플레이 모듈의 크기를 증가시킬 뿐만 아니라 광 효율을 저하시키는 문제점을 야기한다. 따라서, 다양한 크기의 디스플레이를 구현할 수 있는 마이크로 LED 모듈을 개발할 필요가 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 CMOS 백플레인(backplane)의 구조를 변경하여 다양한 크기의 디스플레이를 구현할 수 있는 마이크로 LED 디스플레이 장치 및 그 제조방법을 제공함에 있다.
또 다른 목적은 마이크로 LED 패널의 공통 전극 구조를 변경하여 다양한 크기의 디스플레이를 구현할 수 있는 마이크로 LED 디스플레이 장치 및 그 제조방법을 제공함에 있다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 복수의 마이크로 LED 픽셀들이 행과 열로 배열되어 있는 마이크로 LED 패널; 상기 복수의 마이크로 LED 픽셀들에 대응하는 복수의 CMOS 셀들을 구비하는 AM(Active Matrix) 회로부와, 상기 AM 회로부의 외곽에 배치되는 제어 회로부를 포함하는 마이크로 LED 구동기판(backplane)을 포함하되, 상기 제어 회로부는 상기 마이크로 LED 패널의 4면 중 2면에 인접하여 배치되는 것을 특징으로 하는 마이크로 LED 디스플레이 장치를 제공한다.
본 발명의 실시 예들에 따른 마이크로 LED 디스플레이 장치 및 그 제조방법의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 마이크로 LED 디스플레이 장치에 사용되는 CMOS 백플레인의 구조를 변경하여 다양한 크기의 디스플레이를 구현할 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 마이크로 LED 디스플레이 장치에 사용되는 마이크로 LED 패널의 공통 전극 구조를 변경하여 다양한 크기의 디스플레이를 구현할 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 제1 타입의 마이크로 LED 디스플레이 장치와 제2 타입의 마이크로 LED 디스플레이 장치의 방향 전환 및 조합을 통해 다양한 크기의 디스플레이를 구현할 수 있다는 장점이 있다.
다만, 본 발명의 실시 예들에 따른 마이크로 LED 디스플레이 장치 및 그 제조방법이 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 마이크로 LED 패널의 단면도;
도 2는 본 발명의 일 실시 예에 따른 마이크로 LED 패널의 평면도;
도 3a 내지 도 3e는 본 발명의 일 실시 예에 따른 마이크로 LED 패널의 제조방법을 설명하는 도면;
도 4는 본 발명의 다른 실시 예에 따른 마이크로 LED 패널의 단면도;
도 5는 본 발명의 다른 실시 예에 따른 마이크로 LED 패널의 평면도;
도 6a 내지 도 6e는 본 발명의 다른 실시 예에 따른 마이크로 LED 패널의 제조방법을 설명하는 도면;
도 7은 마이크로 LED 디스플레이 장치에 사용되는 일반적인 CMOS 백플레인의 구조를 설명하는 도면;
도 8은 본 발명의 일 실시 예에 따른 CMOS 백플레인의 구조를 설명하는 도면;
도 9는 본 발명의 다른 실시 예에 따른 CMOS 백플레인의 구조를 설명하는 도면;
도 10은 본 발명의 일 실시 예에 따른 마이크로 LED 디스플레이 장치를 설명하는 도면;
도 11은 본 발명의 다른 실시 예에 따른 마이크로 LED 디스플레이 장치를 설명하는 도면;
도 12는 디스플레이 크기를 수평 방향으로 두 배 확장한 마이크로 LED 디스플레이 장치를 설명하는 도면;
도 13은 디스플레이 크기를 수직 방향으로 두 배 확장한 마이크로 LED 디스플레이 장치를 설명하는 도면;
도 14는 디스플레이 크기를 네 배로 확장한 마이크로 LED 디스플레이 장치를 설명하는 도면.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 즉, 본 발명에서 사용되는 '부'라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부'는 어떤 역할들을 수행한다. 그렇지만 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부'들로 결합되거나 추가적인 구성요소들과 '부'들로 더 분리될 수 있다.
또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명은, CMOS 백플레인(backplane)의 구조를 변경하여 다양한 크기의 디스플레이를 구현할 수 있는 마이크로 LED 디스플레이 장치 및 그 제조방법을 제안한다. 이하, 본 실시 예에서, 마이크로 LED 디스플레이 장치는, 복수의 마이크로 LED 픽셀들을 포함하는 마이크로 LED 패널과 상기 복수의 마이크로 LED 픽셀들을 독립적으로 구동하기 위한 복수의 CMOS 셀들을 포함하는 CMOS 백플레인이 범프(bump)를 통해 플립칩 본딩함으로써 형성될 수 있다.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 마이크로 LED 패널의 단면도이고, 도 2는 본 발명의 일 실시 예에 따른 마이크로 LED 패널의 평면도다.
도 1 및 도 2를 참조하면, 본 발명에 따른 마이크로 LED 패널(또는 마이크로 LED 어레이, 100)은, 웨이퍼 상에 적층된 복수의 발광 소자들(즉, 복수의 마이크로 LED 픽셀들)이 매트릭스 형태로 배열된 어레이(array) 구조를 갖는 LED 패널로서, 영상 표시 기기의 영상 신호에 대응하는 광(light)을 출력하는 기능을 수행할 수 있다. 이때, 상기 복수의 마이크로 LED 픽셀들은 웨이퍼 상에 행과 열로 배열되며, 각각의 픽셀은 수 마이크로 미터(㎛)의 크기를 갖는다.
이러한 마이크로 LED 패널(100)은 성장 기판(110), 상기 성장 기판(110) 상에 제1 도전형 반도체층(120), 상기 제1 도전형 반도체층(120) 상에 활성층(130), 상기 활성층(130) 상에 제2 도전형 반도체층(140), 제1 도전형 메탈층(160), 제2 도전형 메탈층(150), 패시베이션 층(170) 등을 포함할 수 있다.
성장 기판(110)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al2O3), 단 결정 기판, SiC, GaAs, GaN, ZnO, AlN, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(120)은 n형 도펀트가 도핑된 족-족 원소의 화합물 반도체를 포함할 수 있다. 이러한 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
활성층(130)은 제1 도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 활성층(130)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(130)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 활성층(130)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(130)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(130)은 복수의 우물층과 복수의 장벽층이 교대로 적층되어 형성될 수 있다.
제2 도전형 반도체층(140)은 p형 도펀트가 도핑된 족-족 원소의 화합물 반도체를 포함할 수 있다. 이러한 제2 도전형 반도체층(140)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y=1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 도전형 반도체층(140) 상에는 제2 도전형 메탈층(즉, p 전극, 150)이 형성될 수 있고, 상기 제1 도전형 반도체층(120) 상에는 제1 도전형 메탈층(즉, n 전극, 160)이 형성될 수 있다.
가령, 도 2에 도시된 바와 같이, 제2 도전형 메탈층(150)은 각각의 마이크로 LED 픽셀에 대응하는 제2 도전형 반도체층(140) 상에 배치되며, CMOS 백플레인에 구비된 각각의 CMOS 셀과 범프(bump)를 통해 전기적으로 연결될 수 있다.
제1 도전형 메탈층(160)은 제1 도전형 반도체층(120)의 메사 식각된 영역 상에 배치되며, 상기 복수의 마이크로 LED 픽셀들과 일정 거리만큼 이격되도록 형성될 수 있다. 제1 도전형 메탈층(160)은 제1 도전형 반도체층(120) 상에서 마이크로 LED 패널(100)의 외곽을 따라 소정의 폭을 갖도록 형성될 수 있다. 제1 도전형 메탈층(160)의 높이는 상기 복수의 마이크로 LED 픽셀들의 높이와 대체로 동일하게 형성될 수 있다. 제1 도전형 메탈층(160)은 범프에 의해 CMOS 백플레인의 공통 셀과 전기적으로 연결되어, 마이크로 LED 픽셀들의 공통 전극으로서 기능한다. 예를 들어, 제1 도전형 메탈층(160)은 공통 접지일 수 있다.
이러한 제1 도전형 메탈층(160) 및 제2 도전형 메탈층(150)은 마이크로 LED 패널(100)에 형성된 복수의 마이크로 LED 픽셀들로 전원을 제공한다.
제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140), 제1 도전형 메탈층(160) 및 제2 도전형 메탈층(150)의 적어도 일 측면에는 패시베이션층(170)이 형성될 수 있다. 상기 패시베이션층(170)은 발광 구조물(120, 130, 140)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
마이크로 LED 패널(100)에 형성된 발광 소자들(즉, 마이크로 LED 픽셀들)은 화합물 반도체의 조성비에 따라 서로 다른 파장의 빛을 방사할 수 있다. 마이크로 LED 패널(100)에 포함된 발광 소자들이 적색 LED 소자인 경우, 상기 마이크로 LED 패널(100)은 적색 LED 패널일 수 있다. 마이크로 LED 패널(100)에 포함된 발광 소자들이 녹색 LED 소자인 경우, 상기 마이크로 LED 패널(100)은 녹색 LED 패널일 수 있다. 마이크로 LED 패널(100)에 포함된 발광 소자들이 청색 LED 소자인 경우, 상기 마이크로 LED 패널(100)은 청색 LED 패널일 수 있다. 한편, 상기 마이크로 LED 패널(100)은 특정 파장을 출력하는 복수의 발광 소자들에 R/G/B 형광체 또는 R/G/B 컬러필터 등을 결합하여 풀 컬러(full color)를 구현할 수도 있다.
마이크로 LED 패널(100)에 형성된 복수의 마이크로 LED 픽셀들과 CMOS 백플레인 상에 형성된 복수의 CMOS 셀들이 일대일로 대응되게 연결되도록 범프들을 이용하여 플립 칩 본딩(flip chip bonding)함으로써 마이크로 LED 디스플레이 장치를 구성할 수 있다. 이때, 마이크로 LED 패널(100)에 형성된 제1 도전형 메탈층(160) 및 제2 도전형 메탈층(150)은 상기 범프들을 통해 CMOS 백플레인과 전기적으로 연결될 수 있다.
도 3a 내지 도 3e는 본 발명의 일 실시 예에 따른 마이크로 LED 패널의 제조방법을 설명하는 도면이다.
도 3a를 참조하면, 성장 기판(110) 상에 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 순차적으로 성장하여 발광 구조물(120, 130, 140)을 형성할 수 있다.
성장 기판(110)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al2O3), 단 결정 기판, SiC, GaAs, GaN, ZnO, AlN, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이를 한정하지는 않는다.
제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 이러한 제1 도전형 반도체층(120)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 사일렌(SiH4) 가스를 수소 가스와 함께 챔버(chamber)에 주입하여 형성될 수 있다. 성장 기판(110)과 제1 도전형 반도체층(120) 사이에 언도프트 반도체층(미도시) 및/또는 버퍼층(미도시)을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
활성층(130)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 이러한 활성층(130)은 트리메틸 갈륨(TMGa) 가스, 트리메틸 인듐(TMIn) 가스, 암모니아(NH3) 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
제2 도전형 반도체층(140)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 이러한 제2 도전형 반도체층(140)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
도 3b를 참조하면, 발광 구조물(120, 130, 140)을 단위 픽셀 영역에 따라 아이솔레이션 에칭(isolation etching) 공정을 수행하여 복수 개의 발광 소자들을 형성할 수 있다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 이러한 아이솔레이션 에칭 공정을 통해 제1 도전형 반도체층(120)의 일 상면이 노출된다. 이때, 공통 전극(즉, n 전극, 160)을 형성하기 위해, 제1 도전형 반도체층(120)의 테두리 영역이 소정의 폭을 갖도록 식각될 수 있다.
도 3c 및 도 3d를 참조하면, 제2 도전형 반도체층(140)의 일 상면에 제2 도전형 메탈층(150)을 형성할 수 있고, 상기 노출된 제1 도전형 반도체층(120)의 일 상면에 제1 도전형 메탈층(160)을 형성할 수 있다. 이때, 상기 제1 및 제2 도전형 메탈층(150, 160)은 증착 공정 또는 도금 공정에 의해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 3e를 참조하면, 성장 기판(110), 발광 구조물(120, 130, 140), 제1 도전형 메탈층(160) 및 제2 도전형 메탈층(150) 상에 패시베이션층(170)을 형성하고, 상기 제1 및 제2 도전형 메탈층(150, 160)의 일 상면이 외부로 노출되도록 상기 패시베이션층(170)을 선택적으로 제거할 수 있다. 이후, 상술한 공정을 통해 형성된 마이크로 LED 패널(100)을 CMOS 백플레인(미도시)에 플립 칩 본딩하여 마이크로 LED 디스플레이 장치를 형성할 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 마이크로 LED 패널의 단면도이고, 도 5는 본 발명의 다른 실시 예에 따른 마이크로 LED 패널의 평면도다.
도 4 및 도 5를 참조하면, 본 발명에 따른 마이크로 LED 패널(200)은, 웨이퍼 상에 적층된 복수의 발광 소자들(즉, 복수의 마이크로 LED 픽셀들)이 매트릭스 형태로 배열된 어레이(array) 구조를 갖는 LED 패널로서, 영상 표시 기기의 영상 신호에 대응하는 광(light)을 출력하는 기능을 수행할 수 있다.
이러한 마이크로 LED 패널(200)은 성장 기판(210), 상기 성장 기판(210) 상에 제1 도전형 반도체층(220), 상기 제1 도전형 반도체층(220) 상에 활성층(230), 상기 활성층(230) 상에 제2 도전형 반도체층(240), 제1 도전형 메탈층(260), 제2 도전형 메탈층(250), 패시베이션 층(270) 등을 포함할 수 있다.
본 실시 예에서, 상기 성장 기판(210), 제1 도전형 반도체층(220), 활성층(230), 제2 도전형 반도체층(240), 제1 및 2 도전형 메탈층(250, 260), 패시베이션 층(270)은 도 1의 성장 기판(110), 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140), 제1 및 2 도전형 메탈층(150, 160), 패시베이션 층(170)과 유사하므로 이에 대한 자세한 설명은 생략하고 그 차이점을 중심으로 설명하도록 한다.
제2 도전형 반도체층(240) 상에는 제2 도전형 메탈층(즉, p 전극, 250)이 형성될 수 있고, 상기 제1 도전형 반도체층(220) 상에는 제1 도전형 메탈층(즉, n 전극, 260)이 형성될 수 있다.
가령, 도 5에 도시된 바와 같이, 제2 도전형 메탈층(250)은 각각의 마이크로 LED 픽셀에 대응하는 제2 도전형 반도체층(240) 상에 배치되며, CMOS 백플레인에 구비된 각각의 CMOS 셀과 범프(bump)를 통해 전기적으로 연결될 수 있다.
제1 도전형 메탈층(260)은 마이크로 LED 패널(200)의 상면에서 좌측 외곽 영역 및 하부 외곽 영역을 따라 소정의 폭을 갖도록 형성되며, 마이크로 LED 픽셀들의 공통 전극으로서 기능한다. 한편, 다른 실시 예로, 상기 제1 도전형 메탈층(260)은 마이크로 LED 패널(200)의 상면에서 우측 외곽 영역 및 하부 외곽 영역을 따라 소정의 폭을 갖도록 형성되며, 마이크로 LED 픽셀들의 공통 전극으로서 기능한다. 이러한 제1 및 제2 도전형 메탈층(250, 260)은 마이크로 LED 패널(200)에 형성된 복수의 마이크로 LED 픽셀들로 전원을 제공한다.
제1 도전형 반도체층(220), 활성층(230), 제2 도전형 반도체층(240), 제1 도전형 메탈층(260) 및 제2 도전형 메탈층(250)의 적어도 일 측면에는 패시베이션층(270)이 형성될 수 다. 상기 패시베이션층(270)은 발광 구조물(220, 230, 240)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
마이크로 LED 패널(200)에 형성된 복수의 마이크로 LED 픽셀들과 CMOS 백플레인 상에 형성된 복수의 CMOS 셀들이 일대일로 대응되게 연결되도록 범프들을 이용하여 플립 칩 본딩(flip chip bonding)함으로써 마이크로 LED 디스플레이 장치를 구성할 수 있다. 이때, 마이크로 LED 패널(200)에 형성된 제1 도전형 메탈층(260) 및 제2 도전형 메탈층(250)은 상기 범프들을 통해 CMOS 백플레인과 전기적으로 연결될 수 있다.
도 6a 내지 도 6e는 본 발명의 다른 실시 예에 따른 마이크로 LED 패널의 제조방법을 설명하는 도면이다. 이하 본 실시 예에서, 상기 마이크로 LED 패널 제조방법은 도 3a 내지 도 3e의 마이크로 LED 패널 제조 방법과 유사하므로 이에 대한 자세한 설명은 생략하고 그 차이점을 중심으로 설명하도록 한다.
도 6a를 참조하면, 성장 기판(210) 상에 제1 도전형 반도체층(220), 활성층(230) 및 제2 도전형 반도체층(240)을 순차적으로 성장하여 발광 구조물(220, 230, 240)을 형성할 수 있다.
도 6b를 참조하면, 발광 구조물(220, 230, 240)을 단위 픽셀 영역에 따라 아이솔레이션 에칭(isolation etching) 공정을 수행하여 복수 개의 발광 소자들(즉, 복수개의 마이크로 LED 픽셀들)을 형성할 수 있다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 이러한 아이솔레이션 에칭 공정을 통해 제1 도전형 반도체층(220)의 일 상면이 노출된다.
도 6c 및 도 6d를 참조하면, 제2 도전형 반도체층(240)의 일 상면에 제2 도전형 메탈층(250)을 형성할 수 있고, 메사 식각된 제1 도전형 반도체층(220)의 일 상면에 제1 도전형 메탈층(260)을 형성할 수 있다. 도 3c 및 도 3d의 제조 공정과 달리, 제1 도전형 메탈층(260)은 제1 도전형 반도체층(220)의 한쪽 영역에만 형성될 수 있다. 이때, 상기 제1 및 제2 도전형 메탈층(250, 260)은 증착 공정 또는 도금 공정에 의해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6e를 참조하면, 성장 기판(210), 발광 구조물(220, 230, 240), 제1 도전형 메탈층(260) 및 제2 도전형 메탈층(250) 상에 패시베이션층(270)을 형성하고, 상기 제1 및 제2 도전형 메탈층(250, 260)의 일 상면이 외부로 노출되도록 상기 패시베이션층(270)을 선택적으로 제거할 수 있다. 이후, 상술한 공정을 통해 형성된 마이크로 LED 패널(200)을 CMOS 백플레인(미도시)에 플립 칩 본딩하여 마이크로 LED 디스플레이 장치를 형성할 수 있다.
도 7은 마이크로 LED 디스플레이 장치에 사용되는 일반적인 CMOS 백플레인의 구조를 설명하는 도면이다.
도 7을 참조하면, 일반적인 CMOS 백플레인(또는, 마이크로 LED 구동기판, 400)은, 마이크로 LED 패널(100)과 마주보도록 배치되며, 입력 영상 신호에 대응하여 상기 마이크로 LED 패널(100)에 구비되는 복수의 마이크로 LED 픽셀들을 구동하는 기능을 수행할 수 있다.
CMOS 백플레인(400)은, 복수의 마이크로 LED 픽셀들을 개별 구동시키기 위한 복수의 CMOS 셀들을 구비하는 Active Matrix 회로부(405)와, 상기 Active Matrix 회로부(405)의 외곽에 배치되는 제어 회로부(410~480)를 포함할 수 있다.
Active Matrix 회로부(405)에 구비되는 복수의 CMOS 셀들 각각은 범프를 통해 대응되는 마이크로 LED 픽셀에 전기적으로 연결된다. 따라서, 복수의 CMOS 셀들 각각은, 두 개의 트랜지스터와 하나의 커패시터를 포함하는 픽셀 구동 회로일 수 있고, 범프들을 이용하여 CMOS 백플레인(400)에 마이크로 LED 패널(100)을 플립칩 본딩하는 경우, 등가 회로상, 상기 픽셀 구동 회로의 트랜지스터의 드레인 단자와 공통 접지 단자 사이에 개개의 마이크로 LED 픽셀이 배치되는 형태로 구성될 수 있다.
CMOS 백플레인(400)은 마이크로 LED 패널(100)의 제1 도전형 메탈층(160)과 대응되는 위치에 형성된 공통 셀(미도시)을 포함하며, 제1 도전형 메탈층(160)과 공통 셀은 범프를 통해 전기적으로 연결된다.
제어 회로부는, 스캔 구동부(410), 제1 데이터 구동부(420), 제2 데이터 구동부(430), 감마 전압 생성부(440), 타이밍 제어부(450), 스캔 신호 감지 패드부(460), 데이터 출력 감지 패드부(470) 및 인터페이스 패드부(480) 등을 포함할 수 있다.
상기 제어 회로부를 구성하는 회로들(410~480)은, Active Matrix 회로부(405)의 네 면(즉, 상/하/좌/우 면)에 인접한 영역들에 배치될 수 있다. 일 예로, 도면에 도시된 바와 같이, 스캔 구동부(410)는 Active Matrix 회로부(405)의 좌측 영역에 배치될 수 있고, 스캔 신호 감지 패드부(460)는 Active Matrix 회로부(405)의 우측 영역에 배치될 수 있다. 또한, 데이터 출력 감지 패드부(470)는 Active Matrix 회로부(405)의 상부 영역에 배치될 수 있고, 제1 및 제2 데이터 구동부(420, 430), 감마 전압 생성부(440). 타이밍 제어부(450) 및 인터페이스 패드부(480)는 Active Matrix 회로부(405)의 하부 영역에 배치될 수 있다.
스캔 구동부(410)는 타이밍 제어부(450)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 복수의 마이크로 LED 픽셀들에 대응하는 트랜지스터들이 동작 가능한 게이트 구동 전압의 스윙 폭으로 신호의 레벨을 시프트시키면서 스캔 신호를 순차적으로 생성할 수 있다. 스캔 구동부(410)는 스캔 라인을 통해 생성된 스캔 신호를 마이크로 LED 패널(100)에 포함된 복수의 마이크로 LED 픽셀들에 공급할 수 있다.
제1 및 제2 데이터 구동부(420, 430)는 타이밍 제어부(450)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(450)로부터 공급되는 디지털 형태의 데이터신호를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환할 수 있다. 제1 및 제2 데이터 구동부(420, 430)는 병렬 데이터 체계의 데이터로 변환할 때, 디지털 형태의 데이터신호를 감마 기준 전압으로 변환하여 아날로그 형태의 데이터신호를 출력할 수 있다. 제1 및 제2 데이터 구동부(420, 430)는 데이터 라인들을 통해 상기 아날로그 형태의 데이터신호를 마이크로 LED 패널(100)에 포함된 복수의 마이크로 LED 픽셀들에 공급할 수 있다. 여기서, 제1 데이터 구동부(420)는 데이터신호를 마이크로 LED 패널(100)의 좌측 영역에 존재하는 마이크로 LED 픽셀들에게 공급할 수 있고, 제2 데이터 구동부(430)는 데이터신호를 마이크로 LED 패널(100)의 우측 영역에 존재하는 마이크로 LED 픽셀들에게 공급할 수 있다.
감마 전압 생성부(440)는 감마(gamma) 기준 전압을 생성하여 제1 및 제2 데이터 구동부(420, 430)로 제공할 수 있다.
타이밍 제어부(450)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭 신호(CLK), 데이터 신호(DATA) 등을 공급 받을 수 있다. 타이밍 제어부(450)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭 신호(CLK) 등의 타이밍 신호 등을 이용하여 제1 및 제2 데이터 구동부(420, 430)와 스캔 구동부(410)의 동작 타이밍을 제어할 수 있다.
타이밍 제어부(450)에서 생성되는 제어 신호들에는 스캔 구동부(410)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 제1 및 제2 데이터 구동부(420, 430)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다.
게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호 (Gate Output Enable, GOE) 등이 포함될 수 있다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source,Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함될 수 있다.
스캔 신호 감지 패드부(460)는 스캔 구동부(410)에서 출력되는 스캔 신호들을 감지하기 위한 패드들(pads)을 포함할 수 있다. 데이터 출력 감지부(470)는 제1 및 제2 데이터 구동부(420, 430)에서 출력되는 데이터 신호들을 통합(multiplex)하고, 이를 감지하기 위한 패드들(pads)을 포함할 수 있다.
인터페이스 패드부(480)는 외부 신호들을 입력하기 위한 패드들로서, RGB 인터페이스 패드부, LVDS(Low voltage differential signaling) 인터페이스 패드부, 및 SPI(Serial Peripheral Interface) 인터페이스 패드부 등을 포함할 수 있다.
CMOS 백플레인(400)을 통한 마이크로 LED 패널(100)의 제어 동작을 간단히 살펴보면, 스캔 구동부(410)는, 이미지 데이터 제공 시, 모든 스캐닝 라인들을 스캐닝하면서 그 중 어느 하나 이상에 H(high) 신호를 입력하여 턴 온(turn on) 시킨다. 한편, 제1 및 제2 데이터 구동부(420, 430)에서 이미지 데이터를 복수의 데이터 라인들로 공급하면, 상기 스캐닝 라인에서 턴 온 상태에 놓인 마이크로 LED 픽셀들이 상기 이미지 데이터들을 통과시켜 해당 이미지 데이터가 마이크로 LED 패널(100)을 통해 표시되도록 한다. 이러한 방식으로 모든 스캐닝 라인이 순차적으로 스캐닝되면서 한 프레임(frame)에 대한 디스플레이가 완료된다.
이러한 CMOS 백플레인(400) 상에 마이크로 LED 패널(100)을 플립 칩 본딩(flip chip bonding)하여 마이크로 LED 디스플레이 장치를 형성할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 CMOS 백플레인의 구조를 설명하는 도면이다.
도 8을 참조하면, 본 발명의 일 실시 예에 따른 CMOS 백플레인(또는 제1 타입의 CMOS 백플레인, 500)은, 마이크로 LED 패널(100, 200)과 서로 마주보도록 배치되며, 입력 영상 신호에 대응하여 상기 마이크로 LED 패널(100, 200)에 구비되는 복수의 마이크로 LED 픽셀들을 구동하는 기능을 수행할 수 있다.
CMOS 백플레인(500)은 복수의 마이크로 LED 픽셀들을 개별 구동시키기 위한 복수의 CMOS 셀들을 구비하는 Active Matrix 회로부(505)와 상기 Active Matrix 회로부(505)의 외곽에 배치되는 제어 회로부(510~580)를 포함할 수 있다.
Active Matrix 회로부(505)에 구비되는 복수의 CMOS 셀들 각각은 범프를 통해 대응되는 마이크로 LED 픽셀에 전기적으로 연결된다. CMOS 백플레인(500)은 마이크로 LED 패널(100, 200)의 제1 도전형 메탈층(160, 260)과 대응되는 위치에 형성된 공통 셀(미도시)을 포함하며, 제1 도전형 메탈층(160, 260)과 공통 셀은 범프를 통해 전기적으로 연결된다.
제어 회로부는 스캔 구동부(510), 제1 데이터 구동부(520), 제2 데이터 구동부(530), 감마 전압 생성부(540), 타이밍 제어부(550), 스캔 신호 감지 패드부(560), 데이터 출력 감지 패드부(570) 및 인터페이스 패드부(580) 등을 포함할 수 있다.
본 실시 예에서, 상기 제어 회로부를 구성하는 스캔 구동부(510), 제1 데이터 구동부(520), 제2 데이터 구동부(530), 감마 전압 생성부(540), 타이밍 제어부(550), 스캔 신호 감지 패드부(560), 데이터 출력 감지 패드부(570) 및 인터페이스 패드부(580)는 상술한 도 7의 스캔 구동부(410), 제1 데이터 구동부(420), 제2 데이터 구동부(430), 감마 전압 생성부(440), 타이밍 제어부(450), 스캔 신호 감지 패드부(460), 데이터 출력 감지 패드부(470) 및 인터페이스 패드부(480)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.
한편, 도 7에 도시된 일반적인 CMOS 백플레인(400)과 달리, 본 실시 예에 따른 제어 회로부를 구성하는 회로들(510~580)은, Active Matrix 회로부(505)의 제1 면(즉, 좌 측면) 및 제2 면(즉, 하부면)에 인접한 영역들에만 배치될 수 있다. 이러한 경우, CMOS 백플레인(500)은 상기 회로들(510~580)이 배치된 영역에 대응하는 마이크로 LED 패널(100, 200) 상의 공통 전극(즉, n 전극)을 사용할 수 있다.
일 예로, 도면에 도시된 바와 같이, 스캔 구동부(510) 및 스캔 신호 감지 패드부(560)는 Active Matrix 회로부(505)의 좌측 영역에 배치될 수 있다. 좀 더 구체적으로, Active Matrix 회로부(505)의 바로 옆에 스캔 구동부(510)가 배치되고, 그 옆에 스캔 신호 감지 패드부(560)가 배치될 수 있다.
제1 및 제2 데이터 구동부(520, 530), 감마 전압 생성부(540), 데이터 출력 감지 패드부(570), 타이밍 제어부(550) 및 인터페이스 패드부(580)는 Active Matrix 회로부(505)의 하부 영역에 배치될 수 있다. 좀 더 구체적으로, Active Matrix 회로부(505)의 바로 밑에 데이터 출력 감지 패드부(570)가 배치되고, 그 밑에 제1 및 제2 데이터 구동부(520, 530)와 감마 전압 생성부(540)가 배치되며, 그 밑에 인터페이스 패드부(580)가 배치될 수 있다. 또한, 타이밍 제어부(550)는 데이터 출력 감지 패드부(570) 및 제1 데이터 구동부(520)의 인접 영역에 배치될 수 있다.
한편, Active Matrix 회로부(505)의 두 면에 인접하여 배치되는 회로들(510~580)의 배열 형태 및 세부 위치는 도면에 도시된 회로 배치에 의해 제한되지 않으며, 고객사의 요구 사항 또는 제조사의 설계 사항 등에 따라 그 위치가 조금씩 변경될 수 있음은 당업자에게 자명할 것이다.
이러한 CMOS 백플레인(500) 상에 마이크로 LED 패널(100, 200)을 플립 칩 본딩하여 제1 타입의 마이크로 LED 디스플레이 장치를 형성할 수 있다. 이때, 상기 제1 타입의 마이크로 LED 디스플레이 장치는 최대 1.22인치까지 제작 가능하다.
도 9는 본 발명의 다른 실시 예에 따른 CMOS 백플레인의 구조를 설명하는 도면이다.
도 9를 참조하면, 본 발명의 다른 실시 예에 따른 CMOS 백플레인(또는 제2 타입의 CMOS 백플레인, 600)은, 마이크로 LED 패널(100, 200)과 서로 마주보도록 배치되며, 입력 영상 신호에 대응하여 상기 마이크로 LED 패널(100, 200)에 구비되는 복수의 마이크로 LED 픽셀들을 구동하는 기능을 수행할 수 있다.
CMOS 백플레인(600)은 복수의 마이크로 LED 픽셀들을 개별 구동시키기 위한 복수의 CMOS 셀들을 구비하는 Active Matrix 회로부(605)와 상기 Active Matrix 회로부(605)의 외곽에 배치되는 제어 회로부(610~680)를 포함할 수 있다.
Active Matrix 회로부(605)에 구비되는 복수의 CMOS 셀들 각각은 범프를 통해 대응되는 마이크로 LED 픽셀에 전기적으로 연결된다. CMOS 백플레인(600)은 마이크로 LED 패널(100, 200)의 제1 도전형 메탈층(160, 260)과 대응되는 위치에 형성된 공통 셀(미도시)을 포함하며, 제1 도전형 메탈층(160, 260)과 공통 셀은 범프를 통해 전기적으로 연결된다.
제어 회로부는 스캔 구동부(610), 제1 데이터 구동부(620), 제2 데이터 구동부(630), 감마 전압 생성부(640), 타이밍 제어부(650), 스캔 신호 감지 패드부(660), 데이터 출력 감지 패드부(670) 및 인터페이스 패드부(680) 등을 포함할 수 있다.
본 실시 예에서, 상기 제어 회로부를 구성하는 스캔 구동부(610), 제1 데이터 구동부(620), 제2 데이터 구동부(630), 감마 전압 생성부(640), 타이밍 제어부(650), 스캔 신호 감지 패드부(660), 데이터 출력 감지 패드부(670) 및 인터페이스 패드부(680)는 상술한 도 7의 스캔 구동부(410), 제1 데이터 구동부(420), 제2 데이터 구동부(430), 감마 전압 생성부(440), 타이밍 제어부(450), 스캔 신호 감지 패드부(460), 데이터 출력 감지 패드부(470) 및 인터페이스 패드부(480)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.
한편, 도 7에 도시된 일반적인 CMOS 백플레인(400)과 달리, 본 실시 예에 따른 제어 회로부를 구성하는 회로들(610~680)은, Active Matrix 회로부(605)의 제1 면(즉, 우 측면) 및 제2 면(즉, 하부면)에 인접한 영역들에만 배치될 수 있다. 이러한 경우, CMOS 백플레인(600)은 상기 회로들(610~680)이 배치된 영역에 대응하는 마이크로 LED 패널(100, 200) 상의 공통 전극(즉, n 전극)을 사용할 수 있다.
일 예로, 도면에 도시된 바와 같이, 스캔 구동부(610) 및 스캔 신호 감지 패드부(660)는 Active Matrix 회로부(605)의 우측 영역에 배치될 수 있다. 좀 더 구체적으로, Active Matrix 회로부(605)의 바로 옆에 스캔 구동부(610)가 배치되고, 그 옆에 스캔 신호 감지 패드부(660)가 배치될 수 있다.
제1 및 제2 데이터 구동부(620, 630), 감마 전압 생성부(640), 데이터 출력 감지 패드부(670), 타이밍 제어부(650) 및 인터페이스 패드부(680)는 Active Matrix 회로부(605)의 하부 영역에 배치될 수 있다. 좀 더 구체적으로, Active Matrix 회로부(605)의 바로 밑에 데이터 출력 감지 패드부(670)가 배치되고, 그 밑에 제1 및 제2 데이터 구동부(620, 630)와 감마 전압 생성부(640)가 배치되며, 그 밑에 인터페이스 패드부(680)가 배치될 수 있다. 또한, 타이밍 제어부(650)는 데이터 출력 감지 패드부(670) 및 제1 데이터 구동부(620)의 인접 영역에 배치될 수 있다.
한편, Active Matrix 회로부(605)의 두 면에 인접하여 배치되는 회로들(610~680)의 배열 형태 및 세부 위치는 도면에 도시된 회로 배치에 의해 제한되지 않으며, 고객사의 요구 사항 또는 제조사의 설계 사항 등에 따라 그 위치가 조금씩 변경될 수 있음은 당업자에게 자명할 것이다.
이러한 CMOS 백플레인(600) 상에 마이크로 LED 패널(100, 200)을 플립 칩 본딩하여 제2 타입의 마이크로 LED 디스플레이 장치를 형성할 수 있다. 이때, 상기 제2 타입의 마이크로 LED 디스플레이 장치는 최대 1.22인치까지 제작 가능하다.
제1 타입의 마이크로 LED 디스플레이 장치와 제2 타입의 마이크로 LED 디스플레이 장치는, 동일한 제조 공정 상에서 좌/우 위치만 변경하면 되므로 별도의 추가 공정이 필요 없고, 구동 소프트웨어도 상/하/좌/우/ 대칭 옵션을 통해 단일 소프트웨어 개발로 적용 가능하다. 이러한 제1 타입의 마이크로 LED 디스플레이 장치와 제2 타입의 마이크로 LED 디스플레이 장치를 조합하여 디스플레이 크기를 확장할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 마이크로 LED 디스플레이 장치를 설명하는 도면이다.
도 10을 참조하면, 본 발명의 일 실시 예에 따른 마이크로 LED 디스플레이 장치(1000)는 마이크로 LED 패널(200), 제1 타입의 CMOS 백플레인(500), 및 범프들(1010)을 포함한다. 이때, 제1 타입의 CMOS 백플레인(500)은 Active Matrix 회로부(505)와, 상기 Active Matrix 회로부(505)의 좌 측면 및 하부 면에 인접한 영역에 배치되는 제어 회로부(510~580)를 포함할 수 있다.
마이크로 LED 패널(200)은 복수의 마이크로 LED 픽셀들(280)을 포함하고, CMOS 백플레인(500)은, 복수의 마이크로 LED 픽셀들 각각을 개별 구동시키기 위해 마이크로 LED 픽셀들 각각에 대응하는 복수 개의 CMOS 셀들(501)을 포함한다. 이때, 마이크로 LED 패널(200)의 픽셀 영역은 CMOS 백플레인(500)의 AM 영역과 대응될 수 있다.
범프들(1010)은, 마이크로 LED 픽셀들(280)과 CMOS 셀들(501)이 마주하도록 배치된 상태에서, 마이크로 LED 픽셀들(280) 각각과 이들 각각에 대응하는 CMOS 셀들(501)이 전기적으로 연결되도록 한다.
이러한 마이크로 LED 디스플레이 장치(1000)의 제조 공정을 간단히 살펴보면, 먼저 복수의 범프들(1010)을 CMOS 백플레인(500)의 CMOS 셀들(501)과 공통 셀(502)의 상부에 배치한다. 그리고, 상기 복수의 범프들(1010)이 배치된 상태의 CMOS 백플레인(500)과 마이크로 LED 패널(200)을 서로 마주보게 하여 CMOS 셀들(501)과 마이크로 LED 픽셀들(280)을 일대일 대응시켜 밀착시킨 후 가열한다. 그러면, 상기 복수의 범프들(1010)이 녹게 되고, 그에 따라 CMOS 셀들(501)과 그에 대응하는 마이크로 LED 픽셀들(280)이 전기적으로 연결되고, 공통 셀(502)과 그에 대응하는 마이크로 LED 패널(200)의 공통 전극(260)이 전기적으로 연결되는 상태가 된다.
한편, 본 실시 예에서는, 도 4의 마이크로 LED 패널(200)이 마이크로 LED 디스플레이 장치(1000)에 사용되는 것을 예시하고 있으나 이에 제한되지는 않으며, 상술한 도 1의 마이크로 LED 패널(100)이 마이크로 LED 디스플레이 장치(1000)에 사용될 수 있음은 당업자에게 자명할 것이다.
도 11은 본 발명의 다른 실시 예에 따른 마이크로 LED 디스플레이 장치를 설명하는 도면이다.
도 11을 참조하면, 본 발명의 다른 실시 예에 따른 마이크로 LED 디스플레이 장치(1100)는 마이크로 LED 패널(200), 제2 타입의 CMOS 백플레인(600), 및 범프들(1110)을 포함한다. 이때, 제2 타입의 CMOS 백플레인(600)은 Active Matrix 회로부(605)와, 상기 Active Matrix 회로부(605)의 우 측면 및 하부 면에 인접한 영역에 배치되는 제어 회로부(610~680)를 포함할 수 있다.
마이크로 LED 패널(200)은 복수의 마이크로 LED 픽셀들(280)을 포함하고, CMOS 백플레인(600)은, 복수의 마이크로 LED 픽셀들 각각을 개별 구동시키기 위해 마이크로 LED 픽셀들 각각에 대응하는 복수 개의 CMOS 셀들(601)을 포함한다. 그리고, 범프들(1110)은, 마이크로 LED 픽셀들(280)과 CMOS 셀들(601)이 마주하도록 배치된 상태에서, 마이크로 LED 픽셀들(280) 각각과 이들 각각에 대응하는 CMOS 셀들(601)이 전기적으로 연결되도록 한다.
이러한 마이크로 LED 디스플레이 장치(1100)의 제조 공정을 간단히 살펴보면, 먼저 복수의 범프들(1110)을 CMOS 백플레인(600)의 CMOS 셀들(601)과 공통 셀(602)의 상부에 배치한다. 그리고, 상기 복수의 범프들(1110)이 배치된 상태의 CMOS 백플레인(600)과 마이크로 LED 패널(200)을 서로 마주보게 하여 CMOS 셀들(601)과 마이크로 LED 픽셀들(280)을 일대일 대응시켜 밀착시킨 후 가열한다. 그러면, 상기 복수의 범프들(1110)이 녹게 되고, 그에 따라 CMOS 셀들(601)과 그에 대응하는 마이크로 LED 픽셀들(280)이 전기적으로 연결되고, 공통 셀(602)과 그에 대응하는 마이크로 LED 패널(200)의 공통 전극(260)이 전기적으로 연결되는 상태가 된다.
마찬가지로, 본 실시 예에서는, 도 4의 마이크로 LED 패널(200)이 마이크로 LED 디스플레이 장치(1100)에 사용되는 것을 예시하고 있으나 이에 제한되지는 않으며, 상술한 도 1의 마이크로 LED 패널(100)이 마이크로 LED 디스플레이 장치(1100)에 사용될 수 있음은 당업자에게 자명할 것이다.
도 12는 디스플레이 크기를 수평 방향으로 두 배 확장한 마이크로 LED 디스플레이 장치를 설명하는 도면이다.
도 12를 참조하면, 제1 타입의 마이크로 LED 디스플레이 장치(1000)와 제2 타입의 마이크로 LED 디스플레이 장치(1100)를 가로 방향(또는 수평 방향)으로 배치하여 디스플레이 크기를 두 배로 확장한 마이크로 LED 디스플레이 장치(10)를 구현할 수 있다.
상기 확장된 마이크로 LED 디스플레이 장치(10)는, 제1 타입의 마이크로 LED 디스플레이 장치(1000)의 제1 표시 영역(또는 제1 표시 패널)과 제2 타입의 마이크로 LED 디스플레이 장치(1100)의 제2 표시 영역(또는 제2 표시 패널)이 서로 마주보도록 구성될 수 있다. 이때, 제1 표시 영역과 제2 표시 영역 사이의 간격이 최소화되도록 구성될 수 있다.
일 예로, 제1 표시 영역과 제2 표시 영역 사이의 간격(또는 거리, d)은 아래 수학식 1을 통해 결정될 수 있다.
Figure 112017040334714-pat00001
여기서, 40(mm)은 제1 CMOS 백플레인의 가장자리 영역 길이(20mm)와 제2 CMOS 백플레인의 가장자리 영역 길이(20mm)를 합산한 값이고, a(mm)는 Sawing 오차이며, b(mm)는 모듈 조립 마진이다.
도 4 및 도 5에 도시된 바와 같이, 제1 표시 영역과 제2 표시 영역 사이의 연결 부분에 공통 전극(즉, n 전극)이 형성되지 않은 경우, 제1 표시 영역의 가장자리 픽셀과 제2 표시 영역의 가장자리 픽셀 사이의 간격이 픽셀 피치(pixel pitch)에 대응하도록 구성될 수 있다. 상기 픽셀과 픽셀 사이의 간격(gap)이 픽셀 피치보다 큰 경우, 광학계를 이용하여 인간의 시각으로 인지할 수 없는 수 마이크로 미터(㎛) 크기로 갭을 최소화할 수 있다.
한편, 도 1 및 도 2에 도시된 바와 같이, 제1 표시 영역과 제2 표시 영역 사이의 연결 부분에 공통 전극(즉, n 전극)이 형성된 경우, 상기 공통 전극을 제외한 연결 부분의 간격(gap)이 픽셀 피치에 대응하도록 구성될 수 있다. 마찬가지로, 상기 연결 부분의 간격(gap)이 픽셀 피치보다 큰 경우, 광학계를 이용하여 인간의 시각으로 인지할 수 없는 수 마이크로 미터(㎛) 크기로 갭을 최소화할 수 있다.
이처럼, 제1 타입의 마이크로 LED 디스플레이 장치(1000)와 제2 타입의 마이크로 LED 디스플레이 장치(1100)를 수평 방향으로 결합하여 디스플레이의 크기를 2배로 확장할 수 있다.
도 13은 디스플레이 크기를 수직 방향으로 두 배 확장한 마이크로 LED 디스플레이 장치를 설명하는 도면이다.
도 13을 참조하면, 제1 타입의 마이크로 LED 디스플레이 장치(1000)와 제2 타입의 마이크로 LED 디스플레이 장치(1100)을 세로 방향(또는 수직 방향)으로 배치하여 디스플레이 크기를 두 배로 확장한 마이크로 LED 디스플레이 장치(20)를 구현할 수 있다.
상기 확장된 마이크로 LED 디스플레이 장치(20)는, 제1 타입의 마이크로 LED 디스플레이 장치(1000)의 제1 표시 영역과 제2 타입의 마이크로 LED 디스플렝이 장치(1100)의 제2 표시 영역이 서로 마주보도록 구성될 수 있다. 이때, 제1 표시 영역과 제2 표시 영역 사이의 간격이 최소화되도록 구성될 수 있다. 일 예로, 제1 표시 영역과 제2 표시 영역 사이의 간격(d)은 상기 수학식 1을 통해 결정될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1 표시 영역과 제2 표시 영역 사이의 연결 부분에 공통 전극(즉, n 전극)이 형성되지 않은 경우, 제1 표시 영역의 가장자리 픽셀과 제2 표시 영역의 가장자리 픽셀 사이의 간격이 픽셀 피치에 대응하도록 구성될 수 있다. 한편, 도 1 및 도 2에 도시된 바와 같이, 제1 표시 영역과 제2 표시 영역 사이의 연결 부분에 공통 전극(즉, n 전극)이 형성된 경우, 상기 공통 전극을 제외한 연결 부분의 간격(gap)이 픽셀 피치에 대응하도록 구성될 수 있다.
이처럼, 제1 타입의 마이크로 LED 디스플레이 장치(1000)와 제2 타입의 마이크로 LED 디스플레이 장치(1100)을 수직 방향으로 결합하여 디스플레이의 크기를 2배로 확장할 수 있다.
도 14는 디스플레이 크기를 네 배로 확장한 마이크로 LED 디스플레이 장치를 설명하는 도면이다.
도 14를 참조하면, 두 개의 제1 타입 마이크로 LED 디스플레이 장치(1000)와 두 개의 제2 타입 마이크로 LED 디스플레이 장치(1100)를 매트릭스 형태로 배열하여 디스플레이 크기를 4 배로 확장한 마이크로 LED 디스플레이 장치(30)를 구현할 수 있다.
상기 매트릭스 배열 구조에서, 제1 타입의 마이크로 LED 디스플레이 장치(1000)는 상기 확장된 마이크로 LED 디스플레이 장치(30)의 제1 대각선 방향에 위치할 수 있고, 제2 타입의 마이크로 LED 디스플레이 장치(1100)는 상기 확장된 마이크로 LED 디스플레이 장치(30)의 제2 대각선 방향에 위치할 수 있다.
제1 대각선 방향에 위치하는 제1 타입 마이크로 LED 디스플레이 장치들(1000) 중 어느 하나는 동일 타입의 다른 마이크로 LED 디스플레이 장치(1000)를 180도 회전하여 배치될 수 있다. 또한, 제2 대각선 방향에 위치하는 제2 타입 마이크로 LED 디스플레이 장치들(1100) 중 어느 하나는 동일 타입의 다른 마이크로 LED 디스플레이 장치(1100)를 180도 회전하여 배치될 수 있다.
상기 확장된 마이크로 LED 모듈(30)은, 제1 타입 마이크로 LED 모듈(1000)의 제1 표시 영역들과 제2 타입 마이크로 LED 모듈(1100)의 제2 표시 영역들이 서로 마주보도록 구성될 수 있다. 이때, 제1 표시 영역과 제2 표시 영역 사이의 간격이 최소화되도록 구성될 수 있다. 일 예로, 제1 표시 영역과 제2 표시 영역 사이의 간격(d)은 상기 수학식 1을 통해 결정될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1 표시 영역과 제2 표시 영역 사이의 연결 부분에 공통 전극(즉, n 전극)이 형성되지 않은 경우, 제1 표시 영역의 가장자리 픽셀과 제2 표시 영역의 가장자리 픽셀 사이의 간격(gap)이 픽셀 피치에 대응하도록 구성될 수 있다. 한편, 도 1 및 도 2에 도시된 바와 같이, 제1 표시 영역과 제2 표시 영역 사이의 연결 부분에 공통 전극(즉, n 전극)이 형성된 경우, 상기 공통 전극을 제외한 연결 부분의 간격(gap)이 픽셀 피치에 대응하도록 구성될 수 있다.
이처럼, 제1 타입 마이크로 LED 디스플레이 장치들(1000)과 제2 타입 마이크로 LED 디스플레이 장치들(1100)의 방향 전환 및 조합을 통해 디스플레이의 크기를 4배로 확장할 수 있다.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100/200: 마이크로 LED 패널 110/210: 성장 기판
120/220: 제1 도전형 반도체층 130/230: 활성층
140/240: 제2 도전형 반도체층 150/250: 제2 도전형 메탈층
160/260: 제1 도전형 메탈층 170/270: 패시베이션 층
400/500/600: CMOS 백플레인
1000/1100/10/20/30: 마이크로 LED 디스플레이 장치

Claims (12)

  1. 마이크로 LED 디스플레이 장치로서,
    복수의 마이크로 LED 픽셀들이 행과 열로 배열되어 있는 마이크로 LED 패널;
    상기 복수의 마이크로 LED 픽셀들에 대응하는 복수의 CMOS 셀들을 구비하는 AM(Active Matrix) 회로부와, 상기 AM 회로부의 외곽에 배치되는 제어 회로부를 포함하는 마이크로 LED 구동기판(backplane)을 포함하되,
    상기 제어 회로부는, 상기 마이크로 LED 패널의 4면 중 2면에 인접하여 배치되고,
    상기 복수의 마이크로 LED 픽셀들의 공통 전극으로 동작하며 상기 제어 회로부의 배치에 따라 상기 마이크로 LED 패널의 외곽의 2면에 위치하는 제1 도전형 메탈층을 포함하는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수의 마이크로 LED 픽셀들과 상기 복수의 CMOS 셀들을 전기적으로 연결시키는 범프들을 더 포함하는 마이크로 LED 디스플레이 장치.
  3. 제1항에 있어서,
    상기 마이크로 LED 패널은 상기 마이크로 LED 구동기판 상에 플립칩 본딩(flip chip bonding)으로 결합되는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  4. 제1항에 있어서,
    상기 복수의 마이크로 LED 픽셀들은, 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 순차적으로 성장시킨 후 식각되어 형성되며, 상기 복수의 마이크로 LED 픽셀들의 수직구조는, 차례대로, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 복수의 마이크로 LED 픽셀들이 형성되지 않은 부분은, 활성층 및 제2 도전형 반도체층이 제거되어 제1 도전형 반도체층이 노출되는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  5. 제4항에 있어서,
    상기 복수의 마이크로 LED 픽셀들이 형성되지 않은 부분의 제1 도전형 반도체층 상에는 상기 복수의 마이크로 LED 픽셀들과 이격되게 상기 제1 도전형 메탈층이 형성되는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1 도전형 메탈층은 상기 제1 도전형 반도체층 상에서 상기 마이크로 LED 패널의 외곽을 따라 형성되는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  7. 제1항에 있어서,
    상기 마이크로 LED 구동기판은, 상기 제1 도전형 메탈층에 대응되게 형성된 공통 셀을 포함하고, 상기 제1 도전형 메탈층과 상기 공통 셀은 범프에 의해 전기적으로 연결되는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  8. 제4항에 있어서,
    상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 것을 특징으로 하는, 마이크로 LED 디스플레이 장치.
  9. 제2항에 있어서,
    상기 범프들은 상기 복수의 CMOS 셀들 각각에 형성되어, 가열에 의해 녹음으로써, 상기 복수의 CMOS 셀들 각각과 상기 복수의 CMOS 셀들 각각에 대응되는 마이크로 LED 픽셀이 전기적으로 연결되는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제어 회로부는, 스캔 구동부, 제1 데이터 구동부, 제2 데이터 구동부, 감마 전압 생성부, 타이밍 제어부, 스캔 신호 감지 패드부, 데이터 출력 감지 패드부 및 인터페이스 패드부 중 적어도 하나를 포함하는 것을 특징으로 하는 마이크로 LED 디스플레이 장치.
  11. 삭제
  12. 삭제
KR1020170052792A 2017-04-25 2017-04-25 마이크로 led 디스플레이 장치 및 그 제조방법 KR102305180B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170052792A KR102305180B1 (ko) 2017-04-25 2017-04-25 마이크로 led 디스플레이 장치 및 그 제조방법
JP2017194601A JP6343082B1 (ja) 2017-04-25 2017-10-04 マイクロｌｅｄディスプレイ装置及びその製造方法
PCT/KR2018/000392 WO2018199428A1 (ko) 2017-04-25 2018-01-09 마이크로 led 디스플레이 장치 및 그 제조방법
US15/889,002 US10128308B1 (en) 2017-04-25 2018-02-05 Micro LED display device and method of fabricating the same
JP2018095661A JP6636084B2 (ja) 2017-04-25 2018-05-17 マイクロｌｅｄディスプレイ装置
US16/154,939 US10847572B2 (en) 2017-04-25 2018-10-09 Micro LED display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170052792A KR102305180B1 (ko) 2017-04-25 2017-04-25 마이크로 led 디스플레이 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180119273A KR20180119273A (ko) 2018-11-02
KR102305180B1 true KR102305180B1 (ko) 2021-09-28

Family

ID=62556029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170052792A KR102305180B1 (ko) 2017-04-25 2017-04-25 마이크로 led 디스플레이 장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US10128308B1 (ko)
JP (2) JP6343082B1 (ko)
KR (1) KR102305180B1 (ko)
WO (1) WO2018199428A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886050A (zh) * 2017-01-24 2018-11-23 歌尔股份有限公司 微led装置、显示设备及微led制造方法
US10481447B2 (en) * 2017-10-30 2019-11-19 A.U. Vista, Inc. LCD display device
US10437402B1 (en) 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
US10325894B1 (en) * 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
EP3667721A1 (en) * 2018-12-10 2020-06-17 IMEC vzw Method for fabricating an optical device
US11302248B2 (en) * 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
CN113424330B (zh) * 2019-02-26 2024-03-01 京瓷株式会社 微型led元件搭载基板以及使用其的显示装置
JP7314269B2 (ja) * 2019-06-26 2023-07-25 京セラ株式会社 積層体および積層体の製造方法
KR20210006567A (ko) 2019-07-08 2021-01-19 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 패널
CN110660346A (zh) * 2019-09-19 2020-01-07 南京中电熊猫平板显示科技有限公司 一种Micro Led显示面板及其检测方法
US10847083B1 (en) 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
US11011669B2 (en) 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
KR20210047590A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 마이크로 led 소자 및 그 제조 방법
KR20210081512A (ko) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 장치 및 제조 방법
KR102141880B1 (ko) 2020-03-04 2020-08-07 주식회사 비에스피 디스플레이 패널
KR20210128828A (ko) * 2020-04-17 2021-10-27 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
KR20210137810A (ko) 2020-05-11 2021-11-18 삼성전자주식회사 전자 소자, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN111627952B (zh) * 2020-06-19 2022-04-08 武汉华星光电技术有限公司 显示面板及其制备方法、显示装置
CN114068503A (zh) * 2020-08-10 2022-02-18 深超光电（深圳）有限公司 微型led显示面板及其制备方法
KR20220076107A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
EP4033476A4 (en) 2020-11-30 2023-01-25 Samsung Electronics Co., Ltd. DISPLAY MODULE AND DISPLAY DEVICE COMPRISING IT
KR20220115297A (ko) * 2021-02-10 2022-08-17 삼성전자주식회사 디스플레이 장치 및 그 제어방법
EP4191574A4 (en) 2021-02-10 2024-04-03 Samsung Electronics Co Ltd DISPLAY DEVICE AND CONTROL METHOD THEREFOR
CN113192998A (zh) * 2021-04-29 2021-07-30 京东方科技集团股份有限公司 一种显示装置及其制备方法
KR20230048217A (ko) * 2021-10-01 2023-04-11 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113989A (ja) * 2009-11-24 2011-06-09 Oki Data Corp 表示パネル及び投射型表示装置
US20110309378A1 (en) * 2009-12-09 2011-12-22 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176668A (ja) * 1999-12-17 2001-06-29 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置およびその製造方法
JP2001242831A (ja) * 2000-02-29 2001-09-07 Citizen Watch Co Ltd 液晶表示装置
JP2002108253A (ja) * 2000-09-29 2002-04-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示パネル
JP2002297064A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置およびその製造方法
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
US20080272712A1 (en) * 2005-09-19 2008-11-06 Koninklijke Philips Electronics, N.V. Variable Color Light Emitting Device and Method for Controlling the Same
JP2008262993A (ja) * 2007-04-10 2008-10-30 Nikon Corp 表示装置
US7995002B2 (en) * 2007-09-19 2011-08-09 Global Oled Technology Llc Tiled passive matrix electro-luminescent display
JP5148337B2 (ja) * 2008-03-26 2013-02-20 京セラ株式会社 発光ダイオードチップおよびその製造方法
KR20110039313A (ko) * 2008-07-07 2011-04-15 글로 에이비 나노구조 ｌｅｄ
JP5471728B2 (ja) * 2010-03-31 2014-04-16 凸版印刷株式会社 表示パネル、この表示パネルを利用した大型表示パネル
CN103065575B (zh) * 2011-10-20 2015-09-30 乐金显示有限公司 数字全息图像再现装置及其同步控制方法
EP3084338A4 (en) * 2013-12-18 2017-07-26 Leupold & Stevens, Inc. Micro-pixelated led reticle display for optical aiming devices
US10229630B2 (en) * 2014-05-14 2019-03-12 The Hong Kong University Of Science And Technology Passive-matrix light-emitting diodes on silicon micro-display
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
KR101723437B1 (ko) * 2015-01-13 2017-04-05 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN106157821A (zh) * 2015-04-03 2016-11-23 昆山工研院新型平板显示技术中心有限公司 一种柔性显示器件
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US10079264B2 (en) * 2015-12-21 2018-09-18 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
JP6292420B2 (ja) 2016-06-29 2018-03-14 株式会社三洋物産 遊技機
CN205863169U (zh) * 2016-06-30 2017-01-04 上海君万微电子科技有限公司 基于氮化物led阵列的无间隙微显示器和倒装芯片
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113989A (ja) * 2009-11-24 2011-06-09 Oki Data Corp 表示パネル及び投射型表示装置
US20110309378A1 (en) * 2009-12-09 2011-12-22 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display

Also Published As

Publication number Publication date
WO2018199428A1 (ko) 2018-11-01
US20190043916A1 (en) 2019-02-07
JP2018185515A (ja) 2018-11-22
US10847572B2 (en) 2020-11-24
US20180308832A1 (en) 2018-10-25
US10128308B1 (en) 2018-11-13
JP2018185502A (ja) 2018-11-22
JP6636084B2 (ja) 2020-01-29
JP6343082B1 (ja) 2018-06-13
KR20180119273A (ko) 2018-11-02

Similar Documents

Publication Publication Date Title
KR102305180B1 (ko) 마이크로 led 디스플레이 장치 및 그 제조방법
US10607973B2 (en) Micro-LED array display devices with CMOS cells
US20200219438A1 (en) Micro led display device and method of fabricating the same
Liu et al. GaN-based LED micro-displays for wearable applications
WO2018121611A1 (zh) 基于iii-v族氮化物半导体的led全彩显示器件结构及制备方法
US10281812B2 (en) Projection device using micro LED panel and method of fabricating the same
TWI711199B (zh) 微發光二極體顯示面板
CN106652809B (zh) 一种发光二极管集成显示器件及其制造方法
WO2021243750A1 (zh) 显示面板及其制造方法
KR102616407B1 (ko) 발광 소자 및 이를 이용한 표시 장치
CN205863169U (zh) 基于氮化物led阵列的无间隙微显示器和倒装芯片
KR101888857B1 (ko) 발광 소자 및 이를 이용한 표시 장치
CN106024825A (zh) 基于氮化物led阵列的无间隙微显示器
KR102588293B1 (ko) 발광 소자, 마이크로 디스플레이 장치
KR101195336B1 (ko) 발광 장치
US20180138235A1 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
CN108877663B (zh) 显示屏及其制造方法、以及显示结构
US20230037052A1 (en) Led display apparatus and manufacturing method of the same
KR20170112776A (ko) 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치
EP4383339A1 (en) Display module and manufacturing method therefor
TWI655765B (zh) 微發光二極體顯示面板
KR20230127826A (ko) 디스플레이 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant