KR102304219B1 - Controlling method for electric current path using electric field and electric device - Google Patents

Controlling method for electric current path using electric field and electric device Download PDF

Info

Publication number
KR102304219B1
KR102304219B1 KR1020190098936A KR20190098936A KR102304219B1 KR 102304219 B1 KR102304219 B1 KR 102304219B1 KR 1020190098936 A KR1020190098936 A KR 1020190098936A KR 20190098936 A KR20190098936 A KR 20190098936A KR 102304219 B1 KR102304219 B1 KR 102304219B1
Authority
KR
South Korea
Prior art keywords
electrodes
region
electrode
protrusion
active layer
Prior art date
Application number
KR1020190098936A
Other languages
Korean (ko)
Other versions
KR20210020206A (en
Inventor
손종화
손종역
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020190098936A priority Critical patent/KR102304219B1/en
Publication of KR20210020206A publication Critical patent/KR20210020206A/en
Priority to KR1020210122377A priority patent/KR20210118009A/en
Application granted granted Critical
Publication of KR102304219B1 publication Critical patent/KR102304219B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L

Abstract

본 발명의 일 실시예는 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들; 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며, 상기 제1 방향으로 서로 이격되어 배열된 복수의 제2 전극들; 및 상기 복수의 제1 전극들과 상기 제2 전극들의 중첩영역들에서 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에 배치되고 자발 분극성 재료를 포함하는 활성층;을 포함하고, 상기 복수의 제1 전극들 각각은 상기 제2 전극을 향하도록 돌출되고 상기 제1 방향을 따라 연장된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 제1 전극을 향하도록 돌출되고 상기 제2 방향을 따라 연장된 제2 돌출부를 포함하며, 상기 활성층은 상기 중첩영역들 각각에서, 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하고, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작은 전자 소자를 개시한다.An embodiment of the present invention includes: a plurality of first electrodes extending in a first direction and arranged to be spaced apart from each other in a second direction perpendicular to the first direction; a plurality of second electrodes extending in the second direction to intersect the plurality of first electrodes and spaced apart from each other in the first direction; and an active layer disposed between the plurality of first electrodes and the plurality of second electrodes in overlapping regions of the plurality of first electrodes and the second electrodes and including a spontaneously polarizable material; Each of the plurality of first electrodes includes a first protrusion that protrudes toward the second electrode and extends in the first direction, and each of the plurality of second electrodes protrudes toward the first electrode. and a second protrusion extending in the second direction, wherein the active layer includes a first area overlapping the first protrusion and the second protrusion in each of the overlapping areas, and a second periphery of the first area. Disclosed is an electronic device comprising a region, wherein a thickness of the first region is smaller than a thickness of the second region.

Description

전기장을 이용한 전류 경로 제어 방법 및 전자 소자{Controlling method for electric current path using electric field and electric device}Current path control method and electronic device using an electric field

본 발명의 실시예들은 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 에 관한 것이다.Embodiments of the present invention relate to a method for controlling a current path using an electric field and an electronic device.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.With the development of technology and increasing interest in people's convenience in life, attempts to develop various electronic products are becoming active.

또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are becoming smaller and more integrated, and the places where they are used are increasing widely.

이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를 들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 전자 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.Such electronic products include various electrical components, for example, CPUs, memories, and other various electrical components. These electronic devices may include various types of electrical circuits.

예를 들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in various fields, such as home sensor devices for IoT, bio-electronic devices for ergonomics, as well as computers and smart phones.

최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.In accordance with the recent technological development speed and the rapid improvement of the living standards of users, the use and application fields of these electrical devices are rapidly increasing, and the demand thereof is also increasing accordingly.

이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전기 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there is a limit in implementing and controlling an electric circuit that is easily and quickly applied to various electric devices that are commonly used.

본 발명의 실시예들은, 다양한 용도에 용이하게 적용할 수 있는 전류 경로 제어 방법 및 전자 소자를 제공한다.Embodiments of the present invention provide a current path control method and electronic device that can be easily applied to various uses.

본 발명의 일 실시예는 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들; 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며, 상기 제1 방향으로 서로 이격되어 배열된 복수의 제2 전극들; 및 상기 복수의 제1 전극들과 상기 제2 전극들의 중첩영역들에서 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에 배치되고 자발 분극성 재료를 포함하는 활성층;을 포함하고, 상기 복수의 제1 전극들 각각은 상기 제2 전극을 향하도록 돌출되고 상기 제1 방향을 따라 연장된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 제1 전극을 향하도록 돌출되고 상기 제2 방향을 따라 연장된 제2 돌출부를 포함하며, 상기 활성층은 상기 중첩영역들 각각에서, 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하고, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작은 전자 소자를 개시한다.An embodiment of the present invention includes: a plurality of first electrodes extending in a first direction and arranged to be spaced apart from each other in a second direction perpendicular to the first direction; a plurality of second electrodes extending in the second direction to intersect the plurality of first electrodes and spaced apart from each other in the first direction; and an active layer disposed between the plurality of first electrodes and the plurality of second electrodes in overlapping regions of the plurality of first electrodes and the second electrodes and including a spontaneously polarizable material; Each of the plurality of first electrodes includes a first protrusion that protrudes toward the second electrode and extends in the first direction, and each of the plurality of second electrodes protrudes toward the first electrode. and a second protrusion extending in the second direction, wherein the active layer includes a first area overlapping the first protrusion and the second protrusion in each of the overlapping areas, and a second periphery of the first area. Disclosed is an electronic device comprising a region, wherein a thickness of the first region is smaller than a thickness of the second region.

본 실시예에 있어서, 상기 중첩영역들은 평면상에서 격자패턴을 이룰 수 있다.In this embodiment, the overlapping regions may form a grid pattern on a plane.

본 실시예에 있어서, 상기 중첩영역들 각각에서, 상기 제2 영역은 제1 방향의 분극을 가지고, 상기 제1 영역은 대응하는 제1 전극과 제2 전극으로의 전압 인가에 의해 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다.In this embodiment, in each of the overlapping regions, the second region has a polarization in a first direction, and the first region is selectively selected by applying a voltage to the corresponding first electrode and the second electrode. It may have a polarization in one direction or a polarization in a second direction different from the first direction.

본 실시예에 있어서, 상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 제1 영역과 상기 제2 영역 사이에는 수직방향으로 전자가 이동하는 가변 채널이 생성될 수 있다.In the present embodiment, when the first region has the polarization in the second direction, a variable channel through which electrons move in a vertical direction may be generated between the first region and the second region.

본 실시예에 있어서, 상기 복수의 제1 전극들과 상기 복수의 제2 전극들에는 독립적으로 전압이 인가될 수 있다.In this embodiment, voltages may be independently applied to the plurality of first electrodes and the plurality of second electrodes.

본 실시예에 있어서, 상기 복수의 제1 전극들을 사이에 두고 상기 복수의 제2 전극들과 반대측에 위치한 복수의 제3 전극들을 더 포함하고, 상기 복수의 제3 전극들은 상기 제2 전극들과 나란하게 배치되고, 상기 제1 방향으로 서로 이격될 수 있다.In this embodiment, a plurality of third electrodes positioned on opposite sides of the plurality of second electrodes with the plurality of first electrodes interposed therebetween, the plurality of third electrodes being disposed on the second electrodes and They may be arranged side by side and spaced apart from each other in the first direction.

본 실시예에 있어서, 상기 복수의 제3 전극들 각각은 상기 제1 전극들을 향해 돌출되고 상기 제2 방향을 따라 연장된 제3 돌출부를 포함하고, 상기 활성층은 상기 복수의 제1 전극들과 상기 복수의 제3 전극들의 중첩영역들에 더 배치될 수 있다.In this embodiment, each of the plurality of third electrodes includes a third protrusion that protrudes toward the first electrodes and extends in the second direction, and the active layer includes the plurality of first electrodes and the It may be further disposed in overlapping regions of the plurality of third electrodes.

본 발명의 다른 실시예는, 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들, 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며 상기 제1 방향으로 서로 이격된 복수의 제2 전극들 및 상기 복수의 제1 전극들과 상기 복수의 제2 전극들의 중첩영역들에서 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에 배치되고 자발 분극성 재료를 포함하는 활성층을 포함하는 전자 소자에 있어서, 상기 복수의 제1 전극들과 상기 복수의 제2 전극들을 통해, 상기 중첩영역들 중 적어도 어느 하나에 제1 전기장을 발생시키는 단계; 상기 제1 전기장에 의해, 상기 중첩영역들 중 적어도 어느 하나에서 활성층의 일부의 분극 방향이 변경되어, 상기 활성층이 서로 상이한 분극을 가지는 제1 영역과 제2 영역으로 구획되는 단계; 및 상기 제1 영역과 상기 제2 영역의 경계에 전류가 흐를 수 있는 가변 채널이 형성되는 단계;를 포함하고, 상기 복수의 제1 전극들 각각은 상기 복수의 제2 전극들을 향하도록 돌출된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 복수의 제1 전극들을 향하도록 돌출된 제2 돌출부를 포함하며, 상기 제1 영역은 수직방향으로 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 영역으로, 상기 가변 채널은 상기 제1 영역과 상기 제2 영역의 경계에서 상기 수직방향으로 형성되는 전기장을 이용한 전류 경로 제어 방법을 개시한다.In another embodiment of the present invention, a plurality of first electrodes extending in a first direction and arranged to be spaced apart from each other in a second direction perpendicular to the first direction, extending in the second direction, the plurality of first electrodes A plurality of second electrodes intersecting electrodes and spaced apart from each other in the first direction, and the plurality of first electrodes and the plurality of second electrodes in overlapping regions of the plurality of first electrodes and the plurality of second electrodes An electronic device disposed between second electrodes and comprising an active layer including a spontaneously polarizable material, wherein at least one of the overlapping regions is formed through the plurality of first electrodes and the plurality of second electrodes. generating a first electric field; changing the polarization direction of a portion of the active layer in at least one of the overlapping regions by the first electric field, so that the active layer is partitioned into a first region and a second region having different polarizations; and forming a variable channel through which a current can flow at a boundary between the first region and the second region, wherein each of the plurality of first electrodes protrudes toward the plurality of second electrodes. 1 protrusion, each of the plurality of second electrodes includes a second protrusion protruding toward the plurality of first electrodes, and the first region includes the first protrusion and the second protrusion in a vertical direction. Disclosed is a method of controlling a current path using an electric field formed in the vertical direction at a boundary between the first region and the second region in which the variable channel overlaps with .

본 실시예에 있어서, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작을 수 있다.In this embodiment, the thickness of the first region may be smaller than the thickness of the second region.

본 실시예에 있어서, 상기 중첩영역들은 격자패턴을 이루고, 상기 중첩영역들에서 상기 가변채널은 선택적으로 형성될 수 있다.In this embodiment, the overlapping regions may form a grid pattern, and the variable channel may be selectively formed in the overlapping regions.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명에 관한 전류 경로 제어 방법 및 전자 소자는 다양한 용도에 용이하게 적용할 수 있다.The current path control method and electronic device according to the present invention can be easily applied to various uses.

도 1은 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 3 및 도 4는 도 2의 A 부분의 일 예를 개략적으로 도시한 단면도들이다.
도 5는 도 1에서 하나의 제1 전극과 하나의 제2 전극의 교차영역을 개략적으로 도시한 평면도이다.
도 6은 도 1의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.1 is a plan view schematically illustrating an example of an electronic device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically illustrating an example of a cross-section II′ of FIG. 1 .
3 and 4 are cross-sectional views schematically illustrating an example of a portion A of FIG. 2 .
FIG. 5 is a plan view schematically illustrating an intersection region of one first electrode and one second electrode in FIG. 1 .
6 is a cross-sectional view schematically illustrating an example of a section II-II' of FIG. 1 .

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from another, not in a limiting sense.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility of adding one or more other features or components is not excluded in advance.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when it is said that a part such as a film, region, or component is on or on another part, it is not only when it is directly on the other part, but also another film, region, component, etc. is interposed therebetween. Including cases where there is

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be given the same reference numerals when described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.1 is a plan view schematically illustrating an example of an electronic device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view schematically illustrating an example of a cross-section II′ of FIG. 1 .

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전자소자(100)는 제1 방향(X)으로 연장되고 제1 방향(X)과 수직한 제2 방향(Y)으로 서로 이격되어 배열된 복수의 제1 전극(110)들, 제2 방향(Y)으로 연장되어 복수의 제1 전극(110)들과 교차하며 제1 방향(X)으로 서로 이격되어 배열된 복수의 제2 전극(120) 및 복수의 제1 전극(110)들과 복수의 제2 전극(120)들 사이에 배치된 활성층(130)을 포함할 수 있다.1 and 2 , the electronic device 100 according to an embodiment of the present invention extends in a first direction (X) and is spaced apart from each other in a second direction (Y) perpendicular to the first direction (X). a plurality of first electrodes 110 arranged as being and extending in the second direction Y, intersecting the plurality of first electrodes 110, and a plurality of second electrodes arranged spaced apart from each other in the first direction X The electrode 120 and the active layer 130 disposed between the plurality of first electrodes 110 and the plurality of second electrodes 120 may be included.

복수의 제1 전극(110)들과 복수의 제2 전극(120)들은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3*?*SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3

Figure 112019083040492-pat00001
ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The plurality of first electrodes 110 and the plurality of second electrodes 120 are formed of a metal material such as platinum, gold, aluminum, silver or copper, a conductive polymer such as PEDOT:PSS or polyaniline, indium oxide ( eg In 2 O 3 ), tin oxide (eg SnO 2 ), zinc oxide (eg ZnO), indium tin oxide alloy (eg In 2 O 3 *?*SnO 2 ) or indium zinc oxide alloy (eg ZnO) Yes, In 2 O 3
Figure 112019083040492-pat00001
ZnO) and the like.

복수의 제1 전극(110)들 각각은 활성층(130)을 향하는 방향으로 돌출된 제1 돌출부(112)를 포함할 수 있다. 제1 돌출부(112)는 대응하는 제1 전극(110)과 동일하게 제1 방향(X)을 따라 연장될 수 있다. 일 예로, 제1 돌출부(112)의 길이는 대응하는 제1 전극(110)의 길이와 동일할 수 있고, 제1 돌출부(112)는 대응하는 제1 전극(110)과 일체로 형성될 수 있다. Each of the plurality of first electrodes 110 may include a first protrusion 112 protruding in a direction toward the active layer 130 . The first protrusion 112 may extend in the first direction X in the same manner as the corresponding first electrode 110 . For example, the length of the first protrusion 112 may be the same as the length of the corresponding first electrode 110 , and the first protrusion 112 may be integrally formed with the corresponding first electrode 110 . .

복수의 제2 전극(120)들 각각은 활성층(130)을 향하는 방향으로 돌출된 제2 돌출부(122)를 포함할 수 있다. 제2 돌출부(122)는 대응하는 제2 전극(120)과 동일하게 제2 방향(Y)을 따라 연장될 수 있다. 일 예로, 제2 돌출부(122)의 길이는 대응하는 제2 전극(120)의 길이와 동일할 수 있고, 제2 돌출부(122)는 대응하는 제2 전극(120)과 일체로 형성될 수 있다. Each of the plurality of second electrodes 120 may include a second protrusion 122 protruding in a direction toward the active layer 130 . The second protrusion 122 may extend in the second direction Y in the same manner as the corresponding second electrode 120 . For example, the length of the second protrusion 122 may be the same as the length of the corresponding second electrode 120 , and the second protrusion 122 may be integrally formed with the corresponding second electrode 120 . .

활성층(130)은 적어도 복수의 제1 전극(110)들과 복수의 제2 전극(120)의 중첩영역(A)들에 위치할 수 있다. 중첩영역(A)들은 평면상에서 격자패턴을 이룰 수 있다. 이처럼, 활성층(130)이 복수의 제1 전극(110)들과 복수의 제2 전극(120)의 중첩영역(A)들에 위치한다면, 활성층(130)은 복수의 제1 전극(110)들 또는 복수의 제2 전극(120)들과 동일한 면적을 가지거나, 또는 활성층(130)은 복수의 제1 전극(110)들과 복수의 제2 전극(120)들에 의해 정의되는 면적과 동일한 면적을 가지는 등 다양한 형상을 가질 수 있다. The active layer 130 may be located in at least overlapping regions A of the plurality of first electrodes 110 and the plurality of second electrodes 120 . The overlapping regions A may form a grid pattern on a plane. As such, if the active layer 130 is located in the overlapping regions A of the plurality of first electrodes 110 and the plurality of second electrodes 120 , the active layer 130 includes the plurality of first electrodes 110 . Alternatively, it has the same area as the plurality of second electrodes 120 , or the active layer 130 has the same area as the area defined by the plurality of first electrodes 110 and the plurality of second electrodes 120 . It may have various shapes, such as having

활성층(130)은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(130)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(130)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 130 may include a spontaneously polarizable material. For example, the active layer 130 may include an insulating material and a ferroelectric material. That is, the active layer 130 may include a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(130)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 130 is fetched lobe may comprise a Sky bit line material, such as BaTiO 3, SrTiO 3, BiFe 3 , PbTiO 3, PbZrO 3, SrBi 2 may include a Ta 2 O 9 .

또한 다른 예로서 활성층(130)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(130)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x　(0≤x, y≤1)를 포함할 수 있다.In addition, as another example, the active layer 130 has an ABX 3 structure, where A is an alkyl group of CnH2 n+1 , and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure. , B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 130 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3 , CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 ) NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

이와 같은 활성층(130)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(130)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.Such an active layer 130 has spontaneous polarization and can control the degree and direction of polarization according to the application of an electric field. Also, the active layer 130 may maintain a polarized state even when the applied electric field is removed.

도 3 및 도 4는 도 2의 A 부분의 일 예를 개략적으로 도시한 단면도들이고, 도 5는 도 1에서 하나의 제1 전극과 하나의 제2 전극의 교차영역을 개략적으로 도시한 평면도이다.3 and 4 are cross-sectional views schematically illustrating an example of part A of FIG. 2 , and FIG. 5 is a plan view schematically illustrating an intersection region of one first electrode and one second electrode in FIG. 1 .

도 3 내지 도 5는 하나의 제1 전극(110)과 하나의 제2 전극(120)의 교차영역(A)에 대해 설명하지만, 이는 복수의 제1 전극(110)들과 복수의 제2 전극(120)들의 모든 교차영역(A)들에 동일하게 적용된다.3 to 5 describe the intersection region A of one first electrode 110 and one second electrode 120, but this is a plurality of first electrodes 110 and a plurality of second electrodes The same applies to all intersection areas (A) of (120).

먼저, 도 3 및 도 5에 도시된 바와 같이, 활성층(130)은, 제1 전극(110)과 제2 전극(120)의 중첩영역(A)에서, 제1 돌출부(112) 및 제2 돌출부(122)와 수직방향(Z)으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함한다. 따라서, 제1 영역(A1)에서의 활성층(130)의 두께는 제2 영역(A2)에서의 활성층(130)의 두께보다 작게 된다. 일 예로, 제2 영역(A2)은 제1 영역(A1)을 에워쌀 수 있다.First, as shown in FIGS. 3 and 5 , the active layer 130 has a first protrusion 112 and a second protrusion in the overlapping region A of the first electrode 110 and the second electrode 120 . A first area A1 overlapping 122 in the vertical direction Z and a second area A2 around the first area A1 are included. Accordingly, the thickness of the active layer 130 in the first area A1 is smaller than the thickness of the active layer 130 in the second area A2 . For example, the second area A2 may surround the first area A1 .

한편, 앞서 설명한 바와 같이, 활성층(130)은 전기장의 인가에 따라 분극의 방향이 바뀔 수 있고, 인가되던 전기장이 제거되어도 분극 상태를 유지하게 된다. 보다 구체적으로, 제1 전극(110)과 제2 전극(120) 사이에 활성층(130)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 활성층(130)의 분극 방향을 바꿀 수 있는데, 이때, 활성층(130)의 도메인(Domain)의 분극 방향을 바꿀 수 있는 전기장의 크기는 활성층(130)의 두께가 두꺼울수록 증가한다. Meanwhile, as described above, the polarization direction of the active layer 130 may be changed according to the application of the electric field, and the polarization state may be maintained even when the applied electric field is removed. More specifically, when a first voltage greater than a coercive voltage at which the charge of the hysteresis loop of the active layer 130 becomes zero between the first electrode 110 and the second electrode 120 is applied, the active layer 130 ) may change the polarization direction, and in this case, the magnitude of the electric field capable of changing the polarization direction of the domain of the active layer 130 increases as the thickness of the active layer 130 increases.

즉, 제2 영역(A2)의 분극 방향을 바꿀 수 있는 전기장의 크기는 제1 영역(A1)의 분극 방향을 바꿀 수 있는 전기장의 크기보다 크며, 그 결과, 하나의 제1 전극(110)과 하나의 제2 전극(120) 사이에 인가되는 제1 전압에 의해 제1 영역(A1)의 분극 방향이 바뀌더라도, 제2 영역(A2)에서는 활성층(130)의 분극 방향이 바뀌지 않을 수 있다. 따라서, 제1 영역(A1)에서만 분극 방향이 인가되는 전기장에 의해 선택적으로 변경될 수 있는데, 이에 의해 하나의 제1 전극(110)과 하나의 제2 전극(120)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다.That is, the magnitude of the electric field capable of changing the polarization direction of the second region A2 is greater than the magnitude of the electric field capable of changing the polarization direction of the first region A1 , and as a result, one first electrode 110 and Even if the polarization direction of the first region A1 is changed by the first voltage applied between one second electrode 120 , the polarization direction of the active layer 130 may not change in the second region A2 . Accordingly, the polarization direction may be selectively changed by an applied electric field only in the first region A1, whereby one first electrode 110 and one second electrode 120 are electrically connected or insulated can have status.

예를 들어, 도 3에 도시된 바와 같이 제1 영역(A1)과 제2 영역(A2)이 모두 동일하게 제1 방향의 분극을 가진 상태에서는 활성층(130)의 절연성에 의해 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않을 수 있다.For example, as shown in FIG. 3 , in a state in which both the first area A1 and the second area A2 have the same polarization in the first direction, the insulating property of the active layer 130 causes the first electrode 110 ) and the second electrode 120 may not flow current.

그러나, 도 4에 도시된 바와 같이, 제1 영역(A1)의 분극 방향이 변경된 경우는, 제1 영역(A1)과 제2 영역(A2)의 경계에서 활성층(130)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 가변 채널(C)이 형성됨으로써 제1 전극(110)과 제2 전극(120)은 전기적으로 연결될 수 있다.However, as shown in FIG. 4 , when the polarization direction of the first region A1 is changed, the unit lattice structure of the active layer 130 at the boundary between the first region A1 and the second region A2 is localized. is changed to , electrical polarization different from that of the first region A1 and the second region A2 is generated, whereby free electrons are accumulated at the boundary between the first region A1 and the second region A2 and the current is By forming the flowable variable channel C, the first electrode 110 and the second electrode 120 may be electrically connected.

상기와 같은 가변 채널(C)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는데, 제1 영역(A1)은 제1 돌출부(112) 및 제2 돌출부(122)의 중첩영역에 의해 정해지므로, 가변 채널(C)이 형성되는 위치 또한 제1 돌출부(112)와 제2 돌출부(122)의 중첩영역에 의해 조절될 수 있다. The variable channel C as described above is formed at the boundary between the first area A1 and the second area A2 , wherein the first area A1 overlaps the first protrusion 112 and the second protrusion 122 . Since it is determined by the area, the position at which the variable channel C is formed may also be adjusted by the overlapping area of the first protrusion 112 and the second protrusion 122 .

한편, 제1 전극(110)과 제2 전극(120)에 제1 영역(A1)의 분극 방향을 되돌리기 위한 제2 전압을 인가하면, 제1 영역(A1)은 다시 제1 방향의 분극을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지게 되고, 제1 영역(A1)과 제2 영역(A2) 사이의 가변 채널(C)은 소멸된다. 이와 같은 상태는 도 3에 도시된 상태와 동일하다. 즉, 활성층(130)에 의해 제1 전극(110)과 제2 전극(120)은 절연상태가 되므로, 제1 전극(110)과 제2 전극(120) 사이에 전압을 인가하더라도, 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않게 된다.On the other hand, when a second voltage for returning the polarization direction of the first region A1 is applied to the first electrode 110 and the second electrode 120 , the first region A1 will have the polarization in the first direction again. can Accordingly, the difference in polarization between the first area A1 and the second area A2 is eliminated, and the variable channel C between the first area A1 and the second area A2 disappears. Such a state is the same as the state shown in FIG. 3 . That is, since the first electrode 110 and the second electrode 120 are insulated by the active layer 130 , even when a voltage is applied between the first electrode 110 and the second electrode 120 , the first electrode No current flows between 110 and the second electrode 120 .

한편, 복수의 제1 전극(110)들과 복수의 제2 전극(120)들에는 독립적으로 전압이 인가될 수 있다. 따라서, 복수의 제1 전극(110)들과 복수의 제2 전극(120)들의 중첩영역(A)들 각각에서 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 소자(100)는 다양한 용도에 이용될 수 있다. 또한, 제1 영역(A1)의 두께가 제2 영역(A2)보다 얇게 형성되므로, 제1 영역(A1)의 분극 방향을 바꾸기 위해 인가되는 전압의 크기를 감소시킬 수 있고, 제1 영역(A1)에서의 분극 방향의 변경이 더욱 빠르게 이루어져 전자 소자(100)의 속도가 향상될 수 있다.Meanwhile, voltages may be independently applied to the plurality of first electrodes 110 and the plurality of second electrodes 120 . Therefore, it is possible to control the flow of current in each of the overlapping regions A of the plurality of first electrodes 110 and the plurality of second electrodes 120 , and through the control of the flow of current, the electronic device 100 ) can be used for various purposes. In addition, since the thickness of the first area A1 is formed to be thinner than that of the second area A2 , the magnitude of the voltage applied to change the polarization direction of the first area A1 may be reduced, and the first area A1 may have a smaller thickness. ), the polarization direction may be changed more rapidly, so that the speed of the electronic device 100 may be improved.

이하에서는 도 3 및 도 4를 참조하여, 전자 소자(100)의 동작에 대하여 보다 자세히 설명하기로 한다. 또한, 전자 소자(100)가 비휘발성 메모리로 사용되는 예를 설명한다.Hereinafter, the operation of the electronic device 100 will be described in more detail with reference to FIGS. 3 and 4 . Also, an example in which the electronic device 100 is used as a non-volatile memory will be described.

먼저, 활성층(130)은, 도 3에 도시된 바와 같이, 제1 방향의 분극을 가진 상태일 수 있다. 예를 들어, 제1 영역(A1)과 제2 영역(A2)은 모두 동일하게 제1 방향의 분극을 가질 수 있다. 이와 같은 상태에서, 제1 전극(110)과 제2 전극(120)에 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 도 4에 도시된 바와 같이, 제1 전극(110)과 제2 전극(120) 사이에 발생하는 제1 전기장에 의해 제1 영역(A1)의 분극 방향이 바뀌고, 활성층(130)은 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다. 이처럼, 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 전극(110)과 제2 전극(120)에 전압을 인가하지 않더라도, 제1 영역(A1)의 분극 방향이 다시 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.First, as shown in FIG. 3 , the active layer 130 may have a polarization in the first direction. For example, both the first area A1 and the second area A2 may have the same polarization in the first direction. In this state, when a first voltage greater than a coercive voltage is applied to the first electrode 110 and the second electrode 120, as shown in FIG. 4, the first electrode 110 and the second electrode 120 The polarization direction of the first area A1 may be changed by the first electric field generated between the two electrodes 120 , and the active layer 130 may be divided into a first area A1 and a second area A2 . As such, after changing the polarization direction of the first region A1 , even if no voltage is applied to the first electrode 110 and the second electrode 120 , the polarization direction of the first region A1 is not changed again. This state can be understood as an input of the logical value '1'.

제1 영역(A1)의 분극 방향이 변경되면, 제1 영역(A1)과 제2 영역(A2) 경계에 가변 채널(C)이 형성되므로, 제1 전극(110)과 제2 전극(120) 사이에 읽기 전압을 인가하면, 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다. 이때, 읽기 전압에 의해 제1 영역(A1)의 분극 상태가 영향을 받는 것을 방지하기 위해, 읽기 전압은 활성층(130)의 보자 전압(coercive voltage) 보다 작을 수 있다.When the polarization direction of the first area A1 is changed, the variable channel C is formed at the boundary between the first area A1 and the second area A2 , and thus the first electrode 110 and the second electrode 120 . If a read voltage is applied between them, a current easily flows, thereby allowing a logical value of '1' to be read. In this case, in order to prevent the polarization state of the first region A1 from being affected by the read voltage, the read voltage may be less than the coercive voltage of the active layer 130 .

또한, 제1 영역(A1)의 분극 방향을 되돌리기 위해 제1 전극(110)과 제2 전극(120)에 제2 전압을 인가하면, 제1 전극(110)과 제2 전극(120) 사이에 발생하는 제2 전기장에 의해 제1 영역(A1)은 제1 방향의 분극을 다시 가질 수 있다. 제2 전압은 활성층(130)의 보자 전압(coercive voltage)보다 클 수 있으며, 제1 전압과 반대의 극성을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지고, 가변 채널(C)이 소멸되는데 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다. In addition, when a second voltage is applied to the first electrode 110 and the second electrode 120 in order to return the polarization direction of the first region A1 , the gap between the first electrode 110 and the second electrode 120 is Due to the generated second electric field, the first region A1 may have the polarization in the first direction again. The second voltage may be greater than a coercive voltage of the active layer 130 and may have a polarity opposite to that of the first voltage. As a result, the polarization directions of the first region A1 and the second region A2 are the same, and the variable channel C is extinguished.

제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일한 경우는, 제1 영역(A1)과 제2 영역(A2) 사이에 가변 채널(C)이 소멸되며, 이에 따라 제1 전극(110)과 제2 전극(120) 사이에 전압을 인가하더라도, 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않게 되는바, 이에 의해 논리 값 '0'을 읽을 수 있다.When the polarization directions of the first area A1 and the second area A2 are the same, the variable channel C between the first area A1 and the second area A2 disappears, and accordingly, the first electrode Even when a voltage is applied between 110 and the second electrode 120 , no current flows between the first electrode 110 and the second electrode 120 , thereby reading a logic value of '0'. .

즉, 본 발명에 따른 전자 소자(100)를 메모리로 사용하는 경우, 하나의 제1 전극(110)과 하나의 제2 전극(120)으로의 전압 인가에 의해 하나의 제1 영역(A1)의 분극 상태를 선택적으로 바꾸고, 이에 따라 생성되거나 소멸되는 가변 채널(C)에 흐르는 전류를 측정하여 논리 값 '1'과 '0'을 읽을 수 있는바, 기존 도메인들의 잔류 분극을 측정하는 방법 보다 데이터 기록 및 재생 속도가 향상될 수 있으며, 논리 값 '1'과 '0'을 읽을 때 흐르는 전류의 크기가 상이하므로 데이터의 가독성이 향상될 수 있다. That is, when the electronic device 100 according to the present invention is used as a memory, voltage is applied to one first electrode 110 and one second electrode 120 in one first area A1 . Logic values '1' and '0' can be read by selectively changing the polarization state and measuring the current flowing in the variable channel (C) that is created or destroyed accordingly. Recording and reproducing speed may be improved, and readability of data may be improved because the magnitude of the current flowing when the logic values '1' and '0' are read is different.

한편, 복수의 제1 전극(110)들과 복수의 제2 전극(120)들에는 독립적으로 전원이 인가될 수 있고, 이에 따라 복수의 제1 전극(110)들과 복수의 제2 전극(120)들의 중첩영역(A)들에서 선택적으로 가변채널(C)이 생성되거나 소멸될 수 있으므로, 전자 소자(100)의 처리 데이터의 양은 증가할 수 있다.Meanwhile, power may be independently applied to the plurality of first electrodes 110 and the plurality of second electrodes 120 , and accordingly, the plurality of first electrodes 110 and the plurality of second electrodes 120 . ), since the variable channel C may be selectively created or destroyed in the overlapping regions A, the amount of processing data of the electronic device 100 may increase.

또한, 본 발명에 의하면 전기장의 인가에 따라 발생하는 가변 채널(C)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 가변 채널(C)이 형성되므로, 비휘발성 메모리에 응용할 때 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.In addition, according to the present invention, the variable channel C generated according to the application of the electric field may be formed only in a predetermined region. Therefore, the variable channel C is formed only at a limited location without causing an increase or expansion of the domain region in which the polarization state is changed in proportion to the application time of the electric field. The advantage is that you don't have to.

뿐만 아니라, 제1 전극(110)과 제2 전극(120)이 적층된 상태로써, 가변 채널(C)은 제1 전극(110)과 제2 전극(120)을 잇는 최단 거리로 수직방향으로 형성되는바, 전자 소자(100)의 크기가 감소하여 집적화가 가능하고, 전자 소자(100)가 매우 빠른 속도로 구동될 수 있다. In addition, in a state in which the first electrode 110 and the second electrode 120 are stacked, the variable channel C is formed in the vertical direction with the shortest distance connecting the first electrode 110 and the second electrode 120 . As a result, since the size of the electronic device 100 is reduced, integration is possible, and the electronic device 100 can be driven at a very high speed.

한편, 본 발명에 따른 전자 소자(100)는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다. 예를 들어, 가변 채널(C)의 생성 및 소멸에 의해 전류 흐름의 ON/OFF를 제어할 수 있다. 그 밖에, 본 발명에 따른 전자 소자(100)는 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오칩 등 다양한 분야에 적용될 수 있다.Meanwhile, the electronic device 100 according to the present invention may constitute a circuit unit that generates and transmits various signals, and may also be used as a switching device. For example, it is possible to control the ON/OFF of the current flow by the generation and dissipation of the variable channel (C). In addition, since the electronic device 100 according to the present invention can be applied with a simple structure to a portion requiring control of an electrical signal, it can be applied to various fields such as a variable circuit, a CPU, and a biochip.

도 6은 도 1의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다. 이하에서는 도 1과 도 6을 함께 참조하여 설명하기로 하며, 앞서 설명한 바와 동일한 내용에 대하여서는 반복하여 설명하지 않고, 차이점만을 설명하기로 한다.6 is a cross-sectional view schematically illustrating an example of a section II-II' of FIG. 1 . Hereinafter, it will be described with reference to FIGS. 1 and 6 together, and the same contents as described above will not be repeatedly described, but only differences will be described.

도 1 및 도 6을 참조하면, 전자 소자(100)는 제1 방향(X)으로 연장되고 제1 방향(X)과 수직한 제2 방향(Y)으로 서로 이격되어 배열된 복수의 제1 전극(110)들, 제2 방향(Y)으로 연장되어 복수의 제1 전극(110)들과 교차하며 제1 방향(X)으로 서로 이격되어 배열된 복수의 제2 전극(120), 제2 방향(Y)으로 연장되어 복수의 제1 전극(110)들과 교차하며 제1 방향(X)으로 서로 이격되어 배열된 복수의 제3 전극(140)들을 포함할 수 있다. 1 and 6 , the electronic device 100 has a plurality of first electrodes extending in a first direction (X) and spaced apart from each other in a second direction (Y) perpendicular to the first direction (X). (110), a plurality of second electrodes 120 extending in the second direction (Y), intersecting the plurality of first electrodes 110 and spaced apart from each other in the first direction (X), arranged in the second direction It may include a plurality of third electrodes 140 extending in (Y), intersecting the plurality of first electrodes 110 and arranged to be spaced apart from each other in the first direction (X).

즉, 제2 전극(120)들과 제3 전극(140)들은 제1 전극(110)들을 사이에 두고 서로 반대측에서 서로 나란하게 배치될 수 있다. 일 예로, 제2 전극(120)들과 제3 전극(140)들은 수직 방향(Z)으로 중첩하도록 위치할 수 있다. 다른 예로, 제2 전극(120)들과 제3 전극(140)들은 수직 방향(Z)으로 서로 엇갈리게 위치할 수 있다.That is, the second electrodes 120 and the third electrodes 140 may be disposed in parallel with each other on opposite sides with the first electrodes 110 interposed therebetween. For example, the second electrodes 120 and the third electrodes 140 may be positioned to overlap in the vertical direction (Z). As another example, the second electrodes 120 and the third electrodes 140 may be alternately positioned in the vertical direction (Z).

제1 전극(110)들과 제2 전극(120)들 사이 및, 제1 전극(110)들과 제3 전극(140)들 사이에는 각각 활성층(130)이 배치될 수 있다. The active layer 130 may be disposed between the first electrodes 110 and the second electrodes 120 and between the first electrodes 110 and the third electrodes 140 , respectively.

제1 전극(110)들 각각은 서로 반대방향으로 돌출된 한 쌍의 제1 돌출부(112, 114)들을 포함할 수 있으며, 제2 전극(120)들 각각은 제1 전극(110)들을 향하는 방향으로 돌출된 제2 돌출부(122)를 포함하고, 제3 전극(140)들 각각은 제1 전극(110)들을 향하는 방향으로 돌출된 제3 돌출부(142)를 포함할 수 있다. Each of the first electrodes 110 may include a pair of first protrusions 112 and 114 protruding in opposite directions, and each of the second electrodes 120 faces the first electrodes 110 . Each of the third electrodes 140 may include a third protrusion 142 protruding in a direction toward the first electrodes 110 .

제1 전극(110)들, 제2 전극(120)들 및 제3 전극(140)들로는 전압이 독립적으로 인가될 수 있다. 따라서, 제1 전극(110)들과 제2 전극(120)들 간의 중첩영역들 및 제1 전극(110)들과 제3 전극(140)들 간의 중첩영역들 각각에서 가변채널이 생성되거나 소멸될 수 있게 되어, 전자소자(100)의 처리 데이터 양은 더욱 증가할 수 있다. Voltages may be independently applied to the first electrodes 110 , the second electrodes 120 , and the third electrodes 140 . Therefore, in each of overlapping regions between the first electrodes 110 and the second electrodes 120 and between the first electrodes 110 and the third electrodes 140 , the variable channel may be generated or destroyed. Thus, the amount of processing data of the electronic device 100 may be further increased.

이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As described above, the present invention has been described with reference to one embodiment shown in the drawings, but it will be understood by those skilled in the art that various modifications and variations of the embodiments are possible therefrom. Accordingly, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

Claims (10)

제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들;
상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며, 상기 제1 방향으로 서로 이격되어 배열된 복수의 제2 전극들; 및
상기 복수의 제1 전극들과 상기 제2 전극들의 복수의 중첩영역들에서 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에 배치되고 자발 분극성 재료를 포함하는 활성층;을 포함하고,
상기 복수의 제1 전극들 각각은 상기 제2 전극을 향하도록 돌출되고 상기 제1 방향을 따라 연장된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 제1 전극을 향하도록 돌출되고 상기 제2 방향을 따라 연장된 제2 돌출부를 포함하며,
상기 활성층은 상기 중첩영역들 각각에서, 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하고, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작고,
상기 활성층은 상기 제1 전극과 상기 제2 전극이 중첩되는 복수의 중첩 영역의 각각에 상기 제1 전극과 상기 제2 전극 사이에 전자가 이동하는 서로 이격된 복수의 가변 채널이 생성되도록 형성되고,
상기 제1 전극의 제1 돌출부는 상기 제1 방향으로 이격되도록 배열된 복수의 가변 채널 전체에 대응되도록 형성되고, 상기 제1 방향으로 배열된 복수의 상기 제2 전극 전체에 대응되도록 형성된 것을 포함하는, 전자 소자.a plurality of first electrodes extending in a first direction and spaced apart from each other in a second direction perpendicular to the first direction;
a plurality of second electrodes extending in the second direction to intersect the plurality of first electrodes and spaced apart from each other in the first direction; and
an active layer disposed between the plurality of first electrodes and the plurality of second electrodes in a plurality of overlapping regions of the plurality of first electrodes and the second electrodes and including a spontaneously polarizable material; and ,
Each of the plurality of first electrodes includes a first protrusion that protrudes toward the second electrode and extends in the first direction, and each of the plurality of second electrodes protrudes toward the first electrode. and a second protrusion extending along the second direction,
The active layer includes, in each of the overlapping areas, a first area overlapping the first protrusion and the second protrusion, and a second area around the first area, wherein the thickness of the first area is equal to that of the second area. smaller than the thickness of
The active layer is formed such that a plurality of variable channels spaced apart from each other through which electrons move are generated between the first electrode and the second electrode in each of a plurality of overlapping regions where the first electrode and the second electrode overlap,
The first protrusion of the first electrode is formed to correspond to the entire plurality of variable channels arranged to be spaced apart in the first direction, and formed to correspond to the entirety of the plurality of second electrodes arranged in the first direction. , electronic devices. 제1항에 있어서,
상기 중첩영역들은 평면상에서 격자패턴을 이루는 전자소자.According to claim 1,
The overlapping regions form a lattice pattern on a plane. 제1항에 있어서,
상기 중첩영역들 각각에서, 상기 제2 영역은 제1 방향의 분극을 가지고, 상기 제1 영역은 대응하는 제1 전극과 제2 전극으로의 전압 인가에 의해 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가지는 전자 소자.According to claim 1,
In each of the overlapping regions, the second region has a polarization in a first direction, and the first region is selectively polarized in the first direction or the An electronic device having a polarization in a second direction different from the first direction. 제3항에 있어서,
상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 제1 영역과 상기 제2 영역 사이에는 수직방향으로 전자가 이동하는 가변 채널이 생성되는 전자 소자.4. The method of claim 3,
When the first region has the polarization in the second direction, a variable channel through which electrons move in a vertical direction is generated between the first region and the second region. 제1항에 있어서,
상기 복수의 제1 전극들과 상기 복수의 제2 전극들에는 독립적으로 전압이 인가되는 전자 소자.According to claim 1,
An electronic device in which voltages are independently applied to the plurality of first electrodes and the plurality of second electrodes. 제1항에 있어서,
상기 복수의 제1 전극들을 사이에 두고 상기 복수의 제2 전극들과 반대측에 위치한 복수의 제3 전극들을 더 포함하고,
상기 복수의 제3 전극들은 상기 제2 전극들과 나란하게 배치되고, 상기 제1 방향으로 서로 이격된 전자 소자.According to claim 1,
Further comprising a plurality of third electrodes positioned opposite to the plurality of second electrodes with the plurality of first electrodes interposed therebetween,
The plurality of third electrodes are disposed in parallel with the second electrodes and are spaced apart from each other in the first direction. 제6항에 있어서,
상기 복수의 제3 전극들 각각은 상기 제1 전극들을 향해 돌출되고 상기 제2 방향을 따라 연장된 제3 돌출부를 포함하고,
상기 활성층은 상기 복수의 제1 전극들과 상기 복수의 제3 전극들의 중첩영역들에 더 배치된 전자 소자.7. The method of claim 6,
Each of the plurality of third electrodes includes a third protrusion protruding toward the first electrodes and extending in the second direction,
The active layer is further disposed in overlapping regions of the plurality of first electrodes and the plurality of third electrodes. 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들, 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며 상기 제1 방향으로 서로 이격된 복수의 제2 전극들 및 상기 복수의 제1 전극들과 상기 복수의 제2 전극들의 복수의 중첩영역들에서 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에 배치되고 자발 분극성 재료를 포함하는 활성층을 포함하는 전자 소자에서,
상기 복수의 제1 전극들과 상기 복수의 제2 전극들을 통해, 상기 중첩영역들 중 적어도 어느 하나에 제1 전기장을 발생시키는 단계;
상기 제1 전기장에 의해, 상기 중첩영역들 중 적어도 어느 하나에서 활성층의 일부의 분극 방향이 변경되어, 상기 활성층이 서로 상이한 분극을 가지는 제1 영역과 제2 영역으로 구획되는 단계; 및
상기 제1 영역과 상기 제2 영역의 경계에 전류가 흐를 수 있는 가변 채널이 형성되는 단계;를 포함하고,
상기 복수의 제1 전극들 각각은 상기 복수의 제2 전극들을 향하도록 돌출된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 복수의 제1 전극들을 향하도록 돌출된 제2 돌출부를 포함하며,
상기 제1 영역은 수직방향으로 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 영역으로, 상기 가변 채널은 상기 제1 영역과 상기 제2 영역의 경계에서 상기 수직방향으로 형성되는 전기장을 이용하고,
상기 활성층의 상기 가변 채널은 상기 제1 전극과 상기 제2 전극이 중첩되는 복수의 중첩 영역의 각각에 상기 제1 전극과 상기 제2 전극 사이에 전자가 이동할 수 있도록 복수 개로 형성되고,
상기 제1 전극의 제1 돌출부는 상기 제1 방향으로 이격되도록 배열된 복수의 가변 채널 전체에 대응되도록 형성되고, 상기 제1 방향으로 배열된 복수의 상기 제2 전극 전체에 대응되도록 형성된 것을 포함하는, 전류 경로 제어 방법.a plurality of first electrodes extending in a first direction and arranged to be spaced apart from each other in a second direction perpendicular to the first direction, extending in the second direction to intersect the plurality of first electrodes a plurality of second electrodes spaced apart from each other in a direction and between the plurality of first electrodes and the plurality of second electrodes in a plurality of overlapping regions of the plurality of first electrodes and the plurality of second electrodes An electronic device comprising an active layer disposed and comprising a spontaneously polarizable material, the electronic device comprising:
generating a first electric field in at least one of the overlapping regions through the plurality of first electrodes and the plurality of second electrodes;
changing the polarization direction of a portion of the active layer in at least one of the overlapping regions by the first electric field, so that the active layer is partitioned into a first region and a second region having different polarizations; and
Including; forming a variable channel through which a current can flow at a boundary between the first region and the second region;
Each of the plurality of first electrodes includes a first protrusion protruding toward the plurality of second electrodes, and each of the plurality of second electrodes includes a second protrusion protruding toward the plurality of first electrodes. includes,
The first region is a region overlapping the first protrusion and the second protrusion in a vertical direction, and the variable channel uses an electric field formed in the vertical direction at the boundary between the first region and the second region;
A plurality of the variable channels of the active layer are formed in each of a plurality of overlapping regions where the first electrode and the second electrode overlap so that electrons can move between the first electrode and the second electrode,
The first protrusion of the first electrode is formed to correspond to the entire plurality of variable channels arranged to be spaced apart in the first direction, and formed to correspond to the entirety of the plurality of second electrodes arranged in the first direction. , the current path control method. 제8항에 있어서,
상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작은, 전기장을 이용한 전류 경로 제어 방법.9. The method of claim 8,
A current path control method using an electric field, wherein the thickness of the first region is smaller than the thickness of the second region. 제8항에 있어서,
상기 중첩영역들은 격자패턴을 이루고, 상기 중첩영역들에서 상기 가변채널은 선택적으로 형성되는 전기장을 이용한 전류 경로 제어 방법.9. The method of claim 8,
The overlapping regions form a grid pattern, and the variable channel is selectively formed in the overlapping regions. A method of controlling a current path using an electric field.
KR1020190098936A 2019-08-13 2019-08-13 Controlling method for electric current path using electric field and electric device KR102304219B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190098936A KR102304219B1 (en) 2019-08-13 2019-08-13 Controlling method for electric current path using electric field and electric device
KR1020210122377A KR20210118009A (en) 2019-08-13 2021-09-14 Controlling method for electric current path using electric field and electric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190098936A KR102304219B1 (en) 2019-08-13 2019-08-13 Controlling method for electric current path using electric field and electric device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210122377A Division KR20210118009A (en) 2019-08-13 2021-09-14 Controlling method for electric current path using electric field and electric device

Publications (2)

Publication Number Publication Date
KR20210020206A KR20210020206A (en) 2021-02-24
KR102304219B1 true KR102304219B1 (en) 2021-09-27

Family

ID=74688896

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190098936A KR102304219B1 (en) 2019-08-13 2019-08-13 Controlling method for electric current path using electric field and electric device
KR1020210122377A KR20210118009A (en) 2019-08-13 2021-09-14 Controlling method for electric current path using electric field and electric device

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210122377A KR20210118009A (en) 2019-08-13 2021-09-14 Controlling method for electric current path using electric field and electric device

Country Status (1)

Country Link
KR (2) KR102304219B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992953B1 (en) * 2018-10-12 2019-06-27 브이메모리 주식회사 Controlling method for electric current path using electric field and electric device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876135B1 (en) * 2006-12-29 2008-12-29 서울시립대학교 산학협력단 Memory device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992953B1 (en) * 2018-10-12 2019-06-27 브이메모리 주식회사 Controlling method for electric current path using electric field and electric device

Also Published As

Publication number Publication date
KR20210020206A (en) 2021-02-24
KR20210118009A (en) 2021-09-29

Similar Documents

Publication Publication Date Title
CN112805819B (en) Current path control method using electric field and electronic component
KR102304219B1 (en) Controlling method for electric current path using electric field and electric device
KR102304218B1 (en) Controlling method for electric current path using electric field and electric device
KR102408494B1 (en) Controlling method for electric current path using electric field and electric device
KR102218663B1 (en) Controlling method for electric current path using electric field and electric device
KR102599612B1 (en) Controlling method for electric current path using electric field and electric device
KR102230796B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102484129B1 (en) Variable low resistance area based memory device and controlling thereof
KR102370745B1 (en) Variable low resistance area based memory device and controlling thereof
KR102246246B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102059485B1 (en) Variable low resistance area based memory device and controlling thereof
KR102629599B1 (en) Variable low resistance area based memory device and controlling thereof
KR102262604B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102606509B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102302898B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246247B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102051042B1 (en) Electric circuit using variable low resistance area and controlling thereof
KR20210033961A (en) Variable low resistance area based electronic device and controlling thereof
KR20200083908A (en) Variable low resistance area based memory device and controlling thereof
KR20200083842A (en) Variable low resistance area based memory device and controlling thereof
KR20210049743A (en) Variable low resistance area based electronic device and controlling thereof

Legal Events

Date Code Title Description
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant