KR102606509B1 - Variable low resistance area based electronic device and controlling thereof - Google Patents

Variable low resistance area based electronic device and controlling thereof Download PDF

Info

Publication number
KR102606509B1
KR102606509B1 KR1020210052635A KR20210052635A KR102606509B1 KR 102606509 B1 KR102606509 B1 KR 102606509B1 KR 1020210052635 A KR1020210052635 A KR 1020210052635A KR 20210052635 A KR20210052635 A KR 20210052635A KR 102606509 B1 KR102606509 B1 KR 102606509B1
Authority
KR
South Korea
Prior art keywords
electrode
region
active layer
variable low
polarization
Prior art date
Application number
KR1020210052635A
Other languages
Korean (ko)
Other versions
KR20210052413A (en
Inventor
손종화
손종역
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190090482A external-priority patent/KR102246246B1/en
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020210052635A priority Critical patent/KR102606509B1/en
Publication of KR20210052413A publication Critical patent/KR20210052413A/en
Application granted granted Critical
Publication of KR102606509B1 publication Critical patent/KR102606509B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Abstract

본 발명의 일 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 인가 전극, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역, 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제1 전극 및 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되고 상기 제1 전극과 상이한 전기적 특성을 갖는 제2 전극을 포함하는 변동 저저항 영역 기반 전자 소자를 개시한다.One embodiment of the present invention includes an active layer containing a spontaneously polarizable material, an applied electrode disposed adjacent to the active layer, a polarization region formed in the active layer by applying an electric field to the active layer through the applied electrode, and a boundary of the polarization region. At least one variable low-resistance region including a region having lower electrical resistance than another adjacent region, a first electrode spaced apart from the applying electrode and connected to the variable low-resistance region, and a first electrode spaced apart from the applying electrode and connected to the variable low-resistance region. Disclosed is an electronic device based on a variable low-resistance region including a second electrode connected to and having different electrical characteristics from the first electrode.

Description

변동 저저항 영역 기반 전자 소자 및 이의 제어 방법{Variable low resistance area based electronic device and controlling thereof}{Variable low resistance area based electronic device and controlling the same}

본 발명은 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법에 관한 것이다.The present invention relates to an electronic device using a variable low-resistance region and a method of controlling the same.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.As technology advances and people's interest in convenience in life increases, attempts to develop various electronic products are becoming more active.

또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.Additionally, these electronic products are becoming increasingly smaller and more integrated, and the locations in which they are used are increasing widely.

이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 기 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.These electronic products include various electrical devices, such as CPUs, memory, and various other electrical devices. These devices may include various types of electrical circuits.

예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in a variety of fields, including not only computers and smartphones, but also home sensor devices for IoT and bioelectronic devices for ergonomics.

한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.Meanwhile, with the recent pace of technological development and rapid improvement in users' living standards, the use and application areas of these electric devices are rapidly increasing, and the demand for them is also increasing accordingly.

이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there are limitations in implementing and controlling electronic circuits that can be easily and quickly applied to various commonly used electrical devices.

한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다. Meanwhile, memory elements, especially non-volatile memory elements, are widely used as information storage and/or processing devices in various electronic devices such as computers, cameras, and communication devices.

이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 이를 향상한 메모리 소자를 구현하는데 한계가 있다.These memory devices are being developed a lot, especially in terms of lifespan and speed. Most of the challenges are securing memory lifespan and speed, but there are limits to implementing improved memory devices.

본 발명은 다양한 용도에 용이하게 적용할 수 있는 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법을 제공할 수 있다. The present invention can provide a variable low-resistance region-based electronic device and a control method thereof that can be easily applied to various purposes.

본 발명의 일 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 인가 전극, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역, 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제1 전극 및 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되고 상기 제1 전극과 상이한 전기적 특성을 갖는 제2 전극을 포함하는 변동 저저항 영역 기반 전자 소자를 개시한다.One embodiment of the present invention includes an active layer containing a spontaneously polarizable material, an applied electrode disposed adjacent to the active layer, a polarization region formed in the active layer by applying an electric field to the active layer through the applied electrode, and a boundary of the polarization region. At least one variable low-resistance region including a region having lower electrical resistance than another adjacent region, a first electrode spaced apart from the applying electrode and connected to the variable low-resistance region, and a first electrode spaced apart from the applying electrode and connected to the variable low-resistance region. Disclosed is an electronic device based on a variable low-resistance region including a second electrode connected to and having different electrical characteristics from the first electrode.

본 실시예에 있어서 상기 제1 전극과 상기 제2 전극은 서로 전기적 특성이 상이한 재료를 포함할 수 있다.In this embodiment, the first electrode and the second electrode may include materials with different electrical properties.

본 실시예에 있어서 상기 제1 전극의 일함수는 상기 제2 전극의 일함수보다 작은 것을 포함할 수 있다.In this embodiment, the work function of the first electrode may be smaller than the work function of the second electrode.

본 실시예에 있어서 상기 제1 전극 및 상기 제2 전극은 금속 재료를 포함하고, 상기 제1 전극에 함유된 금속 재료의 일함수는 상기 제2 전극에 함유된 금속 재료의 일함수보다 작은 것을 포함할 수 있다.In this embodiment, the first electrode and the second electrode include a metal material, and the work function of the metal material contained in the first electrode is smaller than the work function of the metal material contained in the second electrode. can do.

본 발명의 다른 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 인가 전극, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역; 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역, 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제1 전극 및 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되고 상기 제1 전극과 상이한 전기적 특성을 갖는 제2 전극을 포함하는 변동 저저항 영역 기반 전자 소자에 대하여, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역을 형성하는 단계를 형성하여 상기 변동 저저항 영역을 통하여 상기 제1 전극 및 제2 전극 간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법을 개시한다.Another embodiment of the present invention includes an active layer including a spontaneously polarizable material, an applied electrode disposed adjacent to the active layer, and a polarization region formed in the active layer by applying an electric field to the active layer through the applied electrode; At least one variable low-resistance region including a region with lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region, a first electrode spaced apart from the applying electrode and connected to the variable low-resistance region, and spaced apart from the applying electrode. For an electronic device based on a variable low-resistance region that is connected to the variable low-resistance region and includes a second electrode having different electrical characteristics from the first electrode, an electric field is applied to the active layer through the applying electrode to polarize the active layer. forming a region and forming a variable low-resistance region including a region with lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region, thereby forming the first electrode and the first electrode through the variable low-resistance region. Disclosed is a method for controlling an electronic device based on a variable low-resistance region, including forming a current flow between two electrodes.

본 실시예에 있어서 상기 인가 전극을 제어하면서 상기 변동 저저항 영역이 형성되는 것에 따라 상기 제1 전극과 상기 제2 전극간의 전류의 측정 단계를 포함할 수 있다.In this embodiment, the step of controlling the application electrode and measuring the current between the first electrode and the second electrode as the variable low-resistance region is formed may be included.

본 실시예에 있어서 상기 인가 전극을 통한 전기장을 제어하여 상기 분극 영역을 제어하고, 상기 분극 영역의 제어에 따라 상기 변동 저저항 영역의 생성 또는 소멸하는 단계를 포함할 수 있다.In this embodiment, the method may include controlling the polarization region by controlling the electric field through the applied electrode, and generating or disappearing the variable low-resistance region according to control of the polarization region.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features and advantages in addition to those described above will become apparent from the following drawings, claims and detailed description of the invention.

본 발명에 관한 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법은 다양한 용도에 용이하게 적용할 수 있다. The electronic device and its control method using a variable low-resistance region according to the present invention can be easily applied to various purposes.

도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3은 도 2의 K의 확대도이다.
도 4a 내지 도 4c는 도 1의 전자 회로 관련 제어 방법을 설명하기 위한 도면이다. 도 5는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다.
도 7a 내지 도 7d는 도 5의 전자 회로 관련, 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 10 내지 도 14는 도 8의 전자 소자의 동작을 설명하기 위한 도면들이다.
도 15는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 16은 도 15의 전자 소자의 각 영역의 에너지 준위를 개략적으로 도시한 도면이다.
도 17은 본 발명의 또 다른 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 18은 본 발명의 또 다른 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 19는 도 18의 VI-VI선을 따라 절취한 단면도이다.
도 20은 변동 저저항 영역의 전압 및 전류 관계를 도시한 그래프이다.
도 21은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 기반 전자 소자의 단면도이다.
도 22는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.
도 23은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.
도 24는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.
도 25는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.
도 26과 도 27은 본 발명의 또 다른 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 단면도이다.
도 28은 도 26의 전자 소자의 다른 예를 개략적으로 도시한 단면도이다.
도 29는 도 26의 전자 소자의 또 다른 예를 개략적으로 도시한 단면도이다.
도 30은 도 26의 전자 소자의 또 다른 예를 개략적으로 도시한 단면도이다.
도 31은 도 26의 전자 소자의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 32는 도 26의 전자 소자의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 33은 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 34는 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 35는 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 36은 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
1 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention.
Figure 2 is a cross-sectional view taken along line II-II of Figure 1.
Figure 3 is an enlarged view of K in Figure 2.
FIGS. 4A to 4C are diagrams for explaining a control method related to the electronic circuit of FIG. 1. Figure 5 is a schematic plan view showing an electronic circuit according to another embodiment of the present invention.
Figure 6 is a cross-sectional view taken along line VI-VI of Figure 5.
FIGS. 7A to 7D are diagrams for explaining a current path range control method related to the electronic circuit of FIG. 5.
Figure 8 is a schematic plan view showing an electronic device according to an embodiment of the present invention.
Figure 9 is a cross-sectional view taken along line II-II of Figure 8.
FIGS. 10 to 14 are diagrams for explaining the operation of the electronic device of FIG. 8.
Figure 15 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.
FIG. 16 is a diagram schematically showing the energy level of each region of the electronic device of FIG. 15.
Figure 17 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.
Figure 18 is a schematic plan view showing an electronic device according to another embodiment of the present invention.
FIG. 19 is a cross-sectional view taken along line VI-VI of FIG. 18.
Figure 20 is a graph showing the voltage and current relationship in the variable low-resistance region.
Figure 21 is a cross-sectional view of a variable low-resistance based electronic device according to another embodiment of the present invention.
Figure 22 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.
Figure 23 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.
Figure 24 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.
Figure 25 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.
26 and 27 are cross-sectional views schematically showing an example of an electronic device according to another embodiment of the present invention.
FIG. 28 is a cross-sectional view schematically showing another example of the electronic device of FIG. 26.
FIG. 29 is a cross-sectional view schematically showing another example of the electronic device of FIG. 26.
FIG. 30 is a cross-sectional view schematically showing another example of the electronic device of FIG. 26.
FIG. 31 is a cross-sectional view schematically showing an example of the II' cross-section of the electronic device of FIG. 26.
FIG. 32 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.
FIG. 33 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.
FIG. 34 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.
FIG. 35 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.
FIG. 36 is a cross-sectional view schematically showing another example of a cross-section taken along line II' of the electronic device of FIG. 26.

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to embodiments of the present invention shown in the attached drawings.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can be modified in various ways and can have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. The effects and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. When describing with reference to the drawings, identical or corresponding components will be assigned the same reference numerals and redundant description thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first and second are used not in a limiting sense but for the purpose of distinguishing one component from another component.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, singular terms include plural terms unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have mean that the features or components described in the specification exist, and do not exclude in advance the possibility of adding one or more other features or components.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the sizes of components may be exaggerated or reduced for convenience of explanation. For example, the size and thickness of each component shown in the drawings are shown arbitrarily for convenience of explanation, so the present invention is not necessarily limited to what is shown.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, y-axis, and z-axis are not limited to the three axes in the Cartesian coordinate system, but can be interpreted in a broad sense including these. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may also refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. In cases where an embodiment can be implemented differently, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially at the same time, or may be performed in an order opposite to that in which they are described.

도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이고, 도 3은 도 2의 K의 확대도이다.FIG. 1 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is an enlarged view of K in FIG. 2.

도 1 및 도 2를 참조하면 본 실시예의 전자 회로(10)는 활성층(11), 인가 전극(12), 변동 저저항 영역(VL)을 포함할 수 있다.Referring to FIGS. 1 and 2 , the electronic circuit 10 of this embodiment may include an active layer 11, an applied electrode 12, and a variable low-resistance region (VL).

활성층(11)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(11)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(11)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 11 may include a spontaneously polarizable material. For example, the active layer 11 includes an insulating material and may include a ferroelectric material. That is, the active layer 11 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(11)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional example, the active layer 11 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(11)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. Also, as another example, the active layer 11 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(11)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(11)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 11 can be formed using various other ferroelectric materials, descriptions of all examples thereof will be omitted. Additionally, when forming the active layer 11, the ferroelectric material may be doped with various other materials to include additional functions or improve electrical properties.

활성층(11)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(11)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 11 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 11 can maintain its polarization state even when the applied electric field is removed.

인가 전극(12)은 활성층(11)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(11)에 인가할 수 있다.The application electrode 12 may be formed to apply an electric field to the active layer 11, and for example, may apply a voltage to the active layer 11.

선택적 실시예로서 인가 전극(12)은 활성층(11)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the applying electrode 12 may be formed to contact the top surface of the active layer 11.

또한, 인가 전극(12)은 활성층(11)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. Additionally, the application electrode 12 can be formed to apply voltages of various sizes to the active layer 11 and to control the time of voltage application.

선택적 실시예로서 인가 전극(12)은 게이트 전극일 수 있다.As an alternative embodiment, the input electrode 12 may be a gate electrode.

예를들면 인가 전극(12)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 12 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(12)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(12)을 형성할 수 있다.The applying electrode 12 may include various materials and may include materials with high electrical conductivity. For example, the application electrode 12 can be formed using various metals.

예를들면 인가 전극(12)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 12 can be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium or copper. Alternatively, it can be formed using alloys of these materials or nitrides of these materials.

또한 선택적 실시예로서 인가 전극(12)은 적층체 구조를 포함할 수도 있다.Additionally, as an optional embodiment, the applying electrode 12 may include a laminate structure.

도시하지 않았으나 선택적 실시예로서 인가 전극(12)과 활성층(11)의 사이에 하나 이상의 절연층이 더 배치될 수도 있다.Although not shown, as an optional embodiment, one or more insulating layers may be further disposed between the applying electrode 12 and the active layer 11.

변동 저저항 영역(VL)은 활성층(11)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 또한 도 1에 도시한 것과 같이 인가 전극(12)의 주변에 선형을 갖는 전류의 패쓰로 형성될 수 있다.The variable low-resistance region (VL) is a region formed in the active layer 11 through which current can flow, and can also be formed as a linear current path around the application electrode 12, as shown in FIG. 1. there is.

구체적으로 변동 저저항 영역(VL)은 활성층(11)의 영역 중 변동 저저항 영역(VL)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the variable low-resistance region (VL) is a region of the active layer 11 with lower electrical resistance than other regions adjacent to the variable low-resistance region (VL).

또한, 인가 전극(12)을 통한 변동 저저항 영역(VL)을 형성한 후에, 인가 전극(12)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(11)의 분극 상태는 유지되므로 변동 저저항 영역(VL)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the variable low-resistance region (VL) through the application electrode 12, even if the electric field through the application electrode 12 is removed, for example, even if the voltage is removed, the polarization state of the active layer 11 remains. Since this is maintained, the variable low-resistance region (VL) is maintained and a current path can be maintained.

이를 통하여 다양한 전자 회로를 구성할 수 있다.Through this, various electronic circuits can be constructed.

변동 저저항 영역(VL)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(11)의 전체의 두께에 대응될 수 있다.The variable low-resistance region VL has a height HVL, and this height HVL may correspond to the overall thickness of the active layer 11.

이러한 변동 저저항 영역(VL)은 높이(HVL)는 인가 전극(12)을 통한 전기장의 가할 때 전기장의 세기, 예를들면 전압의 크기에 비례할 수 있다. 적어도 이러한 전기장의 크기는 활성층(11)이 갖는 고유의 항전기장보다는 클 수 있다.The height (HVL) of this variable low-resistance region (VL) may be proportional to the intensity of the electric field, for example, the magnitude of the voltage, when the electric field is applied through the application electrode 12. At least the size of this electric field may be larger than the inherent coercive electric field of the active layer 11.

변동 저저항 영역(VL)은 인가 전극(12)을 통하여 전압이 활성층(11)에 인가되면 형성되는 영역이고, 인가 전극(12)의 제어를 통하여 변동, 예를들면 생성, 소멸 또는 이동할 수 있다.The variable low-resistance region (VL) is a region formed when voltage is applied to the active layer 11 through the applied electrode 12, and can vary, for example, create, disappear, or move through control of the applied electrode 12. .

활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11F)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제1 분극 영역(11F)의 경계에 형성될 수 있다.The active layer 11 may include a first polarization region 11F having a first polarization direction, and a variable low-resistance region VL may be formed at the boundary of the first polarization region 11F.

또한, 제1 분극 영역(11F)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(11R)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, it may include a second polarization region 11R having a second polarization direction adjacent to the first polarization region 11F, and the variable low-resistance region VL is located at the boundary of the second polarization region 11R. can be formed. The second direction may be at least a different direction from the first direction, for example, a direction opposite to the first direction.

예를들면 변동 저저항 영역(VL)은 제1 분극 영역(11F)과 제2 분극 영역(11R)의 사이에 형성될 수 있다. 이를 통하여 변동 저저항 영역(VL)을 중심으로 제1 방향(예를들면 도 2를 기준으로 아래로부터 위를 향하는 방향)의 분극 방향을 갖는 제1 분극 영역(11F) 및 상기 제1 방향과 반대 방향(예를들면 도 2를 기준으로 위로부터 아래를 향하는 방향)의 분극 방향을 갖는 제2 분극 영역(11R)이 구별되도록 배치될 수 있다.For example, the variable low-resistance region VL may be formed between the first polarization region 11F and the second polarization region 11R. Through this, a first polarization region 11F having a polarization direction in a first direction (for example, a direction from bottom to top based on FIG. 2) centered on the variable low-resistance region VL and a polarization direction opposite to the first direction. The second polarization region 11R having a polarization direction (for example, a direction from top to bottom with respect to FIG. 2) may be arranged to be distinct.

변동 저저항 영역(VL)은 일 방향의 폭(WVL)을 가질 수 있고, 이는 변동 저저항 영역(VL)의 이동 거리에 비례할 수 있다.The variable low-resistance region (VL) may have a width (WVL) in one direction, which may be proportional to the moving distance of the variable low-resistance region (VL).

또한, 이러한 폭(WVL)은 변동 저저항 영역(VL)으로 정의되는 평면상의 영역의 폭일 수 있고, 이는 제1 분극 영역(11F)의 폭에 대응한다고 할 수 있다.Additionally, this width (WVL) may be the width of a region on a plane defined as the variable low-resistance region (VL), which can be said to correspond to the width of the first polarization region (11F).

또한, 변동 저저항 영역(VL)은 제1 분극 영역(11F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 제1 분극 영역(11F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)를 가질 수 있다. Additionally, the variable low-resistance region VL may be formed to correspond to the entire side of the boundary line of the first polarization region 11F and may have a thickness TVL1 in a direction away from the side of the first polarization region 11F. there is.

선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an alternative example, this thickness TVL1 may be between 0.1 and 0.3 nanometers.

도 4a 내지 도 4c는 도 1의 전자 회로에 대하여 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.FIGS. 4A to 4C are diagrams for explaining a current path range control method for the electronic circuit of FIG. 1 .

도 4a를 참조하면, 활성층(11)은 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(12)을 통한 초기화 전기장을 인가하여 도 4a와 같은 활성층(11)의 분극 상태를 형성할 수 있다.Referring to FIG. 4A, the active layer 11 may include a second polarization region 11R having a second polarization direction. As an optional embodiment, the polarization state of the active layer 11 as shown in FIG. 4A may be formed by applying an initializing electric field through the application electrode 12.

그리고 나서 도 4b를 참조하면, 활성층(11)에 제1 분극 영역(11F)이 형성된다. 구체적 예로서 인가 전극(12)의 폭에 대응하도록 인가 전극(12)과 중첩된 영역에 우선 제1 분극 영역(11F)이 형성될 수 있다. Then, referring to FIG. 4B, a first polarization region 11F is formed in the active layer 11. As a specific example, a first polarization region 11F may be formed in an area overlapping with the application electrode 12 to correspond to the width of the application electrode 12.

인가 전극(12)을 통하여 활성층(11)의 항전기장보다 크고, 또한 적어도 활성층(11)의 두께 전체에 대응하도록 제1 분극 영역(11F)의 높이(HVL)가 형성될 수 있을 정도의 크기의 전기장을 활성층(11)에 인가할 수 있다.It is larger than the coercive electric field of the active layer 11 through the applied electrode 12, and is large enough to enable the height (HVL) of the first polarization region 11F to be formed to at least correspond to the entire thickness of the active layer 11. An electric field may be applied to the active layer 11.

이러한 인가 전극(12)을 통한 전기장의 인가를 통하여 활성층(11)의 제2 분극 영역(11R)의 일 영역에 대한 분극 방향을 바꾸어 제1 분극 영역(11F)으로 변하게 할 수 있다.By applying an electric field through the application electrode 12, the polarization direction of one region of the second polarization region 11R of the active layer 11 can be changed to change into the first polarization region 11F.

선택적 실시예로서 제1 분극 영역(11F)의 높이(HVL)방향으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1km/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate of the first polarization region 11F in the height (HVL) direction may be very fast, for example, at a rate of 1 km/sec.

그리고 나서 계속적으로 인가 전극(12)을 통한 전기장을 유지하면, 즉 시간이 지나면 제1 분극 영역(11F)은 수평 방향(H), 즉 높이(HVL)과 직교하는 방향으로 이동하여 그 크기가 커질 수 있다. 즉, 제2 분극 영역(11R)의 영역을 점진적으로 제1 분극 영역(11F)으로 변환할 수 있다.Then, if the electric field through the applied electrode 12 is continuously maintained, that is, over time, the first polarization region 11F moves in the horizontal direction H, that is, in the direction perpendicular to the height HVL, and increases in size. You can. That is, the area of the second polarization region 11R can be gradually converted into the first polarization region 11F.

선택적 실시예로서 제1 분극 영역(11F)의 수평 방향(H)으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1m/sec(초)의 속도를 갖고 성장할 수 있다.As an alternative embodiment, the growth rate of the first polarization region 11F in the horizontal direction (H) may be very fast, for example, at a rate of 1 m/sec.

이를 통하여 변동 저저항 영역(VL)의 크기를 제어할 수 있는데, 이러한 크기는 예를들면 변동 저저항 영역(VL)의 폭이고 제1 분극 영역(11F)의 성장 거리에 대응하므로 성장 속력과 전기장 유지 시간에 비례할 수 있다. 예를들면 성장 거리는 성장 속력과 전기장 유지 시간의 곱에 비례할 수 있다.Through this, the size of the variable low-resistance region (VL) can be controlled. This size is, for example, the width of the variable low-resistance region (VL) and corresponds to the growth distance of the first polarization region (11F), so the growth speed and electric field It may be proportional to the holding time. For example, the growth distance may be proportional to the product of the growth speed and the electric field maintenance time.

또한, 제1 분극 영역(11F)의 성장 속력은 높이(HVL)방향으로의 성장 속도와 수평 방향(H)으로의 성장 속도의 합에 비례할 수 있다.Additionally, the growth speed of the first polarization region 11F may be proportional to the sum of the growth speed in the height (HVL) direction and the growth speed in the horizontal direction (H).

그러므로 변동 저저항 영역(VL)의 크기는 전기장 유지 시간을 제어하여 원하는 대로 조절할 수 있다.Therefore, the size of the variable low-resistance region (VL) can be adjusted as desired by controlling the electric field maintenance time.

구체적으로 도 4c에 도시한 것과 같이 제1 분극 영역(11F)은 넓게 퍼져서 커지고, 그에 따라 변동 저저항 영역(VL)도 인가 전극(12)으로부터 멀리 떨어지는 방향으로 이동할 수 있다.Specifically, as shown in FIG. 4C, the first polarization region 11F spreads out and becomes large, and accordingly, the variable low-resistance region VL can also move in a direction away from the application electrode 12.

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through an applied electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and a first polarization region is formed at the boundary between the first polarization region and the second polarization region. A corresponding variable low-resistance region can be formed. This variable low-resistance area is a low-resistance area and can serve as a path for current, making it possible to easily form an electronic circuit.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하여, 예를들면 전압의 크기를 제어하여 변동 저저항 영역의 높이를 정할 수 있고, 구체적으로 활성층의 전체 두께에 대응하는 높이를 갖도록 제어할 수 있다.In addition, in this embodiment, the height of the variable low-resistance region can be determined by controlling the size of the voltage through the applied electrode, for example, and specifically controlled to have a height corresponding to the entire thickness of the active layer. can do.

또한, 인가 전극을 통한 전기장을 유지하는 시간을 제어하여 변동 저저항 영역의 크기, 예를들면 폭을 결정할 수 있다. 이러한 변동 저저항 영역의 크기의 제어를 통하여 전류의 흐름의 패쓰의 크기를 용이하게 제어할 수 있다.Additionally, the size, for example, width, of the variable low-resistance region can be determined by controlling the time for maintaining the electric field through the applied electrode. By controlling the size of this variable low-resistance area, the size of the path of current flow can be easily controlled.

또한, 인가 전극을 통한 전기장을 제거하여도 분극 영역의 분극 상태는 유지되므로 전류의 패쓰를 용이하게 유지할 수 있고, 인가 전극을 통한 전기장을 지속적으로 유지하여 분극 영역이 확대되면 이미 형성되어 있던 변동 저저항 영역은 저항이 낮아져 전류가 흐르지 않게 될 수 있다.In addition, even if the electric field through the applied electrode is removed, the polarization state of the polarization region is maintained, so the path of the current can be easily maintained. When the polarization region is expanded by continuously maintaining the electric field through the applied electrode, the fluctuation that has already been formed is reduced. In the resistance area, the resistance may be lowered so that no current flows.

이를 통하여 전류의 패쓰에 대한 소멸을 제어할 수 있고, 결과적으로 전류의 흐름에 대한 용이한 제어를 할 수 있다.Through this, the extinction of the current path can be controlled, and as a result, the flow of current can be easily controlled.

본 실시예의 전자 회로를 제어하여 다양한 용도에 사용할 수 있고, 예를들면 변동 저저항 영역에 접하도록 하나 이상의 전극을 연결할 수 있다.The electronic circuit of this embodiment can be controlled and used for various purposes, for example, one or more electrodes can be connected to contact a variable low-resistance region.

도 5는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.Figure 5 is a schematic plan view showing an electronic circuit according to another embodiment of the present invention.

도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다. Figure 6 is a cross-sectional view taken along line VI-VI of Figure 5.

도 5 및 도 6을 참조하면 본 실시예의 전자 회로(20)는 활성층(21), 인가 전극(22), 변동 저저항 영역(VL1, VL2, VL3)을 포함할 수 있다.Referring to FIGS. 5 and 6 , the electronic circuit 20 of this embodiment may include an active layer 21, an applied electrode 22, and variable low-resistance regions VL1, VL2, and VL3.

활성층(21)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(21)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(21)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 21 may include a spontaneously polarizable material. For example, the active layer 21 includes an insulating material and may include a ferroelectric material. That is, the active layer 21 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(21)은 페로브스카이트 계열 물질을 포함할 수 있고, 구체적 설명은 전술한 실시예와 동일하므로 생략한다.As an optional embodiment, the active layer 21 may include a perovskite-based material, and the detailed description is the same as the above-described embodiment and is therefore omitted.

인가 전극(22)은 활성층(21)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(21)에 인가할 수 있다. 구체적 내용은 전술한 실시예와 동일하므로 생략한다.The application electrode 22 may be formed to apply an electric field to the active layer 21, and for example, may apply a voltage to the active layer 21. Since the specific details are the same as the above-described embodiment, they are omitted.

변동 저저항 영역(VL1, VL2, VL3)은 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 포함할 수 있다.The variable low-resistance regions (VL1, VL2, and VL3) may include a first variable low-resistance region (VL1), a second variable low-resistance region (VL2), and a third variable low-resistance region (VL3).

제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)보다 큰 폭을 가질 수 있다. 예를들면 제1 변동 저저항 영역(VL1)으로 둘러싸인 영역은 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역은 제3 변동 저저항 영역(VL3)으로 둘러싸인 영역보다 큰 폭을 가질 수 있다.The first variable low-resistance area (VL1) may have a larger width than the second variable low-resistance area (VL2), and the second variable low-resistance area (VL2) may have a larger width than the third variable low-resistance area (VL3). there is. For example, the area surrounded by the first variable low-resistance area (VL1) has a larger width than the area surrounded by the second variable low-resistance area (VL2), and the area surrounded by the second variable low-resistance area (VL2) has a wider width than the area surrounded by the second variable low-resistance area (VL2). It can have a larger width than the area surrounded by the low-resistance area (VL3).

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)의 외곽에 배치되고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)의 외곽에 배치될 수 있다.As an optional embodiment, the first variable low-resistance region (VL1) is disposed outside the second variable low-resistance region (VL2), and the second variable low-resistance region (VL2) is disposed outside the third variable low-resistance region (VL3). can be placed in

제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 선형을 갖는 전류의 패쓰로 형성될 수 있다.The first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) are regions formed in the active layer 21 and are regions through which current can flow, and the current has a linear shape. It can be formed as a path of .

구체적으로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)의 영역 중 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) are the first variable low-resistance region (VL1) and the third variable low-resistance region (VL1) among the regions of the active layer 21. This is an area with lower electrical resistance than other areas adjacent to the 2 variable low-resistance area (VL2) and the third variable low-resistance area (VL3).

또한, 인가 전극(22)을 통한 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 형성한 후에, 인가 전극(22)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(21)의 분극 상태는 유지되므로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) through the applied electrode 22, Even if the electric field is removed, for example, the voltage is removed, the polarization state of the active layer 21 is maintained, so that the first variable low-resistance region (VL1), the second variable low-resistance region (VL2), and the third variable low-resistance region (VL3) is maintained and can maintain the state of forming a current path.

이를 통하여 다양한 전자 회로를 구성할 수 있다. 예를들면 하나 이상의 데이터를 저장할 수 있는 메모리 소자의 적어도 일부를 구성할 수 있다.Through this, various electronic circuits can be constructed. For example, it may form at least a portion of a memory device capable of storing one or more data.

변동 저저항 영역(VL1, VL2, VL3)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(21)의 전체의 두께에 대응될 수 있다.The variable low-resistance regions VL1, VL2, and VL3 have a height HVL, and this height HVL may correspond to the overall thickness of the active layer 21.

활성층(21)은 제1 분극 방향을 갖는 제1 분극 영역(21F1, 21F3)을 포함할 수 있고, 변동 저저항 영역(VL1, VL2, VL3)은 이러한 제1 분극 영역(21F1, 21F3)의 경계에 형성될 수 있다.The active layer 21 may include first polarization regions 21F1 and 21F3 having a first polarization direction, and the variable low-resistance regions VL1, VL2, and VL3 are boundaries of the first polarization regions 21F1 and 21F3. can be formed in

또한, 제1 분극 영역(21F1, 21F3)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(21R1, 21R2)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(21R1, 21R2)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, it may include second polarization regions 21R1 and 21R2 having a second polarization direction adjacent to the first polarization regions 21F1 and 21F3, and the variable low-resistance region VL is formed in the second polarization region 21R1. , 21R2) can be formed at the boundary. The second direction may be at least a different direction from the first direction, for example, a direction opposite to the first direction.

예를들면 제1 변동 저저항 영역(VL1)은 제1 분극 영역(21F1)과 제2 분극 영역(21R1)의 사이에 형성될 수 있다.For example, the first variable low-resistance region VL1 may be formed between the first polarization region 21F1 and the second polarization region 21R1.

또한, 제2 변동 저저항 영역(VL2)은 제1 분극 영역(21F1)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Additionally, the second variable low-resistance region VL2 may be formed between the first polarization region 21F1 and the second polarization region 21R2.

또한 제3 변동 저저항 영역(VL3)은 제1 분극 영역(21F3)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Additionally, the third variable low-resistance region VL3 may be formed between the first polarization region 21F3 and the second polarization region 21R2.

도 7a 내지 도 7d는 도 5의 전자 회로 관련, 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.FIGS. 7A to 7D are diagrams for explaining a current path range control method related to the electronic circuit of FIG. 5.

도 7a를 참조하면, 활성층(21)은 제2 분극 방향을 갖는 제2 분극 영역(21R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(22)을 통한 초기화 전기장을 인가하여 도 7a와 같은 활성층(21)의 분극 상태를 형성할 수 있다.Referring to FIG. 7A, the active layer 21 may include a second polarization region 21R having a second polarization direction. As an optional embodiment, the polarization state of the active layer 21 as shown in FIG. 7A may be formed by applying an initializing electric field through the application electrode 22.

그리고 나서 도 7b를 참조하면, 활성층(21)에 제1 분극 영역(21F)이 형성된다. 구체적 예로서 인가 전극(22)의 폭에 대응하도록 인가 전극(22)과 중첩된 영역에 우선 제1 분극 영역(21F)이 형성된 후에 수평 방향으로 성장하여 도 7b와 같은 상태를 형성할 수 있다. 또한, 도 7a의 제1 분극 영역(21R)은 축소되어 도 7b와 같은 형태의 제1 분극 영역(21R1)으로 변할 수 있다.Then, referring to FIG. 7B, a first polarization region 21F is formed in the active layer 21. As a specific example, the first polarization region 21F may first be formed in an area overlapping the application electrode 22 to correspond to the width of the application electrode 22, and then grow in the horizontal direction to form a state as shown in FIG. 7B. Additionally, the first polarization region 21R of FIG. 7A may be reduced and changed into a first polarization region 21R1 of the same shape as that of FIG. 7B.

제1 분극 영역(21F)과 제2 분극 영역(21R1)의 사이에 제1 변동 저저항 영역(VL1)이 형성될 수 있다.A first variable low resistance region VL1 may be formed between the first polarization region 21F and the second polarization region 21R1.

그리고 나서 도 7c를 참조하면 도 7b와 반대 방향의 전기장을 인가하여 제1 분극 영역(21F)의 일부의 영역의 분극 방향을 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)으로 변환할 수 있다. 예를들면 제1 분극 영역(21F)의 제1 분극 방향과 반대 방향인 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)이 형성될 수 있다.Then, referring to FIG. 7C, an electric field in a direction opposite to that of FIG. 7B is applied to convert the polarization direction of a portion of the first polarization region 21F into a second polarization region 21R2 having a polarization direction in the second direction. You can. For example, a second polarization region 21R2 may be formed having a polarization direction in a second direction opposite to the first polarization direction of the first polarization region 21F.

또한, 이를 통하여 도 7b의 제1 분극 영역(21F)은 크기가 축소되어 도 7c에 도시된 형태의 제1 분극 영역(21F1)로 변할 수 잇다.In addition, through this, the first polarization region 21F of FIG. 7B can be reduced in size and changed into the first polarization region 21F1 of the form shown in FIG. 7C.

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F1)의 사이에 제2 변동 저저항 영역(VL2)이 형성될 수 있다.A second variable low-resistance region VL2 may be formed between the second polarization region 21R2 and the first polarization region 21F1.

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1)은 그대로 유지될 수 있다.Since this polarization state is maintained, the first variable low-resistance region VL1 can be maintained as is.

그리고 나서 도 7d를 참조하면, 도 7c와 반대 방향의 전기장을 인가하여 제2 분극 영역(21R2)의 일부의 영역의 분극 방향을 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)으로 변환할 수 있다. 예를들면 제2 분극 영역(21R2)의 제2 분극 방향과 반대 방향인 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)이 형성될 수 있다.Then, referring to FIG. 7D, an electric field in a direction opposite to that of FIG. 7C is applied to convert the polarization direction of a portion of the second polarization region 21R2 into a first polarization region 21F3 having a polarization direction in the first direction. can do. For example, a first polarization region 21F3 may be formed having a first polarization direction opposite to the second polarization direction of the second polarization region 21R2.

또한, 이를 통하여 도 7c의 제2 분극 영역(21R2)은 크기가 축소되어 도 7d에 도시된 형태의 제2 분극 영역(21R2)으로 변할 수 있다. In addition, through this, the second polarization region 21R2 of FIG. 7C can be reduced in size and changed into the second polarization region 21R2 of the form shown in FIG. 7D.

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F3)의 사이에 제3 변동 저저항 영역(VL3)이 형성될 수 있다.A third variable low-resistance region VL3 may be formed between the second polarization region 21R2 and the first polarization region 21F3.

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1) 및 제2 변동 저저항 영역(VL2)은 그대로 유지되고, 이와 함께 제3 변동 저저항 영역(VL3)이 추가될 수 있다.Since this polarization state is maintained, the first variable low-resistance region VL1 and the second variable low-resistance region VL2 are maintained, and a third variable low-resistance region VL3 can be added.

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through an applied electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and a first polarization region is formed at the boundary between the first polarization region and the second polarization region. A corresponding variable low-resistance region can be formed. This variable low-resistance area is a low-resistance area and can serve as a path for current, making it possible to easily form an electronic circuit.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하고, 전기장의 방향을 제어할 수 있고, 이를 통하여 활성층에 대하여 복수의 제1 분극 영역 또는 복수의 제2 분극 영역을 형성할 수 있다. Additionally, this embodiment can control the size of the electric field through the applied electrode and the direction of the electric field, thereby forming a plurality of first polarization regions or a plurality of second polarization regions with respect to the active layer.

이러한 복수의 제1 분극 영역 또는 복수의 제2 분극 영역들 사이의 경계선에는 복수의 변동 저저항 영역을 형성할 수 있다. 이러한 복수의 변동 저저항 영역의 각각은 전류의 패쓰를 형성할 수 있으므로 다양한 형태와 용도의 전자 회로를 용이하게 생성할 수 있고 제어할 수 있다.A plurality of variable low-resistance regions may be formed on the boundary line between the plurality of first polarization regions or the plurality of second polarization regions. Since each of these plurality of variable low-resistance regions can form a path of current, electronic circuits of various shapes and purposes can be easily created and controlled.

예를들면 인가 전극을 중심으로 복수의 변동 저저항 영역의 개수를 선택적으로 적용할 수 있어서 다양한 전류 경로를 형성할 수 있고, 이러한 전류 경로에 따른 다양한 데이터를 저장하는 메모리를 구현할 수 있다. For example, by selectively applying a plurality of variable low-resistance regions centered on the applied electrode, various current paths can be formed, and a memory that stores various data according to these current paths can be implemented.

도 8은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.FIG. 8 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line II-II of FIG. 8.

도 8 및 도 9를 참조하면 본 실시예의 전자 소자(100)는 활성층(110), 인가 전극(120), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(131, 132)를 포함할 수 있다.8 and 9, the electronic device 100 of this embodiment may include an active layer 110, an applied electrode 120, a variable low-resistance region (VL), and one or more connection electrode portions 131 and 132. there is.

활성층(110)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(110)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(110)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.Active layer 110 may include a spontaneously polarizable material. For example, active layer 110 may include an insulating material and may include a ferroelectric material. That is, the active layer 110 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(110)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional embodiment, the active layer 110 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(110)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(110)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 110 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 110 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(110)을 형성할 수 있는 바에 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(110)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 110 can be formed using various other ferroelectric materials, descriptions of all examples thereof will be omitted. Additionally, when forming the active layer 110, the ferroelectric material may be doped with various other materials to include additional functions or improve electrical properties.

활성층(110)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(110)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 110 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 110 can maintain its polarization state even when the applied electric field is removed.

인가 전극(120)은 활성층(110)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(110)에 인가할 수 있다.The application electrode 120 may be formed to apply an electric field to the active layer 110, and for example, may apply a voltage to the active layer 110.

선택적 실시예로서 인가 전극(120)은 활성층(110)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the applying electrode 120 may be formed to contact the top surface of the active layer 110.

또한, 인가 전극(120)은 활성층(110)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. Additionally, the application electrode 120 can be formed to apply voltages of various sizes to the active layer 110 and to control the time of voltage application.

선택적 실시예로서 인가 전극(120)은 게이트 전극일 수 있다.As an alternative embodiment, the input electrode 120 may be a gate electrode.

예를들면 인가 전극(120)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 120 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(120)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(120)을 형성할 수 있다.The applying electrode 120 may include various materials and may include materials with high electrical conductivity. For example, the application electrode 120 can be formed using various metals.

예를들면 인가 전극(120)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 120 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it can be formed using alloys of these materials or nitrides of these materials.

또한 선택적 실시예로서 인가 전극(120)은 적층체 구조를 포함할 수도 있다.Additionally, as an optional embodiment, the applying electrode 120 may include a laminate structure.

연결 전극부(131, 132)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 포함할 수 있다.The connection electrode parts 131 and 132 may include one or more electrode members, for example, a first connection electrode member 131 and a second connection electrode member 132.

연결 전극부(131, 132)는 활성층(110)상에 형성될 수 있고, 예를들면 활성층(110)의 상면에 인가 전극(120)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(110)과 접하도록 형성될 수 있다.The connection electrode portions 131 and 132 may be formed on the active layer 110, for example, may be formed on the upper surface of the active layer 110 to be spaced apart from the application electrode 120, and as an optional embodiment, the active layer 110 ) can be formed to contact.

제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The first connection electrode member 131 and the second connection electrode member 132 can be formed using various conductive materials. For example, the first connection electrode member 131 and the second connection electrode member 132 may be formed to contain aluminum, chromium, copper, tantalum, titanium, molybdenum, or tungsten.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 복수의 도전층을 적층한 구조를 포함할 수 있다.As an optional embodiment, the first connection electrode member 131 and the second connection electrode member 132 may include a structure in which a plurality of conductive layers are stacked.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3―SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3―ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the first connection electrode member 131 and the second connection electrode member 132 may be formed using a conductive metal oxide, for example, indium oxide (e.g., In 2 O 3 ) or tin oxide. (e.g., SnO 2 ), zinc oxide (e.g., ZnO), indium tin oxide alloy (e.g., In 2 O 3 —SnO 2 ), or indium zinc oxide alloy (e.g., In 2 O 3 —ZnO). can be formed.

선택적 실시예로서 연결 전극부(131, 132)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the connection electrode units 131 and 132 may be terminal members that include input and output of electrical signals.

또한 구체적 예로서 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 소스 전극 또는 드레인 전극을 포함할 수 있다.Also, as a specific example, the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132 may include a source electrode or a drain electrode.

도 10 내지 도 14는 도 8의 전자 소자의 동작을 설명하기 위한 도면들이다.FIGS. 10 to 14 are diagrams for explaining the operation of the electronic device of FIG. 8.

도 10은 인가 전극(120)을 통하여 제1 전기장이 인가된 상태를 도시한 도면이고, 도 11은 도 10의 Ⅷ-Ⅷ선을 따라 절취한 단면도이고, 도 12는 도 11의 K의 확대도이다.FIG. 10 is a diagram showing a state in which a first electric field is applied through the application electrode 120, FIG. 11 is a cross-sectional view taken along line VIII-VIII of FIG. 10, and FIG. 12 is an enlarged view of K in FIG. 11. am.

도 10 내지 도 14를 참조하면 인가 전극(120)을 통하여 제1 전기장이 활성층(110)에 인가되면 활성층(110)의 적어도 일 영역은 분극 영역(110F)을 포함할 수 있다.Referring to FIGS. 10 to 14 , when the first electric field is applied to the active layer 110 through the applied electrode 120, at least one region of the active layer 110 may include a polarization region 110F.

이러한 분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다.This polarization region 110F may be shaped to surround the application electrode 120 with the application electrode 120 as the center. The polarization region 110F may have a boundary line.

제1 변동 저저항 영역(VL1)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 10을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The first variable low-resistance region VL1 may be formed in an area corresponding to the side of this boundary line. Referring to FIG. 10 , it may be formed in a linear shape surrounding the application electrode 120 with the application electrode 120 as the center.

예를들면 제1 변동 저저항 영역(VL1)은 인가 전극(120)을 둘러싸도록 일 방향으로 제1 폭(WVL1)을 가질 수 있다.For example, the first variable low-resistance region VL1 may have a first width WVL1 in one direction so as to surround the application electrode 120 .

또한, 제1 변동 저저항 영역(VL1)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)을 가질 수 있다. Additionally, the first variable low-resistance region VL1 may be formed to correspond to the entire side of the boundary line of the polarization region 110F and may have a thickness TVL1 in a direction away from the side of the polarization region 110F.

선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an alternative example, this thickness TVL1 may be between 0.1 and 0.3 nanometers.

선택적 실시예로서 인가 전극(120)을 통하여 제1 전압이 활성층(110)에 인가되기 전에 초기화 전기장을 활성층(110)에 인가하는 과정을 진행할 수 있다.As an optional embodiment, a process of applying an initialization electric field to the active layer 110 may be performed before the first voltage is applied to the active layer 110 through the applying electrode 120.

이러한 초기화 전기장을 활성층(110)에 인가하는 과정을 통하여 활성층(110)의 영역을 분극 영역(110F)과 상이한 방향의 분극, 예를들면 반대 방향의 분극 영역으로 모두 전환하는 단계를 포함할 수 있다.The process of applying this initialization electric field to the active layer 110 may include converting the area of the active layer 110 into a polarization area in a direction different from the polarization area 110F, for example, into a polarization area in the opposite direction. .

그리고 나서, 이와 반대 방향의 전기장을 가하여 일 영역에 분극 영역(110F)을 형성할 수 있다.Then, a polarization region 110F can be formed in one region by applying an electric field in the opposite direction.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제1 변동 저저항 영역(VL1)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F) 및 제1 변동 저저항 영역(VL1)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The first variable low-resistance region VL1 formed at the boundary of the polarization region 110F of the active layer 110 may change into a region with lower resistance than other regions of the active layer 110. For example, the first variable low-resistance region VL1 may have a lower resistance than the polarization region 110F of the active layer 110 and the region of the active layer 110 surrounding the first variable low-resistance region VL1.

이를 통하여 제1 변동 저저항 영역(VL1)은 전류의 통로를 형성할 수 있다.Through this, the first variable low-resistance region VL1 can form a current path.

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the first variable low-resistance region VL1 may correspond to one region of a plurality of domain walls provided in the active layer 110.

또한, 이러한 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL1)의 상태, 즉 저저항 상태는 유지될 수 있다.Additionally, this first variable low-resistance region VL1 can be maintained if the polarization state of the polarization region 110F of the active layer 110 is maintained. That is, even if the first voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the variable low-resistance region VL1, that is, the low-resistance state, can be maintained.

도 10 및 도 11에 도시한 것과 같이 제1 변동 저저항 영역(VL1)을 통하여 전류의 통로가 형성될 수 있다. 다만, 연결 전극부(131, 132)가 제1 변동 저저항 영역(VL1)에 대응되지 않으므로 연결 전극부(131, 132)를 통한 전류의 흐름은 발생하지 않을 수 있다.As shown in FIGS. 10 and 11 , a current path may be formed through the first variable low-resistance region VL1. However, since the connection electrode units 131 and 132 do not correspond to the first variable low-resistance region VL1, current may not flow through the connection electrode units 131 and 132.

도 13은 인가 전극(120)을 통하여 제1 전기장을 일정시간 더 유지한 상태를 도시한 도면이고, 도 14는 도 13의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.FIG. 13 is a diagram showing a state in which the first electric field is maintained for a certain period of time through the applied electrode 120, and FIG. 14 is a cross-sectional view taken along line XI-XI of FIG. 13.

도 13 및 도 14를 참조하면 인가 전극(120)을 통한 제1 전기장의 유지 시간이 길어져, 도 10 및 도 11의 분극 영역(110F)이 수평 방향으로 이동하여 분극 영역(110F)이 커지고 그에 따라 제1 변동 저저항 영역(VL1)보다 큰 제2 변동 저저항 영역(VL2) 이 형성될 수 있다.Referring to FIGS. 13 and 14 , the maintenance time of the first electric field through the applied electrode 120 becomes longer, and the polarization region 110F of FIGS. 10 and 11 moves in the horizontal direction, thereby increasing the polarization region 110F. A second variable low-resistance region (VL2) larger than the first variable low-resistance region (VL1) may be formed.

예를들면 도 10 및 도 11에서 인가한 전압을 일정 시간 동안 계속적으로 유지하여 도 13 및 도 14와 같은 구조를 형성할 수 있다.For example, the voltage applied in FIGS. 10 and 11 can be continuously maintained for a certain period of time to form the structures shown in FIGS. 13 and 14.

분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다. 제2 변동 저저항 영역(VL2)은 이러한 분극 영역(110F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 13을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The polarization region 110F may be shaped to surround the application electrode 120 with the application electrode 120 as the center. The polarization region 110F may have a boundary line. The second variable low-resistance region VL2 may be formed in an area corresponding to the side of the boundary line of the polarization region 110F. Referring to FIG. 13, it may be formed in a linear shape surrounding the application electrode 120 with the application electrode 120 as the center.

예를들면 제2 변동 저저항 영역(VL2)은 인가 전극(120)을 둘러싸도록 일 방향으로 제2 폭(WVL2)을 가질 수 있고, 제2 폭(WVL2)은 제1 폭(WVL1)보다 클 수 있다.For example, the second variable low-resistance region VL2 may have a second width WVL2 in one direction to surround the application electrode 120, and the second width WVL2 is greater than the first width WVL1. You can.

또한, 제2 변동 저저항 영역(VL2)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.In addition, the second variable low-resistance region VL2 may be formed to correspond to the entire side of the boundary line of the polarization region 110F and may have a thickness in a direction away from the side of the polarization region 110F, an optional embodiment. This thickness may be 0.1 to 0.3 nanometers.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제2 변동 저저항 영역(VL2)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 영역(110F) 및 제2 변동 저저항 영역(VL2)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The second variable low-resistance region VL2 formed at the boundary of the polarization region 110F of the active layer 110 may change into a region with lower resistance than other regions of the active layer 110. For example, the second variable low-resistance region VL2 may have a lower resistance than the polarization region 110F of the active layer 110 and the region of the active layer 110 surrounding the second variable low-resistance region VL2.

이를 통하여 제2 변동 저저항 영역(VL2)은 전류의 통로를 형성할 수 있다.Through this, the second variable low-resistance region VL2 can form a current path.

선택적 실시예로서 제2 변동 저저항 영역(VL2)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the second variable low-resistance region VL2 may correspond to one region of a plurality of domain walls provided in the active layer 110.

또한, 이러한 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제2 전압을 제거하여도 제2 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.Additionally, this second variable low-resistance region VL2 can be maintained as long as the polarization state of the active layer 110 is maintained. That is, even if the second voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the second variable low-resistance region VL2, that is, the low-resistance state, can be maintained.

그러므로 제2 변동 저저항 영역(VL2)을 통하여 전류의 통로가 형성될 수 있다. Therefore, a current path can be formed through the second variable low-resistance region VL2.

또한, 구체적인 예로서 연결 전극부(131, 132)가 제2 변동 저저항 영역(VL2)에 대응되도록 형성되고, 예를들면 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)가 서로 이격된 채 제2 변동 저저항 영역(VL2)의 상면과 접하도록 배치될 수 있다.In addition, as a specific example, the connection electrode parts 131 and 132 are formed to correspond to the second variable low-resistance region VL2, for example, the first connection electrode member 131 of the connection electrode parts 131 and 132 and The second connection electrode members 132 may be arranged to be in contact with the upper surface of the second variable low-resistance region VL2 while being spaced apart from each other.

이를 통하여 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통하여 전류가 흐를 수 있다.Through this, current can flow through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132.

또한, 다양한 전기적 신호를 발생할 수 있다. 예를들면 도 13 및 도 14 상태에서의 전기장을 더 지속적으로 인가할 경우, 즉 인가 시간이 증가할 경우 제2 변동 저저항 영역(VL2)은 더 이동하여 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)을 벗어날 수 있다. 이에 따라 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통해서 전류가 흐르지 않을 수 있다.Additionally, various electrical signals can be generated. For example, when the electric field in the state of FIGS. 13 and 14 is applied more continuously, that is, when the application time increases, the second variable low-resistance region VL2 moves further to connect the first connection electrode member 131 and the first connection electrode member 131. 2 It is possible to leave the connection electrode member 132. Accordingly, current may not flow through the first connection electrode member 131 and the second connection electrode member 132.

또한, 선택적 실시예로서 활성층(110)의 전체에 대한 초기화 과정을 진행할 수도 있다. Additionally, as an optional embodiment, an initialization process for the entire active layer 110 may be performed.

그리고 나서 다시 인가 전극(120)을 통하여 활성층(110)에 전기장을 인가할 경우 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)에 전류가 흐를 수 있다.Then, when an electric field is applied to the active layer 110 through the application electrode 120 again, current flows through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132. You can.

본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.The electronic circuit of this embodiment can apply voltages of various sizes to the active layer through an application electrode and control the application time.

이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.Through this, a polarization region of a desired size can be formed in the active layer, and a variable low-resistance region can be formed at the boundary of this polarization region.

이러한 변동 저저항 영역에 대응하도록, 예를들면 접하도록 연결 전극부를 형성할 경우 연결 전극부를 통하여 전류가 흐를 수 있고, 전압을 제거하여도 강유전성 재료를 함유하는 활성층은 분극 상태를 유지할 수 있고 이에 따라 그 경계의 변동 저저항 영역도 유지될 수 있어 전류가 계속 흐를 수 있다.In order to correspond to this fluctuating low-resistance region, for example, when the connection electrode is formed to be in contact, current can flow through the connection electrode, and even when the voltage is removed, the active layer containing the ferroelectric material can maintain the polarization state. The fluctuating low-resistance region at the boundary can also be maintained, allowing current to continue to flow.

또한, 변동 저저항 영역을 분극 영역으로 변하도록 인가 전극을 통하여 전압을 활성층에 인가할 수 있고, 이를 통하여 전류가 흐르던 연결 전극부에는 전류가 흐르지 않게 된다.In addition, voltage can be applied to the active layer through an application electrode to change the variable low-resistance region into a polarization region, and through this, current does not flow in the connection electrode portion through which current flows.

이러한 인가 전극의 전압을 제어하여 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 회로는 다양한 용도에 이용될 수 있다. The flow of current can be controlled by controlling the voltage of the applied electrode, and through control of the flow of current, electronic circuits can be used for various purposes.

선택적 실시예로서 전자 회로는 메모리로 사용할 수 있다.As an alternative embodiment, electronic circuitry may be used as memory.

예를들면 전류의 흐름을 1, 흐르지 않음을 0이라고 정의하여 메모리로 사용할 수 있고, 구체적 예로서 전압 제 거시에도 전류가 흐를 수 있는 바 비휘발성 메모리로도 사용할 수 있다.For example, it can be used as a memory by defining current flow as 1 and non-flow as 0. As a specific example, current can flow even when the voltage is removed, so it can also be used as a non-volatile memory.

또한, 전자 회로는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다.Additionally, the electronic circuit can constitute a circuit part that generates and transmits various signals, and can also be used as a switching element.

또한, 그 밖에 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오 칩 등 다양한 분야에 적용될 수 있다.In addition, since it can be applied with a simple structure to other parts that require control of electrical signals, it can be applied to various fields such as variable circuits, CPUs, and bio chips.

도 15는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.Figure 15 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(200)는 활성층(210), 인가 전극(220), 변동 저저항 영역(VL2) 및 하나 이상의 연결 전극부(231, 232)을 포함할 수 있다. 활성층(210)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(210)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다. The electronic device 200 of this embodiment may include an active layer 210, an applied electrode 220, a variable low-resistance region (VL2), and one or more connection electrode portions 231 and 232. The active layer 210 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 210 can maintain its polarization state even when the applied electric field is removed.

활성층(210)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(210)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(210)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.Active layer 210 may include a spontaneously polarizable material. For example, the active layer 210 may include an insulating material and may include a ferroelectric material. That is, the active layer 210 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(210)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional example, the active layer 210 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(210)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다. Also, as another example, the active layer 210 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(210)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(210)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 210 can be formed using various other ferroelectric materials, descriptions of all examples thereof will be omitted. Additionally, when forming the active layer 210, the ferroelectric material may be doped with various other materials to include additional functions or improve electrical properties.

활성층(210)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(210)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 210 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 210 can maintain its polarization state even when the applied electric field is removed.

인가 전극(220)은 활성층(210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(210)에 인가할 수 있다. 인가 전극(220)은 활성층(210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(210)에 인가할 수 있다. 선택적 실시예로서 인가 전극(220)은 활성층(210)의 상면에 접하도록 형성될 수 있다. 인가 전극(220)의 구체적 설명은 전술한 실시예에서 설명한 바와 동일 또는 이와 유사하게 적용할 수 있는 바 생략한다.The application electrode 220 may be formed to apply an electric field to the active layer 210, and for example, may apply a voltage to the active layer 210. The application electrode 220 may be formed to apply an electric field to the active layer 210, and for example, may apply a voltage to the active layer 210. As an optional embodiment, the applying electrode 220 may be formed to contact the top surface of the active layer 210. A detailed description of the application electrode 220 is omitted since it can be applied the same or similar to that described in the above-described embodiment.

인가 전극(220)을 통하여 제1 전기장이 활성층(210)에 인가되면 활성층(210)의 적어도 일 영역은 분극 영역(210F)을 포함할 수 있고, 이러한 분극 영역(210F)은 인가 전극(220)을 중심으로 인가 전극(220)을 둘러싸는 형태일 수 있다. 또한 이러한 분극 영역(210F)은 경계선을 가질 수 있다.When the first electric field is applied to the active layer 210 through the applied electrode 220, at least one region of the active layer 210 may include a polarization region 210F, and this polarization region 210F is connected to the applied electrode 220. It may be in a form surrounding the application electrode 220. Additionally, this polarization region 210F may have a boundary line.

변동 저저항 영역(VL2)은 이러한 분극 영역(210F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. The variable low-resistance region VL2 may be formed in an area corresponding to the side of the boundary line of the polarization region 210F.

이러한 변동 저저항 영역(VL2)은 활성층(210)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. This variable low-resistance region VL2 may change into a region with lower resistance than other regions of the active layer 210.

예를들면 변동 저저항 영역(VL2)을 사이에 두고 활성층(210)의 일 영역과 이와 마주하는 영역의 분극 방향은 반대일 수 있다.For example, the polarization direction of one region of the active layer 210 and the region facing it with the variable low-resistance region VL2 in between may be opposite.

구체적 예로서 인가 전극(220)과 중첩되는 분극 영역(210F)의 분극 방향과 변동 저저항 영역(VL2)을 사이에 두고 인접한 활성층(210)의 다른 영역(도 15에서 분극 영역(210F)의 외측의 영역)의 분극 방향은 서로 반대 방향일 수 있다.As a specific example, the polarization direction of the polarization region 210F overlapping the applied electrode 220 and another region of the active layer 210 adjacent to the variable low-resistance region VL2 (outside the polarization region 210F in FIG. 15) The polarization directions of the regions may be opposite to each other.

변동 저저항 영역(VL2)은 낮은 저항을 갖는 영역으로서 전류의 통로를 형성할 수 있다.The variable low-resistance region VL2 is a region with low resistance and can form a path for current.

선택적 실시예로서 변동 저저항 영역(VL2)은 활성층(210)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the variable low-resistance region VL2 may correspond to one region of a plurality of domain walls provided in the active layer 210.

또한, 이러한 변동 저저항 영역(VL2)은 활성층(210)의 분극 영역(210F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(220)을 통하여 활성층(210)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.Additionally, this variable low-resistance region VL2 can be maintained if the polarization state of the polarization region 210F of the active layer 210 is maintained. That is, even if the first voltage applied to the active layer 210 through the application electrode 220 is removed, the state of the variable low-resistance region VL2, that is, the low-resistance state, can be maintained.

연결 전극부(231, 232)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)를 포함할 수 있다.The connection electrode parts 231 and 232 may include one or more electrode members, for example, a first connection electrode member 231 and a second connection electrode member 232.

연결 전극부(231, 232)는 활성층(210)과 중첩되고 인가 전극(220)과 이격되도록 형성될 수 있다.The connection electrode portions 231 and 232 may be formed to overlap the active layer 210 and be spaced apart from the application electrode 220.

제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 다양한 도전성 재료를 이용하여 형성할 수 있다. The first connection electrode member 231 and the second connection electrode member 232 can be formed using various conductive materials.

선택적 실시예로서 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the first connection electrode member 231 and the second connection electrode member 232 may be terminal members that include input and output of electrical signals.

또한 구체적 예로서 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 는 소스 전극 또는 드레인 전극을 포함할 수 있고, 제1 연결 전극 부재(231)이 소스 전극이고 제2 연결 전극 부재(232)이 드레인 전극일 수 있다.Also, as a specific example, the first connection electrode member 231 and the second connection electrode member 232 may include a source electrode or a drain electrode, and the first connection electrode member 231 is the source electrode and the second connection electrode. Member 232 may be a drain electrode.

제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The first connection electrode member 231 and the second connection electrode member 232 may be formed to have different electrical characteristics. For example, the first connection electrode member 231 and the second connection electrode member 232 may include materials having different electrical characteristics.

이를 통하여 변동 저저항 영역(VL2)과 제1 연결 전극 부재(231)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(VL2)과 제2 연결 전극 부재(232)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance area (VL2) and the first connection electrode member 231 are the characteristics of the electrical flow between the variable low-resistance area (VL2) and the second connection electrode member 232. It can be made to be different from .

선택적 실시예로서 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 제1 연결 전극 부재(231)의 일함수의 값은 제2 연결 전극 부재(232)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the first connection electrode member 231 and the second connection electrode member 232 may be different. As a specific example, the work function of the first connection electrode member 231 may be smaller than the work function of the second connection electrode member 232.

예를들면 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 각각 상이한 금속 재료를 포함할 수 있고, 제1 연결 전극 부재(231)에 함유된 금속 재료의 일함수의 값은 제2 연결 전극 부재(232)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the first connection electrode member 231 and the second connection electrode member 232 may each include different metal materials, and the value of the work function of the metal material contained in the first connection electrode member 231 is The work function may be lower than that of the metal material contained in the second connection electrode member 232.

도 16은 도 15의 전자 소자부의 각 영역의 에너지 준위를 개략적으로 도시한 도면이다.FIG. 16 is a diagram schematically showing the energy level of each region of the electronic device portion of FIG. 15.

도 16을 참조하면 금속과 같은 도전성이 높은 재료의 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)의 에너지 준위, 예를들면 페르미 에너지 준위(Ef)가 도시되어 있고, 에너지 밴드갭을 갖는 활성층(210)의 에너지 준위가 도시되어 있다. Referring to FIG. 16, the energy level, for example, the Fermi energy level (Ef), of the first connection electrode member 231 and the second connection electrode member 232 made of a highly conductive material such as metal is shown, and the energy band The energy levels of the active layer 210 having a gap are shown.

도 16을 참조하면 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)의 각각의 일함수의 값은 상이할 수 있고, 구체적으로 제1 연결 전극 부재(231)의 일함수의 값은 제2 연결 전극 부재(232)의 일함수의 값보다 작은 것을 나타낸다.Referring to FIG. 16, the work function values of the first connection electrode member 231 and the second connection electrode member 232 may be different, and specifically, the work function value of the first connection electrode member 231 represents a value smaller than the work function of the second connection electrode member 232.

구체적 예로서 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)의 각각의 일함수값이 상이하여 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)와 활성층(210)의 연결 시 제1 연결 전극 부재(231)와 제2 연결 전극 부재(232)의 일함수의 값의 차이에 의하여 에너지 준위를 나타내는 다이어그램이 기울어져 도 16과 같은 형태를 가질 수 있다.As a specific example, the work function values of the first connection electrode member 231 and the second connection electrode member 232 are different, so that the first connection electrode member 231 and the second connection electrode member 232 and the active layer 210 ), the diagram representing the energy level may be tilted due to the difference in work function values of the first connection electrode member 231 and the second connection electrode member 232 and have the form shown in FIG. 16.

이러한 에너지 상태를 통하여 전자의 흐름이 도 16을 기준으로 우측에서 좌측으로, 즉 제2 연결 전극 부재(232)로부터 제1 연결 전극 부재(231)로 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.Through this energy state, the flow of electrons flows smoothly from right to left based on FIG. 16, that is, from the second connection electrode member 232 to the first connection electrode member 231, but the flow in the opposite direction is not smooth. It may not happen.

결과적으로 전류의 흐름은 도 16을 기준으로 좌측에서 우측으로, 즉 제1 연결 전극 부재(231)로부터 제2 연결 전극 부재(232)로 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.As a result, the flow of current flows smoothly from left to right based on FIG. 16, that is, from the first connection electrode member 231 to the second connection electrode member 232, but the flow in the opposite direction may not be smooth. there is.

본 실시예의 전자 소자는 인가 전극을 통한 전압의 인가로 활성층에 일 방향으로 분극 방향을 갖는 분극 영역을 형성하고, 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다. 예를들면 활성층의 영역 중 변동 저저항 영역을 경계로 한쪽은 일 방향의 분극 방향을 갖고, 이와 다른 한편은 반대 방향의 분극 방향을 가질 수 있다.The electronic device of this embodiment can form a polarization region with a polarization direction in one direction in the active layer by applying a voltage through an applied electrode, and form a variable low-resistance region at the boundary of the polarization region. For example, one side of the active layer region bordering the variable low-resistance region may have a polarization direction in one direction, and the other side may have a polarization direction in the opposite direction.

변동 저저항 영역은 저항이 낮아진 영역으로서 제1 연결 전극 부재 및 제2 연결 전극 부재를 통한 전류의 흐름이 형성될 수 있다.The variable low-resistance region is a region of lowered resistance, and current may flow through the first connection electrode member and the second connection electrode member.

제1 연결 전극 부재 및 제2 연결 전극 부재는 서로 상이한 전기적 특성을 가질 수 있고, 예를들면 일함수의 값이 상이할 수 있다.The first connection electrode member and the second connection electrode member may have different electrical characteristics and, for example, different work function values.

이를 통하여 전자의 흐름이 제1 연결 전극 부재와 제2 연결 전극 부재 사이에서 상이하도록 하고 예를들면 제2 연결 전극 부재로부터 제1 연결 전극 부재의 방향으로 용이하게 흐르도록 할 수 있어 제1 연결 전극 부재로부터 제2 연결 전극 부재로의 전류의 흐름의 원활성을 향상할 수 있다.Through this, the flow of electrons can be different between the first connection electrode member and the second connection electrode member and, for example, can be easily flowed in the direction from the second connection electrode member to the first connection electrode member. The smoothness of the flow of current from the member to the second connection electrode member can be improved.

이를 통하여 전류의 흐름에 대한 정밀한 제어가 가능한 전자 소자를 용이하게 형성할 수 있다.Through this, it is possible to easily form an electronic device capable of precise control of the flow of current.

도 17은 본 발명의 또 다른 일 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.Figure 17 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(200")는 활성층(210"), 인가 전극(220"), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(231", 232")을 포함할 수 있다. 인가 전극(220")은 활성층(210")의 일면에 형성될 수 있고, 예를들면 일면과 접하도록 형성될 수 있다.The electronic device 200" of this embodiment may include an active layer 210", an applied electrode 220", a variable low-resistance region (VL), and one or more connection electrode portions 231" and 232". The electrode 220" may be formed on one side of the active layer 210", for example, may be formed to contact the one side.

연결 전극부(231", 232")의 제1 연결 전극 부재(231") 및 제2 연결 전극 부재(232")는 활성층(210")의 일면을 향하도록 형성될 수 있고, 예를들면 인가 전극(220")이 형성되는 일면의 반대면을 향하도록 배치될 수 있다.The first connection electrode member 231" and the second connection electrode member 232" of the connection electrode portions 231" and 232" may be formed to face one side of the active layer 210", for example, The electrode 220" may be arranged to face the opposite side of the surface on which it is formed.

인가 전극(220")을 통하여 제1 전기장이 활성층(210")에 인가되면 활성층(210")의 적어도 일 영역은 분극 영역(210F')을 포함할 수 있고, 이러한 분극 영역(210F')은 인가 전극(220")을 중심으로 인가 전극(220")을 둘러싸는 형태일 수 있다. 또한 이러한 분극 영역(210F')은 경계선을 가질 수 있다.When the first electric field is applied to the active layer 210" through the applied electrode 220", at least one region of the active layer 210" may include a polarization region 210F', and this polarization region 210F' It may be shaped to surround the application electrode 220" with the application electrode 220" as the center. Additionally, this polarization region 210F' may have a boundary line.

변동 저저항 영역(VL)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 이러한 변동 저저항 영역(VL)은 활성층(210")의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. A variable low-resistance region (VL) may be formed in an area corresponding to the side of this boundary line. This variable low-resistance region (VL) may change into a region with lower resistance than other regions of the active layer 210".

예를들면 변동 저저항 영역(VL)을 사이에 두고 활성층(210")의 일 영역과 이와 마주하는 영역의 분극 방향은 반대일 수 있다.For example, the polarization direction of one region of the active layer 210" and the region facing it with the variable low-resistance region VL in between may be opposite.

구체적 예로서 인가 전극(220")과 중첩되는 분극 영역(210F")의 분극 방향과 변동 저저항 영역(VL)을 사이에 두고 인접한 활성층(210")의 다른 영역(도 17에서 분극 영역(210F')의 외측의 영역)의 분극 방향은 서로 반대 방향일 수 있다.As a specific example, the polarization direction of the polarization region 210F" overlapping with the applied electrode 220" and another region of the active layer 210" adjacent to the variable low-resistance region VL (polarization region 210F in FIG. 17) The polarization directions of the regions outside ') may be opposite to each other.

변동 저저항 영역(VL)은 낮은 저항을 갖는 영역으로서 전류의 통로를 형성할 수 있다.The variable low-resistance region (VL) is a region with low resistance and can form a path for current.

선택적 실시예로서 변동 저저항 영역(VL)은 활성층(210")에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the variable low-resistance region VL may correspond to one region of a plurality of domain walls provided in the active layer 210".

또한, 이러한 변동 저저항 영역(VL)은 활성층(210")의 분극 영역(210F')의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(220")을 통하여 활성층(210")에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL)의 상태, 즉 저저항 상태는 유지될 수 있다.In addition, this variable low-resistance region VL can be maintained if the polarization state of the polarization region 210F' of the active layer 210" is maintained. That is, the active layer 210" is formed through the application electrode 220". Even if the first voltage applied to is removed, the state of the variable low-resistance region (VL), that is, the low-resistance state, can be maintained.

제1 연결 전극 부재(231"") 및 제2 연결 전극 부재(232")는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 제1 연결 전극 부재(231") 및 제2 연결 전극 부재(232")는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The first connection electrode member 231"" and the second connection electrode member 232" may be formed to have different electrical characteristics. For example, the first connection electrode member 231" and the second connection electrode member 232". 232" may include materials with different electrical properties.

이를 통하여 변동 저저항 영역(VL)과 제1 연결 전극 부재(231")의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(VL)과 제2 연결 전극 부재(232")의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region (VL) and the first connection electrode member 231" are determined by the characteristics of the electrical flow between the variable low-resistance region (VL) and the second connection electrode member 232". It can be made to differ from the characteristics of .

선택적 실시예로서 제1 연결 전극 부재(231") 및 제2 연결 전극 부재(232")의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 제1 연결 전극 부재(231")의 일함수의 값은 제2 연결 전극 부재(232")의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the first connection electrode member 231" and the second connection electrode member 232" may be different. As a specific example, the work function of the first connection electrode member 231" may be smaller than the work function of the second connection electrode member 232".

예를들면 제1 연결 전극 부재(231") 및 제2 연결 전극 부재(232")는 각각 상이한 금속 재료를 포함할 수 있고, 제1 연결 전극 부재(231")에 함유된 금속 재료의 일함수의 값은 제2 연결 전극 부재(232")에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the first connection electrode member 231" and the second connection electrode member 232" may each include different metal materials, and the work function of the metal material contained in the first connection electrode member 231" The value of may be lower than the value of the work function of the metal material contained in the second connection electrode member 232".

도시하지 않았으나 본 실시예는 전술한 도 16의 에너지 준위의 설명을 그대로 적용할 수 있다.Although not shown, the description of the energy levels in FIG. 16 described above can be applied as is to this embodiment.

도 18은 본 발명의 또 다른 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이고, 도 19는 도 18의 VI-VI선을 따라 절취한 단면도이다.FIG. 18 is a schematic plan view showing an electronic device according to another embodiment of the present invention, and FIG. 19 is a cross-sectional view taken along line VI-VI of FIG. 18.

도 18 및 도 19를 참조하면, 상기 변동 저저항 영역 기반의 전자 소자(300)는, 활성층(310), 게이트(320), 소스(331), 드레인(332)을 포함할 수 있다. Referring to FIGS. 18 and 19 , the electronic device 300 based on the variable low-resistance region may include an active layer 310, a gate 320, a source 331, and a drain 332.

상기 활성층(310)는 전술한 활성층 물질을 포함할 수 있는 데, 예컨대 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(310)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(310)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 310 may include the above-described active layer material, for example, a spontaneously polarizable material. For example, the active layer 310 includes an insulating material and may include a ferroelectric material. That is, the active layer 310 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(310)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional example, the active layer 310 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(310)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(310)는 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 310 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 310 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(310)를 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(310)를 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 310 can be formed using various other ferroelectric materials, descriptions of all examples thereof will be omitted. Additionally, when forming the active layer 310, the ferroelectric material may be doped with various other materials to include additional functions or improve electrical properties.

활성층(310)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(310)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 310 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 310 can maintain its polarization state even when the applied electric field is removed.

상기 활성층(310)는, X-Y 평면 방향으로 서로 인접하게 위치하고 인가된 전압에 따라 적어도 일정 시간 동안 분극 방향이 상이한 제2 영역(312)과 제1 영역(311)을 포함할 수 있다. 상기 제1 영역(311)은 제1 방향의 분극을 가질 수 있는 데, 상기 제1 방향은 활성층(310)의 두께 방향, 즉 제2 영역(312)과 제1 영역(311)이 배치된 방향에 수직한 Z-방향일 수 있다. The active layer 310 may include a second region 312 and a first region 311 that are adjacent to each other in the X-Y plane direction and have different polarization directions for at least a certain period of time depending on the applied voltage. The first region 311 may have polarization in a first direction, where the first direction is the thickness direction of the active layer 310, that is, the direction in which the second region 312 and the first region 311 are disposed. It may be in the Z-direction perpendicular to .

상기 제2 영역(312)은 제1 영역(311)에 대해 두께에 수직한 방향, 즉 X-Y 평면 방향으로 인접하게 위치하는 데, 상기 제2 영역(312)은 선택적으로 제1 방향과 반대되는 제2 방향으로 정렬된 분극을 가질 수 있다.The second area 312 is located adjacent to the first area 311 in a direction perpendicular to the thickness, that is, in the It can have polarization aligned in two directions.

상기 활성층(310) 상에는 게이트(320)가 위치할 수 있다. 상기 게이트(320)는 도면에 도시되지는 않았지만 별도의 장치에 연결되어 게이트 신호를 인가 받을 수 있다.A gate 320 may be located on the active layer 310. Although not shown in the drawing, the gate 320 can be connected to a separate device to receive a gate signal.

상기 제1 영역(311)이 제2 영역(312)과는 반대 방향의 분극을 이룰 수 있는 것은, 상기 게이트(320)에 인가되는 전압에 의해 가능해진다.The first region 311 can be polarized in the opposite direction to that of the second region 312 by the voltage applied to the gate 320.

이렇게 서로 반대되는 방향의 분극을 갖는 제2 영역(312)과 제1 영역(311)의 사이에 변동 저저항 영역(340)이 형성될 수 있다. 상기와 같은 변동 저저항 영역(340)은 제2 영역(312) 및/또는 제1 영역(311)에 비해 저항이 매우 작은 영역이 되며, 이 영역을 통해 전류의 흐름이 형성될 수 있다.In this way, a variable low-resistance region 340 may be formed between the second region 312 and the first region 311 having polarizations in opposite directions. The variable low-resistance region 340 as described above has a very small resistance compared to the second region 312 and/or the first region 311, and a current flow can be formed through this region.

이러한 변동 저저항 영역(340)은 다음의 일 실시예에 따라 형성될 수 있다.This variable low-resistance region 340 may be formed according to the following embodiment.

먼저, 자발 분극성 재료를 포함하는 활성층(310)이 전체적으로 제1 방향의 분극을 갖도록 할 수 있다. 반드시 활성층(310) 전체가 제1 방향의 분극을 갖는 것에 한정되는 것은 아니며, 활성층(310)의 적어도 게이트(320)에 대향되는 일정 면적이 제1 방향의 분극을 가질 수 있다. 선택적으로 이렇게 제1 방향 분극을 갖도록 하는 것은 게이트(320)에 초기화 전기장을 인가하여 형성할 수 있다.First, the active layer 310 including a spontaneously polarizable material can be made to have overall polarization in the first direction. The entire active layer 310 is not necessarily limited to having polarization in the first direction, and at least a certain area of the active layer 310 facing the gate 320 may have polarization in the first direction. Optionally, polarization in the first direction can be achieved by applying an initialization electric field to the gate 320.

이 상태에서 게이트(320)에 제1 전압을 제1 시간 동안 인가하여 게이트(320)를 통해 활성층(310)에 전기장을 가함에 따라 게이트(320)에 대향되는 일정 면적이 제2 방향으로 분극이 변하게 된다. 분극의 방향이 바뀌도록 게이트(320)에 가하는 전기장은 제1 전압에 의해 조절될 수 있는 데, 즉, 활성층(310)를 형성하는 자발 분극성 재료의 항전기장보다 큰 전기장이 인가되도록 제1 전압을 가할 수 있다. In this state, a first voltage is applied to the gate 320 for a first time to apply an electric field to the active layer 310 through the gate 320, so that a certain area opposite to the gate 320 is polarized in the second direction. It changes. The electric field applied to the gate 320 to change the direction of polarization can be adjusted by a first voltage, that is, the electric field applied to the gate 320 is greater than the coercive electric field of the spontaneously polarizable material forming the active layer 310. can be applied.

상기 활성층(310)는 제1 두께(t1)를 갖도록 할 수 있다. 이 때 상기 제1 두께(t1) 전체에 걸쳐 제2 영역(312)이 형성되며, 상기 제1 두께(t1)에 따라 게이트(320)에 인가되는 제1 전압의 크기를 조절할 수 있다. 일 실시예에 따르면, 제1 두께(t1)와 게이트(320)에 인가되는 제1 전압의 크기는 비례할 수 있다. 즉, 제1 두께(t1)가 두꺼울 경우 제1 전압을 크게 할 수 있다.The active layer 310 may have a first thickness t1. At this time, the second region 312 is formed throughout the first thickness t1, and the magnitude of the first voltage applied to the gate 320 can be adjusted according to the first thickness t1. According to one embodiment, the first thickness t1 and the magnitude of the first voltage applied to the gate 320 may be proportional. That is, when the first thickness t1 is thick, the first voltage can be increased.

상기 변동 저저항 영역(340)도 도 19에서 볼 수 있듯이, 제1 두께(t1) 전체에 걸쳐 형성될 수 있다. As can be seen in FIG. 19, the variable low-resistance region 340 may also be formed throughout the first thickness t1.

이렇게 형성되는 제2 영역(312)의 면적은 게이트(320)에 제1 전압이 가해지는 제1 시간에 의해 비례하여 결정될 수 있다.The area of the second region 312 formed in this way may be determined in proportion to the first time for which the first voltage is applied to the gate 320.

따라서 원하는 면적 및/또는 크기의 제2 영역(312)을 형성하기 위해서는 해당 강유전체 물질에 대한 적당한 게이트 전압, 시간, 및 제2 영역(312)의 제1 두께(t1)를 실험 및/또는 계산에 의해 미리 결정할 수 있다.Therefore, in order to form the second region 312 of a desired area and/or size, an appropriate gate voltage, time, and first thickness (t1) of the second region 312 for the ferroelectric material must be experimentally and/or calculated. It can be decided in advance by

이렇게 제2 영역(312)의 분극 방향이 제1 방향에서 제2 방향으로 변하면, 제1 방향의 분극을 갖는 제1 영역(311)과 제2 방향의 분극을 갖는 제2 영역(312)의 사이에 소정 너비의 변동 저저항 영역(340)이 형성될 수 있다. 이 변동 저저항 영역(340)은 게이트(320)를 중심으로 형성될 수 있다. When the polarization direction of the second region 312 changes from the first direction to the second direction, a gap occurs between the first region 311 having polarization in the first direction and the second region 312 having polarization in the second direction. A variable low-resistance area 340 of a predetermined width may be formed. This variable low-resistance region 340 may be formed around the gate 320 .

소스 및 드레인(331, 332)는 활성층(310)과 중첩되고 게이트(320)와 이격되도록 형성될 수 있다.The source and drain 331 and 332 may be formed to overlap the active layer 310 and be spaced apart from the gate 320 .

소스(331) 및 드레인(332)는 변동 저저항 영역(340)과 중첩되도록 형성될 수 있다. 예를들면 소스(331) 및 드레인(332)는 변동 저저항 영역(340)과 접하도록 형성될 수 있다.The source 331 and drain 332 may be formed to overlap the variable low-resistance region 340 . For example, the source 331 and the drain 332 may be formed to contact the variable low-resistance region 340.

소스(331) 및 드레인(332)는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 소스(331) 및 드레인(332)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The source 331 and the drain 332 may be formed to have different electrical characteristics. For example, the source 331 and the drain 332 may include materials with different electrical characteristics.

이를 통하여 변동 저저항 영역(340)과 소스(331)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(340)과 드레인(332)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region 340 and the source 331 can be made different from the characteristics of the electrical flow between the variable low-resistance region 340 and the drain 332.

선택적 실시예로서 소스(331) 및 드레인(332)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 소스(331)의 일함수의 값은 드레인(332)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the source 331 and the drain 332 may be different. As a specific example, the work function value of the source 331 may be smaller than the work function value of the drain 332.

예를들면 소스(331) 및 드레인(332)은 각각 상이한 금속 재료를 포함할 수 있고, 소스(331)에 함유된 금속 재료의 일함수의 값은 드레인(332)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the source 331 and the drain 332 may each include different metal materials, and the value of the work function of the metal material contained in the source 331 is the work function of the metal material contained in the drain 332. It may be lower than the value of .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

이를 통하여 전자의 흐름이 드레인(332)로부터 소스(331)로 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.Through this, the flow of electrons can flow smoothly from the drain 332 to the source 331, and the flow in the opposite direction may not be smooth.

도 20은 제1 영역과 변동 저저항 영역의 전압 및 전류 관계를 도시한 그래프이다.Figure 20 is a graph showing the voltage and current relationship between the first region and the variable low-resistance region.

구체적으로 도 20은 상기 제1 영역과 변동 저저항 영역에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이다. Specifically, Figure 20 shows a state in which the current changes as the voltage increases in the first region and the variable low-resistance region.

즉 도 20에서 (a)는 변동 저저항 영역에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이고, (b)는 상기 제1 영역(311)에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이다.That is, in FIG. 20, (a) shows a state in which the current changes as the voltage increases in the variable low-resistance region, and (b) shows a state in which the current changes as the voltage increases in the first region 311. .

변동 저저항 영역(340)은 제1 영역(311)에 비해 저항이 매우 작기 때문에 전압 인가에 따라 전류의 흐름이 원활히 일어남을 알 수 있다.Since the variable low-resistance region 340 has a very small resistance compared to the first region 311, it can be seen that current flows smoothly when voltage is applied.

상기와 같이 형성되는 변동 저저항 영역(340)은 시간이 지나도 지워지지 않을 수 있다. The variable low-resistance region 340 formed as described above may not be erased over time.

이렇게 형성된 변동 저저항 영역(340)에 접하도록 소스(331)와 드레인(332)을 위치시킨 경우, 상기 변동 저저항 영역(340)을 통해 소스(331)로부터 드레인(332)으로 전류의 흐름이 형성될 수 있다. 따라서 이 때 데이터 쓰기가 가능해 지며, 예컨대 1로 읽힐 수 있다.When the source 331 and the drain 332 are positioned to contact the variable low-resistance region 340 formed in this way, current flows from the source 331 to the drain 332 through the variable low-resistance region 340. can be formed. Therefore, at this time, data can be written and, for example, can be read as 1.

선택적으로, 상기 변동 저저항 영역(340)은 게이트(320)에 가해진 전압에 의해 제2 영역(312)의 분극 방향이 제1 영역(311)의 분극 방향과 같아지도록 함으로써 지워질 수 있다.Optionally, the variable low-resistance region 340 may be erased by making the polarization direction of the second region 312 the same as that of the first region 311 by the voltage applied to the gate 320.

즉, 게이트(320)에 제2 전압을 인가하여 제2 영역(312)의 분극 방향이 다시 제1 방향으로 할 수 있다. 이 후 제2 전압을 제2 시간 동안 유지하여 제1 방향으로 분극이 바뀌는 영역을 평면 방향으로 성장시킬 수 있으며, 제1 방향으로 분극이 바뀐 영역이 상기 변동 저저항 영역(340)을 지나가 제1 영역(311)에까지 연장되면 변동 저저항 영역(340)이 소멸될 수 있다. 이 경우 소스(331)로부터 드레인(332)으로 전류가 흐를 수 없고, 따라서 이 때 데이터 지우기가 가능해 지며, 0으로 읽혀질 수 있다. That is, by applying the second voltage to the gate 320, the polarization direction of the second region 312 can be changed back to the first direction. Thereafter, the second voltage may be maintained for a second time to grow a region in which polarization is changed in the first direction in a plane direction, and the region in which polarization is changed in the first direction passes through the variable low-resistance region 340 to form a first region. When extended to the region 311, the variable low-resistance region 340 may disappear. In this case, current cannot flow from the source 331 to the drain 332, and therefore data can be erased at this time and can be read as 0.

이 때, 상기 제2 전압은 상기 제1 전압과 상이한 전압이 될 수 있는 데, 일 실시예에 따른 제1 전압과 동일 크기에 반대 극성의 전압일 수 있다. 상기 제2 시간은 적어도 상기 제1 시간 이상일 수 있다.At this time, the second voltage may be a different voltage from the first voltage, and according to one embodiment, it may be a voltage of the same magnitude and opposite polarity as the first voltage. The second time may be at least the first time or longer.

또한, 변동 저저항 영역(340)을 지우는 선택적 다른 실시예로서 상기 제2 영역(312)을 형성하기 위하여 게이트(320)에 인가한 제1 전압을 인가하는 계속 유지하면 제2 영역(312)은 수평한 방향으로 성장하고 이에 따라 제1 영역(311)의 전체의 분극 방향이 반대로 바뀌어 제2 영역(312)으로 변환될 수 있고, 이에 따라 변동 저저항 영역(340)이 소멸될 수 있다.In addition, as another optional embodiment of erasing the variable low-resistance region 340, if the first voltage applied to the gate 320 is maintained to form the second region 312, the second region 312 It grows in a horizontal direction, and as a result, the overall polarization direction of the first region 311 is reversed and converted into the second region 312, and thus the variable low-resistance region 340 can disappear.

상기와 같이 형성된 변동 저저항 영역 기반의 전자 소자는, 전술한 변동 저저항 영역(340)이 게이트(320)에 전원이 꺼지더라도 그 상태를 유지할 수 있기 때문에 비휘발성 메모리 소자로서 사용될 수 있다. An electronic device based on a variable low-resistance region formed as described above can be used as a non-volatile memory device because the variable low-resistance region 340 can maintain its state even when power to the gate 320 is turned off.

상기 변동 저저항 영역 메모리 소자는 약 1012회의 쓰기/지우기가 가능하기 때문에, 기존 반도체 소자 기반의 메모리 소자에 비해 약 107배의 메모리 수명을 가질 수 있다.Since the variable low-resistance region memory device can be written/erased about 10 12 times, it can have a memory lifespan about 10 7 times longer than that of a memory device based on existing semiconductor devices.

메모리 속도도, 상기 변동 저저항 영역 메모리 소자는 약 10-9 sec가 될 수 있어 기존 반도체 소자 기반의 메모리 소자에 비해 약 106배의 메모리 속도를 올릴 수 있다.As for memory speed, the variable low-resistance region memory device can be about 10 -9 sec, which can increase the memory speed by about 10 6 times compared to memory devices based on existing semiconductor devices.

이처럼 상기 변동 저저항 영역 메모리 소자는 매우 탁월한 속도와 수명을 갖는 메모리 소자가 될 수 있다.In this way, the variable low-resistance region memory device can be a memory device with excellent speed and lifespan.

또한, 게이트 전압, 및/또는 인가 시간에 따라 상기 변동 저저항 영역(340)이 형성되는 위치를 조절할 수 있기 때문에, 다양한 메모리 소자의 설계가 가능하고, 강유전체를 이용한 기존의 강유전체 메모리 소자에 비해 박형화를 이룰 수 있다. 뿐만 아니라, 메모리 설계의 자유도가 높아지기 때문에 소자의 집적도를 높일 수 있다는 장점이 있다.In addition, since the position at which the variable low-resistance region 340 is formed can be adjusted depending on the gate voltage and/or application time, various memory devices can be designed and their thickness can be reduced compared to existing ferroelectric memory devices using ferroelectrics. can be achieved. In addition, there is an advantage in that the degree of device integration can be increased because the degree of freedom in memory design increases.

이렇게 형성되는 변동 저저항 영역(340)은 게이트(320)를 중심으로 폐루프상으로 형성될 수 있는 데, 이 폐루프상의 일부에 소스(331) 및 드레인(332)을 배치함으로써 소스(331)와 드레인(332)을 연결하는 선은 두 개가 될 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 활성층의 평면 방향 일 변에 게이트를 위치시키고 인접한 다른 두 변이 소스와 드레인을 배치시키면 상기 변동 저저항 영역은 소스와 드레인을 연결하는 단일의 선이 될 수 있다.The variable low-resistance region 340 formed in this way can be formed in a closed loop centered on the gate 320. By placing the source 331 and the drain 332 in a part of the closed loop, the source 331 There may be two lines connecting the and drain 332. However, it is not necessarily limited to this, and if a gate is placed on one side of the active layer in the plane direction and the source and drain are placed on the other two adjacent sides, the variable low-resistance area can become a single line connecting the source and drain.

상기와 같은 소스(331) 및 드레인(332)은 활성층(310) 상에 패터닝되어 형성되는 전극 구조일 수 있는 데, 본 발명은 반드시 이에 한정되는 것은 아니고, 도면에 도시하지는 않았지만 활성층(310)를 덮는 절연막에 형성된 비아 홀을 통해 변동 저저항 영역(340)과 컨택되는 것일 수 있다.The source 331 and drain 332 as described above may be an electrode structure formed by patterning on the active layer 310, but the present invention is not necessarily limited thereto, and although not shown in the drawing, the active layer 310 It may be in contact with the variable low-resistance region 340 through a via hole formed in the covering insulating film.

도 21은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.Figure 21 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.

도 21을 참조하면 변동 저저항 영역 기반 전자 소자(400)는, 기판(430)에 소스(431)와 드레인(432)이 형성되고, 기판(430) 상에 자발 분극성 재료를 포함하는 활성층(410)를 배치할 수 있다. 예를들면 전자 소자(400)는 메모리 소자일 수 있다.Referring to FIG. 21, the variable low-resistance region-based electronic device 400 has a source 431 and a drain 432 formed on a substrate 430, and an active layer ( 410) can be placed. For example, the electronic device 400 may be a memory device.

상기 기판(430)은 반도체 웨이퍼, 일 실시예에 따르면 실리콘 웨이퍼로 형성될 수 있다. 그리고 상기 소스(431)와 드레인(432)은 웨이퍼에 이온 도핑으로 형성할 수 있다. 물론, 도면에 도시하지는 않았지만, 상기 소스(431)와 드레인(432)에는 별도의 비아를 통해 외부 신호선이 연결될 수 있다.The substrate 430 may be formed of a semiconductor wafer, or, according to one embodiment, a silicon wafer. And the source 431 and drain 432 can be formed on the wafer by ion doping. Of course, although not shown in the drawing, external signal lines may be connected to the source 431 and drain 432 through separate vias.

이러한 구조에서는 기판(430)에 형성된 소스(431) 및 드레인(432)의 영역에 대응되게 변동 저저항 영역(440)이 위치할 수 있도록 게이트 전압, 및 인가 시간 정할 수 있다.In this structure, the gate voltage and application time can be determined so that the variable low-resistance region 440 is located corresponding to the regions of the source 431 and the drain 432 formed on the substrate 430.

상기와 같은 기판(430)과 활성층(410)는 별도의 접착층에 의해 접합될 수 있는 데, 반드시 이에 한정되는 것은 아니고, 기판(430) 상에 활성층(410)가 성막될 수도 있다. 이렇게 기판(430) 상에 박막으로 활성층(410)를 구현함으로써, 메모리 소자(400)를 더욱 박형화할 수 있고, 기존의 메모리 소자 공정을 이용할 수 있어 제조 공정의 효율을 더욱 올릴 수 있다.The substrate 430 and the active layer 410 as described above may be bonded by a separate adhesive layer, but this is not necessarily limited, and the active layer 410 may be formed on the substrate 430. By implementing the active layer 410 as a thin film on the substrate 430 in this way, the memory device 400 can be further thinned, and existing memory device processes can be used to further increase the efficiency of the manufacturing process.

변동 저저항 영역(440)은 분극 방향이 서로 상이한 영역인 제1 영역(411)과 제2 영역(412)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 440 is formed between the first region 411 and the second region 412, which are regions with different polarization directions, and detailed details are omitted as they are similar to the above-described embodiment.

제1 영역(411) 및 제2 영역(412)이 동일한 두께를 갖는 경우를 나타내었으나, 본 발명은 반드시 이에 한정되는 것은 아니다. Although the first area 411 and the second area 412 have the same thickness, the present invention is not necessarily limited thereto.

소스 및 드레인(431, 432)는 활성층(410)과 중첩되고 게이트(420)와 이격되도록 형성될 수 있다.The source and drain 431 and 432 may be formed to overlap the active layer 410 and be spaced apart from the gate 420 .

소스(431) 및 드레인(432)는 변동 저저항 영역(440)과 중첩되도록 형성될 수 있다. 예를들면 소스(431) 및 드레인(432)는 변동 저저항 영역(440)과 접하도록 형성될 수 있다.The source 431 and drain 432 may be formed to overlap the variable low-resistance region 440 . For example, the source 431 and the drain 432 may be formed to contact the variable low-resistance region 440.

소스(431) 및 드레인(432)는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 소스(431) 및 드레인(432)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The source 431 and the drain 432 may be formed to have different electrical characteristics. For example, the source 431 and the drain 432 may include materials with different electrical characteristics.

이를 통하여 변동 저저항 영역(440)과 소스(431)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(440)과 드레인(432)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region 440 and the source 431 can be made different from the characteristics of the electrical flow between the variable low-resistance region 440 and the drain 432.

선택적 실시예로서 소스(431) 및 드레인(432)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 소스(431)의 일함수의 값은 드레인(432)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the source 431 and the drain 432 may be different. As a specific example, the work function value of the source 431 may be smaller than the work function value of the drain 432.

예를들면 소스(431) 및 드레인(432)은 각각 상이한 금속 재료를 포함할 수 있고, 소스(431)에 함유된 금속 재료의 일함수의 값은 드레인(432)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the source 431 and the drain 432 may each include different metal materials, and the value of the work function of the metal material contained in the source 431 is the work function of the metal material contained in the drain 432. It may be lower than the value of .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

도 22는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.Figure 22 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.

설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명한다.For convenience of explanation, the description will focus on differences from the above-described embodiment.

도 22를 참조하면 변동 저저항 영역 기반 전자 소자 (500)는, 기판(530)에 소스(531)와 드레인(532)이 형성되고, 기판(530) 상에 자발 분극성 재료를 포함하는 활성층(510)이 배치될 수 있다. 예를들면 전자 소자(500)는 메모리 소자일 수 있다.Referring to FIG. 22, the variable low-resistance region-based electronic device 500 has a source 531 and a drain 532 formed on a substrate 530, and an active layer ( 510) can be placed. For example, the electronic device 500 may be a memory device.

도 22에서 볼 수 있는 실시예의 전자 소자(500)는, 제1 영역(511)이 제2 영역(512)의 제1 두께(t1)보다 두꺼운 제2 두께(t2)를 가질 수 있다. 이 제2 두께(t2)는 게이트(520)에 가해지는 전압에 의해 분극의 방향이 스위칭되지 않는 두께가 되며, 이에 따라 변동 저저항 영역(540)은 제1 두께(t1)와 제2 두께(t2)의 경계가 되는 위치에 형성될 수 있다.In the electronic device 500 of the embodiment shown in FIG. 22 , the first region 511 may have a second thickness t2 that is thicker than the first thickness t1 of the second region 512 . This second thickness (t2) is a thickness in which the direction of polarization is not switched by the voltage applied to the gate 520, and accordingly, the variable low-resistance region 540 has a first thickness (t1) and a second thickness ( It can be formed at a location that is the boundary of t2).

전술한 바와 같이 게이트(520)에 인가되는 전압을 제1 두께(t1)에 대하여 분극 스위칭이 이뤄지는 전압으로 셋팅할 수 있으므로, 활성층(510)에 제2 두께(t2)로 형성되는 영역을 만듦으로써, 게이트(520)에 인가되는 전압의 세기, 시간에 의해서도 제2 두께(t2)에는 변동 저저항 영역(540)이 형성되지 않고, 제1 두께(t1)로 이루어진 영역에만 변동 저저항 영역(540)이 형성되도록 할 수 있다.As described above, the voltage applied to the gate 520 can be set to the voltage at which polarization switching occurs with respect to the first thickness t1, by creating a region formed in the active layer 510 with the second thickness t2. , the variable low-resistance region 540 is not formed in the second thickness t2 even depending on the intensity and time of the voltage applied to the gate 520, and the variable low-resistance region 540 is formed only in the region consisting of the first thickness t1. ) can be formed.

즉, 도 22에서 볼 수 있듯이, 변동 저저항 영역(540)은 제1 두께(t1)와 제2 두께(t2)의 경계가 되는 위치에 형성될 수 있다.That is, as can be seen in FIG. 22, the variable low-resistance region 540 may be formed at a location that is the boundary between the first thickness t1 and the second thickness t2.

활성층 (510)는 소스(531)및 드레인(532)과 중첩되도록 배치될 수 있고, 구체적 예로서 활성층(510)은 소스 (531) 및 드레인(532)과 접할 수 있다.The active layer 510 may be arranged to overlap the source 531 and the drain 532. As a specific example, the active layer 510 may be in contact with the source 531 and the drain 532.

소스(531) 및 드레인(532)는 활성층(510)과 중첩되고 게이트(520)와 이격되도록 형성될 수 있다.The source 531 and the drain 532 may be formed to overlap the active layer 510 and be spaced apart from the gate 520 .

소스(531) 및 드레인(532)는 변동 저저항 영역(540)과 중첩되도록 형성될 수 있다. 예를들면 소스(531) 및 드레인(532)는 변동 저저항 영역(540)과 접하도록 형성될 수 있다.The source 531 and drain 532 may be formed to overlap the variable low-resistance region 540 . For example, the source 531 and the drain 532 may be formed to contact the variable low-resistance region 540.

소스(531) 및 드레인(532)는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 소스(531) 및 드레인(532)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The source 531 and the drain 532 may be formed to have different electrical characteristics. For example, the source 531 and the drain 532 may include materials with different electrical characteristics.

이를 통하여 변동 저저항 영역(540)과 소스(531)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(540)과 드레인(532)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region 540 and the source 531 can be made different from the characteristics of the electrical flow between the variable low-resistance region 540 and the drain 532.

선택적 실시예로서 소스(531) 및 드레인(532)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 소스(531)의 일함수의 값은 드레인(532)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the source 531 and the drain 532 may be different. As a specific example, the work function value of the source 531 may be smaller than the work function value of the drain 532.

예를들면 소스(531) 및 드레인(532)은 각각 상이한 금속 재료를 포함할 수 있고, 소스(531)에 함유된 금속 재료의 일함수의 값은 드레인(532)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the source 531 and the drain 532 may each include different metal materials, and the value of the work function of the metal material contained in the source 531 is the work function of the metal material contained in the drain 532. It may be lower than the value of .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

도 23은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.Figure 23 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.

도 23을 참조하면 변동 저저항 영역 기반 전자 소자(600)는, 기판(630)에 소스(631)와 드레인(632)이 형성되고, 기판(630) 상에 자발 분극성 재료를 포함하는 활성층(610)가 배치될 수 있다. Referring to FIG. 23, the variable low-resistance region-based electronic device 600 has a source 631 and a drain 632 formed on a substrate 630, and an active layer ( 610) can be placed.

예를들면 전자 소자(600)는 메모리 소자일 수 있다.For example, the electronic device 600 may be a memory device.

도 23에 도시된 실시예의 전자 소자(600)도 도 22에 도시된 실시예와 같이 제1 영역(611)이 제2 영역(612)의 제1 두께(t1)보다 두꺼운 제2 두께(t2)를 가질 수 있다.Like the embodiment shown in FIG. 22 , the electronic device 600 of the embodiment shown in FIG. 23 also has a second thickness (t2) in which the first region 611 is thicker than the first thickness (t1) of the second region 612. You can have

이 때, 게이트(620)에 전압이 인가되는 시간에 따라, 도 23에서 볼 수 있듯이, 제1 두께(t1)와 제2 두께(t2)의 경계로부터 제1 두께(t1)가 형성된 내측에 변동 저저항 영역(640)이 위치할 수 있다. 따라서 이러한 구조의 메모리 소자(600)에서 소스(631)와 드레인(632)은 제1 두께(t1)와 제2 두께(t2)의 경계보다 안쪽에 형성할 수 있다. 이에 따라 게이트(620) 전압의 세기 및/또는 그 시간의 변경에 따라 변동 저저항 영역(640)의 형성 위치가 변경되더라도, 변동 저저항 영역(640)과 소스(631)/드레인(632)이 전기적으로 연결될 수 있다.At this time, depending on the time when the voltage is applied to the gate 620, as can be seen in FIG. 23, the inside of the first thickness t1 is varied from the boundary between the first thickness t1 and the second thickness t2. A low-resistance area 640 may be located. Accordingly, in the memory device 600 having this structure, the source 631 and the drain 632 can be formed inside the boundary between the first thickness t1 and the second thickness t2. Accordingly, even if the formation position of the variable low-resistance region 640 changes depending on the intensity and/or time of the gate 620 voltage, the variable low-resistance region 640 and the source 631/drain 632 are Can be electrically connected.

이상 설명한 실시예들에서 게이트는 활성층 상에 인접하여 형성되었으나, 본 발명은 반드시 이에 한정되는 것은 아니다.In the above-described embodiments, the gate is formed adjacent to the active layer, but the present invention is not necessarily limited thereto.

변동 저저항 영역(640)은 분극 방향이 서로 상이한 영역인 제1 영역(611)과 제2 영역(612)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 640 is formed between the first region 611 and the second region 612, which are regions with different polarization directions, and detailed details are omitted as they are similar to the above-described embodiment.

소스(631) 및 드레인(632)는 활성층(610)과 중첩되고 게이트(620)와 이격되도록 형성될 수 있다.The source 631 and the drain 632 may be formed to overlap the active layer 610 and be spaced apart from the gate 620 .

소스(631) 및 드레인(632)는 변동 저저항 영역(640)과 중첩되도록 형성될 수 있다. 예를들면 소스(631) 및 드레인(632)는 변동 저저항 영역(640)과 접하도록 형성될 수 있다.The source 631 and drain 632 may be formed to overlap the variable low-resistance region 640 . For example, the source 631 and the drain 632 may be formed to contact the variable low-resistance region 640.

소스(631) 및 드레인(632)는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 소스(631) 및 드레인(632)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The source 631 and the drain 632 may be formed to have different electrical characteristics. For example, the source 631 and drain 632 may include materials with different electrical characteristics.

이를 통하여 변동 저저항 영역(640)과 소스(631)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(640)과 드레인(632)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region 640 and the source 631 can be made different from the characteristics of the electrical flow between the variable low-resistance region 640 and the drain 632.

선택적 실시예로서 소스(631) 및 드레인(632)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 소스(631)의 일함수의 값은 드레인(632)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the source 631 and the drain 632 may be different. As a specific example, the work function value of the source 631 may be smaller than the work function value of the drain 632.

예를들면 소스(631) 및 드레인(632)은 각각 상이한 금속 재료를 포함할 수 있고, 소스(631)에 함유된 금속 재료의 일함수의 값은 드레인(632)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the source 631 and the drain 632 may each include different metal materials, and the value of the work function of the metal material contained in the source 631 is the work function of the metal material contained in the drain 632. It may be lower than the value of .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

도 24는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.Figure 24 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.

도 24를 참조하면 전자 소자(700)는, 활성층(710)와 게이트(720) 사이에 다른 막(750)이 더 위치할 수 있다. 상기 막(750)은 절연막일 수 있는 데, 활성층(710)를 형성하는 강유전체 물질과 다른 물질일 수 있다.Referring to FIG. 24 , in the electronic device 700, another film 750 may be further positioned between the active layer 710 and the gate 720. The film 750 may be an insulating film and may be a material different from the ferroelectric material forming the active layer 710.

전자 소자(700)는 예를들면 메모리 소자일 수 있다.The electronic device 700 may be, for example, a memory device.

이 경우에도 게이트(720)에 인가되는 전압에 의한 전기장의 영향으로 제2 영역(712)의 분극 방향이 스위칭되도록 할 수 있으며, 이 때, 분극 방향이 스위칭될 수 있는 게이트(720) 전압 및/또는 시간은 미리 실험 및/또는 계산에 의해 얻어질 수 있다. 변동 저저항 영역(740), 소스(731), 드레인(732)에 대한 설명은 전술한 실시예와 동일한 바 구체적 설명은 생략한다.In this case as well, the polarization direction of the second region 712 can be switched due to the influence of the electric field caused by the voltage applied to the gate 720. In this case, the gate 720 voltage and/or the polarization direction can be switched. Alternatively, the time may be obtained in advance by experiment and/or calculation. Since the description of the variable low-resistance region 740, source 731, and drain 732 is the same as that of the above-described embodiment, detailed description will be omitted.

변동 저저항 영역(740)은 분극 방향이 서로 상이한 영역인 제1 영역(711)과 제2 영역(712)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 740 is formed between the first region 711 and the second region 712, which are regions with different polarization directions, and detailed details are omitted as they are similar to the above-described embodiment.

소스(731) 및 드레인(732)는 활성층(710)과 중첩되고 게이트(720)와 이격되도록 형성될 수 있다.The source 731 and the drain 732 may be formed to overlap the active layer 710 and be spaced apart from the gate 720 .

소스(731) 및 드레인(732)는 변동 저저항 영역(740)과 중첩되도록 형성될 수 있다. 예를들면 소스(731) 및 드레인(732)는 변동 저저항 영역(740)과 접하도록 형성될 수 있다.The source 731 and drain 732 may be formed to overlap the variable low-resistance region 740 . For example, the source 731 and the drain 732 may be formed to contact the variable low-resistance region 740.

소스(731) 및 드레인(732)는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 소스(731) 및 드레인(732)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The source 731 and the drain 732 may be formed to have different electrical characteristics. For example, the source 731 and the drain 732 may include materials with different electrical characteristics.

이를 통하여 변동 저저항 영역(740)과 소스(731)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(740)과 드레인(732)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region 740 and the source 731 can be made different from the characteristics of the electrical flow between the variable low-resistance region 740 and the drain 732.

선택적 실시예로서 소스(731) 및 드레인(732)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 소스(731)의 일함수의 값은 드레인(732)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the source 731 and the drain 732 may be different. As a specific example, the work function value of the source 731 may be smaller than the work function value of the drain 732.

예를들면 소스(731) 및 드레인(732)은 각각 상이한 금속 재료를 포함할 수 있고, 소스(731)에 함유된 금속 재료의 일함수의 값은 드레인(732)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the source 731 and the drain 732 may each include different metal materials, and the value of the work function of the metal material contained in the source 731 is the work function of the metal material contained in the drain 732. It may be lower than the value of .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

도 25는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 기반 전자 소자의 단면도이다.Figure 25 is a cross-sectional view of an electronic device based on a variable low-resistance region according to another embodiment of the present invention.

도 25를 참조하면 변동 저저항 영역 전자 소자(800)는, 기판(830)에 소스(831)와 드레인(832)이 형성되고, 기판(830) 상에 자발 분극성 재료를 포함하는 활성층(810)가 배치될 수 있다. Referring to FIG. 25, the variable low-resistance region electronic device 800 has a source 831 and a drain 832 formed on a substrate 830, and an active layer 810 including a spontaneously polarizable material on the substrate 830. ) can be placed.

예를들면 전자 소자(800)는 메모리 소자일 수 있다.For example, the electronic device 800 may be a memory device.

도 25에 도시된 실시예에 따르면, 활성층(810)에 대향된 제1 게이트(821)와 활성층(810)를 중심으로 제1 게이트(821)와 반대측에 위치하는 제2 게이트(822)를 포함할 수 있다.According to the embodiment shown in FIG. 25, it includes a first gate 821 facing the active layer 810 and a second gate 822 located on the opposite side of the first gate 821 with respect to the active layer 810. can do.

이 경우, 제1 게이트(821)에 의해 제2 영역(812)의 분극 방향을 스위칭하여 변동 저저항 영역(840)을 형성할 수 있다. 이에 따라 데이터 쓰기가 가능해진다.In this case, the polarization direction of the second region 812 can be switched by the first gate 821 to form the variable low-resistance region 840. Accordingly, data writing becomes possible.

제2 게이트(822)에 의해 제2 영역(812)의 분극 방향을 제1 영역(811)과 같이 다시 스위칭함으로써 변동 저저항 영역(840)을 제거할 수 있다. 이에 따라 데이터 지우기가 가능해진다.The variable low-resistance region 840 can be removed by switching the polarization direction of the second region 812 back to the same as that of the first region 811 by the second gate 822. As a result, erasing data becomes possible.

이처럼 제1 게이트(821) 및 제2 게이트(822)에 의해 0/1로 데이터를 읽을 수 있다.In this way, data can be read as 0/1 by the first gate 821 and the second gate 822.

이상 설명한 본 명세서의 모든 실시예들은 각 도시된 실시예들에 한정되는 것은 아니며, 서로 복합적으로 적용될 수 있음은 물론이다.All embodiments of the present specification described above are not limited to the respective illustrated embodiments, and of course can be applied in combination with each other.

또한, 이러한 실시예들은 후술할 실시예에도 선택적으로 적용하거나 변형하여 적용할 수 있음은 물론이다.In addition, of course, these embodiments can be selectively applied or modified to the embodiments described later.

변동 저저항 영역(840)은 분극 방향이 서로 상이한 영역인 제1 영역(811)과 제2 영역(812)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 840 is formed between the first region 811 and the second region 812, which are regions with different polarization directions, and detailed details are omitted as they are similar to the above-described embodiment.

제1 영역(811) 및 제2 영역(812)이 동일한 두께를 갖는 경우를 나타내었으나, 본 발명은 반드시 이에 한정되는 것은 아니다. Although the first area 811 and the second area 812 have the same thickness, the present invention is not necessarily limited thereto.

소스(831) 및 드레인(832)는 활성층(810)과 중첩되고 제1 게이트(821) 및 제2 게이트(822)와 이격되도록 형성될 수 있다.The source 831 and the drain 832 may be formed to overlap the active layer 810 and be spaced apart from the first gate 821 and the second gate 822 .

소스(831) 및 드레인(832)는 변동 저저항 영역(840)과 중첩되도록 형성될 수 있다. 예를들면 소스(831) 및 드레인(832)는 변동 저저항 영역(840)과 접하도록 형성될 수 있다.The source 831 and drain 832 may be formed to overlap the variable low-resistance region 840. For example, the source 831 and the drain 832 may be formed to contact the variable low-resistance region 840.

소스(831) 및 드레인(832)는 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 소스(831) 및 드레인(832)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The source 831 and the drain 832 may be formed to have different electrical characteristics. For example, the source 831 and the drain 832 may include materials with different electrical characteristics.

이를 통하여 변동 저저항 영역(840)과 소스(831)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(840)과 드레인(832)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region 840 and the source 831 can be made different from the characteristics of the electrical flow between the variable low-resistance region 840 and the drain 832.

선택적 실시예로서 소스(831) 및 드레인(832)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 소스(831)의 일함수의 값은 드레인(832)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the source 831 and the drain 832 may be different. As a specific example, the work function value of the source 831 may be smaller than the work function value of the drain 832.

예를들면 소스(831) 및 드레인(832)은 각각 상이한 금속 재료를 포함할 수 있고, 소스(831)에 함유된 금속 재료의 일함수의 값은 드레인(832)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the source 831 and the drain 832 may each include different metal materials, and the value of the work function of the metal material contained in the source 831 is the work function of the metal material contained in the drain 832. It may be lower than the value of .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

도 26과 도 27은 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 단면도이다. Figures 26 and 27 are cross-sectional views schematically showing an example of an electronic device according to an embodiment of the present invention.

도 26과 도 27을를 참조하면, 본 발명의 일 실시예에 따른 전자 소자(900)는 제1 전극(910), 제1 전극(910)과 마주하는 제2 전극(920), 제1 전극(910)과 제2 전극(920) 사이에 개재된 활성층(930)을 포함할 수 있다. 26 and 27, the electronic device 900 according to an embodiment of the present invention includes a first electrode 910, a second electrode 920 facing the first electrode 910, and a first electrode ( It may include an active layer 930 interposed between 910 and the second electrode 920.

제1 전극(910)과 제2 전극(920) 중 적어도 어느 하나는 활성층(930)과 가장 인접한 제1 면(S1)과 활성층(930)으로부터 가장 멀리 이격된 제2 면(S2)을 포함하며, 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다. 일 예로, 제1 전극(910)과 제2 전극(920) 중 적어도 어느 하나는 다른 하나의 전극을 향하는 방향으로 돌출된 적어도 하나의 돌출부(912)를 포함할 수 있다. At least one of the first electrode 910 and the second electrode 920 includes a first surface (S1) closest to the active layer 930 and a second surface (S2) furthest from the active layer 930, , At this time, the size of the horizontal cross-sectional area on the first surface (S1) may be smaller than the size of the horizontal cross-sectional area on the second surface (S2). As an example, at least one of the first electrode 910 and the second electrode 920 may include at least one protrusion 912 that protrudes in a direction toward the other electrode.

도 26 및 도 27에서는 일 예로, 제1 전극(910)이 하나의 돌출부(912)를 포함하는 것을 예시하고 있으나, 본 발명은 이에 한하지 않으며, 돌출부(912)는 제2 전극(920)에 형성되거나, 제1 전극(910)과 제2 전극(920)에 모두 형성될 수 있다. 또한, 돌출부(912)는 복수 개 형성될 수 있다. 돌출부(912)는 제1 전극(910)과 일체로 형성될 수 있다.26 and 27 illustrate that the first electrode 910 includes one protrusion 912, but the present invention is not limited to this, and the protrusion 912 is attached to the second electrode 920. It may be formed on both the first electrode 910 and the second electrode 920. Additionally, a plurality of protrusions 912 may be formed. The protrusion 912 may be formed integrally with the first electrode 910.

제1 전극(910)과 제2 전극(920)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The first electrode 910 and the second electrode 920 are made of metal materials such as platinum, gold, aluminum, silver, or copper, conductive polymers such as PEDOT:PSS or polyaniline, and indium oxide (e.g., In 2 O). 3 ), tin oxide (e.g. SnO 2 ), zinc oxide (e.g. ZnO), indium tin oxide alloy (e.g. In 2 O 3 - SnO 2 ) or indium zinc oxide alloy (e.g. In 2 O 3 - It may contain metal oxides such as ZnO).

활성층(930)은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(930)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(930)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.Active layer 930 may include a spontaneously polarizable material. For example, the active layer 930 includes an insulating material and may include a ferroelectric material. That is, the active layer 930 may include a material with a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(930)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an optional example, the active layer 930 may include a perovskite-based material, for example, BaTiO 3, SrTiO 3, BiFe3, PbTiO3, PbZrO3, and SrBi2Ta2O9.

또한 다른 예로서 활성층(930)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(930)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 930 has an ABX3 structure, where A may include an alkyl group of CnH2n+1 and one or more materials selected from inorganics such as Cs and Ru capable of forming a perovskite solar cell structure, and B may include one or more materials selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 930 is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl 3-x , MAPbI 3, CH 3 NH 3 PbI x Br 3-x , CH 3 NH 3 PbClxBr 3-x , HC (NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl 3-x , HC(NH 2 ) 2 PbI x Br 3-x , HC(NH 2 ) 2 PbCl x Br 3-x , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI 3 , (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbI x Cl 3-x , (CH 3 NH 3 )(HC( NH 2 ) 2 ) 1-y PbI x Br 3-x , or (CH 3 NH 3 )(HC(NH 2 ) 2 ) 1-y PbCl x Br 3-x (0≤x, y≤1) can do.

이와 같은 활성층(930)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(930)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.This active layer 930 has spontaneous polarization, and the degree and direction of polarization can be controlled according to the application of an electric field. Additionally, the active layer 930 can maintain its polarization state even when the applied electric field is removed.

한편, 활성층(930)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1)의 외곽인 제2 영역(A2)을 포함할 수 있다. 상술한 바와 같이, 활성층(930)과 가장 인접한 제1 면(S1)의 수평 단면적이 제2 면(S2)의 수평 단면적보다 좁으므로, 활성층(930)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1) 영역에서의 두께가 제2 영역(A2)에서의 두께보다 작을 수 있다. Meanwhile, the active layer 930 may include a first area (A1) vertically overlapping the first surface (S1) and a second area (A2) outside the first area (A1). As described above, since the horizontal cross-sectional area of the first surface (S1) closest to the active layer 930 is narrower than the horizontal cross-sectional area of the second surface (S2), the active layer 930 is vertical to the first surface (S1). The thickness of the overlapping first area A1 may be smaller than the thickness of the second area A2.

활성층(930)은 도 26에 도시된 바와 같이, 제1 방향의 분극을 가진 상태일 수 있다. 예를 들어, 제1 영역(A1)과 제2 영역(A2)은 모두 동일하게 제1 방향의 분극을 가질 수 있다. 이와 같은 상태에서는 활성층(930)에 의해 제1 전극(910)과 제2 전극(920) 사이에는 전류가 흐르지 않을 수 있다.As shown in FIG. 26, the active layer 930 may be polarized in the first direction. For example, both the first area A1 and the second area A2 may have the same polarization in the first direction. In this state, current may not flow between the first electrode 910 and the second electrode 920 due to the active layer 930.

그러나, 제1 전극(910)과 제2 전극(920)에 활성층(930)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 도 27에 도시된 바와 같이, 제1 전극(910)과 제2 전극(920) 사이에 발생하는 제1 전기장에 의해 제1 영역(A1)의 분극 방향이 바뀌고, 활성층(930)은 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다.However, when a first voltage greater than the coercive voltage at which the charge of the hysteresis loop of the active layer 930 becomes 0 is applied to the first electrode 910 and the second electrode 920, as shown in FIG. 27 Likewise, the polarization direction of the first area A1 changes due to the first electric field generated between the first electrode 910 and the second electrode 920, and the active layer 930 is formed between the first area A1 and the second electrode 920. It can be divided into area A2.

이때, 활성층(930)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 활성층(930)의 두께에 비례하여 증가하므로, 제1 영역(A1)보다 두께가 두꺼운 제2 영역(A2)에서는 활성층(930)의 분극 방향이 변경되지 않는다. 즉, 제1 전극(910)과 제2 전극(920)에 활성층(930)의 보자 전압보다 큰 제1 전압을 인가함에 따라, 제1 영역(A1)에서만 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다. 일 예로, 제1 방향과 제2 방향으로 서로 반대 방향일 수 있다. At this time, the magnitude of the voltage for changing the polarization direction of the domain of the active layer 930 increases in proportion to the thickness of the active layer 930, so in the second area A2, which is thicker than the first area A1, The polarization direction of the active layer 930 does not change. That is, as a first voltage greater than the coercive voltage of the active layer 930 is applied to the first electrode 910 and the second electrode 920, polarization occurs in a second direction different from the first direction only in the first area A1. You can have For example, the first direction and the second direction may be opposite to each other.

한편, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 활성층(930)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 변동 저저항 영역(C)이 생성될 수 있다. Meanwhile, when the polarization directions in the first area (A1) and the second area (A2) are opposite, the unit lattice structure of the active layer 930 is localized at the boundary between the first area (A1) and the second area (A2). As this changes, an electrical polarization different from that of the first area (A1) and the second area (A2) occurs, and as a result, free electrons accumulate at the boundary between the first area (A1) and the second area (A2), causing a current to increase. A variable low-resistance region (C) capable of flowing may be created.

상기와 같은 변동 저저항 영역(C)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되고, 제1 영역(A1)은 제1 면(S1)의 면적에 의해 변경되는바, 변동 저저항 영역(C)이 생성되는 위치 또한 제1 면(S1)의 면적에 의해 조절될 수 있다. The variable low-resistance area C as described above is formed at the boundary between the first area A1 and the second area A2, and the first area A1 is changed by the area of the first surface S1. , the location where the variable low-resistance region C is generated can also be adjusted by the area of the first surface S1.

한편, 제1 전극(910)과 제2 전극(920)에 제1 영역(A1)의 분극 방향을 되돌리기 위한 제2 전압을 인가하면, 제1 전극(910)과 제2 전극(920) 사이에 발생하는 제2 전기장에 의해 제1 영역(A1)은 제1 방향의 분극을 다시 가질 수 있다. 제2 전압은 활성층(930)의 보자 전압(coercive voltage)보다 클 수 있으며, 제1 전압과 반대의 극성을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지게 될 수 있다. Meanwhile, when a second voltage to return the polarization direction of the first area A1 is applied to the first electrode 910 and the second electrode 920, a gap between the first electrode 910 and the second electrode 920 The first area A1 may have polarization in the first direction again due to the generated second electric field. The second voltage may be greater than the coercive voltage of the active layer 930 and may have a polarity opposite to the first voltage. As a result, the polarization difference between the first area A1 and the second area A2 may be eliminated.

제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 변동 저저항 영역(C)은 소멸된다. 이와 같은 상태는 도 26에 도시된 상태와 동일하다. 즉, 활성층(930)에 의해 제1 전극(910)과 제2 전극(920)은 절연상태가 되므로, 제1 전극(910)과 제2 전극(920) 사이에 전압을 인가하더라도, 제1 전극(910)과 제2 전극(920) 사이에는 전류가 흐르지 않게 된다.When the polarization difference between the first area A1 and the second area A2 disappears, the variable low-resistance area C between the first area A1 and the second area A2 disappears. This state is the same as the state shown in FIG. 26. That is, since the first electrode 910 and the second electrode 920 are insulated by the active layer 930, even if a voltage is applied between the first electrode 910 and the second electrode 920, the first electrode 910 and the second electrode 920 are insulated. No current flows between 910 and the second electrode 920.

따라서, 제1 전극(910)과 제2 전극(920)에 인가되는 전압을 제어하여 전자 소자(900)의 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 소자(900)는 다양한 용도에 이용될 수 있다.Therefore, the flow of current in the electronic device 900 can be controlled by controlling the voltage applied to the first electrode 910 and the second electrode 920, and the electronic device 900 can be controlled by controlling the flow of this current. Can be used for various purposes.

예를 들어, 전자 소자(900)를 비휘발성 메모리로 사용할 수 있다. 보다 구체적으로, 도 27에 도시된 바와 같이, 제1 전극(910)과 제2 전극(920)에 보자 전압(coercive voltage)보다 큰 제1 전압이 인가함으로써 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 전극(910)과 제2 전극(920)에 전압을 인가하지 않더라도, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.For example, the electronic device 900 can be used as a non-volatile memory. More specifically, as shown in FIG. 27, the polarization direction of the first area A1 is changed by applying a first voltage greater than the coercive voltage to the first electrode 910 and the second electrode 920. After the change, even if no voltage is applied to the first electrode 910 and the second electrode 920, the polarization direction of the first area A1 is maintained unchanged, and this state is expressed as a logic value of '1'. This can be understood as input.

한편, 제1 영역(A1)의 분극 방향이 변경되면 변동 저저항 영역(C)이 형성되기 때문에, 제1 전극(910)과 제2 전극(920) 사이에 읽기 전압을 인가하면, 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다. 이때, 읽기 전압에 의해 제1 영역(A1)의 분극이 영향을 받는 것을 방지하기 위해, 읽기 전압은 활성층(930)의 보자 전압(coercive voltage) 보다 작을 수 있다.Meanwhile, when the polarization direction of the first area (A1) changes, a variable low-resistance area (C) is formed, so when a read voltage is applied between the first electrode 910 and the second electrode 920, the current easily flows. It flows, and as a result, the logical value '1' can be read. At this time, in order to prevent the polarization of the first area A1 from being affected by the read voltage, the read voltage may be smaller than the coercive voltage of the active layer 930.

또한, 제1 영역(A1)의 분극 방향을 되돌리기 위해 제1 전극(910)과 제2 전극(920)에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지고, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다. Additionally, when a second voltage is applied to the first electrode 910 and the second electrode 920 to return the polarization direction of the first area (A1), the polarization of the first area (A1) and the second area (A2) The direction becomes the same, and this state can be viewed as the logic value '0' being input.

또한, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일한 경우는, 제1 영역(A1)과 제2 영역(A2) 사이에 변동 저저항 영역(C)이 소멸되며, 이에 따라 제1 전극(910)과 제2 전극(920) 사이에 전압을 인가하더라도, 제1 전극(910)과 제2 전극(920) 사이에는 전류가 흐르지 않게 되는바, 이에 의해 논리 값 '0'을 읽을 수 있다.In addition, when the polarization directions of the first area (A1) and the second area (A2) are the same, the variable low-resistance area (C) between the first area (A1) and the second area (A2) disappears. Accordingly, even if a voltage is applied between the first electrode 910 and the second electrode 920, no current flows between the first electrode 910 and the second electrode 920, which results in a logic value of '0'. You can read .

즉, 본 발명에 따른 전자 소자(900)를 메모리로 사용하는 경우, 제1 전극(910)과 제2 전극(920)으로의 전압 인가에 의해 제1 영역(A1)의 분극 상태를 선택적으로 바꾸고, 이에 따라 생성되거나 소멸되는 변동 저저항 영역(C)에 흐르는 전류를 측정하여 논리 값 '1'과 '0'을 읽을 수 있는바, 기존 도메인들의 잔류 분극을 측정하는 방법 보다 데이터 기록 및 재생 속도가 향상될 수 있다.That is, when the electronic device 900 according to the present invention is used as a memory, the polarization state of the first area A1 is selectively changed by applying voltage to the first electrode 910 and the second electrode 920. , the logic values '1' and '0' can be read by measuring the current flowing in the fluctuating low-resistance region (C) that is created or destroyed accordingly, and data recording and playback speeds are faster than the method of measuring the residual polarization of existing domains. can be improved.

제1 전극(910) 및 제2 전극(920)은 활성층(930)과 중첩되고 서로 이격되도록 형성될 수 있다.The first electrode 910 and the second electrode 920 may be formed to overlap the active layer 930 and be spaced apart from each other.

제1 전극(910) 및 제2 전극(920)은 변동 저저항 영역(C)과 적어도 일 영역에서 중첩되도록 형성될 수 있다. 예를들면 제1 전극(910) 및 제2 전극(920)은 변동 저저항 영역(C)과 접하도록 형성될 수 있다.The first electrode 910 and the second electrode 920 may be formed to overlap the variable low-resistance region C in at least one region. For example, the first electrode 910 and the second electrode 920 may be formed to contact the variable low-resistance region C.

제1 전극(910) 및 제2 전극(920)은 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 제1 전극(910) 및 제2 전극(920)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The first electrode 910 and the second electrode 920 may be formed to have different electrical characteristics. For example, the first electrode 910 and the second electrode 920 may include materials with different electrical characteristics.

이를 통하여 변동 저저항 영역(C)과 제1 전극(910)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(C)과 제2 전극(920)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristics of the electrical flow between the variable low-resistance region C and the first electrode 910 will be different from the characteristics of the electrical flow between the variable low-resistance region C and the second electrode 920. You can.

선택적 실시예로서 제1 전극(910) 및 제2 전극(920)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 제1 전극(910)의 일함수의 값은 제2 전극(920)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the first electrode 910 and the second electrode 920 may be different. As a specific example, the work function of the first electrode 910 may be smaller than the work function of the second electrode 920.

예를들면 제1 전극(910) 및 제2 전극(920)은 각각 상이한 금속 재료를 포함할 수 있고, 제1 전극(910)에 함유된 금속 재료의 일함수의 값은 제2 전극(920)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the first electrode 910 and the second electrode 920 may each include different metal materials, and the work function value of the metal material contained in the first electrode 910 is that of the second electrode 920. It may be lower than the value of the work function of the metal material contained in .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

또한, 본 발명에 의하면 전기장의 인가에 따라 발생하는 변동 저저항 영역(C)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 변동 저저항 영역(C)이 형성되므로, 비휘발성 메모리에 응용할 때 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.In addition, according to the present invention, the variable low-resistance region C generated according to the application of an electric field can be formed only in a certain region. Therefore, the domain area where the polarization state changes in proportion to the application time of the electric field does not increase or expand, and the fluctuating low-resistance region (C) is formed only in limited locations, so when applied to non-volatile memory, the variable called electric field application time is used. There is an advantage that you don't have to consider it.

또한, 제1 전극(910)과 제2 전극(920)이 적층된 상태로써, 변동 저저항 영역(C)은 제1 전극(910)과 제2 전극(920)을 잇는 최단 거리로 형성되는바, 소자의 크기가 감소하여 집적화가 가능할 수 있다. 뿐만 아니라, 논리 값 '1'과 '0'을 읽을 때 흐르는 전류의 크기가 상이하므로 데이터의 가독성이 향상될 수 있다.In addition, as the first electrode 910 and the second electrode 920 are stacked, the variable low-resistance region C is formed at the shortest distance connecting the first electrode 910 and the second electrode 920. , integration may be possible by reducing the size of the device. In addition, the size of the current flowing when reading logic values '1' and '0' is different, so the readability of the data can be improved.

또한, 본 발명에 따른 전자 소자(900)는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다. 예를 들어, 변동 저저항 영역(C)의 생성 및 소멸에 의해 전류 흐름의 ON/OFF를 제어할 수 있다. 그 밖에, 본 발명에 따른 전자 소자(900)는 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오칩 등 다양한 분야에 적용될 수 있다.Additionally, the electronic device 900 according to the present invention can form a circuit unit that generates and transmits various signals, and can also be used as a switching device. For example, the ON/OFF of current flow can be controlled by the creation and disappearance of the variable low-resistance region (C). In addition, the electronic device 900 according to the present invention can be applied in a simple structure to parts that require control of electrical signals, so it can be applied to various fields such as variable circuits, CPUs, and biochips.

또 다른 예로, 본 발명에 따른 전자 소자(900)는 전류 경로 제어 영역들을 다양하게 형성 시킬 수 있는 축전기에 활용될 수 있다. 예를 들어, 서로 마주보는 제1 전극(910)과 제2 전극(920) 간의 거리를 다양하게 형성하면, 제1 전극(910)과 제2 전극(920)에 인가되는 전기장의 크기에 따라 변동 저저항 영역(C)이 형성되는 위치가 다양하게 조절될 수 있고, 이에 의해 축전지에서 전류 경로 제어 영역들을 다양하게 형성될 수 있다.As another example, the electronic device 900 according to the present invention can be used in a capacitor that can form various current path control regions. For example, if the distance between the first electrode 910 and the second electrode 920 facing each other is varied, it may vary depending on the size of the electric field applied to the first electrode 910 and the second electrode 920. The position at which the low-resistance region C is formed can be adjusted in various ways, thereby allowing various current path control regions to be formed in the storage battery.

제1 전극과 제2 전극은 전기적 특성이 상이한 재료를 포함할 수 있고, 예를들면 일함수가 상이한 금속 재료를 포함하도록 형성할 수 있다. 구체적 예로서 제1 전극의 일함수가 제2 전극의 일함수보다 낮도록 하여 제1 전극으로부터 제2 전극으로의 전류의 흐름의 원활성을 향상할 수 있다.The first electrode and the second electrode may include materials with different electrical properties, for example, metal materials with different work functions. As a specific example, the smooth flow of current from the first electrode to the second electrode can be improved by making the work function of the first electrode lower than that of the second electrode.

결과적으로 전자 소자의 전기적 제어를 용이하게 하고 전류의 흐름의 제어를 향상하여 전자 소자의 전기적 특성을 향상할 수 있다.As a result, electrical control of electronic devices can be facilitated and control of current flow can be improved, thereby improving the electrical characteristics of electronic devices.

도 28 내지 도 30은 도 26 및 도 27의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. Figures 28 to 30 are cross-sectional views schematically showing other examples of the electronic devices of Figures 26 and 27, respectively.

먼저, 도 28을 참조하면, 전자 소자(900B)는 제1 전극(910), 제1 전극(910)과 마주하는 제2 전극(920), 제1 전극(910)과 제2 전극(920) 사이에 개재된 활성층(930) 을 포함할 수 있다.First, referring to FIG. 28, the electronic device 900B includes a first electrode 910, a second electrode 920 facing the first electrode 910, and a first electrode 910 and a second electrode 920. It may include an active layer 930 interposed therebetween.

제1 전극(910)과 제2 전극(920) 중 적어도 어느 하나는 활성층(930)과 가장 인접한 제1 면(S1)과 활성층(930)으로부터 가장 멀리 이격된 제2 면(S2)을 포함할 수 있다. 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다.At least one of the first electrode 910 and the second electrode 920 may include a first surface (S1) closest to the active layer 930 and a second surface (S2) furthest from the active layer 930. You can. At this time, the size of the horizontal cross-sectional area on the first surface (S1) may be smaller than the size of the horizontal cross-sectional area on the second surface (S2).

일 예로, 도 28에 도시된 바와 같이, 제1 전극(910)은 제2 전극(920)을 향해 돌출된 돌출부(912)를 포함할 수 있다. 또한, 돌출부(912)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 테이퍼 형상은 제1 면(S1)을 포함할 수 있다. 예를 들어, 돌출부(912)는 고깔 형상을 가질 수 있다. 다만, 돌출부(912)의 수평 단면의 형상은 원형에 한정되지 않으며, 삼각형, 사각형, 또는 다각형 등 다양할 수 있다.For example, as shown in FIG. 28 , the first electrode 910 may include a protrusion 912 that protrudes toward the second electrode 920 . Additionally, at least a portion of the protrusion 912 may have a tapered shape. The tapered shape may include a first surface (S1). For example, the protrusion 912 may have a cone shape. However, the shape of the horizontal cross-section of the protrusion 912 is not limited to a circle, and may be various, such as a triangle, square, or polygon.

이처럼, 돌출부(912)가 제1 면(S1)을 포함하는 테이퍼 형상을 가지면, 제1 전극(910)과 제2 전극(920) 사이에 제1 영역(A1)의 분극을 바꾸기 위한 전압이 인가될 때, 제1 면(S1)과 제2 전극(920) 사이에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(A1)의 분극을 바꿀 수 있다.As such, when the protrusion 912 has a tapered shape including the first surface S1, a voltage to change the polarization of the first area A1 is applied between the first electrode 910 and the second electrode 920. When the electric field is concentrated between the first surface S1 and the second electrode 920, the polarization of the first area A1 can be changed more quickly and effectively.

제1 전극(910) 및 제2 전극(920)은 활성층(930)과 중첩되고 서로 이격되도록 형성될 수 있다.The first electrode 910 and the second electrode 920 may be formed to overlap the active layer 930 and be spaced apart from each other.

제1 전극(910) 및 제2 전극(920)은 변동 저저항 영역(C)과 적어도 일 영역에서 중첩되도록 형성될 수 있다. 예를들면 제1 전극(910) 및 제2 전극(920)은 변동 저저항 영역(C)과 접하도록 형성될 수 있다.The first electrode 910 and the second electrode 920 may be formed to overlap the variable low-resistance region C in at least one region. For example, the first electrode 910 and the second electrode 920 may be formed to contact the variable low-resistance region C.

제1 전극(910) 및 제2 전극(920)은 서로 상이한 전기적 특성을 갖도록 형성될 수 있다. 예를들면 제1 전극(910) 및 제2 전극(920)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.The first electrode 910 and the second electrode 920 may be formed to have different electrical characteristics. For example, the first electrode 910 and the second electrode 920 may include materials with different electrical characteristics.

선택적 실시예로서 제1 전극(910) 및 제2 전극(920)의 각각의 일함수의 값은 상이할 수 있다. 구체적 예로서 제1 전극(910)의 일함수의 값은 제2 전극(920)의 일함수의 값보다 작을 수 있다.As an optional embodiment, the work function values of the first electrode 910 and the second electrode 920 may be different. As a specific example, the work function of the first electrode 910 may be smaller than the work function of the second electrode 920.

예를들면 제1 전극(910) 및 제2 전극(920)은 각각 상이한 금속 재료를 포함할 수 있고, 제1 전극(910)에 함유된 금속 재료의 일함수의 값은 제2 전극(920)에 함유된 금속 재료의 일함수의 값보다 낮을 수 있다.For example, the first electrode 910 and the second electrode 920 may each include different metal materials, and the work function value of the metal material contained in the first electrode 910 is that of the second electrode 920. It may be lower than the value of the work function of the metal material contained in .

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy levels in FIG. 16 described above can be applied to this embodiment.

도 29는 도 28과 유사하게 제1 전극(910)이 테이퍼 형상을 가지는 구조를 가지는 전자 소자(900C)를 도시하고 있다. 다만, 도 29에서는 제1 전극(910)이 전체적으로 테이퍼 형상을 가지는 예를 도시하고 있다. FIG. 29 shows an electronic device 900C having a structure in which the first electrode 910 has a tapered shape, similar to FIG. 28 . However, Figure 29 shows an example where the first electrode 910 has an overall tapered shape.

또한, 도 30은 제1 전극(910)과 제2 전극(920)이 모두 테이퍼 형상을 가지는 예를 도시하고 있다. 구체적으로, 도 30의 전자 소자(900D)의 제1 전극(910)과 제2 전극(920)은 각각 제1 면(S1)과 제2 면(S2)을 포함하고, 제1 전극(910)의 제1 면(S1)과 제2 전극(920)의 제1 면(S1) 사이에 활성층(930)의 제1 영역(A1)이 구획될 수 있다. 이때, 서로 마주보는 제1 전극(910)의 제1 면(S1)과 제2 전극(920)의 제1 면(S1)의 면적은 효과적인 전계 유도를 위해 동일한 것이 바람직하다.Additionally, FIG. 30 shows an example in which both the first electrode 910 and the second electrode 920 have a tapered shape. Specifically, the first electrode 910 and the second electrode 920 of the electronic device 900D of FIG. 30 include a first surface (S1) and a second surface (S2), respectively, and the first electrode 910 The first area A1 of the active layer 930 may be defined between the first surface S1 of the second electrode 920 and the first surface S1 of the second electrode 920 . At this time, it is preferable that the areas of the first surface S1 of the first electrode 910 and the first surface S1 of the second electrode 920 facing each other are the same for effective electric field induction.

도 31 내지 도 36은 도 26 및 도 27의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. Figures 31 to 36 are cross-sectional views schematically showing another example of the electronic device of Figures 26 and 27, respectively.

도 31 내지 도 36에는 제1 전극(910)의 돌출부(912)의 형상을 도시하고 있으나, 앞서 설명한 바와 같이 본 발명은 제1 전극(도 26의 910) 및/또는 제2 전극(도 26의 920)이 전체적으로 테이퍼 형상을 가질 수도 있고, 돌출부(912)는 제1 전극(도 26의 910) 및/또는 제2 전극(도 26의 920)과 일체적으로 형성될 수 있으므로, 이하 돌출부(912)는 제1 전극(910) 및/또는 제2 전극(920)의 일부로 이해될 수 있다.31 to 36 show the shape of the protrusion 912 of the first electrode 910. However, as described above, the present invention is designed to use the first electrode (910 in FIG. 26) and/or the second electrode (910 in FIG. 26). Since 920 may have an overall tapered shape, and the protrusion 912 may be formed integrally with the first electrode (910 in FIG. 26) and/or the second electrode (920 in FIG. 26), the protrusion 912 is hereinafter referred to as ) may be understood as a part of the first electrode 910 and/or the second electrode 920.

도 31은 도 26의 전자 소자의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.FIG. 31 is a cross-sectional view schematically showing an example of the II' cross-section of the electronic device of FIG. 26.

도 31은 전자 소자(900E)의 돌출부(912)와 활성층(930)이 모두 원형의 단면을 가지는 예를 도시하고 있다. FIG. 31 shows an example in which both the protrusion 912 and the active layer 930 of the electronic device 900E have circular cross-sections.

도 32는 도 26의 전자 소자의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.FIG. 32 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.

도 32는 전자 소자(900F)의 돌출부(912)는 사각형의 단면을 가지고 활성층(930)은도 33은 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 32 is a cross-sectional view of the protrusion 912 of the electronic device 900F and the active layer 930 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.

도 33은 전자 소자(900G)의 돌출부(912)와 활성층(930)이 모두 사각형의 단면을 가지는 예를 도시하고 있다. 즉, 돌출부(912)와 활성층(930)은 상기의 형상에 한정되는 것이 아니라, 다양한 형상을 가질 수 있다. FIG. 33 shows an example in which both the protrusion 912 and the active layer 930 of the electronic device 900G have a rectangular cross-section. That is, the protrusion 912 and the active layer 930 are not limited to the above shapes and may have various shapes.

도 34는 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 34 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.

도 34는 제1 돌출부(912a)와 제2 돌출부(912b)를 포함하는 전자 소자(900H)를 도시한다. 제1 돌출부(912a)와 제2 돌출부(912b)는 서로 이격될 수 있으며, 서로 다른 전압이 인가될 수 있다. 일 예로 제2 전극(도 26의 920)이 일체로 형성된 경우는, 변동 저저항 영역(도 27의 C)이 2개 형성될 수 있으므로, 전자 소자(900H)가 메모리로 사용되는 경우, 논리 값 '0', '1', '2', '3'을 기록 및 읽을 수 있다. Figure 34 shows an electronic device 900H including a first protrusion 912a and a second protrusion 912b. The first protrusion 912a and the second protrusion 912b may be spaced apart from each other, and different voltages may be applied to them. For example, when the second electrode (920 in FIG. 26) is formed integrally, two variable low-resistance regions (C in FIG. 27) may be formed, so when the electronic device 900H is used as a memory, the logic value '0', '1', '2', and '3' can be recorded and read.

도 35는 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 35 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.

도 35는 제1 돌출부(912a), 제2 돌출부(912b), 제3 돌출부(912c), 및 제4 돌출부(912d)를 포함하는 전자 소자(900I)를 도시하고 있다. 제1 돌출부(912a) 내지 제4 돌출부(912d)는 서로 전기적으로 분리될 수 있다. 또한, 제1 돌출부(912a), 제2 돌출부(912b), 제3 돌출부(912c), 및 제4 돌출부(912d)와 대향하는 제2 전극(도 30의 920)도 분리될 수 있다. 따라서, 전자 소자(900H)가 메모리로 사용되는 경우, 전자 소자(900H)의 처리 데이터의 양은 증가할 수 있다. FIG. 35 shows an electronic device 900I including a first protrusion 912a, a second protrusion 912b, a third protrusion 912c, and a fourth protrusion 912d. The first to fourth protrusions 912a to 912d may be electrically separated from each other. Additionally, the second electrode (920 in FIG. 30) facing the first protrusion 912a, second protrusion 912b, third protrusion 912c, and fourth protrusion 912d may also be separated. Accordingly, when the electronic device 900H is used as a memory, the amount of data processed by the electronic device 900H may increase.

도 36은 도 26의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 36 is a cross-sectional view schematically showing another example of the II' cross-section of the electronic device of FIG. 26.

도 36은 전자 소자(900J)의 돌출부(912)가 일측 방향으로 연장된 예를 도시한다.FIG. 36 shows an example in which the protrusion 912 of the electronic device 900J extends in one direction.

상기에서 설명한 대로 각 전자 소자는 각 경우마다 전류 값이 달라지고 이에 따라 다양한 정보를 저장할 수 있다. 또한, 제1 전극과 제2 전극의 전기적 특성 제어에 따라 전류의 제어를 용이하게 할 수 있다.As described above, each electronic device has a different current value in each case and can store various information accordingly. Additionally, current control can be facilitated by controlling the electrical characteristics of the first electrode and the second electrode.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to the embodiments shown in the drawings, but these are merely illustrative, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Therefore, the true scope of technical protection of the present invention should be determined by the technical spirit of the attached patent claims.

실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.Specific implementations described in the embodiments are examples and do not limit the scope of the embodiments in any way. Additionally, if there is no specific mention such as “essential,” “important,” etc., it may not be a necessary component for the application of the present invention.

실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of the embodiment (particularly in the claims), the use of the term “above” and similar referential terms may refer to both the singular and the plural. In addition, when a range is described in an example, the invention includes the application of individual values within the range (unless there is a statement to the contrary), and is the same as describing each individual value constituting the range in the detailed description. . Lastly, unless the order of the steps constituting the method according to the embodiment is clearly stated or there is no description to the contrary, the steps may be performed in an appropriate order. The embodiments are not necessarily limited by the order of description of the steps above. The use of any examples or illustrative terms (e.g., etc.) in the embodiments is merely for describing the embodiments in detail, and unless limited by the claims, the scope of the embodiments is not limited by the examples or illustrative terms. That is not the case. Additionally, those skilled in the art will recognize that various modifications, combinations and changes may be made depending on design conditions and factors within the scope of the appended claims or their equivalents.

100, 200, 300: 전자 소자
110, 210, 310: 활성층
120, 220, 320: 인가 전극
VL, VL1, VL2, C: 변동 저저항 영역
100, 200, 300: Electronic devices
110, 210, 310: active layer
120, 220, 320: applying electrode
VL, VL1, VL2, C: Variable low-resistance region

Claims (2)

자발 분극성 재료를 포함하는 활성층;
상기 활성층에 인접하도록 배치된 인가 전극;
상기 인가 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역;
상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역;
상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제1 전극; 및
상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되고 상기 제1 전극과 상이한 전기적 특성을 갖는 제2 전극을 포함하고,
상기 변동 저저항 영역은 상기 활성층의 적어도 일 영역에서 상기 활성층의 두께 전체에 대응되도록 형성된 것을 포함하고,
상기 변동 저저항 영역은 상기 인가 전극을 둘러싼 형태를 갖도록 제어되고,
상기 제2 전극은 상기 제1 전극과 일함수 값이 상이하고,
상기 제1 전극과 일함수가 상이한 상기 제2 전극은 상기 활성층의 두께 방향으로 상기 변동 저저항 영역과 중첩되고 상기 제1 전극과 중첩되지 않도록 배치된,
변동 저저항 영역 기반 전자 소자.
an active layer comprising a spontaneously polarizable material;
an applied electrode disposed adjacent to the active layer;
a polarization region formed in the active layer by applying an electric field to the active layer through the applying electrode;
one or more variable low-resistance regions including a region corresponding to a boundary of the polarization region and having lower electrical resistance than other adjacent regions;
a first electrode spaced apart from the applying electrode and connected to the variable low-resistance region; and
a second electrode spaced apart from the applying electrode, connected to the variable low-resistance region, and having different electrical characteristics from the first electrode;
The variable low-resistance region includes a region formed to correspond to the entire thickness of the active layer in at least one region of the active layer,
The variable low-resistance area is controlled to have a shape surrounding the applying electrode,
The second electrode has a different work function value from the first electrode,
The second electrode, which has a different work function from the first electrode, is disposed to overlap the variable low-resistance region in the thickness direction of the active layer and not to overlap the first electrode.
Electronic devices based on variable low-resistance regions.
자발 분극성 재료를 포함하는 활성층;
상기 활성층의 일측에 배치된 제1 전극;
상기 제1 전극을 대향하고 상기 활성층의 상기 제1 전극을 향하는 면의 반대면을 향하도록 배치된 제2 전극;
상기 제1 전극 및 상기 제2 전극 중 적어도 어느 하나에 형성된 돌출부;
상기 제1 전극 또는 상기 제2 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성되는 분극 영역;
상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역;
상기 제2 전극은 상기 제1 전극과 일함수 값이 상이하고,
상기 변동 저저항 영역은 상기 돌출부에 대응되는 형태를 갖는
변동 저저항 영역 기반 전자 소자.
an active layer comprising a spontaneously polarizable material;
a first electrode disposed on one side of the active layer;
a second electrode facing the first electrode and facing the opposite side of the active layer facing the first electrode;
a protrusion formed on at least one of the first electrode and the second electrode;
a polarization region formed in the active layer by applying an electric field to the active layer through the first electrode or the second electrode;
one or more variable low-resistance regions including a region corresponding to a boundary of the polarization region and having lower electrical resistance than other adjacent regions;
The second electrode has a different work function value from the first electrode,
The variable low-resistance area has a shape corresponding to the protrusion.
Electronic devices based on variable low-resistance regions.
KR1020210052635A 2019-07-25 2021-04-22 Variable low resistance area based electronic device and controlling thereof KR102606509B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210052635A KR102606509B1 (en) 2019-07-25 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190090482A KR102246246B1 (en) 2019-07-25 2019-07-25 Variable low resistance area based electronic device and controlling thereof
KR1020210052635A KR102606509B1 (en) 2019-07-25 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190090482A Division KR102246246B1 (en) 2019-07-25 2019-07-25 Variable low resistance area based electronic device and controlling thereof

Publications (2)

Publication Number Publication Date
KR20210052413A KR20210052413A (en) 2021-05-10
KR102606509B1 true KR102606509B1 (en) 2023-11-29

Family

ID=88969101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210052635A KR102606509B1 (en) 2019-07-25 2021-04-22 Variable low resistance area based electronic device and controlling thereof

Country Status (1)

Country Link
KR (1) KR102606509B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
KR101992953B1 (en) 2018-10-12 2019-06-27 브이메모리 주식회사 Controlling method for electric current path using electric field and electric device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135258A (en) * 1993-11-10 1995-05-23 Hitachi Ltd Semiconductor device and its driving method
US7304880B2 (en) * 2003-05-08 2007-12-04 Matsushita Electric Industrial Co., Ltd. Electric switch and memory device using the same
WO2005067059A1 (en) * 2003-12-26 2005-07-21 Fuji Xerox Co., Ltd. Rectifying device and electronic circuit employing same, and process for producing rectifying device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
KR101992953B1 (en) 2018-10-12 2019-06-27 브이메모리 주식회사 Controlling method for electric current path using electric field and electric device

Also Published As

Publication number Publication date
KR20210052413A (en) 2021-05-10

Similar Documents

Publication Publication Date Title
JP7052148B2 (en) Fluctuating low resistance line non-volatile memory element and its operation method
JP7071590B2 (en) Current path control method using electric field and electronic elements
KR102652757B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102606509B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102623526B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102599623B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102656291B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246246B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102246248B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102643887B1 (en) Variable low resistance area based electronic device, method of manufacturing the same and method of controlling the same
KR102084030B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102246247B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102230796B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102302898B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102629599B1 (en) Variable low resistance area based memory device and controlling thereof
KR102280823B1 (en) Variable low resistance area based memory device and controlling thereof
KR102370745B1 (en) Variable low resistance area based memory device and controlling thereof
KR102059485B1 (en) Variable low resistance area based memory device and controlling thereof
KR102642562B1 (en) Variable low resistance area based electronic device and controlling thereof
KR102599612B1 (en) Controlling method for electric current path using electric field and electric device
KR102154638B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR102474130B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
KR20200083908A (en) Variable low resistance area based memory device and controlling thereof
KR20200083842A (en) Variable low resistance area based memory device and controlling thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant