KR102262604B1

KR102262604B1 - Variable low resistance area based electronic device and controlling thereof

Info

Publication number: KR102262604B1
Application number: KR1020190042191A
Authority: KR
Inventors: 손종화; 손종역; 조훈제
Original assignee: 브이메모리 주식회사
Priority date: 2019-04-10
Filing date: 2019-04-10
Publication date: 2021-06-10
Also published as: KR20210068352A; KR102599623B1; KR20200119961A

Abstract

본 발명의 일 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 인가 전극, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역, 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제1 전극 및 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제2 전극을 포함하고, 상기 활성층은 적어도 일 영역에 형성되는 제1 활성층 부재, 제2 활성층 부재 및 제3 활성층 부재를 포함하고, 상기 제3 활성층 부재는 상기 제1 활성층 부재와 상기 제2 활성층 부재의 사이에 배치되고, 상기 제1 활성층 부재는 상기 제1 전극과 상기 제3 활성층 부재의 사이에 배치되고 상기 제2 활성층 부재는 상기 제2 전극과 상기 제3 활성층 부재의 사이에 배치되는 변동 저저항 영역 기반 전자 소자를 개시한다.An embodiment of the present invention provides an active layer comprising a spontaneously polarizable material, an applying electrode disposed adjacent to the active layer, and a polarization region formed in the active layer by applying an electric field to the active layer through the applying electrode, at the boundary of the polarization region At least one variable low resistance region including a corresponding region having a lower electrical resistance than other adjacent regions, a first electrode spaced apart from the application electrode and connected to the fluctuation low resistance region, and the fluctuation low resistance region spaced apart from the application electrode and connected to the fluctuation low resistance region a second electrode connected to, wherein the active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region, wherein the third active layer member includes the first active layer member and the It is disposed between second active layer members, the first active layer member is disposed between the first electrode and the third active layer member, and the second active layer member is disposed between the second electrode and the third active layer member. Disclosed is an electronic device based on a variable low-resistance region disposed.

Description

Variable low resistance area based electronic device and controlling thereof

본 발명은 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법에 관한 것이다.The present invention relates to an electronic device using a fluctuating low resistance region and a method for controlling the same.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.With the development of technology and increasing interest in people's convenience in life, attempts to develop various electronic products are becoming active.

또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.In addition, these electronic products are becoming smaller and more integrated, and the places where they are used are increasing widely.

이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 기 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.These electronic products include various electrical components, for example, CPUs, memories, and other various electrical components. These base elements may include various types of electrical circuits.

예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.For example, electrical devices are used in products in various fields such as computers and smart phones as well as home sensor devices for IoT and bio-electronic devices for ergonomics.

한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.On the other hand, the use and application fields of these electrical devices are rapidly increasing according to the recent speed of technological development and the rapid improvement of the living standards of users, and the demand thereof is also increasing accordingly.

이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.According to this trend, there is a limit in implementing and controlling an electronic circuit that is easily and quickly applied to various electrical devices that are commonly used.

한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다. Meanwhile, memory devices, particularly nonvolatile memory devices, are widely used as information storage and/or processing devices of various electronic devices such as cameras and communication devices as well as computers.

이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 이를 향상한 메모리 소자를 구현하는데 한계가 있다.These memory devices, particularly in terms of lifespan and speed, are being developed a lot. Most of the problems are in securing memory lifespan and speed, but there is a limit to realizing an improved memory device.

본 발명은 다양한 용도에 용이하게 적용할 수 있는 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법을 제공할 수 있다. The present invention can provide an electronic device based on a low fluctuation resistance region that can be easily applied to various uses and a method for controlling the same.

본 실시예에 있어서 상기 제1 활성층 부재와 상기 제2 활성층 부재는 서로 전기적 특성이 상이한 것을 포함할 수 있다.In this embodiment, the first active layer member and the second active layer member may include different electrical characteristics from each other.

본 실시예에 있어서 상기 제3 활성층 부재는 상기 제1 활성층 부재 또는 상기 제2 활성층 부재와 서로 전기적 특성이 상이한 것을 포함할 수 있다.In this embodiment, the third active layer member may include different electrical characteristics from the first active layer member or the second active layer member.

본 실시예에 있어서 상기 제1 활성층 부재 및 상기 제2 활성층 부재는 상기 인가 전극과 이격되도록 형성될 수 있다.In this embodiment, the first active layer member and the second active layer member may be formed to be spaced apart from the applying electrode.

본 실시예에 있어서 상기 제1 활성층 부재의 에너지 밴드갭의 값은 상기 제2 활성층 부재의 에너지 밴드갭의 값과 상이한 것을 포함할 수 있다.In this embodiment, the value of the energy bandgap of the first active layer member may include a value different from the value of the energy bandgap of the second active layer member.

본 실시예에 있어서 상기 제3 활성층 부재의 에너지 밴드갭의 값은 상기 제1 활성층 부재 및 상기 제2 활성층 부재의 에너지 밴드갭의 값과 상이한 것을 포함할 수 있다. In this embodiment, the value of the energy bandgap of the third active layer member may include a value different from the value of the energy bandgap of the first active layer member and the second active layer member.

본 발명의 다른 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 제1 전극, 상기 활성층을 사이에 두고 상기 제1 전극과 이격되고 상기 제1 전극과 마주보도록 배치되는 제2 전극, 상기 제1 전극 또는 제2 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역을 포함하고, 상기 활성층은 적어도 일 영역에 형성되는 제1 활성층 부재, 제2 활성층 부재 및 제3 활성층 부재를 포함하고, 상기 제3 활성층 부재는 상기 제1 활성층 부재와 상기 제2 활성층 부재의 사이에 배치되고, 상기 제1 활성층 부재는 상기 제1 전극과 상기 제3 활성층 부재의 사이에 배치되고 상기 제2 활성층 부재는 상기 제2 전극과 상기 제3 활성층 부재의 사이에 배치되는 변동 저저항 영역 기반 전자 소자를 개시한다.Another embodiment of the present invention provides an active layer including a spontaneously polarizable material, a first electrode disposed adjacent to the active layer, and a first electrode spaced apart from the first electrode with the active layer interposed therebetween and disposed to face the first electrode One or more fluctuations including a polarization region formed in the active layer by applying an electric field to the active layer through the second electrode, the first electrode, or the second electrode, and a region having lower electrical resistance than other regions adjacent to the boundary of the polarization region a low resistance region, wherein the active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region, wherein the third active layer member includes the first active layer member and the second active layer member is disposed between members, the first active layer member is disposed between the first electrode and the third active layer member, and the second active layer member is disposed between the second electrode and the third active layer member A low-resistance region-based electronic device is disclosed.

본 실시예에 있어서 상기 제1 활성층 부재, 상기 제2 활성층 부재 및 상기 제3 활성층 부재는 상기 제1 전극으로부터 상기 제2 전극을 향하는 방향을 기준으로 서로 중첩되는 영역을 포함할 수 있다.In this embodiment, the first active layer member, the second active layer member, and the third active layer member may include regions that overlap each other based on a direction from the first electrode toward the second electrode.

본 실시예에 있어서 상기 제3 활성층 부재의 에너지 밴드갭의 값은 상기 제1 활성층 부재 및 상기 제2 활성층 부재의 에너지 밴드갭의 값과 상이한 것을 포함할 수 있다.In this embodiment, the value of the energy bandgap of the third active layer member may include a value different from the value of the energy bandgap of the first active layer member and the second active layer member.

본 발명의 또 다른 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 인가 전극, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역, 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제1 전극 및 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 연결되는 제2 전극을 포함하고, 상기 활성층은 적어도 일 영역에 형성되는 제1 활성층 부재, 제2 활성층 부재 및 제3 활성층 부재를 포함하고, 상기 제3 활성층 부재는 상기 제1 활성층 부재와 상기 제2 활성층 부재의 사이에 배치되고, 상기 제1 활성층 부재는 상기 제1 전극과 상기 제3 활성층 부재의 사이에 배치되고 상기 제2 활성층 부재는 상기 제2 전극과 상기 제3 활성층 부재의 사이에 배치되는 변동 저저항 영역 기반 전자 소자에 대하여, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역을 형성하는 단계를 형성하여 상기 변동 저저항 영역을 통하여 상기 제1 전극 및 제2 전극 간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법을 개시한다.Another embodiment of the present invention provides an active layer comprising a spontaneously polarizable material, an application electrode disposed adjacent to the active layer, a polarization region formed in the active layer by applying an electric field to the active layer through the application electrode, and the boundary of the polarization region One or more variable low resistance regions including a region having a lower electrical resistance than other regions adjacent thereto, a first electrode spaced apart from the application electrode and connected to the fluctuation low resistance region, and a first electrode spaced apart from the application electrode and connected to the fluctuation low resistance region a second electrode connected to a region, wherein the active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region, wherein the third active layer member includes the first active layer member and The second active layer member is disposed between the second active layer member, the first active layer member is disposed between the first electrode and the third active layer member, and the second active layer member is disposed between the second electrode and the third active layer member. Forming a polarization region of the active layer by applying an electric field to the active layer through the application electrode for an electronic device based on a variable low resistance region disposed in the polarization region, and corresponding to the boundary of the polarization region, the electrical resistance is lower than that of other adjacent regions Fluctuation low-resistance region-based electronic device control comprising the step of forming a fluctuation low-resistance region including a region so that a flow of current between the first electrode and the second electrode is formed through the fluctuation-low-resistance region method is disclosed.

본 발명의 또 다른 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 제1 전극, 상기 활성층을 사이에 두고 상기 제1 전극과 이격되고 상기 제1 전극과 마주보도록 배치되는 제2 전극, 상기 제1 전극 또는 제2 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 하나 이상의 변동 저저항 영역을 포함하고, 상기 활성층은 적어도 일 영역에 형성되는 제1 활성층 부재, 제2 활성층 부재 및 제3 활성층 부재를 포함하고, 상기 제3 활성층 부재는 상기 제1 활성층 부재와 상기 제2 활성층 부재의 사이에 배치되고, 상기 제1 활성층 부재는 상기 제1 전극과 상기 제3 활성층 부재의 사이에 배치되고 상기 제2 활성층 부재는 상기 제2 전극과 상기 제3 활성층 부재의 사이에 배치되는 변동 저저항 영역 기반 전자 소자에 대하여, 상기 인가 전극를 통하여 상기 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계, 및 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역을 형성하는 단계를 형성하여 상기 변동 저저항 영역을 통하여 상기 제1 전극 및 제2 전극 간의 전류의 흐름이 형성되도록 하는 단계를 포함하는 변동 저저항 영역 기반 전자 소자 제어 방법을 개시한다.Another embodiment of the present invention provides an active layer comprising a spontaneously polarizable material, a first electrode disposed adjacent to the active layer, spaced apart from the first electrode with the active layer interposed therebetween, and disposed to face the first electrode At least one including a polarization region formed in the active layer by applying an electric field to the active layer through the second electrode, the first electrode, or the second electrode, and a region having lower electrical resistance than other regions adjacent to the boundary of the polarization region a variable low resistance region, wherein the active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region, wherein the third active layer member comprises the first active layer member and the second member disposed between the active layer members, the first active layer member is disposed between the first electrode and the third active layer member, and the second active layer member is disposed between the second electrode and the third active layer member Forming a polarization region of the active layer by applying an electric field to the active layer through the application electrode for a variable low-resistance region-based electronic device, and a region having a lower electrical resistance than other regions adjacent to the boundary of the polarization region A method of controlling an electronic device based on a fluctuation low resistance region, comprising the step of forming a fluctuation low resistance region comprising the step of forming a current flow between the first electrode and the second electrode through the fluctuation low resistance region start

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명에 관한 변동 저저항 영역을 이용한 전자 소자 및 이의 제어 방법은 다양한 용도에 용이하게 적용할 수 있다. The electronic device using the fluctuating low-resistance region and the control method thereof according to the present invention can be easily applied to various uses.

도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3은 도 2의 K의 확대도이다.
도 4a 내지 도 4c는 도 1의 전자 회로 관련 제어 방법을 설명하기 위한 도면이다. 도 5는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다.
도 7a 내지 도 7d는 도 5의 전자 회로 관련, 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 10 내지 도 14는 도 8의 전자 소자의 동작을 설명하기 위한 도면들이다.
도 15는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 16은 도 15의 전자 소자의 각 영역의 에너지 준위를 개략적으로 도시한 도면이다.
도 17은 도 15의 일 방향에서 본 개략적인 평면도의 예시이다.
도 18은 도 15의 일 방향에서 본 개략적인 평면도의 다른 예시이다.
도 19는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 단면도이다.
도 20은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.
도 21은 도 20의 전자 소자의 각 영역의 에너지 준위를 개략적으로 도시한 도면이다.
도 22는 본 발명의 또 다른 일 실시예에 관한 메모리 소자를 도시한 개략적인 단면도이다.
도 23은 변동 저저항 영역의 전압 및 전류 관계를 도시한 그래프이다.
도 24는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 25는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 26은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 27은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 28은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 29는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.
도 30과 도 31은 본 발명의 또 다른 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 단면도이다.
도 32는 도 30의 전자 소자의 다른 예를 개략적으로 도시한 단면도이다.
도 33은 도 30의 전자 소자의 또 다른 예를 개략적으로 도시한 단면도이다.
도 34는 도 30의 전자 소자의 또 다른 예를 개략적으로 도시한 단면도이다.
도 35는 도 30의 전자 소자의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 36은 도 30의 전자 소자의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 37은 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 38은 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 39는 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 40은 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.1 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 .
3 is an enlarged view of K of FIG. 2 .
4A to 4C are diagrams for explaining a control method related to the electronic circuit of FIG. 1 . 5 is a schematic plan view showing an electronic circuit according to another embodiment of the present invention.
6 is a cross-sectional view taken along the line VI-VI of FIG. 5 .
7A to 7D are diagrams for explaining a current path range control method related to the electronic circuit of FIG. 5 .
8 is a schematic plan view illustrating an electronic device according to an embodiment of the present invention.
9 is a cross-sectional view taken along line II-II of FIG. 8 .
10 to 14 are diagrams for explaining the operation of the electronic device of FIG. 8 .
15 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.
FIG. 16 is a diagram schematically illustrating energy levels of each region of the electronic device of FIG. 15 .
17 is an example of a schematic plan view viewed from one direction of FIG. 15 .
18 is another example of a schematic plan view viewed from one direction of FIG. 15 .
19 is a schematic cross-sectional view showing an electronic circuit according to another embodiment of the present invention.
20 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.
FIG. 21 is a diagram schematically illustrating energy levels of each region of the electronic device of FIG. 20 .
22 is a schematic cross-sectional view illustrating a memory device according to another embodiment of the present invention.
23 is a graph illustrating a voltage and current relationship in a variable low resistance region.
24 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
25 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
26 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
27 is a cross-sectional view of a variable low resistance region memory device according to another exemplary embodiment of the present invention.
28 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
29 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.
30 and 31 are cross-sectional views schematically illustrating an example of an electronic device according to another embodiment of the present invention.
32 is a cross-sectional view schematically illustrating another example of the electronic device of FIG. 30 .
33 is a cross-sectional view schematically illustrating another example of the electronic device of FIG. 30 .
34 is a cross-sectional view schematically illustrating another example of the electronic device of FIG. 30 .
35 is a cross-sectional view schematically illustrating an example of a section II′ of the electronic device of FIG. 30 .
FIG. 36 is a cross-sectional view schematically illustrating another example of a cross-section II′ of the electronic device of FIG. 30 .
37 is a cross-sectional view schematically illustrating another example of a cross section II′ of the electronic device of FIG. 30 .
38 is a cross-sectional view schematically illustrating another example of a section II′ of the electronic device of FIG. 30 .
FIG. 39 is a cross-sectional view schematically illustrating another example of a cross-section II′ of the electronic device of FIG. 30 .
40 is a cross-sectional view schematically illustrating another example of a cross section II′ of the electronic device of FIG. 30 .

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to the embodiments of the present invention shown in the accompanying drawings.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when described with reference to the drawings, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from another, not in a limiting sense.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility that one or more other features or components may be added is not excluded in advance.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, the y-axis, and the z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. In cases where certain embodiments are otherwise practicable, a specific process sequence may be performed different from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the order described.

도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이고, 도 3은 도 2의 K의 확대도이다.1 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1, and FIG. 3 is an enlarged view K of FIG. 2 .

도 1 및 도 2를 참조하면 본 실시예의 전자 회로(10)는 활성층(11), 인가 전극(12), 변동 저저항 영역(VL)을 포함할 수 있다.1 and 2 , the electronic circuit 10 of the present embodiment may include an active layer 11 , an application electrode 12 , and a variable low resistance region VL.

활성층(11)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(11)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(11)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 11 may include a spontaneously polarizable material. For example, the active layer 11 may include an insulating material and a ferroelectric material. That is, the active layer 11 may comprise a material having a spontaneous electric polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(11)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO_3,SrTiO_3,BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 11 may comprise a perovskite-based material, for example, it may include _{_{BaTiO 3, SrTiO 3, BiFe3,}} PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(11)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH₃NH₃PbI₃, CH₃NH₃PbI_xCl_3-x, MAPbI_3,CH₃NH₃PbI_xBr_3-x, CH₃NH₃PbClxBr_3-x, HC(NH₂)₂PbI₃, HC(NH₂)₂PbI_xCl_3-x, HC(NH₂)₂PbI_xBr_3-x, HC(NH₂)₂PbCl_xBr_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI₃, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xCl_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xBr_3-x, 또는 (CH₃NH₃)(HC(NH₂)₂)_1-yPbCl_xBr_3-x (0≤x, y≤1)를 포함할 수 있다. In addition, as another example, the active layer 11 has an ABX3 structure, where A is an alkyl group of CnH2n+1, and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH ₃ NH ₃ PbI ₃ , CH ₃ NH ₃ PbI _x Cl _3-x , MAPbI _{3 ,} CH ₃ NH ₃ PbI _x Br _3-x , CH ₃ NH ₃ PbClxBr _3-x , HC (NH ₂ ) ₂ PbI ₃ , HC(NH ₂ ) ₂ PbI _x Cl _3-x , HC(NH ₂ ) ₂ PbI _x Br _3-x , HC(NH ₂ ) ₂ PbCl _x Br _3-x , (CH _{3 )} NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI ₃ , (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI _x Cl _3-x , (CH ₃ NH ₃ )(HC( NH ₂ ) ₂ ) _1-y PbI _x Br _3-x , or (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y _{PbCl x} Br _3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(11)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(11)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The active layer 11 may be formed using various other ferroelectric materials, and descriptions of all examples thereof will be omitted. In addition, when the active layer 11 is formed, the ferroelectric material may be doped with various other materials to include additional functions or to improve electrical properties.

활성층(11)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(11)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 11 has spontaneous polarization and can control the degree and direction of polarization according to the application of an electric field. In addition, the active layer 11 may maintain a polarized state even when the applied electric field is removed.

인가 전극(12)은 활성층(11)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(11)에 인가할 수 있다.The application electrode 12 may be formed to apply an electric field to the active layer 11 , for example, to apply a voltage to the active layer 11 .

선택적 실시예로서 인가 전극(12)은 활성층(11)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the application electrode 12 may be formed to be in contact with the upper surface of the active layer 11 .

또한, 인가 전극(12)은 활성층(11)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. In addition, the application electrode 12 may be formed to apply voltages of various magnitudes to the active layer 11 and to control the voltage application time.

선택적 실시예로서 인가 전극(12)은 게이트 전극일 수 있다.In an alternative embodiment, the application electrode 12 may be a gate electrode.

예를들면 인가 전극(12)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 12 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(12)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(12)을 형성할 수 있다.The application electrode 12 may include various materials, and may include a material having high electrical conductivity. For example, the application electrode 12 may be formed using various metals.

예를들면 인가 전극(12)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 12 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or formed using a nitride of these materials.

또한 선택적 실시예로서 인가 전극(12)은 적층체 구조를 포함할 수도 있다.Also, as an optional embodiment, the applying electrode 12 may include a laminate structure.

도시하지 않았으나 선택적 실시예로서 인가 전극(12)과 활성층(11)의 사이에 하나 이상의 절연층이 더 배치될 수도 있다.Although not shown, as an optional embodiment, one or more insulating layers may be further disposed between the application electrode 12 and the active layer 11 .

변동 저저항 영역(VL)은 활성층(11)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 또한 도 1에 도시한 것과 같이 인가 전극(12)의 주변에 선형을 갖는 전류의 패쓰로 형성될 수 있다.The fluctuating low resistance region VL is a region formed in the active layer 11 and is a region through which a current can flow, and can be formed as a path of a current having a linearity around the applying electrode 12 as shown in FIG. 1 . have.

구체적으로 변동 저저항 영역(VL)은 활성층(11)의 영역 중 변동 저저항 영역(VL)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the low-variation resistance region VL is a region of the active layer 11 in which electrical resistance is lower than that of other regions adjacent to the low-variance resistance region VL.

또한, 인가 전극(12)을 통한 변동 저저항 영역(VL)을 형성한 후에, 인가 전극(12)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(11)의 분극 상태는 유지되므로 변동 저저항 영역(VL)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.In addition, after forming the fluctuating low-resistance region VL through the application electrode 12 , even if the electric field through the application electrode 12 is removed, for example, even if the voltage is removed, the polarization state of the active layer 11 is Since it is maintained, the variable low resistance region VL is maintained, and a state in which a current path is formed can be maintained.

이를 통하여 다양한 전자 회로를 구성할 수 있다.Through this, various electronic circuits can be configured.

변동 저저항 영역(VL)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(11)의 전체의 두께에 대응될 수 있다.The variable low resistance region VL has a height HVL, and this height HVL may correspond to the entire thickness of the active layer 11 .

이러한 변동 저저항 영역(VL)은 높이(HVL)는 인가 전극(12)을 통한 전기장의 가할 때 전기장의 세기, 예를들면 전압의 크기에 비례할 수 있다. 적어도 이러한 전기장의 크기는 활성층(11)이 갖는 고유의 항전기장보다는 클 수 있다.The height HVL of the variable low resistance region VL may be proportional to the strength of the electric field, for example, the magnitude of the voltage when the electric field is applied through the application electrode 12 . At least the magnitude of this electric field may be greater than the intrinsic coercive field of the active layer 11 .

변동 저저항 영역(VL)은 인가 전극(12)을 통하여 전압이 활성층(11)에 인가되면 형성되는 영역이고, 인가 전극(12)의 제어를 통하여 변동, 예를들면 생성, 소멸 또는 이동할 수 있다.The fluctuating low resistance region VL is a region formed when a voltage is applied to the active layer 11 through the application electrode 12 , and can be changed, for example, generated, destroyed, or moved through the control of the application electrode 12 . .

활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11F)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제1 분극 영역(11F)의 경계에 형성될 수 있다.The active layer 11 may include a first polarization region 11F having a first polarization direction, and the variable low resistance region VL may be formed at a boundary of the first polarization region 11F.

또한, 제1 분극 영역(11F)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(11R)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.In addition, it may include a second polarization region 11R having a second polarization direction adjacent to the first polarization region 11F, and the variable low resistance region VL is at the boundary of the second polarization region 11R. can be formed. The second direction may be at least a direction different from the first direction, for example a direction opposite to the first direction.

예를들면 변동 저저항 영역(VL)은 제1 분극 영역(11F)과 제2 분극 영역(11R)의 사이에 형성될 수 있다. 이를 통하여 변동 저저항 영역(VL)을 중심으로 제1 방향(예를들면 도 2를 기준으로 아래로부터 위를 향하는 방향)의 분극 방향을 갖는 제1 분극 영역(11F) 및 상기 제1 방향과 반대 방향(예를들면 도 2를 기준으로 위로부터 아래를 향하는 방향)의 분극 방향을 갖는 제2 분극 영역(11R)이 구별되도록 배치될 수 있다.For example, the variable low resistance region VL may be formed between the first polarization region 11F and the second polarization region 11R. Through this, the first polarization region 11F having a polarization direction in the first direction (for example, from the bottom to the top with respect to FIG. 2 ) centered on the variable low resistance region VL and the first direction opposite to the first direction The second polarization regions 11R having a polarization direction in a direction (eg, a direction from top to bottom with reference to FIG. 2 ) may be disposed to be distinguished.

변동 저저항 영역(VL)은 일 방향의 폭(WVL)을 가질 수 있고, 이는 변동 저저항 영역(VL)의 이동 거리에 비례할 수 있다.The variable low resistance region VL may have a width WVL in one direction, which may be proportional to a movement distance of the variable low resistance region VL.

또한, 이러한 폭(WVL)은 변동 저저항 영역(VL)으로 정의되는 평면상의 영역의 폭일 수 있고, 이는 제1 분극 영역(11F)의 폭에 대응한다고 할 수 있다.In addition, this width WVL may be the width of a region on a plane defined as the variable low resistance region VL, which may correspond to the width of the first polarization region 11F.

또한, 변동 저저항 영역(VL)은 제1 분극 영역(11F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 제1 분극 영역(11F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)를 가질 수 있다. Also, the variable low resistance region VL may be formed to correspond to the entire side surface of the boundary line of the first polarization region 11F, and may have a thickness TVL1 in a direction away from the side surface of the first polarization region 11F. have.

선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.As an alternative embodiment, this thickness TVL1 may be 0.1 to 0.3 nanometers.

도 4a 내지 도 4c는 도 1의 전자 회로에 대하여 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.4A to 4C are diagrams for explaining a current path range control method with respect to the electronic circuit of FIG. 1 .

도 4a를 참조하면, 활성층(11)은 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(12)을 통한 초기화 전기장을 인가하여 도 4a와 같은 활성층(11)의 분극 상태를 형성할 수 있다.Referring to FIG. 4A , the active layer 11 may include a second polarization region 11R having a second polarization direction. As an alternative embodiment, the polarization state of the active layer 11 as shown in FIG. 4A may be formed by applying an initialization electric field through the application electrode 12 .

그리고 나서 도 4b를 참조하면, 활성층(11)에 제1 분극 영역(11F)이 형성된다. 구체적 예로서 인가 전극(12)의 폭에 대응하도록 인가 전극(12)과 중첩된 영역에 우선 제1 분극 영역(11F)이 형성될 수 있다. Then, referring to FIG. 4B , a first polarization region 11F is formed in the active layer 11 . As a specific example, the first polarization region 11F may be formed in a region overlapping the application electrode 12 to correspond to the width of the application electrode 12 .

인가 전극(12)을 통하여 활성층(11)의 항전기장보다 크고, 또한 적어도 활성층(11)의 두께 전체에 대응하도록 제1 분극 영역(11F)의 높이(HVL)가 형성될 수 있을 정도의 크기의 전기장을 활성층(11)에 인가할 수 있다.It is larger than the coercive field of the active layer 11 through the application electrode 12 and has a size large enough that the height HVL of the first polarization region 11F can be formed to correspond to at least the entire thickness of the active layer 11 . An electric field may be applied to the active layer 11 .

이러한 인가 전극(12)을 통한 전기장의 인가를 통하여 활성층(11)의 제2 분극 영역(11R)의 일 영역에 대한 분극 방향을 바꾸어 제1 분극 영역(11F)으로 변하게 할 수 있다.Through the application of the electric field through the application electrode 12 , the polarization direction of one region of the second polarization region 11R of the active layer 11 may be changed to change to the first polarization region 11F.

선택적 실시예로서 제1 분극 영역(11F)의 높이(HVL)방향으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1km/sec(초)의 속도를 갖고 성장할 수 있다.As an optional embodiment, the growth rate in the height (HVL) direction of the first polarization region 11F may be very fast, for example, it may grow at a rate of 1 km/sec (second).

그리고 나서 계속적으로 인가 전극(12)을 통한 전기장을 유지하면, 즉 시간이 지나면 제1 분극 영역(11F)은 수평 방향(H), 즉 높이(HVL)과 직교하는 방향으로 이동하여 그 크기가 커질 수 있다. 즉, 제2 분극 영역(11R)의 영역을 점진적으로 제1 분극 영역(11F)으로 변환할 수 있다.Then, if the electric field through the application electrode 12 is continuously maintained, that is, when time passes, the first polarization region 11F moves in the horizontal direction H, that is, in a direction orthogonal to the height HVL, and increases in size. can That is, the region of the second polarization region 11R may be gradually converted into the first polarization region 11F.

선택적 실시예로서 제1 분극 영역(11F)의 수평 방향(H)으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1m/sec(초)의 속도를 갖고 성장할 수 있다.As an optional embodiment, the growth rate in the horizontal direction H of the first polarization region 11F may be very fast, for example, it may grow at a rate of 1 m/sec (second).

이를 통하여 변동 저저항 영역(VL)의 크기를 제어할 수 있는데, 이러한 크기는 예를들면 변동 저저항 영역(VL)의 폭이고 제1 분극 영역(11F)의 성장 거리에 대응하므로 성장 속력과 전기장 유지 시간에 비례할 수 있다. 예를들면 성장 거리는 성장 속력과 전기장 유지 시간의 곱에 비례할 수 있다.Through this, the size of the variable low resistance region VL can be controlled. This size is, for example, the width of the variable low resistance region VL and corresponds to the growth distance of the first polarization region 11F, so that the growth rate and the electric field It can be proportional to the holding time. For example, the growth distance may be proportional to the product of the growth rate and the duration of the electric field.

또한, 제1 분극 영역(11F)의 성장 속력은 높이(HVL)방향으로의 성장 속도와 수평 방향(H)으로의 성장 속도의 합에 비례할 수 있다.In addition, the growth rate of the first polarization region 11F may be proportional to the sum of the growth rate in the height (HVL) direction and the growth rate in the horizontal direction (H).

그러므로 변동 저저항 영역(VL)의 크기는 전기장 유지 시간을 제어하여 원하는 대로 조절할 수 있다.Therefore, the size of the variable low resistance region VL can be adjusted as desired by controlling the electric field holding time.

구체적으로 도 4c에 도시한 것과 같이 제1 분극 영역(11F)은 넓게 퍼져서 커지고, 그에 따라 변동 저저항 영역(VL)도 인가 전극(12)으로부터 멀리 떨어지는 방향으로 이동할 수 있다.Specifically, as shown in FIG. 4C , the first polarization region 11F spreads widely and becomes larger, and accordingly, the variable low resistance region VL may also move away from the applying electrode 12 in a direction away from the first polarization region 11F.

본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.In this embodiment, an electric field is applied to the active layer through the applying electrode to form a first polarization region having a first polarization direction different from the second polarization direction in the active layer, and at the boundary between the first polarization region and the second polarization region A corresponding variation low resistance region can be formed. This variation low-resistance region is a region with low resistance, and as a region with reduced resistance, can serve as a path for current, and thus an electronic circuit can be easily formed.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하여, 예를들면 전압의 크기를 제어하여 변동 저저항 영역의 높이를 정할 수 있고, 구체적으로 활성층의 전체 두께에 대응하는 높이를 갖도록 제어할 수 있다.In addition, in this embodiment, by controlling the magnitude of the electric field through the applied electrode, for example, by controlling the magnitude of the voltage, the height of the variable low resistance region can be determined, and specifically, it is controlled to have a height corresponding to the entire thickness of the active layer. can do.

또한, 인가 전극을 통한 전기장을 유지하는 시간을 제어하여 변동 저저항 영역의 크기, 예를들면 폭을 결정할 수 있다. 이러한 변동 저저항 영역의 크기의 제어를 통하여 전류의 흐름의 패쓰의 크기를 용이하게 제어할 수 있다.In addition, the size, for example, the width, of the fluctuating low-resistance region can be determined by controlling the duration of the electric field through the applied electrode. By controlling the size of the variable low resistance region, it is possible to easily control the size of the path of the current flow.

또한, 인가 전극을 통한 전기장을 제거하여도 분극 영역의 분극 상태는 유지되므로 전류의 패쓰를 용이하게 유지할 수 있고, 인가 전극을 통한 전기장을 지속적으로 유지하여 분극 영역이 확대되면 이미 형성되어 있던 변동 저저항 영역은 저항이 낮아져 전류가 흐르지 않게 될 수 있다.In addition, even if the electric field through the applied electrode is removed, the polarization state of the polarization region is maintained, so the path of the current can be easily maintained. The resistance region may have a low resistance so that no current flows.

이를 통하여 전류의 패쓰에 대한 소멸을 제어할 수 있고, 결과적으로 전류의 흐름에 대한 용이한 제어를 할 수 있다.Through this, it is possible to control the extinction of the path of the current, and as a result, it is possible to easily control the flow of the current.

본 실시예의 전자 회로를 제어하여 다양한 용도에 사용할 수 있고, 예를들면 변동 저저항 영역에 접하도록 하나 이상의 전극을 연결할 수 있다.By controlling the electronic circuit of the present embodiment, it can be used for various purposes, for example, one or more electrodes can be connected so as to be in contact with the variable low resistance region.

도 5는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.5 is a schematic plan view showing an electronic circuit according to another embodiment of the present invention.

도 6은 도 5의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5 .

도 5 및 도 6을 참조하면 본 실시예의 전자 회로(20)는 활성층(21), 인가 전극(22), 변동 저저항 영역(VL1, VL2, VL3)을 포함할 수 있다.5 and 6 , the electronic circuit 20 of the present embodiment may include an active layer 21 , an application electrode 22 , and variable low resistance regions VL1 , VL2 , and VL3 .

활성층(21)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(21)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(21)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 21 may include a spontaneously polarizable material. For example, the active layer 21 may include an insulating material and a ferroelectric material. That is, the active layer 21 may comprise a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(21)은 페로브스카이트 계열 물질을 포함할 수 있고, 구체적 설명은 전술한 실시예와 동일하므로 생략한다.As an optional embodiment, the active layer 21 may include a perovskite-based material, and a detailed description thereof will be omitted since it is the same as the above-described embodiment.

인가 전극(22)은 활성층(21)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(21)에 인가할 수 있다. 구체적 내용은 전술한 실시예와 동일하므로 생략한다.The application electrode 22 may be formed to apply an electric field to the active layer 21 , for example, to apply a voltage to the active layer 21 . Specific details are the same as in the above-described embodiment, and thus will be omitted.

변동 저저항 영역(VL1, VL2, VL3)은 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 포함할 수 있다.The variable low resistance regions VL1 , VL2 , and VL3 may include a first variable low resistance region VL1 , a second variable low resistance region VL2 , and a third variable low resistance region VL3 .

제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)보다 큰 폭을 가질 수 있다. 예를들면 제1 변동 저저항 영역(VL1)으로 둘러싸인 영역은 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역보다 큰 폭을 갖고, 제2 변동 저저항 영역(VL2)으로 둘러싸인 영역은 제3 변동 저저항 영역(VL3)으로 둘러싸인 영역보다 큰 폭을 가질 수 있다.The first variation low resistance region VL1 may have a width greater than that of the second variation low resistance region VL2 , and the second variation low resistance region VL2 may have a width greater than that of the third variation low resistance region VL3 . have. For example, the region surrounded by the first variation low resistance region VL1 has a larger width than the region surrounded by the second variation low resistance region VL2 , and the region surrounded by the second variation low resistance region VL2 has a third variation It may have a greater width than a region surrounded by the low resistance region VL3 .

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 제2 변동 저저항 영역(VL2)의 외곽에 배치되고, 제2 변동 저저항 영역(VL2)은 제3 변동 저저항 영역(VL3)의 외곽에 배치될 수 있다.As an optional embodiment, the first variation low resistance region VL1 is disposed outside the second variation low resistance region VL2 , and the second variation low resistance region VL2 is outside the third variation low resistance region VL3 . can be placed in

제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 선형을 갖는 전류의 패쓰로 형성될 수 있다.The first variation low-resistance region VL1 , the second variation low-resistance region VL2 , and the third low-variance resistance region VL3 are regions formed in the active layer 21 , and are regions through which current can flow, and have a linear current It can be formed by the path of

구체적으로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 활성층(21)의 영역 중 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.Specifically, the first variation low resistance region VL1 , the second variation low resistance region VL2 , and the third variation low resistance region VL3 are the first variation low resistance region VL1 and the second variation low resistance region VL3 of the active layer 21 . The second variation low resistance region VL2 and the third variation low resistance region VL3 are regions in which electrical resistance is lower than that of other regions adjacent to the region.

또한, 인가 전극(22)을 통한 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)을 형성한 후에, 인가 전극(22)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(21)의 분극 상태는 유지되므로 제1 변동 저저항 영역(VL1), 제2 변동 저저항 영역(VL2) 및 제3 변동 저저항 영역(VL3)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.Further, after forming the first variation low resistance region VL1 , the second variation low resistance region VL2 , and the third variation low resistance region VL3 through the application electrode 22 , the Even if the electric field is removed, for example, even if the voltage is removed, the polarization state of the active layer 21 is maintained, so that the first variation low resistance region VL1, the second variation low resistance region VL2, and the third variation low resistance region (VL3) is maintained and can maintain a state forming a path of current.

이를 통하여 다양한 전자 회로를 구성할 수 있다. 예를들면 하나 이상의 데이터를 저장할 수 있는 메모리 소자의 적어도 일부를 구성할 수 있다.Through this, various electronic circuits can be configured. For example, it may constitute at least a portion of a memory device capable of storing one or more data.

변동 저저항 영역(VL1, VL2, VL3)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(21)의 전체의 두께에 대응될 수 있다.The variable low resistance regions VL1 , VL2 , and VL3 have a height HVL, and this height HVL may correspond to the entire thickness of the active layer 21 .

활성층(21)은 제1 분극 방향을 갖는 제1 분극 영역(21F1, 21F3)을 포함할 수 있고, 변동 저저항 영역(VL1, VL2, VL3)은 이러한 제1 분극 영역(21F1, 21F3)의 경계에 형성될 수 있다.The active layer 21 may include first polarization regions 21F1 and 21F3 having a first polarization direction, and the variable low resistance regions VL1 , VL2 , and VL3 are boundaries of the first polarization regions 21F1 and 21F3 . can be formed in

또한, 제1 분극 영역(21F1, 21F3)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(21R1, 21R2)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(21R1, 21R2)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.Also, the second polarization regions 21R1 and 21R2 having a second polarization direction may be included adjacent to the first polarization regions 21F1 and 21F3, and the variable low resistance region VL is such a second polarization region 21R1. , 21R2). The second direction may be at least a direction different from the first direction, for example a direction opposite to the first direction.

예를들면 제1 변동 저저항 영역(VL1)은 제1 분극 영역(21F1)과 제2 분극 영역(21R1)의 사이에 형성될 수 있다.For example, the first variation low resistance region VL1 may be formed between the first polarization region 21F1 and the second polarization region 21R1 .

또한, 제2 변동 저저항 영역(VL2)은 제1 분극 영역(21F1)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Also, the second variation low resistance region VL2 may be formed between the first polarization region 21F1 and the second polarization region 21R2 .

또한 제3 변동 저저항 영역(VL3)은 제1 분극 영역(21F3)과 제2 분극 영역(21R2)의 사이에 형성될 수 있다.Also, the third variable low resistance region VL3 may be formed between the first polarization region 21F3 and the second polarization region 21R2 .

도 7a 내지 도 7d는 도 5의 전자 회로 관련, 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.7A to 7D are diagrams for explaining a current path range control method related to the electronic circuit of FIG. 5 .

도 7a를 참조하면, 활성층(21)은 제2 분극 방향을 갖는 제2 분극 영역(21R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(22)을 통한 초기화 전기장을 인가하여 도 7a와 같은 활성층(21)의 분극 상태를 형성할 수 있다.Referring to FIG. 7A , the active layer 21 may include a second polarization region 21R having a second polarization direction. As an alternative embodiment, the polarization state of the active layer 21 as shown in FIG. 7A may be formed by applying the initialization electric field through the application electrode 22 .

그리고 나서 도 7b를 참조하면, 활성층(21)에 제1 분극 영역(21F)이 형성된다. 구체적 예로서 인가 전극(22)의 폭에 대응하도록 인가 전극(22)과 중첩된 영역에 우선 제1 분극 영역(21F)이 형성된 후에 수평 방향으로 성장하여 도 7b와 같은 상태를 형성할 수 있다. 또한, 도 7a의 제1 분극 영역(21R)은 축소되어 도 7b와 같은 형태의 제1 분극 영역(21R1)으로 변할 수 있다.Then, referring to FIG. 7B , a first polarization region 21F is formed in the active layer 21 . As a specific example, the first polarization region 21F may be first formed in a region overlapping the application electrode 22 to correspond to the width of the application electrode 22 , and then grow in a horizontal direction to form a state as shown in FIG. 7B . Also, the first polarization region 21R of FIG. 7A may be reduced and changed to the first polarization region 21R1 having the same shape as that of FIG. 7B .

제1 분극 영역(21F)과 제2 분극 영역(21R1)의 사이에 제1 변동 저저항 영역(VL1)이 형성될 수 있다.A first variation low resistance region VL1 may be formed between the first polarization region 21F and the second polarization region 21R1 .

그리고 나서 도 7c를 참조하면 도 7b와 반대 방향의 전기장을 인가하여 제1 분극 영역(21F)의 일부의 영역의 분극 방향을 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)으로 변환할 수 있다. 예를들면 제1 분극 영역(21F)의 제1 분극 방향과 반대 방향인 제2 방향의 분극 방향을 갖는 제2 분극 영역(21R2)이 형성될 수 있다.Then, referring to FIG. 7C , the polarization direction of a portion of the first polarization region 21F is converted into a second polarization region 21R2 having a polarization direction in the second direction by applying an electric field in the opposite direction to that of FIG. 7B . can For example, the second polarization region 21R2 having a polarization direction in a second direction opposite to the first polarization direction of the first polarization region 21F may be formed.

또한, 이를 통하여 도 7b의 제1 분극 영역(21F)은 크기가 축소되어 도 7c에 도시된 형태의 제1 분극 영역(21F1)로 변할 수 잇다.In addition, through this, the size of the first polarization region 21F of FIG. 7B may be reduced to change into the first polarization region 21F1 having the shape shown in FIG. 7C .

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F1)의 사이에 제2 변동 저저항 영역(VL2)이 형성될 수 있다.A second variable low resistance region VL2 may be formed between the second polarization region 21R2 and the first polarization region 21F1 .

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1)은 그대로 유지될 수 있다.Since the polarization state is maintained, the first variation low resistance region VL1 may be maintained as it is.

그리고 나서 도 7d를 참조하면, 도 7c와 반대 방향의 전기장을 인가하여 제2 분극 영역(21R2)의 일부의 영역의 분극 방향을 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)으로 변환할 수 있다. 예를들면 제2 분극 영역(21R2)의 제2 분극 방향과 반대 방향인 제1 방향의 분극 방향을 갖는 제1 분극 영역(21F3)이 형성될 수 있다.Then, referring to FIG. 7D , the polarization direction of a portion of the second polarization region 21R2 is converted into the first polarization region 21F3 having the polarization direction in the first direction by applying an electric field opposite to that of FIG. 7C . can do. For example, the first polarization region 21F3 having a polarization direction in a first direction opposite to the second polarization direction of the second polarization region 21R2 may be formed.

또한, 이를 통하여 도 7c의 제2 분극 영역(21R2)은 크기가 축소되어 도 7d에 도시된 형태의 제2 분극 영역(21R2)으로 변할 수 있다. Also, through this, the size of the second polarization region 21R2 of FIG. 7C may be reduced to change into the second polarization region 21R2 of the shape shown in FIG. 7D .

이러한 제2 분극 영역(21R2)과 제1 분극 영역(21F3)의 사이에 제3 변동 저저항 영역(VL3)이 형성될 수 있다.A third low-variation resistance region VL3 may be formed between the second polarization region 21R2 and the first polarization region 21F3 .

이러한 분극 상태를 유지하므로 제1 변동 저저항 영역(VL1) 및 제2 변동 저저항 영역(VL2)은 그대로 유지되고, 이와 함께 제3 변동 저저항 영역(VL3)이 추가될 수 있다.Since the polarization state is maintained, the first variation low resistance region VL1 and the second variation low resistance region VL2 are maintained as they are, and a third low variation low resistance region VL3 may be added thereto.

또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하고, 전기장의 방향을 제어할 수 있고, 이를 통하여 활성층에 대하여 복수의 제1 분극 영역 또는 복수의 제2 분극 영역을 형성할 수 있다. In addition, the present embodiment can control the magnitude of the electric field through the applying electrode and control the direction of the electric field, thereby forming a plurality of first polarization regions or a plurality of second polarization regions with respect to the active layer.

이러한 복수의 제1 분극 영역 또는 복수의 제2 분극 영역들 사이의 경계선에는 복수의 변동 저저항 영역을 형성할 수 있다. 이러한 복수의 변동 저저항 영역의 각각은 전류의 패쓰를 형성할 수 있으므로 다양한 형태와 용도의 전자 회로를 용이하게 생성할 수 있고 제어할 수 있다.A plurality of variable low resistance regions may be formed on a boundary line between the plurality of first polarization regions or the plurality of second polarization regions. Each of these plurality of fluctuating low-resistance regions can form a path of current, so that electronic circuits of various shapes and uses can be easily created and controlled.

예를들면 인가 전극을 중심으로 복수의 변동 저저항 영역의 개수를 선택적으로 적용할 수 있어서 다양한 전류 경로를 형성할 수 있고, 이러한 전류 경로에 따른 다양한 데이터를 저장하는 메모리를 구현할 수 있다. For example, since the number of a plurality of variable low-resistance regions can be selectively applied around the applied electrode, various current paths can be formed, and a memory for storing various data according to the current paths can be implemented.

도 8은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 9는 도 8의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.8 is a schematic plan view showing an electronic circuit according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line II-II of FIG. 8 .

도 8 및 도 9를 참조하면 본 실시예의 전자 소자(100)는 활성층(110), 인가 전극(120), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(131, 132)를 포함할 수 있다.8 and 9 , the electronic device 100 of this embodiment may include an active layer 110 , an application electrode 120 , a variable low resistance region VL, and one or more connection electrode units 131 and 132 . have.

활성층(110)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(110)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(110)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 110 may include a spontaneously polarizable material. For example, the active layer 110 may include an insulating material and a ferroelectric material. That is, the active layer 110 may include a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(110)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO_3,SrTiO_3,BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 110 may comprise a perovskite-based material, for example, it may include _{_{BaTiO 3, SrTiO 3, BiFe3,}} PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(110)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(110)은 CH₃NH₃PbI₃, CH₃NH₃PbI_xCl_3-x, MAPbI_3,CH₃NH₃PbI_xBr_3-x, CH₃NH₃PbClxBr_3-x, HC(NH₂)₂PbI₃, HC(NH₂)₂PbI_xCl_3-x, HC(NH₂)₂PbI_xBr_3-x, HC(NH₂)₂PbCl_xBr_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI₃, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xCl_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xBr_3-x, 또는 (CH₃NH₃)(HC(NH₂)₂)_1-yPbCl_xBr_3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 110 has an ABX3 structure, where A is an alkyl group of CnH2n+1, and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 110 is CH ₃ NH ₃ PbI ₃ , CH ₃ NH ₃ PbI _x Cl _3-x , MAPbI _{3 ,} CH ₃ NH ₃ PbI _x Br _3-x , CH ₃ NH ₃ PbClxBr _3-x , HC (NH ₂ ) ₂ PbI ₃ , HC(NH ₂ ) ₂ PbI _x Cl _3-x , HC(NH ₂ ) ₂ PbI _x Br _3-x , HC(NH ₂ ) ₂ PbCl _x Br _3-x , (CH _{3 )} NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI ₃ , (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI _x Cl _3-x , (CH ₃ NH ₃ )(HC( NH ₂ ) ₂ ) _1-y PbI _x Br _3-x , or (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y _{PbCl x} Br _3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(110)을 형성할 수 있는 바에 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(110)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 110 may be formed using various other ferroelectric materials, descriptions of all examples thereof will be omitted. In addition, when the active layer 110 is formed, the ferroelectric material may be doped with various other materials to include additional functions or to improve electrical properties.

활성층(110)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(110)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 110 has spontaneous polarization and can control the degree and direction of polarization according to the application of an electric field. In addition, the active layer 110 may maintain a polarized state even when the applied electric field is removed.

인가 전극(120)은 활성층(110)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(110)에 인가할 수 있다.The application electrode 120 may be formed to apply an electric field to the active layer 110 , and for example, a voltage may be applied to the active layer 110 .

선택적 실시예로서 인가 전극(120)은 활성층(110)의 상면에 접하도록 형성될 수 있다.As an optional embodiment, the application electrode 120 may be formed to be in contact with the upper surface of the active layer 110 .

또한, 인가 전극(120)은 활성층(110)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다. In addition, the application electrode 120 may be formed to apply voltages of various magnitudes to the active layer 110 and to control the voltage application time.

선택적 실시예로서 인가 전극(120)은 게이트 전극일 수 있다.In an alternative embodiment, the application electrode 120 may be a gate electrode.

예를들면 인가 전극(120)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.For example, the application electrode 120 may be electrically connected to a power source (not shown) or a power control unit.

인가 전극(120)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(120)을 형성할 수 있다.The application electrode 120 may include various materials, and may include a material having high electrical conductivity. For example, the application electrode 120 may be formed using various metals.

예를들면 인가 전극(120)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the application electrode 120 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or formed using a nitride of these materials.

또한 선택적 실시예로서 인가 전극(120)은 적층체 구조를 포함할 수도 있다.Also, as an optional embodiment, the applying electrode 120 may include a laminate structure.

연결 전극부(131, 132)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 포함할 수 있다.The connection electrode parts 131 and 132 may include one or more electrode members, for example, a first connection electrode member 131 and a second connection electrode member 132 .

연결 전극부(131, 132)는 활성층(110)상에 형성될 수 있고, 예를들면 활성층(110)의 상면에 인가 전극(120)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(110)과 접하도록 형성될 수 있다.The connection electrode parts 131 and 132 may be formed on the active layer 110 , for example, may be formed to be spaced apart from the applying electrode 120 on the upper surface of the active layer 110 , and as an optional embodiment, the active layer 110 . ) may be formed in contact with

제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.The first connection electrode member 131 and the second connection electrode member 132 may be formed using various conductive materials. For example, the first connection electrode member 131 and the second connection electrode member 132 may be formed to contain aluminum, chromium, copper, tantalum, titanium, molybdenum, or tungsten.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 복수의 도전층을 적층한 구조를 포함할 수 있다.As an optional embodiment, the first connection electrode member 131 and the second connection electrode member 132 may include a structure in which a plurality of conductive layers are stacked.

선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In₂O₃), 산화 주석(예, SnO₂), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In₂O₃―SnO₂) 또는 산화 인듐 산화 아연 합금(예, In₂O₃―ZnO)을 함유하도록 형성할 수 있다.As an optional embodiment, the first connection electrode member 131 and the second connection electrode member 132 may be formed using a conductive metal oxide, for example, indium oxide (eg, In ₂ O ₃ ), tin oxide. (eg SnO ₂ ), zinc oxide (eg ZnO), indium tin oxide alloy (eg In ₂ O ₃ —SnO ₂ ) or indium zinc oxide alloy (eg In ₂ O ₃ —ZnO) can be formed

선택적 실시예로서 연결 전극부(131, 132)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the connection electrode parts 131 and 132 may be terminal members including input/output of electrical signals.

또한 구체적 예로서 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 소스 전극 또는 드레인 전극을 포함할 수 있다.Also, as a specific example, the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132 may include a source electrode or a drain electrode.

도 10 내지 도 14는 도 8의 전자 소자의 동작을 설명하기 위한 도면들이다.10 to 14 are diagrams for explaining the operation of the electronic device of FIG. 8 .

도 10은 인가 전극(120)을 통하여 제1 전기장이 인가된 상태를 도시한 도면이고, 도 11은 도 10의 Ⅷ-Ⅷ선을 따라 절취한 단면도이고, 도 12는 도 11의 K의 확대도이다.10 is a view showing a state in which the first electric field is applied through the applying electrode 120, FIG. 11 is a cross-sectional view taken along line VIII-VIII of FIG. 10, and FIG. 12 is an enlarged view K of FIG. to be.

도 10 내지 도 14를 참조하면 인가 전극(120)을 통하여 제1 전기장이 활성층(110)에 인가되면 활성층(110)의 적어도 일 영역은 분극 영역(110F)을 포함할 수 있다.10 to 14 , when a first electric field is applied to the active layer 110 through the application electrode 120 , at least one region of the active layer 110 may include a polarization region 110F.

이러한 분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다.The polarization region 110F may have a shape surrounding the application electrode 120 with the application electrode 120 as a center. The polarization region 110F may have a boundary line.

제1 변동 저저항 영역(VL1)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 10을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The first variation low resistance region VL1 may be formed in a region corresponding to the side of the boundary line. Referring to FIG. 10 , the application electrode 120 may be formed in a linear shape surrounding the application electrode 120 .

예를들면 제1 변동 저저항 영역(VL1)은 인가 전극(120)을 둘러싸도록 일 방향으로 제1 폭(WVL1)을 가질 수 있다.For example, the first variable low resistance region VL1 may have a first width WVL1 in one direction to surround the application electrode 120 .

또한, 제1 변동 저저항 영역(VL1)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)을 가질 수 있다. Also, the first variation low resistance region VL1 may be formed to correspond to the entire side surface of the boundary line of the polarization region 110F, and may have a thickness TVL1 in a direction away from the side surface of the polarization region 110F.

선택적 실시예로서 인가 전극(120)을 통하여 제1 전압이 활성층(110)에 인가되기 전에 초기화 전기장을 활성층(110)에 인가하는 과정을 진행할 수 있다.As an optional embodiment, a process of applying the initialization electric field to the active layer 110 before the first voltage is applied to the active layer 110 through the application electrode 120 may be performed.

이러한 초기화 전기장을 활성층(110)에 인가하는 과정을 통하여 활성층(110)의 영역을 분극 영역(110F)과 상이한 방향의 분극, 예를들면 반대 방향의 분극 영역으로 모두 전환하는 단계를 포함할 수 있다.Through the process of applying this initialization electric field to the active layer 110, the step of converting the region of the active layer 110 to a polarization in a direction different from that of the polarization region 110F, for example, a polarization region in the opposite direction. .

그리고 나서, 이와 반대 방향의 전기장을 가하여 일 영역에 분극 영역(110F)을 형성할 수 있다.Then, the polarization region 110F may be formed in one region by applying an electric field in the opposite direction.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제1 변동 저저항 영역(VL1)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F) 및 제1 변동 저저항 영역(VL1)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The first variation low-resistance region VL1 formed at the boundary of the polarization region 110F of the active layer 110 may change to a region having a lower resistance than other regions of the active layer 110 . For example, the first variation low resistance region VL1 may have a lower resistance than the polarization region 110F of the active layer 110 and a region of the active layer 110 surrounding the first variation low resistance region VL1 .

이를 통하여 제1 변동 저저항 영역(VL1)은 전류의 통로를 형성할 수 있다.Through this, the first variation low resistance region VL1 may form a current passage.

선택적 실시예로서 제1 변동 저저항 영역(VL1)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the first variation low resistance region VL1 may correspond to one region of a plurality of domain walls provided in the active layer 110 .

또한, 이러한 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL1)의 상태, 즉 저저항 상태는 유지될 수 있다.Also, the first variation low resistance region VL1 may be continuously maintained when the polarization state of the polarization region 110F of the active layer 110 is maintained. That is, even if the first voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the variable low resistance region VL1 , that is, the low resistance state may be maintained.

도 10 및 도 11에 도시한 것과 같이 제1 변동 저저항 영역(VL1)을 통하여 전류의 통로가 형성될 수 있다. 다만, 연결 전극부(131, 132)가 제1 변동 저저항 영역(VL1)에 대응되지 않으므로 연결 전극부(131, 132)를 통한 전류의 흐름은 발생하지 않을 수 있다.As shown in FIGS. 10 and 11 , a current path may be formed through the first variation low resistance region VL1 . However, since the connection electrode parts 131 and 132 do not correspond to the first variable low resistance region VL1 , the flow of current through the connection electrode parts 131 and 132 may not occur.

도 13은 인가 전극(120)을 통하여 제1 전기장을 일정시간 더 유지한 상태를 도시한 도면이고, 도 14는 도 13의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.13 is a view illustrating a state in which the first electric field is further maintained for a predetermined time through the applying electrode 120 , and FIG. 14 is a cross-sectional view taken along the line XI-XI of FIG. 13 .

도 13 및 도 14를 참조하면 인가 전극(120)을 통한 제1 전기장의 유지 시간이 길어져, 도 10 및 도 11의 분극 영역(110F)이 수평 방향으로 이동하여 분극 영역(110F)이 커지고 그에 따라 제1 변동 저저항 영역(VL1)보다 큰 제2 변동 저저항 영역(VL2) 이 형성될 수 있다.Referring to FIGS. 13 and 14 , the duration of the first electric field through the application electrode 120 is increased, so that the polarization region 110F of FIGS. 10 and 11 moves in a horizontal direction to increase the polarization region 110F and, accordingly, A second variation low resistance region VL2 larger than the first variation low resistance region VL1 may be formed.

예를들면 도 10 및 도 11에서 인가한 전압을 일정 시간 동안 계속적으로 유지하여 도 13 및 도 14와 같은 구조를 형성할 수 있다.For example, the structure shown in FIGS. 13 and 14 may be formed by continuously maintaining the voltage applied in FIGS. 10 and 11 for a predetermined time.

분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다. 제2 변동 저저항 영역(VL2)은 이러한 분극 영역(110F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 13을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.The polarization region 110F may have a shape that surrounds the application electrode 120 with the application electrode 120 as a center. The polarization region 110F may have a boundary line. The second variation low resistance region VL2 may be formed in a region corresponding to the side of the boundary line of the polarization region 110F. Referring to FIG. 13 , the application electrode 120 may be formed in a linear shape surrounding the application electrode 120 .

예를들면 제2 변동 저저항 영역(VL2)은 인가 전극(120)을 둘러싸도록 일 방향으로 제2 폭(WVL2)을 가질 수 있고, 제2 폭(WVL2)은 제1 폭(WVL1)보다 클 수 있다.For example, the second variable low resistance region VL2 may have a second width WVL2 in one direction to surround the application electrode 120 , and the second width WVL2 may be greater than the first width WVL1 . can

또한, 제2 변동 저저항 영역(VL2)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.In addition, the second variation low resistance region VL2 may be formed to correspond to the entire side surface of the boundary line of the polarization region 110F, and may have a thickness in a direction away from the side surface of the polarization region 110F, an optional embodiment As such, this thickness may be 0.1 to 0.3 nanometers.

활성층(110)의 분극 영역(110F)의 경계에 형성된 제2 변동 저저항 영역(VL2)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 영역(110F) 및 제2 변동 저저항 영역(VL2)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.The second variation low resistance region VL2 formed at the boundary of the polarization region 110F of the active layer 110 may change to a region having a lower resistance than other regions of the active layer 110 . For example, the second variation low resistance region VL2 may have a lower resistance than the polarization region 110F of the active layer 110 and a region of the active layer 110 surrounding the second variation low resistance region VL2 .

이를 통하여 제2 변동 저저항 영역(VL2)은 전류의 통로를 형성할 수 있다.Through this, the second variation low resistance region VL2 may form a current passage.

선택적 실시예로서 제2 변동 저저항 영역(VL2)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the second variation low resistance region VL2 may correspond to one region of a plurality of domain walls provided in the active layer 110 .

또한, 이러한 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제2 전압을 제거하여도 제2 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.Also, the second variation low resistance region VL2 may be continuously maintained when the polarization state of the active layer 110 is maintained. That is, even if the second voltage applied to the active layer 110 through the application electrode 120 is removed, the state of the second variable low resistance region VL2 , that is, the low resistance state may be maintained.

그러므로 제2 변동 저저항 영역(VL2)을 통하여 전류의 통로가 형성될 수 있다. Therefore, a current passage may be formed through the second variation low resistance region VL2 .

또한, 구체적인 예로서 연결 전극부(131, 132)가 제2 변동 저저항 영역(VL2)에 대응되도록 형성되고, 예를들면 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)가 서로 이격된 채 제2 변동 저저항 영역(VL2)의 상면과 접하도록 배치될 수 있다.In addition, as a specific example, the connection electrode parts 131 and 132 are formed to correspond to the second variable low resistance region VL2, for example, the first connection electrode member 131 of the connection electrode parts 131 and 132 and The second connection electrode members 132 may be disposed to be in contact with the upper surface of the second variable low resistance region VL2 while being spaced apart from each other.

이를 통하여 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통하여 전류가 흐를 수 있다.Through this, current may flow through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132 .

또한, 다양한 전기적 신호를 발생할 수 있다. 예를들면 도 13 및 도 14 상태에서의 전기장을 더 지속적으로 인가할 경우, 즉 인가 시간이 증가할 경우 제2 변동 저저항 영역(VL2)은 더 이동하여 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)을 벗어날 수 있다. 이에 따라 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통해서 전류가 흐르지 않을 수 있다.In addition, various electrical signals may be generated. For example, when the electric field in the state of FIGS. 13 and 14 is applied more continuously, that is, when the application time increases, the second variable low resistance region VL2 moves further, and the first connection electrode member 131 and the second The second connection electrode member 132 may escape. Accordingly, current may not flow through the first connection electrode member 131 and the second connection electrode member 132 .

또한, 선택적 실시예로서 활성층(110)의 전체에 대한 초기화 과정을 진행할 수도 있다. In addition, as an optional embodiment, an initialization process for the entire active layer 110 may be performed.

그리고 나서 다시 인가 전극(120)을 통하여 활성층(110)에 전기장을 인가할 경우 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)에 전류가 흐를 수 있다.Then, when an electric field is applied to the active layer 110 through the application electrode 120 again, current flows through the first connection electrode member 131 and the second connection electrode member 132 of the connection electrode parts 131 and 132 . can

본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.The electronic circuit of the present embodiment can apply voltages of various magnitudes to the active layer through the application electrode, and can control the time for which the voltage is applied.

이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.Through this, a polarization region can be formed in the active layer with a region of a desired size, and a low variation resistance region can be formed at the boundary of the polarization region.

이러한 변동 저저항 영역에 대응하도록, 예를들면 접하도록 연결 전극부를 형성할 경우 연결 전극부를 통하여 전류가 흐를 수 있고, 전압을 제거하여도 강유전성 재료를 함유하는 활성층은 분극 상태를 유지할 수 있고 이에 따라 그 경계의 변동 저저항 영역도 유지될 수 있어 전류가 계속 흐를 수 있다.When the connection electrode portion is formed to correspond to, for example, contact with, such a fluctuating low-resistance region, a current may flow through the connection electrode portion, and even if the voltage is removed, the active layer containing the ferroelectric material may maintain a polarized state. The fluctuating low-resistance region of its boundary can also be maintained so that current can continue to flow.

또한, 변동 저저항 영역을 분극 영역으로 변하도록 인가 전극을 통하여 전압을 활성층에 인가할 수 있고, 이를 통하여 전류가 흐르던 연결 전극부에는 전류가 흐르지 않게 된다.In addition, a voltage may be applied to the active layer through the application electrode to change the variable low resistance region into the polarization region, and through this, the current does not flow through the connection electrode portion through which the current flows.

이러한 인가 전극의 전압을 제어하여 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 회로는 다양한 용도에 이용될 수 있다. The current flow can be controlled by controlling the voltage of the applied electrode, and the electronic circuit can be used for various purposes through the control of the current flow.

선택적 실시예로서 전자 회로는 메모리로 사용할 수 있다.In an alternative embodiment, the electronic circuit may be used as a memory.

예를들면 전류의 흐름을 1, 흐르지 않음을 0이라고 정의하여 메모리로 사용할 수 있고, 구체적 예로서 전압 제 거시에도 전류가 흐를 수 있는 바 비휘발성 메모리로도 사용할 수 있다.For example, it can be used as a memory by defining the flow of current as 1 and non-flow as 0. As a specific example, it can also be used as a non-volatile memory because current can flow even when the voltage is removed.

또한, 전자 회로는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다.In addition, the electronic circuit may constitute a circuit unit that generates and transmits various signals, and may also be used as a switching device.

또한, 그 밖에 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오 칩 등 다양한 분야에 적용될 수 있다.In addition, since it can be applied with a simple structure to other parts requiring control of electrical signals, it can be applied to various fields such as variable circuits, CPUs, and biochips.

도 15는 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.15 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(200)는 활성층(210), 인가 전극(220), 변동 저저항 영역(VL2) 및 하나 이상의 연결 전극부(231, 232) 을 포함할 수 있다. 활성층(210)은 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)를 포함할 수 있다.The electronic device 200 of the present embodiment may include an active layer 210 , an application electrode 220 , a variable low resistance region VL2 , and one or more connection electrode units 231 and 232 . The active layer 210 may include a first active layer member 211 , a second active layer member 212 , and a third active layer member 213 .

활성층(210)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(210)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다. The active layer 210 has spontaneous polarization and may control the degree and direction of polarization according to the application of an electric field. Also, the active layer 210 may maintain a polarized state even when the applied electric field is removed.

활성층(210)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(210)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(210)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 210 may include a spontaneously polarizable material. For example, the active layer 210 may include an insulating material and a ferroelectric material. That is, the active layer 210 may include a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(210)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO_3,SrTiO_3,BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.The active layer 210 as an alternative embodiment may comprise a perovskite-based material, for example, may include _{_{BaTiO 3, SrTiO 3, BiFe3,}} PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(210)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH₃NH₃PbI₃, CH₃NH₃PbI_xCl_3-x, MAPbI_3,CH₃NH₃PbI_xBr_3-x, CH₃NH₃PbClxBr_3-x, HC(NH₂)₂PbI₃, HC(NH₂)₂PbI_xCl_3-x, HC(NH₂)₂PbI_xBr_3-x, HC(NH₂)₂PbCl_xBr_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI₃, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xCl_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xBr_3-x, 또는 (CH₃NH₃)(HC(NH₂)₂)_1-yPbCl_xBr_3-x (0≤x, y≤1)를 포함할 수 있다. Also, as another example, the active layer 210 has an ABX3 structure, where A is an alkyl group of CnH2n+1, and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH ₃ NH ₃ PbI ₃ , CH ₃ NH ₃ PbI _x Cl _3-x , MAPbI _{3 ,} CH ₃ NH ₃ PbI _x Br _3-x , CH ₃ NH ₃ PbClxBr _3-x , HC (NH ₂ ) ₂ PbI ₃ , HC(NH ₂ ) ₂ PbI _x Cl _3-x , HC(NH ₂ ) ₂ PbI _x Br _3-x , HC(NH ₂ ) ₂ PbCl _x Br _3-x , (CH _{3 )} NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI ₃ , (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI _x Cl _3-x , (CH ₃ NH ₃ )(HC( NH ₂ ) ₂ ) _1-y PbI _x Br _3-x , or (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y _{PbCl x} Br _3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(210)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(210)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The active layer 210 may be formed using various other ferroelectric materials, and descriptions of all examples thereof will be omitted. In addition, when the active layer 210 is formed, the ferroelectric material may be doped with various other materials to include additional functions or to improve electrical properties.

활성층(210)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(210)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 210 has spontaneous polarization and may control the degree and direction of polarization according to the application of an electric field. Also, the active layer 210 may maintain a polarized state even when the applied electric field is removed.

인가 전극(220)은 활성층(210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(210)에 인가할 수 있다. 인가 전극(220)은 활성층(210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(210)에 인가할 수 있다. 선택적 실시예로서 인가 전극(220)은 활성층(210)의 상면에 접하도록 형성될 수 있다. 인가 전극(220)의 구체적 설명은 전술한 실시예에서 설명한 바와 동일 또는 이와 유사하게 적용할 수 있는 바 생략한다.The application electrode 220 may be formed to apply an electric field to the active layer 210 , for example, to apply a voltage to the active layer 210 . The application electrode 220 may be formed to apply an electric field to the active layer 210 , for example, to apply a voltage to the active layer 210 . As an optional embodiment, the application electrode 220 may be formed to be in contact with the upper surface of the active layer 210 . A detailed description of the application electrode 220 will be omitted since it can be applied in the same or similar manner as described in the above-described embodiment.

연결 전극부(231, 232)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)를 포함할 수 있다.The connection electrode parts 231 and 232 may include one or more electrode members, for example, a first connection electrode member 231 and a second connection electrode member 232 .

연결 전극부(231, 232)는 활성층(210)과 중첩되고 인가 전극(220)과 이격되도록 형성될 수 있다.The connection electrode parts 231 and 232 may be formed to overlap the active layer 210 and to be spaced apart from the application electrode 220 .

제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 다양한 도전성 재료를 이용하여 형성할 수 있다. The first connection electrode member 231 and the second connection electrode member 232 may be formed using various conductive materials.

선택적 실시예로서 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the first connection electrode member 231 and the second connection electrode member 232 may be terminal members including input/output of electrical signals.

또한 구체적 예로서 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 는 소스 전극 또는 드레인 전극을 포함할 수 있고, 제1 연결 전극 부재(231)이 소스 전극이고 제2 연결 전극 부재(232)이 드레인 전극일 수 있다.Also, as a specific example, the first connection electrode member 231 and the second connection electrode member 232 may include a source electrode or a drain electrode, and the first connection electrode member 231 is a source electrode and a second connection electrode The member 232 may be a drain electrode.

활성층(210)은 서로 상이한 영역에 배치되는 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)를 포함할 수 있다.The active layer 210 may include a first active layer member 211 , a second active layer member 212 , and a third active layer member 213 disposed in different regions.

제1 활성층 부재(211)는 제1 연결 전극 부재(231)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(211)는 제1 연결 전극 부재(231)과 접할 수 있다.The first active layer member 211 may be disposed to overlap the first connection electrode member 231 , and as a specific example, the first active layer member 211 may contact the first connection electrode member 231 .

제2 활성층 부재(212)는 제2 연결 전극 부재(232)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(212)는 제2 연결 전극 부재(232)과 접할 수 있다.The second active layer member 212 may be disposed to overlap the second connection electrode member 232 , and as a specific example, the second active layer member 212 may contact the second connection electrode member 232 .

제3 활성층 부재(213)는 적어도 일 영역에서 제1 활성층 부재(211)와 제2 활성층 부재(212)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(211)와 제2 활성층 부재(212)의 사이에서 제1 활성층 부재(211) 및 제2 활성층 부재(212)와 접하도록 배치될 수 있다.The third active layer member 213 may be disposed between the first active layer member 211 and the second active layer member 212 in at least one region, and as a specific example, the first active layer member 211 and the second active layer member 211 in one region The first active layer member 211 and the second active layer member 212 may be disposed between the two active layer members 212 .

선택적 실시예로서 제1 활성층 부재(211)와 제2 활성층 부재(212)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 211 and the second active layer member 212 may be disposed to be spaced apart from each other.

인가 전극(220)을 통하여 제1 전기장이 활성층(210)에 인가되면 활성층(210)의 적어도 일 영역은 분극 영역(210F)을 포함할 수 있고, 이러한 분극 영역(210F)은 인가 전극(220)을 중심으로 인가 전극(220)을 둘러싸는 형태일 수 있다. 또한 이러한 분극 영역(210F)은 경계선을 가질 수 있다.When the first electric field is applied to the active layer 210 through the application electrode 220 , at least one region of the active layer 210 may include a polarization region 210F, and the polarization region 210F may include the application electrode 220 . It may be in a shape surrounding the application electrode 220 . Also, the polarization region 210F may have a boundary line.

선택적 실시예로서 도 15에 도시한 것과 같이 분극 영역(210F)은 제3 활성층 부재(213)로부터 제1 활성층 부재(211) 및 제2 활성층 부재(212)에까지 형성될 수 있다.As an optional embodiment, as shown in FIG. 15 , the polarization region 210F may be formed from the third active layer member 213 to the first active layer member 211 and the second active layer member 212 .

변동 저저항 영역(VL2)은 이러한 분극 영역(210F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. The variable low resistance region VL2 may be formed in a region corresponding to the side of the boundary line of the polarization region 210F.

이러한 변동 저저항 영역(VL2)은 활성층(210)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. The variable low resistance region VL2 may be changed to a region having a lower resistance than other regions of the active layer 210 .

예를들면 변동 저저항 영역(VL2)을 사이에 두고 활성층(210)의 일 영역과 이와 마주하는 영역의 분극 방향은 반대일 수 있다.For example, a polarization direction of one region of the active layer 210 and a region facing the same with the variable low resistance region VL2 interposed therebetween may be opposite to each other.

구체적 예로서 인가 전극(220)과 중첩되는 분극 영역(210F)의 분극 방향과 변동 저저항 영역(VL2)을 사이에 두고 인접한 활성층(210)의 다른 영역(도 15에서 분극 영역(210F)의 외측의 영역)의 분극 방향은 서로 반대 방향일 수 있다.As a specific example, the polarization direction of the polarization region 210F overlapping the application electrode 220 and the other region of the active layer 210 adjacent to each other with the variable low resistance region VL2 interposed therebetween (the outside of the polarization region 210F in FIG. 15 ) The polarization directions of the region of ) may be opposite to each other.

변동 저저항 영역(VL2)은 낮은 저항을 갖는 영역으로서 전류의 통로를 형성할 수 있다.The variable low resistance region VL2 is a region having a low resistance and may form a path for a current.

선택적 실시예로서 변동 저저항 영역(VL2)은 활성층(210)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the variable low resistance region VL2 may correspond to one region of a plurality of domain walls provided in the active layer 210 .

또한, 이러한 변동 저저항 영역(VL2)은 활성층(210)의 분극 영역(210F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(220)을 통하여 활성층(210)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.Also, the variable low resistance region VL2 may be continuously maintained when the polarization state of the polarization region 210F of the active layer 210 is maintained. That is, even if the first voltage applied to the active layer 210 through the application electrode 220 is removed, the state of the variable low resistance region VL2 , that is, the low resistance state may be maintained.

선택적 실시예로서 제1 활성층 부재(211)은 제1 연결 전극 부재(231)와 제3 활성층 부재(213)의 사이에 배치되고, 구체적 예로서 제1 연결 전극 부재(231)과 접하도록 형성될 수 있다.As an optional embodiment, the first active layer member 211 is disposed between the first connection electrode member 231 and the third active layer member 213 , and as a specific example, is formed to be in contact with the first connection electrode member 231 . can

선택적 실시예로서 제2 활성층 부재(212)은 제2 연결 전극 부재(232)와 제3 활성층 부재(213)의 사이에 배치되고, 구체적 예로서 활성층(210) 제2 연결 전극 부재(232)와 접하도록 형성될 수 있다.As an optional embodiment, the second active layer member 212 is disposed between the second connection electrode member 232 and the third active layer member 213 , and as a specific example, the active layer 210 and the second connection electrode member 232 and It may be formed to be in contact.

이 때 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)는 서로 상이한 전기적 특징을 갖도록 형성될 수 있다. 예를들면 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)는 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.In this case, the first active layer member 211 , the second active layer member 212 , and the third active layer member 213 may be formed to have different electrical characteristics. For example, the first active layer member 211 , the second active layer member 212 , and the third active layer member 213 may include materials having different electrical characteristics.

이를 통하여 변동 저저항 영역(VL2)과 제1 연결 전극 부재(231)의 사이의 전기적 흐름의 특징은, 변동 저저항 영역(VL2)과 제2 연결 전극 부재(232)의 사이의 전기적 흐름의 특징과 상이하도록 할 수 있다.Through this, the characteristic of electric flow between the variable low resistance region VL2 and the first connection electrode member 231 is the characteristic of the electrical flow between the fluctuation low resistance region VL2 and the second connection electrode member 232 . can be made different from

선택적 실시예로서 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)의 각각의 에너지 밴드갭의 값은 상이할 수 있다. 구체적 예로서 제1 활성층 부재(211)의 에너지 밴드갭은 제2 활성층 부재(212) 의 에너지 밴드갭보다 작은 값을 가질 수 있다.In an optional embodiment, the energy bandgap values of the first active layer member 211 , the second active layer member 212 , and the third active layer member 213 may be different. As a specific example, the energy bandgap of the first active layer member 211 may be smaller than the energy bandgap of the second active layer member 212 .

또한 제3 활성층 부재(213)의 에너지 밴드갭의 값은 제1 활성층 부재(211)의 에너지 밴드갭의 값과 제2 활성층 부재(212)의 에너지 밴드갭의 값의 사이일 수 있다.Also, the value of the energy bandgap of the third active layer member 213 may be between the value of the energy bandgap of the first active layer member 211 and the value of the energy bandgap of the second active layer member 212 .

도시하지 않았으나, 선택적 실시예로서 제1 활성층 부재(211)와 제3 활성층 부재(213)의 사이에 제1 활성층 부재(211)와 제3 활성층 부재(213)의 밴드갭 에너지의 사이의 값을 갖는 제4 활성층 부재(미도시)가 더 삽입될 수 있다.Although not shown, as an optional embodiment, a value between the bandgap energy of the first active layer member 211 and the third active layer member 213 is calculated between the first active layer member 211 and the third active layer member 213 . A fourth active layer member (not shown) may be further inserted.

또한 도시하지 않았으나, 선택적 실시예로서 제2 활성층 부재(212)와 제3 활성층 부재(213)의 사이에 제2 활성층 부재(212)와 제3 활성층 부재(213)의 밴드갭 에너지의 사이의 값을 갖는 제5 활성층 부재(미도시)가 더 삽입될 수 있다.Also, although not shown, as an optional embodiment, a value between the band gap energy of the second active layer member 212 and the third active layer member 213 between the second active layer member 212 and the third active layer member 213 . A fifth active layer member (not shown) having a may be further inserted.

또한, 이러한 선택적 실시예는 후술하는 실시예들에 선택적으로 적용될 수도 있다.In addition, this optional embodiment may be selectively applied to the embodiments to be described later.

도 16은 도 15의 전자 소자부의 각 영역의 에너지 준위를 개략적으로 도시한 도면이다.FIG. 16 is a diagram schematically illustrating energy levels of each region of the electronic device unit of FIG. 15 .

도 16을 참조하면 금속과 같은 도전성이 높은 재료의 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)의 에너지 준위, 예를들면 페르미 에너지 준위(Ef)이 도시되어 있다. Referring to FIG. 16 , energy levels, for example, Fermi energy levels (Ef), of the first connection electrode member 231 and the second connection electrode member 232 made of a material having high conductivity, such as metal, are shown.

또한, 제1 활성층 부재(211)의 에너지 밴드갭은 제2 활성층 부재 (212)의 에너지 밴드갭보다 작은 값을 갖는 것을 나타내고 있다.Also, the energy bandgap of the first active layer member 211 is smaller than the energy bandgap of the second active layer member 212 .

또한, 추가적 예로서 제3 활성층 부재(213)의 에너지 밴드갭의 값은 제1 활성층 부재(211)의 에너지 밴드갭의 값과 제2 활성층 부재(212)의 에너지 밴드갭의 값의 사이에 대응한다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 213 corresponds between the value of the energy bandgap of the first active layer member 211 and the value of the energy bandgap of the second active layer member 212 . do.

이를 통하여 전자의 흐름이 도 16을 기준으로 우측에서 좌측으로, 즉 제2 연결 전극 부재(232)로부터 제1 연결 전극 부재(231)로 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.Through this, the flow of electrons smoothly from right to left with reference to FIG. 16 , that is, from the second connection electrode member 232 to the first connection electrode member 231 , and the flow in the opposite direction may not be smooth. have.

결과적으로 전류의 흐름은 도 16을 기준으로 좌측에서 우측으로, 즉 제1 연결 전극 부재(231)로부터 제2 연결 전극 부재(232)로 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.As a result, the current flows smoothly from left to right based on FIG. 16 , that is, from the first connection electrode member 231 to the second connection electrode member 232 , and the flow in the opposite direction may not be smooth. have.

또한, 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)은 다양한 재료를 이용하여 형성할 수 있고, 예를들면 전술한 활성층(210)의 재료로서 언급한 다양한 재료들 중 상기의 밴드갭의 값의 상호 관계를 만족하는 다양한 조합을 결정할 수 있다.In addition, the first active layer member 211 , the second active layer member 212 , and the third active layer member 213 may be formed using various materials, for example, as the material of the active layer 210 described above. Among various materials, various combinations satisfying the mutual relationship of the above bandgap values may be determined.

예를들면 BaTiO3는 대략 3.22 eV, BiFeO3 는 2.2 eV, PbTiO3는 대략 3.4 eV, SrBi2Ta2O9는 대략 4.1 eV, AgNbO3는 대략 3 eV, NaNbO3는 대략 4 eV의 에너지 밴드갭의 값을 가질 수 있다.For example, BaTiO3 may have an energy bandgap of approximately 3.22 eV, BiFeO3 of 2.2 eV, PbTiO3 of approximately 3.4 eV, SrBi2Ta2O9 of approximately 4.1 eV, AgNbO3 of approximately 3 eV, and NaNbO3 of approximately 4 eV.

그러므로 이 중 예시적으로 밴드갭의 값이 상이한 3개를 선택할 수 있고, 구체적 예시로서 제1 활성층 부재(211)는 BaTiO3 또는 BiFeO3를 함유하고, 제2 활성층 부재(212)는 SrBi2Ta2O9 또는 NaNbO3를 함유하고, 제3 활성층 부재(213)은 PbTiO3를 함유할 수 있다.Therefore, for example, three different bandgap values may be selected among them. As a specific example, the first active layer member 211 contains BaTiO3 or BiFeO3, and the second active layer member 212 contains SrBi2Ta2O9 or NaNbO3. and the third active layer member 213 may contain PbTiO3.

그러나 이는 하나의 예시적인 조합으로서 상기에 언급한 에너지 밴드갭의 값을 보고 에너지 밴드갭의 값이 커지는 순으로 제1 활성층 부재(211), 제3 활성층 부재(213) 및 제2 활성층 부재(212)를 자유롭게 선택할 수 있다.However, this is an exemplary combination, and the first active layer member 211 , the third active layer member 213 , and the second active layer member 212 are in the order of increasing the value of the energy bandgap by looking at the above-mentioned value of the energy bandgap. ) can be freely selected.

또한 상기에 언급하지 않은 다양한 유전체 재료들, 예를들면 페로브스카이트 물질들을 밴드갭 에너지에 따라 제1 활성층 부재(211), 제3 활성층 부재(213) 및 제2 활성층 부재(212)를 자유롭게 선택할 수 있다.In addition, various dielectric materials not mentioned above, for example, perovskite materials, can be freely used in the first active layer member 211 , the third active layer member 213 and the second active layer member 212 according to the bandgap energy. You can choose.

또한, 선택적 실시예로서 상기 활성층(210)의 재료로서 언급한 재료들에 하나 이상의 물질을 도핑하여 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)을 형성할 수도 있다.In addition, as an optional embodiment, the first active layer member 211 , the second active layer member 212 , and the third active layer member 213 are formed by doping one or more materials into the materials mentioned as the material of the active layer 210 . You may.

도 17은 도 15의 일 방향에서 본 개략적인 평면도의 예시이다.17 is an example of a schematic plan view viewed from one direction of FIG. 15 .

도 17을 참고하면 제1 활성층 부재(211)는 제1 연결 전극 부재(231)와 중첩되도록 형성되고, 선택적 실시예로서 제1 활성층 부재(211)는 제1 연결 전극 부재(231)보다 크도록 형성되고, 예를들면 제1 활성층 부재(211)의 측면의 가장자리는 제1 연결 전극 부재(231)의 측면의 가장자리를 감싸도록 형성될 수 있다.Referring to FIG. 17 , the first active layer member 211 is formed to overlap the first connection electrode member 231 , and as an optional embodiment, the first active layer member 211 is larger than the first connection electrode member 231 . formed, for example, the edge of the side surface of the first active layer member 211 may be formed to surround the edge of the side surface of the first connection electrode member 231 .

또한 도 17을 참고하면 제2 활성층 부재(212)는 제2 연결 전극 부재(232)와 중첩되도록 형성되고, 선택적 실시예로서 제2 활성층 부재(212)는 제2 연결 전극 부재(232)보다 크도록 형성되고, 예를들면 제2 활성층 부재(212)의 측면의 가장자리는 제2 연결 전극 부재(232)의 측면의 가장자리를 감싸도록 형성될 수 있다.Also, referring to FIG. 17 , the second active layer member 212 is formed to overlap the second connection electrode member 232 , and as an optional embodiment, the second active layer member 212 is larger than the second connection electrode member 232 . and, for example, the edge of the side surface of the second active layer member 212 may be formed to surround the edge of the side surface of the second connection electrode member 232 .

또한 도 17을 참고하면 변동 저저항 영역(VL2)은 제1 활성층 부재(211), 제2 활성층 부재(212) 및 제3 활성층 부재(213)에 대응되도록 형성될 수 있다.Also, referring to FIG. 17 , the variable low resistance region VL2 may be formed to correspond to the first active layer member 211 , the second active layer member 212 , and the third active layer member 213 .

예를들면 제1 연결 전극 부재(231), 제1 활성층 부재(211)에 대응되는 변동 저저항 영역(VL2), 제3 활성층 부재(213)에 대응되는 변동 저저항 영역(VL2), 제2 활성층 부재(212)에 대응되는 변동 저저항 영역(VL2) 및 제2 연결 전극 부재(232)의 순서로 전류의 흐름이 형성될 수 있다.For example, the first connection electrode member 231 , the variable low resistance region VL2 corresponding to the first active layer member 211 , the variable low resistance region VL2 corresponding to the third active layer member 213 , and the second A current may flow in the order of the variable low resistance region VL2 corresponding to the active layer member 212 and the second connection electrode member 232 .

선택적 실시예로서 제3 활성층 부재(213)는 제1 활성층 부재(211) 또는 제2 활성층 부재(212)의 일면 및 이와 인접하는 양측면을 감싸도록 형성될 수 있다.As an optional embodiment, the third active layer member 213 may be formed to surround one surface of the first active layer member 211 or the second active layer member 212 and both sides adjacent thereto.

도 18은 도 15의 일 방향에서 본 개략적인 평면도의 다른 예시이다.18 is another example of a schematic plan view viewed from one direction of FIG. 15 .

도 18을 참조하면 본 실시예의 전자 소자(200')의 제3 활성층 부재(213')는 제1 활성층 부재(211')과 제2 활성층 부재(212')의 사이에 배치되고, 일 방향으로의 폭이 모두 동일할 수 있다. 구체적인 예로서 제3 활성층 부재(213'), 제1 활성층 부재(211') 및 제2 활성층 부재(212')의 일 방향의 폭은 동일할 수 있다.Referring to FIG. 18 , the third active layer member 213 ′ of the electronic device 200 ′ of the present embodiment is disposed between the first active layer member 211 ′ and the second active layer member 212 ′, and in one direction may all have the same width. As a specific example, the widths in one direction of the third active layer member 213 ′, the first active layer member 211 ′, and the second active layer member 212 ′ may be the same.

본 실시예의 전자 소자는 인가 전극을 통한 전압의 인가로 활성층에 일 방향으로 분극 방향을 갖는 분극 영역을 형성하고, 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다. 예를들면 활성층의 영역 중 변동 저저항 영역을 경계로 한쪽은 일 방향의 분극 방향을 갖고, 이와 다른 한편은 반대 방향의 분극 방향을 가질 수 있다.In the electronic device of the present embodiment, a polarization region having a polarization direction in one direction may be formed in the active layer by application of a voltage through an applying electrode, and a variable low resistance region may be formed at the boundary of the polarization region. For example, one side of the active layer may have a polarization direction in one direction, and the other side may have a polarization direction in the opposite direction with respect to the variable low resistance region as a boundary.

변동 저저항 영역은 저항이 낮아진 영역으로서 제1 연결 전극 부재 및 제2 연결 전극 부재를 통한 전류의 흐름이 형성될 수 있다.The variable low resistance region is a region in which resistance is lowered, and a flow of current through the first connection electrode member and the second connection electrode member may be formed.

이 때 활성층은 제1 연결 전극 부재와 인접한 제1 활성층 부재, 제2 연결 전극 부재와 인접한 제2 활성층 부재 및 그 사이의 제3 활성층 부재를 포함할 수 있다.In this case, the active layer may include a first active layer member adjacent to the first connection electrode member, a second active layer member adjacent to the second connection electrode member, and a third active layer member therebetween.

활성층의 상이한 영역에 대응하는 제1 활성층 부재, 제2 활성층 부재 및 제3 활성층 부재를 통하여 제1 연결 전극 부재 및 제2 연결 전극 부재간의 전류의 흐름의 특성을 향상할 수 있다.Through the first active layer member, the second active layer member, and the third active layer member corresponding to different regions of the active layer, the characteristics of the flow of current between the first connection electrode member and the second connection electrode member may be improved.

예를들면 제1 활성층 부재 및 제2 활성층 부재의 에너지 밴드갭이 상이하도록 할 수 있다.For example, the energy band gaps of the first active layer member and the second active layer member may be different.

또한, 선택적 실시예로서 제1 활성층 부재의 에너지 밴드갭은 제2 활성층 부재의 밴드갭보다 작은 값을 가질 수 있고, 추가적 예로서 제3 활성층 부재의 에너지 밴드갭의 값은 제1 활성층 부재의 에너지 밴드갭의 값과 제2 활성층 부재의 에너지 밴드갭의 값의 사이에 대응될 수 있다.In addition, as an optional embodiment, the energy bandgap of the first active layer member may have a smaller value than the bandgap of the second active layer member, and as a further example, the energy bandgap of the third active layer member is the energy of the first active layer member It may correspond between the value of the bandgap and the value of the energy bandgap of the second active layer member.

이를 통하여 전자의 흐름이 제1 활성층 부재로부터 제1 연결 전극 부재방향으로 원활하게 흐르고, 제2 활성층 부재로부터 제2 연결 전극 부재로의 전자의 흐름은 그보다 원활하지 않을 수 있다.Through this, the flow of electrons may smoothly flow from the first active layer member toward the first connection electrode member, and the flow of electrons from the second active layer member to the second connection electrode member may not be smoother than that.

이를 통하여 제2 연결 전극 부재로부터 제1 연결 전극 부재로 전자가 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.Through this, electrons may flow smoothly from the second connection electrode member to the first connection electrode member and flow in the opposite direction may not be smooth.

결과적으로 제1 연결 전극 부재로부터 제2 연결 전극 부재로 원활하게 전류가 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.As a result, the current may smoothly flow from the first connection electrode member to the second connection electrode member and flow in the opposite direction may not be smooth.

이를 통하여 효율적이고 전기적 특성이 향상된 전자 소자를 용이하게 형성하고, 정밀한 데이터 확인을 통한 정밀하고 효율적인 메모리 소자를 구현할 수 있다.Through this, it is possible to easily form an efficient electronic device with improved electrical characteristics, and to implement a precise and efficient memory device through precise data verification.

도 19는 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.19 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(200")는 활성층(210"), 인가 전극(220"), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(231", 232")을 포함할 수 있다. 활성층(210")은 제1 활성층 부재(211"), 제2 활성층 부재(212") 및 제3 활성층 부재(213")를 포함할 수 있다.The electronic device 200" of the present embodiment may include an active layer 210", an application electrode 220", a variable low resistance region VL, and one or more connection electrode units 231" and 232". Active layer Reference numeral 210″ may include a first active layer member 211″, a second active layer member 212″, and a third active layer member 213″.

인가 전극(220")은 활성층(210")의 일면에 형성될 수 있고, 예를들면 일면과 접하도록 형성될 수 있다.The application electrode 220" may be formed on one surface of the active layer 210", for example, may be formed to be in contact with one surface.

연결 전극부(231", 232")의 제1 연결 전극 부재(231") 및 제2 연결 전극 부재(232")는 활성층(210")의 일면을 향하도록 형성될 수 있고, 예를들면 인가 전극(220")이 형성되는 일면의 반대면을 향하도록 배치될 수 있다.The first connection electrode member 231 ″ and the second connection electrode member 232 ″ of the connection electrode units 231″ and 232″ may be formed to face one surface of the active layer 210″, for example, The electrode 220 ″ may be disposed to face the opposite surface of the surface on which it is formed.

인가 전극(220")을 통하여 제1 전기장이 활성층(210")에 인가되면 활성층(210")의 적어도 일 영역은 분극 영역(210F')을 포함할 수 있고, 이러한 분극 영역(210F')은 인가 전극(220")을 중심으로 인가 전극(220")을 둘러싸는 형태일 수 있다. 또한 이러한 분극 영역(210F')은 경계선을 가질 수 있다.When the first electric field is applied to the active layer 210" through the application electrode 220", at least one region of the active layer 210" may include a polarization region 210F', and the polarization region 210F' The application electrode 220" may have a shape surrounding the application electrode 220". Also, the polarization region 210F' may have a boundary line.

변동 저저항 영역(VL)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 이러한 변동 저저항 영역(VL)은 활성층(210")의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. The variable low resistance region VL may be formed in a region corresponding to the side of the boundary line. The variable low resistance region VL may be changed to a region having a lower resistance than other regions of the active layer 210 ″.

예를들면 변동 저저항 영역(VL)을 사이에 두고 활성층(210")의 일 영역과 이와 마주하는 영역의 분극 방향은 반대일 수 있다.For example, the polarization directions of one region of the active layer 210 ″ and a region facing the same with the variable low resistance region VL interposed therebetween may be opposite to each other.

구체적 예로서 인가 전극(220")과 중첩되는 분극 영역(210F')의 분극 방향과 변동 저저항 영역(VL)을 사이에 두고 인접한 활성층(210")의 다른 영역(도 17에서 분극 영역(210F')의 외측의 영역)의 분극 방향은 서로 반대 방향일 수 있다.As a specific example, the polarization direction of the polarization region 210F ′ overlapping the applied electrode 220 ″ and another region (polarization region 210F in FIG. 17 ) of the active layer 210 ″ adjacent to the variable low resistance region VL interposed therebetween The polarization directions of regions outside of ') may be opposite to each other.

변동 저저항 영역(VL)은 낮은 저항을 갖는 영역으로서 전류의 통로를 형성할 수 있다.The variable low-resistance region VL is a region having a low resistance and may form a path for a current.

선택적 실시예로서 변동 저저항 영역(VL)은 활성층(210")에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the variable low resistance region VL may correspond to one region of a plurality of domain walls provided in the active layer 210 ″.

또한, 이러한 변동 저저항 영역(VL)은 활성층(210")의 분극 영역(210F')의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(220")을 통하여 활성층(210")에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL)의 상태, 즉 저저항 상태는 유지될 수 있다.In addition, the variable low resistance region VL may be continuously maintained when the polarization state of the polarization region 210F' of the active layer 210" is maintained. That is, the active layer 210" through the application electrode 220". The state of the variable low-resistance region VL, that is, the low-resistance state, may be maintained even if the first voltage applied thereto is removed.

도시하지 않았으나 본 실시예는 전술한 도 16의 에너지 준위의 설명을 그대로 적용할 수 있다.Although not shown, the description of the energy level of FIG. 16 can be applied to this embodiment as it is.

도 20은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 단면도이다.20 is a schematic cross-sectional view showing an electronic device according to another embodiment of the present invention.

본 실시예의 전자 소자(1200)는 활성층(1210), 인가 전극(1220), 변동 저저항 영역(VL2) 및 하나 이상의 연결 전극부(1231, 1232)을 포함할 수 있다. The electronic device 1200 of this embodiment may include an active layer 1210 , an application electrode 1220 , a variable low resistance region VL2 , and one or more connection electrode units 1231 and 1232 .

활성층(1210)은 제1 활성층 부재(1211), 제2 활성층 부재(1212), 제3 활성층 부재(1213)를 포함할 수 있고, 선택적 실시예로서 제4 활성층 부재(1214) 및 제5 활성층 부재(1215)를 포함할 수 있다.The active layer 1210 may include a first active layer member 1211 , a second active layer member 1212 , and a third active layer member 1213 , and as an optional embodiment, a fourth active layer member 1214 and a fifth active layer member (1215).

활성층(1210)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(1210)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다. The active layer 1210 has spontaneous polarization and may control the degree and direction of polarization according to application of an electric field. Also, the active layer 1210 may maintain a polarized state even when the applied electric field is removed.

활성층(1210)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(1210)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(1210)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 1210 may include a spontaneously polarizable material. For example, the active layer 1210 may include an insulating material and a ferroelectric material. That is, the active layer 1210 may include a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(1210)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO_3,SrTiO_3,BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 1210 may comprise a perovskite-based material, for example, it may include _{_{BaTiO 3, SrTiO 3, BiFe3,}} PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(1210)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH₃NH₃PbI₃, CH₃NH₃PbI_xCl_3-x, MAPbI_3,CH₃NH₃PbI_xBr_3-x, CH₃NH₃PbClxBr_3-x, HC(NH₂)₂PbI₃, HC(NH₂)₂PbI_xCl_3-x, HC(NH₂)₂PbI_xBr_3-x, HC(NH₂)₂PbCl_xBr_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI₃, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xCl_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xBr_3-x, 또는 (CH₃NH₃)(HC(NH₂)₂)_1-yPbCl_xBr_3-x (0≤x, y≤1)를 포함할 수 있다. Also, as another example, the active layer 1210 has an ABX3 structure, where A is an alkyl group of CnH2n+1, and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 11 is CH ₃ NH ₃ PbI ₃ , CH ₃ NH ₃ PbI _x Cl _3-x , MAPbI _{3 ,} CH ₃ NH ₃ PbI _x Br _3-x , CH ₃ NH ₃ PbClxBr _3-x , HC (NH ₂ ) ₂ PbI ₃ , HC(NH ₂ ) ₂ PbI _x Cl _3-x , HC(NH ₂ ) ₂ PbI _x Br _3-x , HC(NH ₂ ) ₂ PbCl _x Br _3-x , (CH _{3 )} NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI ₃ , (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI _x Cl _3-x , (CH ₃ NH ₃ )(HC( NH ₂ ) ₂ ) _1-y PbI _x Br _3-x , or (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y _{PbCl x} Br _3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(1210)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(1210)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.The active layer 1210 may be formed using various other ferroelectric materials, and descriptions of all examples thereof will be omitted. In addition, when the active layer 1210 is formed, the ferroelectric material may be doped with various other materials to include additional functions or to improve electrical properties.

활성층(1210)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(1210)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 1210 has spontaneous polarization and may control the degree and direction of polarization according to application of an electric field. Also, the active layer 1210 may maintain a polarized state even when the applied electric field is removed.

인가 전극(1220)은 활성층(1210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(1210)에 인가할 수 있다. 인가 전극(1220)은 활성층(1210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(1210)에 인가할 수 있다. 선택적 실시예로서 인가 전극(1220)은 활성층(1210)의 상면에 접하도록 형성될 수 있다. 인가 전극(1220)의 구체적 설명은 전술한 실시예에서 설명한 바와 동일 또는 이와 유사하게 적용할 수 있는 바 생략한다.The application electrode 1220 may be formed to apply an electric field to the active layer 1210 , for example, to apply a voltage to the active layer 1210 . The application electrode 1220 may be formed to apply an electric field to the active layer 1210 , for example, to apply a voltage to the active layer 1210 . As an optional embodiment, the application electrode 1220 may be formed to be in contact with the upper surface of the active layer 1210 . A detailed description of the application electrode 1220 will be omitted since it can be applied in the same way or similar to that described in the above-described embodiment.

연결 전극부(1231, 1232)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(1231) 및 제2 연결 전극 부재(1232)를 포함할 수 있다.The connection electrode units 1231 and 1232 may include one or more electrode members, for example, a first connection electrode member 1231 and a second connection electrode member 1232 .

연결 전극부(1231, 1232)는 활성층(1210)과 중첩되고 인가 전극(1220)과 이격되도록 형성될 수 있다.The connection electrode parts 1231 and 1232 may be formed to overlap the active layer 1210 and to be spaced apart from the application electrode 1220 .

제1 연결 전극 부재(1231) 및 제2 연결 전극 부재(1232)는 다양한 도전성 재료를 이용하여 형성할 수 있다. The first connection electrode member 1231 and the second connection electrode member 1232 may be formed using various conductive materials.

선택적 실시예로서 제1 연결 전극 부재(1231) 및 제2 연결 전극 부재(1232)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.As an optional embodiment, the first connection electrode member 1231 and the second connection electrode member 1232 may be terminal members including input/output of electrical signals.

또한 구체적 예로서 제1 연결 전극 부재(1231) 및 제2 연결 전극 부재(1232)는 는 소스 전극 또는 드레인 전극을 포함할 수 있고, 제1 연결 전극 부재(1231)이 소스 전극이고 제2 연결 전극 부재(1232)이 드레인 전극일 수 있다.Also, as a specific example, the first connection electrode member 1231 and the second connection electrode member 1232 may include a source electrode or a drain electrode, and the first connection electrode member 1231 is a source electrode and a second connection electrode The member 1232 may be a drain electrode.

활성층(1210)은 서로 상이한 영역에 배치되는 제1 활성층 부재(1211), 제2 활성층 부재(1212) 및 제3 활성층 부재(1213)를 포함할 수 있다.The active layer 1210 may include a first active layer member 1211 , a second active layer member 1212 , and a third active layer member 1213 disposed in different regions.

제1 활성층 부재(1211)는 제1 연결 전극 부재(1231)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(1211)는 제1 연결 전극 부재(1231)과 접할 수 있다.The first active layer member 1211 may be disposed to overlap the first connection electrode member 1231 , and as a specific example, the first active layer member 1211 may contact the first connection electrode member 1231 .

제2 활성층 부재(1212)는 제2 연결 전극 부재(1232)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(1212)는 제2 연결 전극 부재(1232)과 접할 수 있다.The second active layer member 1212 may be disposed to overlap the second connection electrode member 1232 , and as a specific example, the second active layer member 1212 may contact the second connection electrode member 1232 .

제3 활성층 부재(1213)는 적어도 일 영역에서 제1 활성층 부재(1211)와 제2 활성층 부재(1212)의 사이에 배치될 수 있다.The third active layer member 1213 may be disposed between the first active layer member 1211 and the second active layer member 1212 in at least one region.

선택적 실시예로서 제1 활성층 부재(1211)와 제2 활성층 부재(1212)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 1211 and the second active layer member 1212 may be disposed to be spaced apart from each other.

선택적 실시예로서 제4 활성층 부재(1214)는 제1 활성층 부재(1211)와 제3 활성층 부재(1213)의 사이에 배치되고, 제5 활성층 부재(1215)는 제2 활성층 부재(1212)와 제3 활성층 부재(1213)의 사이에 배치될 수 있다.As an optional embodiment, the fourth active layer member 1214 is disposed between the first active layer member 1211 and the third active layer member 1213 , and the fifth active layer member 1215 includes the second active layer member 1212 and the second active layer member 1212 . It may be disposed between the three active layer members 1213 .

또한, 선택적 실시예로서 제4 활성층 부재(1214)는 제1 활성층 부재(1211) 및 제3 활성층 부재(1213)과 접하고, 제5 활성층 부재(1215)는 제2 활성층 부재(1212) 및 제3 활성층 부재(1213)와 접할 수 있다.In addition, as an optional embodiment, the fourth active layer member 1214 is in contact with the first active layer member 1211 and the third active layer member 1213 , and the fifth active layer member 1215 is the second active layer member 1212 and the third active layer member 1212 . It may be in contact with the active layer member 1213 .

인가 전극(1220)을 통하여 제1 전기장이 활성층(1210)에 인가되면 활성층(1210)의 적어도 일 영역은 분극 영역(1210F)을 포함할 수 있고, 이러한 분극 영역(1210F)은 인가 전극(1220)을 중심으로 인가 전극(1220)을 둘러싸는 형태일 수 있다. 또한 이러한 분극 영역(1210F)은 경계선을 가질 수 있다.When the first electric field is applied to the active layer 1210 through the application electrode 1220 , at least one region of the active layer 1210 may include a polarization region 1210F, and the polarization region 1210F is the application electrode 1220 . It may be in the form of surrounding the application electrode 1220 with a center. Also, the polarization region 1210F may have a boundary line.

선택적 실시예로서 도 20에 도시한 것과 같이 분극 영역(1210F)은 제3 활성층 부재(1213)로부터 제1 활성층 부재(1211) 및 제2 활성층 부재(1212)에까지 형성될 수 있다.As an alternative embodiment, as shown in FIG. 20 , the polarization region 1210F may be formed from the third active layer member 1213 to the first active layer member 1211 and the second active layer member 1212 .

변동 저저항 영역(VL2)은 이러한 분극 영역(1210F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. The variable low resistance region VL2 may be formed in a region corresponding to the side of the boundary line of the polarization region 1210F.

이러한 변동 저저항 영역(VL2)은 활성층(1210)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. The variable low resistance region VL2 may be changed into a region having a lower resistance than other regions of the active layer 1210 .

예를들면 변동 저저항 영역(VL2)을 사이에 두고 활성층(1210)의 일 영역과 이와 마주하는 영역의 분극 방향은 반대일 수 있다.For example, a polarization direction of one region of the active layer 1210 and a region facing the same with the variable low resistance region VL2 interposed therebetween may be opposite to each other.

구체적 예로서 인가 전극(1220)과 중첩되는 분극 영역(1210F)의 분극 방향과 변동 저저항 영역(VL2)을 사이에 두고 인접한 활성층(1210)의 다른 영역(도 20에서 분극 영역(1210F)의 외측의 영역)의 분극 방향은 서로 반대 방향일 수 있다.As a specific example, the polarization direction of the polarization region 1210F overlapping the application electrode 1220 and another region of the active layer 1210 adjacent to the variable low resistance region VL2 interposed therebetween (the outside of the polarization region 1210F in FIG. 20 ) The polarization directions of the region of ) may be opposite to each other.

선택적 실시예로서 변동 저저항 영역(VL2)은 활성층(1210)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.As an optional embodiment, the variable low resistance region VL2 may correspond to one region of a plurality of domain walls provided in the active layer 1210 .

또한, 이러한 변동 저저항 영역(VL2)은 활성층(1210)의 분극 영역(1210F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(1220)을 통하여 활성층(1210)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.Also, the variable low resistance region VL2 may be continuously maintained when the polarization state of the polarization region 1210F of the active layer 1210 is maintained. That is, even if the first voltage applied to the active layer 1210 through the application electrode 1220 is removed, the state of the variable low resistance region VL2 , that is, the low resistance state may be maintained.

선택적 실시예로서 제1 활성층 부재(1211)은 제1 연결 전극 부재(1231)와 제3 활성층 부재(1213)의 사이에 배치되고, 구체적 예로서 제1 연결 전극 부재(1231)과 접하도록 형성될 수 있다.As an optional embodiment, the first active layer member 1211 is disposed between the first connection electrode member 1231 and the third active layer member 1213 , and as a specific example, is formed to be in contact with the first connection electrode member 1231 . can

선택적 실시예로서 제2 활성층 부재(1212)은 제2 연결 전극 부재(1232)와 제3 활성층 부재(1213)의 사이에 배치되고, 구체적 예로서 활성층(1210) 제2 연결 전극 부재(1232)와 접하도록 형성될 수 있다.As an optional embodiment, the second active layer member 1212 is disposed between the second connection electrode member 1232 and the third active layer member 1213 , and as a specific example, the active layer 1210 and the second connection electrode member 1232 and It may be formed to be in contact.

이 때 제3 활성층 부재(1213)는 제1 활성층 부재(1211) 및 제2 활성층 부재(1212) 및 서로 상이한 전기적 특징을 갖도록 형성될 수 있다. 예를들면 제3 활성층 부재(1213)는 제1 활성층 부재(1211) 및 제2 활성층 부재(1212)와 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.In this case, the third active layer member 1213 may be formed to have different electrical characteristics from the first active layer member 1211 and the second active layer member 1212 . For example, the third active layer member 1213 may include a material having different electrical characteristics from those of the first active layer member 1211 and the second active layer member 1212 .

이를 통하여 변동 저저항 영역(VL2)을 통하여 제1 연결 전극 부재(1231) 및 제2 연결 전극 부재(1232)사이의 전기적 흐름의 특징을 정밀하게 제어할 수 있다.Through this, the characteristics of the electric flow between the first connection electrode member 1231 and the second connection electrode member 1232 through the variable low resistance region VL2 can be precisely controlled.

예를들면 제1 연결 전극 부재(1231)과 제2 연결 전극 부재(1232)의 사이에 교류 전류가 흐르도록 하는 경우에 활성층(1210)의 임피던스값을 제어하여 교류의 흐름의 특성을 용이하게 제어할 수 있다.For example, when an alternating current flows between the first connecting electrode member 1231 and the second connecting electrode member 1232 , the impedance value of the active layer 1210 is controlled to easily control the characteristics of the alternating current flow. can do.

선택적 실시예로서 제3 활성층 부재(1213)의 에너지 밴드갭의 값은 제1 활성층 부재(1211) 및 제2 활성층 부재(1212)의 각각의 에너지 밴드갭의 값과 상이할 수 있다. As an optional embodiment, the energy bandgap value of the third active layer member 1213 may be different from each energy bandgap value of the first active layer member 1211 and the second active layer member 1212 .

구체적 예로서 제3 활성층 부재(1213)의 에너지 밴드갭은 제1 활성층 부재(1211)의 에너지 밴드갭 및 제2 활성층 부재(1212)의 에너지 밴드갭보다 작은 값을 가질 수 있다.As a specific example, the energy bandgap of the third active layer member 1213 may be smaller than the energy bandgap of the first active layer member 1211 and the energy bandgap of the second active layer member 1212 .

선택적 실시예로서 제1 활성층 부재(1211) 및 제2 활성층 부재(1212)의 에너지 밴드갭의 값은 동일할 수 있고, 구체적 예로서 동일한 물질로 형성될 수 있다.In an optional embodiment, the energy bandgap values of the first active layer member 1211 and the second active layer member 1212 may be the same, and as a specific example, they may be formed of the same material.

또한, 추가적인 선택적 실시예로서 제4 활성층 부재(1214) 및 제5 활성층 부재(1215)가 배치될 수 있고, 제4 활성층 부재(1214)는 제1 활성층 부재(1211)와 제3 활성층 부재(1213)의 사이의 밴드갭 에너지 값을 가질 수 있다. 제5 활성층 부재(1215)는 제2 활성층 부재(1212)와 제3 활성층 부재(1213)의 사이의 밴드갭 에너지 값을 가질 수 있다.In addition, as an additional optional embodiment, a fourth active layer member 1214 and a fifth active layer member 1215 may be disposed, and the fourth active layer member 1214 includes the first active layer member 1211 and the third active layer member 1213 . ) may have a bandgap energy value between The fifth active layer member 1215 may have a bandgap energy value between the second active layer member 1212 and the third active layer member 1213 .

도 21은 도 20의 전자 소자의 각 영역의 에너지 준위를 개략적으로 도시한 도면이다.FIG. 21 is a diagram schematically illustrating energy levels of each region of the electronic device of FIG. 20 .

도 21을 참조하면 금속과 같은 도전성이 높은 재료의 제1 연결 전극 부재(1231) 및 제2 연결 전극 부재(1232)의 에너지 준위, 예를들면 페르미 에너지 준위(Ef)이 도시되어 있다. Referring to FIG. 21 , energy levels, for example, Fermi energy levels (Ef), of the first connection electrode member 1231 and the second connection electrode member 1232 made of a material having high conductivity, such as metal, are illustrated.

또한, 제1 활성층 부재(1211)의 에너지 밴드갭 및 제2 활성층 부재(1212)의 에너지 밴드갭보다 제3 활성층 부재(1213)의 에너지 밴드갭은 작은 값을 갖는 것을 나타내고 있다.Also, the energy bandgap of the third active layer member 1213 is smaller than that of the first active layer member 1211 and the energy bandgap of the second active layer member 1212 .

또한, 추가적 예로서 제4 활성층 부재(1214)의 에너지 밴드갭 및 제5 활성층 부재(1215)의 에너지 밴드갭 값은 각각 제1 활성층 부재(1211)의 에너지 밴드갭과 제3 활성층 부재(1213)의 에너저 밴드갭의 사이 및 제2 활성층 부재(1212)의 에너지 밴드갭과 제3 활성층 부재(1213)의 에너저 밴드갭의 사이인 것을 나타낸다.In addition, as an additional example, the energy bandgap of the fourth active layer member 1214 and the energy bandgap of the fifth active layer member 1215 are the energy bandgap of the first active layer member 1211 and the energy bandgap of the third active layer member 1213, respectively. between the energy bandgap of , and between the energy bandgap of the second active layer member 1212 and the energy bandgap of the third active layer member 1213 .

또한, 제4 활성층 부재(1214) 및 제5 활성층 부재(1215)는 각각 인가 전극(1220)에 가까운 제3 활성층 부재(1213)와 제1 활성층 부재(1211)의 사이 및 제3 활성층 부재(1213)와 제2 활성층 부재(1212)의 사이에 배치될 수 있어서 에너지 밴드 갭의 급격한 계단 효과를 완화하여 제1 연결 전극 부재(1231) 및 제2 연결 전극 부재(1232)간의 전류의 원활한 흐름을 확보하고 전기적 특성을 향상할 수 있다.In addition, the fourth active layer member 1214 and the fifth active layer member 1215 are disposed between the third active layer member 1213 and the first active layer member 1211 close to the applying electrode 1220 and the third active layer member 1213, respectively. ) and the second active layer member 1212 to alleviate a sudden step effect of the energy band gap to ensure a smooth flow of current between the first connection electrode member 1231 and the second connection electrode member 1232 . and electrical properties can be improved.

또한, 제1 활성층 부재(1211), 제2 활성층 부재(1212) 및 제3 활성층 부재(1213)은 다양한 재료를 이용하여 형성할 수 있고, 예를들면 전술한 활성층(1210)의 재료로서 언급한 다양한 재료들 중 상기의 밴드갭의 값의 상호 관계를 만족하는 다양한 조합을 결정할 수 있다.In addition, the first active layer member 1211 , the second active layer member 1212 , and the third active layer member 1213 may be formed using various materials, for example, as the material of the active layer 1210 described above. Among various materials, various combinations satisfying the mutual relationship of the above bandgap values may be determined.

또한, 선택적 실시예로서 상기 활성층(1210)의 재료로서 언급한 재료들에 하나 이상의 물질을 도핑하여 제1 활성층 부재(1211), 제2 활성층 부재(1212) 및 제3 활성층 부재(1213)을 형성할 수도 있다.In addition, as an optional embodiment, the first active layer member 1211 , the second active layer member 1212 , and the third active layer member 1213 are formed by doping one or more materials into the materials mentioned as the material of the active layer 1210 . You may.

또한, 추가적으로 제4 활성층 부재(1214) 및 제5 활성층 부재(1215)의 경우도 앞서 언급한 활성층(1210)의 재료를 선택적으로 적용할 수 있다.In addition, in the case of the fourth active layer member 1214 and the fifth active layer member 1215 , the aforementioned material of the active layer 1210 may be selectively applied.

이 때 활성층은 제1 연결 전극 부재와 인접한 제1 활성층 부재, 제2 연결 전극 부재와 인접한 제2 활성층 부재 및 그 사이의 제3 활성층 부재를 포함할 수 있다. In this case, the active layer may include a first active layer member adjacent to the first connection electrode member, a second active layer member adjacent to the second connection electrode member, and a third active layer member therebetween.

예를들면 제3 활성층 부재는 제1 활성층 부재 및 제2 활성층 부재의 에너지 밴드갭이 상이하도록 할 수 있다.For example, the third active layer member may have different energy band gaps between the first active layer member and the second active layer member.

또한, 선택적 실시예로서 제3 활성층 부재의 에너지 밴드갭은 제1 활성층 부재의 에너지 밴드갭 및 제2 활성층 부재의 밴드갭보다 작은 값을 가질 수 있고, 이를 통하여 전자의 흐름이 제1 연결 전극 부재와 제2 연결 전극 부재 사이의 교류 전류가 흐를 때, 특정한 임피던스에 대한 제어 특성을 향상할 수 있다.In addition, as an optional embodiment, the energy bandgap of the third active layer member may have a value smaller than the energy bandgap of the first active layer member and the bandgap of the second active layer member, through which electrons flow through the first connection electrode member When an alternating current flows between the and the second connection electrode member, a control characteristic for a specific impedance may be improved.

이를 통하여 교류 전류에 대한 정밀한 제어가 가능한 전자 소자를 용이하게 형성할 수 있다.Through this, an electronic device capable of precisely controlling an alternating current can be easily formed.

또한, 추가적으로 제4 활성층 부재 및 제5 활성층 부재를 삽입하여 에너지 밴드갭값의 크기에 따른 단차를 완화하여 전기적 특성을 향상한 전자 소자를 용이하게 구현할 수 있다.In addition, an electronic device having improved electrical characteristics may be easily implemented by additionally inserting the fourth active layer member and the fifth active layer member to alleviate the step difference according to the size of the energy bandgap value.

도 22는 본 발명의 또 다른 일 실시예에 관한 메모리 소자를 도시한 개략적인 단면도이다.22 is a schematic cross-sectional view illustrating a memory device according to another embodiment of the present invention.

도 22를 참조하면, 상기 변동 저저항 영역 메모리 소자(300)는, 활성층(310), 게이트(320), 소스(331), 드레인(332)을 포함할 수 있다. 활성층(310)은 제1 활성층 부재(311), 제2 활성층 부재(312) 및 제3 활성층 부재(313)를 포함할 수 있다.상기 활성층(310)는 전술한 활성층 물질을 포함할 수 있는 데, 예컨대 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(310)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(310)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.Referring to FIG. 22 , the variable low resistance region memory device 300 may include an active layer 310 , a gate 320 , a source 331 , and a drain 332 . The active layer 310 may include a first active layer member 311, a second active layer member 312, and a third active layer member 313. The active layer 310 may include the active layer material described above. , such as a spontaneously polarizable material. For example, the active layer 310 may include an insulating material and a ferroelectric material. That is, the active layer 310 may include a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(310)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO_3,SrTiO_3,BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 310 may comprise a perovskite-based material, for example, it may include _{_{BaTiO 3, SrTiO 3, BiFe3,}} PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(310)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(310)는 CH₃NH₃PbI₃, CH₃NH₃PbI_xCl_3-x, MAPbI_3,CH₃NH₃PbI_xBr_3-x, CH₃NH₃PbClxBr_3-x, HC(NH₂)₂PbI₃, HC(NH₂)₂PbI_xCl_3-x, HC(NH₂)₂PbI_xBr_3-x, HC(NH₂)₂PbCl_xBr_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI₃, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xCl_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xBr_3-x, 또는 (CH₃NH₃)(HC(NH₂)₂)_1-yPbCl_xBr_3-x (0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 310 has an ABX3 structure, where A is an alkyl group of CnH2n+1, and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 310 is CH ₃ NH ₃ PbI ₃ , CH ₃ NH ₃ PbI _x Cl _3-x , MAPbI _{3 ,} CH ₃ NH ₃ PbI _x Br _3-x , CH ₃ NH ₃ PbClxBr _3-x , HC (NH ₂ ) ₂ PbI ₃ , HC(NH ₂ ) ₂ PbI _x Cl _3-x , HC(NH ₂ ) ₂ PbI _x Br _3-x , HC(NH ₂ ) ₂ PbCl _x Br _3-x , (CH _{3 )} NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI ₃ , (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI _x Cl _3-x , (CH ₃ NH ₃ )(HC( NH ₂ ) ₂ ) _1-y PbI _x Br _3-x , or (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y _{PbCl x} Br _3-x (0≤x, y≤1) can do.

기타 다양한 강유전성 재료를 이용하여 활성층(310)를 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(310)를 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.Since the active layer 310 may be formed using various other ferroelectric materials, a description of all examples thereof will be omitted. In addition, when the active layer 310 is formed, the ferroelectric material may be doped with various other materials to include additional functions or to improve electrical properties.

활성층(310)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(310)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 310 has spontaneous polarization and can control the degree and direction of polarization according to application of an electric field. Also, the active layer 310 may maintain a polarized state even when the applied electric field is removed.

상기 활성층(310)는, X-Y 평면 방향으로 서로 인접하게 위치하고 인가된 전압에 따라 적어도 일정 시간 동안 분극 방향이 상이한 제2 영역(310F)과 제1 영역(310R)을 포함할 수 있다. 상기 제1 영역(310R)은 제1 방향의 분극을 가질 수 있는 데, 상기 제1 방향은 활성층(310)의 두께 방향, 즉 제2 영역(310F)과 제1 영역(310R)이 배치된 방향에 수직한 Z-방향일 수 있다. The active layer 310 may include a second region 310F and a first region 310R positioned adjacent to each other in the X-Y plane direction and having different polarization directions for at least a predetermined time according to an applied voltage. The first region 310R may have a polarization in a first direction, and the first direction is a thickness direction of the active layer 310 , that is, a direction in which the second region 310F and the first region 310R are disposed. may be in the Z-direction perpendicular to .

상기 제2 영역(310F)은 제1 영역(310R)에 대해 두께에 수직한 방향, 즉 X-Y 평면 방향으로 인접하게 위치하는 데, 상기 제2 영역(310F)은 선택적으로 제1 방향과 반대되는 제2 방향으로 정렬된 분극을 가질 수 있다.The second region 310F is positioned adjacent to the first region 310R in a direction perpendicular to the thickness, that is, in the XY plane direction, and the second region 310F is selectively disposed in a second region opposite to the first direction. It can have polarization aligned in two directions.

상기 활성층(310) 상에는 게이트(320)가 위치할 수 있다. 상기 게이트(320)는 도면에 도시되지는 않았지만 별도의 장치에 연결되어 게이트 신호를 인가 받을 수 있다.A gate 320 may be positioned on the active layer 310 . Although not shown in the drawing, the gate 320 may be connected to a separate device to receive a gate signal.

상기 제1 영역(310R)이 제2 영역(310F)과는 반대 방향의 분극을 이룰 수 있는 것은, 상기 게이트(320)에 인가되는 전압에 의해 가능해진다.The polarization of the first region 310R in the opposite direction to that of the second region 310F is enabled by the voltage applied to the gate 320 .

이렇게 서로 반대되는 방향의 분극을 갖는 제2 영역(310F)과 제1 영역(310R)의 사이에 변동 저저항 영역(340)이 형성될 수 있다. 상기와 같은 변동 저저항 영역(340)은 제2 영역(310F) 및/또는 제1 영역(310R)에 비해 저항이 매우 작은 영역이 되며, 이 영역을 통해 전류의 흐름이 형성될 수 있다.As described above, a variable low resistance region 340 may be formed between the second region 310F and the first region 310R having polarizations in opposite directions. The variable low-resistance region 340 is a region having a very small resistance compared to the second region 310F and/or the first region 310R, and a current may flow through this region.

이러한 변동 저저항 영역(340)은 다음의 일 실시예에 따라 형성될 수 있다.The variable low resistance region 340 may be formed according to the following exemplary embodiment.

먼저, 자발 분극성 재료를 포함하는 활성층(310)가 전체적으로 제1 방향의 분극을 갖도록 할 수 있다. 반드시 활성층(310) 전체가 제1 방향의 분극을 갖는 것에 한정되는 것은 아니며, 활성층(310)의 적어도 게이트(320)에 대향되는 일정 면적이 제1 방향의 분극을 가질 수 있다. 선택적으로 이렇게 제1 방향 분극을 갖도록 하는 것은 게이트(320)에 초기화 전기장을 인가하여 형성할 수 있다.First, the active layer 310 including the spontaneously polarizable material may have polarization in the first direction as a whole. The entire active layer 310 is not necessarily limited to having the polarization in the first direction, and at least a predetermined area of the active layer 310 facing the gate 320 may have the polarization in the first direction. Optionally, the first direction polarization may be formed by applying an initialization electric field to the gate 320 .

이 상태에서 게이트(320)에 제1 전압을 제1 시간 동안 인가하여 게이트(320)를 통해 활성층(310)에 전기장을 가함에 따라 게이트(320)에 대향되는 일정 면적이 제2 방향으로 분극이 변하게 된다. 분극의 방향이 바뀌도록 게이트(320)에 가하는 전기장은 제1 전압에 의해 조절될 수 있는 데, 즉, 활성층(310)를 형성하는 자발 분극성 재료의 항전기장보다 큰 전기장이 인가되도록 제1 전압을 가할 수 있다. In this state, as a first voltage is applied to the gate 320 for a first time and an electric field is applied to the active layer 310 through the gate 320, a certain area opposite to the gate 320 is polarized in the second direction. will change The electric field applied to the gate 320 to change the direction of polarization may be adjusted by the first voltage, that is, the first voltage such that an electric field greater than the coercive field of the spontaneously polarizable material forming the active layer 310 is applied. can be added

상기 활성층(310)는 제1 두께(t1)를 갖도록 할 수 있다. 이 때 상기 제1 두께(t1) 전체에 걸쳐 제2 영역(310F)이 형성되며, 상기 제1 두께(t1)에 따라 게이트(320)에 인가되는 제1 전압의 크기를 조절할 수 있다. 일 실시예에 따르면, 제1 두께(t1)와 게이트(320)에 인가되는 제1 전압의 크기는 비례할 수 있다. 즉, 제1 두께(t1)가 두꺼울 경우 제1 전압을 크게 할 수 있다.The active layer 310 may have a first thickness t1. In this case, the second region 310F is formed over the entire first thickness t1 , and the magnitude of the first voltage applied to the gate 320 may be adjusted according to the first thickness t1 . According to an embodiment, the first thickness t1 and the magnitude of the first voltage applied to the gate 320 may be proportional to each other. That is, when the first thickness t1 is thick, the first voltage may be increased.

상기 변동 저저항 영역(340)도 도 22에서 볼 수 있듯이, 제1 두께(t1) 전체에 걸쳐 형성될 수 있다. As shown in FIG. 22 , the variable low resistance region 340 may also be formed over the entire first thickness t1 .

이렇게 형성되는 제2 영역(310F)의 면적은 게이트(320)에 제1 전압이 가해지는 제1 시간에 의해 비례하여 결정될 수 있다.The area of the second region 310F formed in this way may be proportionally determined according to the first time that the first voltage is applied to the gate 320 .

따라서 원하는 면적 및/또는 크기의 제2 영역(310F)을 형성하기 위해서는 해당 강유전체 물질에 대한 적당한 게이트 전압, 시간, 및 제2 영역(310F)의 제1 두께(t1)를 실험 및/또는 계산에 의해 미리 결정할 수 있다.Therefore, in order to form the second region 310F of a desired area and/or size, an appropriate gate voltage, time, and first thickness t1 of the second region 310F for the corresponding ferroelectric material are used in experiments and/or calculations. can be determined in advance by

이렇게 제2 영역(310F)의 분극 방향이 제1 방향에서 제2 방향으로 변하면, 제1 방향의 분극을 갖는 제1 영역(310R)과 제2 방향의 분극을 갖는 제2 영역(310F)의 사이에 소정 너비의 변동 저저항 영역(340)이 형성될 수 있다. 이 변동 저저항 영역(340)은 게이트(320)를 중심으로 형성될 수 있다. As such, when the polarization direction of the second region 310F is changed from the first direction to the second direction, between the first region 310R having the polarization in the first direction and the second region 310F having the polarization in the second direction A variable low-resistance region 340 having a predetermined width may be formed in the . The variable low resistance region 340 may be formed around the gate 320 .

활성층(310)은 서로 상이한 영역에 배치되는 제1 활성층 부재(311), 제2 활성층 부재(312) 및 제3 활성층 부재(313)를 포함할 수 있다.The active layer 310 may include a first active layer member 311 , a second active layer member 312 , and a third active layer member 313 disposed in different regions.

제1 활성층 부재(311)는 소스(331)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(311)는 소스(331)과 접할 수 있다.The first active layer member 311 may be disposed to overlap the source 331 , and as a specific example, the first active layer member 311 may contact the source 331 .

제2 활성층 부재(312)는 드레인(332)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(312)는 드레인(332)과 접할 수 있다.The second active layer member 312 may be disposed to overlap the drain 332 , and as a specific example, the second active layer member 312 may contact the drain 332 .

제3 활성층 부재(313)는 적어도 일 영역에서 제1 활성층 부재(311)와 제2 활성층 부재(312)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(311)와 제2 활성층 부재(312)의 사이에서 제1 활성층 부재(311) 및 제2 활성층 부재(312)와 접하도록 배치될 수 있다.The third active layer member 313 may be disposed between the first active layer member 311 and the second active layer member 312 in at least one region, and as a specific example, the first active layer member 311 and the second active layer member 311 in one region The first active layer member 311 and the second active layer member 312 may be disposed between the two active layer members 312 .

선택적 실시예로서 제1 활성층 부재(311)와 제2 활성층 부재(312)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 311 and the second active layer member 312 may be disposed to be spaced apart from each other.

예를들면 전술한 도 16의 에너지 준위에 대한 설명이 본 실시예에 적용될 수 있다.For example, the description of the energy level of FIG. 16 described above may be applied to this embodiment.

예를들면, 제1 활성층 부재(311)의 에너지 밴드갭은 제2 활성층 부재 (312)의 에너지 밴드갭보다 작은 값을 갖는 것을 나타내고 있다.For example, the energy bandgap of the first active layer member 311 is smaller than the energy bandgap of the second active layer member 312 .

또한, 추가적 예로서 제3 활성층 부재(313)의 에너지 밴드갭의 값은 제1 활성층 부재(311)의 에너지 밴드갭의 값과 제2 활성층 부재(312)의 에너지 밴드갭의 값의 사이에 대응할 수 있다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 313 may correspond between the value of the energy bandgap of the first active layer member 311 and the value of the energy bandgap of the second active layer member 312 . can

이를 통하여 전자의 흐름이 드레인(332)로부터 소스(331)로 원활하게 흐르고 그 반대 방향으로의 흐름은 원활하지 않게 될 수 있다.Through this, the flow of electrons may smoothly flow from the drain 332 to the source 331 and the flow in the opposite direction may not be smooth.

또한, 제1 활성층 부재(311), 제2 활성층 부재(312) 및 제3 활성층 부재(313)은 다양한 재료를 이용하여 형성할 수 있고, 예를들면 전술한 활성층(310)의 재료로서 언급한 다양한 재료들 중 상기의 밴드갭의 값의 상호 관계를 만족하는 다양한 조합을 결정할 수 있다.In addition, the first active layer member 311 , the second active layer member 312 , and the third active layer member 313 may be formed using various materials, for example, as the material of the active layer 310 described above. Among various materials, various combinations satisfying the mutual relationship of the above bandgap values may be determined.

또한, 선택적 실시예로서 상기 활성층(310)의 재료로서 언급한 재료들에 하나 이상의 물질을 도핑하여 제1 활성층 부재(311), 제2 활성층 부재(312) 및 제3 활성층 부재(313)을 형성할 수도 있다.In addition, as an optional embodiment, the first active layer member 311 , the second active layer member 312 , and the third active layer member 313 are formed by doping one or more materials into the materials mentioned as the material of the active layer 310 . You may.

도 23은 제1 영역과 변동 저저항 영역의 전압 및 전류 관계를 도시한 그래프이다.23 is a graph illustrating a voltage and current relationship between the first region and the variable low resistance region.

구체적으로 도 23은 상기 제1 영역과 변동 저저항 영역에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이다. Specifically, FIG. 23 shows a state in which the current changes as the voltage increases in the first region and the variable low resistance region.

즉 도 23에서 (a)는 변동 저저항 영역에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이고, (b)는 상기 제1 영역(310R)에서 전압을 증가함에 따라 전류가 변하는 상태를 나타낸 것이다.That is, in FIG. 23, (a) shows a state in which the current changes as the voltage increases in the low-variable resistance region, and (b) shows a state in which the current changes as the voltage increases in the first region 310R. .

변동 저저항 영역(340)은 제1 영역(310R)에 비해 저항이 매우 작기 때문에 전압 인가에 따라 전류의 흐름이 원활히 일어남을 알 수 있다.Since the variable low resistance region 340 has a very small resistance compared to the first region 310R, it can be seen that the current flows smoothly according to the voltage application.

상기와 같이 형성되는 변동 저저항 영역(340)은 시간이 지나도 지워지지 않을 수 있다. The variable low resistance region 340 formed as described above may not be erased over time.

이렇게 형성된 변동 저저항 영역(340)에 접하도록 소스(331)와 드레인(332)을 위치시킨다. 이 경우, 상기 변동 저저항 영역(340)을 통해 소스(331)로부터 드레인(332)으로 전류의 흐름이 형성될 수 있다. 따라서 이 때 데이터 쓰기가 가능해 지며, 예컨대 1로 읽힐 수 있다.The source 331 and the drain 332 are positioned so as to be in contact with the variation low resistance region 340 formed in this way. In this case, a current may flow from the source 331 to the drain 332 through the variable low resistance region 340 . Therefore, data writing is possible at this time, and it can be read, for example, as 1.

선택적으로, 상기 변동 저저항 영역(340)은 게이트(320)에 가해진 전압에 의해 제2 영역(310F)의 분극 방향이 제1 영역(310R)의 분극 방향과 같아지도록 함으로써 지워질 수 있다.Optionally, the variable low resistance region 340 may be erased by making the polarization direction of the second region 310F the same as the polarization direction of the first region 310R by the voltage applied to the gate 320 .

즉, 게이트(320)에 제2 전압을 인가하여 제2 영역(310F)의 분극 방향이 다시 제1 방향으로 할 수 있다. 이 후 제2 전압을 제2 시간 동안 유지하여 제1 방향으로 분극이 바뀌는 영역을 평면 방향으로 성장시킬 수 있으며, 제1 방향으로 분극이 바뀐 영역이 상기 변동 저저항 영역(340)을 지나가 제1 영역(310R)에까지 연장되면 변동 저저항 영역(340)이 소멸될 수 있다. 이 경우 소스(331)로부터 드레인(332)으로 전류가 흐를 수 없고, 따라서 이 때 데이터 지우기가 가능해 지며, 0으로 읽혀질 수 있다. That is, by applying the second voltage to the gate 320 , the polarization direction of the second region 310F may be changed to the first direction again. Thereafter, by maintaining the second voltage for a second time, a region in which the polarization is changed in the first direction may be grown in a planar direction, and the region in which the polarization is changed in the first direction passes through the variable low resistance region 340 to generate a first When extended to the region 310R, the variable low resistance region 340 may disappear. In this case, current cannot flow from the source 331 to the drain 332 , and thus, data erasure is possible at this time, and can be read as 0.

이 때, 상기 제2 전압은 상기 제1 전압과 상이한 전압이 될 수 있는 데, 일 실시예에 따른 제1 전압과 동일 크기에 반대 극성의 전압일 수 있다. 상기 제2 시간은 적어도 상기 제1 시간 이상일 수 있다.In this case, the second voltage may be a voltage different from the first voltage, and may have the same magnitude and opposite polarity as the first voltage according to an exemplary embodiment. The second time period may be at least equal to or longer than the first time period.

또한, 변동 저저항 영역(340)을 지우는 선택적 다른 실시예로서 상기 제2 영역(310F)을 형성하기 위하여 게이트(320)에 인가한 제1 전압을 인가하는 계속 유지하면 제2 영역(310F)은 수평한 방향으로 성장하고 이에 따라 제1 영역(310R)의 전체의 분극 방향이 반대로 바뀌어 제2 영역(310F)로 변환될 수 있고, 이에 따라 변동 저저항 영역(340)이 소멸될 수 있다.In addition, as another alternative embodiment of erasing the variable low resistance region 340 , if the first voltage applied to the gate 320 is continuously applied to form the second region 310F, the second region 310F is It grows in a horizontal direction and, accordingly, the overall polarization direction of the first region 310R is reversed to be converted into the second region 310F, and accordingly, the variable low resistance region 340 may disappear.

상기와 같이 형성된 변동 저저항 영역 메모리 소자는, 전술한 변동 저저항 영역(340)이 게이트(320)에 전원이 꺼지더라도 그 상태를 유지할 수 있기 때문에 비휘발성 메모리 소자로서 사용될 수 있다. The variable low resistance region memory device formed as described above can be used as a nonvolatile memory device because the aforementioned variable low resistance region 340 can maintain its state even when power is turned off to the gate 320 .

상기 변동 저저항 영역 메모리 소자는 약 10¹²회의 쓰기/지우기가 가능하기 때문에, 기존 반도체 소자 기반의 메모리 소자에 비해 약 10⁷배의 메모리 수명을 가질 수 있다.Since the variable low-resistance region memory device is ^{capable of writing/erasing about 10 12} times, it may have a memory lifespan of ^{about 10 7} times that of a conventional semiconductor device-based memory device.

메모리 속도도, 상기 변동 저저항 영역 메모리 소자는 약 10^-9 sec가 될 수 있어 기존 반도체 소자 기반의 메모리 소자에 비해 약 10⁶배의 메모리 속도를 올릴 수 있다.The memory speed of the variable low resistance region memory device may be about 10 ⁻⁹ sec, so that the memory speed may be increased by ^{about 10 6} times compared to the conventional semiconductor device based memory device.

이처럼 상기 변동 저저항 영역 메모리 소자는 매우 탁월한 속도와 수명을 갖는 메모리 소자가 될 수 있다.As such, the variable low-resistance region memory device may be a memory device having very excellent speed and lifespan.

또한, 게이트 전압, 및/또는 인가 시간에 따라 상기 변동 저저항 영역(340)이 형성되는 위치를 조절할 수 있기 때문에, 다양한 메모리 소자의 설계가 가능하고, 강유전체를 이용한 기존의 강유전체 메모리 소자에 비해 박형화를 이룰 수 있다. 뿐만 아니라, 메모리 설계의 자유도가 높아지기 때문에 소자의 집적도를 높일 수 있다는 장점이 있다.In addition, since the position at which the variable low resistance region 340 is formed can be adjusted according to the gate voltage and/or the application time, various memory devices can be designed, and the thickness can be reduced compared to the conventional ferroelectric memory device using a ferroelectric material. can achieve In addition, since the degree of freedom in designing the memory is increased, there is an advantage in that the degree of integration of the device can be increased.

이렇게 형성되는 변동 저저항 영역(340)은 게이트(320)를 중심으로 폐루프상으로 형성될 수 있는 데, 이 폐루프상의 일부에 소스(331) 및 드레인(332)을 배치함으로써 소스(331)와 드레인(332)을 연결하는 선은 두 개가 될 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 활성층의 평면 방향 일 변에 게이트를 위치시키고 인접한 다른 두 변이 소스와 드레인을 배치시키면 상기 변동 저저항 영역은 소스와 드레인을 연결하는 단일의 선이 될 수 있다.The variable low resistance region 340 formed in this way may be formed in a closed loop shape with the gate 320 as the center, and by disposing the source 331 and the drain 332 in a part of the closed loop, the source 331 is formed. There may be two lines connecting the and drain 332 . However, the present invention is not limited thereto, and if a gate is positioned on one side of the active layer in a planar direction and a source and drain are disposed on two adjacent sides, the low-variation resistance region may become a single line connecting the source and the drain.

상기와 같은 소스(331) 및 드레인(332)은 활성층(310) 상에 패터닝되어 형성되는 전극 구조일 수 있는 데, 본 발명은 반드시 이에 한정되는 것은 아니고, 도면에 도시하지는 않았지만 활성층(310)를 덮는 절연막에 형성된 비아 홀을 통해 변동 저저항 영역(340)과 컨택되는 것일 수 있다.The source 331 and the drain 332 as described above may be an electrode structure formed by patterning on the active layer 310, but the present invention is not necessarily limited thereto, and although not shown in the drawings, the active layer 310 is formed. It may be in contact with the variable low resistance region 340 through a via hole formed in the insulating layer covering it.

도 24는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.24 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.

도 24를 참조하면, 상기 변동 저저항 영역 메모리 소자(1300)는, 활성층(1310), 게이트(1320), 소스(1331), 드레인(1332)을 포함할 수 있다. 활성층(1310)은 제1 활성층 부재(1311), 제2 활성층 부재(1312), 제3 활성층 부재(1313)를 포함할 수 있고, 선택적 실시예로서 제4 활성층 부재(1314) 및 제5 활성층 부재(1315)를 포함할 수 있다.Referring to FIG. 24 , the variable low resistance region memory device 1300 may include an active layer 1310 , a gate 1320 , a source 1331 , and a drain 1332 . The active layer 1310 may include a first active layer member 1311 , a second active layer member 1312 , and a third active layer member 1313 , and as an optional embodiment, a fourth active layer member 1314 and a fifth active layer member (1315) may be included.

설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.For convenience of description, different points from the above-described embodiment will be mainly described.

제1 활성층 부재(1311)는 소스(1331)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(1311)는 소스(1331)과 접할 수 있다.The first active layer member 1311 may be disposed to overlap the source 1331 , and as a specific example, the first active layer member 1311 may contact the source 1331 .

제2 활성층 부재(1312)는 드레인(1332)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(1312)는 드레인(1332)과 접할 수 있다.The second active layer member 1312 may be disposed to overlap the drain 1332 , and as a specific example, the second active layer member 1312 may contact the drain 1332 .

제3 활성층 부재(1313)는 적어도 일 영역에서 제1 활성층 부재(1311)와 제2 활성층 부재(1312)의 사이에 배치될 수 있다. 선택적 실시예로서 제1 활성층 부재(1311)와 제2 활성층 부재(1312)는 서로 이격되도록 배치될 수 있다.The third active layer member 1313 may be disposed between the first active layer member 1311 and the second active layer member 1312 in at least one region. As an optional embodiment, the first active layer member 1311 and the second active layer member 1312 may be disposed to be spaced apart from each other.

선택적 실시예로서 제4 활성층 부재(1314)는 제1 활성층 부재(1311)와 제3 활성층 부재(1313)의 사이에 배치되고, 제5 활성층 부재(1315)는 제2 활성층 부재(1312)와 제3 활성층 부재(1313)의 사이에 배치될 수 있다.As an optional embodiment, the fourth active layer member 1314 is disposed between the first active layer member 1311 and the third active layer member 1313 , and the fifth active layer member 1315 includes the second active layer member 1312 and the second active layer member 1312 . It may be disposed between the three active layer members 1313 .

또한, 선택적 실시예로서 제4 활성층 부재(1314)는 제1 활성층 부재(1311) 및 제3 활성층 부재(1313)과 접하고, 제5 활성층 부재(1315)는 제2 활성층 부재(1312) 및 제3 활성층 부재(1313)와 접할 수 있다.In addition, as an optional embodiment, the fourth active layer member 1314 is in contact with the first active layer member 1311 and the third active layer member 1313 , and the fifth active layer member 1315 is the second active layer member 1312 and the third active layer member 1312 . It may be in contact with the active layer member 1313 .

이 때 제3 활성층 부재(1313)는 제1 활성층 부재(1311) 및 제2 활성층 부재(1312) 및 서로 상이한 전기적 특징을 갖도록 형성될 수 있다. 예를들면 제3 활성층 부재(1313)는 제1 활성층 부재(1311) 및 제2 활성층 부재(1312)와 서로 상이한 전기적 특징을 갖는 재료를 포함할 수 있다.In this case, the third active layer member 1313 may be formed to have different electrical characteristics from the first active layer member 1311 and the second active layer member 1312 . For example, the third active layer member 1313 may include a material having different electrical characteristics from those of the first active layer member 1311 and the second active layer member 1312 .

이를 통하여 변동 저저항 영역(1340)을 통하여 소스(1331) 및 드레인(1332)사이의 전기적 흐름의 특징을 정밀하게 제어할 수 있다.Through this, it is possible to precisely control the characteristics of the electric flow between the source 1331 and the drain 1332 through the variable low resistance region 1340 .

예를들면 소스(1331)와 드레인(1332)의 사이에 교류 전류가 흐르도록 하는 경우에 활성층(1310)의 임피던스값을 제어하여 교류의 흐름의 특성을 용이하게 제어할 수 있다.For example, when an AC current flows between the source 1331 and the drain 1332 , the impedance value of the active layer 1310 may be controlled to easily control the characteristics of the AC flow.

선택적 실시예로서 제3 활성층 부재(1313)의 에너지 밴드갭의 값은 제1 활성층 부재(1311) 및 제2 활성층 부재(1312)의 각각의 에너지 밴드갭의 값과 상이할 수 있다. As an optional embodiment, the energy bandgap value of the third active layer member 1313 may be different from the energy bandgap value of each of the first active layer member 1311 and the second active layer member 1312 .

구체적 예로서 제3 활성층 부재(1313)의 에너지 밴드갭은 제1 활성층 부재(1311)의 에너지 밴드갭 및 제2 활성층 부재(1312)의 에너지 밴드갭보다 작은 값을 가질 수 있다.As a specific example, the energy bandgap of the third active layer member 1313 may be smaller than the energy bandgap of the first active layer member 1311 and the energy bandgap of the second active layer member 1312 .

선택적 실시예로서 제1 활성층 부재(1311) 및 제2 활성층 부재(1312)의 에너지 밴드갭의 값은 동일할 수 있고, 구체적 예로서 동일한 물질로 형성될 수 있다.As an optional embodiment, the energy bandgap values of the first active layer member 1311 and the second active layer member 1312 may be the same, and as a specific example, they may be formed of the same material.

또한, 추가적인 선택적 실시예로서 제4 활성층 부재(1314) 및 제5 활성층 부재(1315)가 배치될 수 있고, 제4 활성층 부재(1314)는 제1 활성층 부재(1311)와 제3 활성층 부재(1313)의 사이의 밴드갭 에너지 값을 가질 수 있다. 제5 활성층 부재(1315)는 제2 활성층 부재(1312)와 제3 활성층 부재(1313)의 사이의 밴드갭 에너지 값을 가질 수 있다. 이를 통하여 에너지 밴드 갭의 급격한 계단 효과를 완화하여 소스(1331) 및 드레인(1332)간의 전류의 원활한 흐름을 확보하고 전기적 특성을 향상할 수 있다.In addition, as an additional optional embodiment, a fourth active layer member 1314 and a fifth active layer member 1315 may be disposed, and the fourth active layer member 1314 includes the first active layer member 1311 and the third active layer member 1313 . ) may have a bandgap energy value between The fifth active layer member 1315 may have a bandgap energy value between the second active layer member 1312 and the third active layer member 1313 . Through this, it is possible to alleviate the abrupt step effect of the energy band gap to secure a smooth flow of current between the source 1331 and the drain 1332 and to improve electrical characteristics.

도 25는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.25 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.

도 25를 참조하면 변동 저저항 영역 메모리 소자(400)는, 기판(430)에 소스(431)와 드레인(432)이 형성되고, 기판(430) 상에 자발 분극성 재료를 포함하는 활성층(410)를 배치할 수 있다. 상기 기판(430)은 반도체 웨이퍼, 일 실시예에 따르면 실리콘 웨이퍼로 형성될 수 있다. 그리고 상기 소스(431)와 드레인(432)은 웨이퍼에 이온 도핑으로 형성할 수 있다. 물론, 도면에 도시하지는 않았지만, 상기 소스(431)와 드레인(432)에는 별도의 비아를 통해 외부 신호선이 연결될 수 있다.Referring to FIG. 25 , in the variable low resistance region memory device 400 , a source 431 and a drain 432 are formed on a substrate 430 , and an active layer 410 including a spontaneous polarization material on the substrate 430 . ) can be placed. The substrate 430 may be formed of a semiconductor wafer, or a silicon wafer according to an embodiment. In addition, the source 431 and the drain 432 may be formed by ion doping on the wafer. Of course, although not shown in the drawings, an external signal line may be connected to the source 431 and the drain 432 through separate vias.

이러한 구조에서는 기판(430)에 형성된 소스(431) 및 드레인(432)의 영역에 대응되게 변동 저저항 영역(440)이 위치할 수 있도록 게이트 전압, 및 인가 시간 정할 수 있다.In this structure, the gate voltage and the application time may be determined so that the variable low resistance region 440 may be positioned to correspond to the regions of the source 431 and the drain 432 formed on the substrate 430 .

상기와 같은 기판(430)과 활성층(410)는 별도의 접착층에 의해 접합될 수 있는 데, 반드시 이에 한정되는 것은 아니고, 기판(430) 상에 활성층(410)가 성막될 수도 있다. 이렇게 기판(430) 상에 박막으로 활성층(410)를 구현함으로써, 메모리 소자(400)를 더욱 박형화할 수 있고, 기존의 메모리 소자 공정을 이용할 수 있어 제조 공정의 효율을 더욱 올릴 수 있다.The substrate 430 and the active layer 410 as described above may be bonded by a separate adhesive layer, but the present invention is not limited thereto, and the active layer 410 may be formed on the substrate 430 . By implementing the active layer 410 as a thin film on the substrate 430 in this way, the memory device 400 can be made thinner, and the existing memory device process can be used, thereby further increasing the efficiency of the manufacturing process.

변동 저저항 영역(440)은 분극 방향이 서로 상이한 영역인 제1 영역(410R)과 제2 영역(410F)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 440 is formed between the first region 410R and the second region 410F, which are regions having different polarization directions from each other, and a detailed description thereof will be omitted since it is similar to the above-described embodiment.

제1 영역(410R) 및 제2 영역(410F)이 동일한 두께를 갖는 경우를 나타내었으나, 본 발명은 반드시 이에 한정되는 것은 아니다. Although the case where the first region 410R and the second region 410F have the same thickness is illustrated, the present invention is not limited thereto.

활성층(410)은 제1 활성층 부재(411), 제2 활성층 부재(412) 및 제3 활성층 부재(413)를 포함할 수 있다.The active layer 410 may include a first active layer member 411 , a second active layer member 412 , and a third active layer member 413 .

활성층(410)은 서로 상이한 영역에 배치되는 제1 활성층 부재(411), 제2 활성층 부재(412) 및 제3 활성층 부재(413)를 포함할 수 있다.The active layer 410 may include a first active layer member 411 , a second active layer member 412 , and a third active layer member 413 disposed in different regions.

제1 활성층 부재(411)는 소스(431)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(411)는 소스(431)과 접할 수 있다.The first active layer member 411 may be disposed to overlap the source 431 , and as a specific example, the first active layer member 411 may contact the source 431 .

제2 활성층 부재(412)는 드레인(432)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(412)는 드레인(432)과 접할 수 있다.The second active layer member 412 may be disposed to overlap the drain 432 , and as a specific example, the second active layer member 412 may contact the drain 432 .

제3 활성층 부재(413)는 적어도 일 영역에서 제1 활성층 부재(411)와 제2 활성층 부재(412)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(411)와 제2 활성층 부재(412)의 사이에서 제1 활성층 부재(411) 및 제2 활성층 부재(412)와 접하도록 배치될 수 있다.The third active layer member 413 may be disposed between the first active layer member 411 and the second active layer member 412 in at least one region, and as a specific example, the first active layer member 411 and the second active layer member 411 in one region The first active layer member 411 and the second active layer member 412 may be disposed between the two active layer members 412 .

선택적 실시예로서 제1 활성층 부재(411)와 제2 활성층 부재(412)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 411 and the second active layer member 412 may be disposed to be spaced apart from each other.

제1 활성층 부재(411)의 에너지 밴드갭은 제2 활성층 부재 (412)의 에너지 밴드갭보다 작은 값을 갖는 것을 나타내고 있다.It indicates that the energy bandgap of the first active layer member 411 is smaller than the energy bandgap of the second active layer member 412 .

또한, 추가적 예로서 제3 활성층 부재(413)의 에너지 밴드갭의 값은 제1 활성층 부재(411)의 에너지 밴드갭의 값과 제2 활성층 부재(412)의 에너지 밴드갭의 값의 사이에 대응할 수 있다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 413 may correspond between the value of the energy bandgap of the first active layer member 411 and the value of the energy bandgap of the second active layer member 412 . can

또한, 도시하지 않았으나 전술한 도 24의 실시예를 적용하여 도 25의 구조를 변형할 수도 있다.Also, although not shown, the structure of FIG. 25 may be modified by applying the above-described embodiment of FIG. 24 .

도 26은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.26 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.

도 26을 참조하면 변동 저저항 영역 메모리 소자(500)는, 기판(530)에 소스(531)와 드레인(532)이 형성되고, 기판(530) 상에 자발 분극성 재료를 포함하는 활성층(510)가 배치될 수 있다. 도 26에서 볼 수 있는 실시예의 메모리 소자(500)는, 제1 영역(510R)이 제2 영역(510F)의 제1 두께(t1)보다 두꺼운 제2 두께(t2)를 가질 수 있다. 이 제2 두께(t2)는 게이트(520)에 가해지는 전압에 의해 분극의 방향이 스위칭되지 않는 두께가 되며, 이에 따라 변동 저저항 영역(540)은 제1 두께(t1)와 제2 두께(t2)의 경계가 되는 위치에 형성될 수 있다.Referring to FIG. 26 , in the variable low resistance region memory device 500 , a source 531 and a drain 532 are formed on a substrate 530 , and an active layer 510 including a spontaneous polarization material is formed on the substrate 530 . ) can be placed. In the memory device 500 of the embodiment shown in FIG. 26 , the first region 510R may have a second thickness t2 that is thicker than the first thickness t1 of the second region 510F. The second thickness t2 is a thickness at which the direction of polarization is not switched by the voltage applied to the gate 520, and accordingly, the variable low resistance region 540 has the first thickness t1 and the second thickness ( t2) may be formed at a boundary position.

전술한 바와 같이 게이트(520)에 인가되는 전압을 제1 두께(t1)에 대하여 분극 스위칭이 이뤄지는 전압으로 셋팅할 수 있으므로, 활성층(510)에 제2 두께(t2)로 형성되는 영역을 만듦으로써, 게이트(520)에 인가되는 전압의 세기, 시간에 의해서도 제2 두께(t2)에는 변동 저저항 영역(540)이 형성되지 않고, 제1 두께(t1)로 이루어진 영역에만 변동 저저항 영역(540)이 형성되도록 할 수 있다.As described above, since the voltage applied to the gate 520 can be set to a voltage at which polarization switching is performed with respect to the first thickness t1, by making a region formed with the second thickness t2 in the active layer 510 , the variable low-resistance region 540 is not formed in the second thickness t2 even by the intensity and time of the voltage applied to the gate 520 , and only the variable-low-resistance region 540 is formed in the first thickness t1 . ) can be formed.

즉, 도 26에서 볼 수 있듯이, 변동 저저항 영역(540)은 제1 두께(t1)와 제2 두께(t2)의 경계가 되는 위치에 형성될 수 있다.That is, as shown in FIG. 26 , the variable low-resistance region 540 may be formed at a position serving as a boundary between the first thickness t1 and the second thickness t2 .

활성층(510)은 제1 활성층 부재(511), 제2 활성층 부재(512) 및 제3 활성층 부재(513)를 포함할 수 있다.The active layer 510 may include a first active layer member 511 , a second active layer member 512 , and a third active layer member 513 .

활성층(510)은 서로 상이한 영역에 배치되는 제1 활성층 부재(511), 제2 활성층 부재(512) 및 제3 활성층 부재(513)를 포함할 수 있다.The active layer 510 may include a first active layer member 511 , a second active layer member 512 , and a third active layer member 513 disposed in different regions.

제1 활성층 부재(511)는 소스(531)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(511)는 소스(531)과 접할 수 있다.The first active layer member 511 may be disposed to overlap the source 531 , and as a specific example, the first active layer member 511 may contact the source 531 .

제2 활성층 부재(512)는 드레인(532)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(512)는 드레인(532)과 접할 수 있다.The second active layer member 512 may be disposed to overlap the drain 532 , and as a specific example, the second active layer member 512 may contact the drain 532 .

제3 활성층 부재(513)는 적어도 일 영역에서 제1 활성층 부재(511)와 제2 활성층 부재(512)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(511)와 제2 활성층 부재(512)의 사이에서 제1 활성층 부재(511) 및 제2 활성층 부재(512)와 접하도록 배치될 수 있다.The third active layer member 513 may be disposed between the first active layer member 511 and the second active layer member 512 in at least one region, and as a specific example, the first active layer member 511 and the second active layer member 511 in one region The first active layer member 511 and the second active layer member 512 may be disposed between the two active layer members 512 .

선택적 실시예로서 제1 활성층 부재(511)와 제2 활성층 부재(512)는 서로 이격되도록 배치될 수 있다.In an optional embodiment, the first active layer member 511 and the second active layer member 512 may be disposed to be spaced apart from each other.

제1 활성층 부재(511)의 에너지 밴드갭은 제2 활성층 부재 (512)의 에너지 밴드갭보다 작은 값을 갖는 것을 나타내고 있다.It indicates that the energy bandgap of the first active layer member 511 is smaller than the energy bandgap of the second active layer member 512 .

또한, 추가적 예로서 제3 활성층 부재(513)의 에너지 밴드갭의 값은 제1 활성층 부재(511)의 에너지 밴드갭의 값과 제2 활성층 부재(512)의 에너지 밴드갭의 값의 사이에 대응할 수 있다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 513 may correspond between the value of the energy bandgap of the first active layer member 511 and the value of the energy bandgap of the second active layer member 512 . can

또한, 도시하지 않았으나 전술한 도 24의 실시예를 적용하여 도 26의 구조를 변형할 수도 있다.Also, although not shown, the structure of FIG. 26 may be modified by applying the above-described embodiment of FIG. 24 .

도 27는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.27 is a cross-sectional view of a variable low-resistance region memory device according to another embodiment of the present invention.

도 27를 참조하면 변동 저저항 영역 메모리 소자(600)는, 기판(630)에 소스(631)와 드레인(632)이 형성되고, 기판(630) 상에 자발 분극성 재료를 포함하는 활성층(610)가 배치될 수 있다. 도 27에 도시된 실시예의 메모리 소자(600)도 도 26에 도시된 실시예와 같이 제1 영역(610R)이 제1 영역(610F)의 제1 두께(t1)보다 두꺼운 제2 두께(t2)를 가질 수 있다.Referring to FIG. 27 , in the variable low resistance region memory device 600 , a source 631 and a drain 632 are formed on a substrate 630 , and an active layer 610 including a spontaneous polarization material on the substrate 630 . ) can be placed. In the memory device 600 of the embodiment shown in FIG. 27 , as in the embodiment shown in FIG. 26 , the first region 610R has a second thickness t2 that is thicker than the first thickness t1 of the first region 610F. can have

이 때, 게이트(620)에 전압이 인가되는 시간에 따라, 도 27에서 볼 수 있듯이, 제1 두께(t1)와 제2 두께(t2)의 경계로부터 제1 두께(t1)가 형성된 내측에 변동 저저항 영역(640)이 위치할 수 있다. 따라서 이러한 구조의 메모리 소자(600)에서 소스(631)와 드레인(632)은 제1 두께(t1)와 제2 두께(t2)의 경계보다 안쪽에 형성할 수 있다. 이에 따라 게이트(620) 전압의 세기 및/또는 그 시간의 변경에 따라 변동 저저항 영역(640)의 형성 위치가 변경되더라도, 변동 저저항 영역(640)과 소스(631)/드레인(632)이 전기적으로 연결될 수 있다.At this time, depending on the time when the voltage is applied to the gate 620, as can be seen in FIG. 27, the first thickness t1 from the boundary between the first thickness t1 and the second thickness t2 changes inside the formed first thickness t1 A low-resistance region 640 may be located. Accordingly, in the memory device 600 having this structure, the source 631 and the drain 632 may be formed inside the boundary between the first thickness t1 and the second thickness t2 . Accordingly, even if the formation position of the variable low resistance region 640 is changed according to the change in the intensity of the voltage of the gate 620 and/or the time thereof, the variable low resistance region 640 and the source 631/drain 632 are can be electrically connected.

이상 설명한 실시예들에서 게이트는 활성층 상에 인접하여 형성되었으나, 본 발명은 반드시 이에 한정되는 것은 아니다.In the above-described embodiments, the gate is formed adjacent to the active layer, but the present invention is not limited thereto.

변동 저저항 영역(640)은 분극 방향이 서로 상이한 영역인 제1 영역(610R)과 제2 영역(610F)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 640 is formed between the first region 610R and the second region 610F, which are regions having different polarization directions from each other, and a detailed description thereof will be omitted since it is similar to the above-described embodiment.

활성층(610)은 제1 활성층 부재(611), 제2 활성층 부재(612) 및 제3 활성층 부재(613)를 포함할 수 있다.The active layer 610 may include a first active layer member 611 , a second active layer member 612 , and a third active layer member 613 .

활성층(610)은 서로 상이한 영역에 배치되는 제1 활성층 부재(611), 제2 활성층 부재(612) 및 제3 활성층 부재(613)를 포함할 수 있다.The active layer 610 may include a first active layer member 611 , a second active layer member 612 , and a third active layer member 613 disposed in different regions.

제1 활성층 부재(611)는 소스(631)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(611)는 소스(631)과 접할 수 있다.The first active layer member 611 may be disposed to overlap the source 631 , and as a specific example, the first active layer member 611 may contact the source 631 .

제2 활성층 부재(612)는 드레인(632)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(612)는 드레인(632)과 접할 수 있다.The second active layer member 612 may be disposed to overlap the drain 632 , and as a specific example, the second active layer member 612 may contact the drain 632 .

제3 활성층 부재(613)는 적어도 일 영역에서 제1 활성층 부재(611)와 제2 활성층 부재(612)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(611)와 제2 활성층 부재(612)의 사이에서 제1 활성층 부재(611) 및 제2 활성층 부재(612)와 접하도록 배치될 수 있다.The third active layer member 613 may be disposed between the first active layer member 611 and the second active layer member 612 in at least one region, and as a specific example, the first active layer member 611 and the second active layer member 611 in one region The first active layer member 611 and the second active layer member 612 may be disposed between the two active layer members 612 .

선택적 실시예로서 제1 활성층 부재(611)와 제2 활성층 부재(612)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 611 and the second active layer member 612 may be disposed to be spaced apart from each other.

제1 활성층 부재(611)의 에너지 밴드갭은 제2 활성층 부재 (612)의 에너지 밴드갭보다 작은 값을 갖는 것을 나타내고 있다.It indicates that the energy bandgap of the first active layer member 611 is smaller than the energy bandgap of the second active layer member 612 .

또한, 추가적 예로서 제3 활성층 부재(613)의 에너지 밴드갭의 값은 제1 활성층 부재(611)의 에너지 밴드갭의 값과 제2 활성층 부재(612)의 에너지 밴드갭의 값의 사이에 대응할 수 있다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 613 may correspond between the value of the energy bandgap of the first active layer member 611 and the value of the energy bandgap of the second active layer member 612 . can

또한, 도시하지 않았으나 전술한 도 24의 실시예를 적용하여 도 27의 구조를 변형할 수도 있다.Also, although not shown, the structure of FIG. 27 may be modified by applying the above-described embodiment of FIG. 24 .

도 28는 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.28 is a cross-sectional view of a variable low resistance region memory device according to still another exemplary embodiment of the present invention.

도 28를 참조하면 메모리 소자(700)는, 활성층(710)와 게이트(720) 사이에 다른 막(750)이 더 위치할 수 있다. 상기 막(750)은 절연막일 수 있는 데, 활성층(710)를 형성하는 강유전체 물질과 다른 물질일 수 있다. Referring to FIG. 28 , in the memory device 700 , another layer 750 may be further positioned between the active layer 710 and the gate 720 . The layer 750 may be an insulating layer, and may be a different material from the ferroelectric material forming the active layer 710 .

이 경우에도 게이트(720)에 인가되는 전압에 의한 전기장의 영향으로 제2 영역(710F)의 분극 방향이 스위칭되도록 할 수 있으며, 이 때, 분극 방향이 스위칭될 수 있는 게이트(720) 전압 및/또는 시간은 미리 실험 및/또는 계산에 의해 얻어질 수 있다. 변동 저저항 영역(740), 소스(731), 드레인(732)에 대한 설명은 전술한 실시예와 동일한 바 구체적 설명은 생략한다.Even in this case, the polarization direction of the second region 710F may be switched under the influence of the electric field by the voltage applied to the gate 720 , and in this case, the gate 720 voltage and/ Alternatively, the time may be obtained in advance by experimentation and/or calculation. Descriptions of the variable low-resistance region 740 , the source 731 , and the drain 732 are the same as in the above-described embodiment, and thus a detailed description thereof is omitted.

변동 저저항 영역(740)은 분극 방향이 서로 상이한 영역인 제1 영역(710R)과 제2 영역(710F)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 740 is formed between the first region 710R and the second region 710F, which are regions having different polarization directions from each other, and a detailed description thereof will be omitted since it is similar to the above-described embodiment.

활성층(710)은 제1 활성층 부재(711), 제2 활성층 부재(712) 및 제3 활성층 부재(713)를 포함할 수 있다.The active layer 710 may include a first active layer member 711 , a second active layer member 712 , and a third active layer member 713 .

활성층(710)은 서로 상이한 영역에 배치되는 제1 활성층 부재(711), 제2 활성층 부재(712) 및 제3 활성층 부재(713)를 포함할 수 있다.The active layer 710 may include a first active layer member 711 , a second active layer member 712 , and a third active layer member 713 disposed in different regions.

제1 활성층 부재(711)는 소스(731)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(711)는 소스(731)과 접할 수 있다.The first active layer member 711 may be disposed to overlap the source 731 , and as a specific example, the first active layer member 711 may contact the source 731 .

제2 활성층 부재(712)는 드레인(732)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(712)는 드레인(732)과 접할 수 있다.The second active layer member 712 may be disposed to overlap the drain 732 , and as a specific example, the second active layer member 712 may contact the drain 732 .

제3 활성층 부재(713)는 적어도 일 영역에서 제1 활성층 부재(711)와 제2 활성층 부재(712)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(711)와 제2 활성층 부재(712)의 사이에서 제1 활성층 부재(711) 및 제2 활성층 부재(712)와 접하도록 배치될 수 있다.The third active layer member 713 may be disposed between the first active layer member 711 and the second active layer member 712 in at least one region, and as a specific example, the first active layer member 711 and the second active layer member 711 in one region The first active layer member 711 and the second active layer member 712 may be disposed between the two active layer members 712 .

선택적 실시예로서 제1 활성층 부재(711)와 제2 활성층 부재(712)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 711 and the second active layer member 712 may be disposed to be spaced apart from each other.

제1 활성층 부재(711)의 에너지 밴드갭은 제2 활성층 부재 (712)의 에너지 밴드갭보다 작은 값을 갖는 것을 나타내고 있다.It indicates that the energy bandgap of the first active layer member 711 is smaller than the energy bandgap of the second active layer member 712 .

또한, 추가적 예로서 제3 활성층 부재(713)의 에너지 밴드갭의 값은 제1 활성층 부재(711)의 에너지 밴드갭의 값과 제2 활성층 부재(712)의 에너지 밴드갭의 값의 사이에 대응할 수 있다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 713 may correspond between the value of the energy bandgap of the first active layer member 711 and the value of the energy bandgap of the second active layer member 712 . can

또한, 도시하지 않았으나 전술한 도 24의 실시예를 적용하여 도 28의 구조를 변형할 수도 있다.Also, although not shown, the structure of FIG. 28 may be modified by applying the above-described embodiment of FIG. 24 .

도 29은 본 발명의 또 다른 일 실시예에 따른 변동 저저항 영역 메모리 소자의 단면도이다.29 is a cross-sectional view of a variable low resistance region memory device according to another exemplary embodiment of the present invention.

도 29를 참조하면 변동 저저항 영역 전자 소자(800)는, 기판(830)에 소스(831)와 드레인(832)이 형성되고, 기판(830) 상에 자발 분극성 재료를 포함하는 활성층(810)가 배치될 수 있다. Referring to FIG. 29 , in the variation low-resistance region electronic device 800 , a source 831 and a drain 832 are formed on a substrate 830 , and an active layer 810 including a spontaneous polarization material is formed on the substrate 830 . ) can be placed.

도 29에 도시된 실시예에 따르면, 활성층(810)에 대향된 제1 게이트(821)와 활성층(810)를 중심으로 제1 게이트(821)와 반대측에 위치하는 제2 게이트(822)를 포함할 수 있다.According to the embodiment shown in FIG. 29 , a first gate 821 facing the active layer 810 and a second gate 822 positioned on the opposite side to the first gate 821 with respect to the active layer 810 are included. can do.

이 경우, 제1 게이트(821)에 의해 제2 영역(810F)의 분극 방향을 스위칭하여 변동 저저항 영역(840)을 형성할 수 있다. 이에 따라 데이터 쓰기가 가능해진다.In this case, the variable low resistance region 840 may be formed by switching the polarization direction of the second region 810F by the first gate 821 . Accordingly, data writing becomes possible.

제2 게이트(822)에 의해 제2 영역(810F)의 분극 방향을 제1 영역(810R)과 같이 다시 스위칭함으로써 변동 저저항 영역(840)을 제거할 수 있다. 이에 따라 데이터 지우기가 가능해진다.The variable low resistance region 840 may be removed by switching the polarization direction of the second region 810F again as in the first region 810R by the second gate 822 . This makes it possible to erase data.

이처럼 제1 게이트(821) 및 제2 게이트(822)에 의해 0/1로 데이터를 읽을 수 있다.As such, data may be read as 0/1 by the first gate 821 and the second gate 822 .

이상 설명한 본 명세서의 모든 실시예들은 각 도시된 실시예들에 한정되는 것은 아니며, 서로 복합적으로 적용될 수 있음은 물론이다.Of course, all the embodiments of the present specification described above are not limited to the illustrated embodiments, and may be applied in combination with each other.

또한, 이러한 실시예들은 후술할 실시예에도 선택적으로 적용하거나 변형하여 적용할 수 있음은 물론이다.In addition, it goes without saying that these embodiments can be selectively applied or modified to the embodiments to be described later.

변동 저저항 영역(840)은 분극 방향이 서로 상이한 영역인 제1 영역(810R)과 제2 영역(810F)의 사이에 형성되고, 구체적 내용은 전술한 실시예와 유사한 바 생략한다.The variable low-resistance region 840 is formed between the first region 810R and the second region 810F, which are regions having different polarization directions from each other, and a detailed description thereof will be omitted since it is similar to the above-described embodiment.

제1 영역(810R) 및 제2 영역(810F)이 동일한 두께를 갖는 경우를 나타내었으나, 본 발명은 반드시 이에 한정되는 것은 아니다. Although the case where the first region 810R and the second region 810F have the same thickness is illustrated, the present invention is not limited thereto.

활성층(810)은 제1 활성층 부재(811), 제2 활성층 부재(812) 및 제3 활성층 부재(813)를 포함할 수 있다.The active layer 810 may include a first active layer member 811 , a second active layer member 812 , and a third active layer member 813 .

활성층(810)은 서로 상이한 영역에 배치되는 제1 활성층 부재(811), 제2 활성층 부재(812) 및 제3 활성층 부재(813)를 포함할 수 있다.The active layer 810 may include a first active layer member 811 , a second active layer member 812 , and a third active layer member 813 disposed in different regions.

제1 활성층 부재(811)는 소스(831)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(811)는 소스(831)과 접할 수 있다.The first active layer member 811 may be disposed to overlap the source 831 , and as a specific example, the first active layer member 811 may contact the source 831 .

제2 활성층 부재(812)는 드레인(832)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(812)는 드레인(832)과 접할 수 있다.The second active layer member 812 may be disposed to overlap the drain 832 , and as a specific example, the second active layer member 812 may contact the drain 832 .

제3 활성층 부재(813)는 적어도 일 영역에서 제1 활성층 부재(811)와 제2 활성층 부재(812)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(811)와 제2 활성층 부재(812)의 사이에서 제1 활성층 부재(811) 및 제2 활성층 부재(812)와 접하도록 배치될 수 있다.The third active layer member 813 may be disposed between the first active layer member 811 and the second active layer member 812 in at least one region, and as a specific example, the first active layer member 811 and the second active layer member 811 in one region The first active layer member 811 and the second active layer member 812 may be disposed between the two active layer members 812 to be in contact with each other.

선택적 실시예로서 제1 활성층 부재(811)와 제2 활성층 부재(812)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 811 and the second active layer member 812 may be disposed to be spaced apart from each other.

제1 활성층 부재(811)의 에너지 밴드갭은 제2 활성층 부재 (812)의 에너지 밴드갭보다 작은 값을 갖는 것을 나타내고 있다.It indicates that the energy bandgap of the first active layer member 811 is smaller than the energy bandgap of the second active layer member 812 .

또한, 추가적 예로서 제3 활성층 부재(813)의 에너지 밴드갭의 값은 제1 활성층 부재(811)의 에너지 밴드갭의 값과 제2 활성층 부재(812)의 에너지 밴드갭의 값의 사이에 대응할 수 있다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 813 may correspond between the value of the energy bandgap of the first active layer member 811 and the value of the energy bandgap of the second active layer member 812 . can

도 30과 도 31는 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 단면도이다. 30 and 31 are cross-sectional views schematically illustrating an example of an electronic device according to an embodiment of the present invention.

도 30과 도 31를 참조하면, 본 발명의 일 실시예에 따른 전자 소자(900)는 제1 전극(910), 제1 전극(910)과 마주하는 제2 전극(920), 제1 전극(910)과 제2 전극(920) 사이에 개재된 활성층(930)을 포함할 수 있다. 30 and 31 , an electronic device 900 according to an embodiment of the present invention includes a first electrode 910 , a second electrode 920 facing the first electrode 910 , and a first electrode ( An active layer 930 interposed between the 910 and the second electrode 920 may be included.

활성층(910)은 적어도 일 영역에 제1 활성층 부재(931), 제2 활성층 부재(932) 및 제3 활성층 부재(933)를 포함할 수 있다.The active layer 910 may include a first active layer member 931 , a second active layer member 932 , and a third active layer member 933 in at least one region.

제1 전극(910)과 제2 전극(920) 중 적어도 어느 하나는 활성층(930)과 가장 인접한 제1 면(S1)과 활성층(930)으로부터 가장 멀리 이격된 제2 면(S2)을 포함하며, 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다. 일 예로, 제1 전극(910)과 제2 전극(920) 중 적어도 어느 하나는 다른 하나의 전극을 향하는 방향으로 돌출된 적어도 하나의 돌출부(912)를 포함할 수 있다. At least one of the first electrode 910 and the second electrode 920 includes a first surface S1 closest to the active layer 930 and a second surface S2 most distant from the active layer 930, , in this case, the size of the horizontal cross-sectional area on the first surface S1 may be smaller than the size of the horizontal cross-sectional area on the second surface S2. For example, at least one of the first electrode 910 and the second electrode 920 may include at least one protrusion 912 protruding in a direction toward the other electrode.

도 30 및 도 31에서는 일 예로, 제1 전극(910)이 하나의 돌출부(912)를 포함하는 것을 예시하고 있으나, 본 발명은 이에 한하지 않으며, 돌출부(912)는 제2 전극(920)에 형성되거나, 제1 전극(910)과 제2 전극(920)에 모두 형성될 수 있다. 또한, 돌출부(912)는 복수 개 형성될 수 있다. 돌출부(912)는 제1 전극(910)과 일체로 형성될 수 있다.30 and 31 illustrate that the first electrode 910 includes one protrusion 912 as an example, the present invention is not limited thereto, and the protrusion 912 is disposed on the second electrode 920 . Alternatively, it may be formed on both the first electrode 910 and the second electrode 920 . In addition, a plurality of protrusions 912 may be formed. The protrusion 912 may be integrally formed with the first electrode 910 .

제1 전극(910)과 제2 전극(920)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In₂O₃), 산화 주석(예, SnO₂), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In₂O_3-SnO₂) 또는 산화 인듐 산화 아연 합금(예, In₂O₃-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.The first electrode 910 and the second electrode 920 may include a metal material such as platinum, gold, aluminum, silver or copper, a conductive polymer such as PEDOT:PSS or polyaniline, and indium oxide (eg, In ₂ O). ₃ ), tin oxide (eg SnO ₂ ), zinc oxide (eg ZnO), indium tin oxide alloy (eg In ₂ O _{3 -} SnO ₂ ) or indium zinc oxide alloy (eg In ₂ O ₃ - ZnO) and the like.

활성층(930)은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(930)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(930)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.The active layer 930 may include a spontaneously polarizable material. For example, the active layer 930 may include an insulating material and a ferroelectric material. That is, the active layer 930 may include a material having a spontaneous electrical polarization (electric dipole) that can be reversed in the presence of an electric field.

선택적 실시예로서 활성층(930)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO_3,SrTiO_3,BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.As an alternative embodiment the active layer 930 may comprise a perovskite-based material, for example, it may include _{_{BaTiO 3, SrTiO 3, BiFe3,}} PbTiO3, PbZrO3, SrBi2Ta2O9.

또한 다른 예로서 활성층(930)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(930)은 CH₃NH₃PbI₃, CH₃NH₃PbI_xCl_3-x, MAPbI_3,CH₃NH₃PbI_xBr_3-x, CH₃NH₃PbClxBr_3-x, HC(NH₂)₂PbI₃, HC(NH₂)₂PbI_xCl_3-x, HC(NH₂)₂PbI_xBr_3-x, HC(NH₂)₂PbCl_xBr_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI₃, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xCl_3-x, (CH₃NH₃)(HC(NH₂)₂)_1-yPbI_xBr_3-x, 또는 (CH₃NH₃)(HC(NH₂)₂)_1-yPbCl_xBr_3-x　(0≤x, y≤1)를 포함할 수 있다.Also, as another example, the active layer 930 has an ABX3 structure, where A is an alkyl group of CnH2n+1, and at least one material selected from inorganic materials such as Cs and Ru capable of forming a perovskite solar cell structure, B may include at least one material selected from the group consisting of Pb, Sn, Ti, Nb, Zr, and Ce, and X may include a halogen material. As a specific example, the active layer 930 is CH ₃ NH ₃ PbI ₃ , CH ₃ NH ₃ PbI _x Cl _3-x , MAPbI _{3 ,} CH ₃ NH ₃ PbI _x Br _3-x , CH ₃ NH ₃ PbClxBr _3-x , HC (NH ₂ ) ₂ PbI ₃ , HC(NH ₂ ) ₂ PbI _x Cl _3-x , HC(NH ₂ ) ₂ PbI _x Br _3-x , HC(NH ₂ ) ₂ PbCl _x Br _3-x , (CH _{3 )} NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI ₃ , (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y PbI _x Cl _3-x , (CH ₃ NH ₃ )(HC( NH ₂ ) ₂ ) _1-y PbI _x Br _3-x , or (CH ₃ NH ₃ )(HC(NH ₂ ) ₂ ) _1-y _{PbCl x} Br _3-x (0≤x, y≤1) can do.

이와 같은 활성층(930)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(930)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.The active layer 930 has spontaneous polarization and can control the degree and direction of polarization according to the application of an electric field. Also, the active layer 930 may maintain a polarized state even when the applied electric field is removed.

한편, 활성층(930)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1)의 외곽인 제2 영역(A2)을 포함할 수 있다. 상술한 바와 같이, 활성층(930)과 가장 인접한 제1 면(S1)의 수평 단면적이 제2 면(S2)의 수평 단면적보다 좁으므로, 활성층(930)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1) 영역에서의 두께가 제2 영역(A2)에서의 두께보다 작을 수 있다. Meanwhile, the active layer 930 may include a first area A1 overlapping the first surface S1 in a vertical direction and a second area A2 outside of the first area A1 . As described above, since the horizontal cross-sectional area of the first surface S1 closest to the active layer 930 is narrower than the horizontal cross-sectional area of the second surface S2, the active layer 930 is vertically aligned with the first surface S1. A thickness in the overlapping first area A1 may be smaller than a thickness in the second area A2 .

활성층(930)은 도 30에 도시된 바와 같이, 제1 방향의 분극을 가진 상태일 수 있다. 예를 들어, 제1 영역(A1)과 제2 영역(A2)은 모두 동일하게 제1 방향의 분극을 가질 수 있다. 이와 같은 상태에서는 활성층(930)에 의해 제1 전극(910)과 제2 전극(920) 사이에는 전류가 흐르지 않을 수 있다.As shown in FIG. 30 , the active layer 930 may have a polarization in the first direction. For example, both the first area A1 and the second area A2 may have the same polarization in the first direction. In such a state, current may not flow between the first electrode 910 and the second electrode 920 by the active layer 930 .

그러나, 제1 전극(910)과 제2 전극(920)에 활성층(930)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 도 31에 도시된 바와 같이, 제1 전극(910)과 제2 전극(920) 사이에 발생하는 제1 전기장에 의해 제1 영역(A1)의 분극 방향이 바뀌고, 활성층(930)은 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다.However, when a first voltage greater than the coercive voltage at which the charge of the hysteresis loop of the active layer 930 becomes zero to the first electrode 910 and the second electrode 920 is applied, as shown in FIG. Similarly, the polarization direction of the first region A1 is changed by the first electric field generated between the first electrode 910 and the second electrode 920 , and the active layer 930 is formed between the first region A1 and the second electrode 920 . It may be partitioned into an area A2.

이때, 활성층(930)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 활성층(930)의 두께에 비례하여 증가하므로, 제1 영역(A1)보다 두께가 두꺼운 제2 영역(A2)에서는 활성층(930)의 분극 방향이 변경되지 않는다. 즉, 제1 전극(910)과 제2 전극(920)에 활성층(930)의 보자 전압보다 큰 제1 전압을 인가함에 따라, 제1 영역(A1)에서만 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다. 일 예로, 제1 방향과 제2 방향으로 서로 반대 방향일 수 있다. At this time, since the magnitude of the voltage for changing the polarization direction of the domain of the active layer 930 increases in proportion to the thickness of the active layer 930 , in the second area A2 thicker than the first area A1 , The polarization direction of the active layer 930 is not changed. That is, as a first voltage greater than the coercive voltage of the active layer 930 is applied to the first electrode 910 and the second electrode 920 , polarization in a second direction different from the first direction only in the first region A1 . can have For example, the first direction and the second direction may be opposite to each other.

한편, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 활성층(930)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 변동 저저항 영역(C)이 생성될 수 있다. On the other hand, when the polarization directions in the first area A1 and the second area A2 are opposite to each other, the unit lattice structure of the active layer 930 is localized at the boundary between the first area A1 and the second area A2. is changed to , electrical polarization different from that of the first region A1 and the second region A2 is generated, whereby free electrons are accumulated at the boundary between the first region A1 and the second region A2 and the current is A variable low-resistance region C that can flow can be created.

상기와 같은 변동 저저항 영역(C)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되고, 제1 영역(A1)은 제1 면(S1)의 면적에 의해 변경되는바, 변동 저저항 영역(C)이 생성되는 위치 또한 제1 면(S1)의 면적에 의해 조절될 수 있다. The variable low resistance region C as described above is formed at the boundary between the first region A1 and the second region A2, and the first region A1 is changed by the area of the first surface S1. , a position at which the variable low resistance region C is generated may also be adjusted by the area of the first surface S1 .

한편, 제1 전극(910)과 제2 전극(920)에 제1 영역(A1)의 분극 방향을 되돌리기 위한 제2 전압을 인가하면, 제1 전극(910)과 제2 전극(920) 사이에 발생하는 제2 전기장에 의해 제1 영역(A1)은 제1 방향의 분극을 다시 가질 수 있다. 제2 전압은 활성층(930)의 보자 전압(coercive voltage)보다 클 수 있으며, 제1 전압과 반대의 극성을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지게 될 수 있다. On the other hand, when a second voltage for returning the polarization direction of the first region A1 is applied to the first electrode 910 and the second electrode 920 , a gap between the first electrode 910 and the second electrode 920 is applied. Due to the generated second electric field, the first region A1 may have the polarization in the first direction again. The second voltage may be greater than a coercive voltage of the active layer 930 and may have a polarity opposite to that of the first voltage. Accordingly, the difference in polarization between the first area A1 and the second area A2 may be eliminated.

제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 변동 저저항 영역(C)은 소멸된다. 이와 같은 상태는 도 30에 도시된 상태와 동일하다. 즉, 활성층(930)에 의해 제1 전극(910)과 제2 전극(920)은 절연상태가 되므로, 제1 전극(910)과 제2 전극(920) 사이에 전압을 인가하더라도, 제1 전극(910)과 제2 전극(920) 사이에는 전류가 흐르지 않게 된다.When the difference in polarization between the first area A1 and the second area A2 is eliminated, the variation low resistance area C between the first area A1 and the second area A2 disappears. Such a state is the same as the state shown in FIG. 30 . That is, since the first electrode 910 and the second electrode 920 are insulated by the active layer 930 , even when a voltage is applied between the first electrode 910 and the second electrode 920 , the first electrode No current flows between the 910 and the second electrode 920 .

따라서, 제1 전극(910)과 제2 전극(920)에 인가되는 전압을 제어하여 전자 소자(900)의 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 소자(900)는 다양한 용도에 이용될 수 있다.Accordingly, it is possible to control the current flow of the electronic device 900 by controlling the voltage applied to the first electrode 910 and the second electrode 920 , and through the control of the current flow, the electronic device 900 . can be used for various purposes.

예를 들어, 전자 소자(900)를 비휘발성 메모리로 사용할 수 있다. 보다 구체적으로, 도 31에 도시된 바와 같이, 제1 전극(910)과 제2 전극(920)에 보자 전압(coercive voltage)보다 큰 제1 전압이 인가함으로써 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 전극(910)과 제2 전극(920)에 전압을 인가하지 않더라도, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.For example, the electronic device 900 may be used as a non-volatile memory. More specifically, as shown in FIG. 31 , the polarization direction of the first region A1 is determined by applying a first voltage greater than a coercive voltage to the first electrode 910 and the second electrode 920 . After the change, even if no voltage is applied to the first electrode 910 and the second electrode 920 , the polarization direction of the first region A1 remains unchanged. This can be understood as input.

한편, 제1 영역(A1)의 분극 방향이 변경되면 변동 저저항 영역(C)이 형성되기 때문에, 제1 전극(910)과 제2 전극(920) 사이에 읽기 전압을 인가하면, 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다. 이때, 읽기 전압에 의해 제1 영역(A1)의 분극이 영향을 받는 것을 방지하기 위해, 읽기 전압은 활성층(930)의 보자 전압(coercive voltage) 보다 작을 수 있다.On the other hand, if the read voltage is applied between the first electrode 910 and the second electrode 920 because the variable low resistance region C is formed when the polarization direction of the first region A1 is changed, the current easily flows flow, whereby the logical value '1' can be read. In this case, in order to prevent the polarization of the first region A1 from being affected by the read voltage, the read voltage may be less than a coercive voltage of the active layer 930 .

또한, 제1 영역(A1)의 분극 방향을 되돌리기 위해 제1 전극(910)과 제2 전극(920)에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지고, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다. In addition, when a second voltage is applied to the first electrode 910 and the second electrode 920 to return the polarization direction of the first region A1 , the polarization of the first region A1 and the second region A2 is applied. The directions are the same, and such a state can be regarded as a logic value '0' is input.

또한, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일한 경우는, 제1 영역(A1)과 제2 영역(A2) 사이에 변동 저저항 영역(C)이 소멸되며, 이에 따라 제1 전극(910)과 제2 전극(920) 사이에 전압을 인가하더라도, 제1 전극(910)과 제2 전극(920) 사이에는 전류가 흐르지 않게 되는바, 이에 의해 논리 값 '0'을 읽을 수 있다.In addition, when the polarization directions of the first region A1 and the second region A2 are the same, the variable low-resistance region C between the first region A1 and the second region A2 disappears. Accordingly, even when a voltage is applied between the first electrode 910 and the second electrode 920 , a current does not flow between the first electrode 910 and the second electrode 920 , and thereby a logic value of '0' can read

즉, 본 발명에 따른 전자 소자(900)를 메모리로 사용하는 경우, 제1 전극(910)과 제2 전극(920)으로의 전압 인가에 의해 제1 영역(A1)의 분극 상태를 선택적으로 바꾸고, 이에 따라 생성되거나 소멸되는 변동 저저항 영역(C)에 흐르는 전류를 측정하여 논리 값 '1'과 '0'을 읽을 수 있는바, 기존 도메인들의 잔류 분극을 측정하는 방법 보다 데이터 기록 및 재생 속도가 향상될 수 있다.That is, when the electronic device 900 according to the present invention is used as a memory, the polarization state of the first region A1 is selectively changed by applying a voltage to the first electrode 910 and the second electrode 920 . , it is possible to read the logic values '1' and '0' by measuring the current flowing in the fluctuating low-resistance region (C) that is generated or destroyed accordingly. Data recording and reproducing speed compared to the method of measuring the residual polarization of existing domains can be improved.

활성층(930)은 적어도 일 영역에 제1 활성층 부재(931), 제2 활성층 부재(932) 및 제3 활성층 부재(933)를 포함할 수 있다. 예를들면 적어도 제1 영역(A1)에서 제1 활성층 부재(931), 제2 활성층 부재(932) 및 제3 활성층 부재(933)를 포함할 수 있다.The active layer 930 may include a first active layer member 931 , a second active layer member 932 , and a third active layer member 933 in at least one region. For example, the first active layer member 931 , the second active layer member 932 , and the third active layer member 933 may be included in at least the first area A1 .

활성층(930)은 서로 상이한 영역에 배치되는 제1 활성층 부재(931), 제2 활성층 부재(932) 및 제3 활성층 부재(933)를 포함할 수 있다.The active layer 930 may include a first active layer member 931 , a second active layer member 932 , and a third active layer member 933 disposed in different regions.

제1 활성층 부재(931)는 제1 전극(910)과 중첩되도록 배치될 수 있고, 구체적 예로서 제1 활성층 부재(931)는 제1 전극(910)과 접할 수 있다.The first active layer member 931 may be disposed to overlap the first electrode 910 , and as a specific example, the first active layer member 931 may contact the first electrode 910 .

제2 활성층 부재(932)는 제2 전극(920)과 중첩되도록 배치될 수 있고, 구체적 예로서 제2 활성층 부재(932)는 제2 전극(920)과 접할 수 있다.The second active layer member 932 may be disposed to overlap the second electrode 920 , and as a specific example, the second active layer member 932 may contact the second electrode 920 .

제3 활성층 부재(933)는 적어도 일 영역에서 제1 활성층 부재(931)와 제2 활성층 부재(932)의 사이에 배치될 수 있고, 구체적 예로서 일 영역에서 제1 활성층 부재(931)와 제2 활성층 부재(932)의 사이에서 제1 활성층 부재(931) 및 제2 활성층 부재(932)와 접하도록 배치될 수 있다.The third active layer member 933 may be disposed between the first active layer member 931 and the second active layer member 932 in at least one region, and as a specific example, the first active layer member 931 and the second active layer member 933 in one region The first active layer member 931 and the second active layer member 932 may be disposed between the two active layer members 932 .

선택적 실시예로서 제1 활성층 부재(931)와 제2 활성층 부재(932)는 서로 이격되도록 배치될 수 있다.As an optional embodiment, the first active layer member 931 and the second active layer member 932 may be disposed to be spaced apart from each other.

제1 활성층 부재(931)의 에너지 밴드갭은 제2 활성층 부재 (932)의 에너지 밴드갭보다 작은 값을 가질 수 있다.The energy bandgap of the first active layer member 931 may be smaller than the energy bandgap of the second active layer member 932 .

또한, 추가적 예로서 제3 활성층 부재(933)의 에너지 밴드갭의 값은 제1 활성층 부재(931)의 에너지 밴드갭의 값과 제2 활성층 부재(932)의 에너지 밴드갭의 값의 사이에 대응할 수 있다.In addition, as an additional example, the value of the energy bandgap of the third active layer member 933 may correspond between the value of the energy bandgap of the first active layer member 931 and the value of the energy bandgap of the second active layer member 932 . can

또한, 이와 다른 예로서 전술한 도 24의 실시예를 적용하여 도 27의 구조를 변형할 수도 있다. Also, as another example, the structure of FIG. 27 may be modified by applying the embodiment of FIG. 24 described above.

구체적인 예로서 제3 활성층 부재(933)의 에너지 밴드 갭의 값이 제1 활성층 부재(931) 및 제2 활성층 부재(932)보다 작은 값을 가질 수 있다. 또한, 선택적 실시예로서 제1 활성층 부재(931)와 제3 활성층 부재(933)의 사이에 제4 활성층 부재(미도시)를 추가적으로 배치하고, 제2 활성층 부재(932)와 제3 활성층 부재(933)의 사이에 제5 활성층 부재를 배치할 수도 있다. 이 경우 전술한 실시예와 같이 제4 활성층 부재는 제1 활성층 부재(931)와 제3 활성층 부재(933)의 사이의 에너지 밴드갭의 값을 갖고, 제5 활성층 부재는 제2 활성층 부재(932)와 제3 활성층 부재(933)의 사이의 에너지 밴드갭의 값을 가질 수 있다.As a specific example, the energy band gap of the third active layer member 933 may be smaller than that of the first active layer member 931 and the second active layer member 932 . In addition, as an optional embodiment, a fourth active layer member (not shown) is additionally disposed between the first active layer member 931 and the third active layer member 933, and the second active layer member 932 and the third active layer member (933) 933), a fifth active layer member may be disposed. In this case, as in the above-described embodiment, the fourth active layer member has an energy bandgap value between the first active layer member 931 and the third active layer member 933 , and the fifth active layer member has the second active layer member 932 . ) and the energy band gap between the third active layer member 933 .

또한, 본 발명에 의하면 전기장의 인가에 따라 발생하는 변동 저저항 영역(C)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 변동 저저항 영역(C)이 형성되므로, 비휘발성 메모리에 응용할 때 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.In addition, according to the present invention, the fluctuation low resistance region C generated according to the application of the electric field may be formed only in a certain region. Therefore, the variable low-resistance region (C) is formed only at a limited location without causing an increase or expansion of the domain region in which the polarization state is changed in proportion to the application time of the electric field. There are advantages that do not need to be considered.

또한, 제1 전극(910)과 제2 전극(920)이 적층된 상태로써, 변동 저저항 영역(C)은 제1 전극(910)과 제2 전극(920)을 잇는 최단 거리로 형성되는바, 소자의 크기가 감소하여 집적화가 가능할 수 있다. 뿐만 아니라, 논리 값 '1'과 '0'을 읽을 때 흐르는 전류의 크기가 상이하므로 데이터의 가독성이 향상될 수 있다.In addition, in a state in which the first electrode 910 and the second electrode 920 are stacked, the variable low resistance region C is formed as the shortest distance connecting the first electrode 910 and the second electrode 920 . , the size of the device may be reduced to enable integration. In addition, since the magnitude of the current flowing when the logic values '1' and '0' are read is different, readability of data may be improved.

또한, 본 발명에 따른 전자 소자(900)는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다. 예를 들어, 변동 저저항 영역(C)의 생성 및 소멸에 의해 전류 흐름의 ON/OFF를 제어할 수 있다. 그 밖에, 본 발명에 따른 전자 소자(900)는 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오칩 등 다양한 분야에 적용될 수 있다.In addition, the electronic device 900 according to the present invention may constitute a circuit unit that generates and transmits various signals, and may also be used as a switching device. For example, the ON/OFF of the current flow can be controlled by the generation and disappearance of the fluctuating low-resistance region (C). In addition, since the electronic device 900 according to the present invention can be applied with a simple structure to a portion requiring control of an electrical signal, it can be applied to various fields such as a variable circuit, a CPU, a biochip.

또 다른 예로, 본 발명에 따른 전자 소자(900)는 전류 경로 제어 영역들을 다양하게 형성 시킬 수 있는 축전기에 활용될 수 있다. 예를 들어, 서로 마주보는 제1 전극(910)과 제2 전극(920) 간의 거리를 다양하게 형성하면, 제1 전극(910)과 제2 전극(920)에 인가되는 전기장의 크기에 따라 변동 저저항 영역(C)이 형성되는 위치가 다양하게 조절될 수 있고, 이에 의해 축전지에서 전류 경로 제어 영역들을 다양하게 형성될 수 있다.As another example, the electronic device 900 according to the present invention may be used in a capacitor capable of forming various current path control regions. For example, if the distance between the first electrode 910 and the second electrode 920 facing each other is formed in various ways, it varies depending on the magnitude of the electric field applied to the first electrode 910 and the second electrode 920 . A position at which the low resistance region C is formed may be variously adjusted, whereby the current path control regions may be formed in various ways in the storage battery.

활성층의 제1 활성층 부재, 제2 활성층 부재 및 제3 활성층 부재의 에너지 밴드갭의 값에 따른 제어를 통하여 전술한 실시예들에서 설명한 바와 같은 전자 소자의 전기적 제어를 용이하게 하고 전류의 흐름의 제어를 향상하여 전자 소자의 전기적 특성을 향상할 수 있다.It facilitates the electrical control of the electronic device as described in the above-described embodiments through the control according to the values of the energy bandgap of the first active layer member, the second active layer member, and the third active layer member of the active layer, and the control of the flow of current By improving the electrical properties of the electronic device can be improved.

도 32 내지 도 34는 도 30의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. 32 to 34 are cross-sectional views each schematically illustrating another example of the electronic device of FIG. 30 .

먼저, 도 32를 참조하면, 전자 소자(900B)는 제1 전극(910), 제1 전극(910)과 마주하는 제2 전극(920), 제1 전극(910)과 제2 전극(920) 사이에 개재된 활성층(930), 제1 중간층(991) 및 제2 중간층(992)을 포함할 수 있다.First, referring to FIG. 32 , the electronic device 900B includes a first electrode 910 , a second electrode 920 facing the first electrode 910 , and a first electrode 910 and a second electrode 920 . It may include an active layer 930 , a first intermediate layer 991 , and a second intermediate layer 992 interposed therebetween.

제1 전극(910)과 제2 전극(920) 중 적어도 어느 하나는 활성층(930)과 가장 인접한 제1 면(S1)과 활성층(930)으로부터 가장 멀리 이격된 제2 면(S2)을 포함할 수 있다. 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다.At least one of the first electrode 910 and the second electrode 920 may include a first surface S1 closest to the active layer 930 and a second surface S2 most distant from the active layer 930. can In this case, the size of the horizontal cross-sectional area on the first surface S1 may be smaller than the size of the horizontal cross-sectional area on the second surface S2.

일 예로, 도 32에 도시된 바와 같이, 제1 전극(910)은 제2 전극(920)을 향해 돌출된 돌출부(912)를 포함할 수 있다. 또한, 돌출부(912)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 테이퍼 형상은 제1 면(S1)을 포함할 수 있다. 예를 들어, 돌출부(912)는 고깔 형상을 가질 수 있다. 다만, 돌출부(912)의 수평 단면의 형상은 원형에 한정되지 않으며, 삼각형, 사각형, 또는 다각형 등 다양할 수 있다.For example, as shown in FIG. 32 , the first electrode 910 may include a protrusion 912 protruding toward the second electrode 920 . Also, at least a portion of the protrusion 912 may have a tapered shape. The tapered shape may include the first surface S1 . For example, the protrusion 912 may have a cone shape. However, the shape of the horizontal cross-section of the protrusion 912 is not limited to a circular shape, and may be various such as a triangle, a square, or a polygon.

이처럼, 돌출부(912)가 제1 면(S1)을 포함하는 테이퍼 형상을 가지면, 제1 전극(910)과 제2 전극(920) 사이에 제1 영역(A1)의 분극을 바꾸기 위한 전압이 인가될 때, 제1 면(S1)과 제2 전극(920) 사이에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(A1)의 분극을 바꿀 수 있다.As such, when the protrusion 912 has a tapered shape including the first surface S1 , a voltage for changing the polarization of the first region A1 is applied between the first electrode 910 and the second electrode 920 . In this case, since the electric field may be concentrated between the first surface S1 and the second electrode 920 , the polarization of the first region A1 may be changed more quickly and effectively.

제1 활성층 부재(931), 제2 활성층 부재(932) 및 제3 활성층 부재(933)의 구체적인 내용은 전술한 도 30 및 도 31의 실시예에서 설명한 바와 동일하거나 이를 유사한 범위 내에서 변형하여 적용할 수 있으므로 구체적 설명은 생략한다.Specific details of the first active layer member 931, the second active layer member 932, and the third active layer member 933 are the same as those described in the embodiments of FIGS. 30 and 31, or are applied by changing them within a similar range. Therefore, a detailed description will be omitted.

도 33은 도 32와 유사하게 제1 전극(910)이 테이퍼 형상을 가지는 구조를 가지는 전자 소자(900C)를 도시하고 있다. 다만, 도 33에서는 제1 전극(910)이 전체적으로 테이퍼 형상을 가지는 예를 도시하고 있다. FIG. 33 illustrates an electronic device 900C having a structure in which the first electrode 910 has a tapered shape similar to FIG. 32 . However, FIG. 33 shows an example in which the first electrode 910 has an overall tapered shape.

또한, 도 34는 제1 전극(910)과 제2 전극(920)이 모두 테이퍼 형상을 가지는 예를 도시하고 있다. 구체적으로, 도 34의 전자 소자(900D)의 제1 전극(910)과 제2 전극(920)은 각각 제1 면(S1)과 제2 면(S2)을 포함하고, 제1 전극(910)의 제1 면(S1)과 제2 전극(920)의 제1 면(S1) 사이에 활성층(930)의 제1 영역(A1)이 구획될 수 있다. 이때, 서로 마주보는 제1 전극(910)의 제1 면(S1)과 제2 전극(920)의 제1 면(S1)의 면적은 효과적인 전계 유도를 위해 동일한 것이 바람직하다.Also, FIG. 34 shows an example in which both the first electrode 910 and the second electrode 920 have a tapered shape. Specifically, the first electrode 910 and the second electrode 920 of the electronic device 900D of FIG. 34 include a first surface S1 and a second surface S2, respectively, and the first electrode 910 includes a first surface S1 and a second surface S2, respectively. A first area A1 of the active layer 930 may be partitioned between the first surface S1 of the second electrode 920 and the first surface S1 of the second electrode 920 . In this case, it is preferable that the areas of the first surface S1 of the first electrode 910 and the first surface S1 of the second electrode 920 facing each other are the same for effective electric field induction.

도 35 내지 도 40은 도 30의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. 35 to 40 are cross-sectional views each schematically illustrating another example of the electronic device of FIG. 30 .

도 35 내지 도 40에는 제1 전극(910)의 돌출부(912)의 형상을 도시하고 있으나, 앞서 설명한 바와 같이 본 발명은 제1 전극(도 30의 910) 및/또는 제2 전극(도 30의 920)이 전체적으로 테이퍼 형상을 가질 수도 있고, 돌출부(912)는 제1 전극(도 30의 910) 및/또는 제2 전극(도 30의 920)과 일체적으로 형성될 수 있으므로, 이하 돌출부(912)는 제1 전극(910) 및/또는 제2 전극(920)의 일부로 이해될 수 있다.35 to 40 illustrate the shape of the protrusion 912 of the first electrode 910, as described above, the present invention provides a first electrode (910 in FIG. 30) and/or a second electrode (in FIG. 30). Since the 920 may have a tapered shape as a whole, and the protrusion 912 may be integrally formed with the first electrode ( 910 of FIG. 30 ) and/or the second electrode ( 920 of FIG. 30 ), the protrusion 912 hereinafter ) may be understood as a part of the first electrode 910 and/or the second electrode 920 .

도 35는 도 30의 전자 소자의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.35 is a cross-sectional view schematically illustrating an example of a cross-section II′ of the electronic device of FIG. 30 .

도 35는 전자 소자(900E)의 돌출부(912)와 활성층(930)이 모두 원형의 단면을 가지는 예를 도시하고 있다. 35 illustrates an example in which both the protrusion 912 and the active layer 930 of the electronic device 900E have a circular cross section.

도 36은 도 30의 전자 소자의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.FIG. 36 is a cross-sectional view schematically illustrating another example of a cross-section II′ of the electronic device of FIG. 30 .

도 36은 전자 소자(900F)의 돌출부(912)는 사각형의 단면을 가지고 활성층(930)은 원형의 단면을 가지는 예를 도시하고 있다. 36 illustrates an example in which the protrusion 912 of the electronic device 900F has a rectangular cross-section and the active layer 930 has a circular cross-section.

도 37은 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 37 is a cross-sectional view schematically illustrating another example of a cross-section II′ of the electronic device of FIG. 30 .

도 37은 전자 소자(900G)의 돌출부(912)와 활성층(930)이 모두 사각형의 단면을 가지는 예를 도시하고 있다. 즉, 돌출부(912)와 활성층(930)은 상기의 형상에 한정되는 것이 아니라, 다양한 형상을 가질 수 있다. 37 illustrates an example in which both the protrusion 912 and the active layer 930 of the electronic device 900G have a rectangular cross section. That is, the protrusion 912 and the active layer 930 are not limited to the above shapes, but may have various shapes.

도 38은 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.38 is a cross-sectional view schematically illustrating another example of a cross-section II′ of the electronic device of FIG. 30 .

도 38은 제1 돌출부(912a)와 제2 돌출부(912b)를 포함하는 전자 소자(900H)를 도시한다. 제1 돌출부(912a)와 제2 돌출부(912b)는 서로 이격될 수 있으며, 서로 다른 전압이 인가될 수 있다. 일 예로 제2 전극(도 30의 920)이 일체로 형성된 경우는, 변동 저저항 영역(도 31의 C)이 2개 형성될 수 있으므로, 전자 소자(900H)가 메모리로 사용되는 경우, 논리 값 '0', '1', '2', '3'을 기록 및 읽을 수 있다. 38 shows an electronic device 900H including a first protrusion 912a and a second protrusion 912b. The first protrusion 912a and the second protrusion 912b may be spaced apart from each other, and different voltages may be applied thereto. For example, when the second electrode ( 920 in FIG. 30 ) is integrally formed, two variable low resistance regions (C in FIG. 31 ) may be formed, so that when the electronic device 900H is used as a memory, a logic value '0', '1', '2', '3' can be written and read.

도 39는 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.FIG. 39 is a cross-sectional view schematically illustrating another example of a cross-section II′ of the electronic device of FIG. 30 .

도 39는 제1 돌출부(912a), 제2 돌출부(912b), 제3 돌출부(912c), 및 제4 돌출부(912d)를 포함하는 전자 소자(900I)를 도시하고 있다. 제1 돌출부(912a) 내지 제4 돌출부(912d)는 서로 전기적으로 분리될 수 있다. 또한, 제1 돌출부(912a), 제2 돌출부(912b), 제3 돌출부(912c), 및 제4 돌출부(912d)와 대향하는 제2 전극(도 30의 920)도 분리될 수 있다. 따라서, 전자 소자(900H)가 메모리로 사용되는 경우, 전자 소자(900H)의 처리 데이터의 양은 증가할 수 있다. 39 illustrates an electronic device 900I including a first protrusion 912a, a second protrusion 912b, a third protrusion 912c, and a fourth protrusion 912d. The first protrusion 912a to the fourth protrusion 912d may be electrically separated from each other. Also, the second electrode ( 920 of FIG. 30 ) facing the first protrusion 912a , the second protrusion 912b , the third protrusion 912c , and the fourth protrusion 912d may be separated. Accordingly, when the electronic device 900H is used as a memory, the amount of processing data of the electronic device 900H may increase.

도 40은 도 30의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.40 is a cross-sectional view schematically illustrating another example of a cross-section II′ of the electronic device of FIG. 30 .

도 40은 전자 소자(900J)의 돌출부(912)가 일측 방향으로 연장된 예를 도시한다.40 illustrates an example in which the protrusion 912 of the electronic device 900J extends in one direction.

도 35 내지 도 40에 도시하지 않았으나 제1 활성층 부재, 제2 활성층 부재 및 제3 활성층 부재가 형성될 수 있고, 전술한 실시예에서 설명한 것 또는 그 변형예들이 그대로 적용될 수 있다.Although not shown in FIGS. 35 to 40 , the first active layer member, the second active layer member, and the third active layer member may be formed, and those described in the above-described embodiment or modified examples thereof may be applied as they are.

상기에서 설명한 대로 각 경우마다 전류값이 달라지고 이에 따라 다양한 정보를 저장할 수 있다.As described above, the current value varies in each case, and various information can be stored accordingly.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As described above, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Accordingly, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.The specific implementations described in the embodiments are only embodiments, and do not limit the scope of the embodiments in any way. In addition, unless there is a specific reference such as "essential" or "importantly", it may not be a necessary component for the application of the present invention.

실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of the embodiments (especially in the claims), the use of the term “above” and similar referential terms may correspond to both the singular and the plural. In addition, when a range is described in the embodiment, it includes the invention to which individual values belonging to the range are applied (unless there is a description to the contrary), and each individual value constituting the range is described in the detailed description. . Finally, the steps constituting the method according to the embodiment may be performed in an appropriate order, unless the order is explicitly stated or there is no description to the contrary. Embodiments are not necessarily limited according to the order of description of the above steps. The use of all examples or exemplary terms (eg, etc.) in the embodiment is merely for describing the embodiment in detail, and unless it is limited by the claims, the scope of the embodiment is limited by the examples or exemplary terminology. it is not In addition, those skilled in the art will appreciate that various modifications, combinations, and changes may be made in accordance with design conditions and factors within the scope of the appended claims or their equivalents.

100, 12, 1200: 전자 소자
110, 12, 1210: 활성층
120, 12, 1220: 인가 전극
VL, VL1, VL2, C: 변동 저저항 영역
300, 400, 500, 600, 700, 800: 메모리 소자
320, 420, 520, 620, 720, 821, 822: 게이트100, 12, 1200: electronic device
110, 12, 1210: active layer
120, 12, 1220: applying electrode
VL, VL1, VL2, C: Fluctuation low resistance region
300, 400, 500, 600, 700, 800: memory element
320, 420, 520, 620, 720, 821, 822: gate

Claims

an active layer comprising a spontaneously polarizable material;
an applying electrode disposed adjacent to the active layer;
a polarization region formed in the active layer by applying an electric field to the active layer through the applying electrode; at least one variable low-resistance region corresponding to the boundary of the polarization region and including a region having lower electrical resistance than other adjacent regions;
a first electrode spaced apart from the application electrode and connected to the variable low resistance region; and
a second electrode spaced apart from the application electrode and connected to the variable low resistance region;
The active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region,
The third active layer member is disposed between the first active layer member and the second active layer member,
The first active layer member is disposed between the first electrode and the third active layer member and the second active layer member is disposed between the second electrode and the third active layer member,
The active layer contains a ferroelectric material,
The polarization region is formed to correspond to the entire thickness in the thickness direction of the active layer,
The variable low resistance region is formed to correspond to the entire thickness in the thickness direction of the active layer,
The variable low-resistance region includes one region of the first active layer member, one region of the second active layer member, and one region of the third active layer member overlapping each other,
and wherein the first active layer member and the second active layer member have different electrical characteristics from each other.

According to claim 1,
The value of the energy bandgap of the third active layer member is between the value of the energy bandgap of the first active layer member and the value of the energy bandgap of the second active layer member.

According to claim 1,
and the third active layer member has electrical characteristics different from those of the first active layer member or the second active layer member.

According to claim 1,
The first active layer member and the second active layer member are formed to be spaced apart from the application electrode based on a variable low resistance region.

According to claim 1,
and a value of an energy bandgap of the first active layer member is different from a value of an energy bandgap of the second active layer member.

According to claim 1,
and a value of an energy bandgap of the third active layer member is different from a value of an energy bandgap of the first active layer member and the second active layer member.

an active layer comprising a spontaneously polarizable material;
a first electrode disposed adjacent to the active layer;
a second electrode spaced apart from the first electrode with the active layer interposed therebetween and disposed to face the first electrode;
a polarization region formed in the active layer by applying an electric field to the active layer through the first electrode or the second electrode; and
Corresponding to the boundary of the polarization region, comprising at least one variable low-resistance region including a region having lower electrical resistance than other regions adjacent
The active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region,
The third active layer member is disposed between the first active layer member and the second active layer member,
The first active layer member is disposed between the first electrode and the third active layer member, and the second active layer member is disposed between the second electrode and the third active layer member.

8. The method of claim 7,
and wherein the first active layer member and the second active layer member have different electrical characteristics from each other.

8. The method of claim 7,
and wherein the first active layer member, the second active layer member, and the third active layer member include regions overlapping each other in a direction from the first electrode toward the second electrode.

8. The method of claim 7,
and wherein the third active layer member has electrical characteristics different from those of the first active layer member.

8. The method of claim 7,
and wherein the third active layer member has electrical characteristics different from those of the second active layer member.

8. The method of claim 7,
and a value of an energy bandgap of the first active layer member is different from a value of an energy bandgap of the second active layer member.

8. The method of claim 7,
and a value of an energy bandgap of the third active layer member is different from a value of an energy bandgap of the first active layer member and the second active layer member.

An active layer comprising a spontaneously polarizable material, an application electrode disposed adjacent to the active layer, a polarization region formed in the active layer by applying an electric field to the active layer through the application electrode, and other regions adjacent to the boundary of the polarization region At least one variable low resistance region including a low electrical resistance region, a first electrode spaced apart from the applying electrode and connected to the variable low resistance region, and a second electrode spaced apart from the applying electrode and connected to the variable low resistance region including, wherein the active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region, wherein the third active layer member is between the first active layer member and the second active layer member a variable low resistance region, wherein the first active layer member is disposed between the first electrode and the third active layer member and the second active layer member is disposed between the second electrode and the third active layer member With respect to the base electronic device,
forming a polarization region of the active layer by applying an electric field to the active layer through the applying electrode; and
Forming a variable low-resistance region including a region having a lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region to flow current between the first electrode and the second electrode through the fluctuating low-resistance region comprising the step of allowing the formation of
The active layer contains a ferroelectric material,
The polarization region is formed to correspond to the entire thickness in the thickness direction of the active layer,
The variable low resistance region is formed to correspond to the entire thickness in the thickness direction of the active layer,
The variable low-resistance region includes one region of the first active layer member, one region of the second active layer member, and one region of the third active layer member overlapping each other,
and wherein the first active layer member and the second active layer member have different electrical characteristics from each other.

An active layer comprising a spontaneously polarizable material, a first electrode disposed adjacent to the active layer, a second electrode spaced apart from the first electrode with the active layer interposed therebetween and disposed to face the first electrode, the first electrode or one or more fluctuating low-resistance regions including a polarization region formed in the active layer by applying an electric field to the active layer through a second electrode and a region having a lower electrical resistance than other regions adjacent to the boundary of the polarization region, The active layer includes a first active layer member, a second active layer member, and a third active layer member formed in at least one region, wherein the third active layer member is disposed between the first active layer member and the second active layer member, The first active layer member is disposed between the first electrode and the third active layer member, and the second active layer member is disposed between the second electrode and the third active layer member. forming a polarization region of the active layer by applying an electric field to the active layer through the applying electrode; and
A step of forming a variable low-resistance region including a region having a lower electrical resistance than other adjacent regions corresponding to the boundary of the polarization region is formed to flow a current between the first electrode and the second electrode through the variable low-resistance region A method of controlling an electronic device based on a fluctuation low resistance region comprising the step of forming a.