KR102295543B1 - 고신뢰성 전계효과 전력 소자 및 그의 제조 방법 - Google Patents
고신뢰성 전계효과 전력 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR102295543B1 KR102295543B1 KR1020160084160A KR20160084160A KR102295543B1 KR 102295543 B1 KR102295543 B1 KR 102295543B1 KR 1020160084160 A KR1020160084160 A KR 1020160084160A KR 20160084160 A KR20160084160 A KR 20160084160A KR 102295543 B1 KR102295543 B1 KR 102295543B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- electrode
- power device
- field effect
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 243
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 239000011241 protective layer Substances 0.000 claims abstract description 51
- 238000002161 passivation Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000059 patterning Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000000694 effects Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000007704 transition Effects 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 고신뢰성 전계효과 전력 소자 및 그의 제조 방법에 관한 것이다.
이에 따른 본 발명은, 기판상에 전이층, 버퍼층, 배리어층 및 보호층을 순차로 형성하는 단계, 상기 보호층의 제1 영역을 식각하여 패터닝하는 단계 및 상기 보호층의 패터닝에 의하여 노출된 상기 배리어층의 상기 제1 영역에 적어도 하나의 전극을 형성하는 단계를 포함하되, 상기 제1 영역은, 상기 적어도 하나의 전극 형성을 위한 영역이고, 상기 보호층은, 소자의 트랩 효과 및 누설 전류를 방지하기 위해 상기 배리어층 보다 넓은 밴드갭을 갖는 물질로 구성되는 것을 특징으로 하는 전계효과 전력 소자 제조 방법 및 그 전계효과 전력 소자에 관한 것이다.
이에 따른 본 발명은, 기판상에 전이층, 버퍼층, 배리어층 및 보호층을 순차로 형성하는 단계, 상기 보호층의 제1 영역을 식각하여 패터닝하는 단계 및 상기 보호층의 패터닝에 의하여 노출된 상기 배리어층의 상기 제1 영역에 적어도 하나의 전극을 형성하는 단계를 포함하되, 상기 제1 영역은, 상기 적어도 하나의 전극 형성을 위한 영역이고, 상기 보호층은, 소자의 트랩 효과 및 누설 전류를 방지하기 위해 상기 배리어층 보다 넓은 밴드갭을 갖는 물질로 구성되는 것을 특징으로 하는 전계효과 전력 소자 제조 방법 및 그 전계효과 전력 소자에 관한 것이다.
Description
본 발명은 고신뢰성 전계효과 전력 소자 및 그의 제조 방법에 관한 것이다.
지금까지 다양한 형태의 무선통신 기술의 발달 및 반도체 기술의 발전에 따라서 전계효과 전력 소자는 다양한 분야의 기본 소자로 사용되어 왔다. 특히, AlGaN/GaN 전력 소자와 같이 화합물 반도체 이종 접합 전계효과 전력 소자는, 화합물 반도체의 물성에 기반한 우수한 특성을 가지므로 차세대 전력 소자로 각광받고 있다.
지금까지는 전계효과 전력 소자의 특성으로 주파수 특성과 출력 전력 특성을 개선하는 연구가 활발히 진행되어 왔다. 그러나 전계효과 전력 소자가 다양한 분야에 활용되기 위해서는, 고신뢰성을 보장할 수 있어야 한다. 특히, 전계효과 전력 소자에서 발생하는 트랩 효과와 누설 전류는 소자의 신뢰성을 낮추는 원인이 되므로, 고신뢰성을 얻기 위해서는 트랩 효과와 누설 전류가 억제되어야 한다.
최근 이러한 문제를 해결하기 위하여 다양한 방법들이 제시되고 있으나, 대체로 복잡한 공정을 요구하거나 제조 비용의 증가를 가져오고 있어 올바른 해결책으로 이용되지 못하는 실정이다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 전계효과 전력 소자의 트랩 효과와 누설 전류를 방지하여 신뢰성을 향상시키기 위한 전계효과 전력 소자 및 그의 제조 방법을 제공한다.
상술한 과제를 해결하기 위한 본 발명에 따른 전계효과 전력 소자 제조 방법은, 기판상에 전이층, 버퍼층, 배리어층 및 보호층을 순차로 형성하는 단계, 상기 보호층의 제1 영역을 식각하여 패터닝하는 단계 및 상기 보호층의 패터닝에 의하여 노출된 상기 배리어층의 상기 제1 영역에 적어도 하나의 전극을 형성하는 단계를 포함하되, 상기 제1 영역은, 상기 적어도 하나의 전극 형성을 위한 영역이고, 상기 보호층은, 소자의 트랩 효과 및 누설 전류를 방지하기 위해 상기 배리어층 보다 넓은 밴드갭을 갖는 물질로 구성되는 것을 특징으로 한다.
또한, 상기 보호층은, 질화알루미늄(Aluminum Nitride, AlN)으로 구성되는 것을 특징으로 한다.
또한, 상기 보호층의 제1 영역을 식각하여 패터닝하는 단계는, 상기 보호층 상에 제1 절연층을 증착하는 단계, 상기 제1 절연층의 상기 제1 영역을 식각하여 패터닝하는 단계 및 상기 패터닝된 제1 절연층을 마스크로 이용하여 상기 보호층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 보호층을 패터닝하는 단계는, 상기 제1 절연층의 패터닝에 의하여 노출된 상기 보호층의 상기 제1 영역을 선택적 에칭으로 식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 적어도 하나의 전극을 형성하는 단계는, 상기 배리어층의 상기 제1 영역에서, 상기 보호층에 인접한 일부 영역에 제1 절연막을 형성하는 단계 및 상기 배리어층의 상기 제1 영역에서, 상기 제1 절연막이 형성되지 않은 영역에 상기 적어도 하나의 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 제1 절연막은, 나이트라이드로 구성되는 것을 특징으로 한다.
또한, 상기 제1 절연막은, 상기 적어도 하나의 전극 및 상기 보호층을 이격시키고, 상기 소자의 트랩 효과 및 상기 누설 전류를 방지하기 위하여 형성되는 것을 특징으로 한다.
또한, 상기 제1 절연막을 형성하는 단계는, 상기 배리어층의 상기 제1 영역에 제2 절연층을 형성하는 단계, 상기 제2 절연층의 상기 보호층에 인접한 일부 영역을 식각하는 단계, 상기 제2 절연층의 식각에 의해 노출된 영역으로, 상기 배리어층의 상기 제1 영역 중 상기 보호층에 인접한 일부 영역에 상기 제1 절연막을 증착하는 단계 및 상기 제2 절연층을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제2 절연층의 상기 보호층에 인접한 일부 영역을 식각하는 단계는, 상기 제2 절연층 상에 제1 감광막을 형성하는 단계, 상기 제1 감광막의 상기 제1 영역을 제외한 나머지 영역을 식각하여 패터닝하는 단계, 상기 패터닝된 제1 감광막을 마스크로 이용하여 상기 제2 절연층을 과에칭하는 단계 및 상기 제1 감광막을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 적어도 하나의 전극의 길이는, 상기 제1 감광막의 패터닝 및 상기 제2 절연층의 과에칭에 의하여 결정되는 것을 특징으로 한다.
또한, 상기 적어도 하나의 전극을 형성하는 단계는, 상기 보호층, 상기 적어도 하나의 전극 및 상기 제1 절연막 상에 제2 감광막을 증착하는 단계, 상기 제2 감광막의 상기 제1 영역에서, 상기 제1 절연막이 형성되지 않은 영역을 식각하여 패터닝하는 단계 및 상기 제2 감광막에 패터닝에 의하여 노출된 영역으로, 상기 배리어층의 상기 제1 영역 중 상기 제1 절연막이 형성되지 않은 영역에, 상기 적어도 하나의 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 보호층, 상기 적어도 하나의 전극 및 상기 제1 절연막 상에 제2 절연막을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 적어도 하나의 전극은, 게이트, 소스 및 드레인을 포함하는 것을 특징으로 한다.
상술한 과제를 해결하기 위한 본 발명에 따른 전계효과 전력 소자는, 기판, 상기 기판상에 형성되는 전이층, 상기 전이층 상에 형성되는 버퍼층, 상기 버퍼층 상에 형성되는 배리어층, 상기 배리어층 상에 형성되는 적어도 하나의 전극 및 상기 배리어층 상에서 상기 적어도 하나의 전극 간에 형성되는 보호층을 포함하되, 상기 보호층은, 소자의 트랩 효과 및 누설 전류를 방지하기 위해 상기 배리어층 보다 넓은 밴드갭을 갖는 물질로 구성되는 것을 특징으로 한다.
또한, 상기 보호층은, 질화알루미늄(Aluminum Nitride, AlN)으로 구성되는 것을 특징으로 한다.
또한, 상기 적어도 하나의 전극 및 상기 보호층 사이에 형성되는 제1 절연막을 더 포함하는 것을 특징으로 한다.
또한, 상기 제1 절연막은, 나이트라이드로 구성되는 것을 특징으로 한다.
또한, 상기 제1 절연막은, 상기 적어도 하나의 전극 및 상기 보호층을 이격시키고, 상기 소자의 트랩 효과 및 상기 누설 전류를 방지하는 것을 특징으로 한다.
또한, 상기 보호층, 상기 적어도 하나의 전극 및 상기 제1 절연막 상에 형성되는 제2 절연막을 더 포함하는 것을 특징으로 한다.
또한, 상기 적어도 하나의 전극은, 게이트, 소스 및 드레인을 포함하는 것을 특징으로 한다.
본 발명에 따른 고신뢰성 전계효과 전력 소자 및 그의 제조 방법은, 복잡도가 낮고 간단한 공정을 이용하여 증폭 회로 및 모듈 등에 이용되는 고신뢰성 전계효과 전력 소자를 제작할 수 있도록 한다.
또한, 본 발명에 따른 고신뢰성 전계효과 전력 소자 및 그의 제조 방법은, 전계효과 전력 소자의 신뢰성에 가장 큰 영향을 미치는 트랩 및 누설 전류 문제를 해결하면서 소자의 특성을 쉽게 제어할 수 있도록 한다.
도 1은 일반적인 전계효과 전력 소자의 구조를 나타낸 도면이다.
도 2 내지 도 15는 본 발명에 따른 전계효과 전력 소자의 제조 방법을 설명하기 위한 도면이다.
도 16은 본 발명에 따른 전계효과 전력 소자의 제조 방법에 따라 제조된 전계효과 전력 소자의 구조를 나타낸 도면이다.
도 2 내지 도 15는 본 발명에 따른 전계효과 전력 소자의 제조 방법을 설명하기 위한 도면이다.
도 16은 본 발명에 따른 전계효과 전력 소자의 제조 방법에 따라 제조된 전계효과 전력 소자의 구조를 나타낸 도면이다.
본 명세서의 실시 예를 설명함에 있어 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략될 수 있다.
본 명세서에서 사용되는 "포함한다," "포함할 수 있다." 등의 표현은 개시된 해당 기능, 동작, 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작, 구성요소 등을 제한하지 않는다. 또한, 본 명세서에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 1은 일반적인 전계효과 전력 소자의 구조를 나타낸 도면이다.
최근에는 우수한 특성을 갖는 GaN 기반의 전계효과 전력 소자가 다양한 응용분야에 사용되고 있다. 가장 많이 이용되고 있는 GaN 기반의 전계효과 전력 소자는 AlGaN/GaN 전력 소자이다. AlGaN/GaN 전력 소자는 GaN 에피층에 더 넓은 밴드갭을 가지는 AlGaN층을 접합하고 접합 면에 채널을 형성시키는 방법으로 제조됨에 따라, 높은 주파수 특성과 우수한 전력 특성을 갖는다. AlGaN/GaN 전력 소자는 고출력 특성을 가지는 전력 증폭기의 핵심 소자로도 많이 이용된다.
통신 시스템에서 가장 중요하면서 가장 높은 가격을 갖는 부품은 전력 증폭기이다. 4세대 LTE 통신 및 5세대 통신 등의 무선 통신뿐만 아니라, 레이더 등의 군수 부품에서도 전력 증폭기는 가장 중요한 핵심 소자이다. 따라서, 전력 증폭기는 특별히 높은 신뢰도를 요구하며, 전력 증폭기를 구성하는 전계효과 전력 소자에 관한 연구도 활발하게 진행되고 있다.
전력 증폭기에 응용되는 전계효과 전력 소자는 송수신단에서 가장 큰 출력을 나타내는 소자이다. 전계효과 전력 소자의 특성을 나타내는 지표로는, 출력 전력, 출력 이득, P1dB, 효율 등이 있다. 전계효과 전력 소자는 이 중에서 주로 출력 전력을 기준으로 분류된다. 출력 전력은, 전계효과 전력 소자의 출력 전력이 포화되어서 외부로 출력할 수 있는 일정한 크기의 전력을 의미한다.
출력 전력을 증가시키기 위해서는, 복수의 소자를 병렬로 연결하는 소자 구조를 채택하여야 한다. 그러나 많은 수의 소자를 병렬로 연결하더라도, 실제 소자가 갖는 내부적 한계로 인해 출력 전력의 증가에도 한계가 나타나며, 이 경우 전력 이득이 급격히 감소하는 현상이 발생하기도 한다.
상술한 전계효과 전력 소자의 특성은 소자를 구성하는 에피층의 영향을 받으며 소자의 구조에 영향을 받는다. 특히, 전계효과 전력 소자의 RF 특성은 소스-게이트 간의 간격, 게이트-드레인 간의 간격에 영향을 받기 때문에, 전계효과 전력 소자가 상술한 한계를 극복하고 최적의 소자 특성을 가지기 위해서는 많은 연구를 통해 최적의 소자 구조가 결정되어야 한다.
일반적인 소자 구조를 갖는 GaN 기반의 전계효과 전력 소자가 도 1에 도시된다.
도 1에 도시된 전계효과 전력 소자(100)는 먼저 에피층을 형성함으로써 제작된다. 에피층 형성은, Si 또는 SiC 기판, 사파이어 기판 등의 기판(101) 상에서 이루어진다.
기판(101) 상에는 에피층 성장을 위한 전이층(102)이 두껍게 형성되고, 전이층(102) 상에 버퍼층(103)이 형성된다. 버퍼층(103) 상에는 배리어층(104)이 형성된다.
이후, 베리어층(104) 상에 오믹 전극(소스, 드레인)(105, 106)이 형성되고, 소자 분리(isolation)(107)가 이루어진 후, 게이트(108)가 형성된다. 최종적으로, 소자의 패시베이션(passivation)을 통해 전계효과 전력 소자(100)가 구현된다.
도 1에는 소스(source)(105), 게이트(gate)(108), 드레인(drain)(106)이 각각 한 개씩만 구비된 예를 도시하였으나, 구현하기에 따라 소스, 게이트, 드레인은 복수 개가 구비될 수 있다.
도 1에 도시된 바와 같이 전계효과 전력 소자(100)는 소스(105), 게이트(108), 드레인(106)의 3-포트 전자 소자이다. 여기서, 게이트(108)는 입력단을, 드레인(106)은 출력단을 구성하고, 소스(105)는 접지된다.
상술한 제조 방법에 따라 제조된 도 1의 전계효과 전력 소자(100)에서는 GaN 버퍼층(103) 위에 버퍼층(103) 보다 더 큰 밴드갭을 갖는 배리어층(104)이 형성되며, 이차원 채널이 형성됨으로써 캐리어가 이동하도록 한다. 또한, 이렇게 제조된 전계효과 전력 소자(100)는 높은 주파수 특성과 높은 출력 전력 특성을 갖는다.
그럼에도 불구하고, 이러한 전계효과 전력 소자(100)는 자체적으로 발생하는 트랩 효과와 누설 전류로 인해 그 신뢰도가 저하될 수 있다.
트랩(trap) 효과는 전계효과 전력 소자(100) 에피층 내 또는 전극과 에피층 간의 경계면에 존재한다. 구체적으로, 트랩 효과는 게이트(108) 하단, GaN 버퍼층(103), 큰 밴드갭을 갖는 배리어층(104)의 표면이나, 소스(105)-게이트(108), 게이트(108)-드레인(106) 사이의 소자 표면에서 나타난다.
누설 전류는 게이트 쇼트키 접합(Schottky junction) 누설 전류, 기판 누설 전류, 표면 누설 전류 등의 형태로 발생한다.
전력 소자가 실제로 제품화되기 위해서는, 그 신뢰도가 측정되어야 하고, 측정된 신뢰도가 일정 수준 이상의 기준을 만족하여야 한다. 따라서, 전계효과 전력 소자(100)의 고신뢰성을 확보하기 위해서는 필수적으로 배리어층(104)의 표면에서 누설 전류 경로를 없애주고 트랩 효과를 억제하여야 한다.
도 1에 도시된 바와 같은 일반적인 구조의 전계효과 전력 소자(100)에서는 고신뢰성을 보장하기 위해 소자의 표면을 보호하는 절연막을 이용하는 패시베이션을 적용한다. 절연막에는 실리콘타이트라이드(SiNx) 등의 유전 물질이 사용되며, 유전 물질의 예로는, SiNx, SiO2, Al2O3 등이 있다. 하지만, 절연막을 이용한 완벽한 패시베이션은 현실적으로 불가능하기 때문에, 절연막을 형성하는 경우에도 트랩 효과 및 누설 전류로 인한 신뢰도 저하가 나타나게 된다.
본 발명은 상술한 트랩 효과와 누설 전류 발생을 억제 시킴으로써 고신뢰성을 갖는 전계효과 전력 소자 및 그의 제조 방법을 제공한다. 본 발명에 따른 제조 방법은 전계효과 전력 소자로서 널리 이용되는 GaN-이종 접합 전계효과 전력 소자를 포함하여 다양한 전계효과 전력 소자에 적용될 수 있다.
이하에서는, 도면을 참조하여 본 발명에 따른 전계효과 전력 소자의 제조 방법을 구체적으로 설명한다.
도 2 내지 도 15는 본 발명에 따른 전계효과 전력 소자의 제조 방법을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명에 따른 전계효과 전력 소자의 제조 방법은 먼저 에피층을 성장시킨다. 구체적으로, 본 발명은 기판(201) 상에 전이층(202), 버퍼층(203), 배리어층(204), 보호층(205)을 순차적으로 성장시킨다.
일 실시 예에서, 전계효과 전력 소자가 AlGaN/GaN 이종 접합 전력 소자인 경우, 배리어층(204)은 AlGaN 층일 수 있고, 버퍼층(203)은 GaN 층일 수 있다. 그러나 이 경우 배리어층(204)은 AlGaN 층으로 한정되지 않으며, 이차원 채널층을 형성할 수 있는 넓은 밴드갭을 갖는 다양한 에피층으로 배리어층(204)을 구성할 수 있다.
본 발명의 다양한 실시 예에서, 전계효과 전력 소자의 트랩 효과 및 누설 전류를 억제하기 위해, 보호층(205)이 형성된다. 보호층(205)은 에피 성장 방식을 이용하여 배리어층(204)에 형성되며, 배리어층(204)과 보호층(205) 사이에서 발생하는 트랩 효과를 억제할 수 있다. 다양한 실시 예에서, 보호층(205)은 AlN(Aluminum Nitride, 질화알루미늄)으로 형성될 수 있으며, 이에 한정되지 않고, 배리어층(204) 보다 넓은 밴드갭을 갖는 임의의 물질을 이용하여 형성될 수 있다.
보호층(205)은 전계효과 전력 소자의 동작에는 영향을 미치지 않지만, 에피층의 변형률(strain)에 영향을 미칠 수 있다. 즉, 배리어층(204)과 보호층(205)의 전체 두께 및 두께 비율은 소자의 특성에 영향을 미칠 수 있으므로, 적절한 값으로 선택되어야 한다.
에피층 상에는 패터닝을 위한 제1 절연층(301)이 증착된다.
이후에, 제1 절연층(301)은, 도 3에 도시된 바와 같이 전극이 형성될 영역을 위해 패터닝된다. 본 발명은, 제1 절연층(301) 상에서 소스, 게이트, 드레인과 같은 전극이 형성될 영역을 선택적으로 식각함으로써, 제1 절연층(301)을 패터닝한다. 제1 절연층(301)이 패터닝됨에 따라, 소스, 게이트, 드레인이 형성될 영역에서, 보호층(205)이 노출된다.
이후에, 본 발명은 도 4에 도시된 바와 같이, 패터닝된 제1 절연층(301)을 마스크로 이용하여 노출된 보호층(205)의 일부 영역을 식각한다. 즉, 본 발명은 보호층(205) 상에서 소스, 게이트, 드레인과 같은 전극이 형성될 영역을 식각한다. 보호층(205)이 식각됨에 따라, 배리어층(204)의 일부가 노출된다. 즉, 배리어층(204) 상에서 소스, 게이트, 드레인이 형성될 영역이 노출된다.
소스, 게이트, 드레인과 같이 전극이 형성되는 부분에서 보호층(205)을 제거하지 않고, 보호층(205) 상에 전극을 그대로 형성하면, 상대적으로 더 넓은 밴드갭을 갖는 보호층(205)에 의해 전계효과 전력 소자의 특성이 크게 변화한다. 즉, 보호층(205) 상에는 오믹 전극인 소스와 드레인을 직접적으로 형성하기 어려우며, 쇼트키(Schottky) 전극인 게이트 역시 채널층이 조절되기 어렵다. 따라서, 본 발명에서는 보호층(205) 상에서 전극이 형성될 영역을 식각하고 배리어층(204)을 노출시킴으로써, 보호층(205)이 소자의 특성에 영향을 미치지 않도록 하면서 전극을 용이하게 형성할 수 있도록 한다.
보호층(205)은 선택적 에칭으로 식각될 수 있다. 이때 선택적 에칭 특성을 갖는 에칭액이 이용될 수 있으며, 에칭액은 예를 들어, AZ400K와 같은 에천트(etchant)일 수 있다. AZ400K와 같은 에칭액은 선택적으로 보호층(205)을 식각할 수 있다.
이후에, 본 발명은 제1 절연층(301)을 제거하고, 도 5에 도시된 바와 같이 제2 절연층(302)을 증착한다. 다양한 실시 예에서, 제2 절연층(302)은 SiO2와 같은 옥사이드로 구성될 수 있다. 이 경우, 제2 절연층(302)은 CVD 방법을 이용하여 소자 상에 증착될 수 있다.
이후에, 본 발명은 도 6에 도시된 바와 같이, 제2 절연층(302) 상에 제1 감광막(photoresist)(303)을 형성하고, 전극이 형성될 영역을 위해 제1 감광막(303)을 패터닝한다. 본 발명은, 제1 감광막(303) 상에서 소스, 게이트, 드레인과 같은 전극이 형성될 영역을 제외한 나머지 영역을 식각함으로써, 제1 감광막(303)을 패터닝한다. 제1 감광막(303)이 식각됨에 따라, 전극이 형성될 영역에서 제2 절연층(302)이 노출된다. 이때, 제1 감광막(303)의 식각되는 영역을 제어함으로써, 제2 절연층(302)의 노출 영역의 길이(이하, 크기와 동일/유사한 의미로 사용됨)가 적절하게 조절될 수 있다.
이후에, 본 발명은 도 7에 도시된 바와 같이 패터닝된 제1 감광막(303)을 마스크로 이용하여 노출된 제2 절연층(302)의 일부 영역을 식각한다. 즉, 제2 절연층(302) 상에서 전극이 형성될 영역을 제외한 나머지 영역은 식각된다. 제2 절연층(302)이 식각됨에 따라, 전극이 형성되지 않는 영역에서 보호층(205)이 노출된다.
제2 절연층(302)은 에칭을 통해 식각될 수 있다. 제2 절연층(302)이 옥사이드로 구성되는 경우, 에칭액은 예를 들어, BOE(buffered oxided etchant)일 수 있다.
제2 절연층(302)은 과에칭(over etching)될 수 있다. 패터닝된 제1 감광막(303)을 마스크로 이용하여 제2 절연층(302)이 과에칭되는 경우, 제1 감광막(303) 하단에서는 도 7에 도시된 것처럼 제2 절연층(302)의 언더컷(undercut)이 발생할 수 있다. 언더컷이 발생한 영역에서는 제2 절연층(302)의 식각에 의해 배리어층(204)의 일부가 노출될 수 있다. 다시 말해, 전극이 형성될 영역 중 보호층(205)에 인접한 일부 영역에서, 배리어층(204)이 노출된다.
에칭 이후 남은 제2 절연층(302)의 길이 L은 게이트의 길이를 결정하게 되며, 이 길이는 제1 감광막(303)의 패터닝 및 언더컷을 조절함에 따라 제어될 수 있다. 즉, 상술한 제1 감광막(303)의 패터닝 단계에서 제2 절연층(302)의 노출 영역의 길이를 조절함으로써, 전계효과 전력 소자의 게이트 길이가 결정될 수 있다.
전계효과 전력 소자의 특성에 있어서 게이트의 길이는 매우 큰 영향을 미친다. 본 발명에서는 제1 감광막(303)의 패터닝 및 언더컷 조절에 의해 게이트의 길이를 제어함으로써, 전계효과 전력 소자가 응용되는 분야에 알맞게 특성을 조절할 수 있다. 일 예로, 전계효과 전력 소자의 고주파 특성을 향상시키기 위해서, 본 발명에서는 게이트의 길이가 최소화되도록 제1 감광막(303)의 패터닝 및 언더컷을 조절할 수 있다.
이후에, 본 발명에서는, 제1 감광막(303)을 제거한 후, 도 8에 도시된 바와 같이 제1 절연막(401)을 증착한다. 제1 절연막(401)은 제2 절연층(302)과 구분될 수 있는 물질로써, 예를 들어, 나이트라이드로 구성될 수 있다.
도 7을 참조하면, 제1 감광막(303)이 제거된 이후에 전극이 형성되지 않는 영역에는 보호층(205)이 노출되며, 전극이 형성될 영역의 중 보호층(205)에 인접한 일부 영역(제2 절연층(302)과 보호층(205) 간의 이격된 공간)에서는 배리어층(204)이, 나머지 영역에는 제2 절연층(302)이 노출된다.
따라서, 제1 절연막(401)은 상술한 과정을 통해 노출된 보호층(205)과 제2 절연층(302) 상의 모든 영역에 증착된다. 또한, 제1 절연막(401)은 제2 절연층(302)의 언더컷에 의해 노출된, 배리어층(204)의 일부 영역에 증착된다.
이후에, 본 발명에서는, 도 9에 도시된 바와 같이 보호층(205)과 제2 절연층(302) 상에 증착된 제1 절연막(401)을 식각한다. 이때, 제1 절연막(401)은 건식 식각(dry etch)을 통하여 식각될 수 있다. 건식 식각에서는 RIE(reactive ion etch) ICP(inductively coupled plasma) 등이 이용될 수 있다.
보호층(205) 및 제2 절연층(302) 상에 증착된 제1 절연막(401)이 식각되면, 보호층(205)과 제2 절연층(302)은 다시 노출되며, 배리어층(204) 상에 증착된 제1 절연막(401)만이 남게 된다. 결과적으로, 보호층(205)과 제2 절연층(302) 간의 이격된 공간에 제1 절연막(401)이 채워진다. 즉, 제1 절연막(401)은 전극이 형성될 영역 상에서 보호층(250)과 인접한 일부 영역에 형성된다.
상술한 바와 같이, 제2 절연층(302)은 전극이 형성될 영역에 대응된다. 후술 될 과정을 통하여 제2 절연층(302) 영역에 전극이 형성되면, 전극과 보호층(205) 간에 증착된 제1 절연막(401)은 보호층(205)과 전극을 상호 격리시킴으로써 보호층(205)의 영향으로부터 전극을 보호할 수 있다. 추가로, 제1 절연막(401)은 트랩 효과 및 누설 전류를 억제하는 역할을 수행할 수 있다.
이후에, 본 발명은 도 10에 도시된 바와 같이 제2 절연층(302)을 제거한다. 제2 절연층(302)이 제거됨에 따라, 배리어층(204) 상에서 전극이 형성될 영역이 노출된다. 제2 절연층(302)은 에칭을 통해 제거될 수 있으며, 제2 절연층(302)이 옥사이드로 구성되는 경우, 상술한 바와 같이 에칭액은 BOE(buffered oxided etchant)일 수 있다.
이후에, 본 발명은 전극 패터닝 및 전극 형성을 수행한다.
구체적으로, 본 발명은 도 11에 도시된 바와 같이 제2 감광막(304)을 증착한 후 게이트가 형성될 영역을 패터닝한다. 제2 감광막(304)이 패터닝되면, 게이트가 형성될 영역에는 상술한 바와 같이 배리어층(204)이 노출된다.
이후에, 본 발명은 도 12에 도시된 바와 같이, 노출된 배리어층(204) 상에 게이트(501)를 형성한다. 전계효과 전력 소자에서 게이트(501)는 쇼트키 접합을 통해 형성될 수 있다. 또한, 게이트(501)는 Ni/Au를 이용하여 형성될 수 있다.
게이트(501)가 형성된 이후에, 제2 감광막(304)은 제거된다.
마찬가지로, 본 발명은 도 13에 도시된 바와 같이 제3 감광막(305)을 증착한 후 소스와 드레인이 형성될 영역을 패터닝한다. 제3 감광막(305)이 패터닝되면, 소스와 드레인이 형성될 영역에는 배리어층(204)이 노출된다.
이후에, 본 발명은 도 14에 도시된 바와 같이, 노출된 배리어층(204) 상에 소스(502) 및 드레인(503)을 형성한다. 소스(502) 및 드레인(503)은 오믹 전극으로 구성되며, 게이트와 다른 물질로 구성된다. 소스(502) 및 드레인(503)은 non-alloying, 즉, 합금 과정이 필요하지 않은 금속으로 구성될 수 있으며, 예를 들어 Cr/Au, Ti/Au 등으로 구성될 수 있다.
소스(502) 및 드레인(503)은 e-beam evaporator 등의 장비를 이용하여 배리어층(204) 상에 증착될 수 있다.
소스(502)와 드레인(503)이 형성된 이후에, 제3 감광막(305)은 제거되고, 도 15에 도시된 바와 같이 소자 보호를 위해 제2 절연막(402)이 증착됨으로써 최종적으로 전계효과 전력 소자가 완성된다.
도 16은 본 발명에 따른 전계효과 전력 소자의 제조 방법에 따라 제조된 전계효과 전력 소자의 구조를 나타낸 도면이다.
본 발명의 전계효과 전력 소자 제조 방법에 따라 제조된 전계효과 전력 소자는 배리어층(204) 상의 전극(501, 502, 503)이 형성되지 않은 영역에 보호층(205)을 형성하되, 제1 절연막(401)을 통해 보호층(205)을 전극(501, 502, 503)과 충분히 격리시킴으로써, 전계효과 전력 소자의 동작에 영향을 주지 않으면서 배리어층(204)의 표면에서 발생할 수 있는 트랩 효과와 누설 전류를 억제하도록 한다.
상술한 실시 예들에서는, 게이트(501), 소스(502), 드레인(503)이 각각 한 개씩 구비되는 전계효과 전력 소자를 예로 들어 설명하였으나, 이들 각각은 복수 개가 구비될 수 있으며, 본 발명의 기술적 사상이 변경되지 않는 범위 내에서 이들 각각이 복수 개로 구비되는 경우에도 본 발명이 적용될 수 있다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 그리고 본 명세서와 도면에 개시된 실시 예들은 본 발명의 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 전계효과 전력 소자 101: 기판
102: 전이층 103: 버퍼층
104: 배리어층 105: 소스
106: 드레인 107: 소자 분리
108: 게이트 201: 기판
202: 전이층 203: 버퍼층
204: 배리어층 205: 보호층
301: 제1 절연층 302: 제2 절연층
303: 제1 감광막 304: 제2 감광막
305: 제3 감광막 401: 제1 절연막
402: 제2 절연막 501: 게이트
502: 소스 503: 드레인
102: 전이층 103: 버퍼층
104: 배리어층 105: 소스
106: 드레인 107: 소자 분리
108: 게이트 201: 기판
202: 전이층 203: 버퍼층
204: 배리어층 205: 보호층
301: 제1 절연층 302: 제2 절연층
303: 제1 감광막 304: 제2 감광막
305: 제3 감광막 401: 제1 절연막
402: 제2 절연막 501: 게이트
502: 소스 503: 드레인
Claims (20)
- 기판상에 전이층, 버퍼층, 배리어층 및 보호층을 순차로 형성하는 단계;
상기 보호층의 제1 영역을 식각하여 패터닝하는 단계; 및
상기 보호층의 패터닝에 의하여 노출된 상기 배리어층의 상기 제1 영역에 적어도 하나의 전극을 형성하는 단계를 포함하되,
상기 제1 영역은,
상기 적어도 하나의 전극 형성을 위한 영역이고,
상기 보호층은,
소자의 트랩 효과 및 누설 전류를 방지하기 위해 상기 배리어층 보다 넓은 밴드갭을 갖는 물질로 구성되되,
상기 적어도 하나의 전극을 형성하는 단계는,
상기 배리어층의 상기 제1 영역에서, 상기 보호층에 인접한 일부 영역에 제1 절연막을 형성하는 단계; 및
상기 배리어층의 상기 제1 영역에서, 상기 제1 절연막이 형성되지 않은 영역에 상기 적어도 하나의 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제1항에 있어서, 상기 보호층은,
질화알루미늄(Aluminum Nitride, AlN)으로 구성되는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제1항에 있어서, 상기 보호층의 제1 영역을 식각하여 패터닝하는 단계는,
상기 보호층 상에 제1 절연층을 증착하는 단계;
상기 제1 절연층의 상기 제1 영역을 식각하여 패터닝하는 단계; 및
상기 패터닝된 제1 절연층을 마스크로 이용하여 상기 보호층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제3항에 있어서, 상기 보호층을 패터닝하는 단계는,
상기 제1 절연층의 패터닝에 의하여 노출된 상기 보호층의 상기 제1 영역을 선택적 에칭으로 식각하는 단계를 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 삭제
- 제1항에 있어서, 제1 절연막은,
나이트라이드로 구성되는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제1항에 있어서, 상기 제1 절연막은,
상기 적어도 하나의 전극 및 상기 보호층을 이격시키고, 상기 소자의 트랩 효과 및 상기 누설 전류를 방지하기 위하여 형성되는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제1항에 있어서, 상기 제1 절연막을 형성하는 단계는,
상기 배리어층의 상기 제1 영역에 제2 절연층을 형성하는 단계;
상기 제2 절연층의 상기 보호층에 인접한 일부 영역을 식각하는 단계;
상기 제2 절연층의 식각에 의해 노출된 영역으로, 상기 배리어층의 상기 제1 영역 중 상기 보호층에 인접한 일부 영역에 상기 제1 절연막을 증착하는 단계; 및
상기 제2 절연층을 제거하는 단계를 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제8항에 있어서, 상기 제2 절연층의 상기 보호층에 인접한 일부 영역을 식각하는 단계는,
상기 제2 절연층 상에 제1 감광막을 형성하는 단계;
상기 제1 감광막의 상기 제1 영역을 제외한 나머지 영역을 식각하여 패터닝하는 단계;
상기 패터닝된 제1 감광막을 마스크로 이용하여 상기 제2 절연층을 과에칭하는 단계; 및
상기 제1 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제9항에 있어서, 상기 적어도 하나의 전극의 길이는,
상기 제1 감광막의 패터닝 및 상기 제2 절연층의 과에칭에 의하여 결정되는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제1항에 있어서, 상기 적어도 하나의 전극을 형성하는 단계는,
상기 보호층, 상기 적어도 하나의 전극 및 상기 제1 절연막 상에 제2 감광막을 증착하는 단계;
상기 제2 감광막의 상기 제1 영역에서, 상기 제1 절연막이 형성되지 않은 영역을 식각하여 패터닝하는 단계; 및
상기 제2 감광막에 패터닝에 의하여 노출된 영역으로, 상기 배리어층의 상기 제1 영역 중 상기 제1 절연막이 형성되지 않은 영역에, 상기 적어도 하나의 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제1항에 있어서,
상기 보호층, 상기 적어도 하나의 전극 및 상기 제1 절연막 상에 제2 절연막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 제1항에 있어서, 상기 적어도 하나의 전극은,
게이트, 소스 및 드레인을 포함하는 것을 특징으로 하는 전계효과 전력 소자 제조 방법. - 기판;
상기 기판상에 형성되는 전이층;
상기 전이층 상에 형성되는 버퍼층;
상기 버퍼층 상에 형성되는 배리어층;
상기 배리어층 상에 형성되는 적어도 하나의 전극; 및
상기 배리어층 상에서 상기 적어도 하나의 전극 간에 형성되는 보호층을 포함하되,
상기 보호층은,
소자의 트랩 효과 및 누설 전류를 방지하기 위해 상기 배리어층 보다 넓은 밴드갭을 갖는 물질로 구성되되,
상기 적어도 하나의 전극 및 상기 보호층 사이에 형성되는 제1 절연막을 더 포함하고,
상기 적어도 하나의 전극은 게이트, 소스, 및 드레인을 포함하며,
상기 제1 절연막의 바닥면은 상기 게이트의 바닥면과 공면을 이루는 전계효과 전력 소자. - 제14항에 있어서, 상기 보호층은,
질화알루미늄(Aluminum Nitride, AlN)으로 구성되는 것을 특징으로 하는 전계효과 전력 소자. - 삭제
- 제14항에 있어서, 상기 제1 절연막은,
나이트라이드로 구성되는 것을 특징으로 하는 전계효과 전력 소자. - 제14항에 있어서, 상기 제1 절연막은,
상기 적어도 하나의 전극 및 상기 보호층을 이격시키고, 상기 소자의 트랩 효과 및 상기 누설 전류를 방지하는 것을 특징으로 하는 전계효과 전력 소자. - 제14항에 있어서,
상기 보호층, 상기 적어도 하나의 전극 및 상기 제1 절연막 상에 형성되는 제2 절연막을 더 포함하는 것을 특징으로 하는 전계효과 전력 소자. - 제14항에 있어서, 상기 적어도 하나의 전극은,
게이트, 소스 및 드레인을 포함하는 것을 특징으로 하는 전계효과 전력 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/238,492 US9780176B2 (en) | 2015-11-05 | 2016-08-16 | High reliability field effect power device and manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150155050 | 2015-11-05 | ||
| KR20150155050 | 2015-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170053559A KR20170053559A (ko) | 2017-05-16 |
| KR102295543B1 true KR102295543B1 (ko) | 2021-09-01 |
Family
ID=59035146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160084160A KR102295543B1 (ko) | 2015-11-05 | 2016-07-04 | 고신뢰성 전계효과 전력 소자 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102295543B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110098572A (ko) * | 2010-02-26 | 2011-09-01 | 전자부품연구원 | 질화물 반도체 소자 및 질화물 반도체 소자의 제조 방법 |
| KR102066617B1 (ko) * | 2013-06-04 | 2020-02-11 | 엘지이노텍 주식회사 | 전력 반도체 소자 |
-
2016
- 2016-07-04 KR KR1020160084160A patent/KR102295543B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170053559A (ko) | 2017-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6434625B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| JP4740836B2 (ja) | 窒化物ベースの集積音波デバイスおよび窒化物ベースの集積音波デバイスを製造する方法 | |
| JP5071377B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5479446B2 (ja) | 窒化物および炭化シリコンをベースとする集積デバイス、および窒化物をベースとする集積デバイスを製造する方法 | |
| US8912571B2 (en) | Compound semiconductor device including first film on compound semiconductor layer and second film on first film and method of manufacturing the same | |
| EP4207286A1 (en) | High-electron-mobility transistor devices | |
| US11024730B2 (en) | Nitride semiconductor device and manufacturing method for the same | |
| US20160104703A1 (en) | Integrated enhancement mode and depletion mode device structure and method of making the same | |
| KR102208076B1 (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| JP2014090190A (ja) | ＧａＮ系ＨＥＭＴアクティブデバイスのためのリークバリヤ | |
| JP2010205837A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2014222724A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| JP2010206125A (ja) | 窒化ガリウム系高電子移動度トランジスタ | |
| KR102261740B1 (ko) | 고주파 소자 및 이의 제조 방법 | |
| US9780176B2 (en) | High reliability field effect power device and manufacturing method thereof | |
| KR102295543B1 (ko) | 고신뢰성 전계효과 전력 소자 및 그의 제조 방법 | |
| US9570599B2 (en) | Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein | |
| KR101616156B1 (ko) | 질화물 전자소자 및 그 제조 방법 | |
| US20150380482A1 (en) | Semiconductor device and fabrication method thereof | |
| JP6957982B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007335768A (ja) | 高電子移動度トランジスタ | |
| US20230361183A1 (en) | Transistor with dielectric spacers and field plate and method of fabrication therefor | |
| US20230361198A1 (en) | Transistor with dielectric spacers and method of fabrication therefor | |
| JP2011082501A (ja) | 電界変調部を有する半導体構造体及びその製造方法 | |
| KR20230029112A (ko) | 반도체 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |