KR102272287B1 - 실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 및 질화규소와 반도체 구조를 형성하는 관련된 방법 - Google Patents

실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 및 질화규소와 반도체 구조를 형성하는 관련된 방법 Download PDF

Info

Publication number
KR102272287B1
KR102272287B1 KR1020197004142A KR20197004142A KR102272287B1 KR 102272287 B1 KR102272287 B1 KR 102272287B1 KR 1020197004142 A KR1020197004142 A KR 1020197004142A KR 20197004142 A KR20197004142 A KR 20197004142A KR 102272287 B1 KR102272287 B1 KR 102272287B1
Authority
KR
South Korea
Prior art keywords
silicon
group
chalcogenic
reacting
substituted
Prior art date
Application number
KR1020197004142A
Other languages
English (en)
Other versions
KR20190018040A (ko
Inventor
티모시 에이. 퀵
서미트 씨. 팬데이
스테판 울렌브록
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20190018040A publication Critical patent/KR20190018040A/ko
Application granted granted Critical
Publication of KR102272287B1 publication Critical patent/KR102272287B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • C01B21/068—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron with silicon
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/025—Silicon compounds without C-silicon linkages
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/63—Additives non-macromolecular organic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Si(XR1)nR2 4 -n의 화학식을 포함하는 실리콘 칼코겐산 전구체로서, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이다. 상기 실리콘 칼코겐산 전구체를 형성하는 방법, 질화규소를 형성하는 방법, 및 반도체 구조를 형성하는 방법이 또한 개시된다.

Description

실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 및 질화규소와 반도체 구조를 형성하는 관련된 방법
우선권 주장
본원은 "실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 및 질화규소와 반도체 구조를 형성하는 관련된 방법"에 대하여, 2016년 7월 20일 출원된 미국 특허출원 일련번호 15/215,102의 출원일의 이점을 주장한다.
기술 분야
본 명세서에 개시된 구현예는 질화규소를 형성하기 위한 전구체 화합물, 전구체 화합물을 형성하는 방법, 질화규소를 형성하는 방법, 및 반도체 구조를 형성하는 방법을 포함하는 반도체 제작에 관한 것이다. 더 상세하게는, 본 개시내용의 구현예는 실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 실리콘 칼코겐산 전구체를 사용하여 질화규소를 형성하는 방법 및 반도체 구조를 형성하는 방법에 관한 것이다.
질화규소(SiN)는 집적회로 (IC)의 제조에 널리 사용된 물질이다. 그것의 낮은 반응성과 높은 열적 안정성에 기인하여, 질화규소는 절연 물질, 마스크 물질, 식각저지 물질, 장벽 물질, 스페이서 소재 등으로 사용된다.
SiN을 형성하는 기술은 물리적 기상 증착 (PVD) 및 화학적 기상 증착 (CVD), 예컨대 고온 열적 CVD 또는 플라즈마-강화 CVD (PECVD)를 포함한다. 일 공정에서, 실란 (SiH4)은 암모니아 (NH3)와 반응하여 SiN을 형성한다. 다른 실리콘 전구체, 예컨대 실리콘 플루오라이드, 실리콘 클로라이드, 실리콘 아이오다이드, 또는 실리콘 브로마이드를 포함하는 실리콘 할라이드가 사용될 수 있다. 실리콘 할라이드의 예는, 비제한적으로, 사염화 실리콘 (SiCl4) 또는 디클로로실란 (SiCl2H2), 트리클로로실란 (SiHCl3), HSiI3, H2SiI2, H3SiI, H2Si2I4, H4Si2I2, 또는 H5Si2I를 포함한다. 고품질의 SiN을 형성하기 위해, PVD 및 CVD 공정은 일반적으로 750℃ 초과인 고온에서 수행된다. 그러나, 이들 온도는, 그 중 일부가 열적으로 민감한, 현재 IC에 사용되는 물질과 양립가능하지 않다. 추가로, 실리콘 전구체로서 실리콘 할라이드를 사용하는 것은 바람직하지 않은데, 이는 염산 (HCl)과 같은 반응성 할라이드 종이 부산물로서 생성되기 때문이다. 반응성 할라이드 종은 실리콘-함유 물질과 같은 반도체 제작에 사용되는 물질을 식각하는 것으로 공지되어 있다.
SiN을 형성하기 위해 원자층 증착 (ALD)이 또한 사용되어 왔다. 실란, 실리콘 할라이드, 및 암모니아 CVD 전구체는 고온 또는 플라즈마 환경에서 충분히 반응성이 있어 ALD에 의해 SiN을 형성한다. 그러나, 본 전구체는 저온에서 또는 플라즈마 없이는 충분히 반응성이 아니다. SiN을 형성하기 위해 플라즈마-강화 ALD (PEALD)가 사용되었고 CVD 공정의 등각성 및 침착 온도와 비교하여 증가된 등각성 및 감소된 침착 온도 가 달성되었지만, SiN의 단차 피복성은 현재 IC에서 존재하는 복잡한 형체를 커버하기에 충분히 등각이지 않다. 또한, PEALD 공정의 플라즈마 부분 중에 생성된 여기된 종은 IC 상의 노출된 물질에 대해 선택적이지 않고, 따라서, 여기된 종과 노출된 물질 사이의 의도하지 않은 반응이 발생한다. 플라즈마가 없는 경우에서조차도, IC 성능의 열화를 초래할 수 있는 이들 의도하지 않은 반응을 피하기 위해 실리콘 전구체는 주의하여 선택되어야 할 필요가 있다.
실릴아민-기재 화합물, 예컨대 비스[(디메틸아미노)메틸실릴](트리-메틸실릴)아민, 비스[(디에틸아미노)디메틸실릴](트리메틸실릴)아민, 또는 트리스[(디에틸아미노)-디메틸실릴]아민이 또한 ALD 공정에 대한 실리콘 전구체로서 제안되었다.
SiN에 대한 침착 요건이 보다 엄격하게 됨에 따라, 상기에 언급된 기술은 원하는 등각성의 정도 및 저온에서 SiN을 형성할 수 없었다.
일부 구현예에 따르면, 질화규소를 형성하는 방법이 개시된다. 상기 방법은 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계를 포함하고, 상기 실리콘 칼코겐산 전구체는 Si(XR1)nR2 4-n의 화학식을 포함하고, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이다.
다른 구현예에 따르면, 반도체 구조를 형성하는 방법이 개시된다. 상기 방법은 약 10 초과의 종횡비를 갖는 적어도 하나의 특색을 포함하는 기판을 형성하는 단계를 포함한다. 실리콘 칼코겐산 전구체와 질소-함유 전구체는 상기 적어도 하나의 특색 상에 질화규소를 형성하도록 반응된다.
여전히 다른 구현예에 따르면, 실리콘 칼코겐산 전구체가 개시되고 Si(XR1)nR2 4-n의 화학식을 포함하고, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이고, 여기서 상기 실리콘 칼코겐산 전구체는 실리콘 테트라메틸셀레노에이트가 아니다.
도 1은 본 개시내용의 구현예에 따라 형성된 질화규소 물질을 포함하는 반도체 구조의 간소화한 단면도이고; 그리고
도 2는 암모니아와 반응된 실리콘-리간드 (Si-R) 시스템에 대해 에너지에서의 변화 (dE)의 함수로서 활성화 에너지 (Ea)의 플롯이다.
실리콘 칼코겐산 전구체를 사용하여 질화규소(SiN)를 형성하는 방법 및 실리콘 칼코겐산 전구체를 형성하는 방법인 것과 같은, 실리콘 칼코겐산 전구체가 개시된다. SiN은 저온에서 플라즈마를 사용함이 없이 ALD 공정에 의해 기판상에 형성될 수 있다. 실리콘 칼코겐산 전구체는 환원제와 충분히 반응성일 수 있어 SiN을 형성하는 반면 여전히 ALD 공정의 반응 조건하에서 안정성을 나타낸다. 본 개시내용의 방법에 의해 형성된 SiN은 고도의 등각성, 예컨대 약 90% 초과의 단차 피복성을 가질 수 있어, SiN이 고밀도, 고종횡비의 반도체 구조상에 형성되게 할 수 있다. SiN은 저온에서 형성되기 때문에, 본 개시내용의 방법은 ALD 공정 동안 노출될 수 있는 열적으로 민감성 물질과 양립가능하다. 또한, 실리콘 칼코겐산 전구체는 할로겐 원자를 포함할 수 있지만, 본 개시내용의 방법은 반응성 할로겐-함유 종을 생성하지 않으며 (즉, 반응성 할로겐-함유 종이 없으며), 플라즈마를 사용하지 않는다 (즉, 플라즈마가 없다). 따라서, 실리콘 칼코겐산 전구체는 실리콘 할라이드 전구체에 대한 적합한 대체제이다.
본 명세서에서 사용된 바와 같이, 용어 "실리콘 칼코겐산"은 적어도 하나의 실리콘 원자 및 적어도 하나의 칼코겐 원자를 포함하는 화합물을 의미하고 이를 포함하고 그리고 적어도 하나의 실리콘-칼코겐 결합을 포함한다. 실리콘 칼코겐산은 실리콘 알콕시드의 산소 원자를 대체하는 황 원자, 셀레늄 원자, 또는 텔루륨 원자를 제외하고는 실리콘 알콕시드와 유사하다. 칼 코겐은 주기율표의 VI 족의 원소, 예컨대 황, 셀레늄, 또는 텔루륨을 포함한다.
본 명세서에서 사용된 바와 같이, 용어 "질화규소"는 실리콘 원자 및 질소 원자를 포함하는 화합물을 의미하고 이를 포함한다. 질화규소는 Si3N4와 같이 실리콘과 질소의 화학양론적 양을 포함할 수 있거나, 또는 SixNy와 같이 실리콘과 질소의 비-화학양론적 양을 포함할 수 있고, 여기서 각각의 x 및 y는 독립적으로 약 0.5 내지 약 2.0의 유리수이다. 질화규소는 또한 각각의 x 및 y가 독립적으로 약 0 내지 약 2.0의 유리수인 Si(CH)xNy를 포함할 수 있다.
본 명세서에서 사용된 바와 같이, 용어 "기판"은 추가의 물질이 그 위에 형성되는 기재 또는 구성을 의미하고 이를 포함한다. 기판은 반도체 기판, 지지 구조상의 베이스 반도체 층, 금속 전극, 또는 그 위에 형성된 하나 이상의 물질, 층, 구조 또는 영역을 갖는 반도체 기판일 수 있다. 반도체 구조상의 물질은, 비제한적으로, 반전도성 물질, 절연성 물질, 전도성 물질, 등을 포함할 수 있다. 본 물질 중 하나 이상은 열적으로 민감성일 수 있다. 기판은 통상적인 실리콘 기판 또는 반전도성 물질 층을 포함하는 다른 벌크 기판일 수 있다. 본 명세서에서 사용된 바와 같이, 용어 "벌크 기판"은 실리콘 웨이퍼뿐만 아니라 실리콘-온-절연체 ("SOI") 기판, 예컨대 실리콘-온-사파이어 ("SOS") 기판 및 실리콘-온-유리 ("SOG") 기판, 베이스 반도체 기반상 실리콘의 에피택셜 층, 및 다른 반도체 또는 광전자 재료, 예컨대 실리콘 게르마늄, 게르마늄, 갈륨 아르세나이드, 갈륨 질화물, 및 인듐 포스파이드를 의미하고 이를 포함한다. 기판은 도핑되거나 도핑되지 않을 수 있다.
본 명세서에서 사용된 바와 같이, 용어 "종횡비"는 특색의 높이 대 특색의 폭의 비를 의미하고 이를 포함한다.
하기 설명은 본 명세서에 기재된 구현예의 철저한 설명을 제공하기 위해 특정 세부사항, 예컨대 물질 유형, 물질 두께, 및 처리조건을 제공한다. 그러나, 당해 분야의 숙련가는 본 명세서에 개시된 구현예가 이들 특정 세부사항을 사용하지 않고도 실시될 수 있음을 이해할 것이다. 사실상, 구현예는 반도체 산업에서 이용되는 통상적인 제작 기술과 관련하여 실시될 수 있다. 또한, 본 명세서에서 제공된 설명은 반도체 구조의 완전한 설명 또는 반도체 구조를 제작하기 위한 완전한 공정 흐름을 형성하지 않으며, 하기에 기재된 구조는 완전한 반도체 구조를 형성하지 않는다. 본 명세서에서 기재된 구현예를 이해하는데 필요한 이들 공정 동작들 및 구조들만이 하기에 상세히 기재된다. 본 명세서에서 기재된 구조를 포함하는 완전한 반도체 구조를 형성하기 위한 추가 동작들은 통상적인 기술에 의해 수행될 수 있다.
실리콘 칼코겐산 전구체는 Si(XR1)nR2 4 .n의 화학식을 가질 수 있고, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 또는 할라이드기이고, 그리고 n은 1, 2, 3, 또는 4이다. 각각의 X, R1, 및 R2는 환원제와 실리콘 칼코겐산 전구체의 원하는 반응성을 제공하고 실리콘 칼코겐산 전구체에 원하는 안정성을 제공하기 위해 독립적으로 선택된다. 각각의 R2는 실리콘 원자에 직접적으로 또는 간접적으로 결합된 할로겐 원자를 독립적으로 포함할 수 있고 반면에 나머지 치환체 (즉, R1)는 실리콘 원자에 단지 간접적으로 결합된 할로겐 원자 (만일 하나가 존재하는 경우)를 포함한다. 따라서, 다중 할로겐 원자가 실리콘 칼코겐산 전구체 내에 존재할 수 있다.
본 명세서에서 사용된 바와 같이, 용어 "알킬"은 1개의 탄소 원자 (C1) 내지 10개의 탄소 원자 (C10), 예컨대 1개의 탄소 원자 (C1) 내지 6개의 탄소 원자 (C6)를 포함하는 포화된, 불포화된, 직쇄형, 분지형, 또는 환형 탄화수소 사슬을 의미하고 이를 포함한다.
본 명세서에서 사용된 바와 같이, 용어 "알콕시드"는 산소 원자에 연결된 알킬기를 의미하고 이를 포함하는 것으로, 비제한적으로, 메톡시기, 에톡시기, 프로폭시기, 부톡시기, 펜톡시기, 헥스옥시기, 헵톡시기, 옥톡시기, 노녹시기, 또는 데콕시기, 또는 알콕시-치환된 알콕시기 (예를 들어, 폴리 에테르기), 예컨대 메톡시 메톡시기, 메톡시 에톡시기, 에톡시 메톡시기, 에톡시 에톡시기, 메톡시 에톡시 에톡시기, 등을 포함한다.
본 명세서에서 사용된 바와 같이, 용어 "치환된"은 하나 이상의 수소 원자가 또 다른 작용기, 예컨대 알킬기, 알콕시드기, 아미드기, 아민기, 또는 할로겐기에 의해 대체된 작용기를 의미하고 이를 포함한다.
본 명세서에서 사용된 바와 같이, 용어 "아미드"는 NR'R'' 기를 의미하고 이를 포함하며 여기서 R' 및 R''는 독립적으로 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이다.
본 명세서에서 사용된 바와 같이, 용어 "아민"은 NH2 기를 의미하고 이를 포함한다.
본 명세서에서 사용된 바와 같이, 용어 "할로겐"은 플루오로, 클로로, 브로모, 또는 아이오도를 의미하고 이를 포함한다.
실리콘 칼코겐산 전구체는 다음의 화학식을 가질 수 있고:
Figure 112019014644160-pct00001
여기서 X, R1, 및 R2는 상기에 정의된 바와 같고 그리고 각각의 R3 및 R4는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 또는 할라이드기이다. 실리콘 칼코겐산 전구체는 대안적으로 Si(XR1)(XR2)(R3)(R4), Si(XR1)(R2)(XR3)(R4), Si(XR1)(XR2)(R3)(XR4), Si(XR1)(XR2)(XR3)(R4), Si(XR1)(R2)(XR3)(XR4), 또는 Si(XR1)(XR2)(XR3)(XR4)와 같이, 실리콘 원자에 직접적으로 결합된 2개, 3개, 또는 4개의 X 기를 포함할 수 있다. 일 구현예에서, 실리콘 칼코겐산은 실리콘 테트라메틸셀레노에이트 (Si(Se(CH3)4))이다.
X, R1, 및 R2 기 및 n에 대한 값은 SiN에 대한 의도된 적용에 기반하여 선택될 수 있다. 예를 들어, 만일 아주 반응성이고 안정한 실리콘 칼코겐산 전구체가 바람직하다면, 실리콘 칼코겐산 전구체는 4개의 칼코겐 원자, 예를 들어, Si(XR1)(XR2)(XR3)(XR4)의 화학식을 갖는 화합물을 포함할 수 있다. 그러나, 만일 덜 반응성이고 안정한 실리콘 칼코겐산 전구체가 필요한 경우, 실리콘 칼코겐산 전구체는 보다 적은 칼코겐 원자, 즉, Si(XR1)(R2)(R3)(R4), Si(XR1)(XR2)(R3)(R4), Si(XR1)(R2)(XR3)(R4), Si(XR1)(XR2)(R3)(XR4), Si(XR1)(XR2)(XR3)(R4), 또는 Si(XR1)(R2)(XR3)(XR4)의 화학식을 갖는 화합물을 포함할 수 있다.
만일 환원제와의 반응성과 안정성 사이에 원하는 균형을 제공하기 위해 할로겐 원자가 존재한다면, 각각의 R2, R3, 및 R4는 실리콘 원자에 직접적으로 또는 간접적으로 결합된 할로겐 원자를 포함할 수 있다. 예를 들어, 각각의 R2, R3, 및 R4가 실리콘 원자에 직접적으로 또는 간접적으로 결합된 할로겐 원자를 포함할 수 있다는 것이 고려된다. 만일 할로겐 원자가 R1 상에 존재하면, 본 할로겐 원자는 칼코겐 원자 X를 통해 실리콘 원자에 간접적으로 결합된다. 단지 R1 만 할로겐 원자를 포함하는 상황에서, 본 할로겐 원자는 칼코겐 원자 X를 통해 실리콘 칼코겐산 전구체의 실리콘 원자에 간접적으로 결합된다. 따라서, 칼코겐 원자는 칼코겐 원자에 직접적으로 결합된 할로겐 원자와 함께 실리콘 원자에 직접적으로 결합되기 때문에 R1 위치에서 직접적인 실리콘-할로겐 결합은 없다. R2, R3, 또는 R4 중 하나 이상이 할로겐 원자를 포함하는 상황에서, 본 할로겐 원자는 실리콘 원자에 직접적으로 또는 간접적으로 결합될 수 있다. 실리콘 칼코겐산 전구체에 반응성과 안정성의 원하는 균형을 제공하기 위해, R2, R3, 또는 R4 중 하나 이상은 독립적으로 실리콘 원자에 직접적으로 또는 간접적으로 결합된 할로겐 원자를 포함하고 반면에 나머지 치환체 (즉, R1)는 단지 실리콘원자에 간접적으로 결합된 할로겐 원자 (만일 하나가 존재하는 경우)를 포함한다.
따라서, 실리콘 칼코겐산 전구체가 개시되고 Si(XR1)nR2 4- n의 화학식을 포함하며, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐 기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이다.
본 개시내용의 구현예에 따른 실리콘 칼코겐산 전구체는 환원제, 예컨대 질소-함유 전구체와 충분히 반응성이어서 ALD 공정에 의해 SiN을 형성한다. 그러나, 실리콘 칼코겐산 전구체는 또한 ALD 공정의 증기 전달 조건하에서 사용되기에 충분히 안정하다. 실리콘 칼코겐산 전구체는 통상적인 실리콘 할라이드 전구체와 같이 환원제와 유사한 반응성을 나타낸다. 질소-함유 전구체는, 비제한적으로, 암모니아 (NH3), 하이드라진 (N2H4), t-부틸 하이드라진, 모노알킬하이드라진, 디알킬하이드라진, 또는 이들의 조합을 포함할 수 있다. 일 구현예에서, 질소-함유 전구체는 암모니아이다. 실리콘 칼코겐 전구체는 SiN에 대한 실리콘의 공급원으로서 사용되고, 질소-함유 전구체는 SiN에 대한 질소의 공급원으로서 사용된다.
비록 본 개시내용의 구현예에 따른 실리콘 칼코겐산 전구체는 다중 할로겐 원자를 포함할 수 있지만, 실리콘 칼코겐산 전구체는 그럼에도 불구하고 기판상에 존재하고 ALD 공정 도중에 노출되는 민감성 물질과 양립가능할 수 있는데, 이는 부산물로서 생산되는 반응성 할로겐-함유 종이 없기 때문이다. 따라서, ALD 공정 도중에 할라이드 부산물 오염은 관측되지 않는다.
실리콘 칼코겐산 전구체는 오르가노리튬 칼코겐 화합물을 생산하기 위해 오르가노리튬 시약 또는 그리냐드 시약을 칼코겐 공급원 화합물과 반응시킴에 의해 형성될 수 있다. 오르가노리튬 시약은 실리콘 칼코겐산 전구체의 원하는 R1 및 R2 기에 의존하여 적절하게 선택될 수 있다. 오르가노리튬은 알킬리튬 시약, 예컨대 메틸리튬, 에틸리튬, 등을 포함할 수 있다. 칼코겐 공급원 화합물은 실리콘 칼코겐산 전구체의 원하는 칼코겐에 의존하여 적절하게 선택될 수 있다. 칼코겐 공급원 화합물은 원소 황, 원소 셀레늄, 원소 텔루륨, 또는 이들의 조합일 수 있다. 오르가노리튬 칼코겐 화합물은 그런 다음 실리콘 할라이드 화합물과 반응하여 실리콘 칼코겐산 전구체를 형성할 수 있다. 실리콘 할라이드는, 비제한적으로, 실리콘과 불소의 화합물, 실리콘과 염소의 화합물, 실리콘과 브롬의 화합물, 또는 실리콘과 요오드의 화합물을 포함할 수 있다. 오르가노리튬 칼코겐 화합물과 실리콘 할라이드는 저온, 예컨대 실온 이하 또는 0℃ 이하에서 반응하여 실리콘 칼코겐산 전구체를 생산할 수 있다.
따라서, 실리콘 칼코겐산 전구체를 형성하는 방법이 개시된다. 상기 방법은 오르가노리튬 칼코겐 화합물을 생성하기 위해 오르가노리튬 시약을 칼코겐 공급원화합물과 반응시키는 단계를 포함한다. 오르가노리튬 칼코겐 화합물은 실리콘 할라이드 화합물과 반응하여 실리콘 칼코겐산 전구체를 형성한다. 실리콘 칼코겐산 전구체는 Si(XR1)nR2 4 -n의 화학식을 포함하고, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이다.
ALD에 의해 SiN을 형성하기 위해, 실리콘 칼코겐산 전구체와 질소-함유 전구체는 기판을 함유하는 반응기 안으로 순차적으로 도입될 수 있고 본 전구체들은 상기 기판의 표면과 반응된다. 실리콘 칼코겐산 전구체가 반응기 안으로 도입될 수 있고, 기판과 반응되고, 그리고 과잉의 미반응된 실리콘 칼코겐산 전구체는 반응기로부터 퍼지되어 기판상에 실리콘을 형성한다. 단일층 또는 그 미만의 실리콘이 형성될 수 있다. 질소-함유 전구체가 그런 다음 반응기 안으로 도입될 수 있고, 기판상의 실리콘과 반응되고, 그리고 과잉의 미반응된 질소-함유 전구체는 반응기로부터 퍼지되어 실리콘 상에 질소를 형성한다. 단일층 또는 그 미만의 질소가 형성될 수 있다. 반응기는 통상적인 반응 챔버 또는 통상적인 침착 챔버, 예컨대 통상적인 ALD 반응기 또는 통상적인 CVD 반응기일 수 있으며, 여기에 상세히 기재되지는 않는다. ALD 공정 동안에, 실리콘 칼코겐산 전구체로부터의 실리콘 및 질소-함유 전구체로부터의 질소가 기판의 표면에 흡착된다. 실리콘 칼코겐산 전구체 및 질소-함유 전구체를 도입하는 순서는 질소-함유 전구체가 반응기 안으로 도입되고, 기판의 표면과 반응되고, 그리고 과잉의 미반응된 질소-함유 전구체는 반응기로부터 퍼지되어 기판 상에 질소를 형성하도록 역전될 수 있다. 그런 다음, 실리콘 칼코겐산 전구체가 반응기 안으로 도입될 수 있고, 질소와 반응되고 그리고 과잉의 미반응된 실리콘 칼코겐산 전구체가 반응기로부터 퍼지되어 질소 상에 실리콘을 형성한다. 실리콘 칼코겐산 전구체 및 질소-함유 전구체의 도입은 선택적으로 운반 가스, 예컨대 헬륨, 아르곤, 질소, 또는 이들의 조합을 포함할 수 있다. 실리콘 칼코겐산 전구체 및 질소-함유 전구체를 순차적으로 도입하는 공정은 원하는 두께의 SiN이 수득될 때까지 원하는 횟수의 주기 동안 반복될 수 있다. 실리콘 칼코겐산 전구체와 질소-함유 전구체의 각각의 도입 사이에서, 반응기는 선택적으로 퍼지 가스로 퍼지되어 미반응된 실리콘 칼코겐산 전구체 및 질소-함유 전구체 또는 반응 부산물을 제거할 수 있다. 퍼지 가스는 불활성 가스, 예컨대 헬륨, 아르곤, 질소, 또는 이들의 조합일 수 있다.
질소-함유 전구체가 암모니아인 일 구현예에서, ALD 공정은 하기 반응에 따라 진행될 수 있다:
Si(XR1 n)R2 4 -n + NH3 -> SixNy + HXR1 + HR2.
ALD 공정은 약 350℃ 이하, 예컨대 약 250℃ 이하의 온도에서 수행될 수 있다. ALD 공정이 일어나는 동안 반응기 내와 기판의 온도는 약 350℃이거나 그 미만일 수 있다. SiN이 형성되는 저온은 SiN을 형성하는 통상적인 고온 열적 CVD, PECVD, 또는 PVD 공정의 열적 수지에 비해 열적 수지를 감소시킬 수 있다. 저온은 또한 민감성 물질이 기판 상에 존재하더라도 SiN이 등각으로 형성되도록 할 수 있다. 제한 없이, 민감성 물질은 비제한적으로, 칼코게나이드 물질, 유기 (예를 들어, 탄소) 물질, 탄소 동소체 (예를 들어, 흑연), 반응성 금속 (예를 들어, 텅스텐, 알루미늄, 또는 탄탈럼) 또는 다른 민감성 물질을 포함할 수 있다. 따라서, SiN은 물질을 열화, 분해 또는 그렇지 않으면 부정적으로 영향을 미치지 않으면서 그러한 민감성 물질에 인접하여 형성될 수 있다.
실리콘 칼코겐산 전구체, 질소-함유 전구체, 및 퍼지 가스 각각은 약 1 표준 입방센티미터 (sccm) 내지 약 2000 sccm, 예컨대 약 1 sccm 내지 약 1000 sccm의 유량으로 반응기 안으로 도입될 수 있다. 실리콘 칼코겐산 전구체 및 질소-함유 전구체 각각은 실리콘 칼코겐산 전구체 및 질소-함유 전구체가 반응하기에 충분한 약 0.1초 내지 100초의 범위인 시간 동안 반응기에 남아 있을 수 있다.
실리콘 칼코겐산 전구체 및 질소-함유 전구체는 플라즈마가 필요하지 않을 정도로 충분히 반응성일 수 있다. 따라서, ALD 공정은 플라즈마를 발생시키지 않고 수행될 수 있다. 그러나, 기판 상의 인접하고 노출된 물질의 열적 민감성에 의존하여, 실리콘 칼코겐산 전구체 및 질소-함유 전구체의 반응성을 증가시키기 위해 플라즈마가 사용될 수 있다. 예를 들어, 만일 기판 상의 인접하고 노출된 물질이 열적으로 민감하지 않거나 열적으로 덜 민감성이면, 침착 온도가 증가될 수 있거나 플라즈마가 사용될 수 있다. 플라즈마는 반응기에서 생성될 수 있거나 (예를 들어, 직접적인 플라즈마) 또는 플라즈마는 반응기 외부에서 생성되어 반응기에 공급될 수 있다 (예를 들어, 원격 플라즈마).
임의의 이론에 의한 구속됨 없이, 본 개시내용의 구현예에 따른 실리콘 칼코겐산 전구체는 안정하지만 통상적인 실리콘 할라이드 전구체와 같은 질소-함유 전구체와 유사한 반응성을 나타내는 것으로 여겨진다. 따라서, 본 개시내용의 구현예에 따른 실리콘 칼코겐산 전구체는 열적으로 안정적이고 쉽게 분해하지 않는다. 단지 예로써, 실리콘 칼코겐산 전구체가 실리콘 테트라메틸셀레노에이트 (Si(SeCH3)4)인 경우, 실리콘 칼코겐산 전구체는 하기 경로 중 하나에 따라 분해할 수 있다:
분해 경로 Ea (kJ/mol) dE (kJ/mol)
Si(SeCH3)4 → SiH(SeCH3)3 + SeCH2 347.1 183.9
Si(SeCH3)4 → SiSe(SeCH3)2 + Se(CH3)2 246.1 56.7
Si(SeCH3)4 → Si(SeCH3)2 + CH3SeSeCH3 300.9 214.5
Si(SeCH3)4 → Si(CH3)2(SeCH3)2 + Se2 293.0 118.5
분해 경로의 높은 활성화 에너지 (Ea) (즉, 에너지 장벽)와 흡열 특성은 실리콘 칼코겐산 전구체에 원하는 특성을 제공하는 것으로 여겨진다.
따라서, SiN을 형성하는 방법이 개시된다. 상기 방법은 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계를 포함한다. 실리콘 칼코겐산 전구체는 Si(XR1)nR2 4 -n의 화학식을 포함하고, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이다.
따라서, SiN을 형성하는 또 다른 방법이 개시된다. 상기 방법은 기판 상에 실리콘을 형성하기 위해 실리콘 칼코겐산 전구체를 기판과 반응시키는 단계, 실리콘 상에 질소를 형성하기 위해 실리콘을 질소-함유 전구체와 반응시키는 단계, 및 실리콘 칼코겐산 전구체를 반응시키는 단계와 실리콘을 질소-함유 전구체와 반응시키는 단계를 반복하는 단계를 포함한다. 실리콘 칼코겐산 전구체는 Si(XR1)nR2 4- n의 화학식을 포함하고, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이다.
단지 예로써, SiN은 소수의 단일층 내지 약 100nm, 예컨대 약 1nm 내지 약 100nm 또는 약 5nm 내지 약 50nm의 범위인 두께로 형성될 수 있다. 그러나, SiN은 또한 더 큰 두께로 형성될 수 있다.
본 명세서에 포함된 실례는 임의의 특정 반도체 구조의 실제의 보기인 것으로 의도되지 않고, 단지 본 명세서에서의 구현예를 설명하기 위해 이용되는 이상화한 표현이다. 따라서, 실례는 척도대로 그려지지 않을 수 있다.
도 1에서 나타낸 바와 같이, SiN(100)은 높은 종횡비를 갖는 적어도 하나의 특색(104)을 갖는 반도체 구조(102) 상에 등각으로 형성될 수 있다. 반도체 구조(102)는 그 내부에서 특색(104)을 한정하는 개구(108)를 갖는 기판(106)을 포함할 수 있다. SiN(100)에 대한 의도된 적용에 따라, 기판(106)은 반전도성 물질, 절연 물질, 또는 전도성 물질일 수 있다. 단지 예로써, 반전도성 물질은 실리콘, 산화규소, 갈륨, 등일 수 있다. 단지 예로써, 절연 물질은 이산화규소, 하프늄 옥사이드, 산화알루미늄일 수 있다. 단지 예로써, 전도성 물질은 금속, 전도성으로-도핑된 실리콘, 전도성으로-도핑된 게르마늄, 금속 규화물, 금속 카바이드, 상 변화 물질, 등일 수 있다. 기판(106)의 물질은 통상적인 기술, 예컨대 물리적 기상 증착 (PVD), 화학적 기상 증착 (CVD), 또는 원자 층 증착 (ALD)에 의해 형성될 수 있다. 이러한 기술은 당해 기술에 공지되어 있고, 따라서 본 명세서에서는 상세히 기술하지 않는다. 도 1에서 나타낸 바와 같이, 특색(104)은 기판(106)의 물질로부터 형성된다. 그러나, 기판(106)은 그 위해 하나 이상의 물질, 층, 구조, 또는 영역, 예컨대 특색(104)을 구성하는 적층 구조를 포함할 수 있다. 적층 구조의 물질은 본 명세서에서 상세히 기재되어 있지 않은 통상적인 기술에 의해 형성될 수 있다. 특색(104)은 높은 종횡비, 예컨대 적어도 10:1, 예컨대 적어도 12:1 또는 적어도 15:1의 종횡비를 가질 수 있다. SiN(100)은 본 개시내용의 구현예에 따른 특색(104) 위에 형성될 수 있다. 대안적으로, SiN(100)은 평면 층 (도시되지 않음)으로서 반도체 구조(102) 상에 형성될 수 있다. SiN은 임의의 반도체 소자 구조, 예컨대 트랜지스터, 메모리, 로직 디바이스, 메모리 어레이 등에서 절연 물질, 마스크 물질, 식각저지 물질, 장벽 물질, 또는 스페이서 소재로 사용될 수 있다. 반도체 소자 구조는 적어도 하나의 높은 종횡비 특색을 포함할 수 있다.
따라서, 반도체 구조를 형성하는 방법이 개시된다. 상기 방법은 약 10 초과의 종횡비를 갖는 적어도 하나의 특색을 포함하는 기판을 형성하는 단계 및 상기 적어도 하나의 특색 상에 질화규소를 형성하도록 실리콘 칼코겐산 전구체과 질소-함유 전구체를 반응시키는 단계를 포함한다.
ALD 공정에 의해 SiN을 형성하는 방법이 상기에 기재되었지만, 실리콘 칼코겐산 전구체는 또한 CVD 공정에서 실리콘 전구체로서 사용될 수 있다. CVD 공정은 실리콘 칼코겐산 전구체와 질소-함유 전구체가 CVD 반응기 안으로 동시에 도입되고 CVD 공정을 위해 적절한 작동 조건이 선택되는 것을 제외하고는 실질적으로 상기에 기재된 바와 같을 수 있다.
하기 실시예는 본 개시내용의 구현예를 더 상세히 설명하는 역할을 한다. 이들 실시예는 본 개시내용의 범위에 관해서 포괄적이거나 배타적인 것으로 해석되어서는 안된다.
실시예
실리콘 테트라메틸셀레노에이트의 합성
하기 반응식에서 나타낸 바와 같이, 약간 과잉의 메틸리튬 (MeLi)을 테트라하이드로푸란 또는 디글라임에서 셀레늄 (Se)과 반응시켜 리튬 메틸셀레나이드 (LiSeMe)를 형성시켰다. 4 당량의 LiSeMe를 -76℃에서 사염화 실리콘과 반응시켜 실리콘 테트라메틸셀레노에이트를 형성시켜 회수한다.
Figure 112019014644160-pct00002
활성화 에너지 및 에너지의 변화 계산
NH3과 Si(SeCH3)4의 반응에 대해 밀도 함수 이론 (DFT) 계산을 수행하였다. 비교하기 위해, 유사한 계산을 NH3과 SiCl4의 반응에 대해 수행되었다. 계산된 활성화 에너지 (Ea)와 에너지의 변화 (dE)는 아래에 나타나 있다:
반응 Ea (kJ/mol) dE (kJ/mol)
Si(SeCH3)4+ NH3 132.1 -16.9
SiCl4+ NH3 116 -9.2
양 반응은 발열이고 유사한 에너지 장벽 (각각 132.1 kJ/mol 및 116 kJ/mol)을 나타내는 것으로 결정되었다.
산소원자가 칼코겐 원자를 대체하는 유사한 전구체는 유사하게 반응성이지 않기 때문에, 실리콘 테트라메틸셀레노에이트와 사염화 실리콘의 암모니아에 대한 비교할만한 반응성은 놀라운 것이었다.
상이한 실리콘-리간드 시스템에 의한 Ea/dE에 대한 효과
암모니아와 상이한 실리콘-리간드 (Si-R) 시스템의 반응에 대한 활성화 에너지(Ea) (즉, 에너지 장벽) 및 에너지의 변화 (dE)를 계산하여 접착 강도에 대한 리간드 (R)의 효과를 결정하였다. 리간드는 H, I, Cl, CN, NCO, 또는 SeCH3를 포함했다. 도 2는 각각의 Si-R 시스템에 대한 에너지의 변화 (dE)의 함수로서 도시된 활성화 에너지 (Ea)를 도시한다. 사용된 Si-R 시스템에 따라, H2, HCl, HCN, HI, HNCO, 또는 MeSeH가 부산물로 생성되었다. MeSeH 제거를 나타낸 실리콘 칼코겐산 전구체는 H2 제거를 나타낸 Si-R 시스템보다 낮은 활성화 에너지를 가졌다. 다른 Si-R 시스템은 셀레늄을 포함하는 시스템보다 낮은 활성화 에너지를 나타내지만, 이들 Si-R 시스템의 dE는 셀레늄을 포함한 Si-R 시스템 만큼 양호하지는 않았다. 셀레늄을 포함한 Si-R 시스템은 실리콘-염소 시스템보다 약간 더 높은 활성화 에너지를 가졌다. 그러나, 할라이드 부산물이 실리콘-SeCH3 시스템에 의해 생성되지 않기 때문에, 물질의 바람직하지 않은 에칭과 관련된 문제는 관측되지 않는다.
특정한 예시적인 구현예가 도면과 관련하여 기술되었지만, 당해 분야의 숙련가는 본 개시내용에 의해 포괄되는 구현예가 본 명세서에서 명백하게 도시되고 기재된 이들 구현예로 제한되지 않음을 인식하고 안정할 것이다. 오히려, 본 명세서에서 기재된 구현예에 대한 많은 첨가, 삭제 및 변경이 법적 등가물을 포함하여 이하에서 청구된 것들과 같이 본 개시내용에 의해 포괄된 구현예의 범위를 벗어남이 없이 이루어질 수 있다. 또한, 하나의 개시된 구현예로부터의 특징은 또 다른 개시된 구현예의 특징과 조합될 수 있지만 여전히 본 개시내용의 범위 내에 포괄된다.

Claims (19)

  1. 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계를 포함하는, 질화규소를 형성하는 방법으로서,
    상기 실리콘 칼코겐산 전구체는 Si(XR1)nR2 4-n의 화학식을 포함하고, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4인, 방법.
  2. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 원자 층 증착에 의해 질화규소를 형성시키는 단계를 포함하는, 방법.
  3. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 화학적 기상 증착에 의해 질화규소를 형성시키는 단계를 포함하는, 방법.
  4. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 기판 상에 질화규소를 등각으로 형성시키는 단계를 포함하는, 방법.
  5. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 실리콘 칼코겐산 전구체를 암모니아, 하이드라진, t-부틸 하이드라진, 모노알킬하이드라진, 디알킬하이드라진, 또는 이들의 조합과 반응시키는 단계를 포함하는, 방법.
  6. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 350℃ 이하의 온도에서 질화규소를 형성시키는 단계를 포함하는, 방법.
  7. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 250℃ 이하의 온도에서 질화규소를 형성시키는 단계를 포함하는, 방법.
  8. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 실리콘 칼코겐산 전구체와 질소-함유 전구체를 플라즈마가 없는 환경에서 반응시키는 단계를 포함하는, 방법.
  9. 제1항에 있어서, 질화규소를 형성하기 위해 실리콘 칼코겐산 전구체와 질소-함유 전구체를 반응시키는 단계는 하기 단계를 포함하는, 방법:
    실리콘 칼코겐산 전구체를 기판과 반응시켜 상기 기판 상에 실리콘을 형성시키는 단계;
    상기 실리콘을 질소-함유 전구체와 반응시켜 상기 실리콘 상에 질소를 형성시키는 단계; 및
    상기 실리콘 칼코겐산 전구체를 반응시키는 단계와 상기 실리콘을 질소-함유 전구체와 반응시키는 단계를 반복 수행하여 상기 기판 상에 질화규소를 형성시키는 단계.
  10. 제9항에 있어서, 실리콘 칼코겐산 전구체를 기판과 반응시켜 상기 기판 상에 실리콘을 형성시키는 단계는 Si(XR1)(R2)(R3)(R4), Si(XR1)(XR2)(R3)(R4), Si(XR1)(R2)(XR3)(R4), Si(XR1)(XR2)(R3)(XR4), Si(XR1)(XR2)(XR3)(R4), Si(XR1)(R2)(XR3)(XR4), 또는 Si(XR1)(XR2)(XR3)(XR4)를 포함하는 실리콘 칼코겐산 전구체를 기판과 반응시키는 단계―각각의 R3 및 R4는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기 또는 할라이드기임―를 포함하는, 방법.
  11. 제9항에 있어서, 실리콘 칼코겐산 전구체를 기판과 반응시켜 상기 기판 상에 실리콘을 형성시키는 단계는 실리콘 테트라메틸셀레노에이트를 기판과 반응시키는 단계를 포함하는, 방법.
  12. 10:1 초과의 종횡비를 갖는 적어도 하나의 특색을 포함하는 기판을 형성시키는 단계; 및
    실리콘 칼코겐산 전구체 및 질소-함유 전구체를 반응시켜 상기 적어도 하나의 특색 상에 질화규소를 등각으로 형성시키는 단계를 포함하는, 반도체 구조를 형성하는 방법.
  13. 제12항에 있어서, 10:1 초과의 종횡비를 갖는 적어도 하나의 특색을 포함하는 기판을 형성시키는 단계는 열적으로 민감성 기판 상에 적어도 하나의 특색을 형성시키는 단계를 포함하는, 방법.
  14. 제12항에 있어서, 실리콘 칼코겐산 전구체 및 질소-함유 전구체를 반응시켜 적어도 하나의 특색 상에 질화규소를 형성시키는 단계는 할라이드에 의해 에칭될 수 있는 적어도 하나의 특색 상에 질화규소를 형성시키는 단계를 포함하는, 방법.
  15. Si(XR1)nR2 4-n의 화학식을 포함하는 실리콘 칼코겐산 전구체로서, 여기서 X는 황, 셀레늄, 또는 텔루륨이고, R1은 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 각각의 R2는 독립적으로 수소, 알킬기, 치환된 알킬기, 알콕시드기, 치환된 알콕시드기, 아미드기, 치환된 아미드기, 아민기, 치환된 아민기, 또는 할로겐기이고, 그리고 n은 1, 2, 3, 또는 4이고, 적어도 하나의 R2는 실리콘 원자에 직접적으로 결합된 할로겐 원자를 포함하고,
    상기 실리콘 칼코겐산 전구체는 실리콘 테트라메틸셀레노에이트가 아닌, 실리콘 칼코겐산 전구체.
  16. 제15항의 실리콘 칼코겐산 전구체를 형성하는 방법으로서, 상기 방법은:
    오르가노리튬 시약을 칼코겐 공급원 화합물과 반응시켜 오르가노리튬 칼코겐 화합물을 생성하는 단계; 및
    상기 오르가노리튬 칼코겐 화합물을 실리콘 할라이드 화합물과 반응시켜 실리콘 칼코겐산 전구체를 형성시키는 단계를 포함하는, 방법.
  17. 제16항에 있어서, 오르가노리튬 시약을 칼코겐 공급원 화합물과 반응시키는 단계는 메틸리튬을 원소 셀레늄과 반응시켜 리튬 메틸셀레나이드를 형성시키는 단계를 포함하는, 방법.
  18. 제16항에 있어서, 상기 오르가노리튬 칼코겐 화합물을 실리콘 할라이드 화합물과 반응시키는 단계는 리튬 메틸셀레나이드를 사염화 실리콘과 반응시켜 실리콘 테트라메틸셀레노에이트를 형성시키는 단계를 포함하는, 방법.
  19. 삭제
KR1020197004142A 2016-07-20 2017-07-05 실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 및 질화규소와 반도체 구조를 형성하는 관련된 방법 KR102272287B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/215,102 2016-07-20
US15/215,102 US9929006B2 (en) 2016-07-20 2016-07-20 Silicon chalcogenate precursors, methods of forming the silicon chalcogenate precursors, and related methods of forming silicon nitride and semiconductor structures
PCT/US2017/040662 WO2018017317A1 (en) 2016-07-20 2017-07-05 Silicon chalcogenate precursors, methods of forming the silicon chalcogenate precursors, and related methods of forming silicon nitride and semiconductor structures

Publications (2)

Publication Number Publication Date
KR20190018040A KR20190018040A (ko) 2019-02-20
KR102272287B1 true KR102272287B1 (ko) 2021-07-05

Family

ID=60990105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004142A KR102272287B1 (ko) 2016-07-20 2017-07-05 실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 및 질화규소와 반도체 구조를 형성하는 관련된 방법

Country Status (6)

Country Link
US (2) US9929006B2 (ko)
EP (1) EP3488461A4 (ko)
KR (1) KR102272287B1 (ko)
CN (1) CN109478496A (ko)
TW (1) TWI635196B (ko)
WO (1) WO2018017317A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610151B1 (en) 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US9929006B2 (en) 2016-07-20 2018-03-27 Micron Technology, Inc. Silicon chalcogenate precursors, methods of forming the silicon chalcogenate precursors, and related methods of forming silicon nitride and semiconductor structures
TWI751406B (zh) * 2018-03-06 2022-01-01 美商應用材料股份有限公司 形成金屬硫系化物柱體之方法
US20200381623A1 (en) * 2019-05-31 2020-12-03 Applied Materials, Inc. Methods of forming silicon nitride encapsulation layers
WO2021097022A1 (en) * 2019-11-12 2021-05-20 Applied Materials, Inc. Silyl pseudohalides for silicon containing films
US11658025B2 (en) 2021-01-18 2023-05-23 Applied Materials, Inc. Chalcogen precursors for deposition of silicon nitride
CN114231256B (zh) * 2021-12-31 2024-05-10 苏州荣格君新材料有限公司 一种磁性高石墨化碳基光热复合相变材料及其应用

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419903B2 (en) 2000-03-07 2008-09-02 Asm International N.V. Thin films
US6875661B2 (en) * 2003-07-10 2005-04-05 International Business Machines Corporation Solution deposition of chalcogenide films
KR101097112B1 (ko) * 2006-11-02 2011-12-22 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
US7960205B2 (en) * 2007-11-27 2011-06-14 Air Products And Chemicals, Inc. Tellurium precursors for GST films in an ALD or CVD process
KR101435001B1 (ko) * 2007-12-20 2014-08-29 삼성전자주식회사 상변화 메모리 및 그 제조 방법
US8318252B2 (en) * 2008-01-28 2012-11-27 Air Products And Chemicals, Inc. Antimony precursors for GST films in ALD/CVD processes
US8765223B2 (en) * 2008-05-08 2014-07-01 Air Products And Chemicals, Inc. Binary and ternary metal chalcogenide materials and method of making and using same
US8507040B2 (en) * 2008-05-08 2013-08-13 Air Products And Chemicals, Inc. Binary and ternary metal chalcogenide materials and method of making and using same
US8697486B2 (en) * 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US9240319B2 (en) * 2010-02-03 2016-01-19 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chalcogenide-containing precursors, methods of making, and methods of using the same for thin film deposition
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
TW201319299A (zh) 2011-09-13 2013-05-16 Applied Materials Inc 用於低溫電漿輔助沉積的活化矽前驅物
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9905415B2 (en) 2013-10-03 2018-02-27 Versum Materials Us, Llc Methods for depositing silicon nitride films
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9355837B2 (en) 2014-09-25 2016-05-31 Micron Technology, Inc. Methods of forming and using materials containing silicon and nitrogen
KR101723546B1 (ko) 2014-10-20 2017-04-05 주식회사 케이씨텍 박막 형성방법 및 원자층 증착장치
WO2016065219A1 (en) 2014-10-24 2016-04-28 Air Products And Chemicals, Inc. Compositions and methods using same for deposition of silicon-containing film
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
US9601693B1 (en) * 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US9929006B2 (en) 2016-07-20 2018-03-27 Micron Technology, Inc. Silicon chalcogenate precursors, methods of forming the silicon chalcogenate precursors, and related methods of forming silicon nitride and semiconductor structures

Also Published As

Publication number Publication date
EP3488461A4 (en) 2020-03-04
CN109478496A (zh) 2019-03-15
US20180025906A1 (en) 2018-01-25
EP3488461A1 (en) 2019-05-29
TWI635196B (zh) 2018-09-11
KR20190018040A (ko) 2019-02-20
US20180197735A1 (en) 2018-07-12
US9929006B2 (en) 2018-03-27
TW201812074A (zh) 2018-04-01
WO2018017317A1 (en) 2018-01-25
US11152205B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
KR102272287B1 (ko) 실리콘 칼코겐산 전구체, 실리콘 칼코겐산 전구체를 형성하는 방법, 및 질화규소와 반도체 구조를 형성하는 관련된 방법
US11651955B2 (en) Methods of forming silicon nitride including plasma exposure
TWI757922B (zh) 用於形成含矽及含氧薄膜之氣相沉積方法
JP5593129B2 (ja) シリコン化合物によるシリコン含有層の堆積
KR20190024841A (ko) 주기적 증착 공정에 의하여 유전체 표면 위에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
JP2019501528A (ja) 五置換ジシランを使用するケイ素含有フィルムの蒸着
KR101699775B1 (ko) 실리콘-함유 박막의 제조 방법
CN104599945A (zh) 含硅外延层的形成
CN110431204B (zh) 沉积含硅薄膜的含双(氨基甲硅烷基)烷基胺化合物的组合物及使用其制造含硅薄膜的方法
CN107430994B (zh) 提高选择性外延生长的生长速率的方法
TW202035430A (zh) 用於含矽膜的組合物及使用其的方法
JP2003166060A (ja) Ｃｖｄ法によるシリコン窒化物膜、シリコンオキシ窒化物膜、またはシリコン酸化物膜の製造方法
JP2005213633A (ja) 化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
JP6005361B2 (ja) 半導体材料の選択堆積方法
KR101934773B1 (ko) 저온에서의 실리콘-함유 박막 형성방법
CN117751425A (zh) 用于沉积sib膜的工艺
US20230279545A1 (en) Process for preparing silicon-rich silicon nitride films
TWI798765B (zh) 用於鍺種子層的組合物及使用其的方法
WO2023027816A1 (en) Silicon precursors
CN117766493A (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant