KR102266687B1 - 플라즈마 처리 장치 및 플라즈마 처리 방법 - Google Patents

플라즈마 처리 장치 및 플라즈마 처리 방법 Download PDF

Info

Publication number
KR102266687B1
KR102266687B1 KR1020170174968A KR20170174968A KR102266687B1 KR 102266687 B1 KR102266687 B1 KR 102266687B1 KR 1020170174968 A KR1020170174968 A KR 1020170174968A KR 20170174968 A KR20170174968 A KR 20170174968A KR 102266687 B1 KR102266687 B1 KR 102266687B1
Authority
KR
South Korea
Prior art keywords
voltage
plasma
potential
wafer
sample
Prior art date
Application number
KR1020170174968A
Other languages
English (en)
Other versions
KR20180001536A (ko
Inventor
마사키 이시구로
마사히로 스미야
시게루 시라요네
가즈유키 이케나가
도모유키 다무라
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20180001536A publication Critical patent/KR20180001536A/ko
Application granted granted Critical
Publication of KR102266687B1 publication Critical patent/KR102266687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은, 플라즈마에 의해 발생하는 웨이퍼 표면 전위를 플라즈마 방전중에 없애고, 웨이퍼로의 이물 부착을 저감할 수 있는 플라즈마 처리 장치를 제공한다.
본 발명은, 플라즈마 처리실과 상기 플라즈마를 생성하기 위한 고주파 전력을 공급하는 고주파 전원과 상기 시료를 정전 흡착시키기 위한 전극을 구비하여 상기 시료가 재치되는 시료대와 상기 전극에 직류 전압을 인가하는 직류 전원과 상기 플라즈마의 방전중, 미리 설정된 상기 직류 전압을 부의 방향으로 제 1 시프트량만큼 시프트시키고, 상기 플라즈마의 방전 종료 후, 상기 부의 방향으로 제 1 시프트량만큼 시프트된 상기 직류 전압을 정의 방향으로 제 2 시프트량만큼 시프트시키는 제어 장치를 구비하고, 상기 제 1 시프트량은, 상기 직류 전압을 정의 방향으로 시프트시켰을 때의 상기 시료의 표면의 전위를 0V로 하는 값이며, 상기 제 2 시프트량은, 상기 플라즈마에 의한 부유 전위에 근거하여 구해진 값인 플라즈마 처리 장치이다.

Description

플라즈마 처리 장치 및 플라즈마 처리 방법{PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD}
본 발명은 반도체 장치의 제조 기술에 관한 것이다. 특히 본 발명은, 반도체 장치의 제조에 적합한 플라즈마 처리 장치 및 플라즈마 처리 방법에 관한 것이다.
반도체 제조에 있어서의 플라즈마 처리 방법 중 하나로 플라즈마 에칭이 있다. 플라즈마 에칭에서는, 시료 기판(웨이퍼)을 처리실 내부의 시료대 상에 재치하고, 플라즈마에 폭로시킨다. 이 때, 처리실에 도입되는 가스 종류나, 웨이퍼에 인가하는 고주파 전력 등 다양한 처리 조건을 조정함으로써, 웨이퍼 상의 특정한 적층막을 선택적으로 제거하고, 웨이퍼 상에 미세한 회로 패턴을 형성한다.
따라서, 상이한 막의 처리를 실시할 때에는, 처리 대상이 되는 막에 따라 처리 조건을 전환할 필요가 있다. 플라즈마 처리는, 플라즈마의 상태가 안정된 상황에서 행해지는 것이 바람직하기 때문에, 처리 조건의 전환은, 통상, 플라즈마 방전을 중단하고 행해진다. 따라서, 플라즈마 에칭에 있어서는, 플라즈마 방전과 방전의 중단이 반복되는 것이 일반적이다.
상기와 같은 플라즈마 에칭에 있어서, 처리 중의 웨이퍼 어긋남의 방지나 웨이퍼 온도 조정의 요구 등으로부터, 통상, 웨이퍼는 정전 흡착용 전극 등을 이용하여 시료대 상에 고정된다. 정전 흡착용 전극을 이용하여 웨이퍼를 시료대 상에 고정할 경우, 정전 흡착용 전극의 전위에 따라, 웨이퍼 표면에 전위가 나타나는 경우가 있다. 웨이퍼 표면에 전위가 나타나면, 진공중에서 방전이 발생하여 웨이퍼 상에 형성된 디바이스나 배선의 파괴를 초래할 가능성이 있어, 웨이퍼의 표면 전위는 억제되는 것이 바람직하다. 정전 흡착용 전극을 이용하여 웨이퍼를 시료대에 흡착할 때에, 웨이퍼 표면에 나타나는 전위를 억제하는 방법으로서 이하를 들 수 있다.
특허 문헌 1에 있어서는, 쌍극형 흡착 전극에 있어서, 각 전극부의 면적이 비대칭이 되어버리는 경우나, 가령 양 전극부의 면적이나 양 전극부의 폭을 포함하는 패턴 룰을 동일하게 하였다고 해도, 각 전극부에서 웨이퍼까지의 거리가 상이할 경우, 이들 양 전극부에 대하여 동일한 절대값 전압을 인가하면, 웨이퍼 흡착면의 표면 전위는 면적이 큰 전극이나, 표면층에 가까운 제 1 전극층의 전위에 치우치는 경향이 있다고 한다. 이에 대하여, 웨이퍼가 정전 흡착되는 웨이퍼 흡착면의 표면 전위를 작게 하기 위하여 제 1 전극부 및 제 2 전극부에 상이한 극성의 전압 세트를 인가하고, 이들 양 전극부의 면적의 비대칭에 의한 표면 전위의 언밸런스를 없애는 기술을 개시하고 있다.
국제 공개 제2009/013803호
특허 문헌 1에 있어서, 플라즈마 처리에 따른 플라즈마로부터의 하전 입자 유입에 의해 웨이퍼 표면에 전위가 나타나는 것에 대하여 아무런 고려가 이뤄지지 않고 있다. 플라즈마 에칭에 있어서는, 처리되는 웨이퍼의 이면에 고(高)저항의 막이 존재하고, 웨이퍼가 다른 구조물과 거의 절연되어 있는 것으로 간주해도 되는 경우가 많이 있다. 또한, 정전 흡착용 전극 상의 유전체 막에 관해서도, 그 저항률이 1015Ω㎝ 정도의 소결체가 이용되는 경우도 있으며, 이 경우도 웨이퍼는 다른 구조물과는 절연되어 있다고 간주할 수 있다.
상기한 바와 같이 웨이퍼가 절연되어 있을 경우에는, 플라즈마로부터 유입된 하전 입자는 웨이퍼로부터 이동할 수 없기 때문에, 플라즈마의 소실 후에도 웨이퍼의 표면에 플라즈마의 부유 전위가 잔존할 우려가 있다. 플라즈마 에칭에 있어서는 상기한 바와 같이 플라즈마의 방전과 방전의 중단이 반복되기 때문에, 플라즈마 소실 시에 웨이퍼 표면에 전위가 발생하면, 그 전위는 플라즈마 방전을 중단하여 처리의 전환을 행하고 있는 동안 유지되는 것이 된다.
상술한 바와 같이 플라즈마 방전의 중단중에 웨이퍼 표면에 전위가 나타나면, 그 전위에 의해 진공 처리실 내의 대전한 먼지(이하, 이물이라고 기재함)가 웨이퍼에 부착되어, 수율의 악화를 초래하는 원인이 된다.
본 발명은, 상기 플라즈마 처리에 관하여, 플라즈마에 의해 발생하는 웨이퍼 표면의 전위를 플라즈마 방전의 중단중에 없애고, 웨이퍼로의 대전한 이물의 부착을 저감할 수 있는 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공한다.
본 발명은, 플라즈마를 이용하여 시료가 처리되는 플라즈마 처리실과, 상기 플라즈마를 생성하기 위한 고주파 전력을 공급하는 고주파 전원과, 상기 시료를 정전 흡착시키기 위한 전극을 구비하여 상기 시료가 재치되는 시료대와, 상기 전극에 직류 전압을 인가하는 직류 전원과, 상기 플라즈마의 방전중, 미리 설정된 상기 직류 전압을 부(負)의 방향으로 제 1 시프트량만큼 시프트시키고, 상기 플라즈마의 방전 종료 후, 상기 부의 방향으로 제 1 시프트량만큼 시프트된 상기 직류 전압을 정(正)의 방향으로 제 2 시프트량만큼 시프트시키는 제어 장치를 구비하고, 상기 제 1 시프트량은, 상기 직류 전압을 정의 방향으로 시프트시켰을 때의 상기 시료의 표면의 전위를 0V로 하는 값이며, 상기 제 2 시프트량은, 상기 플라즈마에 의한 부유 전위에 근거하여 구해진 값인 것을 특징으로 하는 플라즈마 처리 장치이다.
또한, 본 발명은, 플라즈마를 이용하여 시료가 처리되는 플라즈마 처리실과, 상기 플라즈마를 생성하기 위한 고주파 전력을 공급하는 고주파 전원과, 상기 시료를 정전 흡착시키기 위한 전극을 구비하여 상기 시료가 재치되는 시료대와, 상기 전극에 직류 전압을 인가하는 직류 전원을 구비하는 플라즈마 처리 장치를 이용한 플라즈마 처리 방법에 있어서, 상기 플라즈마의 방전중, 미리 설정된 상기 직류 전압을 부의 방향으로 제 1 시프트량만큼 시프트시키고, 상기 플라즈마의 방전 종료 후, 상기 부의 방향으로 제 1 시프트량만큼 시프트된 상기 직류 전압을 정의 방향으로 제 2 시프트량만큼 시프트시키고, 상기 제 1 시프트량은, 상기 직류 전압을 정의 방향으로 시프트시켰을 때의 상기 시료의 표면의 전위를 0V로 하는 값이며, 상기 제 2 시프트량은, 상기 플라즈마에 의한 부유 전위에 근거하여 구해진 값인 것을 특징으로 한다.
본 발명 중 대표적인 실시형태에 의하면, 상기 플라즈마 처리에 관하여, 플라즈마에 의해 발생하는 웨이퍼 표면의 전위를 플라즈마 방전의 중단중에 없애고, 웨이퍼로의 대전한 이물의 부착을 저감할 수 있다.
도 1은, 실시예 1에 관련된 플라즈마 처리 장치의 주요부 단면의 구성을 나타내는 도면이다.
도 2는, 가변 직류 전원, 정전 흡착용 전극, 유전체층 및 웨이퍼를 모델화한 등가 회로를 나타내는 도면이다.
도 3은, 종래의 플라즈마 처리 장치에 있어서의 처리의 타임차트이다.
도 4는, 본 발명에 관련된 제어를 나타낸 플로우 차트이다.
도 5는, 실시예 1에 있어서의 처리의 타임차트이다.
도 6은, 실시예 1에 있어서의 웨이퍼 전위의 변화 모습을 나타내는 이미지도이다.
도 7은, 시각 t2를 중심으로 한 가변 직류 전원 출력 전압의 변화의 상세를 나타내는 타임차트이다.
도 8은, 방전중의 부방향(負方向)의 시프트가 없는 경우의 처리의 타임차트이다.
도 9는, 웨이퍼 표면의 전위의 시프트량과 Taft와의 관계를 나타내는 도면이다.
도 10은, 부유 전위의 마이크로파 입사 전력 의존성, 부유 전위의 처리 압력의존성 및 부유 전위의 가스 종류 의존성을 나타내는 도면이다.
도 11은, 마이크로파 전력의 차단 전에 웨이퍼 흡착을 종료하는 경우의 흡착 종료 처리의 타임차트이다.
도 12는, 이물의 웨이퍼로의 도달율에 있어서의 웨이퍼 표면 전위 의존성을 나타내는 도면이다.
도 13은, Rin≠Rout 또한 Cin≠Cout의 경우에 V1=-V2로 하는 처리의 타임차트이다.
도 14는, 실시예 2의 처리의 타임차트이다.
도 15는, 실시예 3에 관련된 플라즈마 처리 장치의 주요부 단면의 구성을 나타내는 도면이다.
본 발명의 실시예 1 내지 3에 대하여 이하에 순차 설명한다.
[실시예 1]
도 1에서 도 12를 이용하여, 본 발명의 실시형태 1의 플라즈마 처리 장치에 대하여 설명한다. 도 1은, 실시형태 1의 플라즈마 처리 장치의 주요부 단면의 구성을 나타낸다. 도 1의 실시형태 1의 플라즈마 처리 장치는, 전자 사이클로트론 공명(Electron Cyclotron Resonance:ECR)형 에칭 장치이다. 이하, 전자 사이클로트론 공명을 ECR로 기재한다.
도 1의 ECR형 에칭 장치인 플라즈마 처리 장치는, 진공 처리실인 처리실(101) 내부의, 시료의 재치대인 시료대(102) 상에, 시료가 되는 반도체 기판인 웨이퍼(103)가 재치되고, 처리실(101)의 내부에 플라즈마를 발생시킨다. 플라즈마 처리 장치는, 플라즈마 발생 후, 시료대(102)의 내부에 설치된 고주파 전극(104)에, 고주파 전원(105)으로부터 전력을 공급한다. 당해 전력의 공급에 의해, 웨이퍼(103)의 표면에는, 자기 바이어스라고 불리는 부의 전위가 발생한다. 이 부의 전위에 의해 이온을 웨이퍼(103)에 끌어 들임으로써, 이른바 반응성 이온 에칭이 일어나, 에칭 처리가 진행된다.
처리실(101)의 내벽 기재는 접지된 도체가 포함되어 있다. 본 실시예에서는, 상기 접지된 도체가 포함되는 내벽 기재는 플라즈마에 폭로되어 있어도 된다. 또한, 당해 도체 내벽 기재는, 플라즈마 소실 후에 당해 내벽 표면이 빠르게 대략 0V가 되는 정도의 얇은 유전체의 막이 있어도 된다.
플라즈마 처리 장치는, 플라즈마를 발생시키는 기구로서, 마이크로파 전원(106), 마이크로파 발진원(107) 및 솔레노이드 코일(108)을 구비한다. 마이크로파 전원(106)으로부터의 고주파 전력에 의해 마이크로파 발진원(107)으로 발생시킨 마이크로파는, 도파관(109)을 거쳐 처리실(101)에 도입된다. 마이크로파는, 솔레노이드 코일(108)로 발생시킨 자장 중에서 ECR에 의해 전자에 에너지를 부여한다. 그 전자가, 도시하지 않은 가스 공급원으로부터 공급된 가스를 전리시킴으로써, 플라즈마를 발생시킨다.
상기 플라즈마 처리를 행하는 동안, 웨이퍼(103)의 이면에는, 당해 웨이퍼(103)의 온도 조정을 위한 냉각 가스가 공급된다. 냉각 가스에 의한 웨이퍼(103)의 어긋남을 방지하기 위하여, 웨이퍼(103)는, 극성이 상이한 전극인 쌍극형의 정전 흡착용 전극(110, 111)에 의해, 시료대(102) 상에 흡착된다. 정전 흡착용 전극(110, 111)은, 동심원 형상으로, 일방의 전극인 정전 흡착용 전극(110)이 내측, 타방의 전극인 정전 흡착용 전극(111)이 외측에 배치되어 있다.
정전 흡착용 전극(110, 111)과 웨이퍼(103)와의 사이에는, 유전체층(112)이 존재하고 있다. 정전 흡착용 전극(110, 111)과 웨이퍼(103)는, 유한한 저항값과 정전 용량을 가지고 전기적으로 접속된다. 정전 흡착용 전극(110, 111)에는, 각각, 독립한 전원인 가변 직류 전원(113, 114)이 접속된다. 내측의 정전 흡착용 전극(110)에는, 일방의 가변 직류 전원(113)이 접속되고, 외측의 정전 흡착용 전극(111)에는, 타방의 가변 직류 전원(114)이 접속된다.
정전 흡착용 전극(110, 111)에는, 각각의 전원에 의해, 반대 극성의 전위가 부여된다. 예를 들면 내측의 정전 흡착용 전극(110)에는, 가변 직류 전원(113)에 의해 +500V의 전위가 부여되고, 외측의 정전 흡착용 전극(111)에는, 가변 직류 전원(114)에 의해 -500V의 전위가 부여된다. 또한, 본 실시예에서의 플라즈마 처리 장치는, 상기 가변 직류 전원(113, 114)의 출력 전압값을 제어하기 위한 제어 장치(116) 및 기억 장치(115)를 구비한다. 가변 직류 전원(113, 114)은, 제어 장치(116)와 접속되고, 제어 장치(116)로부터 출력 전압값이 제어된다.
먼저, 정전 흡착용 전극에 의한 웨이퍼의 흡착에 의해 발생하는 웨이퍼 표면의 전위에 대하여 설명한다. 도 2에는, 실시형태 1의 플라즈마 처리 장치에 있어서의, 가변 직류 전원(113, 114), 정전 흡착용 전극(110, 111), 유전체층(112) 및 웨이퍼(103)를 간단하게 모델화한 등가 회로를 나타낸다. 또한, 이 등가 회로에서는, 웨이퍼(103) 이면의 막에는 어느 정도의 저항값이 존재하고, 웨이퍼 기재의 저항은 그것과 비교하여 무시할 수 있을 만큼 작게 한다.
도 2의 등가 회로에서, V1은 가변 직류 전원(113)의 전압, V2는 가변 직류 전원(114)의 전압이다. R1, R2는, 유전체층(112)의 저항이며, C1, C2는, 유전체층(112)의 용량이다. R3, R4는, 웨이퍼(103) 이면(裏面)의 막의 저항값이며, C3, C4는 웨이퍼(103) 이면의 막의 용량이다. R1, C1, R3, C3은, 일방의 정전 흡착용 전극(110)측의 저항과 용량이며, R2, C2, R4, C4는 타방의 정전 흡착용 전극(111)측의 저항과 용량이다.
플라즈마 방전이 행해지고 있지 않을 때의 정상 상태에 있어서의 웨이퍼(103)의 표면의 전위인 Vwaf를 식 1에 나타낸다. 식 1에서, Rin은 상기 R1과 R3과의 합성 저항값이며, Rout은 R2와 R4와의 합성 저항값이다. V1, V2는, 상기 가변 직류 전원(113, 114)의 출력 전압값을 나타낸다.
Figure 112017126415832-pat00001
Vwaf는, V1 및 V2의 함수이기 때문에, 가변 직류 전원의 출력 전압을 변화시킴으로써 웨이퍼의 전위를 변화시킬 수 있는 것을 알 수 있다. 또한, 식 1에서 Rin=Rout의 경우, 웨이퍼(103)의 표면의 전위는, 양 전원인 가변 직류 전원(113, 114)의 출력 전압값인 V1, V2의 평균값이 된다. 웨이퍼(103)의 표면의 전위가 0V가 되는 가변 직류 전원(113)과 가변 직류 전원(114)과의 출력 전압의 비는, 식 1로부터 이하의 식 2가 된다.
Figure 112017126415832-pat00002
따라서, Rin=Rout의 경우, 양 가변 직류 전원의 출력 전압의 절대값이 동일하고, 또한, 각각 반대의 극성인 경우에 웨이퍼 전위가 0V가 된다. 또한, Rin, Rout→∞의 극한에서는, 웨이퍼 표면의 전위는 이하의 식 3이 된다. 식 3에서, Cin은 상기 C1과 C3과의 합성 저항값, Cout은 C2와 C4와의 합성 저항값이다.
Figure 112017126415832-pat00003
식 3에서 Cin=Cout의 경우, 웨이퍼(103)의 표면 전위는, 양 전원의 출력 전압의 평균값이 된다. 또한, 식 3으로부터 웨이퍼(103)의 표면의 전위가 0V가 되는 가변 직류 전원(113)과 가변 직류 전원(114)과의 출력 전압의 비는, 이하의 식 4가 된다.
Figure 112017126415832-pat00004
따라서, Rin, Rout→∞의 극한에 있어서, Cin=Cout의 경우, 양 가변 직류 전원의 출력 전압의 절대값이 동일하고, 또한, 각각 반대의 극성인 경우에 웨이퍼 전위가 0V가 된다.
도 2에 나타내는 등가 회로에서는, 먼저, 흡착을 개시한 순간에는 정전 용량의 식 3으로 결정하는 전위가 웨이퍼 표면에 발생하고, 그 후, 회로의 시정수를 따라서 웨이퍼 표면의 전위는 저항인 식 1에서 기술되는 전위로 이행한다. 본 실시예에서는, Rin= Rout 또한 Cin=Cout의 경우에 대하여 기재한다.
도 3은, 종래의 실시형태의 플라즈마 처리 장치에 있어서의 플라즈마 처리를 포함하는 처리의 모습을 나타내는 타임차트이다. 이 종래의 형태의 플라즈마 처리 장치는, 처리실(101)의 구성은 도 1과 동일하지만, 실시형태 1의 제어 장치(116)에 의해 정전 흡착용 전극(110, 111)에 대한 가변 직류 전원(113, 114)의 출력 전압을 제어하는 기능을 갖지 않는 구성의 경우이다.
도 3(a)는, 마이크로파 입사 파워를 나타내고, 마이크로파 전원(106)으로부터의 고주파 전력이다. 도 3(b)는, 고주파 바이어스 입사 파워를 나타내고, 고주파 전원(105)으로부터의 고주파 전극(104)으로 공급하는 고주파 전력이다. 도 3(c)는, 가변 직류 전원 출력 전압을 나타낸다.
또한, 실선 301은, 내측의 정전 흡착용 전극(110)에 대한 가변 직류 전원(113)의 출력 전압을 나타내고, 파선 302는, 외측의 정전 흡착용 전극(111)에 대한 가변 직류 전원(114)의 출력 전압을 나타낸다. 이 종래의 형태에서는, 당해 출력 전압은 가변 제어되지 않고 일정하다. 도 3(d)는, 웨이퍼 표면의 전위를 나타낸다. 시각 t1에서 t2의 시간 T1은, 플라즈마 방전중의 시간을 나타낸다. 시각 t2에서 t3의 시간 T2는, 플라즈마 방전 중단중의 시간을 나타낸다.
도 3의 종래의 형태에서의 처리의 경우, 방전 종료 직후의 시각 t2나 t5에 있어서, 웨이퍼 표면은 311로 나타내는 바와 같이 플라즈마로부터의 하전 입자의 유입에 의한 전위, 즉, 플라즈마의 부유 전위만큼의 전위를 가진다. 이 전위는 방전 중단중 T2의 동안 그 값을 변경하면서도 유지되게 된다. 이러한 전위는 웨이퍼에 이물을 유인하는 원인이 된다.
도 4는, 본 실시예의 플라즈마 처리 장치에 있어서의 플라즈마 처리를 포함하는 처리의 플로우 차트이며, 도 5는, 처리의 모습을 나타내는 타임차트이다. 도5(a) 및 도 5(b)는 도 3과 동일하다. 도 5(c)는, 가변 직류 전원 출력 전압을 나타낸다. 실선 501은, 내측의 정전 흡착용 전극(110)에 대한 가변 직류 전원(113)의 출력 전압을 나타내고, 파선 502는, 외측의 정전 흡착용 전극(111)에 대한 가변 직류 전원(114)의 출력 전압을 나타낸다. 본 실시예에서는, 당해 출력 전압은 가변으로 제어된다. 도 5(d)는, 웨이퍼 표면의 전위를 나타낸다. 또한, 도 6에는 처리에 따른 웨이퍼의 전위 변화의 이미지도를 나타낸다. 이하, 도 4, 5 및 6을 이용하여 본 실시예의 플라즈마 처리 장치에 있어서의 처리를 설명한다.
본 실시예의 플라즈마 처리 장치에 있어서는, 도 4에 나타내는 바와 같이 먼저 웨이퍼(103)가 처리실(101) 내에 반입되어 시료대(102) 상에 재치된 후, 제어 장치(116)로부터의 제어에 기초하여, 가변 직류 전원(113) 및 가변 직류 전원(114)은, 웨이퍼(103)의 흡착을 위한 전압을 출력하여 웨이퍼를 시료대 상에 흡착한다. 이 때의 출력 전압은 양 가변 직류 전원에 대하여 동일한 절대값으로 각각 상이한 극성으로 함으로써, 식 2 및 식 4를 동시에 충족시키고, 웨이퍼 전위의 발생을 억제할 수 있다. 플라즈마 처리 장치는, 그 후, 처리실(101)의 내부의 압력 조정 등의 처리의 준비를 행한다.
상기 준비가 종료된 후, 플라즈마 발생을 위한 마이크로파 전력이 인가된다. 이로써 플라즈마가 발생한 후, 고주파 바이어스가 인가되어, 에칭 처리가 행해진다. 원하는 에칭 처리가 종료되면, 고주파 바이어스의 입사 파워가 차단되고, 그 후, 마이크로파 전력이 차단된다. 또한, 가변 직류 전원의 출력 전압에 관해서는, 마이크로파 입사 개시로부터 차단까지의 동안의 적당한 시각에 있어서, 제어 장치(116)에 의해 상기 플라즈마의 부유 전위만큼, 부의 방향으로 출력 전압이 시프트된다.
이어서 마이크로파 전력 차단 후, 가변 직류 전원의 출력 전압값은 제어 장치(116)에 의해 상기 플라즈마의 부유 전위만큼, 정의 방향으로 시프트된다. 그 후, 모든 처리가 종료되어 있지 않을 경우에는, 다음의 처리 준비가 개시된다. 모든 처리가 종료되어 있을 경우에는, 웨이퍼의 흡착이 해제되어, 웨이퍼는 처리실로부터 반출된다.
처리중의 웨이퍼의 표면 전위에 관해서는, 도 5(d)에 나타내는 바와 같이 먼저, 시각 t0에 있어서 정전 흡착용 전극에 의해 웨이퍼가 시료대 상에 흡착되지만, 이 때, 가변 직류 전원의 출력 전압은 식 2 및 식 4를 충족시키기 때문에, 웨이퍼 표면의 전위는 발생하지 않는다. 이미지도를 도 6(a)에 나타낸다. 여기서, 웨이퍼 표면의 전위는 도 6의 각각에 있어서의 파선으로 둘러싸인 개소의 총 전하량에 대응하는 것으로 한다. 그 후, 도 5 중 시각 t1에 있어서 마이크로파의 입사에 의해 플라즈마가 생성되어, 웨이퍼 표면에는 플라즈마로부터의 하전 입자의 유입이 일어난다. 도 6(b)에 나타내는 바와 같이 통상, 웨이퍼에는 전자 쪽이 많이 유입하게 되기 때문에, 웨이퍼에는 부유 전위라고 불리는 부의 전위가 발생한다.
그 후, 고주파 바이어스의 인가로 웨이퍼 표면에는 더 큰 부의 전위가 발생한다. 방전중의 시각 ta에 있어서는 가변 직류 전원 출력 전압의 부방향 시프트가 있지만, 그 때에는 웨이퍼 표면 전위는 변화하지 않는다. 이것은 식 1의 Rin 및 Rout이 충분히 큰 경우에 있어서는 플라즈마가 발생하고 있는 경우는 플라즈마로부터 웨이퍼로의 전하의 유입이 있기 때문에, 도 2의 등가 회로 중의 정전 용량 C1∼C4에 전하가 모임으로써 정전 흡착용 전극의 전위가 웨이퍼 상에서는 차폐되기 때문이다.
이미지로서는, 도 6(c)에 나타내는 바와 같이 전원의 출력 전압의 변화에 따라 플라즈마로부터의 하전 입자의 유입이 있고, 그 유입에 의해 전극과 웨이퍼 전체를 포함하는 계(系)에서는 전위의 변화가 일어나지 않는 이미지이다. 그 후, 고주파 바이어스의 차단에 의해, 마이크로파 전력이 차단되는 시각 t2에 있어서, 웨이퍼 표면에는 플라즈마의 부유 전위만큼의 전위가 발생하고 있게 된다. 도 6(d)의 이미지도와 같이 마이크로파 전력의 차단 후에도 웨이퍼와 전극을 포함하는 전체 계의 전위는 방전의 종료 직전과 변화없지만, 이 전위는, 방전 종료 후의 시각 tb에 있어서 가변 직류 전원 출력 전압의 정방향 시프트를 실시함으로써 없애지고, 도 5에 나타내는 바와 같이 웨이퍼 표면의 전위는 방전 중단중의 T2의 시간 0V가 된다.
도 7에는 방전 종료 시각 t2를 중심으로 한 가변 직류 전원의 출력 전압의 타이밍 차트의 상세를 나타낸다. 상술한 바와 같이, 가변 직류 전원의 출력 전압의 시프트에는 방전중의 시각 ta에 행하는 부방향으로의 시프트와 방전 종료 후의 시각 tb에 행하는 정방향으로의 시프트의 2종류가 있다. 도 7 중 Tbef는, 부방향 시프트로부터 방전 종료까지의 시간, Taft는 방전 종료로부터 정방향 시프트까지의 시간, Vshift는 가변 직류 전원 전압의 출력값의 시프트량이며, 본 발명에 관련된 제어의 실시를 위해서는 이들 3개의 값을 결정할 필요가 있다. 또한, 본 실시예에서는, 방전 종료는 마이크로파 전력의 차단에 상당한다. 먼저, Tbef의 결정을 위하여 시각 ta에 있어서의 부방향으로의 시프트의 의의에 대하여 설명한다.
도 8에는 방전중의 부방향으로의 시프트가 없는 경우의 타임차트를 나타내고 있다. 도 8(a) 및 도 8(b)는 도 3(a) 및 도 3(b)와 동일하다. 도 8(c)의 가변 직류 전원의 출력 전압에 관해서는, 웨이퍼에 발생한 부유 전위를 없애기 위하여, 시각 tb에 있어서 부유 전위만큼 정방향으로 시프트된다. 그러나, 이 시프트에 의해 양 가변 직류 전원의 출력 전압의 평균은 0V로부터 부유 전위만큼, 정측으로 어긋나게 된다. 이 때문에, 웨이퍼 표면의 전위에 관해서는 도 8(d)에 나타내는 바와 같이 시각 tb 직후는 0V가 되지만, 도 2에 나타내는 등가 회로의 시정수를 따라 방전 중단중에 점차 전위가 발생하게 된다.
상기와 같은 전위의 발생을 방지하기 위해서는, 정방향으로 시프트를 시킨 결과인 양 가변 직류 전원의 출력 전압의 평균값이 0V가 되어야 한다. 따라서, 정전 흡착용 전극의 전위가 시프트되어도 웨이퍼 표면의 전위의 시프트가 일어나지 않는 방전중에 부방향으로 시프트를 행함으로써, 정방향으로 시프트를 시킨 결과인 양 가변 직류 전원의 출력 전압의 평균값이 0V가 되도록 할 수 있다.
이상의 이유로부터 방전중의 부방향 시프트는 필수적이지만, 그 타이밍은 방전중이면 임의의 타이밍이어도 상관없다. 따라서, Tbef의 요건은, 방전 시간보다 짧으면 되고,이하의 식 5가 된다.
Figure 112017126415832-pat00005
이어서 시각 tb에 있어서의 방전 종료 후의 정 시프트에 관한 Taft의 결정에 대하여 설명한다. 방전 종료 후의 정방향으로의 시프트를 행하는 시각 tb에서는, 플라즈마의 방전이 완전히 종료되어 있는 것이 요구된다. 이것은, 상술한 바와 같이, 처리실 내에 플라즈마가 존재하고 있을 경우, 플라즈마로부터의 전하의 유입에 의해 정전 흡착용 전극의 전위 시프트에 의한 웨이퍼 표면의 전위의 시프트가 방해되기 때문이다. 처리실 내의 플라즈마는, 마이크로파 전력의 차단에 의해 소실되지만, 마이크로파 전력의 차단 후 잠시 동안은 애프터글로우 플라즈마라고 불리는 플라즈마가 처리실 내에 잔존하는 것이 알려져 있다. 따라서, Taft의 결정을 위해서는 애프터글로우 플라즈마의 영향을 고려할 필요가 있다.
Taft의 결정에 관하여 발명자가 실시한 실험의 결과를 도 9에 나타낸다. 도 9는 웨이퍼 표면의 전위의 시프트량과 Taft의 관계이다. Taft가 정인 경우에는, 마이크로파 전력 차단 후에 가변 직류 전원의 출력 전압의 정방향으로의 시프트가 개시되고 있는 것을 나타내고, Taft가 부인 경우에는, 마이크로파 전력 차단 전에 정방향으로의 시프트가 개시되고 있는 것을 나타낸다.
Taft가 부인 경우에는, 명백하게 웨이퍼 표면의 전위의 시프트가 방해되고 있지만, Taft가 정인 경우는 그 값이 0.1sec정도에서의 경우의 웨이퍼 표면의 전위의 시프트량과, Taft가 1sec의 경우의 웨이퍼 표면의 전위의 시프트량은 거의 변경되지 않는다. 이 결과로부터 Taft는 0.1sec 이상이면 애프터글로우 플라즈마의 영향을 방지하는데 충분하다고 할 수 있다.
이어서 Vshift의 결정에 대하여 설명한다. Vshift는 플라즈마의 부유 전위만큼의 시프트가 필요하다. 도 10에는 부유 전위 계측의 결과를 나타내고 있다. 도 10(a)는, 부유 전위의 마이크로파 입사 전력 의존성을 나타내고, 도 10(b)는, 부유 전위의 처리 압력 의존성을 나타내고, 도 10(c)는, 부유 전위의 가스 종류 의존성을 나타낸다. 부유 전위의 마이크로파 전력 의존성, 압력 의존성은 그다지 크지 않고, 가스 종류의 의존성에 대해서도 아르곤 가스를 제외하고 큰 의존성은 보이지 않는다. 계측의 결과, 많은 경우, 부유 전위의 절대값은 12V에서 18V의 사이에 있기 때문에, Vshift에 관해서는 마진을 고려하여 15V±5V가 타당하다고 생각된다. 또한, 발명자가 행한 실험에 의하면, 웨이퍼로의 이물 부착은 웨이퍼 전위가 부인 경우에는 현저하게 증가하지만, 정인 경우에는 웨이퍼 전위가 0V인 경우와 큰 차이가 없다는 결과가 얻어지고 있고, 이러한 경우에 있어서는, Vshift는 15V 이상이면 된다.
상기한 바와 같이 구해진 Tbef, Taft 및 Vshift의 값은 기억 장치(115)에 기억되고, 가변 직류 전원의 출력 전압을 제어하는 제어 장치(116)에 의한 제어에 이용된다. 상기한 바와 같이 구해진 Tbef, Taft, Vshift에 근거하여 도 7의 동작을 설명한다. 가변 직류 전원의 출력 전압을 제어하는 제어 장치(116)는, 시각 t0에 있어서 양 가변 직류 전원의 출력 전압값 Va 및 Vb가 식 2 중 V1 및 V2가 되도록 가변 직류 전원의 출력 전압을 제어한다. 예를 들면, 도 5의 Va가 +500V, Vb가 -500V가 되면 된다.
당해 제어 장치(116)는, 시각 t1에 있어서 마이크로파 전원(106)으로부터 출력 개시의 신호를 검지하고, 식 5를 충족시키는 임의의 타이밍 ta로 가변 직류 전원의 출력 전압을 부방향으로 Vshift분 시프트시킨다. 예를 들면, Vshift가 상기한 바와 같이 15V이면, 도 7의 Vc는 485V, Vd는 -515V가 된다. 또한, Tbef의 결정에 있어서, 이 시점에서는 식 5 중 시각 t1은 확정되어 있지 않지만, 처리 시간의 미리 설정된 설정값으로부터 Tbef를 결정하는 것이 가능하다.
그 후, 당해 제어 장치(116)는, 시각 t2에 있어서 마이크로파 전원(106)으로부터 출력 차단의 신호를 검지하고, Taft에 대응하는 시각 tb에 있어서 가변 직류 전원의 출력 전압을 정방향으로 Vshift분 시프트시킨다. 예를 들면, 도 7의 시각 tb는, 시각 t2의 0.1sec 후이며, Ve는 +500V가, Vf는 -500V가 된다.
본 실시예에 있어서, 가변 직류 전원의 출력 전압의 시프트량은, 내측 전극, 외측 전극 모두 동일한 값의 전압의 시프트량으로 하였다. 따라서, 시각 tb에 있어서의 정방향의 시프트에서는, 각각의 전원의 출력 전압이 시각 ta에 있어서의 부방향의 시프트가 실시되기 전의 출력 전압으로 되돌아가는 시프트로 되어 있다. 그러나, 내측 전극 및 외측 전극의 시프트량은 상술의 예에 한정되지 않는다.
예를 들면, 내측 전극 및 외측 전극의 시프트량은 서로 상이한 값이여도 상관없다. 도 7에 있어서, 내측 및 외측의 가변 직류 전원의 출력 전압 Va와 Vb의 평균값이 0V, Vc와 Vd의 평균값이 -15V, Ve와 Vf의 평균값이 0V가 되도록 제어를 행할 경우, Va가 +500V, Vb가 -500V, Vc가 +470V, Vd가 -500V, Ve가 +500V, Vf가 -500V가 되는 일련의 변화를 시켜도 된다. 단, 상기한 바와 같이 양 전극의 출력 전압의 차가 변화되는 시프트를 시킬 경우에는 흡착력이 변화될 가능성이 있기 때문에, 흡착력을 고려할 필요가 있다.
또한, 예를 들면, 시각 ta에 있어서의 부방향 시프트의 값과 시각 tb에 있어서의 정방향 시프트의 값이 각각 상이해도 상관없다. 상기한 바와 같이 부유 전위에는 어느 정도의 편차가 존재한다. 또한, 웨이퍼 전위가 정극성인 경우에는 부극성의 경우와 달리 웨이퍼 전위 0V의 경우와 비교해도 이물의 증가가 보이지 않는 점으로부터, 웨이퍼 전위가 약간 정극성측으로 시프트하도록 시각 tb에 있어서 가변 직류 전원의 출력 전압값을 설정할 수도 있다. 예를 들면 도 7에 있어서, 내측 및 외측의 가변 직류 전원의 출력 전압 Va와 Vb의 평균값이 0V, Vc와 Vd의 평균값이 -15V, Vｅ와 Vf의 평균값이 +5V가 되도록 제어를 행할 경우, Va가 +500V, Vb가 -500V, Vc가 +485V, Vd가 -515V, Ve가 +505V, Vf가 -495V가 되는 일련의 변화를 시켜도 된다. 또한 한번 내측 및 외측의 가변 직류 전원의 출력 전압의 평균값을 0V로부터 어긋나게 한 후, 그것을 원래 상태로 되돌리도록 시프트를 행해도 된다. 예를 들면 도 7에 있어서, 내측 및 외측의 가변 직류 전원의 출력 전압 Va와 Vb의 평균값이 +5V, Vc와 Vd의 평균값이 -15V, Ve와 Vf의 평균값이 0V가 되도록 제어를 행할 경우, Va가 +505V, Vb이 -495V, Vc가 +485V, Vd가 -515V, Ve가 +500V, Vf가 -500V가 되는 일련의 변화를 시켜도 된다.
또한, 최종 방전 처리의 종료 후에는, 웨이퍼의 잔류 흡착의 발생을 방지하기 위하여 마이크로파 전력의 차단보다 이전에 웨이퍼의 흡착을 종료하는 케이스도 존재한다. 상기 케이스의 웨이퍼 흡착 종료 시의 처리의 타임차트를 도 11에 나타낸다. 본 케이스에 있어서는 시각 t5에 있어서 마이크로파 전력이 차단되지만, 그것보다 Tbef 전의 tc에 있어서 내측 및 외측의 가변 직접 유전원의 출력 전압은 Vshift분 부의 값으로 설정된다. t5에 있어서 마이크로파 전력을 차단한 Taft후, 시각 td에 있어서 내측 및 외측의 가변 직류 전원의 출력 전압은, Vshift분 정방향으로 시프트되어 0V로 설정된다. 이상의 흡착 종료 시퀀스를 이용함으로써, 웨이퍼의 표면 전위는 도 11(d)에 나타난 바와 같이 마이크로파 전력의 차단 후, 빠르게 0V가 되고, 그 결과, 이물의 웨이퍼로의 유인을 방지할 수 있다.
이상, 제어 장치(116)에 의한 가변 직류 전원의 출력 전압 제어를 실시함으로써, 플라즈마에 의해 발생한 웨이퍼 표면의 전위를 방전 중단중에 없애는 것이 가능해진다. 또한, 플라즈마 처리 장치는, 사용자의 조작에 근거하여 기억 장치(115)에 상기 제어의 출력 전압값을 자유롭게 설정하기 위한 유저 인터페이스를 구비해도 된다.
예를 들면, 플라즈마 처리 장치는, 디스플레이와 입력 장치와 입력 장치로부터 입력된 설정 조건을 디스플레이에 표시하고, 또한, 기억 장치에 설정값을 판독하는 소프트웨어를 구비하고 있어도 되고, 사용자가 입력 장치 및 디스플레이를 이용하여 기억 장치(115)에 본 발명에 관련된 제어를 위한 출력 전압값을 자유롭게 설정할 수 있는 구성이어도 된다.
플라즈마 방전 중단중에 웨이퍼 표면의 전위를 0V로 함으로써 이물의 부착 억제 효과를 계산으로 어림잡았다. 그 결과를 도 12에 나타낸다. 도 12의 가로축은 웨이퍼 표면의 전위이며, 세로축은, 처리실 내벽면으로부터 처리실 내로 튀어 나온 이물의 웨이퍼로의 도달율이다. 또한, 계산은 이하의 조건으로 실시하였다.
처리실(101)의 내부의 압력은 0.6Pa로 하고, 챔버 내에는 평균하여 3m/s의 처리실 상부로부터 배기구를 향하는 희박유체의 흐름이 있는 것으로 하였다. 이물의 입경에 관해서는, 10㎚, 20㎚, 50㎚의 3종류의 입경으로 계산을 실시하였다. 이물의 대전은, -1.6×10-19[C]로 하였다. 도달율은, 1회의 계산당 1000개의 입자의 거동을 계산하고, 그 중 웨이퍼에 도달하는 것의 수를 카운트함으로써 산출하였다. 이들의 이물은 진공 처리실의 내벽면의, 웨이퍼보다 상부의 어느 구간으로부터 발생한다고 하고, 각각의 이물의 발생 장소는 상기 구간 내에서 랜덤으로 결정하였다. 또한, 이물이 벽면으로부터 발생할 때의 초속도에 대해서는 5m/s 이하의 값을 각각의 이물에 대하여 랜덤으로 부여하는 것으로 하였다.
상기의 조건으로 계산을 행한 결과, 50㎚ 이상의 큰 이물에 관해서는, 부유 전위 정도가 비교적 작은 전위에서는 이물의 웨이퍼로의 도달율은 증가하지 않지만, 20㎚나 10㎚와 같은 작은 이물에 관해서는, 부유 전위정도의 전위를 웨이퍼가 가짐으로써, 대전한 이물이 웨이퍼에 끌어 당겨져 도달할 수 있는 것을 알 수 있었다. 특히 10㎚의 이물에 관해서는, 10V정도의 전위로 그 대부분이 웨이퍼에 도달하게 되는 점으로부터, 본 발명에 의해 플라즈마 방전의 중단중에 플라즈마에 의해 발생하는 웨이퍼 표면의 전위를 없앰으로써 미소(微小)한 이물이 웨이퍼에 부착되는 것을 방지할 수 있다고 생각된다.
본 실시예에서는 도 2의 등가 회로에 있어서 Rin=Rout 또한 Cin=Cout의 경우의 예에 대하여 기재하였다. Rin=Rout 또한 Cin=Cout의 경우, 웨이퍼의 전위는 내측 및 외측의 가변 직류 전원의 출력 전압의 평균값이 되기 때문에, V1=-V2로 하면, 웨이퍼의 전위는 0V가 된다. 한편, 어떠한 이유로 정전 흡착용 전극과 웨이퍼와의 사이의 저항값 및 정전 용량값에 내외차가 발생하여, 식 1에서 Rin≠Rout 또는, 식 3에서 Cin≠Cout이 된 경우, 식 1 또는 식 3보다 웨이퍼(103)의 표면의 전위는, 내측 및 외측의 가변 직류 전원의 출력 전압값의 평균값이 되지 않고, V1=-V2 의 경우에도 웨이퍼(103)의 표면에는 전위가 발생하는 것이 된다.
발명자에 의한 실험에 따르면, 저항값에 내외차가 발생한 경우로서는, 이하와 같은 것이 생각된다.
예를 들면, 시료대의 온도를 내측과 외측에서 상이하도록 제어하고 있는 경우는, 그 온도차로부터, 전극 상의 유전체막의 저항값에 내외차가 발생한다. 또한, 예를 들면, 전극 상의 유전체막이나, 웨이퍼 이면의 막의 저항값에, 흐르는 전류의 방향의 의존성이 있는 경우에는, 내측과 외측에서는 전극과 웨이퍼 사이를 흐르는 전류의 방향이 역방향이 되기 때문에, 저항값의 내외차가 발생한다. 정전 용량값에 내외차가 발생하는 경우로서는, 전극의 면적이 내외에서 상이한 경우나, 유전체층의 두께가 내외에서 상이한 경우 등이 생각된다.
상기와 같이 웨이퍼와 정전 흡착용 전극과의 사이의 임피던스에 내외차가 있는 경우에는 플라즈마로부터의 하전 입자 유입의 영향 이외에도 웨이퍼를 정전 흡착용 전극에 의해 흡착함으로써 웨이퍼 표면에 전위가 발생해 버린다. 웨이퍼의 표면에 전위가 발생하면 대전한 이물을 웨이퍼 상에 불러 모으는 것이 되어, 이물의 웨이퍼 부착이 증가할 우려가 있다. 대전한 이물의 웨이퍼 부착을 방지하기 위해서는, 웨이퍼와 정전 흡착용 전극과의 사이의 임피던스의 내외차를 고려하여, 정전 흡착용 전극용의 가변 직류 전원의 출력 전압을 결정하는 것이 요구된다. 이 때문에, Rin≠Rout의 경우의 예에 대하여 이하에 설명한다.
[실시예 2]
본 실시예에서는, 실시예 1과는 상이한 구성의 부분에 대하여 설명한다. 도 13에는, Rin≠Rout의 경우에 V1=-V2로 한 처리의 타임차트를 나타낸다. 먼저, 시각 t0에 있어서 양 가변 직류 전원이 전압을 출력함으로써 웨이퍼는 시료대 상에 흡착되지만, 그 때, 회로의 시정수에 따른 시간에서 웨이퍼 표면 전위는 식 1에 의해 결정되는 전위로 이행해 나간다. 시각 t1에 있어서, 마이크로파가 처리실 내에 입사되어 플라즈마가 생성되지만, 이 플라즈마의 생성에 따른 웨이퍼로의 하전 입자의 유입에 의해, 웨이퍼는 플라즈마의 부유 전위와 동전위(同電位)가 된다.
그 후, 실시예 1에서 설명한 바와 같이 시각 ta에 있어서의 내측 및 외측의 가변 직류 전원의 출력 전압의 부방향으로의 시프트와 시각 t2에 있어서의 마이크로파 전력의 차단과 시각 tb에 있어서의 내측 및 외측의 가변 직류 전원의 출력 전압의 정방향으로의 시프트가 실시된다. 시각 tb 직후에 있어서는, 웨이퍼의 표면 전위는 0V가 되지만, 그 후, 웨이퍼의 표면 전위는 식 1에 의해 결정되는 전위로 시간을 들여서 이행한다. 상기한 바와 같이, Rin≠Rout의 경우, 흡착 시의 가변 직류 전원의 출력 전압을 V1=-V2로 하면, 플라즈마 방전이 실시되어 있지 않는 경우에 웨이퍼 표면에 전위가 발생하고, 그 전위가 웨이퍼 상에 이물을 끌어 당기는 원인이 될 수 있다.
도 14에 본 실시예에 관련된 처리의 타임차트를 나타낸다. 본 실시예에서는, 가변 직류 전원의 출력 전압을 제어하는 제어 장치(116)는, 시각 t0에 있어서 내측 및 외측의 가변 직류 전원의 출력 전압값 Va, Vb가 식 2의 V1 및 V2가 되도록 가변 직류 전원의 출력 전압을 제어한다. 예를 들면, 식 2에 있어서 Rin=6MΩ, Rout=4MΩ인 경우에는 Va=+600V, Vb=-400V로 하면 된다. 이와 같이 식 2를 충족시키도록 가변 직류 전원의 출력 전압을 제어하여 흡착을 개시함으로써, 도 14(d)에 나타낸 바와 같이 플라즈마 처리 개시 전의 웨이퍼 표면 전위를 작게 할 수 있다.
제어 장치(116)는, 시각 t1에 있어서 플라즈마 방전의 개시로서 마이크로파 전원(106)으로부터 출력 개시의 신호를 검지하지만, 그 후, 제어 장치(116)는, 식 5를 충족시키는 임의의 타이밍 ta로 가변 직류 전원의 출력 전압을 부방향으로 Vshift분 시프트시킨다. 예를 들면, Vshift가 15V이면, 도 14의 Vc는 +585V, Vd는 -415V가 된다. 그 후, 당해 제어 장치(116)는, 시각 t2에 있어서 마이크로파 전원(106)으로부터 출력 차단의 신호를 검지하고, Taft에 대응하는 시각 tb에 있어서 가변 직류 전원의 출력 전압을 정방향으로 Vshift분 시프트시킨다. 예를 들면, 도 14의 시각 tb는 시각 t2의 0.1sec 후이며, Ve는 +600V가, Vf는 -400V가 된다.
상술한 바와 같이 식 2를 따라 V1≠V2로 흡착을 행함으로써, Rin≠Rout의 경우에 있어서 정전 흡착용 전극에 의해 웨이퍼를 흡착함으로써 발생하는 웨이퍼 표면의 전위를 억제할 수 있다. 또한, 각 시각에 있어서의 가변 직류 전원의 출력 전압의 결정 방법은 상술한 방법에 한정되지 않고, 도 2에 나타내는 등가 회로 중의 임피던스의 값에 따라 다양하게 변화시켜도 된다. 예를 들면, 회로의 시정수가 몇십 초에 미칠만큼 길고), Cin과 Cout에 큰 차가 있는 경우는 시각 t0에서 t1의 사이에 있어서 저항값의 내외차에 의한 효과보다도 정전 용량값의 내외차에 의한 효과의 쪽이 커지는 경우가 있다. 상기와 같은 경우에는, 정전 용량에 의한 내외차의 영향을 없애기 위하여, 시각 t0에 있어서 제어 장치(116)는, 내측 및 외측의 가변 직류 전원의 출력 전압값이 식 4의 V1 및 V2를 충족시키도록 제어를 행하고, 시각 t1 이후에 도 14에 기재된 타임차트를 따른 제어를 행해도 된다.
또한, 예를 들면, 회로의 시정수가 정확하게 파악되는 경우에는, 시각 t0에 있어서 제어 장치(116)는, 내측 및 외측의 가변 직류 전원의 출력 전압을 식 4의 V1 및 V2를 충족시키도록 제어하고, 그 후, 웨이퍼 표면 전위의 식 3에서 표기되는 전위로의 이행을 억제하도록, 시각 t0에서 t1의 사이에 있어서, 완만하게 내측 및 외측의 가변 직류 전원의 출력 전압을 변화시키는 제어를 행해도 된다.
이상의 예에 한정되지 않고, 가변 직류 전원의 출력 전압의 변화의 양 및 타이밍은 본 발명의 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다. 또한, 본 실시예에 의해 플라즈마에 의해 발생하는 웨이퍼 표면의 전위를 플라즈마 방전의 중단중에 없애고, 웨이퍼로의 대전한 이물의 부착을 저감할 수 있다.
이어서 실시예 1 및 2와 상이한 다른 실시형태에 대하여 이하에 설명한다.
[실시예 3]
도 15를 이용하여 본 실시예에 관련된 플라즈마 처리 장치에 대하여 설명한다. 또한, 본 실시예에서는, 실시예 1 및 2와 상이한 구성의 부분에 대하여 설명한다. 도 15는, 본 실시예에 관련된 플라즈마 처리 장치의 주요부 단면의 구성을 나타낸다. 도 15의 플라즈마 처리 장치도 ECR형 에칭 장치이지만, ECR형 에칭 장치에 한정되지 않고 다른 프라즈마원의 에칭 장치에도 본 실시예는 적용 가능하다.
본 실시예에 관련된 플라즈마 처리 장치는, 실시예 1 및 2의 구성요소에 더해, 플라즈마에 의한 발광 검출 수단(1501)과 이온 전류 계측 수단(1502)과 부유 전위 계측 수단(1503)과 가변 직류 전원의 출력 전압의 제어를 행하는 제어 장치(1504)를 구비한다. 플라즈마에 의한 발광 검출 수단(1501)은, 예를 들면, 파이버 및 광전자 증배관 등의 센서의 조합이며, 발광을 검출함으로써 플라즈마의 생성 및 소실(종료)을 검지할 수 있다.
또한, 이온 전류 계측 수단(1502)은, 예를 들면, 충분히 부극성의 전위가 인가된 도체 탐침 및 전류계의 조합이며, 플라즈마로부터의 이온의 유입에 의한 전류를 검출함으로써 진공 처리실 내에 존재하는 하전 입자의 존재를 검지할 수 있다. 또한 부유 전위 계측 수단(1503)은, 예를 들면, 플라즈마의 부유 전위를 계측하기 위한 도체 탐침과 고저항 소자의 조합이며, 플라즈마의 부유 전위를 계측함으로써, Vshift의 양을 결정하는 것이 가능해진다.
제어 장치(1504)는, 제어 장치(116) 대신에 마련되고, 발광 검출 수단(1501) 또는 이온 전류 검출 수단(1502)에서 검출된 플라즈마의 생성 및 플라즈마의 소실을 가지고 시각t1, t2를 결정하고, 부유 전위 계측 수단에 의해 계측된 플라즈마의 부유 전위를 Vshift로서 가변 직류 전원의 출력 전압의 제어를 행하는 제어 장치이다. 플라즈마의 발광 검출 수단(1501) 또는 이온 전류 계측 수단(1502)을 이용하여 플라즈마 방전의 개시, 종료를 검지함으로써 마이크로파의 전원 출력을 이용한 제어와는 달리 확실하게 플라즈마의 생성 및 소실을 파악할 수 있다.
이 때문에, 본 실시예에서는, 플라즈마의 발광 검출 수단(1501) 또는 이온 전류 계측 수단(1502)에서 검지된 방전 종료로부터 가변 직류 전원의 출력 전압의 정방향으로의 시프트를 개시할 때까지의 시간인 Taft는 0sec이면 된다. 또한, 부유 전위 계측 수단(1503)을 이용하여 Vshift의 값을 결정함으로써 플라즈마 조건의 차에 의한 얼마 안되는 부유 전위의 변화분에 대해서도 웨이퍼 표면의 전위의 보정을 행하는 것이 가능해지고, 방전 중단중의 웨이퍼 표면 전위를 보다 확실하게 0V에 가깝게 할 수 있다. 따라서, 본 실시예에 의해 플라즈마에 의해 발생하는 웨이퍼 표면의 전위를 플라즈마 방전의 중단중에 없애고, 웨이퍼로의 대전한 이물의 부착을 저감할 수 있다.
이상, 본 발명을 실시형태에 근거하여 구체적으로 설명하였지만, 본 발명은 상기 각 실시형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다. 예를 들면, 마이크로파 전원(106)의 출력값을 모니터하고, 기억 장치(115)에 기록된 값을 이용하여 제어 장치(116)로 가변 직류 전원의 출력 전압을 제어한다고 하는 일련의 장치 및 그 동작을 담당하는 역할을 도시하고 있지 않은 장치 전체를 제어하는 주제어 장치(호스트 컴퓨터 등)에 소프트웨어로서 장착하는 것도 가능하다.
또한, 예를 들면, 마이크로파 전원(106)의 출력값을 모니터하고, 기억 장치(115)에 기록된 값을 이용하여 제어 장치(116)로 가변 직류 전원의 출력 전압을 제어한다고 하는 일련의 장치 및 그 동작을 기존의 플라즈마 처리 장치에 있어서 처리 조건 중 하나로서 설정을 행하고, 플라즈마 처리 방법으로서의 운용을 행하는 것도 가능하다.
또한, 본 발명은, ECR형 플라즈마 에칭 장치에 적용한 예로 설명하였지만, 본 발명은, 유도성 결합형 플라즈마 에칭 장치, 용량성 결합형 플라즈마 에칭 장치 등의 다른 프라즈마원의 플라즈마 처리 장치에도 적용 가능하다.
101: 처리실
102: 시료대
103: 웨이퍼
104: 고주파 전극
105: 고주파 전원
106: 마이크로파 전원
107: 마이크로파 발진원
108: 솔레노이드 코일
109: 도파관
110: 내측의 정전 흡착용 전극
111: 외측의 정전 흡착용 전극
112: 유전체층
113: 내측의 가변 직류 전원
114: 외측의 가변 직류 전원
115: 기억 장치
116: 제어 장치
1504: 제어 장치
1501: 발광 검출 수단
1502: 이온 전류 계측 수단
1503: 부유 전위 계측 수단

Claims (9)

  1. 플라즈마를 이용하여 시료가 처리되는 처리실과,
    상기 플라즈마를 생성하기 위한 고주파 전력을 공급하는 고주파 전원과,
    상기 시료를 정전 흡착시키기 위한 제1 전극 및 제2 전극을 구비하여 상기 시료가 재치되는 시료대와,
    제1 직류 전압을 상기 제1 전극에 인가하고, 상기 제1 직류 전압과 극성이 다른 제2 직류 전압을 상기 제2 전극에 인가하는 직류 전원과,
    상기 고주파 전력이 공급되고 있는 동안, 극성이 변화하지 않도록 미리 설정된 상기 제1 직류 전압 및 상기 제2 직류 전압을 부의 방향으로 소정의 값만큼 시프트시키고, 상기 고주파 전력이 공급 정지된 후, 상기 부의 방향으로 소정의 값만큼 시프트되어 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 정의 방향으로 상기 소정의 값만큼 시프트시키는 제어 장치를 구비하는 것을 특징으로 하는 플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 고주파 전력이 공급되고 있는 동안, 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 부의 방향으로 시프트시키는 시프트량은, 상기 고주파 전력이 공급 정지된 후, 상기 부의 방향으로 소정의 값만큼 시프트되어 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 정의 방향으로 시프트시킨 때의 상기 시료의 전위가 0 V로 되는 값인 것을 특징으로 하는 플라즈마 처리 장치.
  3. 제 1 항에 있어서,
    상기 고주파 전력이 공급되고 있는 동안, 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 부의 방향으로 시프트시키는 시프트량은, 상기 플라즈마에 의한 부유 전위를 바탕으로 구해진 값인 것을 특징으로 하는 플라즈마 처리 장치.
  4. 제 1 항에 있어서,
    상기 고주파 전력이 공급되고 있는 동안, 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 부의 방향으로 시프트시키는 시프트량은, 15 V 이상인 것을 특징으로 하는 플라즈마 처리 장치.
  5. 제 1 항에 있어서,
    상기 제어 장치는, 상기 고주파 전력이 공급 개시되기 전, 상기 제1 전극과 상기 시료의 사이의 임피던스와, 상기 제2 전극과 상기 시료의 사이의 임피던스와의 차이에 의해 발생한 상기 시료의 전위가 0으로 되도록 상기 제1 직류 전압과 상기 제2 직류 전압을 제어하는 것을 특징으로 하는 플라즈마 처리 장치.
  6. 제 1 항에 있어서,
    상기 플라즈마의 생성 및 상기 플라즈마의 방전 종료를 검지하는 검지 수단을 더 구비하고,
    상기 검지 수단은, 상기 고주파 전원의 출력 전압을 모니터하는 센서, 상기 플라즈마의 발광을 모니터하는 센서 또는 상기 플라즈마로부터의 이온 전류를 모니터하는 센서를 구비하는 것을 특징으로 하는 플라즈마 처리 장치.
  7. 플라즈마를 이용하여 시료가 처리되는 처리실과, 상기 플라즈마를 생성하기 위한 고주파 전력을 공급하는 고주파 전원과, 상기 시료를 정전 흡착시키기 위한 제1 전극 및 제2 전극을 구비하여 상기 시료가 재치되는 시료대와, 제1 직류 전압을 상기 제1 전극에 인가하고, 상기 제1 직류 전압과 극성이 다른 제2 직류 전압을 상기 제2 전극에 인가하는 직류 전원을 구비하는 플라즈마 처리 장치를 이용한 플라즈마 처리 방법에 있어서,
    상기 고주파 전력이 공급되고 있는 동안, 극성이 변화하지 않도록 미리 설정된 상기 제1 직류 전압 및 상기 제2 직류 전압을 부의 방향으로 소정의 값만큼 시프트시키고,
    상기 고주파 전력이 공급 정지된 후, 상기 부의 방향으로 소정의 값만큼 시프트되어 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 정의 방향으로 시프트시키는 것을 특징으로 하는 플라즈마 처리 방법.
  8. 제 7 항에 있어서,
    상기 고주파 전력이 공급되고 있는 동안, 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 부의 방향으로 시프트시키는 시프트량은, 상기 고주파 전력이 공급 정지된 후, 상기 부의 방향으로 소정의 값만큼 시프트되어 상기 미리 설정된 제1 직류 전압 및 제2 직류 전압을 정의 방향으로 시프트시킨 때의 상기 시료의 전위가 0 V로 되는 값, 또는, 상기 플라즈마에 의한 부유 전위를 바탕으로 구해진 값인 것을 특징으로 하는 플라즈마 처리 방법.
  9. 제 7 항에 있어서,
    상기 고주파 전력이 공급 개시되기 전, 상기 제1 전극과 상기 시료의 사이의 임피던스와, 상기 제2 전극과 상기 시료의 사이의 임피던스와의 차이에 의해 발생한 상기 시료의 전위가 0으로 되도록 상기 제1 직류 전압과 상기 제2 직류 전압을 제어하는 것을 특징으로 하는 플라즈마 처리 방법.
KR1020170174968A 2015-05-12 2017-12-19 플라즈마 처리 장치 및 플라즈마 처리 방법 KR102266687B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-096998 2015-05-12
JP2015096998A JP6518505B2 (ja) 2015-05-12 2015-05-12 プラズマ処理装置およびプラズマ処理方法
KR1020160008548A KR102066546B1 (ko) 2015-05-12 2016-01-25 플라즈마 처리 장치 및 플라즈마 처리 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008548A Division KR102066546B1 (ko) 2015-05-12 2016-01-25 플라즈마 처리 장치 및 플라즈마 처리 방법

Publications (2)

Publication Number Publication Date
KR20180001536A KR20180001536A (ko) 2018-01-04
KR102266687B1 true KR102266687B1 (ko) 2021-06-17

Family

ID=57276154

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160008548A KR102066546B1 (ko) 2015-05-12 2016-01-25 플라즈마 처리 장치 및 플라즈마 처리 방법
KR1020170174968A KR102266687B1 (ko) 2015-05-12 2017-12-19 플라즈마 처리 장치 및 플라즈마 처리 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160008548A KR102066546B1 (ko) 2015-05-12 2016-01-25 플라즈마 처리 장치 및 플라즈마 처리 방법

Country Status (4)

Country Link
US (3) US9941133B2 (ko)
JP (1) JP6518505B2 (ko)
KR (2) KR102066546B1 (ko)
TW (1) TWI592981B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180041343A (ko) 2016-10-14 2018-04-24 주식회사 엘지화학 금속합금폼의 제조 방법
JP7045152B2 (ja) * 2017-08-18 2022-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
EP3748668B1 (en) * 2018-01-29 2022-08-24 ULVAC, Inc. Reactive ion etching device
JP7061922B2 (ja) * 2018-04-27 2022-05-02 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7346269B2 (ja) * 2019-01-17 2023-09-19 東京エレクトロン株式会社 静電吸着部の制御方法、及びプラズマ処理装置
CN111446144B (zh) * 2019-01-17 2024-04-19 东京毅力科创株式会社 静电吸附部的控制方法和等离子体处理装置
JP2020177785A (ja) * 2019-04-17 2020-10-29 日本電産株式会社 プラズマ処理装置
CN112616320B (zh) * 2019-08-05 2024-04-05 株式会社日立高新技术 等离子处理装置
TWI796593B (zh) * 2019-09-06 2023-03-21 美商應用材料股份有限公司 用於不同基板的共同靜電吸盤
WO2021200773A1 (ja) * 2020-03-31 2021-10-07 アトナープ株式会社 プラズマ生成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090109595A1 (en) * 2007-10-31 2009-04-30 Sokudo Co., Ltd. Method and system for performing electrostatic chuck clamping in track lithography tools
JP5596082B2 (ja) * 2012-06-18 2014-09-24 東京エレクトロン株式会社 基板吸着離脱方法及び基板処理方法
JP2015072825A (ja) * 2013-10-03 2015-04-16 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204177A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd プラズマ処理方法
JPH06349594A (ja) * 1993-06-07 1994-12-22 Mitsubishi Electric Corp プラズマ発生装置
JPH0722499A (ja) * 1993-06-18 1995-01-24 Kokusai Electric Co Ltd 半導体製造装置及び方法
US5894400A (en) * 1997-05-29 1999-04-13 Wj Semiconductor Equipment Group, Inc. Method and apparatus for clamping a substrate
JP3751012B2 (ja) * 1997-08-12 2006-03-01 東京エレクトロン株式会社 半導体プラズマ装置における圧力系の制御方法及びその装置
US6346428B1 (en) * 1998-08-17 2002-02-12 Tegal Corporation Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing
JP2002100573A (ja) * 2000-09-25 2002-04-05 Nec Corp 半導体製造装置および半導体製造方法
JP2004047511A (ja) 2002-07-08 2004-02-12 Tokyo Electron Ltd 離脱方法、処理方法、静電吸着装置および処理装置
JP2007115765A (ja) * 2005-10-18 2007-05-10 Hitachi High-Technologies Corp プラズマ処理装置
US20070211402A1 (en) 2006-03-08 2007-09-13 Tokyo Electron Limited Substrate processing apparatus, substrate attracting method, and storage medium
JP4847909B2 (ja) * 2007-03-29 2011-12-28 東京エレクトロン株式会社 プラズマ処理方法及び装置
US9123509B2 (en) * 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
JP4126084B1 (ja) * 2007-07-23 2008-07-30 信越エンジニアリング株式会社 静電チャックの表面電位制御方法
US7813103B2 (en) * 2007-10-11 2010-10-12 Applied Materials, Inc. Time-based wafer de-chucking from an electrostatic chuck having separate RF BIAS and DC chucking electrodes
JP2010040822A (ja) 2008-08-06 2010-02-18 Tokyo Electron Ltd 静電吸着装置の除電処理方法、基板処理装置、及び記憶媒体
JP2011060984A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp プラズマ処理装置及びプラズマ処理方法
JP6088780B2 (ja) * 2012-10-02 2017-03-01 株式会社アルバック プラズマ処理方法及びプラズマ処理装置
JP2014075398A (ja) * 2012-10-03 2014-04-24 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090109595A1 (en) * 2007-10-31 2009-04-30 Sokudo Co., Ltd. Method and system for performing electrostatic chuck clamping in track lithography tools
JP5596082B2 (ja) * 2012-06-18 2014-09-24 東京エレクトロン株式会社 基板吸着離脱方法及び基板処理方法
JP2015072825A (ja) * 2013-10-03 2015-04-16 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
JP6518505B2 (ja) 2019-05-22
US20160336185A1 (en) 2016-11-17
TW201640558A (zh) 2016-11-16
US20190333772A1 (en) 2019-10-31
KR20160133353A (ko) 2016-11-22
US20180190502A1 (en) 2018-07-05
KR20180001536A (ko) 2018-01-04
US11315792B2 (en) 2022-04-26
US9941133B2 (en) 2018-04-10
US10395935B2 (en) 2019-08-27
JP2016213358A (ja) 2016-12-15
TWI592981B (zh) 2017-07-21
KR102066546B1 (ko) 2020-01-15

Similar Documents

Publication Publication Date Title
KR102266687B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR101947539B1 (ko) 플라즈마 처리 장치
US12057292B2 (en) Feedback loop for controlling a pulsed voltage waveform
US20170358431A1 (en) Systems and methods for controlling a voltage waveform at a substrate during plasma processing
JP3937453B2 (ja) プラズマ中のイオン流の測定方法及び装置
JP2019024090A (ja) Ｄｃバイアス変調による、粒子発生抑制装置
CN102365717A (zh) 多频电容耦合等离子体刻蚀腔
KR102001018B1 (ko) 시료의 이탈 방법 및 플라스마 처리 장치
KR20090129446A (ko) Ｒｆ-전력공급 전극의 ｄｃ 전압 제어 방법 및 장치
JPH07211705A (ja) プラズマの不均一性を制御する装置およびプラズマ生成方法
TW202003889A (zh) 電漿處理裝置
Annaratone et al. The plasma-sheath boundary near the adaptive electrode as traced by particles
JP6708358B2 (ja) プラズマ処理装置及び試料の離脱方法
JP6648236B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR20190022339A (ko) 측정 장치, 측정 방법 및 플라즈마 처리 장치
JP6609664B2 (ja) プラズマ処理装置
JP2022072397A (ja) プラズマ処理方法およびプラズマ処理装置
JPH0227649A (ja) イオン処理装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant