KR102233299B1 - 저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스 - Google Patents

저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스 Download PDF

Info

Publication number
KR102233299B1
KR102233299B1 KR1020187024020A KR20187024020A KR102233299B1 KR 102233299 B1 KR102233299 B1 KR 102233299B1 KR 1020187024020 A KR1020187024020 A KR 1020187024020A KR 20187024020 A KR20187024020 A KR 20187024020A KR 102233299 B1 KR102233299 B1 KR 102233299B1
Authority
KR
South Korea
Prior art keywords
interface
controller chip
controller
embedded controller
bios
Prior art date
Application number
KR1020187024020A
Other languages
English (en)
Other versions
KR20180096825A (ko
Inventor
로버트 이. 고우
마젠 지. 게데온
반즈 쿠퍼
바사바라즈 비. 아스테카
션 씨. 다디스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20180096825A publication Critical patent/KR20180096825A/ko
Application granted granted Critical
Publication of KR102233299B1 publication Critical patent/KR102233299B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3231—Monitoring the presence, absence or movement of users
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

제1 제어기, 제2 제어기, 및 제1 제어기와 제2 제어기 사이를 접속하는 버스를 포함하는 전자 디바이스가 제공될 수도 있다. 전자 디바이스는 제1 제어기와 제2 제어기 사이의 제1 신호 라인을 또한 포함할 수도 있고, 제1 제어기는 제2 제어기를 저전력 모드로부터 웨이크업하기 위하여 제1 신호 라인 상의 제1 신호를 제2 제어기에 제공한다.

Description

저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스{ELECTRONIC DEVICE HAVING A CONTROLLER TO ENTER A LOW POWER MODE}
실시형태들은 내장된 제어기(embedded controller)(EC)와 통신하는 것에 관한 것일 수 있다.
전자 디바이스는 정상 상태(normal state) 및 슬립 상태(sleep state)와 같은 상이한 상태들(또는 모드들)에서 동작할 수도 있다. 상이한 상태들(또는 모드들)의 이용은 배터리 전력을 절감하기 위한 것일 수도 있다.
배열들 및 실시형태들은 유사한 참조 번호들이 유사한 구성요소들을 지칭하는 다음의 도면들을 참조하여 상세하게 설명될 수도 있으며:
도 1은 예시적인 실시형태에 따른 전자 디바이스의 컴포넌트(component)들의 다이어그램이고;
도 2는 예시적인 실시형태에 따라, 논리적 상태들, 천이 경로들, 및 상이한 상태들 사이의 이벤트들을 도시하는 상태 다이어그램이고;
도 3은 예시적인 실시형태에 따라, 하나의 상태로부터 또 다른 상태로 천이할 때에 발생하는 이벤트들을 핸들링(handling)하기 위한 동작들을 도시하는 플로우차트이고;
도 4는 예시적인 실시형태에 따라, EC에 의해 구동된 신호의 상태에 있어서의 변화에 의해 호출된 핸들러(handler)의 동작들을 도시하는 플로우차트이고;
도 5는 예시적인 실시형태에 따라, EC에 대한 오퍼레이팅 시스템(operating system)(OS) 액세스들에 의해 호출되는 핸들러의 동작들을 도시하는 플로우차트이다.
다음의 상세한 설명에서, 유사한 참조번호들 및 문자들은 상이한 도면들에서 동일하고, 대응하고 및/또는 유사한 컴포넌트들을 나타내기 위하여 이용될 수도 있다. 또한, 뒤따르는 상세한 설명에서, 일 예의 크기들/모델들/값들/범위들이 주어질 수도 있지만, 실시형태들은 그것으로 제한되지는 않는다. 특정 세부사항들은 예시적인 실시형태들을 설명하기 위하여 기재되지만, 실시형태들이 이 특정 세부사항들 없이도 실시될 수도 있다는 것이 관련 기술분야의 통상의 기술자에게 명백해야 한다.
전자 디바이스는 다수의 상이한 모드들에서 동작할 수도 있다. 하나의 동작 모드는 사용자 부재 모드(User Absent Mode)(UAM)이다. 사용자 부재 모드는, 시스템(또는 디바이스)이 작동 중이지만, 사용자 인터페이스들(예컨대, 디스플레이들, 입력 디바이스들)이 이용 중이지 않은 모드이다. 사용자 부재 모드는 슬립 모드 또는 스탠바이 모드(standby mode) 대신에 이용될 수도 있다.
사용자 부재 모드를 지원하기 위하여, 전자 디바이스는 특정 시간 길이 동안에 사용자 부재 모드에서 머무를 필요가 있을 수도 있고, 여전히 이용가능할 수도 있다. 그러나, 이것은 시간에 대한 배터리로부터의 전력을 감소시킬 수도 있다. 이것은 전자 디바이스가 이 시간에 대한 미리 규정된 것보다 적은 양을 소비할 수도 있다는 것을 의미할 수도 있다. 사용자 부재 모드는 저전력 모드(low power mode)(LPM) 로 또한 칭해질 수도 있다.
전자 디바이스는 이동 단말, 이동 디바이스, 이동 컴퓨팅 플랫폼, 이동 플랫폼, 랩톱 컴퓨터, 태블릿, 울트라-이동 개인용 컴퓨터(ultra-mobile personal computer), 이동 인터넷 디바이스, 스마트폰, 개인 정보 단말(personal digital assistant), 디스플레이 디바이스, 텔레비전(TV) 등 중의 임의의 하나일 수도 있다.
전자 디바이스는 메모리, 디스플레이, 프로세서(또는 중앙 프로세싱 유닛(central processing unit)(CPU)), 무선 통신 디바이스, (배터리 포트 내의) 배터리 등과 같은 다수의 컴포넌트들을 포함할 수도 있다. 컴포넌트들은 예를 들어, 회로 기판들 상에서, 및/또는 실리콘 칩들 상에서 제공될 수도 있다.
전자 디바이스는 데이터 버스(또는 데이터 인터페이스)를 통해 코어 칩셋(core chipset)에 접속된 내장된 제어기(embedded controller)(EC)를 포함할 수도 있다. 적어도 하나의 실시형태에서, 데이터 버스는 로우-핀-카운트(low-pin-count)(LPC) 버스를 포함할 수도 있다. EC는 예를 들어, 키보드 시스템 제어기(keyboard system controller)(KSC) 및 시스템 관리 제어기를 구현할 수도 있다.
키보드 시스템 제어기의 하나의 예로서, 사용자 부재 모드(UAM)에 있을 때, 키보드 시스템은 사용자가 존재하지 않는 것으로 가정되므로, 키보드 시스템 제어기는 키스트로크(keystroke)들을 프로세싱하지 않을 수도 있다. 키스트로크들은 UAM 탈출 이벤트로서 여전히 이용될 수도 있고, 이것은 웨이크 이벤트(wake event)가 OS로 전송될 수도 있어서, OS로 하여금, 디바이스/시스템을 사용자 부재 모드(UAM)로부터 나오게 하지만; 키스트로크의 내용은 손실될 수도 있다는 것을 의미한다(즉, 당신은 웨이크 이벤트를 얻을 수도 있지만, KSC는 어느 키가 타격되었는지를 알지 못할 수도 있고, 그러므로, 키를 OS로 전송하지 않는다). 예를 들어, 머신(machine)이 사용자 부재 모드(UAM)에 진입(enter)하기 전에 사용자가 워드 프로세서 애플리케이션을 개방하게 하고, 사용자가 "f" 키를 타격할 경우, 워드 프로세서 애플리케이션은 키를 통지받지 못할 수도 있고, "f"는 스크린 상에서 또는 개방된 문서에서 나타나지 않을 수도 있다.
배열에서, EC는 (LPC 인터페이스와 같은) 데이터 인터페이스의 입력/출력(input/output)(I/O) 채널을 턴오프(turn off)함으로써 상당한 양의 전력을 절약할 수도 있다. 그러나, EC가 데이터 인터페이스(또는 LPC 인터페이스)를 다시 턴온(turn on)하는 것은 상당한 양의 시간이 걸릴 수도 있다. 이 시간은 현재 이용가능한 오퍼레이팅 시스템들에 대해 너무 길 수도 있다. 데이터 인터페이스 드라이버(또는 EC 인터페이스 드라이버)는 EC가 준비되기 위한 최대 설정 시간을 대기하기만 할 수도 있다. 일단 데이터 인터페이스(또는 LPC 인터페이스)가 턴오프되면, 호스트 제어기는 대역외(out-of-band) 메커니즘들을 이용하여 저전력 모드를 탈출할 것을 EC에 통지하기 위하여, EC와 통신할 수도 있다.
실시형태들은 전력 절약을 허용하기 위하여 EC 저전력 모드를 관리할 수도 있다. 이것은 적어도 하나의 실시형태에서, 기존의 오퍼레이팅 시스템 코드에 대한 변경들 없이 행해질 수도 있다.
실시형태들은 하나 이상의 범용 I/O(general purpose I/O)(GPIO) 신호 라인들 또는 다른 메커니즘들을 이용하는, EC 펌웨어와 기본 입력/출력 시스템(Basic Input/Output System)(BIOS) 사이의 대역외 또는 측대역 핸드쉐이크(handshake)를 채용할 수도 있다. 2개의 단방향 GPIO들을 이용하는 적어도 하나의 실시형태에서, 제1 신호(또는 제1 신호 라인)는 EC로 하여금, I/O 인터페이스 저전력 모드로부터 웨이크업(wake up)하게 하기 위하여 BIOS-제어된 칩셋(즉, 입력/출력 허브(input/output hub)(IOC))으로부터 출력될 수도 있다. 제2 신호(또는 제2 신호 라인)는 EC가 저전력 모드에 진입(enter)하거나 이를 탈출(exit)할 때에 EC에 의해 로우(low) 및 하이(high)로 구동될 수도 있다. BIOS는 EC에 대한 오퍼레이팅 시스템(OS) 액세스를 검출할 수도 있고, BIOS는 LPC 인터페이스가 업(up)되어 가동될 때까지 OS 요청들을 연기하면서, EC를 웨이크업할 수도 있다.
실시형태들은 적어도 3개의 주 컴포넌트들, 즉, BIOS 소프트웨어, EC 펌웨어, 및/또는 추가적인 기판 로직을 포함할 수도 있다. 예를 들어, 칩셋 상의 로직은, EC에 대한 OS 액세스가 BIOS SMI 핸들러에 의해 인터럽트되고 핸들링될 수도 있는 시스템 관리 인터럽트(system management interrupt)(SMI) 트랩을 지원할 수도 있다. 추가적으로, 적어도 하나의 실시형태는 OS 계층에서, 커널 및/또는 사용자 레벨들에서 소프트웨어 컴포넌트들을 포함할 수도 있다.
도 1은 예시적인 실시형태에 따른 전자 디바이스의 컴포넌트들의 다이어그램이다. 다른 실시형태들 및 구성들이 또한 제공될 수도 있다.
더욱 구체적으로, 도 1은 전자 디바이스의 하드웨어 컴포넌트들 및 소프트웨어 컴포넌트들을 도시한다. 예를 들어, 하드웨어는 내장된 제어기(10) 및 입력/출력(I/O) 제어기(50)를 포함할 수도 있다. 다른 컴포넌트들이 또한 제공될 수도 있다.
내장된 제어기(10)는 내장된 제어기(10)와 I/O 제어기(50) 사이에서 (로우 핀 카운트(LPC) 버스와 같은) 데이터 버스(20)(또는 다른 I/O 인터페이스)를 포함할 수도 있다. 하나의 예로서, 데이터 버스(20)는 EC(10)와 I/O 제어기(50) 사이에서 9개의 신호 라인들을 포함할 수도 있다. 다른 수의 신호 라인들이 또한 제공될 수도 있다.
실시형태는 EC(10)의 핀과 I/O 제어기(50)의 핀 사이를 결합하기 위한 신호 라인(30)을 포함할 수도 있다. 신호 라인(30)은 신호를 EC(10)로부터 I/O 제어기(50)로 통신할 수도 있다. 하나의 예로서, 신호 라인(30)은 외부 소스(external source)로부터 나오는 SMI인 외부 시스템 관리 인터럽트(SMI) 신호일 수도 있는 EXTSMI 신호를 통신할 수도 있다.
실시형태는 I/O 제어기(50)의 핀과 EC(10)의 핀 사이를 결합하기 위한 신호 라인(40)을 포함할 수도 있다. 신호 라인(40)은 신호를 I/O 제어기(50)로부터 EC(10)로 통신할 수도 있다. 하나의 예로서, 신호 라인(40)은 사용자 부재 모드로부터 EC를 웨이크업하기 위하여 이용되어야 할 I/O 웨이크 신호를 통신할 수도 있다.
하나의 예로서, EC(10)는 키보드 시스템 제어기(KSC), 시스템 관리 제어기(system management controller)(SMC), 데이터 인터페이스(또는 LPC 인터페이스), 및 EXTSMI 핸들러를 포함할 수도 있다. 다른 컴포넌트들은 EC(10)의 컴포넌트들로서 제공될 수도 있다.
KSC는 PS/2-방식 키보드/마우스로서 호스트에 노출된, 매트릭스 키보드(즉, 랩톱/클램셸(laptop/clamshell) 방식 시스템에서의 내장된 키보드) 및, 터치패드와 같은 포인팅 디바이스와 통신할 수도 있다.
SMC는 열 관리(열 센서들, 팬 제어), 배터리 관리(충전, 보고), 디바이스/시스템 또는 개별적인 컴포넌트들을 턴온/턴오프하기 위한 전력 시퀀싱(power sequencing)을 포함하는, 디바이스/시스템 내의 다른 기능들을 관리하는 것을 처리할 수도 있다.
도 1은 전자 디바이스의 소프트웨어 컴포넌트들을 또한 도시한다. 소프트웨어 컴포넌트들은 BIOS 및 오퍼레이팅 시스템(OS)을 포함할 수도 있다. 소프트웨어 컴포넌트들은 칩 상에서와 같이, 메모리에서 제공될 수도 있다. BIOS는 OS와 I/O 제어기(50) 사이의 경로이다.
OS는 I/O 제어기(50)를 통해 EC와 통신할 수도 있다. BIOS는 I/O 제어기와, EC에 대한 프록시(시스템 관리 모드)로서 작동하기 위한 (중앙 프로세싱 유닛(CPU)과 같은) 프로세서에서의 메커니즘을 이용하여, 그리고 OS에 의해 소비되어야 할 파워-온 자체 테스트(power-on self test)(POST) 동안에 메모리 내의 테이블들을 제공함으로써, OS와 통신할 수도 있다. I/O 제어기(50)는 OS 액세스들(데이터 또는 I/O 판독 및 기록 트랜잭션(transaction)들)에 응답함으로써 OS와 통신할 수도 있고, I/O 제어기(50)는 OS 액세스들(데이터 또는 I/O 판독 및 기록 트랜잭션들)에 응답함으로써 BIOS와 통신할 수도 있다. OS는 EC(10)를 액세스하기 위한 드라이버를 포함할 수도 있다.
도 2는 예시적인 실시형태에 따라, 논리적 상태들, 천이 경로들, 및 상이한 상태들 사이의 이벤트들을 도시하는 상태 다이어그램이다. 다른 실시형태들 및 구성들이 또한 제공될 수도 있다.
도 2는 사용자 존재 모드, 사용자 부재 모드(UAM), EC 정상 모드, EC 저전력 모드(LPM)와 같은 전자 디바이스의 상이한 모드들 또는 상태들을 도시한다.
OS 도메인은 사용자 존재 모드 및 사용자 부재 모드(UAM)를 포함할 수도 있다. EC 도메인은 정상 모드 및 저전력 모드(LPM)를 포함할 수도 있다.
더욱 구체적으로, 상태(102)에서, 전자 디바이스는 사용자 존재 모드 및 EC 정상 모드에서 있을 수도 있다. 이 상태는 사용자가 디바이스/시스템 및/또는 키보드를 이용하고 있을 때에 제공될 수도 있다. OS로부터의 통지에 응답하여, 전자 디바이스는 사용자 부재 모드(UAM)에 진입할 수도 있다. 하나의 예로서, 통지는 디스플레이가 턴오프될 때에 행해질 수도 있다. 상태(104)는 사용자 부재 모드(UAM) 및 EC 정상 모드에서의 전자 디바이스를 도시한다.
BIOS가 사용자 부재 모드(UAM)에 진입하기 위한 명령을 EC로 전송하는 것에 응답하여, 다음으로, 상태(106)에서, 전자 디바이스는 EC가 저전력 모드(LPM)에 진입하는 것을 대기한다. 상태(106)에 있는 동안의 OS로부터의 통지에 응답하여, 전자 디바이스는 사용자 부재 모드를 탈출할 수도 있고, 다음으로, OS가 사용자 존재 모드 및 EC 저전력 모드에 있는 상태(108)에서 제공될 수도 있다. 상태(108)는 OS와 EC 사이의 상태들의 조합을 도시하는 의사-상태(pseudo-state)이다. 이 상태에서, OS는 사용자 부재 모드(UAM)에 있지 않지만, 저전력 모드(LPM)로부터 나오게 하기 위한 EC에 대한 커맨드(command)는 아직 프로세싱되지 않았다. 이것은 도 5에서의 박스(212)와 같이, BIOS 상태 머신에서의 상태인 것으로만 고려될 수도 있다.
상태(108)뿐만 아니라 상태(106)에서도, EC 모드는 저전력 모드(LPM)에 있지만, I/O 인터페이스는 활성이다. 상태(110) 및 상태(112)에서, EC 모드는 저전력 모드(LPM)에 있고 I/O 인터페이스는 오프(비활성)이다.
상태(108)에 있는 동안, BIOS는 사용자 부재 모드(UAM)를 탈출하기 위한 커맨드를 EC로 전송할 수도 있고, 다음으로, 전자 디바이스는 상태(102)로 복귀할 수도 있다.
다른 한편으로, 전자 디바이스가 상태(106)에 있는 동안에는, EC가 저전력 모드(LPM)에 진입하였다는 것을 EC가 BIOS에 지시할 수도 있고, BIOS는 LPM 웨이크(또는 I/O 웨이크)를 아밍(arming)할 수도 있고, BIOS는 I/O 트랩을 인에이블(enable)할 수도 있다. 예를 들어, 도 4는 I/O 트랩이 필요할 때에 무장되기만 하는 것을 도시한다. I/O 트랩은 BIOS로 하여금, 그것이 저전력 모드(LPM)에 있을 때에 EC에 대한 프록시로서 작동하게 할 수도 있다. 이것은 OS가 필요하지 않을 때(즉, EC가 저전력 모드(LPM)에 있지 않고 OS 요청들을 직접적으로 서비스할 수 있을 때)에 루프 내에 있는 것을 방지할 수도 있다.
다음으로, 전자 디바이스는, 전자 디바이스가 사용자 부재 모드(UAM)에 있고 EC가 저전력 모드(LPM)에 있는 상태(110)에서 제공될 수도 있다.
상태(110)(사용자 부재 모드(UAM) 및 저전력 모드(LPM)에서의 EC)에 있는 동안, 시스템 관리 제어기(SMC)/키보드 시스템 제어기(KSC)에 대한 직접적인 OS 액세스는 전자 디바이스가 I/O 트랩 핸들러 및 EC가 웨이크업 되는 상태(112)에서 제공되는 것으로 귀착될 수도 있다. EC에 대한 정상 액세스는 I/O 제어기로 하여금, EC 에러 조건을 OS로 반환하게 할 수도 있다. OS로부터의 요청을 차단함으로써, BIOS는 그 대신에, 액세스를 재시도할 것을 OS에 요청할 수도 있다. 일단 EC 데이터 인터페이스(즉, I/O 인터페이스)가 활성이면, BIOS는 경로로부터 자신을 제거할 수도 있고, EC 액세스들이 정상적으로 완료하는 것을 허용할 수도 있다.
상태(112)에 있는 동안, EC는 (신호 라인(30) 상의 EXTSMI 신호를 이용하여) 저전력 모드(LPM)를 탈출하기 위한 명령을 BIOS로 전송할 수도 있고, I/O 트랩을 디스에이블(disable)할 수도 있다. 그 결과, 다음으로, 전자 디바이스는 상태(106)로 복귀할 수도 있다.
대안적으로, 상태(112)에 있는 동안, BIOS는 (신호 라인(40) 상의 I/O 웨이크 신호를 이용하여) 저전력 모드(LPM)를 탈출하기 위한 명령들을 EC로 전송할 수도 있다.
다른 상황에서, 상태(110)에 있는 동안, EC는 (신호 라인(30) 상의 EXTSMI 신호를 이용하여) LPM을 탈출할 것을 BIOS에 지시할 수도 있고, BIOS는 I/O 트랩을 디스에이블할 수도 있고, BIOS는 LPM 웨이크(또는 I/O 웨이크)를 디스아밍(disarming)할 수도 있다. 그 결과, 다음으로, 전자 디바이스는 상태(106)로 복귀할 수도 있다.
도 3은 예시적인 실시형태에 따라, 하나의 상태로부터 또 다른 상태로 천이할 때에 발생하는 이벤트들을 핸들링(handling)하기 위한 동작들을 도시하는 플로우차트이다. 다른 동작들, 동작들의 순서들, 및 실시형태들이 또한 제공될 수도 있다.
도 3에서 도시된 동작들은 EC(10)의 동작들에 관한 것이다.
초기 시작 후에, 동작(152)에서, EC는 호스트로부터의 커맨드들을 대기할 수도 있을 뿐만 아니라, 다른 서브시스템들을 모니터링할 수도 있고, 다시 호스트로의 임의의 필요한 경고들을 생성할 수도 있다(정상 EC 동작).
동작(154)에서, 사용자 부재 모드(UAM)에 있는 동안, 타임아웃(timeout)이 발생하는지 여부의 결정이 행해질 수도 있다. 동작(154)에서, 결정이 "아니오"일 경우, EC는 동작(156)에서 전송된 커맨드를 판독할 수도 있다. 동작(158)에서는, 커맨드의 타입에 대한 결정이 행해질 수도 있다.
동작(154)에서, 결정이 "예"일 경우, 프로세스는 동작(166)으로 진행할 수도 있다.
커맨드 타입이 동작(158)에서 사용자 부재 모드(UAM) 커맨드가 아닐 경우, EC는 동작(160)에서 다른 커맨드들을 프로세싱할 수도 있고, 다음으로, EC는 동작(162)에서 결정을 행할 수도 있다. 동작(162)에서, 결정이 "예"일 경우, 프로세스는 동작(166)으로 계속될 수도 있다. 동작(162)에서, 결정이 "아니오"일 경우, 프로세스는 동작(152)으로 계속될 수도 있다.
동작(158)에서, 커맨드의 결정이 사용자 부재 모드(UAM) 진입 커맨드일 경우, 프로세스는 동작(164)으로 진행하고, 여기서, EC는 미해결된 트랜잭션들을 완료할 수도 있다. 동작(158)에서, 커맨드의 결정이 사용자 부재 모드(UAM) 탈출 커맨드일 경우, 프로세스는 동작(152)으로 진행한다.
동작(166)에서, EC는 저전력 모드(LPM) 진입을 표시하기 위하여 신호 라인(30)(신호 EXTSMI)을 로우 상태로 구동할 수도 있고, 다음으로, EC는 저전력 모드(LPM)에 진입할 수도 있다.
동작(168)에서, EC는 EXTSMI 핸들러가 실행되도록 지시할 수 있다.
동작(170)에서, EC는 웨이크 이벤트의 결정을 행할 수 있다.
동작(170)의 결정이 저전력 모드(LPM) 웨이크 이벤트일 경우, 동작(174)에서는, EC가 더 낮은 전력 모드(LPM) 모드를 탈출할 수도 있다. 동작(176)에서, EC는 저전력 모드(LPM) 탈출을 표시하기 위하여 신호 라인(30(신호 EXTSMI)을 하이 상태로 구동할 수도 있다. 다음으로, 동작(178)에서, EC는 EXTSMI 핸들러로 하여금 실행되게 할 수도 있다. 다음으로, 프로세스는 동작(152)으로 복귀할 수도 있다.
동작(170)의 결정이 "그 외"일 경우, 동작(172)에서, EC는 웨이크 이벤트를 프로세싱할 수도 있다. 다음으로, 프로세스는 동작(152)으로 복귀할 수도 있다.
도 4는 예시적인 실시형태에 따라, EC에 의해 구동된 (신호 라인(30) 상의) EXTSMI 신호의 상태에 있어서의 변화에 의해 호출된 BIOS SMI 핸들러의 동작들을 도시하는 플로우차트이다. 다른 동작들 및 실시형태들이 또한 제공될 수도 있다.
이 플로우차트는 EC의 I/O 인터페이스의 상태에 기초하여 EC에 대한 액세스의 I/O 트랩을 인에이블/디스에이블하기 위하여 이용되는 BIOS 내의 이벤트 핸들러를 설명할 수도 있다. 초기 시작 후에, 동작(202)에서, 다음 에지(edge)가 SMI를 야기시킬 수 있도록 시스템 관리 인터럽트(SMI) 극성이 변경될 수 있고, SMI 스테이터스(status)가 소거(clear)될 수도 있다.
동작(204)에서는, EXTSMI가 LPM 진입 또는 LPM 탈출인지 여부의 결정이 행해질 수도 있다. 동작(204)에서, 결정이 EXTSMI가 LPM 진입일 경우, 프로세스는 동작(206)으로 진행할 수도 있다. 동작(206)에서, 결정이 EXTSMI가 LPM 탈출일 경우, 프로세스는 동작(206)으로 진행할 수도 있다.
동작(206)에서는, LPM 탈출 GPIO 진입이 아밍될 수도 있고, I/O 트랩은 인에이블될 수도 있다. 이것은 BIOS가 OS로부터 EC에 대한 액세스들을 차단하는 것뿐만 아니라, I/O 인터페이스가 활성(또는 온(on))이라는 EC로부터의 통지들을 검출하기 위하여 I/O 제어기 구성 변경들을 행하는 것을 인에이블할 수도 있다.
동작(208)에서는, LPM 탈출 GPIO가 아밍될 수도 있고, I/O 트랩은 디스에이블될 수도 있다. 이것은 BIOS가 EC 액세스들 시에 시스템 관리 모드(SMM) 진입을 야기시키는 I/O 제어기 내의 하드웨어를 디스에이블하는 것뿐만 아니라, I/O 인터페이스가 비활성(또는 오프(off))이라는 EC로부터의 통지들을 검출하기 위하여 I/O 제어기 구성 변경들을 행하는 것을 허용할 수도 있다.
도 5는 예시적인 실시형태에 따라, EC에 대한 OS 액세스들에 의해 호출되는 BIOS SMI 핸들러를 도시하는 플로우차트이다. 다른 동작들, 동작들의 순서들, 및 실시형태들이 또한 제공될 수도 있다.
이 플로우차트는, OS EC 액세스들을 검출하기 위하여 이용될 수도 있으며, I/O 인터페이스를 다시 활성 상태로 할 것을 EC에 요청하기 위하여 이용될 수도 있는 BIOS 내의 이벤트 핸들러를 설명한다.
동작(210)에서는, I/O 트랩을 트리거링(triggerIng)한 포트의 결정이 행해질 수도 있다. 동작(212)에서, BIOS는 신호 라인(40)(신호 I/O 웨이크)을 이용하여 그 데이터 인터페이스(즉, I/O 인터페이스)를 활성 상태로 할 것을 EC에 지시할 수도 있다.
동작(214)에서, BIOS는 EC가 신호 라인(30)(신호 EXTSMI)을 이용하여 그 데이터 인터페이스(즉, I/O 인터페이스)를 활성 상태로 하였음을 BIOS에 통지하는 것을 대기한다.
동작(214)에서, 결정이 "예"일 경우, 동작(216)에서는, 트랩을 야기시켰던 EC IO 포트가 BIOS에 의해 판독된다.
동작(218)에서, BIOS는 EC 포트의 값을 EC 반환 값과 함께 반환하기 위하여 프로세서(또는 CPU)를 설정할 수도 있다. 이것은 OS가 EC로부터 올바른 값을 판독하는 것을 허용할 수도 있지만, 판독 액세스가 발생하였을 때에 EC의 데이터 인터페이스(즉, IO 인터페이스)가 비활성이었으면, OS에 의해 관찰되었을 에러 조건을 마스킹(masking)할 수도 있다.
상기 동작들은, EC가 저전력 모드(LPM)에 있을 때, 키보드 제어기 스테이터스 포트(I/O 포트 64h) 및 시스템 관리 제어기 스테이터스 포트(I/O 포트 66h)와 같은 EC 포트들에 대한 OS 액세스들에 관한 BIOS "트랩들"에 관한 것이다.
적어도 하나의 실시형태에서, 컴퓨터-판독가능 매체는 위에서 설명된 동작들을 수행하기 위하여 회로부를 제어하기 위한 프로그램을 저장할 수도 있다. 프로그램은 예를 들어, 전자 디바이스의 내부 또는 외부에 있을 수도 있는 시스템 메모리 내에 저장될 수도 있다. 적어도 하나의 실시형태에서, 프로그램은 내장된 제어기 및/또는 I/O 제어기의 동작들을 제어하기 위한 제어 알고리즘의 일부일 수도 있다. 내장된 제어기 또는 I/O 제어기에 의해 실행된 명령들 또는 코드는 머신-판독가능(machine-readable) 매체, 또는 (예컨대, 안테나 및/또는 네트워크 인터페이스를 통해 네트워크 상에서) 하나 이상의 전자적-액세스가능한 매체들 등에 대한 액세스를 제공하는 원격 접속을 통해 액세스가능한 외부 저장 디바이스로부터 메모리로 제공될 수도 있다. 머신-판독가능 매체는 머신(예컨대, 컴퓨터)에 의해 판독가능한 형태로 정보를 제공(즉, 저장 및/또는 전송)하는 임의의 메커니즘을 포함할 수도 있다. 예를 들어, 머신-판독가능 매체는 랜덤 액세스 메모리(random access memory)(RAM), 판독-전용 메모리(read-only memory)(ROM), 자기 또는 광학 저장 매체, 플래시 메모리 디바이스들 등을 포함할 수도 있다. 대안적인 실시형태들에서, 하드-와이어드(hard-wired) 회로부는 명령들 또는 코드 대신에 또는 이와 조합하여 이용될 수도 있고, 이에 따라, 실시형태들은 하드웨어 회로부 및 소프트웨어 명령들의 임의의 특정 조합으로 제한되지 않는다.
프로그램은 위에서 이전에 논의된 실시형태들에서 수행된 동작들 또는 기능들 중의 임의의 것을 수행하기 위한 코드 또는 명령들을 포함할 수도 있다.
위에서 설명된 실시형태들의 구성요소들은 태스크(task)들을 수행하기 위한 코드 세그먼트들 또는 명령들로 제공될 수도 있다. 코드 세그먼트들 또는 태스크들은 프로세서 판독가능 매체 내에 저장될 수도 있다. 프로세서 판독가능 매체, 머신 판독가능 매체, 또는 컴퓨터 판독가능 매체는 정보를 저장하거나 전달할 수 있는 임의의 매체를 포함할 수도 있다. 프로세서 판독가능 매체, 머신 판독가능 매체, 또는 컴퓨터 판독가능 매체의 예들은 전자 회로, 반도체 메모리 디바이스, ROM, 플래시 메모리, 소거가능 ROM(erasable ROM)(EROM), 플로피 디스켓, CD-ROM, 광학 디스크, 하드 디스크, 광섬유 매체, 라디오 주파수(radio frequency)(RF) 링크 등을 포함한다. 데이터 신호는 전자 네트워크 채널들, 광섬유들, 공기, 전자기, RF 링크들 등과 같은 전송 매체를 통해 전파할 수 있는 임의의 신호를 포함할 수도 있다. 코드 세그먼트들 또는 명령들은 인터넷, 인트라넷 등과 같은 컴퓨터 네트워크들을 통해 다운로드될 수도 있다.
다음의 예들은 추가의 실시형태들에 속한다.
예 1은 전자 디바이스로서, 상기 전자 디바이스는 제1 제어기, 제2 제어기, 제1 제어기와 제2 제어기 사이를 결합하는 데이터 버스, 제1 제어기를 제2 제어기에 결합하는 제1 신호 라인을 포함하고, 제1 제어기는 제2 제어기를 저전력 모드로부터 웨이크업하기 위하여 제1 신호 라인 상의 제1 신호를 제2 제어기에 제공한다.
예 2에서, 예 1의 발명요지는, 제2 제어기가 제1 제어기로부터의 제1 신호에 기초하여 데이터 버스에 대한 인터페이스의 상태를 변경하는 것을 임의적으로 포함할 수 있다.
예 3에서, 예 1 및 예 2의 발명요지는, 제2 제어기가 저전력 모드에 있을 때에 인터페이스가 오프(off)로 되고, 제2 제어기가 정상 모드에 있을 때에 인터페이스가 온(on)으로 되는 것을 임의적으로 포함할 수 있다.
예 4에서, 예 1의 발명요지는, 제1 제어기가 입력/출력 제어기인 것을 임의적으로 포함할 수 있다.
예 5에서, 예 1의 발명요지는, 제2 제어기가 내장된 제어기인 것을 임의적으로 포함할 수 있다.
예 6에서, 예 1 및 예 5의 발명요지는, 내장된 제어기가 키보드 시스템 제어기 및 시스템 관리 제어기 중의 적어도 하나를 구현하는 것을 임의적으로 포함할 수 있다.
예 7에서, 예 1 및 예 6의 발명요지는, 제2 제어기가 키보드 시스템 제어기 또는 시스템 관리 제어기를 수반하는 동작에 기초하여 웨이크 이벤트를 수신하는 것을 임의적으로 포함할 수 있다.
예 8에서, 예 1의 발명요지는, 제1 신호 라인 상의 제1 신호가 제2 제어기로 하여금, 저전력 모드를 탈출하게 하는 것을 임의적으로 포함할 수 있다.
예 9에서, 예 1의 발명요지는, 제2 신호 라인이 제1 제어기를 제2 제어기에 결합하고, 제2 제어기는 제2 신호 라인 상의 제2 신호를 제1 제어기에 제공하고, 제2 신호는 저전력 모드에 진입하기 위한 명령을 제공하는 것을 임의적으로 포함할 수 있다.
예 10에서, 예 1 및 예 9의 발명요지는, 제2 신호의 상태가 데이터 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 11에서, 예 1 및 예 9의 발명요지는, 제2 제어기가 제2 신호 라인 상의 제3 신호를 제1 제어기에 제공하고, 제3 신호는 저전력 모드를 탈출하기 위한 명령을 제공하는 것을 임의적으로 포함할 수 있다.
예 12에서, 예 1 및 예 11의 발명요지는, 제3 신호의 상태가 데이터 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 13에서, 예 1의 발명요지는, 데이터 버스가 로우 핀 카운트 버스인 것을 임의적으로 포함할 수 있다.
예 14는 장치로서, 상기 장치는 제1 동작을 제공하기 위한, 그 적어도 일부분이 하드웨어인 제1 로직, 제2 동작을 제공하기 위한, 그 적어도 일부분이 하드웨어인 제2 로직, 제1 로직 및 제2 로직에 결합하기 위한 데이터 버스, 제1 로직 및 제2 로직에 결합하기 위한 제1 신호 라인을 포함하고, 제1 로직은 제2 로직을 저전력 모드로부터 웨이크업하기 위하여 제1 신호 라인 상의 제1 신호를 제2 로직에 제공한다.
예 15에서, 예 14의 발명요지는, 제2 로직이 제1 로직으로부터의 제1 신호에 기초하여 데이터 버스에 대한 인터페이스의 상태를 변경하는 것을 임의적으로 포함할 수 있다.
예 16에서, 예 14 및 예 15의 발명요지는, 제2 로직이 저전력 모드에 있을 때에 인터페이스가 오프로 되고, 제2 로직이 정상 모드에 있을 때에 인터페이스가 온으로 되는 것을 임의적으로 포함할 수 있다.
예 17에서, 예 14의 발명요지는, 제1 로직이 입력/출력 제어기를 포함하는 것을 임의적으로 포함할 수 있다.
예 18에서, 예 14의 발명요지는, 제2 로직이 내장된 제어기를 포함하는 것을 임의적으로 포함할 수 있다.
예 19에서, 예 14의 발명요지는, 제2 로직이 키보드 시스템 제어기 및 시스템 관리 제어기 중의 적어도 하나를 구현하는 것을 임의적으로 포함할 수 있다.
예 20에서, 예 14 및 예 19의 발명요지는, 제2 로직이 키보드 시스템 제어기 또는 시스템 관리 제어기를 수반하는 동작에 기초하여 웨이크 이벤트를 수신하는 것을 임의적으로 포함할 수 있다.
예 21에서, 예 14의 발명요지는, 제1 신호 라인 상의 제1 신호가 제2 로직으로 하여금, 저전력 모드를 탈출하게 하는 것을 임의적으로 포함할 수 있다.
예 22에서, 예 14의 발명요지는, 제2 신호 라인이 제1 로직 및 제2 로직에 결합하고, 제2 로직은 제2 신호 라인 상의 제2 신호를 제1 로직에 제공하고, 제2 신호는 저전력 모드에 진입하기 위한 명령을 제공하는 것을 임의적으로 포함할 수 있다.
예 23에서, 예 14 및 예 22의 발명요지는, 제2 신호의 상태가 데이터 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 24에서, 예 14 및 예 22의 발명요지는, 제2 로직이 신호 라인 상의 제3 신호를 제1 로직에 제공하고, 제3 신호는 저전력 모드를 탈출하기 위한 명령을 제공하는 것을 임의적으로 포함할 수 있다.
예 25에서, 예 14 및 예 24의 발명요지는, 제3 신호의 상태가 데이터 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 26에서, 예 14의 발명요지는, 데이터 버스가 로우 핀 카운트 버스인 것을 임의적으로 포함할 수 있다.
예 27은 제1 제어기 및 제2 제어기를 갖는 전자 디바이스를 동작시키는 방법으로서, 상기 방법은, 제2 제어기를 저전력 모드에서 제공하는 것, 및 제2 제어기를 저전력 모드로부터 웨이크업하기 위하여, 제1 제어기로부터 제1 신호 라인을 따라 제2 제어기에 제1 신호를 제공하는 것을 포함한다.
예 28에서, 예 27의 발명요지는, 제1 제어기로부터의 제1 신호에 기초하여 데이터 버스에 대한 인터페이스의 상태를 변경하는 것을 임의적으로 포함할 수 있다.
예 29에서, 예 27 및 예 28의 발명요지는, 제2 제어기가 저전력 모드에 있을 때에 인터페이스가 오프로 되고, 제2 제어기가 정상 모드에 있을 때에 인터페이스가 온으로 되는 것을 임의적으로 포함할 수 있다.
예 30에서, 예 27의 발명요지는, 제1 제어기가 입력/출력 제어기인 것을 임의적으로 포함할 수 있다.
예 31에서, 예 27의 발명요지는, 제2 제어기가 내장된 제어기인 것을 임의적으로 포함할 수 있다.
예 32에서, 예 27 및 예 31의 발명요지는, 내장된 제어기가 키보드 시스템 제어기 및 시스템 관리 제어기 중의 적어도 하나를 구현하는 것을 임의적으로 포함할 수 있다.
예 33에서, 예 27 및 예 32의 발명요지는, 키보드 시스템 제어기 또는 시스템 관리 제어기를 수반하는 동작에 기초하여 제2 제어기에서 웨이크 이벤트를 수신하는 것을 임의적으로 포함할 수 있다.
예 34에서, 예 27의 발명요지는, 제1 신호 라인 상의 제1 신호가 제2 제어기로 하여금, 저전력 모드를 탈출하게 하는 것을 임의적으로 포함할 수 있다.
예 35에서, 예 27 및 예 34의 발명요지는, 제2 신호 라인 상의 제2 신호를 제2 제어기로부터 제1 제어기에 제공하고, 제2 신호는 저전력 모드에 진입하기 위한 명령을 제공하는 것을 임의적으로 포함할 수 있다.
예 36에서, 예 27 및 예 35의 발명요지는, 제2 신호의 상태가 데이터 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 37에서, 예 27 및 예 35의 발명요지는, 제2 신호 라인 상의 제3 신호를 제2 제어기로부터 제1 제어기에 제공하고, 제3 신호는 저전력 모드를 탈출하기 위한 명령을 제공하는 것을 임의적으로 포함할 수 있다.
예 38에서, 예 27 및 예 35의 발명요지는, 제3 신호의 상태가 데이터 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 39에서, 예 27의 발명요지는, 데이터 버스가 로우 핀 카운트 버스인 것을 임의적으로 포함할 수 있다.
예 40은 하나 이상의 명령어들을 포함하는 머신-판독가능 매체로서, 상기 하나 이상의 명령어들은, 제1 제어기 또는 제2 제어기 상에서 실행될 때, 제2 제어기를 저전력 모드에서 제공하고, 그리고 제2 제어기를 저전력 모드로부터 웨이크업하기 위하여, 제1 제어기로부터 제1 신호 라인을 따라 제2 제어기에 제1 신호를 제공하기 위한 하나 이상의 동작들을 수행한다.
예 41에서, 예 40의 발명요지는, 하나 이상의 동작들이 제1 제어기로부터의 제1 신호에 기초하여 데이터 버스에 대한 인터페이스의 상태를 변경하는 것을 더 포함하는 것을 임의적으로 포함할 수 있다.
예 42에서, 예 40 및 예 41의 발명요지는, 제2 제어기가 저전력 모드에 있을 때에 인터페이스가 오프로 되고, 제2 제어기가 정상 모드에 있을 때에 인터페이스가 온으로 되는 것을 임의적으로 포함할 수 있다.
예 43에서, 예 40의 발명요지는, 제1 제어기가 입력/출력 제어기인 것을 임의적으로 포함할 수 있다.
예 44에서, 예 40의 발명요지는, 제2 제어기가 내장된 제어기인 것을 임의적으로 포함할 수 있다.
예 45에서, 예 40 및 예 44의 발명요지는, 내장된 제어기가 키보드 시스템 제어기 및 시스템 관리 제어기 중의 적어도 하나를 구현하는 것을 임의적으로 포함할 수 있다.
예 46에서, 예 40 및 예 45의 발명요지는, 하나 이상의 동작들이 키보드 시스템 제어기 또는 시스템 관리 제어기를 포함하는 동작에 기초하여 제2 제어기에서 웨이크 이벤트를 수신하는 것을 더 포함하는 것을 임의적으로 포함할 수 있다.
예 47에서, 예 40의 발명요지는, 제1 신호 라인 상의 제1 신호가 제2 제어기로 하여금, 저전력 모드를 탈출하게 하는 것을 임의적으로 포함할 수 있다.
예 48에서, 예 40 및 예 47의 발명요지는, 하나 이상의 동작들이 제2 신호 라인 상의 제2 신호를 제2 제어기로부터 제1 제어기에 제공하고, 제2 신호는 저전력 모드에 진입하기 위한 명령을 제공하는 것을 더 포함하는 것을 임의적으로 포함할 수 있다.
예 49에서, 예 40 및 예 48의 발명요지는, 제2 신호의 상태가 데이터 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 50에서, 예 40 및 예 48의 발명요지는, 하나 이상의 동작들이 제2 신호 라인 상의 제3 신호를 제2 제어기로부터 제1 제어기에 제공하고, 제3 신호는 저전력 모드를 탈출하기 위한 명령을 제공하는 것을 더 포함하는 것을 임의적으로 포함할 수 있다.
예 51에서, 예 40 및 예 50의 발명요지는, 제3 신호의 상태가 로우 핀 카운트 버스의 스테이터스를 표시하는 것을 임의적으로 포함할 수 있다.
예 52에서, 예 40의 발명요지는, 데이터 버스가 로우 핀 카운트 버스인 것을 임의적으로 포함할 수 있다.
"하나의 실시형태", "실시형태", "예시적인 실시형태" 등에 대한 이 명세서에서의 참조는, 실시형태와 관련하여 설명된 특정한 특징, 구조, 또는 특성이 적어도 하나의 실시형태 내에 포함된다는 것을 의미한다. 명세서에서의 다양한 장소들에서 이러한 어구들의 출현들은 반드시 모두 동일한 실시형태를 지칭하고 있는 것은 아니다. 또한, 특정한 특징, 구조, 또는 특성이 임의의 실시형태와 관련하여 설명되지만, 실시형태들 중의 다른 것들과 관련하여 이러한 특징, 구조, 또는 특성에 영향을 주는 것은 관련 기술분야의 통상의 기술자의 시야 내에 있는 것으로 사료된다.
실시형태들은 다수의 그 예시적인 실시형태들을 참조하여 설명되었지만, 수 많은 다른 수정들 및 실시형태들이 관련 기술분야의 당업자들에 의해 고안될 수 있고 이 개시내용의 원리들의 사상 및 범위 내에 속할 것이라는 것을 이해해야 한다. 더욱 상세하게는, 다양한 변동들 및 수정들이 개시내용, 도면들, 및 첨부된 청구항들의 범위 내에서 당면한 조합의 배열의 컴포넌트 부분들 및/또는 배열들에서 가능하다. 컴포넌트 부분들 및/또는 배열들에서의 변동들 및 수정들에 추가하여, 대안적인 이용들이 관련 기술분야의 통상의 기술자들에게 또한 명백할 것이다.

Claims (21)

  1. 저전력 모드로부터 자신을 웨이크업(wake up)하기 위한 인터페이스들을 갖는 내장된 제어기 칩(embedded controller chip)으로서,
    IO 제어기 칩에 결합하기 위한 제1 인터페이스 - 상기 제1 인터페이스는 상기 내장된 제어기 칩을 저전력 모드로부터 웨이크업하기 위한 웨이크업 지시(wake-up indication)를 수신함 -; 및
    매트릭스 키보드에 결합하기 위한 키보드 시스템 제어기(KSC; keyboard system controller) 인터페이스 - 상기 KSC 인터페이스는 상기 내장된 제어기 칩을 저전력 모드로부터 웨이크업하기 위한 지시를 제공함 -
    를 포함하는 내장된 제어기 칩.
  2. 제1항에 있어서,
    상기 IO 제어기 칩에 결합하기 위한 로우 핀 카운트(LPC; low pin count) 인터페이스를 포함하는 내장된 제어기 칩.
  3. 제2항에 있어서,
    상기 내장된 제어기 칩이 BIOS와 통신하기 위한 제2 인터페이스를 포함하는 내장된 제어기 칩.
  4. 제3항에 있어서,
    상기 BIOS는 상기 내장된 제어기 칩에 대한 오퍼레이팅 시스템(OS) 액세스 요청을 검출하는, 내장된 제어기 칩.
  5. 제4항에 있어서,
    상기 BIOS는 상기 LPC 인터페이스가 업(up)되고 가동될 때까지 상기 OS 액세스 요청을 연기하는, 내장된 제어기 칩.
  6. 제3항에 있어서,
    상기 BIOS로부터 상기 웨이크업 지시를 수신하기 위해 상기 IO 제어기 칩에 결합된 GPIO 인터페이스를 포함하는 내장된 제어기 칩.
  7. 제1항에 있어서,
    상기 KSC 인터페이스는 상기 매트릭스 키보드 및 포인팅 디바이스와 통신하는, 내장된 제어기 칩.
  8. 제1항에 있어서,
    상기 IO 제어기 칩에 결합하기 위한 시스템 관리 인터럽트(SMI; system management interrupt) 인터페이스를 포함하는 내장된 제어기 칩.
  9. 내장된 제어기 칩;
    IO 제어기 칩;
    상기 내장된 제어기 칩 및 상기 IO 제어기 칩에 결합된 로우 핀 카운트(LPC; low pin count) 버스; 및
    상기 내장된 제어기 칩 및 상기 IO 제어기 칩에 결합된 인터커넥트(interconnect) - 상기 인터커넥트는 웨이크업 지시를 제공함 -
    를 포함하는 시스템.
  10. 제9항에 있어서,
    상기 내장된 제어기 칩은 제1항 내지 제8항 중 어느 한 항에 따른 내장된 제어기 칩인, 시스템.
  11. IO 인터페이스를 제어하기 위한 제어기에 결합하기 위한 로우 핀 카운트(LPC; low pin count) 인터페이스;
    상기 IO 인터페이스에 결합하기 위한 제2 인터페이스 - 상기 제2 인터페이스는 저전력 모드로부터 내장된 제어기를 웨이크업하기 위한 웨이크업 지시를 수신함 -; 및
    매트릭스 키보드에 결합하기 위한 키보드 시스템 제어기(KSC; keyboard system controller) 인터페이스 - 상기 KSC 인터페이스는 상기 저전력 모드로부터 상기 내장된 제어기를 웨이크업하기 위한 지시를 제공함 -
    를 포함하는 장치.
  12. 제11항에 있어서,
    상기 KSC 인터페이스는 상기 매트릭스 키보드 및 포인팅 디바이스와 통신하는, 장치.
  13. 제11항에 있어서,
    상기 IO 인터페이스를 제어하기 위한 상기 제어기에 결합하기 위한 시스템 관리 인터럽트(SMI; system management interrupt) 인터페이스를 포함하는 장치.
  14. 제13항에 있어서,
    상기 제2 인터페이스는 상기 내장된 제어기가 BIOS와 통신하기 위한 것인, 장치.
  15. 제14항에 있어서,
    상기 BIOS는 상기 장치에 대한 오퍼레이팅 시스템(OS) 액세스 요청을 검출하고;
    상기 BIOS는 상기 LPC 인터페이스가 업(up)되고 가동될 때까지 상기 OS 액세스 요청을 연기하는, 장치.
  16. 자신을 저전력 모드로부터 웨이크업하기 위한 인터페이스들을 갖는 내장된 제어기 칩에 의해 수행되는 방법으로서,
    IO 제어기 칩에 결합된 제1 인터페이스에 의해, 저전력 모드로부터 상기 내장된 제어기 칩을 웨이크업하기 위한 웨이크업 지시를 수신하는 단계; 및
    키보드 시스템 제어기(KSC; keyboard system controller) 인터페이스를 통해, 상기 저전력 모드로부터 상기 내장된 제어기 칩을 웨이크업하기 위한 지시를 매트릭스 키보드에 제공하는 단계
    를 포함하는 방법.
  17. 제16항에 있어서,
    상기 방법은 BIOS와 통신하는 단계를 포함하고,
    상기 BIOS는 상기 내장된 제어기 칩에 대한 오퍼레이팅 시스템(OS) 액세스 요청을 검출하는, 방법.
  18. 제17항에 있어서,
    상기 BIOS는 상기 제1 인터페이스가 업(up)되고 가동될 때까지 상기 OS 액세스 요청을 연기하는, 방법.
  19. 제18항에 있어서,
    상기 방법은 상기 BIOS로 부터 상기 웨이크업 지시를 수신하기 위해 상기 IO 제어기 칩에 결합된 GPIO 인터페이스를 제공하는 단계를 포함하는 방법.
  20. 제16항에 있어서,
    상기 KSC 인터페이스는 상기 매트릭스 키보드 및 포인팅 디바이스와 통신하는, 방법.
  21. 실행될 때, 내장된 제어기 칩으로 하여금 제16항 내지 제20항 중 어느 한 항에 따른 방법을 수행하게 하는 기계 판독가능한 명령어들을 갖는 기계 판독가능한 매체.
KR1020187024020A 2013-12-28 2014-11-26 저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스 KR102233299B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/142,791 US9696785B2 (en) 2013-12-28 2013-12-28 Electronic device having a controller to enter a low power mode
US14/142,791 2013-12-28
PCT/US2014/067618 WO2015099950A1 (en) 2013-12-28 2014-11-26 Electronic device having a controller to enter a low power mode

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167013532A Division KR101892126B1 (ko) 2013-12-28 2014-11-26 저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스

Publications (2)

Publication Number Publication Date
KR20180096825A KR20180096825A (ko) 2018-08-29
KR102233299B1 true KR102233299B1 (ko) 2021-03-29

Family

ID=53479516

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187024020A KR102233299B1 (ko) 2013-12-28 2014-11-26 저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스
KR1020167013532A KR101892126B1 (ko) 2013-12-28 2014-11-26 저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167013532A KR101892126B1 (ko) 2013-12-28 2014-11-26 저전력 모드에 진입하기 위한 제어기를 갖는 전자 디바이스

Country Status (6)

Country Link
US (2) US9696785B2 (ko)
EP (2) EP3416024A1 (ko)
JP (2) JP6374004B2 (ko)
KR (2) KR102233299B1 (ko)
CN (2) CN108181983B (ko)
WO (1) WO2015099950A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158038B (zh) * 2015-04-14 2021-03-09 恩智浦美国有限公司 从非易失性存储器读取数据的方法
CN110033204B (zh) * 2019-04-23 2021-03-02 上海电力学院 考虑海上风电场疲劳分布均匀性的发电检修联合调度方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004544A (ja) 2003-06-12 2005-01-06 Internatl Business Mach Corp <Ibm> コンピュータ装置、システムの稼働状態の切り替え制御方法、周辺装置への電力供給制御方法及びプログラム
US20080256370A1 (en) 2007-04-10 2008-10-16 Campbell Keith M Intrusion Protection For A Client Blade
JP2009524126A (ja) 2005-12-30 2009-06-25 ▲聯▼想（北京）有限公司 モバイル計算装置及びそのデータパケッジ受け取り方法
JP2010262659A (ja) 2010-05-12 2010-11-18 Toshiba Corp 情報処理装置および省電力制御方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030159076A1 (en) * 1996-07-19 2003-08-21 Compaq Information Technologies Group, L.P. Keyboard controller providing power management for a portable computer system
US6058443A (en) * 1997-02-18 2000-05-02 Advanced Micro Devices, Inc. System for partitioning PC chipset functions into logic and port integrated circuits
US6678830B1 (en) * 1999-07-02 2004-01-13 Hewlett-Packard Development Company, L.P. Method and apparatus for an ACPI compliant keyboard sleep key
JP2001296938A (ja) * 2000-04-12 2001-10-26 Sharp Corp データ転送器
JP2002351436A (ja) * 2001-05-25 2002-12-06 Sony Corp ディスプレイ装置及びディスプレイ装置の低消費電力モードへの遷移と復帰方法
US7694164B2 (en) 2002-09-20 2010-04-06 Intel Corporation Operating system-independent method and system of determining CPU utilization
US7080271B2 (en) 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
US7086583B2 (en) * 2004-01-20 2006-08-08 Standard Microsystems Corporation Systems and methods for power reduction in systems having removable media devices
DE102004047658B3 (de) * 2004-09-30 2005-08-25 Infineon Technologies Ag Verfahren zur Steuerung der Datenkommunikation zwischen einem ersten Prozessor und einem mit dem ersten Prozessor gekoppelten zweiten Prozessor sowie Zweiprozessoranordnung und mobiles Funkkommunikationsgerät
CN100419637C (zh) * 2005-11-25 2008-09-17 鸿富锦精密工业（深圳）有限公司 电脑周边设备供电装置的驱动电路
US20070156942A1 (en) 2005-12-30 2007-07-05 Robert Gough Method and apparatus for independently managing a chipset-integrated bus controller
US8775704B2 (en) * 2006-04-05 2014-07-08 Nvidia Corporation Method and system for communication between a secondary processor and an auxiliary display subsystem of a notebook
KR20080027006A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법
US7849334B2 (en) * 2006-09-29 2010-12-07 Intel Coporation Transitioning a computing platform to a low power system state
US7984314B2 (en) 2007-05-14 2011-07-19 Intel Corporation Power management of low power link states
KR20090044872A (ko) 2007-11-01 2009-05-07 엘지전자 주식회사 휴대용 컴퓨터 및 휴대용 컴퓨터의 절전모드 제어방법
US20090132839A1 (en) * 2007-11-15 2009-05-21 Rothman Michael A Method and device to handle denial of service attacks on wake events
US20090172434A1 (en) 2007-12-31 2009-07-02 Kwa Seh W Latency based platform coordination
TW201009562A (en) 2008-08-18 2010-03-01 Asustek Comp Inc Computer with power-saving state control and control method thereof
US8607075B2 (en) 2008-12-31 2013-12-10 Intel Corporation Idle duration reporting for power management
US8255725B2 (en) * 2009-04-28 2012-08-28 Kabushiki Kaisha Toshiba Information processing apparatus and power-saving control method
US8156275B2 (en) * 2009-05-13 2012-04-10 Apple Inc. Power managed lock optimization
US8831666B2 (en) * 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US8615671B2 (en) * 2009-10-09 2013-12-24 Intel Corporation Techniques for managing lower power states for data links
WO2011068548A1 (en) 2009-12-05 2011-06-09 Hewlett-Parkard Development Company Lp Systems apparatus and methods blocking a power transition
US8161322B2 (en) 2009-12-07 2012-04-17 Intel Corporation Methods and apparatus to initiate a BIOS recovery
KR101924836B1 (ko) * 2011-03-23 2018-12-04 삼성전자주식회사 고속 인터칩 통신 장치 및 방법
US8689028B2 (en) 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
CN102332070A (zh) * 2011-09-30 2012-01-25 中国人民解放军海军计算技术研究所 一种可信计算平台的信任链传递方法
KR20130051153A (ko) 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이장치 및 그 제어방법
WO2013077890A1 (en) 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
US20140006645A1 (en) * 2012-07-02 2014-01-02 Advanced Micro Devices, Inc. Emulated keyboard controller and embedded controller interface via an interconnect interface
TWI574148B (zh) * 2013-05-29 2017-03-11 緯創資通股份有限公司 嵌入式控制器及其省電控制方法
WO2014194368A1 (en) 2013-06-07 2014-12-11 Cathrx Ltd An electrical lead for a catheter and method of manufacturing
TWI482012B (zh) * 2013-07-01 2015-04-21 Wistron Corp 電腦及其喚醒方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004544A (ja) 2003-06-12 2005-01-06 Internatl Business Mach Corp <Ibm> コンピュータ装置、システムの稼働状態の切り替え制御方法、周辺装置への電力供給制御方法及びプログラム
JP2009524126A (ja) 2005-12-30 2009-06-25 ▲聯▼想（北京）有限公司 モバイル計算装置及びそのデータパケッジ受け取り方法
US20080256370A1 (en) 2007-04-10 2008-10-16 Campbell Keith M Intrusion Protection For A Client Blade
JP2010262659A (ja) 2010-05-12 2010-11-18 Toshiba Corp 情報処理装置および省電力制御方法

Also Published As

Publication number Publication date
JP6374004B2 (ja) 2018-08-15
EP3416024A1 (en) 2018-12-19
JP6698722B2 (ja) 2020-05-27
KR20180096825A (ko) 2018-08-29
EP3087453A4 (en) 2017-07-26
KR101892126B1 (ko) 2018-08-28
CN105745596A (zh) 2016-07-06
US20180046240A1 (en) 2018-02-15
CN105745596B (zh) 2020-01-07
US20150185808A1 (en) 2015-07-02
KR20160075648A (ko) 2016-06-29
CN108181983B (zh) 2022-04-19
WO2015099950A1 (en) 2015-07-02
US9696785B2 (en) 2017-07-04
EP3087453A1 (en) 2016-11-02
US10571992B2 (en) 2020-02-25
CN108181983A (zh) 2018-06-19
JP2018092658A (ja) 2018-06-14
JP2017507390A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
US8255725B2 (en) Information processing apparatus and power-saving control method
KR100229575B1 (ko) 정보처리시스템의 파워매니지먼트시스템
US9501291B2 (en) Method and system for providing hybrid-shutdown and fast startup processes
US9152205B2 (en) Mechanism for facilitating faster suspend/resume operations in computing systems
US8055889B2 (en) BIOS management device and method for managing BIOS setting value
US5590315A (en) Method and apparatus for simulating user input device presence in a computer system
US9310783B2 (en) Dynamic clock and power gating with decentralized wake-ups
US9182811B2 (en) Interfacing dynamic hardware power managed blocks and software power managed blocks
KR20200002603A (ko) 지속적 메모리가 인에이블된 플랫폼들에 대한 전원 버튼 오버라이드
US10571992B2 (en) Electronic device having a controller to enter a low power mode
JP4846862B2 (ja) 情報処理装置および省電力制御方法
TWI574157B (zh) 可攜式電子系統及其觸碰功能控制方法
US9207742B2 (en) Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode
US20020124125A1 (en) Method and apparatus to permit a peripheral device to become the default system bus master
US7272731B2 (en) Information handling system having reduced power consumption
TWI612428B (zh) 積體電路、電子裝置與其運作方法
CN117980860A (zh) 用于管理处于掉电状态下的控制器的方法和装置
US8605565B2 (en) Information processing apparatus and operation control method of an information processing apparatus
JPH06102955A (ja) ポータブルコンピュータの電源制御装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant