JP2018092658A - 組み込みコントローラチップ、システム及び装置 - Google Patents

組み込みコントローラチップ、システム及び装置 Download PDF

Info

Publication number
JP2018092658A
JP2018092658A JP2018033680A JP2018033680A JP2018092658A JP 2018092658 A JP2018092658 A JP 2018092658A JP 2018033680 A JP2018033680 A JP 2018033680A JP 2018033680 A JP2018033680 A JP 2018033680A JP 2018092658 A JP2018092658 A JP 2018092658A
Authority
JP
Japan
Prior art keywords
interface
controller chip
controller
embedded controller
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018033680A
Other languages
English (en)
Other versions
JP6698722B2 (ja
Inventor
イー. ゴフ,ロバート
E Gough Robert
イー. ゴフ,ロバート
ジー. ゲデオン,マゼン
G Gedeon Mazen
ジー. ゲデオン,マゼン
クーパー,バーンズ
Barnes Cooper
ビー. アステカル,バサヴァラジ
B Astekar Basavaraj
ビー. アステカル,バサヴァラジ
シー. ダーディス,ショーン
C Dardis Sean
シー. ダーディス,ショーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2018092658A publication Critical patent/JP2018092658A/ja
Application granted granted Critical
Publication of JP6698722B2 publication Critical patent/JP6698722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3231Monitoring the presence, absence or movement of users
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

【課題】ローパワーモードに入るコントローラを有する電子デバイスを提供する。【解決手段】低電力モードから自機をウェイクアップさせるインターフェースを有する組み込みコントローラチップであって、プラットフォームコントローラチップに結合し、組み込みコントローラチップを低電力モードからウェイクアップさせるウェイクアップ表示を受信する第1のインターフェースと、マトリックスキーボードに結合し、組み込みコントローラチップを低電力モードからウェイクアップさせる表示を提供するキーボードシステムコントローラ(KSC)インターフェースとを有する。【選択図】図1

Description

実施形態は組み込みコントローラ(EC)との通信に関してもよい。
電子デバイスは、ノーマル状態とスリープ状態など異なる状態(またはモード)で動作し得る。異なる状態(またはモード)の利用はバッテリーパワーの節約のためであり得る。
次の図面を参照して構成と実施形態を詳細に説明する。図中、同じ参照数字は同じ要素を指す。
一実施形態による電子デバイスのコンポーネントを示す図である。 一実施形態による、論理的状態、異なる状態間の移行パス及びイベントを示す状態図である。 一実施形態による、ある状態から他の状態に移行する時に発生するイベントを処理する動作を示すフローチャートである。 一実施形態による、ECにより駆動される信号の状態変化により起動されるハンドラーの動作を示すフローチャートである。 一実施形態による、ECにオペレーティングシステム(OS)アクセスにより起動されるハンドラーの動作を示すフローチャートである。
以下の詳細な説明では、同じ数字及び文字を用いて、複数の異なる図中の同じ、対応する、及び/又は類似したコンポーネントを示す。さらに、以下の詳細な説明では、サイズ/モデル/値/範囲の例を与えるが、実施形態はそれらに限定されない。実施例を説明するために具体的な詳細事項を記載するが、当業者には言うまでもなく、実施形態はこれらの具体的な詳細事項が無くても実施することができる。
電子デバイスは多くの異なるモードで動作し得る。一動作モードはユーザ不在モード(User Absent Mode(UAM))である。ユーザ不在モードは、システム(またはデバイス)が起動されているが、ユーザインターフェース(例えば、ディスプレイ、入力デバイス)が使われていないモードである。ユーザ不在モードは、スリープモードやスタンバイモードよりも使われるかも知れない。
ユーザ不在モードをサポートするため、電子デバイスは一定時間、ユーザ不在モードに留まり、利用可能である必要があり得る。しかし、これにより時間とともにバッテリーのパワーが減少する。これは、電子デバイスがこの時間に所定量未満のパワーを消費し得ることを意味する。ユーザ不在モードはローパワーモード(LPM)とも呼ばれることがある。
電子デバイスは、モバイル端末、モバイルデバイス、モバイル計算プラットフォーム、モバイルプラットフォーム、ラップトップコンピュータ、タブレット、ウルトラモバイルパーソナルコンピュータ、モバイルインターネットデバイス、スマートフォン、パーソナルデジタルアシスタント、ディスプレイデバイス、テレビジョン(TV)などのうちどれであってもよい。
電子デバイスは、メモリ、ディスプレイ、プロセッサ(または中央処理装置(CPU))、無線通信デバイス、(バッテリーポート内の)バッテリーなどの多くのコンポーネントを含み得る。コンポーネントは回路基板及び/又はシリコンチップなどの上に設けられても良い。
電子デバイスは、データバス(またはデータインターフェース)を通してコアチップセットに接続された組み込みコントローラ(EC)を含んでいてもよい。少なくとも一実施形態では、データバスは、ローピンカウント(LPC)バスを含んでいても良い。ECは、例えばキーボードシステムコントローラ(KSC)とシステムマネジメントコントローラを含んでいてもよい。
キーボードシステムコントローラの一例として、ユーザ不在モード(UAM)にあるとき、キーボードシステムコントローラはキーストロークを処理していないことがある。ユーザがいないことが仮定されているからである。キーストロークは、ウェイク(wake)イベントがOAに送られるUAMエグジット(exit)イベントとして用いられてもよい。しかし、キーストロークの内容は失われるかもしれない(すなわち、ウェイクイベントを生じるかも知れないが、どのキーが打たれたかKSCは知らず、それゆえキーはOSに送らない)。例えば、マシンがユーザ不在モード(UAM)に入る前にユーザがワードプロセッサアプリケーションをオープンし、「f」キーを打った場合、ワードプロセッサアプリケーションはそのキーについては通知されず、「f」は画面上や開かれた文書中には現れなくてもよい。
一構成では、ECは(LPCインターフェースなどの)データインターフェースの入出力(I/O)チャンネルをオフにすることにより、パワーを大幅に節約してもよい。しかし、ECがデータインターフェース(またはLPCインターフェース)を再びオンにするには長い時間がかかることがある。この時間は現在使われているオペレーティングシステムにとっては長すぎるかも知れない。データインターフェースドライバ(またはECインターフェースドライバ)は、ECがレディ(ready)状態になる最大設定時間を待つだけかも知れない。データインターフェース(またはLPCインターフェース)がオフされると、ホストコントローラはECと通信して、帯域外(out−of−band mechanisms)を用いてローパワーモードを出るようにECに通知してもよい。
実施形態では、ECローパワーモードを管理して省電力を可能とする。これは、少なくとも一実施形態では、既存のオペレーティングシステムコードを変更しなくても行い得る。
実施形態では、一以上の汎用I/O(GPIO)信号ラインその他のメカニズムを用いて、ECファームウェアとBIOS(Basic Input/Output System)との間のサイドバンドまたは帯域外ハンドシェークを利用してもよい。2つの一方向GPIOを用いる少なくとも一実施形態では、第1の信号(または第1の信号ライン)はBIOS制御チップセット(すなわち、入出力ハブ(IOC))から出力され、ECをI/Oインターフェースローパワーモードからウェイクアップさせてもよい。第2の信号(または第2の信号ライン)は、ECがローパワーモードに入る又はそれから出るにつれ、ECによりロー及びハイに駆動され得る。BIOSは、ECへのオペレーティングシステム(OS)アクセスを検出し、ECをウェイクアップし、LPCインターフェースがウェイクアップして機能状態になるまで、OS要求を送らせてもよい。
実施形態は、少なくとも3つの主要コンポーネント、すなわちBIOSソフトウェア、ECファームウェア、及び/又はボードロジックを含み得る。例えば、チップセット上のロジックは、システム管理インターラプト(SMI)トラップをサポートしてもよい。システム管理インターラプトトラップでは、ECへのOSアクセスがインターラプトされ、BIOS SMIハンドラーにより処理される。また、少なくとも一実施形態では、OSレイヤ、カーネルレベル、及び/又はユーザレベルのソフトウェアコンポーネントを含み得る。
図1は、一実施形態による電子デバイスのコンポーネントを示す図である。他の実施形態及び構成を提供してもよい。
より具体的に、図1は、電子デバイスのハードウェアコンポーネントとソフトウェアコンポーネントを示す。例えば、ハードウェアは組み込みコントローラ10と入出力(I/O)コントローラ50を含み得る。他のコンポーネントを設けてもよい。
組み込みコントローラ10は、組み込みコントローラ10とI/Oコントローラ50との間に(ローピンカウントバス(LPC)などの)データバス20(またはその他のI/Oインターフェース)を含み得る。一例として、データバス20は、EC10とI/Oコントローラ50との間に9本の信号ラインを含んでも良い。設けられる信号ラインの数は異なっても良い。
一実施形態は、EC10のピンとI/Oコントローラ50のピンとの間を結合する信号ライン30を含んでもよい。信号ライン30はEC10からの信号をI/Oコントローラ50に伝えてもよい。一例として、信号ライン30はEXTSMI信号を伝えても良い。この信号は、外部ソースから来るSMIである外部システム管理インターラプト(SMI)信号であってもよい。
一実施形態は、I/Oコントローラ50のピンとEC10のピンとの間を結合する信号ライン40を含んでもよい。信号ライン40はI/Oコントローラ50からの信号をEC10に伝えてもよい。一例として、信号ライン40は、ECをユーザ不在モードからウェイクアップさせるI/Oウェイク(wake)信号を伝えても良い。
一例として、EC10はキーボードシステムコントローラ(KSC)、システム管理コントローラ(SMC)、データインターフェース(またはLPCインターフェース)、及びEXTSMIハンドラーを含んでいてもよい。他のコンポーネントもEC10のコンポーネントとして設けられても良い。
KSCは、PS/2スタイルキーボード/マウスとしてホストに対してエクスポーズされた、マトリックスキーボード(すなわち、ラップトップ/クラムシェルスタイルシステムの組み込みキーボード)及びタッチパッドのようなポインティングデバイスと通信してもよい。
SMCは、熱管理(熱センサ、ファン制御)、バッテリー管理(充電、報告)、デバイス/システムまたは個別コンポーネントをオン/オフするパワーシーケンスを含むデバイス/システム内の他の機能の管理を行い得る。
図1は、電子デバイスのソフトウェアコンポーネントも示す。ソフトウェアコンポーネントはBIOS及びオペレーティングシステム(OS)を含んでも良い。ソフトウェアコンポーネントはチップなどのメモリに設けられても良い。BIOSはOSとI/Oコントローラ50との間のパスである。
OSはFOコントローラ50を通してECと通信してもよい。BIOSは、OSにより使われるパワーオンセルフテスト(POST)中に、EC(システム管理モード)のプロキシとして機能する、FOコントローラと(中央処理装置(CPU)などの)プロセッサ中のメカニズムを用いて、メモリ中にテーブルを設けて、OSと通信してもよい。FOコントローラ50は、OSアクセス(データまたはI/O読み書きトランザクション)に応答することによりOSと通信してもよく、FOコントローラ50は、OSアクセス(データまたはFO読み書きトランザクション)に応答することによりBIOSと通信してもよい。OSはEC10にアクセスするドライバを含んでもよい。
図2は、一実施形態による、論理的状態、異なる状態間の移行パス及びイベントを示す状態図である。他の実施形態及び構成を提供してもよい。
図2は、ユーザ在席モード、ユーザ不在モード(UAM)、ECノーマルモード、及びECローパワーモード(LPM)などの、電子デバイスの異なるモードまたは状態を示す。
OSドメインは、ユーザ在席モードとユーザ不在モード(UAM)を含み得る。ECドメインはノーマルモードとローパワーモード(LPM)とを含み得る。より具体的に、状態102において、電子デバイスはユーザ在席モードとECノーマルモードであってもよい。この状態は、ユーザがデバイス/システム及び/又はキーボードを使っている時に提供され得る。OSからの通知に応じて、電子デバイスはユーザ不在モード(user absent mode、UAM)に入っても良い。一例として、ディスプレイがオフされたときに通知され得る。状態104は、ユーザ不在モード(UAM)とECノーマルモードにある電子デバイスを示す。
BIOSがECにユーザ不在モード(UAM)に入るよう命令を送るとそれに応じて、状態106において、電子デバイスはECがローパワーモード(LPM)に入るのを待つ。状態106において、OSからの通知に応じて、電子デバイスはユーザ不在モードを出て、状態108に入っても良い。OSはユーザ在席モードであり、ECはローパワーモードである。状態108はOSとECの状態の組み合わせを示す疑似状態である。この状態では、OSはユーザ不在モード(UAM)ではないが、ECをローパワーモード(LPM)から出すコマンドはまだ処理されていない。これは単に、図5のボックス212などのBIOSステートマシンの状態であると考えてもよい。
状態106と同様に状態108では、ECモードはローパワーモード(LPM)であるが、I/Oインターフェースはアクティブである。状態110と状態112では、ECモードはローパワーモード(LPM)でありI/Oインターフェースはオフ(すなわち非アクティブ)である。
状態108において、BIOSはECにユーザ不在モード(UAM)に入るコマンドを送ってもよく、電子デバイスはその後、状態102に戻っても良い。
他方、電子デバイスが状態106であるとき、ECは、BIOSに、ECがローパワーモード(LPM)に入ったこと、BIOSがLPMをウェイクさせ作動可能(arm)にしてもよい(すなわち、I/Oウェイク)こと、及びBIOSはI/Oトラップをイネーブルしてもよいことを命令する。例えば、図4は、必要な時にのみ、I/Oトラップが作動可能にされる(arm)ことを示している。I/Oトラップにより、ECがローパワーモード(LPM)にいる時、BIOSはECのプロキシとして機能する。これにより、必要でない時に(すなわち、ECがローパワーモード(LPM)ではなく、OS要求に対して直接サービスできる時)、OSがループに入ることを防止できる。
電子デバイスは状態110に入っても良い。そこでは電子デバイスはユーザ不在モード(UAM)であり、ECはローパワーモード(LPM)である。
状態110(ユーザ不在モード(UAM)であり、ECはローパワーモード(LPM)である)において、システム管理コントローラ(SMC)/キーボードシステムコントローラ(KSC)に対する直接OSアクセスにより、電子デバイスは状態112に入っても良く、そこでI/OトラップハンドラーとECがウェイクアップされてもよい。ECに対するノーマルアクセスにより、I/OコントローラはECエラー条件をOSに返してもよい。OSからの要求をインターセプトすることにより、BIOSはOSにアクセスを再試行するように要求してもよい。ECデータインターフェース(すなわち、I/Oインターフェース)がアクティブになると、BIOSは、自分自身をパスから取り除き、ECアクセスが通常通り行われるようにしてもよい。
状態112において、ECは、BIOSが(信号ライン30のEXTSMI信号を用いて)ローパワーモード(LPM)を出て、I/Oトラップをディスエーブルするように命令を送っても良い。結果として、電子デバイスは状態106に戻ってもよい。
あるいは、状態112において、BIOSは(信号ライン40のI/Oウェイク信号を用いて)ECに、ローパワーモード(LPM)を出るように命令を送っても良い。
他の場合には、状態110において、ECは(信号ライン30のEXTSMI信号を用いて)BIOSにLPMをでるように命令してもよく、BIOSはI/Oトラップをディスエーブルしてもよく、BIOSはLPMウェイク(またはI/Oウェイク)を解除(disarm)してもよい。結果として、電子デバイスは状態106に戻ってもよい。
図3は、一実施形態による、ある状態から他の状態に移行する時に発生するイベントを処理する動作を示すフローチャートである。他の動作、動作順序、及び実施形態も考えられるだろう。
図3に示した動作はEC10の動作に関する。
開始後、動作152において、ECはホストからのコマンドを待ち、及び他のサブシステムをモニターして、必要な警告を生成してホストに返しても良い(通常のEC動作)。
動作154において、ユーザ不在モード(UAM)において、タイムアウトしたかの決定を行う。動作154での決定がNOであれば、ECは動作156で、送信されたコマンドを読む。動作158において、コマンドのタイプについて決定をする。
動作154で決定がYESであれば、プロセスは動作166に進む。
動作158において、コマンドタイプがユーザ不在モード(UAM)コマンドでない場合、ECは動作160において他のコマンドを処理し、次いでECは動作162において決定をしてもよい。動作162で決定がYESであれば、プロセスは動作166に進む。動作162で決定がNOであれば、プロセスは動作152に進む。
動作158において、コマンドの決定がユーザ不在モード(UAM)に入るコマンドであるとき、プロセスは動作164に進み、ECが残りのトランザクションを終わらせても良い。動作158において、コマンドの決定がユーザ不在モード(UAM)を出るコマンドであるとき、プロセスは動作152に進む。動作166において、ECは、信号ライン30(信号EXTSMI)をロー状態にし、ローパワーモード(LPM)に入ることを示し、その後ECはローパワーモード(LPM)に入る。
動作168において、ECはEXTSMIハンドラーを実行する命令を出しても良い。
動作170において、ECはウェイクイベントの決定をしてもよい。
動作170の決定がローパワーモード(LPM)ウェイクイベントであるとき、動作174において、ECはローパワーモード(LPM)を出ても良い。動作176において、ECは信号ライン30(信号EXTSMI)をハイ状態にして、ローパワーモード(LPM)から出ることを示しても良い。その後、動作178において、ECはEXTSMIハンドラーを実行する命令を出しても良い。プロセスはその後動作152に戻っても良い。
動作170の決定が「その他」であるとき、動作172において、ECはウェイクイベントを処理してもよい。プロセスはその後動作152に戻っても良い。
図4は、一実施形態による、ECにより駆動される(信号ライン30の)EXTSMI信号の状態変化により起動されるBIOS SMIハンドラーの動作を示すフローチャートである。他の動作及び実施形態を提供してもよい。
このフローチャートは、ECのI/Oインターフェースの状態に基づき、ECへのアクセスのI/Oトラップをイネーブル/ディスエーブルするのに用いられるBIOS中のイベントハンドラーを記述している。開始後、動作202において、システム管理インターラプト(SMI)極性(polarity)が変わり、次のエッジによりSMI及びSMI状態がクリアされてもよい。
動作204において、EXTSMIがLPMに入るか(LPM Entry)、LPMから出るか(LPM exit)決定してもよい。
動作204においてEXTSMIがLPMに入るであると決定されると、プロセスは動作206に進む。動作206においてEXTSMIがLPMから出ると決定されると、プロセスは動作206に進む。
動作206において、LPMから出てGPIOに入る(LPM exit GPIO entry)が作動可能(armed)になってもよく、I/Oトラップがイネーブルされてもよい。これにより、BIOSはOSからECへのアクセスをインターセプトでき、またI/Oコントローラ設定を変更して、I/Oインターフェースがアクティブ(またはオン)であるとのECからの通知を検出できる。
動作208において、LPMから出てGPIOに入る(LPM exit GPIO entry)が解除(disarmed)され、I/Oトラップがディスエーブルされてもよい。これによりBIOSはI/Oコントローラ中のハードウェアをディスエーブルして、ECアクセス時にシステム管理モード(System Management Mode、SMM)に入らせ、I/Oコントローラ設定を変更して、I/Oインターフェースが非アクティブ(またはオフ)であるとのECからの通知を検出してもよい。図5は、一実施形態による、ECへのOSアクセスにより起動されるBIOS SMIハンドラーを示すフローチャートである。他の動作、動作順序、及び実施形態も考えられるだろう。
このフローチャートは、OS ECアクセスを検出するに使え、I/Oインターフェースをアクティブ状態にするようECに要求するのに使えるBIOS中のイベントハンドラーを記述する。
動作210において、I/Oトラップをトリガーしたパーツの決定がなされ得る。動作212において、BIOSは信号ライン40(信号I/Oウェイク)を用いて、ECにそのデータインターフェース(すなわち、I/Oインターフェース)をアクティブ状態にするよう命令してもよい。
動作214において、BIOSは信号ライン30(信号EXTSMI)を用いて、ECがそのデータインターフェース(すなわち、I/Oインターフェース)をアクティブ状態にしたことをBIOSに通知するのを待つ。
動作214において決定がYESであるとき、動作216において、トラップを起こしたEC IOポートがBIOSにより読まれる。
動作218において、BIOSはECポートの値をEC戻り値で返すようにプロセッサ(またはCPU)を設定してもよい。これにより、OSはECから正しい値を読み出し得るが、読み出しアクセスが行われる時、ECのデータインターフェース(すなわち、IOインターフェース)が非アクティブであれば、OSにより調べられた(observe)であろうエラー条件がマスクされる。
上記の動作は、ECがローパワーモード(LPM)にいる時、キーボードコントローラ状態ポート(I/Oポート64番)及びシステム管理コントローラ状態ポート(I/Oポート66番)などのECポートへのOSアクセス上のBIOSトラップに関する。
少なくとも一実施形態では、コンピュータ読み取り可能媒体は、上記の動作を実行する制御回路のプログラムを記憶しても良い。プログラムはシステムメモリに記憶されてもよい。システムメモリは、例えば、電子デバイスの内部にあっても外部にあってもよい。少なくとも一実施形態では、プログラムは、組み込みコントローラ及び/又はI/Oコントローラの制御動作の制御アルゴリズムの一部であってもよい。組み込みコントローラまたはI/Oコントローラにより実行される命令またはコードは、機械読み取り可能媒体、または一以上の電子的にアクセス可能な媒体などへのアクセスを提供するリモート接続(例えば、アンテナ及び/又はネットワークインターフェースを介してネットワークにより)を介してアクセスできる外部ストレージデバイスからメモリに提供されてもよい。機械読み取り可能媒体には、機械(例えば、コンピュータ)による読み取りが可能な形式で情報を提供(すなわち、格納及び/又は伝送)する任意のメカニズムが含まれる。例えば、機械読み取り可能媒体には、ランダムアクセスメモリ(RAM)、読出専用メモリ(ROM)、磁気または光記憶媒体、フラッシュメモリデバイス、電子的、光学的、音響的その他の形式の伝送信号(例えば搬送波、赤外線信号、デジタル信号等)などが含まれる。別の実施形態では、命令またはコードの替わりに、またはそれと組み合わせてハードワイヤード回路を用いてもよく、このように実施形態はハードウェア回路とソフトウェア命令との特定の組み合わせには限定されない。
プログラムは、前述の実施形態で実行される動作または機能のどれを実行するコードまたは命令を含み得る。
上記の実施形態の要素はタスクを実行するコードセグメントまたは命令で提供されてもよい。コードセグメントまたはタスクは、プロセッサ読み取り可能媒体に記憶されても、または搬送波中の計算データ信号により伝送媒体または通信リンクを介して伝送されてもよい。プロセッサ読み取り可能媒体、機械読み取り可能媒体、又はコンピュータ読み取り可能媒体は、情報を格納または伝送できる任意の媒体を含み得る。プロセッサ読み取り可能媒体、機械読み取り可能媒体、又はコンピュータ読み取り可能媒体の例としては、電子回路、半導体メモリデバイス、ROM、フラッシュメモリ、イレーザブルROM(EROM)、フロッピーディスケット、CD−ROM、光ディスク、ハードディスク、光ファイバー媒体、無線周波数(RF)リンクなどが含まれる。データ信号は、電子的ネットワークチャネル、光ファイバー、空気、電磁波、RFリンクなどの伝送媒体により伝搬できる任意の信号を含み得る。コードセグメントまたは命令は、インターネット、イントラネットなどのコンピュータネットワークを介してダウンロードされ得る。
以下の例はさらに別の実施形態に関する。
実施例1は電子デバイスであって、該電子デバイスは、第1のコントローラと、第2のコントローラと、前記第1のコントローラと前記第2のコントローラとの間を結合するデータバスと、前記第1のコントローラを前記第2のコントローラに結合する第1の信号ラインとを有し、前記第1のコントローラは前記第2のコントローラに前記第1の信号ラインで第1の信号を提供して前記第2のコントローラをローパワーモードからウェイクアップさせる。
実施例2では、実施例1の主題は任意的に、前記第2のコントローラは、前記第1のコントローラからの前記第1の信号に基づき、前記データバスへのインターフェースの状態を変更することができる。
実施例3では、実施例1及び実施例2の主題は任意的に、前記第2のコントローラがローパワーモードであるとき前記インターフェースはオフであり、前記第2のコントローラがノーマルモードであるとき前記インターフェースはオンであってもよい。
実施例4では、実施例1の主題は任意的に、前記第1のコントローラは入出力コントローラであってもよい。 実施例5では、実施例1の主題は任意的に、前記第1のコントローラは組み込みコントローラであってもよい。
実施例6では、実施例1及び実施例5の主題は任意的に、前記組み込みコントローラはキーボードシステムコントローラ及びシステム管理コントローラのうち少なくとも一方を実装し得る。
実施例7では、実施例1及び実施例6の主題は任意的に、前記第2のコントローラは、前記キーボードシステムコントローラまたは前記システム管理コントローラが関与する動作に基づきウェイクイベントを受け取り得る。
実施例8では、実施例1の主題は任意的に、前記第1の信号ラインの前記第1の信号により、前記第2のコントローラはローパワーモードを出てもよい。
実施例9では、実施例1の主題は任意的に、前記第1のコントローラを前記第2のコントローラに結合する第2の信号ラインを有し、前記第2のコントローラは前記第1のコントローラに前記第2の信号ラインで第2の信号を提供して、前記第2の信号はローパワーモードに入る命令を提供する。
実施例10では、実施例1及び実施例9の主題は任意的に、第2の信号の状態は前記データバスの状態を示す。
実施例11では、実施例1及び実施例9の主題は任意的に、前記第2のコントローラは、前記第1のコントローラに前記第2の信号ラインで第3の信号を提供し、前記第3の信号はローパワーモードを出る命令を提供する、
実施例12では、実施例1及び実施例11の主題は任意的に、第3の信号の状態は前記データバスの状態を示す。
実施例13では、実施例1の主題は任意的に、前記データバスはローピンカウントバスである、
実施例14は装置であり、該装置は、第1の動作を提供する、その少なくとも一部はハードウェアである、第1のロジックと、第2の動作を提供する、その少なくとも一部はハードウェアである、第2のロジックと、前記第1のロジック及び前記第2のロジックに結合したデータバスと、前記第1のロジックに、及び前記第2のロジックに結合する第1の信号ラインとを有し、前記第1のロジックは前記第2のロジックに前記第1の信号ラインで第1の信号を提供して前記第2のロジックをローパワーモードからウェイクアップさせる。
実施例15では、実施例14の主題は任意的に、前記第2のロジックは、前記第1のロジックからの前記第1の信号に基づき、前記データバスへのインターフェースの状態を変更することができる。
実施例16では、実施例14及び実施例15の主題は任意的に、前記第2のロジックがローパワーモードであるとき前記インターフェースはオフであり、前記第2のロジックがノーマルモードであるとき前記インターフェースはオンであってもよい。
実施例17では、実施例14の主題は任意的に、前記第1のロジックは入出力コントローラを含む。
実施例18では、実施例14の主題は任意的に、前記第2のロジックは組み込みコントローラを含む。
実施例19では、実施例14の主題は任意的に、前記第2のロジックはキーボードシステムコントローラ及びシステム管理コントローラのうち少なくとも一方を実装し得る。
実施例20では、実施例14及び実施例19の主題は任意的に、前記第2のロジックは、前記キーボードシステムコントローラまたは前記システム管理コントローラが関与する動作に基づきウェイクイベントを受け取り得る。
実施例21では、実施例14の主題は任意的に、前記第1の信号ラインの前記第1の信号により、前記第2のロジックはローパワーモードを出てもよい。
実施例22では、実施例14の主題は任意的に、前記第1のロジックを前記第2のロジックに結合する第2の信号ラインを有し、前記第2のロジックは前記第1のロジックに前記第2の信号ラインで第2の信号を提供して、前記第2の信号はローパワーモードに入る命令を提供する。
実施例23では、実施例14及び実施例22の主題は任意的に、第2の信号の状態は前記データバスの状態を示す。
実施例24では、実施例14及び実施例22の主題は任意的に、前記第2のロジックは、前記第1のロジックに前記第2の信号ラインで第3の信号を提供し、前記第3の信号はローパワーモードを出る命令を提供する。
実施例25では、実施例14及び実施例24の主題は任意的に、第3の信号の状態は前記データバスの状態を示す。
実施例26では、実施例14の主題は任意的に、前記データバスはローピンカウントバスである。
実施例27は、第1のコントローラと第2のコントローラとを有する電子デバイスの作動方法であって、前記第2のコントローラをローパワーモードにするステップと、前記第1のコントローラから前記第2のコントローラに第1の信号ラインにより第1の信号を提供し、前記第2のコントローラをローパワーモードからウェイクアップするステップとを含む。
実施例28では、実施例27の主題は任意的に、データバスへのインターフェースの状態を前記第1のコントローラからの第1の信号に基づいて変更するステップを含む、
実施例29では、実施例27及び実施例28の主題は任意的に、前記第2のコントローラがローパワーモードであるとき前記インターフェースはオフであり、前記第2のコントローラがノーマルモードであるとき前記インターフェースはオンであってもよい。
実施例30では、実施例27の主題は任意的に、前記第1のコントローラは入出力コントローラであってもよい。
実施例31では、実施例27の主題は任意的に、前記第1のコントローラは組み込みコントローラであってもよい。
実施例32では、実施例27及び実施例31の主題は任意的に、前記組み込みコントローラはキーボードシステムコントローラ及びシステム管理コントローラのうち少なくとも一方を実装し得る。
実施例33では、実施例27及び実施例32の主題は任意的に、前記第2のコントローラにおいて、前記キーボードシステムコントローラまたは前記システム管理コントローラが関与する動作に基づきウェイクイベントを受け取るステップを含む。
実施例34では、実施例27の主題は任意的に、前記第1の信号ラインの前記第1の信号により、前記第2のコントローラはローパワーモードを出てもよい。
実施例35では、実施例27及び実施例34の主題は任意的に、前記第2のコントローラから前記第1のコントローラに前記第2の信号ラインで第2の信号を提供するステップであって、前記第2の信号はローパワーモードに入る命令を提供する、ステップを含む。
実施例36では、実施例27及び実施例35の主題は任意的に、第2の信号の状態は前記データバスの状態を示す。
実施例37では、実施例27及び実施例35の主題は任意的に、前記第2のコントローラから前記第1のコントローラに前記第2の信号ラインで第3の信号を提供するステップであって、前記第3の信号はローパワーモードから出る命令を提供する、ステップを含む。
実施例38では、実施例27及び実施例35の主題は任意的に、第3の信号の状態は前記データバスの状態を示す。
実施例39では、実施例27の主題は任意的に、前記データバスはローピンカウントバスである。
実施例40は、第1のコントローラまたは第2のコントローラで実行されると、前記第2のコントローラをローパワーモードにするステップと、前記第1のコントローラから前記第2のコントローラに第1の信号ラインにより第1の信号を提供し、前記第2のコントローラをローパワーモードからウェイクアップするステップと、のうち一以上の動作を実行する一以上の命令を含む機械読み取り可能媒体である。
実施例41では、実施例40の主題は任意的に、前記一以上の動作は、前記第1のコントローラからの第1の信号に基づいて、データバスへのインターフェースの状態を変更するステップをさらに含む。
実施例42では、実施例40及び実施例41の主題は任意的に、前記第2のコントローラがローパワーモードであるとき前記インターフェースはオフであり、前記第2のコントローラがノーマルモードであるとき前記インターフェースはオンであってもよい。
実施例43では、実施例40の主題は任意的に、前記第1のコントローラは入出力コントローラであってもよい。
実施例44では、実施例40の主題は任意的に、前記第1のコントローラは組み込みコントローラであってもよい。
実施例45では、実施例40及び実施例44の主題は任意的に、前記組み込みコントローラはキーボードシステムコントローラ及びシステム管理コントローラのうち少なくとも一方を実装し得る。
実施例46では、実施例40及び実施例45の主題は任意的に、前記一以上の動作は、キーボードシステムコントローラまたはシステム管理コントローラを含む動作に基づき前記第2のコントローラでウェイクイベントを受け取るステップをさらに含む。
実施例47では、実施例40の主題は任意的に、前記第1の信号ラインの前記第1の信号により、前記第2のコントローラはローパワーモードを出てもよい。
実施例48では、実施例40及び実施例47の主題は任意的に、前記一以上の動作は、前記第2のコントローラは、前記第1のコントローラに前記第2の信号ラインで第2の信号を提供するステップであって、前記第2の信号はローパワーモードに入る命令を提供する、ステップをさらに含む。
実施例49では、実施例40及び実施例48の主題は任意的に、第2の信号の状態は前記データバスの状態を示す。
実施例50では、実施例40及び実施例48の主題は任意的に、前記一以上の動作は、前記第2のコントローラは、前記第1のコントローラに前記第2の信号ラインで第3の信号を提供するステップであって、前記第3の信号はローパワーモードから出る命令を提供する、ステップをさらに含む。
実施例51では、実施例40及び実施例50の主題は任意的に、第3の信号の状態は前記ローピンカウントバスの状態を示す。
実施例52では、実施例40の主題は任意的に、前記データバスはローピンカウントバスである。
本明細書において「一実施形態」とは、その実施形態に関して説明する機能、構造、特徴が少なくとも1つの実施形態に含まれることを意味している。本明細書ではいろいろな箇所でかかるフレーズを記載するが、必ずしも同じ実施形態を指すものではない。さらに、ある機能、構造、または特徴をある実施形態について説明した場合、他の実施形態に関するそれらの機能、構造、または特徴に影響が及ぶことは、当業者には自明である。
多くの例示を参照して実施形態を説明したが、言うまでもなく、当業者にはその他の多数の修正や実施形態を工夫でき、それらは本開示の原理の精神と範囲内に含まれる。より具体的には、本開示、図面、及び特許請求の範囲において、主題の組み合わせ構成のコンポーネントパーツ及び/又は構成においてさまざまなバリエーション及び修正が可能である。また、コンポーネントパーツ及び/又は構成におけるバリエーションと修正に加えて、代替的利用も当業者には明らかである。

Claims (21)

  1. 低電力モードから自機をウェイクアップさせるインターフェースを有する組み込みコントローラチップであって、
    プラットフォームコントローラチップに結合し、前記組み込みコントローラチップを低電力モードからウェイクアップさせるウェイクアップ表示を受信する第1のインターフェースと、
    マトリックスキーボードに結合し、前記組み込みコントローラチップを前記低電力モードからウェイクアップさせる表示を提供するキーボードシステムコントローラ(KSC)インターフェースとを有する、
    組み込みコントローラチップ。
  2. プラットフォームコントローラチップに結合するローピンカウント(LPC)インターフェースを有する、
    請求項1に記載の組み込みコントローラチップ。
  3. BIOSと通信する第2のインターフェースを有する、
    請求項2に記載の組み込みコントローラチップ。
  4. 前記BIOSは前記組み込みコントローラチップへのオペレーティングシステム(OS)アクセス要求を検出する、
    請求項3に記載の組み込みコントローラチップ。
  5. 前記BIOSは、前記LPCインターフェースがアップして可動状態になるまで、前記OSアクセス要求を遅延させる、
    請求項4に記載の組み込みコントローラチップ。
  6. 前記ウェイクアップ表示のためGPIOインターフェースを提供する第3のインターフェースを有する、
    請求項3に記載の組み込みコントローラチップ。
  7. 前記KSCインターフェースは、前記マトリックスキーボード及びポインティングデバイスと通信する、
    請求項1に記載の組み込みコントローラチップ。
  8. プラットフォームコントローラチップに結合するシステムマネジメントインターラプト(SMI)インターフェースを有する、
    請求項1に記載の組み込みコントローラチップ。
  9. 組み込みコントローラチップと、
    プラットフォームコントローラチップと、
    前記組み込みコントローラチップ及び前記プラットフォームコントローラチップに結合したローピンカウント(LPC)バスと、
    前記組み込みコントローラチップ及び前記プラットフォームコントローラチップに結合し、ウェイクアップ表示を提供する相互接続とを有する、
    システム。
  10. 前記組み込みコントローラチップは請求項1ないし8いずれか一項に記載のものである、
    請求項9に記載のシステム。
  11. コントローラに結合し、IOインターフェースを制御するローピンカウント(LPC)インターフェースと、
    前記IOインターフェースに結合し、組み込みコントローラを低電力モードからウェイクアップさせるウェイクアップ表示を受信する第2のインターフェースと、
    マトリックスキーボードに結合し、前記組み込みコントローラを前記低電力モードからウェイクアップさせる表示を提供するキーボードシステムコントローラ(KSC)インターフェースとを有する、
    装置。
  12. 前記KSCインターフェースは、前記マトリックスキーボード及びポインティングデバイスと通信する、
    請求項11に記載の装置。
  13. プラットフォームコントローラチップに結合するシステムマネジメントインターラプト(SMI)インターフェースを有する、
    請求項11に記載の装置。
  14. 前記第2のインターフェースはBIOSと通信する、
    請求項13に記載の装置。
  15. 前記BIOSは前記装置へのオペレーティングシステム(OS)アクセス要求を検出し、
    前記BIOSは、前記LPCインターフェースがアップして可動状態になるまで、前記OSアクセス要求を遅延させる、
    請求項14に記載の装置。
  16. 自機を低電力モードからウェイクアップさせるインターフェースを有する組み込みコントローラチップにより実行される方法であって、
    第1のインターフェースが、プラットフォームコントローラチップに結合し、前記組み込みコントローラチップを低電力モードからウェイクアップさせるウェイクアップ表示を受信することと、
    キーボードシステムコントローラ(KSC)インターフェースを介してマトリックスキーボードに、前記組み込みコントローラチップを前記低電力モードからウェイクアップさせる表示を提供することとを含む、
    方法。
  17. BIOSと通信することを含み、前記BIOSは、前記組み込みコントローラチップへのオペレーティングシステム(OS)アクセス要求を検出し、前記第1のインターフェースがウェイクアップし可動状態になるまで、前記OSアクセス要求を遅延させる、
    請求項16に記載の方法。
  18. 前記ウェイクアップ表示のためのGPIOインターフェースを提供することを含む、
    請求項17に記載の方法。
  19. 前記KSCインターフェースは、前記マトリックスキーボード及びポインティングデバイスと通信する、
    請求項16に記載の方法。
  20. 実行されると、組み込みコントローラチップに、請求項16ないし19いずれか一項に記載の方法を実行させるコンピュータプログラム。
  21. 請求項20に記載のコンピュータプログラムを記憶した機械可読媒体。
JP2018033680A 2013-12-28 2018-02-27 組み込みコントローラチップ、システム及び装置 Active JP6698722B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/142,791 US9696785B2 (en) 2013-12-28 2013-12-28 Electronic device having a controller to enter a low power mode
US14/142,791 2013-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016543162A Division JP6374004B2 (ja) 2013-12-28 2014-11-26 ローパワーモードに入るコントローラを有する電子デバイス

Publications (2)

Publication Number Publication Date
JP2018092658A true JP2018092658A (ja) 2018-06-14
JP6698722B2 JP6698722B2 (ja) 2020-05-27

Family

ID=53479516

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016543162A Active JP6374004B2 (ja) 2013-12-28 2014-11-26 ローパワーモードに入るコントローラを有する電子デバイス
JP2018033680A Active JP6698722B2 (ja) 2013-12-28 2018-02-27 組み込みコントローラチップ、システム及び装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016543162A Active JP6374004B2 (ja) 2013-12-28 2014-11-26 ローパワーモードに入るコントローラを有する電子デバイス

Country Status (6)

Country Link
US (2) US9696785B2 (ja)
EP (2) EP3416024A1 (ja)
JP (2) JP6374004B2 (ja)
KR (2) KR102233299B1 (ja)
CN (2) CN108181983B (ja)
WO (1) WO2015099950A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158038B (zh) * 2015-04-14 2021-03-09 恩智浦美国有限公司 从非易失性存储器读取数据的方法
CN110033204B (zh) * 2019-04-23 2021-03-02 上海电力学院 考虑海上风电场疲劳分布均匀性的发电检修联合调度方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004544A (ja) * 2003-06-12 2005-01-06 Internatl Business Mach Corp <Ibm> コンピュータ装置、システムの稼働状態の切り替え制御方法、周辺装置への電力供給制御方法及びプログラム
JP2009524126A (ja) * 2005-12-30 2009-06-25 ▲聯▼想(北京)有限公司 モバイル計算装置及びそのデータパケッジ受け取り方法
JP2010262659A (ja) * 2010-05-12 2010-11-18 Toshiba Corp 情報処理装置および省電力制御方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030159076A1 (en) * 1996-07-19 2003-08-21 Compaq Information Technologies Group, L.P. Keyboard controller providing power management for a portable computer system
US6058443A (en) * 1997-02-18 2000-05-02 Advanced Micro Devices, Inc. System for partitioning PC chipset functions into logic and port integrated circuits
US6678830B1 (en) * 1999-07-02 2004-01-13 Hewlett-Packard Development Company, L.P. Method and apparatus for an ACPI compliant keyboard sleep key
JP2001296938A (ja) * 2000-04-12 2001-10-26 Sharp Corp データ転送器
JP2002351436A (ja) * 2001-05-25 2002-12-06 Sony Corp ディスプレイ装置及びディスプレイ装置の低消費電力モードへの遷移と復帰方法
US7694164B2 (en) 2002-09-20 2010-04-06 Intel Corporation Operating system-independent method and system of determining CPU utilization
US7080271B2 (en) 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
US7086583B2 (en) * 2004-01-20 2006-08-08 Standard Microsystems Corporation Systems and methods for power reduction in systems having removable media devices
DE102004047658B3 (de) * 2004-09-30 2005-08-25 Infineon Technologies Ag Verfahren zur Steuerung der Datenkommunikation zwischen einem ersten Prozessor und einem mit dem ersten Prozessor gekoppelten zweiten Prozessor sowie Zweiprozessoranordnung und mobiles Funkkommunikationsgerät
CN100419637C (zh) * 2005-11-25 2008-09-17 鸿富锦精密工业(深圳)有限公司 电脑周边设备供电装置的驱动电路
US20070156942A1 (en) 2005-12-30 2007-07-05 Robert Gough Method and apparatus for independently managing a chipset-integrated bus controller
US8775704B2 (en) * 2006-04-05 2014-07-08 Nvidia Corporation Method and system for communication between a secondary processor and an auxiliary display subsystem of a notebook
KR20080027006A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법
US7849334B2 (en) * 2006-09-29 2010-12-07 Intel Coporation Transitioning a computing platform to a low power system state
US9047190B2 (en) 2007-04-10 2015-06-02 International Business Machines Corporation Intrusion protection for a client blade
US7984314B2 (en) 2007-05-14 2011-07-19 Intel Corporation Power management of low power link states
KR20090044872A (ko) 2007-11-01 2009-05-07 엘지전자 주식회사 휴대용 컴퓨터 및 휴대용 컴퓨터의 절전모드 제어방법
US20090132839A1 (en) * 2007-11-15 2009-05-21 Rothman Michael A Method and device to handle denial of service attacks on wake events
US20090172434A1 (en) 2007-12-31 2009-07-02 Kwa Seh W Latency based platform coordination
TW201009562A (en) 2008-08-18 2010-03-01 Asustek Comp Inc Computer with power-saving state control and control method thereof
US8607075B2 (en) 2008-12-31 2013-12-10 Intel Corporation Idle duration reporting for power management
US8255725B2 (en) * 2009-04-28 2012-08-28 Kabushiki Kaisha Toshiba Information processing apparatus and power-saving control method
US8156275B2 (en) * 2009-05-13 2012-04-10 Apple Inc. Power managed lock optimization
US8831666B2 (en) * 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US8615671B2 (en) * 2009-10-09 2013-12-24 Intel Corporation Techniques for managing lower power states for data links
WO2011068548A1 (en) 2009-12-05 2011-06-09 Hewlett-Parkard Development Company Lp Systems apparatus and methods blocking a power transition
US8161322B2 (en) 2009-12-07 2012-04-17 Intel Corporation Methods and apparatus to initiate a BIOS recovery
KR101924836B1 (ko) * 2011-03-23 2018-12-04 삼성전자주식회사 고속 인터칩 통신 장치 및 방법
US8689028B2 (en) 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
CN102332070A (zh) * 2011-09-30 2012-01-25 中国人民解放军海军计算技术研究所 一种可信计算平台的信任链传递方法
KR20130051153A (ko) 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이장치 및 그 제어방법
WO2013077891A1 (en) 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
US20140006645A1 (en) * 2012-07-02 2014-01-02 Advanced Micro Devices, Inc. Emulated keyboard controller and embedded controller interface via an interconnect interface
TWI574148B (zh) * 2013-05-29 2017-03-11 緯創資通股份有限公司 嵌入式控制器及其省電控制方法
AU2014277623B2 (en) 2013-06-07 2018-05-17 Cathrx Ltd An electrical lead for a catheter and method of manufacturing
TWI482012B (zh) * 2013-07-01 2015-04-21 Wistron Corp 電腦及其喚醒方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004544A (ja) * 2003-06-12 2005-01-06 Internatl Business Mach Corp <Ibm> コンピュータ装置、システムの稼働状態の切り替え制御方法、周辺装置への電力供給制御方法及びプログラム
JP2009524126A (ja) * 2005-12-30 2009-06-25 ▲聯▼想(北京)有限公司 モバイル計算装置及びそのデータパケッジ受け取り方法
JP2010262659A (ja) * 2010-05-12 2010-11-18 Toshiba Corp 情報処理装置および省電力制御方法

Also Published As

Publication number Publication date
KR20160075648A (ko) 2016-06-29
JP6374004B2 (ja) 2018-08-15
WO2015099950A1 (en) 2015-07-02
US10571992B2 (en) 2020-02-25
KR102233299B1 (ko) 2021-03-29
KR101892126B1 (ko) 2018-08-28
US20180046240A1 (en) 2018-02-15
CN108181983B (zh) 2022-04-19
CN105745596A (zh) 2016-07-06
CN105745596B (zh) 2020-01-07
CN108181983A (zh) 2018-06-19
JP2017507390A (ja) 2017-03-16
KR20180096825A (ko) 2018-08-29
US20150185808A1 (en) 2015-07-02
EP3416024A1 (en) 2018-12-19
EP3087453A1 (en) 2016-11-02
US9696785B2 (en) 2017-07-04
JP6698722B2 (ja) 2020-05-27
EP3087453A4 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
US9740645B2 (en) Reducing latency in a peripheral component interconnect express link
US9152205B2 (en) Mechanism for facilitating faster suspend/resume operations in computing systems
CN107741780B (zh) 点击唤醒和点击登录的近场通信(nfc)设备
KR20180052539A (ko) 주변기기 서브시스템에 대한 개별화된 전력 제어를 제공하기 위한 방법 및 장치
TWI578154B (zh) 用於電源管理的系統、方法及設備
EP2857929B1 (en) Information processing apparatus, information processing system, and power control method
KR20200002603A (ko) 지속적 메모리가 인에이블된 플랫폼들에 대한 전원 버튼 오버라이드
US9310783B2 (en) Dynamic clock and power gating with decentralized wake-ups
JP6698722B2 (ja) 組み込みコントローラチップ、システム及び装置
JP4846862B2 (ja) 情報処理装置および省電力制御方法
WO2014113466A1 (en) Power-up restriction
US9207742B2 (en) Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode
JP6255918B2 (ja) 情報処理装置、通信制御方法及び通信制御プログラム
US7272731B2 (en) Information handling system having reduced power consumption
US20120198113A1 (en) Time measurement of power button signal activation
TWI612428B (zh) 積體電路、電子裝置與其運作方法
US11928478B2 (en) Tracking device state transitions
EP4155955A1 (en) Pcie deterministic link training using oob communications and enumeration optimization during different power-up states
US20160216756A1 (en) Power management in computing devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200428

R150 Certificate of patent or registration of utility model

Ref document number: 6698722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250