KR102203719B1 - 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈 - Google Patents

용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈 Download PDF

Info

Publication number
KR102203719B1
KR102203719B1 KR1020190073482A KR20190073482A KR102203719B1 KR 102203719 B1 KR102203719 B1 KR 102203719B1 KR 1020190073482 A KR1020190073482 A KR 1020190073482A KR 20190073482 A KR20190073482 A KR 20190073482A KR 102203719 B1 KR102203719 B1 KR 102203719B1
Authority
KR
South Korea
Prior art keywords
fuse
substrate
improving
response speed
heating element
Prior art date
Application number
KR1020190073482A
Other languages
English (en)
Other versions
KR20200145916A (ko
Inventor
양승민
박형기
박광석
이창우
이택우
강장원
나태욱
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020190073482A priority Critical patent/KR102203719B1/ko
Publication of KR20200145916A publication Critical patent/KR20200145916A/ko
Application granted granted Critical
Publication of KR102203719B1 publication Critical patent/KR102203719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05—Component parts thereof
    • H01H85/055—Fusible members
    • H01H85/12—Two or more separate fusible members in parallel

Landscapes

  • Fuses (AREA)

Abstract

본 발명은 비저항을 현저히 낮추어 소형화 및 대용량화를 달성하며, 과전류 또는 과전압에 대한 응답 속도를 향상시키는 것에 의해 충전지 및 충전장치의 안전성을 더욱 향상시키는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈에 관한 것이다.
상술한 본 발명에 따른 일 실시예는, Sn 또는 Sn계 합금으로 형성되는 저용융점금속층; 및 상기 저용융점금속층의 외부 표면에 적층 형성되는 Ag 층;을 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 제공한다.

Description

용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈{Fuse with laminated structure for improving melting response and Chip fuse with said fuse}
본 발명은 퓨즈 및 칩 퓨즈에 관한 것으로서, 더욱 상세하게는, 비저항을 현저히 낮추어 소형화 및 대용량화를 달성하며, 과전류 또는 과전압에 대한 응답 속도를 향상시키는 것에 의해 충전지 및 충전장치의 안전성을 더욱 향상시키는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈에 관한 것이다.
일반적으로, 리튬이차 전지 등의 충전지의 충전 중 충전지에 과전류 및 과전압이 인가되는 것을 방지하기 위해 충전장치에는 세라믹 칩 퓨즈 등의 칩 퓨즈가 적용된다.
상술한 퓨즈는 과전류 또는 과전압의 인가 시 용단 응답 속도가 빠를 것을 요구한다. 이에 따라, 용단 응답 속도 향상을 위한 다양한 형태의 퓨즈 구조가 제공되었다. 일예로, 일본 등록특허 제 6214318호는 Pb를 포함하는 솔더 소재의 저융점 퓨즈와 고융점 퓨즈가 병렬 접속되어 용단부 용단 응답 속도를 향상시킨 전류 퓨즈를 제공한다.
그러나 상술한 전류 퓨즈를 포함하는 종래기술들의 퓨즈의 경우 Pb를 포함하게 되므로 제작 시 또는 폐기 시 Pb에 의한 환경오염이 발생하는 문제점을 가진다.
또한, 최근 전기자동차 충전장치, 연료전지 등의 충전지의 대용량화에 따라 퓨즈의 소형화 및 대용량화가 요구되며, 이러한 퓨즈의 소형화 및 대용량화를 위해서는 퓨즈의 비저항이 현재의 퓨즈보다 낮아져야 할 필요성이 있다.
일본 등록특허 제 6214318호
따라서 본 발명은 상술한 종래기술의 문제점을 해결하고 필요성을 충족시키기 위한 것으로서, 환경오염 문제를 발생시키는 Pb를 사용하지 않으면서도, Pb를 사용하는 퓨즈 또는 현재 제공되는 퓨즈들에 비해 비저항을 현저히 낮출 수 있도록 하여 소형화 및 대용량화를 달성할 수 있도록 하며, 용단 응답 속도를 향상시키는 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예는, Sn 또는 Sn계 합금으로 형성되는 저용융점금속층; 및 상기 저용융점금속층의 외부 표면에 적층 형성되는 Ag 층;을 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 제공한다.
본 발명의 일 실시예에서, 상기 Sn계 합금은 Cu-Sn 합금, Ni-Sn 합금, Au-Sn계 합금, Sn-Sb계 합금 중 하나 이상일 수 있다.
본 발명의 일 실시예에서, 상기 저용융점금속층은 16 ㎛ 내지 200 ㎛ 범위의 두께를 가지며, 상기 Ag 층은 4 ㎛ 내지 6 ㎛ 범위의 두께를 가지도록 형성될 수 있다.
본 발명의 일 실시예에서, 상기 저용융점금속층은 표면에 0.11 내지 3.11의 조도가 형성될 수 있다.
본 발명의 다른 실시예는, 기판; 상기 기판의 내부 중앙 영역에 형성되는 단열패턴들을 가지는 단열패턴부; 상기 기판에서 상기 단열패턴부의 상부에 배치되는 저항발열체; 및 Sn 또는 Sn계 합금으로 형성되는 저용융점금속층 및 상기 저용융점금속층의 외부 표면 전체에 적층 형성되는 Ag 층으로 형성되는 퓨즈를 구비하여, 상기 기판의 상부에서 상기 저항발열체의 상부에 위치되는 퓨즈부;를 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 구비한 칩 퓨즈를 제공한다.
본 발명의 다른 실시예에서, 상기 Sn계 합금은 Cu-Sn 합금, Ni-Sn 합금, Au-Sn계 합금, Sn-Sb계 합금 중 하나 이상일 수 있다.
본 발명의 다른 실시예에서, 상기 저용융점금속층은 16 ㎛ 내지 200 ㎛의 범위를 가지며, 상기 Ag 층의 두께는 4 ㎛ 내지 6 ㎛의 범위를 가지도록 형성될 수 있다.
본 발명의 다른 실시예에서, 상기 저용융점금속층은 표면에 0.11 내지 3.11의 조도가 형성될 수 있다.
본 발명의 다른 실시예에서, 상기 단열패턴부는, 상기 저항발열체가 위치되는 하부의 상기 기판의 내부 영역에서 관통 형성되는 비아홀 또는 요입 형성되는 단열홈 중 어느 하나로 형성되는 하나 이상의 단열패턴들을 포함하여 구성될 수 있다.
본 발명의 다른 실시예에서, 상기 단열패턴들은, 직경 8 ㎛ 내지 12 ㎛, 높이 170 ㎛ 내지 190 ㎛를 가지는 관통된 비아홀 또는 단열홈으로 형성될 수 있다.
본 발명의 다른 실시예에서, 상기 칩퓨즈는, 상기 저항발열체가 상기 기판의 상부 면에 적층 형성되며, 상기 저항발열체의 측면과 상부면에 형성된 절연막을 더 포함하여 구성될 수도 있다.
본 발명의 다른 실시예에서, 상기 칩퓨즈는, 상기 기판의 상기 단열패턴들의 개방부가 형성되는 면에 적층 형성되어 상기 개방부를 막는 단열막;을 더 포함하여 구성될 수 있다.
본 발명의 다른 실시예에서, 상기 기판은 서로 적층되는 제1 세라믹 기판과 제2 세라믹 기판을 포함하고, 상기 단열패턴부의 단열패턴들은 상기 제1 세라믹 기판의 상기 저항발열체가 위치되는 영역에서 하방향으로 관통되는 비아홀 또는 요입 형성되는 단열홈 중 어느 하나로 하나 이상 형성되며, 상기 저항발열체는 상기 제1 세라믹 기판과 상기 제2 세라믹 기판 사이에서 상기 단열패턴부에 상부에 위치되고, 상기 제1 세라믹 기판과 상기 저항발열체 및 상기 제2 세라믹 기판이 저온 동시 소성되어 상기 기판의 내부에 상기 저항 발열체가 일체로 형성될 수 있다.
상술한 본 발명의 실시예에 따르는 퓨즈는, Sn 또는 Sn계 합금으로 형성되는 저온용융점금속층의 외부에 Ag 층을 형성하는 것에 의해 Pb를 적용한 경우에 비해 비저항을 1.6x10-8 ~ 1.1x10-7 Ωm으로 현저히 낮출 수 있어 퓨즈의 소형화 및 대용량화를 달성할 수 있도록 하는 효과를 제공한다.
또한, 상술한 본 발명의 실시예에 따르는 퓨즈는, 충전 중에 과전압 또는 과전류가 인가되는 경우 상기 저용융점금속이 용융되며 상기 Ag 층의 접합면에서 저용융금속에 포함되는 Sn과 Ag의 합금이 형성되는 것에 의해 용융점이 낮아져 용단 응답 속도를 증가시켜 빠른 전원 차단 기능을 제공하는 효과를 제공한다.
또한, 상술한 본 발명의 다른 실시예에 따르는 칩 퓨즈는, 충전 중에 과전압 또는 과전류가 인가되는 경우, 저항발열체와 중첩되는 기판 내부의 위치에서 저항발열체의 퓨즈부와 대향하는 면의 반대면 측에 형성된 단열패턴부가, 저항발열체에서 발생된 열이 칩 퓨즈의 내부에서 퓨즈부의 반대 방향으로 전달되는 것을 방지하면서 퓨즈부로 전달되도록 하여 퓨즈부에 구성되는 퓨즈의 용단 응답 속도를 빠르게 하는 것에 의해, 충전 중 과전류 또는 과전압으로부터의 충전지, 충전회로 또는 충전장치의 보호 성능을 현저히 향상시키는 효과를 제공한다.
도 1은 본 발명의 실시예의 퓨즈의 단면 사진.
도 2는 본 발명의 실시예의 퓨즈의 Ag와 Sn의 함량별 용융점을 나타내는 그래프.
도 3은 본 발명의 실시예의 퓨즈의 용융 시 저용융점을 가지는 Ag와 Sn 합금을 형성하여 용단되는 과정을 나타내는 도면.
도 4는 본 발명의 일 실시예에 따르는 알루미늄 기판 기반의 칩 퓨즈(100)의 사시도.
도 5는 도 4의 알루미늄 기판 기반의 칩 퓨즈(100)의 분해 사시도.
도 6은 본 발명의 실시예의 도 4의 알루미늄계 기판을 가지는 칩 퓨즈(100)의 I-I 선을 따라 절단한 후 I 방향에서 본 단면도.
도 7은 본 발명의 실시예의 도 4의 알루미늄계 기판을 가지는 칩 퓨즈(100)의 II-II 선을 따라 절단한 후 II 방향에서 본 단면도.
도 8은 본 발명의 다른 실시예의 세라믹 칩 퓨즈(200)의 사시도.
도 9는 도 8의 세라믹 칩 퓨즈(200)의 분해사시도.
도 10은 도 8의 세라믹 칩 퓨즈(200)를 III-III 선을 따라 절단한 후 III 방향에서 바라 본 단면도.
도 11은 도 8의 세라믹 칩 퓨즈(200)를 IV-IV 선을 따라 절단한 후 IV 방향에서 본 단면도.
도 12는 본 발명의 다른 실시예의 단열막(101)을 구비한 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 사시도.
도 13은 도 12의 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 분해 사시도.
도 14는 도 12의 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 V-V 선을 따라 절단한 후 V 방향에서 본 단면도.
도 15는 도 12의 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 VI-VI 선을 따라 절단한 후 VI 방향에서 본 단면도.
도 16은 본 발명의 다른 실시예의 세라믹 칩 퓨즈(200a)의 사시도.
도 17은 도 16의 세라믹 칩 퓨즈(200a)의 분해 사시도.
도 18은 도 16의 세라믹 칩 퓨즈(200a)의 VII-VII 선을 따라 절단한 후 VII 방향에서 본 단면도.
도 19은 도 16의 세라믹 칩 퓨즈(200a)의 VIII-VIII 선을 따라 절단한 후 VIII 방향에서 본 단면도.
도 20은 본 발명의 실시예의 퓨즈의 저용융점금속 표면에 형성된 조도별 녹는점 변화 측정 결과 표.
하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로, 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원서에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명은 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 일 실시예는, Sn 또는 Sn계 합금으로 형성되는 저용융점금속층; 및 상기 저용융점금속층의 외부 표면에 적층 형성되는 Ag 층;을 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 제공한다.
본 발명의 일 실시예에서, 상기 Sn계 Cu-Sn 합금, Ni-Sn 합금, Au-Sn계 합금, Sn-Sb계 합금 중 하나 이상일 수 있다.
본 발명의 일 실시예에서, 상기 저용융점금속층은 16 ㎛ 내지 200 ㎛ 범위의 두께를 가지며, 상기 Ag 층은 4 ㎛ 내지 6 ㎛ 범위의 두께를 가지도록 형성될 수 있다.
본 발명의 일 실시예에서, 상기 저용융점금속층은 표면에 0.11 내지 3.11의 조도가 형성될 수 있다.
본 발명의 다른 실시예는, 기판; 상기 기판의 내부 중앙 영역에 형성되는 단열패턴들을 가지는 단열패턴부; 상기 기판에서 상기 단열패턴부의 상부에 배치되는 저항발열체; 및 Sn 또는 Sn계 합금으로 형성되는 저용융점금속층 및 상기 저용융점금속층의 외부 표면 전체에 적층 형성되는 Ag 층으로 형성되는 퓨즈를 구비하여, 상기 기판의 상부에서 상기 저항발열체의 상부에 위치되는 퓨즈부;를 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 구비한 칩 퓨즈를 제공한다.
본 발명의 다른 실시예에서, 상기 Sn계 합금은 Cu-Sn 합금, Ni-Sn 합금, Au-Sn계 합금, Sn-Sb계 합금 중 하나 이상일 수 있다.
본 발명의 다른 실시예에서, 상기 저용융점금속층은 16 ㎛ 내지 200 ㎛의 범위를 가지며, 상기 Ag 층의 두께는 4 ㎛ 내지 6 ㎛의 범위를 가지도록 형성될 수 있다.
본 발명의 다른 실시예에서, 상기 저용융점금속층은 표면에 0.11 내지 3.11의 조도가 형성될 수 있다.
본 발명의 다른 실시예에서, 상기 단열패턴부는, 상기 저항발열체가 위치되는 하부의 상기 기판의 내부 영역에서 관통 형성되는 비아홀 또는 요입 형성되는 단열홈 중 하나 이상의 단열패턴들을 포함하여 구성될 수 있다.
본 발명의 다른 실시예에서, 상기 단열패턴들은, 직경 8 ㎛ 내지 12 ㎛, 높이 170 ㎛ 내지 190 ㎛를 가지는 관통된 비아홀 또는 단열홈으로 형성될 수 있다.
본 발명의 다른 실시예에서, 상기 칩퓨즈는, 상기 저항발열체가 상기 기판의 상부 면에 적층 형성되며, 상기 저항발열체의 측면과 상부면에 형성된 절연막을 더 포함하여 구성될 수도 있다.
본 발명의 다른 실시예에서, 상기 기판은 서로 적층되는 제1 세라믹 기판과 제2 세라믹 기판을 포함하고, 상기 단열패턴부의 단열패턴들은 상기 제1 세라믹 기판의 상기 저항발열체가 위치되는 영역에서 하방향으로 관통되는 비아홀 또는 요입 형성되는 단열홈 중 어느 하나로 하나 이상 형성되며, 상기 저항발열체는 상기 제1 세라믹 기판과 상기 제2 세라믹 기판 사이에서 상기 단열패턴부에 상부에 위치되고, 상기 제1 세라믹 기판과 상기 저항발열체 및 상기 제2 세라믹 기판이 저온 동시 소성되어 상기 기판의 내부에 상기 저항 발열체가 일체로 형성될 수 있다.
이하의 본 발명의 실시예의 설명에서는 본 발명의 실시예의 칩 퓨즈를 단일형 기판을 가지는 칩 퓨즈와 적층 형성되는 세라믹 기판을 가지는 세라믹 칩 퓨즈를 예로 들어 설명한다.
이하, 본 발명의 실시예를 나타내는 첨부 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
도 1은 본 발명의 실시예의 퓨즈(F)의 단면 사진이다.
도 1과 같이, 상기 퓨즈(F)는 저용융금속층(1)과 상기 저용융금속층(1)의 표면에 형성되는 Ag 층(2)을 포함하여 구성된다.
상기 저용융금속층(1)은 Sn 괴 또는 Sn계 합금 괴를 압연하여 16 ㎛ 내지 200 ㎛ 범위의 두께를 가지 판상으로 제작된다. 이때, 상기 Sn계 합금은 Cu-Sn 합금, Ni-Sn 합금, Au-Sn계 합금, Sn-Sb계 합금 중 어느 하나일 수 있다.
그리고 상기 저용융점금속층(1)과 Ag의 접착력은 상기 저용융점금속층(1)의 비표면적이 일정 범위를 가지는 경우 양호해 진다. 구체적으로, Ag와의 밀착성을 높이기 위해 상기 저용융점금속층(1)의 표면은 글라인더 혹은 브러쉬 등에 의해 연마되어 0.11 내지 3.11의 조도가 형성된다. 상술한 조도 형성 시 조도가 0.11 미만으로 되는 경우에는 밀착성이 열화되고, 조도가 3.11을 초과하는 경우에는 녹는점 편차가 커져서 녹는점이 300 ℃ 이하로 떨어질 수 있는 문제점을 가진다.
상기 Ag 층(2)은 순도 99% 이상을 가지는 Ag 금속을 저용융금속층(1) 표면에 부착한 후 압연하거나, 저용융점금속층(1)의 표면에 전해도금으로 형성하거나 또는 Ag 페이스트를 도포함하여 4 ㎛ 내지 6 ㎛ 범위의 두께를 가지도록 형성된다.
이에 의해, 상기 퓨즈(F)는 Ag 층(2)-저용융점 금속 층(1)-Ag 층(2)으로 적층되는 3단 클래드 구조를 가지도록 제작된다.
도 2는 본 발명의 실시예의 퓨즈의 Ag와 Sn의 함량별 용융점을 나타내는 그래프이고, 도 3은 본 발명의 실시예의 퓨즈의 용융 시 저용융점을 가지는 Ag와 Sn 합금을 형성하여 용단되는 과정을 나타내는 도면이다.
상술한 바와 같이 형성된 상기 퓨즈(F)는 비저항이 1.6x10-8 ~ 1.1x10-7 Ωm 범위로 Pb를 포함하는 퓨즈의 비저항보다 현저히 낮아져 퓨즈의 소형화 및 대용량화를 달성할 수 있게 된다. 상기 비저항은 주석에 은 코팅막을 형성하는 경우, 은의 두께에 따라 은과 주석 비저항의 사이값으로 가변된다.
또한, 상술한 구성의 본 발명의 실시예의 퓨즈(F)는 도 2의 (a)와 같은 상태에서 300 ℃ 이상으로 가열되는 경우, 도 2의 (b)와 같이 저온용융점금속층(1)과 Ag층(2)의 접촉면에서 Ag와 Sn을 포함하는 합금(3)을 형성하게 된다. 이렇게 형성된 Ag와 Sn을 포함하는 합금(3)은 Ag와 Sn의 함량별로 도 3과 같이 용융점이 300 ℃ 내지 350 ℃로 낮아지게 되어, Pb를 포함하는 퓨즈 또는 종래기술의 퓨즈들에 비해 퓨즈의 용단 응답 속도가 현저히 빨라지게 된다.
도 4는 본 발명의 다른 실시예에 따르는 알루미늄 기판 기반의 칩 퓨즈(100)의 사시도이고, 도 5는 도 4의 알루미늄 기판 기반의 칩 퓨즈(100)의 분해 사시도이며, 도 6은 본 발명의 실시예의 도 4의 알루미늄계 기판을 가지는 칩 퓨즈(100)의 I-I 선을 따라 절단한 후 I 방향에서 본 단면도이고, 도 7은 본 발명의 실시예의 도 4의 알루미늄계 기판을 가지는 칩 퓨즈(100)의 II-II 선을 따라 절단한 후 II 방향에서 본 단면도이다.
도 4 내지 도 7과 같이, 상기 칩 퓨즈(100)는, 기판(110), 저항발열체(120), 절연막(130), 퓨즈 수용부(140), 본 발명의 실시예의 퓨즈(F)를 포함하는 퓨즈부(150) 및 단열패턴부(300)를 포함하여 구성된다.
상기 기판(110)은, 기판 소재를 이용한 증착 또는 기판 소재 페이스트를 이용한 스크린 인쇄법 등을 통해 판상으로 제작되거나, 기 제작된 기판을 사용할 수도 있다. 이때, 상기 기판 소재를 알루미늄을 포함하는 알루미늄계 소재로 제작될 수 있으며, 알루미늄계 소재로 한정되지 않고 알루미늄 이외의 다양한 소재로도 제작될 수도 있다.
상기 기판(110)은 양측면에 퓨즈부(150)를 충전지 및 충전기 회로에 전기적으로 접속시키기 위한 비아도선의 형성을 위해 제1 기판비아홀(111)들이 각각 형성된다. 그리고 중앙부의 저항발열체(120)가 위치되는 영역에는 저항발열체(120)를 2차전지 등의 충전지 및 충전기와 병렬로 연결시켜 전원을 공급받는 제2 기판비아홀(113)이 관통 형성된다. 그리고 상기 기판(110)의 상기 저항발열체(120)가 형성되는 영역에는 다수의 단열패턴(310)들을 가지는 단열패턴부(300)가 형성되며, 상기 단열패턴부(300)는 하기에서 더욱 상세히 설명한다.
상기 저항발열체(120)는 도전성 발열 소재를 증착하거나 또는 도전성 발열 소재 페이스트를 이용한 스크린 인쇄법 등을 통해 상기 기판(110)의 상부면에 형성될 수 있다. 이때, 상기 저항발열체(120)를 형성하는 도전성 발열 소재로는 약 2.6 Ω/cm2를 가지는 RuO2 등일 수 있다.
상술한 구성의 저항발열체(120)는 도 7과 같이, 한 쌍의 제2 기판비아홀(113)들에 형성되는 제2 기판비아도선을 통해 충전지 및 충전기와 병렬로 접속되고, 스위칭소자와는 직렬로 접속 구성된다. 이와 같이 구성된 상기 저항발열체(120)는, 상기 충전지로 과전압이 인가되는 경우, 통전되는 스위칭소자를 통해 전원을 공급받아 발열되는 것에 의해 퓨즈부(150)의 퓨즈(F)를 용단시켜 충전지와 충전장치를 보호하게 된다.
상기 절연막(130)은 상기 저항발열체(120)가 형성된 기판(110)의 상부면에 절연산화물 등을 증착한 후 저항발열체(120) 이외의 영역을 제거하는 것에 의해 형성하거나, 절연막 소재 페이스트로 저항발열체(120)의 표면을 도포한 후 소성하여 형성될 수 있다. 상술한 바와 같이 형성된 상기 절연막(130)은 저항발열체(120)를 퓨즈소재(140) 또는 기판(110) 상의 다른 도전성 소자들과 절연시킨다.
상기 퓨즈수용부(140)는 상기 퓨즈부(150)의 퓨즈(F)가 안착된 후 용단되는 경우 퓨즈(F) 소재를 용체와 또는 합금화 시키는 것을 통해 용융된 퓨즈(F)를 수용하도록 판상으로 구성된다. 상기 퓨즈수용부(140)의 소재로는 퓨즈(F)의 구성 물질과 젖음성(wetability)이 높은 물질로서 은(Ag), 백금(Pt), 팔라듐(Pd) 또는 이들의 합금을 포함할 수 있다. 상술한 구성의 퓨즈수용부(140)는 퓨즈부(150) 중 퓨즈(F)의 상부에 형성되거나 퓨즈(F)를 감싸는 등으로 다양하게 형성될 수 있다. 이와 같이 형성되는 퓨즈수용부(140)는 구성되지 않을 수도 있으며, 이 경우, 상기 퓨즈부(150)는 상기 절연막(130)의 상부면에서 상기 절연막(130)과 접촉되도록 형성된다.
상기 퓨즈부(150)는 상기 제1 기판비아홀(111)과 연통되는 퓨즈전극비아홀(152)이 형성되어 상기 기판(110)의 양측 상부면에 위치되는 한 쌍의 퓨즈전극(151)과, 상기 퓨즈전극(151)들에 양단이 납땜 또는 도전성 접착제를 이용해 전기적으로 접속되어 상기 퓨즈수용부(140) 또는 상기 절연막(130)을 가로지르며 상기 퓨즈수용부(140) 또는 상기 절연막(130)의 상부면과 접촉되도록 형성되는 퓨즈(F)를 포함하여 구성될 수 있다. 상기 퓨즈전극(151)은 퓨즈전극비아홀(152)이 형성된 전극을 납땜 등으로 형성하거나, 또는 도전성 페이스트를 이용한 스크린 인쇄법 등에 의해 형성될 수 있다. 그리고 상기 퓨즈(F)는 도 1 내지 도 3의 설명에서와 같이, Sn 또는 Sn계 합금으로 16 ㎛ 내지 200 ㎛ 범위의 두께를 가지며, 표면에 0.11 내지 3.11의 조도를 가지도록 형성되는 저용융점금속층(1)과, 저용융점금속층(1)의 표면에 순도 99% 이상을 가지는 Ag를 이용하여 형성된 4 ㎛ 내지 6 ㎛ 범위의 두께를 가지도록 형성되는 Ag 층(2)을 포함하여, Ag 층(2)-저용융점금속층(1)-Ag 층(2)의 3단 클래드 구조를 가지도록 형성된다.
상기 단열패턴부(300)는 상기 기판(110)의 저항발열체(120)가 위치되는 영역에서 하나의 열 또는 다수의 열을 형성하도록 관통되는 비아홀 또는 요입되는 단열홈 중 어느 하나의 단열패턴(310)들을 포함하여 구성된다.
상술한 구성의 단열패턴(310)들은 직경 8 ㎛ 내지 12 ㎛ 및 높이 170 ㎛ 내지 190 ㎛를 가지도록 형성될 수 있으며, 원기 둥 또는 다각 기둥 등으로 형성될 수도 있다. 또한, 상기 단열패턴(310)들은 정격 전압 인가 시 상기 퓨즈부재의 용단시간이 4 내지 18초 이하가 되도록 설계될 수 있다. 그리고 상기 단열패턴(310)들의 내부에는 열전도도가 낮은 공기 또는 단열소재 등의 단열충진재가 충진될 수 있다.
상기 단열소재는 탈크, 카오린, 알루미나, 장석, 납석, 견운모, 맥반석, 벤토나이트, 세피올라이트, 규조토, 퍼라이트, 흄드실리카, 실리카, 글라스버블, 수산화마그네슘, 탄화칼슘, 에어로젤 중의 어느 1종 이상으로 선택되는 바인더로 구성된 조액으로 제조되는 것일 수 있다. 이 때, 상기 바인더는 아크릴산계 접착제, 폴리비닐알코올, 카르복실메틸셀룰로오즈, 물유리, 실리카졸, 콜로이탈실리카, 벤토나이트, 소듐실리게이트, 포타슘실리게이트 및 알루미늄오르토인산염으로 이루어진 그룹 중에서 선택되는 어느 1종 이상일 수 있다.
상술한 단열패턴부(300)가 형성된 기판(110), 저항발열체(120), 절연막(120) 및 퓨즈부(150)가 일체로 형성된 후에는 상기 제1 기판비아홀(111)과 상기 전극비아홀(152)들이 연통 형성되는 비아홀과 도전성 페이스트를 도포하고 소성시키는 등에 의해 퓨즈비아도선(160)이 형성된다.
상술한 바와 같이 형성된 상기 퓨즈비아도선(160)은 상기 퓨즈부(150)를 2차전지 등의 충전지와 충전기 등의 충전전원 사이에 직렬로 접속시킨다.
또한, 본 발명의 다른 실시예는 도 4 내지 도 7의 구성을 가지는 칩 퓨즈(100)를 포함하여 구성되는 충전장치를 제공할 수도 있다.
도 8은 본 발명의 다른 실시예의 도 1 내지 도 3의 퓨즈(F)를 가지는 세라믹 칩 퓨즈(200)의 사시도이고, 도 9는 도 8의 세라믹 칩 퓨즈(200)의 분해사시도이며, 도 10은 도 8의 세라믹 칩 퓨즈(200)를 III-III 선을 따라 절단한 후 III 방향에서 바라 본 단면도이고, 도 11은 도 8의 세라믹 칩 퓨즈(200)를 IV-IV 선을 따라 절단한 후 IV 방향에서 본 단면도이다.
도 8 내지 도 9에 도시된 바와 같이, 상기 세라믹 칩 퓨즈(200)는, 세라믹 기판(210), 상기 세라믹 기판(210)의 내부에 형성되는 저항발열체(220), 상기 세라믹 기판(210)의 상기 저항발열체(220)와 중첩되는 상부 영역에 퓨즈(F)가 배치되도록 설치되는 상기 세라믹 기판(210)의 상부에 형성되는 퓨즈부(250)를 포함하여 구성된다.
상기 세라믹 기판(210)은 단일 층 또는 다수의 층으로 적층 형성되는 하부의 제1 세라믹 기판(201)과 상부의 제2 세라믹 기판(205)을 포함하여 구성될 수 있다.
상기 제1 세라믹 기판(201)은 상기 저항발열체(220)가 위치되는 상부 영역이 상기 저항발열체(220)가 안착되도록 요입 형성된다. 상기 저항발열체(220)가 안착되도록 요입 형성된 영역에는 상기 저항발열체(220)를 2차전지 등의 충전지 및 충전기와 스위칭 소자를 통해 병렬로 접속시키는 한 쌍의 저항발열체비아홀(213)이 관통 형성된다. 그리고 상기 제1 세라믹 기판(201)의 양측면에는 퓨즈부(150)를 충전지 및 충전기 회로에 전기적으로 접속시키기 위한 비아도선의 형성을 위해 제3 기판비아홀(111)들이 형성된다. 또한, 상기 제2 세라믹 기판(205)의 양측면에도 퓨즈부(150)를 충전지 및 충전기 회로에 전기적으로 접속시키기 위한 비아도선의 형성을 위해 제4 기판비아홀(114)들이 제3 기판비아홀(111)과 서로 연통하도록 각각 형성된다.
상술한 구성의 상기 제1 세라믹 기판(201)과 제2 세라믹 기판(205)은 각각 상하로 적층된 후 저온 동시 소성에 의해 일체형으로 접합 구성될 수 있다. 상술한 구성의 상기 세라믹 기판(210)의 소재는 결정성 보로실리케이트 물질을 포함할 수 있으며, SiO2, Ba2O3, Al2O3, CaO, MgO, SrO, Li2O, ZnO, TiO2, 및 ZrO2 중 적어도 어느 하나를 포함할 수 있다.
상기 저항발열체(220)는 상기 저항발열체(220)가 안착되도록 상기 제1 세라믹 기판(201)의 상부면의 요입 형성된 영역에 도전성 발열 소재를 증착하거나 또는 도전성 발열 소재 페이스트를 이용한 스크린 인쇄법 등을 통해 형성될 수 있다. 이와 달리 미리 제작된 저항발열체 판을 안착시키는 것에 의해 형성될 수도 있다. 이때, 상기 저항발열체(120)를 형성하는 도전성 발열 소재로는 약 2.6 Ω/cm2를 가지는 RuO2 등일 수 있다.
상기 퓨즈수용부(240)는, 상기 퓨즈부(250)의 퓨즈(F)가 안착된 후 용단되는 경우 퓨즈(F) 소재를 용체와 또는 합금화를 통해 용융된 퓨즈(F)를 수용하도록 판상으로 구성된다. 상기 퓨즈수용부(240)의 소재로는 퓨즈(F)의 구성 물질과 젖음성(wetability)이 높은 물질로서 은(Ag), 백금(Pt), 팔라듐(Pd), 또는 이들의 합금을 포함할 수 있다. 상술한 구성의 퓨즈수용부(240)는 퓨즈부(250) 중 퓨즈(F)의 상부에 형성되거나 퓨즈(F)를 감싸는 등으로 다양하게 형성될 수 있다. 이와 같이 형성되는 퓨즈수용부(240)는 구성되지 않을 수도 있으며, 이 경우, 상기 퓨즈부(250)는 상기 제2 세라믹 기판(205)의 상부면에 직접 접촉되도록 형성된다.
상기 단열패턴부(300)는 상기 제1 세라믹기판(201)의 저항발열체(220)가 위치되는 영역에서 열 또는 배열을 형성하도록 관통되는 비아홀 또는 요입되는 단열홈 중 어느 하나의 단열패턴(310)들을 포함하여 구성된다.
상술한 구성의 단열패턴(310)들은 직경 8 ㎛ 내지 12 ㎛ 및 높이 170 ㎛ 내지 190 ㎛를 가지도록 형성될 수 있으며, 원기 둥 또는 다각 기둥 등으로 형성될 수 있다. 또한, 상기 단열패턴(310)들은 정격 전압 인가 시 상기 퓨즈부재의 용단시간이 4 내지 18초 이하가 되도록 설계될 수 있다. 그리고 상기 단열패턴(310)들의 내부에는 열전도도가 낮은 공기 또는 단열소재 등의 단열충진재가 충진될 수 있다. 상기 단열패턴부(300)는 상기 제1 세라믹 기판(201)의 제작 시 동시에 형성될 수 있다.
상기 퓨즈부(250)는 상기 기판(210)의 양측 상부면에서 상기 제4 기판비아홀(214)와 연통되는 퓨즈전극비아홀(252)이 형성되는 한 쌍의 퓨즈전극(251)과, 상기 퓨즈전극(251)에 양단이 납땜 또는 도전성 접착제를 이용해 전기적으로 접속되어 상기 저항발열체(220)가 형성된 세라믹 기판(210)의 상부면에 형성되는 퓨즈(F)를 포함하여 구성된다. 이때, 도 9의 경우 상기 퓨즈(F)는 퓨즈수용부(240)를 매개로 상기 세라믹 기판(210)의 상부면에 형성되는 것으로 도시하였으나, 상기 퓨즈수용부(240)를 구비함이 없이 직접 상기 세라믹 기판(210)의 상부면에 형성될 수 있다
그리고 상기 퓨즈(F)는 도 1 내지 도 3의 설명에서와 같이, Sn 또는 Sn계 합금으로 16 ㎛ 내지 200 ㎛ 범위의 두께를 가지며, 표면에 0.11 내지 3.11의 조도를 가지도록 형성되는 저용융점금속층(1)과, 저용융점금속층(1)의 표면에 순도 99% 이상을 가지는 Ag를 이용하여 형성된 4 ㎛ 내지 6 ㎛ 범위의 두께를 가지도록 형성되는 Ag 층(2)을 포함하여, Ag 층(2)-저용융점금속층(1)-Ag 층(2)의 3단 클래드 구조를 가지도록 형성된다.
상술한 구성의 세라믹 칩 퓨즈(200)는, 저항발열체비아홀(213)에 비아도선이 형성하고, 단열패턴부(300)가 형성된 제1 세라믹 기판(201)에 저항발열체(220)를 형성한 후, 제3 기판비아홀(211), 제4 기판비아홀(214) 및 상부에 퓨즈전극(351)과 퓨즈전극(351)에 의해 전기적으로 접속되는 퓨즈(F)가 형성된 제2 세라믹 기판(205)을 적층하며, 제3 기판비아홀(211), 제4 기판비아홀(214) 및 전극비아홀(252)을 연통하여 형성되는 비아홀에 비아도선 소재의 페이스트를 도포하거나 충진한 후, 저온 동시 소성을 수행하는 것에 의해 일체형의 세라믹 칩 퓨즈(200)로 제작될 수 있다. 이 경우 소성 온도는 상기 퓨즈(F)의 용융온도 이하에서 수행되어야 한다.
본 발명의 또다른 실시예는 상술한 구성의 세라믹 칩 퓨즈(200)를 구비한 충전장치를 제공한다.
상술한 본 발명의 실시예의 상기 칩 퓨즈(100) 또는 세라믹 칩 퓨즈(200)는 충전 중에 과전류가 인가되는 경우에는 충전지와 충전전원 사이에서 충전지와 충전전원과 직렬로 접속된 퓨즈(F)가 과전류에 의해 과열되어 용단이 수행된다.
또한, 상기 칩 퓨즈(100) 또는 세마릭 칩 퓨즈(200)는 충전 중에 과전압이 인가되는 경우에는, 충전지와 충전전원 사이에서 병렬로 접속된 스위칭 소자가 통전되어 저항발열체(120, 220)로 전원이 공급됨으로써 저항발열체(120, 220)가 발열되어 퓨즈(F)가 용단된다. 이 과정에서, 단열패턴부(300)가 저항발열체(120, 220)에서 발생한 열이 퓨즈부(150, 250)의 반대로 이동하는 것을 방지하는 것에 의해 퓨즈(F)로 많은 열이 신속하게 공급되는 것에 의해 퓨즈(F)의 용단 응답 속도를 단축시키는 작용효과를 가진다.
<실험예 1>
상술한 본 발명의 실시예에 따른 퓨즈(F)를 도 12와 같이, 0.05, 0.11, 0.52, 1.05, 2.12, 2.95, 3.11, 3.54의 조도를 가지도록 각각 제작한 후, Sn 또는 Sn계 합금으로 제작된 저용융점금속층(1)과 Ag 층(2)의 밀착성, 녹는점, 녹는점 표준편차를 측정하였다.
상술한 도 4 내지 도 11의 세라믹 칩퓨즈(100, 200)들은 거꾸로 장착되는 경우, 상기 단열패턴부(300)를 구성하는 단열패턴(310)들의 개방부가 상부로 향하게 되어 열이 대류에 의해 상부로 방출되는 방열 기능을 수행하게 되어 퓨즈(153, 253)의 용단 응답 속도를 단축시키지 못하는 문제점을 가진다.
따라서 본 발명의 다른 실시예의 세라믹 칩 퓨즈(100a, 200a, 도 12 내지 도 19 참조)는 거꾸로 장착되는 경우에도 단열 기능을 수행하여 용단 응답 속도를 단축시킬 수 있도록 단열패턴부(300)의 단열패턴(310)들의 개방부를 차폐하는 단열막(101, 203, 도 12 내지 도 19 참조)을 더 포함하여 구성될 수 있다.
도 12는 본 발명의 다른 실시예의 단열막(101)을 구비한 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 사시도이고, 도 13은 도 12의 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 분해 사시도이며, 도 14는 도 12의 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 V-V 선을 따라 절단한 후 V 방향에서 본 단면도이고, 도 15는 도 12의 알루미늄계 기판을 가지는 칩 퓨즈(100a)의 VI-VI 선을 따라 절단한 후 VI 방향에서 본 단면도이다.
도 12 내지 도 15의 알루미늄계 기판을 가지는 칩 퓨즈(100a)는 도 4 내지 도 7의 칩 퓨즈(100)의 구성에 부가하여, 단열패턴부(300)들을 구성하는 단열패턴(310)들의 하부 개방부를 차폐하는 단열막(101)을 더 포함하여 구성된다.
그리고 도 16은 본 발명의 다른 실시예의 세라믹 칩 퓨즈(200a)의 사시도이며, 도 17은 도 16의 세라믹 칩 퓨즈(200a)의 분해 사시도이고, 도 18은 도 16의 세라믹 칩 퓨즈(200a)의 VII-VII 선을 따라 절단한 후 VII 방향에서 본 단면도이며, 도 19는 도 16의 세라믹 칩 퓨즈(200a)의 VIII-VIII 선을 따라 절단한 후 VIII 방향에서 본 단면도이다.
도 16 내지 도 19의 세라믹 칩 퓨즈(200a)는 도 8 내지 도 11의 세라믹 칩 퓨즈(200)의 구성에 부가하여, 단열패턴부(300)들을 구성하는 단열패턴(310)들의 하부 개방부를 차폐하는 단열막(203)을 더 포함하여 구성된다.
상술한 구성에 의해, 본 발명의 다른 실시예의 알루미늄계 기판을 가지는 칩 퓨즈(100a) 또는 세라믹 칩 퓨즈(200a)는 단열패턴(310)들의 개방부가 상부를 향하도록 거꾸로 장착되는 경우에도, 단열막(101 203)이 단열패턴(310)들의 개방부를 막아 열을 가두게 되므로, 퓨즈(153, 253)의 용단 응답 속도를 단축시킬 수 있게 된다.
도 20은 본 발명의 실시예의 퓨즈의 저용융점금속 표면에 형성된 조도별 녹는점 변화 측정 결과 표이다.
실험결과 도 20과 같이, 저용융점금속층(1)의 표면 조도가 0.11 미만으로 되는 경우에는 밀착성이 열화되고, 조도가 3.11을 초과하는 경우에는 녹는점 편차가 커져서 녹는점이 300 ℃ 이하로 떨어지는 것을 확인하였다. 따라서 저용융점금속층(1)의 표면 조도는 0.11 내지 3.11 범위를 가지도록 형성되는 것이 바람직하였다.
<실험예 2>
상술한 본 발명의 실시예에 따른 직경 10 ㎛ 및 높이 180 ㎛ 를 가지는 관통된 비아홀로 형성되고 공기가 충진된 단열패턴(310)들을 4개 및 6개를 가지는 단열패턴부(300)와 상기 퓨즈(F)를 포함하여 형성되는 퓨즈부(150, 250)를 구비한 알루미늄계 기판 칩 퓨즈(100)와 세라믹 칩 퓨즈(200)를 제작하였다. 이때, 열전도도는 공기가 0.025 W/mK, Al2O3가 20 W/mK, 저온 동시 소성 세라믹(LTCC: Low Temperature Co-fired Ceramic))이 3 W/mK를 가진다.
비교를 위해 단열패턴부(300)를 가지지 않는 알루미늄계 기판 칩 퓨즈와 저온 동시 소성 세라믹 칩 퓨즈를 제작하였다.
제작된 단열패턴부(300)를 가지는 알루미늄계 기판 칩 퓨즈(100) 및 세라믹 칩 퓨즈(200)와 단열패턴부(300)를 가지지 않는 알루미늄계 기판 칩 퓨즈와 저온 동시 소성 세라믹 칩 퓨즈에 전격 전압의 전원을 인가하고의 퓨즈의 용단 시간을 측정하였다.
실험 결과, 단열패턴부(300)가 형성되지 않은 알루미늄계 칩 퓨즈(100)와 동시 소성 세라믹 기판 세라믹 칩 퓨즈(200)의 경우 퓨즈 용단 시간이 18초로 측정되었다.
반면, 칩 퓨즈(100) 또는 세라믹 칩 퓨즈(200)의 경우에는 단열패턴(310)들을 4개를 형성한 경우의 퓨즈의 용단 시간이 9초였고, 6개를 형성한 경우에는 퓨즈의 용단 시간이 6초로 현저히 줄어들어 과전류 또는 과전압에 대한 충전회로의 보호 성능이 현저히 향상됨을 알 수 있었다.
이는 공기의 열전도도가 알루미늄계 기판이나 저온 동시 소성 세라믹 기판 보다 현저히 낮은 것에 기인하는 단열패턴부(300)의 단열기능에 의한 작용 효과임을 명백히 알 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
F: 퓨즈
1: 저용융점 금속층
2: Ag 층
3: Ag와 Sn을 포함하는 합금
100, 100a: 알루미나 기판 칩 퓨즈
101, 203: 단열막
110: 알루미나 기판
111: 제1 기판비아홀
113: 제2 기판비아홀
115: 제2 기판비아도선
120: 저항발열체
130: 절연막
140: 퓨즈수용부
150: 퓨즈부
151: 퓨즈전극
152: 퓨즈전극비아홀
153: 퓨즈
160: 퓨즈비아도선
200, 200a: 세라믹 칩 퓨즈
210: 세라믹 기판
201: 제 1 세라믹 기판
202: 제 2 세라믹 기판
211: 제 3 기판비아홀
213: 저항발열체비아홀
214: 제 4 기판비아홀
220: 저항발열체
240: 퓨즈수용부
250: 퓨즈부
251: 퓨즈전극
252: 퓨즈전극비아홀
253: 퓨즈
260: 퓨즈비아도선
300: 단열패턴부
310: 단열패턴(비아홀 또는 단열홈)

Claims (16)

  1. Sn 또는 Sn계 합금으로 형성되는 저용융점금속층; 및
    상기 저용융점금속층의 외부 표면에 적층 형성되는 Ag 층;을 포함하고,
    상기 저용융점금속층은 표면이 0.11 내지 3.11의 조도를 가지도록 형성되는, 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈.
  2. 제 1 항에 있어서, 상기 Sn계 합금은,
    상기 Sn계 합금은 Cu-Sn 합금, Ni-Sn 합금, Au-Sn계 합금, Sn-Sb계 합금 중 어느 하나 이상인 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈.
  3. 제 1 항에 있어서,
    상기 저용융점금속층은 16 ㎛ 내지 200 ㎛ 범위의 두께를 가지며,
    상기 Ag 층은 4 ㎛ 내지 6 ㎛ 범위의 두께를 가지도록 형성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈.
  4. 삭제
  5. 제 1항에 있어서, 상기 퓨즈의 비저항은,
    1.6x10-8 ~ 1.1x10-7 Ωm의 범위인 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈.
  6. 기판;
    상기 기판의 내부 중앙 영역에 형성되는 단열패턴들을 가지는 단열패턴부;
    상기 기판에서 상기 단열패턴부의 상부에 배치되는 저항발열체; 및
    Sn 또는 Sn계 합금으로 형성되는 저용융점금속층 및 상기 저용융점금속층의 외부 표면 전체에 적층 형성되는 Ag 층으로 형성되는 퓨즈를 구비하여, 상기 기판의 상부에서 상기 저항발열체의 상부에 위치되는 퓨즈부;를 포함하고,
    상기 단열패턴은 상기 저항발열체가 위치되는 영역에 형성되고 상기 단열 패턴의 내부에는 단열충진재가 충진되는, 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  7. 제 6 항에 있어서, 상기 Sn계 합금은,
    Cu-Sn 합금, Ni-Sn 합금, Au-Sn계 합금, Sn-Sb계 합금 중 하나 이상인 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  8. 제 6 항에 있어서,
    상기 저용융점금속층은 16 ㎛ 내지 200 ㎛ 범위의 두께를 가지며,
    상기 Ag 층의 두께는 4 ㎛ 내지 6 ㎛의 범위를 가지도록 형성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  9. 제 6 항에 있어서, 상기 저용융점금속층은,
    표면이 0.11 내지 3.11의 조도를 가지도록 형성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  10. 제 6 항에 있어서, 상기 단열패턴부는,
    상기 저항발열체가 위치되는 하부의 상기 기판의 내부 영역에서 관통 형성되는 비아홀 또는 요입 형성되는 단열홈 중 어느 하나로 형성되는 하나 이상의 단열패턴들을 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  11. 제 6 항에 있어서, 상기 단열패턴들은,
    직경 8 ㎛ 내지 12 ㎛, 높이 170 ㎛ 내지 190 ㎛를 가지는 관통된 비아홀 또는 단열홈으로 형성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  12. 제 6항에 있어서,
    상기 저항발열체가 상기 기판의 상부 면에 적층 형성되며,
    상기 저항발열체의 측면과 상부면에 형성된 절연막을 더 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  13. 제 6 항에 있어서,
    상기 기판은 서로 적층되는 제1 세라믹 기판과 제2 세라믹 기판을 포함하고,
    상기 단열패턴부의 단열패턴들은 상기 제1 세라믹 기판의 상기 저항발열체가 위치되는 영역에서 하방향으로 관통되는 비아홀 또는 요입 형성되는 단열홈 중 어느 하나로 하나 이상 형성되며,
    상기 저항발열체는 상기 제1 세라믹 기판과 상기 제2 세라믹 기판 사이에서 상기 단열패턴부에 상부에 위치되고,
    상기 제1 세라믹 기판과 상기 저항발열체 및 상기 제2 세라믹 기판이 저온 동시 소성되어 상기 기판의 내부에 상기 저항 발열체가 일체로 형성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  14. 제 6항에 있어서, 상기 퓨즈의 비저항은,
    1.6x10-8 ~ 1.1x10-7 Ωm의 범위인 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  15. 제10항에 있어서,
    상기 기판의 상기 단열패턴들의 개방부가 형성되는 면에 적층 형성되어 상기 개방부를 막는 단열막;을 더 포함하여 구성되는 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 포함한 칩 퓨즈.
  16. 제6항에 있어서,
    상기 단열충진재는 탈크, 카오린, 알루미나, 장석, 납석, 견운모, 맥반석, 벤토나이트, 세피올라이트, 규조토, 퍼라이트, 흄드실리카, 실리카, 글라스버블, 수산화마그네슘, 탄화칼슘, 에어로젤 중 적어도 하나 이상으로 선택되는 바인더로 구성된 조액으로 형성되는 단열소재인 것을 특징으로 하는 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈를 구비한 칩 퓨즈.
KR1020190073482A 2019-06-20 2019-06-20 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈 KR102203719B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190073482A KR102203719B1 (ko) 2019-06-20 2019-06-20 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190073482A KR102203719B1 (ko) 2019-06-20 2019-06-20 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈

Publications (2)

Publication Number Publication Date
KR20200145916A KR20200145916A (ko) 2020-12-31
KR102203719B1 true KR102203719B1 (ko) 2021-01-19

Family

ID=74087641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190073482A KR102203719B1 (ko) 2019-06-20 2019-06-20 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈

Country Status (1)

Country Link
KR (1) KR102203719B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612856B1 (ko) * 2021-12-24 2023-12-11 한국세라믹기술원 소호제 조성물, 그의 제조방법 및 그를 사용한 고전압 퓨즈 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307530B1 (ko) * 2012-05-17 2013-09-12 (주) 알엔투테크놀로지 내장 발열 부재를 포함하는 세라믹 칩 퓨즈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209387A (ja) 1982-06-01 1983-12-06 ブラザー工業株式会社 ボタンホ−ル縫い可能なミシン
KR101709540B1 (ko) * 2014-01-28 2017-02-23 주식회사 엘지화학 신규한 구조의 보호회로 모듈 및 이를 포함하고 있는 이차전지
JP6483987B2 (ja) * 2014-09-26 2019-03-13 デクセリアルズ株式会社 ヒューズエレメント、ヒューズ素子、及び発熱体内蔵ヒューズ素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307530B1 (ko) * 2012-05-17 2013-09-12 (주) 알엔투테크놀로지 내장 발열 부재를 포함하는 세라믹 칩 퓨즈

Also Published As

Publication number Publication date
KR20200145916A (ko) 2020-12-31

Similar Documents

Publication Publication Date Title
KR100478316B1 (ko) 보호소자
JP3640146B2 (ja) 保護素子
US6034589A (en) Multi-layer and multi-element monolithic surface mount fuse and method of making the same
KR100783997B1 (ko) 보호 소자
JP7115609B2 (ja) ガラス
KR101307530B1 (ko) 내장 발열 부재를 포함하는 세라믹 칩 퓨즈
US20220319792A1 (en) Protection element
KR102203719B1 (ko) 용단 응답 속도 향상을 위한 적층 구조를 가지는 퓨즈 및 상기 퓨즈를 구비한 칩 퓨즈
KR20220035499A (ko) 보호 소자
KR102203721B1 (ko) 용단부 단선 응답 속도 향상을 위한 단열패턴을 가지는 칩 퓨즈 및 상기 칩 퓨즈를 구비한 충전장치
KR100807217B1 (ko) 세라믹 부품 및 그 제조방법
CN109891546A (zh) 保护元件
CN214956229U (zh) 一种高功率的精密型贴片电阻
CN205542672U (zh) 一种表面贴装熔断器
CN214410896U (zh) 一种压敏电阻
KR102221521B1 (ko) 전류분배저항을 구비한 세라믹 칩 퓨즈 및 충전장치
TWI657473B (zh) 保護元件與可充放電電池包
KR102411149B1 (ko) 전고체 전지
JPH02226787A (ja) 混成回路
CN107658197B (zh) 一种微型不对称表面贴装熔断器及其制造方法
CN207320041U (zh) 一种微型不对称表面贴装熔断器
KR102482276B1 (ko) 내장 발열 부재를 포함하는 세라믹 보호 소자 및 이를 포함하는 이차전지 충전장치
JP6720681B2 (ja) ガラス
CN219626583U (zh) 用于保护过电流、电压的双重模式陶瓷芯片熔断器
CN208521885U (zh) Pcb基体熔断器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant