KR102195495B1 - 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자 - Google Patents

열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자 Download PDF

Info

Publication number
KR102195495B1
KR102195495B1 KR1020170114302A KR20170114302A KR102195495B1 KR 102195495 B1 KR102195495 B1 KR 102195495B1 KR 1020170114302 A KR1020170114302 A KR 1020170114302A KR 20170114302 A KR20170114302 A KR 20170114302A KR 102195495 B1 KR102195495 B1 KR 102195495B1
Authority
KR
South Korea
Prior art keywords
channel
phase
heat transfer
electronic device
port
Prior art date
Application number
KR1020170114302A
Other languages
English (en)
Other versions
KR20190027480A (ko
Inventor
이상욱
이근형
윤영훈
조경국
Original Assignee
경북대학교 산학협력단
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단, 인하대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020170114302A priority Critical patent/KR102195495B1/ko
Priority to PCT/KR2018/010344 priority patent/WO2019050263A1/ko
Publication of KR20190027480A publication Critical patent/KR20190027480A/ko
Application granted granted Critical
Publication of KR102195495B1 publication Critical patent/KR102195495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자에 관한 것으로, 열 이동을 제어하는 전자 소자의 채널은 도펀트로 도핑된 금속-절연체 전이(metal-insulator transition) 화합물로 형성되어, 절연성을 갖는 제1 상에서 전계나 열에 의해 도전성을 갖는 제2 상으로 상전이 되고, 상기 제1 상에서 상기 제2 상으로 전이될 때 열전도도가 불연속적으로 증가한다.

Description

열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자{CHANNEL OF ELECTRONIC DEVICE FOR CONTROLLING HEAT TRANSPORT AND ELECTRONIC DEVICE FOR CONTROLLING HEAT TRANSPORT INCLUDING THE CHANNEL}
본 발명은 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자에 관한 것이다.
기술 진보의 속도가 갈수록 빨라질 뿐 아니라, 소비자의 수요가 점점 모바일화와 소형화를 지향함에 따라, 오늘날 전기기기의 주요 구성부품인 PCB 기판, 메모리, LED 모듈, 전기전자기기 등도 집적화와 고출력화가 급속하게 진행되고 있다. 상기 전기전자기기 등은 전자의 이동을 수반하므로, 집적화와 고출력화가 진행될수록, 전기전자기기로부터 발생하는 열량도 증가하기 때문에, 열전도를 제어할 필요가 있다.
물질간의 열전도도 차이는 전기전도도 차에 비해 극히 작은데, 그 이유는 전류는 전자(electron)에 의해 수송되는 반면, 열은 전자와 함께 포논 (phonon)에 의해서도 수송되기 때문이다. 포논에 의한 열 이동(phonon-carried heat transport) 제어를 통해 열 이동을 변화시키려는 다양한 기술들이 제안되었다. 그러한 기술의 예시로서, 소재 격자 대칭성의 가역적 변형을 통한 음향포논모드(acoustic phonon mode) 변조, 강유전성 구역경계(ferroelectric domain boundary)의 생성/소멸을 통한 포논산란(phonon scattering) 제어, 반데르발스(van der Waals) 결합 형성/차단을 통한 포논 경계산란 (boundary scattering) 제어 등의 연구가 제안되었다. 하지만, 포논은 넓은 에너지 분포와 파장대역을 가지므로, 포논의 제어(정류, 스위치, 변조 등) 효과는 원천적으로 매우 제한적 이였다.
이에 반하여, 전자는 매우 날카로운(sharp) 페르미-디락 에너지 분포를 가져서 페르미바다 (Fermi sea) 수면 근처의 전하만이 이동에 관여하므로, 페르미 레벨 (Fermi level)에 따라 전도도가 크게 변한다. 이러한 전자의 이동을 제어하여 전류를 제어하는 전자소자로 다이오드(diode), 트랜지스터 (transistor) 등이 널리 사용되고 있다. 이와 유사하게, 전자에 의한 열 이동은 포논에 의한 열 이동 보다 가변 범위가 크기 때문에, 제어효과가 우수할 것으로 예상된다. 따라서, 포논에 의한 열 이동 제어보다는, 전자에 의한 효과적인 열 이동을 꾀할 필요가 있다. 소재 내의 포논의 이동을 극소화하고, 전자도핑을 통해 전기전도도를 크게 변화시켜, 전자에 의한 열 이동을 효과적으로 제어하는 기술의 개발된다면, 기 상용화된 전류제어 전자소자를 대체가 가능하고, 이를 통한 부가가치 창출이 기대된다.
본 발명의 일 목적은, 열 이동을 제어하는 전자 소자의 채널을 제공하는 것이다.
본 발명의 다른 목적은 열전도도 제어 효과를 극대화할 수 있는, 열 이동을 제어하는 전자 소자에 관한 것이다.
본 발명의 일 목적을 위한 열 이동을 제어하는 전자 소자의 채널은, 도펀트로 도핑된 금속-절연체 전이(metal-insulator transition) 화합물로 형성되어, 절연성을 갖는 제1 상에서 전계나 열에 의해 도전성을 갖는 제2 상으로 상전이 되고, 상기 제1 상에서 상기 제2 상으로 전이될 때 열전도도가 불연속적으로 증가한다.
일 실시예에서, 금속-절연체 전이 화합물은 이산화바나듐(VO2), R1- xAxMO3, R2-xAxMO4(이때, R은 희토류 금속, A는 알카리 토금속, M은 3d 전이금속을 나타낸다), Ti2O3, V2O3, V2- xTixO3,(이때, 0<x<2), Cr2O3, MnO, FeO, CoO, NiO 또는 CuO 이고, 도펀트는 H, Li, Na, K, Mg, Ca, Sr, Ba, Fe, Co, Ni, Mo, W, Nb, Ta, Sb, La, Eu, Rb, Ru, P 또는 F일 수 있다.
일 실시예에서, 도펀트로 도핑된 금속-절연체 전이 화합물은, 텅스텐으로 도핑된 바나듐 산화물일 수 있다.
본 발명의 다른 목적을 위한 열 이동을 제어하는 전자 소자는, 게이트 전압 또는 게이트 온도가 인가되는 게이트 포트; 상기 게이트 포트로 인가되는 외부 자극에 의해서 절연성을 갖는 제1 상에서 도전성을 갖는 제2 상으로 상전이 되되 상기 제1 상에서 상기 제2 상으로 전이될 때 열전도도가 불연속적으로 증가하며, 도펀트로 도핑된 금속-절연체 전이(metal-insulator transition) 화합물로 형성된 채널; 상기 채널과 연결되고 열원으로부터 열을 제공받는 소스 포트; 및 상기 소스 포트와 이격되어 상기 채널과 연결되고, 상기 채널이 제2 상으로 상전이된 경우에 상기 소스 포트로부터 열을 전달받는 드레인 포트를 포함한다.
일 실시예에서, 금속-절연체 전이 화합물은 이산화바나듐(VO2), R1-xAxMO3, R2-xAxMO4(이때, R은 희토류 금속, A는 알카리 토금속, M은 3d 전이금속을 나타낸다), Ti2O3, V2O3, V2- xTixO3,(이때, 0<x<2), Cr2O3, MnO, FeO, CoO, NiO 또는 CuO이고, 도펀트는 H, Li, Na, K, Mg, Ca, Sr, Ba, Fe, Co, Ni, Mo, W, Nb, Ta, Sb, La, Eu, Rb, Ru, P 또는 F일 수 있다.
일 실시예에서, 도펀트로 도핑된 금속-절연체 전이 화합물은, 텅스텐으로 도핑된 바나듐 산화물일 수 있다.
일 실시예에서, 상기 채널의 두께는 1 nm 내지 300 nm일 수 있다.
일 실시예에서, 상기 전자 소자는 상기 게이트 포트와 상기 채널을 절연시키는 고유전성 게이트 절연체를 더 포함하고, 상기 게이트 포트, 상기 절연층 및 상기 채널이 순차적으로 적층되며, 상기 채널 상에 상기 소스 포트와 상기 드레인 포트가 서로 이격되어 배치될 수 있다.
일 실시예에서, 상기 고유전성 게이트 절연체는 박막 산화물, 자기조립단층막 (self assembled monolayer (SAM)), 고 유전상수 복합재료 (high k composite), 고 유전상수 나노복합재료 (high k nanocomposite), 액체전해질(liquid electrolyte), 고체전해질(solid electrolyte), 고분자 전해질(polymer electrolyte), 젤 전해질(gel electrolyte)일 수 있다.
본 발명의 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자에 따르면, 게이트 전압이나 게이트 온도에 의해 열전도도가 불연속적으로 증가하는 특성을 가짐에 따라 열 이동을 제어할 수 있는 전자 소자의 열 이동 채널로서 이용할 수 있다. 종래에는 상전이가 일어나면 전기전도도가 증가하는 동시에 전자에 의한 열 이동이 증가하는지 확인할 수 없었으나, 본 발명의 발명자는, 실제로 금속-절연체 전이 물질 중 모트 절연체(Mott insulator)인 VO2가 도핑이 되면, 상전이 시에 전기전도의 증가로 인해 열전도도가 증가한다는 사실을 밝혀, 전자에 의한 열 이동의 제어가 가능함을 확인하였으므로, 이를 열 이동을 제어하는 전자 소자에 이용할 수 있다. 특히, 본 발명에 따른 도핑된 금속-절연체 전이(metal-insulator transition) 화합물은 물질의 상전이를 이용하여 전자에 의한 열전도도 제어 효과를 극대화할 수 있고, 외부에서 인위적으로 인가한 자극으로는 제어할 수 없는 포논에 의한 열 이동을 최소화하여 전자에 의한 열이동 제어 효과를 극대화할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 전자 소자의 모식도이다.
도 2는 WxV1-xO2의 온도(T) 변화에 대한 ktot를 측정한 결과 그래프이다.
도 3은 WxV1-xO2의 온도(T) 변화에 대한 전기전도도(σ)를 측정한 결과 그래프이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 전자 소자의 다른 구조들을 설명하기 위한 도면들이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 구성요소 등이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 구성요소 등이 존재하지 않거나 부가될 수 없음을 의미하는 것은 아니다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명에 따른 열 이동을 제어하는 전자 소자는 게이트 전압(Vg) 또는 게이트 온도(Tg)의 외부 자극이 인가되는 게이트 포트(제어 포트), 열 이동의 채널, 상기 채널과 연결되고 열원으로부터 열을 제공받는 소스 포트, 및 상기 채널이 열 이동의 채널을 형성하는 경우에 상기 소스 포트로부터 열을 전달받는 드레인 포트를 포함한다. 상기 외부 자극이 게이트 온도일 때, 채널에 직접 열이 가해지거나 레이저 등의 광이 조사될 수 있다.
상기 전자 소자에서 상기 게이트 포트와 상기 채널은 절연층을 통해서 서로 전기적으로 절연된다. 또한, 상기 소스 포트와 상기 드레인 포트는 각각 채널과 접촉하는 동시에, 게이트 포트와는 절연층을 통해 물리적으로 절연된다.
상기 채널은 도펀트로 도핑된 금속-절연체 전이(metal-insulator transition) 화합물로 형성된다.
상기 도펀트로 도핑된 금속-절연체 전이 화합물은, 절연성을 갖는 제1 상에서 전계 또는 열에 의해 도전성을 갖는 제2 상으로 상전이 되되, 상기 제1 상에서 상기 제2 상으로 전이될 때 열전도도가 불연속적으로 변화하는 특성을 갖는다.
대부분의 금속은 같은 온도에서 전기전도도（σ）와 전자에 의한 열전도도(ke)가 비례하는데 (ke = LσT; L은 Lorenz number) 이를 비데만-프란츠 (Wiedemann-Franz) 법칙이라고 한다. 이 때 이론적인 비례상수 L0은 2.44 X 10-8 WΩ/K-2 이고, 대부분의 금속은 실험적으로도 이 값을 따른다.
특이하게, 대표적인 금속-절연체 전이 화합물인 이산화바나듐은, 금속 상태일 때 L 값이 L0 값의 10분의 1 정도로, 전자에 의한 열전도값이 비데만-프란츠 법칙에 의해 예상되는 값보다 10배가량 낮다. 이는 일반적인 금속에서 전자들이 이동할 때 동반하는 열의 양에 비하여 이산화바나듐의 경우에는 극히 적은 열만이 동반하여 이동된다는 특성을 갖는 것을 말해주는 것이다. 즉, 금속상의 이산화바나듐 내의 전자들은 기존 다른 금속 내의 전자와는 다른 성질을 나타낸다.
반면, 본 발명자는, 텅스텐이 도핑된 이산화바나듐은 상전이하면서 전기전도도뿐만 아니라 열전도도도 크게 증가하는 것을 밝혔다. 본 발명에서와 같이 전자 소자의 채널로 이용하는 도펀트가 도핑된 금속-절연체 외부에서 인가되는 자극인 게이트 전압이나 게이트 온도에 의해 절연성을 갖는 제1 상에서 도전성을 갖는 제2 상으로 상전이가 일어나 부도체에서 도전체로 변화할 때 전기전도도뿐만 아니라 열전도도도 크게 증가하고, 특히, 열전도도가 불연속적으로 크게 증가하는 특성을 갖는다. 이에 따라, 본 발명에 따른 도펀트로 도핑된 금속-절연체 전이 화합물을 채널로 이용하는 경우, 외부 자극이 인가되지 않은 오프 상태에서는 열이 소스 포트에서 드레인 포트로 이동이 적은 상태이지만, 외부 자극이 인가되어 제2 상으로 상전이가 일어난 상태에서는 상기 채널을 통해 열이 소스 포트에서 드레인 포트로 많이 이동할 수 있다. 즉, on 상태와 off 상태에서 열이동량의 비율이 2배 이상 되도록 제어할 수 있다.
본 발명에서 이용하는 금속-절연체 전이 화합물은 모트 절연체(Mott insulator)일 수 있다. Mott insulator의 예로서는, 이산화바나듐(VO2), R1-xAxMO3, R2-xAxMO4(이때, R은 희토류 금속, A는 알카리 토금속, M은 3d 전이금속을 나타낸다), Ti2O3, V2O3, V2- xTixO3,(이때, 0<x<2), Cr2O3, MnO, FeO, CoO, NiO, CuO 등을 들 수 있다. R1- xAxMO3의 예로서는, RNiO3, La1 - xSrxTiO3, La1 - xSrxVO3 등이 있고, R2- xAxMO4의 예로서는, La2CuO4를 들 수 있다.
이러한 특성을 갖는 금속-절연체 전이 화합물에 도핑되는 도펀트의 예로서는, H, Li, Na, K, Mg, Ca, Sr, Ba, Fe, Co, Ni, Mo, W, Nb, Ta, Sb, La, Eu, Rb, Ru, P, F 등을 들 수 있다. 상기 도펀트에 의해서 금속-절연체 전이 화합물의 상전이 온도를 낮출 수 있다.
일례로서, 금속-절연체 전이 화합물은 이산화바나듐(VO2)이고, 도펀트는 텅스텐(W)을 들 수 있으며, 텅스텐으로 도핑된 이산화바나듐의 경우에 열 이동을 제어하는 전자 소자의 채널을 구성하여 열이동을 제어하는 전자소자 구현이 가능하다.
구체적으로 설명하면, 본 발명의 도펀트로 도핑된 금속-절연체 전이 화합물은 절연체상에서 금속상으로 상전이 시에 σ의 급격한 상승과 동시에 전체 열전도도(κtot)의 분명한 급격한 점프 현상(불연속적 증가)이 나타난다. 절연체상에서 금속상으로의 상전이는 온도 또는 전압인가에 의해 유도될 수 있으며, 가역적이다. 미도핑된 금속-절연체 전이 화합물의 경우에는 상전이에 의해 σ의 급격한 상승함에도 불구하고 κtot 변화가 실질적으로 거의 없는 것과 비교하면, 매우 다른 특성을 나타내는 것으로 볼 수 있다. 이와 관련된 특성에 대해서는 도 2 및 도 3를 참조하여 후단에서 확인하기로 한다.
한편, 전체 열전도도는 전자에 의한 열전도와 포논에 의한 열전도도(κph)의 합(κtot=κe+κph)으로 나타낼 수 있고, 이때 외부에서 인가하는 인위적 자극으로 제어할 수 없는 포논에 의한 열이동에 비해서 전자에 의한 열 이동이 전체 열 이동에서 차지하는 비율이 높을수록 전자 이동제어의 효과가 크게 나타난다고 볼 수 있다. 다시 말해, 격자진동에 의한 열전도도는 외부에서 인가하는 인위적인 자극으로 쉽게 제어할 수 없기 때문에, 이 값을 최소화하는 것이 제2 상과 제1 상 간의 열전도도 비율을 최대화시킬 수 있는 방안이다. κph은 열용량(C), 포논속도(υ), 포논산란완화시간(τ, phonon scattering relaxation time)의 곱으로 결정되는데, 열용량과 포논속도는 채널의 소재가 결정되면 같은 온도에서 변화시키기 어렵기 때문에, 포논산란율(phonon scattering rate, τ-1)을 증가시켜 κph을 감소시킬 수 있다. 포논산란은 일반적으로 크게 보아 포논-포논 간 산란, 포논-불순물 간 산란, 포논-경계 산란이 있는데, 소재 자체의 내재적 특성인 포논-포논 산란을 제외하고, 포논-불순물과 포논-경계 산란은 채널소재의 변형을 통하여 증가시킬 수 있다. 즉, 채널에 도펀트를 도핑하거나 빈자리점결함 등의 불순물을 형성하여 포논-불순물 산란율을 증가시킬 수 있고, 채널의 크기를 작게 만들거나, 입계 또는 기공을 형성하거나, 표면의 거칠기를 증가시켜 포논-경계 산란율을 증가시킬 수 있다.
따라서, 본 발명에서의 도펀트로 도핑된 금속-절연체 전이 화합물을 채널로 이용함으로써 게이트에 인가된 전계나 열에 의해서 제2 상으로 상전이가 일어난 상태에서 채널을 통한 전체 열전도도를 증가시킬 수 있고, 열이 이동하는 채널 내에서 포논에 의한 열 이동을 감소시켜 상전이 전후의 열전도도 비율을 증가시킬 수 있는 장점이 있다.
전술한 포논-불순물과 포논-경계 산란을 증가시키는 방법은 포논에 의한 열전도를 크게 감소시키는 반면, 전자에 의한 열전도는 크게 영향을 주지 않는다. 포논의 평균자유행정(mean free path)은 전자의 평균자유행정에 비해 매우 길다. 따라서, 포논-불순물 산란 또는 포논-경계 산란을 높이기 위해 상기 전자 소자의 채널에 도펀트를 도핑하거나, 채널의 비표면적이 크게 제작할 경우 , 포논의 평균자유행정이 짧아져서 포논에 의한 열전도도는 감소한다. 반면, 전자의 평균자유행정은 애초에 나노미터 정도로 매우 작기 때문에, 채널에 도핑하거나, 비표면적이 크게 제작하여도 추가되는 산란 효과가 크지 않으므로, 전자에 의한 열전도도는 크게 감소하지 않는다. 따라서, 채널에 도핑하거나, 채널의 비표면적을 최대화함으로써 온(on) 상태와 오프(off) 상태의 열전도 비율 (on/off ratio), 즉 제2 상에서의 열전도도와 제1 상에서의 열전도도 비율을 최대화시킬 수 있다.
본 발명에 따른 열 이동을 제어하는 전자 소자에서 게이트 전압 또는 게이트 온도의 미인가 및 인가 시에 도펀트로 도핑된 금속-절연체 전이 화합물의 전체 열전도도(κtot)의 분명한 급격한 점프 현상을 극대화하기 위해서는, 또 다른 이유로, 전자 소자의 채널을 구성하는 채널의 비표면적을 최대화시키는 것이 바람직하다. 게이트 절연체와 가까운 거리에 있는, 즉 채널 표면에서는 쉽게 상전이가 일어날 수 있지만, 표면에서 멀어질수록 상전이가 어려워지므로, 최대한 많은 채널 영역을 상전이시키기 위해서는 채널의 표면 대 부피 비율을 크게 하여 표면이 차지하는 비율을 최대화시켜야 한다. 이를 위한 방법으로는, 채널의 두께를 줄이거나, 채널 폭을 줄이거나, 채널을 다공성 형태 또는 거친 표면으로 만드는 방법 등이 있다. 이 방법은, 목적은 다르지만, 포논산란을 증가시키기 위해 제시한 상기 방법에 포함될 수 있다.
이를 위해서 상기 채널은 박막(thin film) 형태이거나, 나노와이어와 같은 나노선 형태이거나 나노 튜브로 구성될 수 있다.
상기 채널의 두께는 1 nm 내지 300 nm일 수 있다. 상기에서 설명한 바와 같이 상기 채널의 두께는 최소한으로 적어도 1 nm는 확보하되, 1 nm 내지 300 nm가 바람직하고, 보다 바람직하게는 1 nm 내지 100 nm일 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 소자의 모식도로서, 이를 참조하면 채널을 형성하는 고전도 전이층이 원기둥 형태를 가지고, 절연층이 고전도 전이층을 감싸도록 구비될 수 있으며, 졀연층 상에 소스 및 드레인 포트들이 배치될 수 있다. 도 1에서, D는 드레인 포트, S는 소스 포트, 및 G는 게이트 포트를 나타낸다. 이러한 구성적인 특징을 통하여, 본 발명이 의도하는 효과를 극대화할 수 있다.
이하, 구체적인 샘플의 제조 및 이의 특성 평가를 통해서 본 발명을 보다 상세히 설명하기로 한다.
샘플의 제조: 텅스텐 도핑 이산화바나듐
텅스텐이 도핑된 이산화바나듐을 합성하였다. x의 값이 0%, 2.1%, 2.6%, 및 4.5%인 WxV1-xO2 나노빔(nanobeam)을 준비하였다. 이때, 텅스텐은 단사정계(monoclinc) I phase 내의 V-V 결합을 디트위스트(detwist)하여 MIT(metal insulator transition) 온도를 낮출 수 있다.
특성 평가: k tot 및 전기 전도도
x의 값이 0%, 2.1%, 2.6%, 및 4.5%에서, WxV1-xO2 나노빔(nanobeam)의 온도(T)에 대한 κtot 및 σ를 측정하였다. 그 결과를 도 2 및 3에 각각 나타낸다.
도 2는 WxV1-xO2의 온도(T) 변화에 대한 ktot를 측정한 결과 그래프이고, 도 3은 WxV1-xO2의 온도(T) 변화에 대한 전기전도도(σ)를 측정한 결과 그래프이다.
도 2 및 도 3을 참조하면, TMIT는 텅스텐이 도핑된 분율(x)에 따라서, 단조롭게 감소하였다. 모든 WxV1-xO2 나노빔은 σ의 급격한 상승 현상을 나타냈으나, x=0 인 WxV1-xO2 나노빔은, 즉 W가 미도핑된 이산화바나듐은 상전이 시에 κtot이 거의 변하지 않은 반면, x>0인 WxV1 - xO2 나노빔은 κtot 의 분명한 급격한 점프 현상을 보였다.
이러한 도 2 및 도 3에서 나타내는 결과는, 앞서 설명하였던 것과 같이 도펀트로 도핑된 금속-절연체 전이 화합물은 절연체상에서 금속상으로 상전이 시에 σ의 급격한 상승과 동시에 전체 열전도도(κtot)의 분명한 급격한 점프 현상(불연속적 증가)이 나타나며 절연체상에서 금속상으로의 상전이는 온도 또는 전압인가에 의해 유도될 수 있으며, 가역적인 것을 확인할 수 있다. 이러한 가역적인 열전도도 변화는 열이동을 제어하는 채널제조 및 제작된 전자소자의 정상거동을 보여준다. 또한, 미도핑된 금속-절연체 전이 화합물의 경우에는 상전이에 의해 σ의 급격한 상승함에도 불구하고 κtot 변화가 실질적으로 거의 없는 것과 비교하면, 매우 다른 특성을 나타내는 것을 확인할 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 전자 소자의 다른 구조들을 설명하기 위한 도면들이다.
도 4의 (a)를 참조하면, 본 발명의 일 실시예에 따른 전자 소자는, 기판 상에 열 이동 채널, 소스 및 드레인 포트들, 고유전성 게이트 절연체 및 게이트 포트가 순차적으로 적층된 구조를 갖는다. 각각의 성분들은 도 1에서 설명한 것과 실질적으로 동일하므로, 중복되는 설명은 생략한다. 이때 게이트 포트에는 전압이나 열이 인가될 수 있다.
도 4의 (b)를 참조하면, 기판의 표면과 열 이동 채널이 이격되어 배치되고, 이를 위해 2개의 기둥이 형성되고, 열 이동 채널이 2개의 기둥에 의해서 지지되도록 배치된다. 상기 기둥들은 상기 기판의 표면을 식각하여 형성할 수 있다. 이와 달리, 상기 기둥들은 상기 기판 상에 추가적으로 더 형성하여 상기 기판 상에 구비될 수 있다. 상기 기둥들이 형성되고, 그 위에 열 이동 채널이 배치되는 것을 제외하고는 도 4의 (a)에서 설명한 것과 실질적으로 동일하므로, 중복되는 상세한 설명은 생략한다.
도 4의 (c) 및 (d)를 참조하면, 고유전성 게이트 절연체는 입체적으로는 열 이동 채널의 외부를 감싸도록 구비될 수 있다. 이때, 고유전성 게이트 절연체와 채널을 단면에서 볼 때에는, 채널의 양면에 각각 고유전성 게이트 절연체가 배치된 구조를 가질 수 있다. 다만, 기둥들과 맞닿는 부분에서는 고유전성 게이트 절연체 없이 직접 기둥과 열 이동 채널이 접촉하도록 고유전성 게이트 절연체가 열 이동 채널을 감싸는 구조를 갖는다.
도 5의 (a) 및 (b)를 참조하면, 본 발명의 일 실시예에 따른 전자 소자의 열 이동 채널은 기판 상에 배치되고, 열 이동 채널의 양단이 각각 소스 포트 및 드레인 포트와 연결되며, 게이트 포트는 소스 및 드레인 포트들과 공간적으로 이격되어 배치될 수 있다. 이때, 고유전성 게이트 절연체가 열 이동 채널, 소스 및 드레인 포트의 일부와 게이트 포트의 일부와 연결되도록 이들의 상부에 배치되어 덮는다.
도 5의 (c)를 참조하면, 본 발명의 일 실시예에 따른 전자 소자는 도 5의 (a)와 실질적으로 동일한 구조를 갖되, 열 이동 채널이 도 4의 (b)와 같이 기판 상에 형성된 기둥들 상에 배치되어 열 이동 채널은 기둥들에 의해서 기판의 표면과 마주하도록 이격 공간을 형성하면서 배치된다. 이때, 상기 이격 공간에는 고유전성 게이트 절연체가 더 배치될 수 있다.
도 1, 도 4 및 도 5에서 설명한 전자 소자의 구조들은 본 발명을 보다 구체적으로 설명하기 위한 실시예들이고, 이들 구조에 특별히 한정되는 것은 아니다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기 술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 텅스텐으로 도핑된 바나듐 산화물로 형성되어, 전기절연성을 갖는 제1 상에서 전계 또는 열에 의해 전기전도성을 갖는 제2 상으로 상전이 되고, 상기 제1 상에서 상기 제2 상으로 전이될 때 열전도도가 불연속적으로 증가하는 것을 특징으로 하는,
    열 이동을 제어하는 전자 소자의 채널.
  2. 삭제
  3. 삭제
  4. 게이트 전압 또는 게이트 온도가 인가되는 게이트 포트;
    상기 게이트 포트로 인가되는 외부 자극에 의한 전계나 열에 의해 전기절연성을 갖는 제1 상에서 전기전도성을 갖는 제2 상으로 상전이 되되 상기 제1 상에서 상기 제2 상으로 전이될 때 열전도도가 불연속적으로 증가하며, 텅스텐으로 도핑된 바나듐 산화물로 형성된 채널;
    상기 채널과 연결되고 열원으로부터 열을 제공받는 소스 포트; 및
    상기 소스 포트와 이격되어 상기 채널과 연결되고, 상기 채널이 제2 상으로 상전이된 경우에 상기 소스 포트로부터 열을 전달받는 드레인 포트를 포함하는,
    열 이동을 제어하는 전자 소자.
  5. 삭제
  6. 삭제
  7. 제4항에 있어서,
    상기 채널의 두께는 1 nm 내지 300 nm인 것을 특징으로 하는,
    열 이동을 제어하는 전자 소자.
  8. 제4항에 있어서,
    상기 게이트 포트와 상기 채널을 절연시키는 고유전성 게이트 절연체를 더 포함하고,
    상기 게이트 포트, 상기 절연체 및 상기 채널이 순차적으로 적층되며,
    상기 채널 상에 상기 소스 포트와 상기 드레인 포트가 서로 이격되어 배치되는 것을 특징으로 하는,
    열 이동을 제어하는 전자 소자.
  9. 제8항에 있어서,
    상기 고유전성 게이트 절연체는
    박막 산화물, 자기조립단층막 (self assembled monolayer (SAM)), 고 유전상수 복합재료 (high k composite), 고 유전상수 나노복합재료 (high k nanocomposite), 액체전해질(liquid electrolyte), 고체전해질(solid electrolyte), 고분자 전해질(polymer electrolyte), 또는 젤 전해질(gel electrolyte)인 것을 특징으로 하는,
    열 이동을 제어하는 전자 소자.
KR1020170114302A 2017-09-07 2017-09-07 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자 KR102195495B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170114302A KR102195495B1 (ko) 2017-09-07 2017-09-07 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자
PCT/KR2018/010344 WO2019050263A1 (ko) 2017-09-07 2018-09-05 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170114302A KR102195495B1 (ko) 2017-09-07 2017-09-07 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190133367A Division KR20190129019A (ko) 2019-10-25 2019-10-25 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자

Publications (2)

Publication Number Publication Date
KR20190027480A KR20190027480A (ko) 2019-03-15
KR102195495B1 true KR102195495B1 (ko) 2020-12-28

Family

ID=65634460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170114302A KR102195495B1 (ko) 2017-09-07 2017-09-07 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자

Country Status (2)

Country Link
KR (1) KR102195495B1 (ko)
WO (1) WO2019050263A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503421B1 (ko) * 2003-05-20 2005-07-22 한국전자통신연구원 채널 재료로서 절연체-반도체 상전이 물질막을 이용한전계 효과 트랜지스터 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479847B2 (en) * 1999-05-07 2002-11-12 International Business Machines Corporation Method for complementary oxide transistor fabrication
EP2722903B1 (en) * 2011-06-16 2016-01-06 Fuji Electric Co., Ltd. Strongly correlated oxide field effect element
KR101946454B1 (ko) * 2012-09-18 2019-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503421B1 (ko) * 2003-05-20 2005-07-22 한국전자통신연구원 채널 재료로서 절연체-반도체 상전이 물질막을 이용한전계 효과 트랜지스터 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌*

Also Published As

Publication number Publication date
WO2019050263A1 (ko) 2019-03-14
KR20190027480A (ko) 2019-03-15

Similar Documents

Publication Publication Date Title
JP3701302B2 (ja) 熱スイッチ素子およびその製造方法
JP5475776B2 (ja) 多層型再構成可能スイッチ
KR102138527B1 (ko) 상분리를 이용한 열전소재, 상기 열전소재를 이용한 열전소자 및 그 제조방법
JP5598605B2 (ja) 強相関酸化物電界効果素子
CN104064599A (zh) 包含具有应力产生材料层的晶体管的半导体结构及其形成方法
Qi et al. Current self-complianced and self-rectifying resistive switching in Ag-electroded single Na-doped ZnO nanowires
CN105914201B (zh) 一种石墨烯片上可调电感及其制造方法
JP2006237304A (ja) 強磁性伝導体材料およびその製造方法、並びに磁気抵抗素子、電界効果トランジスタ
JP2007250987A (ja) 固体電子装置およびその作製方法
US20240186183A1 (en) Field effect transistor and method of manufacturing the same
TWI309087B (en) Semiconductor device structures which utilize metal sulfides
KR20210095459A (ko) 이차원 물질로 이루어진 게이트 절연막을 포함하는 전계 효과 트랜지스터
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
JP2006210525A (ja) 記憶素子及び回路素子
JP2009535840A (ja) 固体冷却または電力発生装置およびその製作方法
KR20190119203A (ko) 강유전성 구조체 및 이를 이용한 비휘발성 메모리 소자
KR102195495B1 (ko) 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자
KR20180021520A (ko) 초격자 열전소재 및 이를 이용한 열전소자
JPWO2009028426A1 (ja) 電子素子及び電気伝導度制御方法
KR20190129019A (ko) 열 이동을 제어하는 전자 소자의 채널 및 이를 포함하는 열 이동을 제어하는 전자 소자
KR20090077232A (ko) 상변화층 및 그를 포함하는 상변화 메모리 소자
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
JP2015159211A (ja) トポロジカル相変化論理ゲート及びその駆動方法
US20190088868A1 (en) Memory device
JP2003060170A (ja) 酸化物半導体を用いた強誘電体メモリ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101003535; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20191025

Effective date: 20200901

GRNO Decision to grant (after opposition)
GRNT Written decision to grant