JPWO2009028426A1 - 電子素子及び電気伝導度制御方法 - Google Patents

電子素子及び電気伝導度制御方法 Download PDF

Info

Publication number
JPWO2009028426A1
JPWO2009028426A1 JP2009530090A JP2009530090A JPWO2009028426A1 JP WO2009028426 A1 JPWO2009028426 A1 JP WO2009028426A1 JP 2009530090 A JP2009530090 A JP 2009530090A JP 2009530090 A JP2009530090 A JP 2009530090A JP WO2009028426 A1 JPWO2009028426 A1 JP WO2009028426A1
Authority
JP
Japan
Prior art keywords
electrode
electrical conductivity
electric field
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009530090A
Other languages
English (en)
Other versions
JP5309397B2 (ja
Inventor
直 池田
直 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okayama University NUC
Original Assignee
Okayama University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okayama University NUC filed Critical Okayama University NUC
Priority to JP2009530090A priority Critical patent/JP5309397B2/ja
Publication of JPWO2009028426A1 publication Critical patent/JPWO2009028426A1/ja
Application granted granted Critical
Publication of JP5309397B2 publication Critical patent/JP5309397B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G11C13/047—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using electro-optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

電子素子１は、電場に応じて電気伝導度が変化する電気伝導度変化体２と、電気伝導度変化体２に電場を与える電場付与器３とを備える。電気伝導度変化体２は、ＲＦｅ２Ｏ４を含み、電場付与器３によって外部から印加される電場４に応じて内部の電子の状態が変化することで、その電気伝導度が変化する。これにより、小さい電場の印加に応じて電気伝導度を変化させることが可能な電子素子が実現される。

Description

本発明は、電場に応じて電気伝導度が変化する電気伝導度変化体と、電気伝導度変化体に電場を与える電場付与手段とを備えた電子素子及びこれを用いた電気伝導度制御方法に関する。
コンピュータ用の論理素子は、例えば、シリコントランジスタによって構成されているが、このシリコントランジスタでは、半導体接合界面に電子またはホールを注入することによって、半導体接合界面を含む電子素子の電気伝導度を変化させて、電子素子を流れる電流を制御する（非特許文献１参照）。
図５（ａ）〜図５（ｅ）は、従来のシリコントランジスタの接合界面を説明するための図である。図５（ａ）に示すｐｎ接合の電子構造について述べる。図５（ｂ）に示すように、ｐ型及びｎ型半導体には、それぞれ価電子帯及び伝導帯の近くに不純物準位を生じており、それぞれ価電子帯に正孔を、また、伝導帯には伝導電子を生じている。両者の接合後には両者のフェルミ準位が一致するまで電子が移動し、図５（ｃ）に示すような準位分布になる。その結果、接合部近傍ではｎ型の伝導帯の電子はｐ型の価電子帯の正孔と結合し、伝導電荷のない空乏層を生じる（図５（ｄ））。伝導電荷の存在する場所では金属と同様に電位は一定であるが、空乏層の中では空間電荷のために、図５（ｅ）に示すような電位分布になり、電位の段差を生じる。これを電位障壁と呼ぶ。
近角聰信 著、「物性科学入門」、裳華房、１９９９年、第１７８頁、９−３図 N. Ikeda et al., "Ferroelectricity from iron valence ordering in the charge-frustrated system LuFe2O4", Nature, Vol.436, No.7054, pp.1136-1138 (2005) N. Ikeda et al., "Charge Frustration and Dielectric Dispersion in LuFe2O4", Journal of the Physical Society of Japan, Vol.69, No.5, pp.1526-1532 (2000)
しかしながら、上記した従来のシリコントランジスタでは、半導体接合界面には自然発生的に電位差が生じる。この内部電界による電位差は、例えばシリコンｐｎ接合では０．７Ｖ程度である。このため、シリコントランジスタでは、微小な電圧の制御をすることができず、例えば、コンピュータ用の論理素子であっても、０．７Ｖ以下で動作する論理素子は、作成することが困難であった。
本発明の目的は、上記問題を解決するために、微小な電場の印加に応じて内部の電子の状態が変化し、それによって電気伝導度を変化させることが可能な電子素子及び電気伝導度制御方法を提供することにある。
本発明に係る電子素子は、電場に応じて電気伝導度が変化する電気伝導度変化体と、前記電気伝導度変化体に電場を与える電場付与手段とを備え、前記電気伝導度変化体は、ＲＦｅ２Ｏ４を含むことを特徴とする。
上記の特徴によれば、電場付与手段によって与えられた電場に応じて電気伝導度が変化する電気伝導度変化体は、ＲＦｅ２Ｏ４を含んでいる。このＲＦｅ２Ｏ４は、電子が相互の静電的相互作用により、規則的に配置する性質を有し、さらに規則配置した電子たちは電気分極を持ち、外部から電場を与えると、規則配列が乱され、電気伝導度が変化する。この性質を用いて、電場付与手段によって与えられた微小な電場に応じて電気伝導度が変化する電子素子を構成することができる。
本発明に係る電子素子では、前記電場付与手段は、０．７Ｖ以下の電場を与え、前記電気伝導度変化体は、前記０．７Ｖ以下の電場に応じて電気伝導度が変化することが好ましい。上記構成によれば、０．７Ｖ以下の電圧で動作するコンピュータ用の電子素子を実現することができる。
本発明に係る電気伝導度制御方法は、ＲＦｅ２Ｏ４を含む電気伝導度変化体に電場を与えて、前記電気伝導度変化体の電気伝導度を制御することを特徴とする。
この特徴によれば、与えられた電場に応じて電気伝導度が変化する電気伝導度変化体は、ＲＦｅ２Ｏ４を含んでいる。このＲＦｅ２Ｏ４は、電子が相互の静電的相互作用により、規則的に配置する性質を有し、さらに規則配置した電子たちは電気分極を持ち、外部から電場を与えると、規則配列が乱され、電気伝導度が変化する。この性質を用いて、電場付与手段によって与えられた電場に応じて電気伝導度変化体の電気伝導度が変化する電気伝導度制御方法を得ることができる。
より具体的に説明すると、本発明による電子素子は、外部から印加された電場に応じて内部の電子の状態が変化することで電気伝導度が変化する電気伝導度変化体と、電気伝導度変化体に外部から電場を与える電場付与手段とを備え、電気伝導度変化体は、その組成が（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍ（Ｒは、Ｉｎ，Ｓｃ，Ｙ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔｉ，Ｃａ，Ｓｒ，Ｃｅ，Ｓｎ，Ｈｆから選ばれる少なくとも１種類の元素、Ｍａ、Ｍｂは、Ｔｉ，Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｇａ，Ｚｎ，Ａｌ，Ｍｇ，Ｃｄから重複を許して選ばれる少なくとも１種類の元素、ｎは１以上の整数、ｍは０以上の整数、δは０以上０．２以下の実数）で表され、層状三角格子構造を有する化合物からなることを特徴とする。
また、本発明による電気伝導度制御方法は、電気伝導度変化体に外部から電場を与え、電気伝導度変化体に印加された電場に応じた内部の電子の状態の変化によって電気伝導度変化体の電気伝導度の変化を制御するとともに、電気伝導度変化体は、その組成が（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍ（Ｒは、Ｉｎ，Ｓｃ，Ｙ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔｉ，Ｃａ，Ｓｒ，Ｃｅ，Ｓｎ，Ｈｆから選ばれる少なくとも１種類の元素、Ｍａ、Ｍｂは、Ｔｉ，Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｇａ，Ｚｎ，Ａｌ，Ｍｇ，Ｃｄから重複を許して選ばれる少なくとも１種類の元素、ｎは１以上の整数、ｍは０以上の整数、δは０以上０．２以下の実数）で表され、層状三角格子構造を有する化合物からなることを特徴とする。
上記構成によれば、ＲＦｅ２Ｏ４に関して上述したように、電気伝導度変化体の結晶構造において、Ｍａ−ＯあるいはＭｂ−Ｏで構成する三角格子層が２枚積み重なった構造が形成される。そして、このような積層構造において、その一方の層で三角格子を構成する、主に遷移金属で構成されるＭａないしはＭｂイオンの電荷数と、他方の層で三角格子を構成する、主に遷移金属で構成されるＭａないしはＭｂイオンの電荷数とが一致しないことで、上記化合物において特徴的な双極子状の電子配置、電子密度分布が形成される。
本発明による電子素子では、上記した電子密度の双極子配置による電荷秩序が外部から印加された電場によって乱される現象を利用して、その結晶での電気伝導度を変化させている。また、このような結晶中での電荷秩序の崩壊を利用した素子では、ｐｎ接合を必要としないため、内部電界による電位差は発生しない。したがって、上記の構成によれば、小さい電場の印加に応じて内部の電子の状態が変化し、それによって電気伝導度を変化させることが可能な電子素子、及び電気伝導度制御方法が実現される。このような動作原理による電子素子は、本願発明者によって初めて見出されたものである。
上記構成の電子素子及び電気伝導度制御方法において、層状三角格子構造を有する化合物は、ＲＦｅ２Ｏ４−δであることが好ましい。これは、上記の組成式において、Ｍａ＝Ｍｂ＝Ｆｅ、ｎ＝ｍ＝１とした場合に相当する。
この場合、電気伝導度変化体の結晶構造において、それぞれＦｅ−Ｏで構成する三角格子層が２枚積み重なった構造が形成される。そして、その一方の層でのＦｅの電荷数と、他方の層でのＦｅの電荷数とが、一方でＦｅ２＋が多く、他方でＦｅ３＋が多くなることで一致しなくなり、それによって双極子状の電子配置が形成される。ＲＦｅ２Ｏ４を用いた電子素子では、このような電荷秩序が外部から印加された電場によって乱される現象を利用することで、上記したように、小さい電場の印加に応じて内部の電子の状態が変化し、それによって電気伝導度が変化する電子素子が実現される。
ここで、電気伝導度変化体は、層状三角格子構造を有する化合物の単結晶、多結晶、またはその粉末の集合体からなることが好ましい。電気伝導度変化体の結晶については、これらの形態のいずれによっても、小さい電場の印加に応じて電気伝導度が変化する上記の効果を得ることができる。
電場付与手段の構成については、電子素子は、電場付与手段が、電気伝導度変化体上に形成された第１電極と、電気伝導度変化体上に、第１電極に対して電気的に離れて配置された第２電極とを含み、第１電極と第２電極との間に電圧を印加することで電気伝導度変化体に電場を与えることが可能に構成されていることが好ましい。このような構成によれば、電気伝導度変化体に対して、電気伝導度の変化に必要な電場を好適に印加することができる。
この場合、電場付与手段は、第１電極と第２電極との間に電圧を印加するための電圧印加手段を含んで構成されていても良い。あるいは、例えば上記した第１電極及び第２電極のみから電場付与手段を構成し、これらの電極に対して必要に応じて、外部装置である電圧印加装置を接続する構成としても良い。
また、上記構成において、第１電極と第２電極との間に印加される電圧は、０．７Ｖ以下の電圧であることが好ましい。これにより、例えばシリコントランジスタなどと比べて、充分に低い印加電圧で動作させることが可能な電子素子を実現することができる。また、このような低い印加電圧に対して電気伝導度が変化する素子は、上記した結晶構造を有する化合物を用いることで可能となる。
電子素子の具体的な構成については、電子素子は、第１電極及び第２電極が、電気伝導度変化体の層状三角格子構造に対して第１の軸上で対向する位置に配置されるとともに、電気伝導度変化体に対して、第１の軸とは異なる第２の軸上で対向する位置に第３電極、及び第４電極が形成され、第１電極と第２電極との間に電圧を印加することで、第３電極と第４電極との間での電流電圧特性が変化する構成を用いることができる。このような素子は、第１、第２電極間での印加電圧によって、第３、第４電極間での電流電圧特性を制御するトランジスタとしての機能を有するトランジスタ素子として用いることが可能である。
また、電子素子の他の構成としては、電子素子は、第１電極及び第２電極が、電気伝導度変化体の層状三角格子構造に対して所定の軸上で対向する位置に配置され、第１電極と第２電極との間に電圧を印加して電流を流すことで、電気伝導度変化体の電流電圧特性を高抵抗状態から低抵抗状態へと遷移させることが可能に構成されるとともに、その抵抗状態の遷移の抵抗変化履歴への依存性を利用して、電気伝導度変化体に情報を保持する構成を用いることができる。このような素子は、例えば第１、第２電極間での電圧、電流印加履歴による抵抗変化履歴、及びそれによる電気伝導度変化体の抵抗状態の変化によって情報を保持するメモリ素子として用いることが可能である。
このようなメモリ素子では、具体的には、電気伝導度変化体は、第１電極と第２電極との間で一方の向きへの電流印加履歴がない場合に、第１電極と第２電極との間で一方の向きに流す電流を増大させていくと、その抵抗状態が高抵抗状態から低抵抗状態へと遷移するとともに、一方の向きへの電流印加履歴がある場合に、第１電極と第２電極との間で一方の向きに流す電流を増大させていくと、その抵抗状態は低抵抗状態にあって抵抗状態の遷移を伴わないことが好ましい。これにより、メモリ素子における情報の保持を好適に実現することができる。
また、電気伝導度変化体は、第１電極と第２電極との間で他方の向きへと電流を流すことで、一方の向きについての電流印加履歴が消失されることが、さらに好ましい。これにより、メモリ素子に保持された情報の消去を好適に実現することができる。
本発明に係る電子素子は、以上のように、電気伝導度変化体は、ＲＦｅ２Ｏ４を含むので、電場付与手段によって与えられた微小な電場に応じて電気伝導度が変化する電子素子を得ることができるという効果を奏する。
さらに、本発明による電子素子及び電気伝導度制御方法によれば、電気伝導度変化体として、その組成が（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍで表され、層状三角格子構造を有する化合物を用いることにより、小さい電場の印加に応じて内部の電子の状態が変化し、それによって電気伝導度が変化する電子素子、及び電気伝導度制御方法が実現される。
図１は、実施の形態に係る電子素子の概略構成を示す図である。 図２は、実施の形態に係る電子素子の具体構成を示す図である。 図３は、実施の形態に係る電子素子に設けられた電気伝導度変化体に加えられる電圧と流れる電流との間の関係を示すグラフである。 図４は、電子の規則配列が溶け、外部電場の３乗に比例した電気応答が生じることを示すグラフである。 図５は、従来のシリコントランジスタに含まれるｐｎ接合界面を説明するための図である。 図６は、ＲＦｅ２Ｏ４の結晶構造を示す（ａ）結晶の立体図、（ｂ）ｂ軸方向から見た図、及び（ｃ）ｃ軸上方から見た図である。 図７は、ＲＦｅ２Ｏ４の結晶構造における、三角格子面が２枚積み重なった構造を示す図である。 図８は、交流誘電率を測定するための誘電率測定システムの構成を概略的に示す図である。 図９は、ＬｕＦｅ２Ｏ４に対する交流誘電率の測定結果を示すグラフである。 図１０は、誘電率変化の折れ曲がり温度Ｔｒの逆数と、測定周波数ｆとの相関を示すグラフである。 図１１は、トランジスタ素子の構成の一例を示す図である。 図１２は、図１１に示したトランジスタ素子における電流電圧特性を示すグラフである。 図１３は、メモリ素子の構成の一例を示す図である。 図１４は、図１３に示したメモリ素子における電流印加に対する電圧の変化を示すグラフである。 図１５は、図１３に示したメモリ素子における電流印加に対する電圧の変化を示すグラフである。
符号の説明
１…電子素子、２…電気伝導度変化体、３…電場付与器、４…電場、１０…電気伝導度変化体、１１…第１電極、１２…第２電極、１６…第３電極、１７…第４電極、２１、２２…電源、３０…電気伝導度変化体、３１…第１電極、３２…第２電極、３５…電源。
以下、図面とともに本発明による電子素子、及び電気伝導度制御方法の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。図１は、実施の形態に係る電子素子１の概略構成を示す図である。電子素子１は、電場に応じて電気伝導度が変化する電気伝導度変化体２と、電気伝導度変化体２に電場４を与える電場付与器３とを備えている。電気伝導度変化体２は、ＲＦｅ２Ｏ４を含んでいる。
ＲＦｅ２Ｏ４は、１９７０年代後半に発見された物質であり、Ｒは、希土類イオンを示しており、ＲＦｅ２Ｏ４（Ｒ＝Ｙ、Ｉｎ、Ｓｃ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）と記載される。この物質の基本的な情報は、「Ｎ．Ｋｉｍｉｚｕｋａ，Ｅ．Ｔａｋａｙａｍａ−Ｍｕｒｏｍａｃｈｉ ＆ Ｋ．Ｓｉｒａｔｏｒｉ：Ｈａｎｄｂｏｏｋ ｏｎ ｔｈｅ Ｐｈｙｓｉｃｓ ａｎｄ Ｃｈｅｍｉｓｔｒｙ ｏｆ Ｒａｒｅ Ｅａｒｔｈｓ Ｖｏｌ．１３．（ｅｄｓ Ｋ．Ａ．Ｇｓｃｈｎｅｉｄｎｅｒ，Ｊｒ ＆ Ｌ．Ｅｙｒｉｎｇ Ｓｃｉｅｎｃｅ，Ａｍｓｔｅｒｄａｍ，１９９０）２８３．」という論文に記載されている。
ＲＦｅ２Ｏ４は、電子が相互の静電的相互作用により、規則的に配置する性質を有している。規則的に配置した電子たちは、電気分極を持ち、外部から電場を与えると、規則配列が乱され、電気伝導度が変化する。この性質を用いて、外部電場によって電気伝導度が変化する電子素子を作成する。
ここで取り上げるＲＦｅ２Ｏ４という物質は、電子が相互の静電的相互作用により規則的に配置する性質がある。さらに規則配置した電子たちは電気分極を持ち、外部から電場を与えると規則配列が乱され、電気伝導度が変化する。このため、電気伝導度を外部電極によって制御することができ、シリコントランジスタを置き換える電子素子を実現することができる。なお、これらのＲＦｅ２Ｏ４の結晶構造、及びその電気伝導度変化体としての特性等については、具体的にはさらに後述する。
このような電子素子をコンピュータ用論理素子として動作させれば、動作速度をはるかに高速にすることができる。半導体接合界面を用いずに、トランジスタと同等の機能を生じさせることができれば、例えば、０．１Ｖ以下で動作するコンピュータ用素子を実現することができる。このため、この電子素子をコンピュータ用論理素子として動作させれば、動作速度を７倍以上にすることができる。
大電流スイッチ回路においては、接合界面での電圧降下ロスが無くなるので、大型の電流素子回路の冷却が容易になり、従来よりも１０倍以上大型の大電流スイッチ回路を容易に構成することができる。１アンペア程度のスイッチの大電流スイッチ回路の具体例としては、家庭用家電機器を例として挙げることができる。１０００アンペア程度のスイッチの大電流スイッチ回路の具体例としては、例えば動力用大型電動機を例として挙げることができる。１０００アンペア程度のスイッチを使用する動力用大型電動機は、鉄道車両（電車）の動力として使用されている。この大電流スイッチ回路の制御のためのトランジスタは、１ｋＷ程度の熱が発生することがあるため、大型の冷却器の上に設置されている。
θ−（ＢＥＤＴ−ＴＴＦ）２ＣｓＭ（ＳＣＮ）４（Ｍ＝Ｚｎ ａｎｄ Ｃｏ）という物質も、−２７０℃において、電子が相互の静電的相互作用により、規則的に配置する性質を有し、さらに規則配置した電子たちは電気分極を持ち、外部から電場を与えると規則配列が乱され、電気伝導度が変化する。このθ−（ＢＥＤＴ−ＴＴＦ）２ＣｓＭ（ＳＣＮ）４ （Ｍ＝Ｚｎ ａｎｄ Ｃｏ）という物質は、「Ｆ．ｓａｗａｎｏ ｅｔ ａｌ．，Ｎａｔｕｒｅ，４３７（２００５）５２２−５２４」という論文に記載されている。
図２は、実施の形態に係る電子素子１の具体構成を示す図である。図３は、実施の形態に係る電子素子１に設けられた電気伝導度変化体１０に加えられる電圧と流れる電流との間の関係を示すグラフである。
ＲＦｅ２Ｏ４を含む電気伝導度変化体１０を板状に成形し、電気伝導度変化体１０の両端の電極設置位置Ａ、Ｂにそれぞれ第３電極１６、第４電極１７を取り付ける。電気伝導度変化体１０の表面及び裏面の電極設置位置Ｃ、Ｄには、それぞれ第１電極１１、第２電極１２を取り付ける。電子素子１には、電源２１と可変電源２２とが設けられている。電源２１の一端は第３電極１６に接続されており、他端は電流計Ａ１の一端に接続されている。電流計Ａ１の他端は第４電極１７に接続されている。可変電源２２の一端は第１電極１１に接続されており、他端は電流計Ａ２の一端に接続されている。電流計Ａ２の他端は第２電極１２に接続されている。
電極１６、１７間に電流を流し、電流計Ａ１により電流を測定する。そして、電極１１、１２間に加えるバイアス電圧を変化させる。図３に示すように、電極１６、１７間（Ａ・Ｂ間）に流れる電流は、電極１１、１２間（Ｃ・Ｄ間）に加える電圧を変化させることによって変化する。したがって、電極Ａ・Ｂ間に流れる電流は、電極Ｃ・Ｄ間に加える電圧によって制御することができる。
図４は、電子の規則配列が溶け、外部電場の３乗に比例した電気応答が生じることを示すグラフである。このグラフは、３４０Ｋから３８０Ｋまでの温度領域において、電子の規則配列が溶け、それによって外部電場の３乗に比例した電気応答が生じることを示している。ここで、上記した電気伝導度変化体では、双極子状に分布した電子群が、様々な秩序の長さを持って分布している。図４に示す現象は、このように様々な秩序長さに分布した電子が再配置されていく転移現象を示していると考えられる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明による電子素子、及び電気伝導度制御方法についてさらに説明する。まず、本発明による電子素子において電気伝導度変化体として用いられる結晶、及びその特性について説明する。
上記実施形態では、電気伝導度変化体としてＲＦｅ２Ｏ４を用いた場合について説明したが、本発明による電子素子及び電気伝導度制御方法では、一般には、電気伝導度変化体は、その組成が（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍ（Ｒは、Ｉｎ，Ｓｃ，Ｙ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔｉ，Ｃａ，Ｓｒ，Ｃｅ，Ｓｎ，Ｈｆから選ばれる少なくとも１種類の元素、Ｍａ、Ｍｂは、Ｔｉ，Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｇａ，Ｚｎ，Ａｌ，Ｍｇ，Ｃｄから重複を許して選ばれる少なくとも１種類の元素、ｎは１以上の整数、ｍは０以上の整数、δは０以上０．２以下の実数）で表され、層状三角格子構造を有する化合物からなることが好ましい。このような電気伝導度変化体に対して外部から電場を印加すると、印加された電場に応じて内部の電子の状態が変化し、それによってその電気伝導度を変化させることができる。ここで、ｎは１以上３以下の整数であることが特に好ましい。また、ｍは０以上１以下の整数であることが特に好ましい。
また、電気伝導度変化体に用いられる層状三角格子構造を有する化合物としては、具体的にはＲＦｅ２Ｏ４−δを好適に用いることができる。これは、上記の組成式において、Ｍａ＝Ｍｂ＝Ｆｅ、ｎ＝ｍ＝１とした場合に相当する。なお、以下においては、酸素欠損δについて、特に必要な場合を除いて記載を省略して、単に（ＲＭｂＯ３）ｎ（ＭａＯ）ｍ、あるいはＲＦｅ２Ｏ４と表記する。
上記した化合物の結晶構造、及びその特性について、ＲＦｅ２Ｏ４を例として説明する（非特許文献２、３参照）。図６は、ＲＦｅ２Ｏ４の結晶構造を示す図であり、図６（ａ）は結晶の立体図、図６（ｂ）は結晶をｂ軸方向から見た図、図６（ｃ）は結晶をｃ軸上方から見た図を示している。
図６に示すようにＲＦｅ２Ｏ４の結晶は、Ｒ、Ｆｅ、Ｏにより構成される三角格子層がｃ軸方向に層状に積み重なった積層構造を有している。Ｒ、及びＦｅに注目すると、Ｒには、上下２層のＯが八面体型に配位しており（この層をＵ層と呼ぶ）、Ｆｅには、Ｆｅ層とほとんど同一平面上にあるＯ層と、その上下にある２層のＯとが三方両錐型に配位している（この層をＴ層と呼ぶ）。これにより、この結晶は、全体としてはＵ層の間に２枚のＴ層が挟まれた構造となっている。ここで、２枚のＴ層をそれぞれＴ１層、Ｔ２層と呼ぶ。また、Ｕ層に挟まれた２枚のＴ層をＷ層と呼ぶ。
図６（ｂ）に、上記したＵ層、Ｔ１層、Ｔ２層を六方晶のｂ軸方向から見た図を示す。Ｕ層は、Ｒとその上下のＯの層（層５３０、５４０）を含む層である。Ｔ１層は、Ｒのｃ軸上方にあるＦｅと、Ｆｅとほぼ同一平面上にあるＯの層（層５２０）と、そのｃ軸上下方向にあるＯの層（層５１０、５３０）からなる。また、Ｔ２層は、Ｔ１層のｃ軸上方にあるＦｅと、Ｆｅとほぼ同一平面上にあるＯの層（層５１０）と、そのｃ軸上下方向にあるＯの層（層５００、５２０）からなる。したがって、Ｕ層、Ｔ１層、Ｔ２層の上下の酸素は、隣接する層と共有される構造となっている。
また、図６（ｃ）は、結晶をｃ軸上方から見た図を示している。上記の結晶構造においてｃ軸方向に積み上がる三角格子層には、Ａ、Ｂ、Ｃの指標を付してある。これらの層は、ｃ軸方向にＡ、Ｂ、Ｃの位相が回りながら積み上がるため、その構造をｃ軸方向から見ると図６（ｃ）のようになる。
上記の結晶構造において、Ｗ層に存在する２枚のＦｅ−Ｏの三角格子層は、三角形が持つ幾何学的特徴などにより、ＲＦｅ２Ｏ４に特徴的な物性の発現機構の主役を担っている。また、より一般的に（ＲＭｂＯ３）ｎ（ＭａＯ）ｍについて考えた場合、Ｍａ−ＯあるいはＭｂ−Ｏで構成する三角格子層が２枚積み重なった構造により、ＲＦｅ２Ｏ４と同様に特徴的な物性が発現する。
図７は、上記したＲＦｅ２Ｏ４の結晶構造における、三角格子層が２枚積み重なった構造を、Ｆｅイオンについて示す図である。図７に示すように、このような三角格子層の積層構造では、その一方の層でのＦｅの電荷数と、他方の層でのＦｅの電荷数とが、一方（図中の下層）でＦｅ２＋が多く、他方（図中の上層）でＦｅ３＋が多くなることで一致しなくなる。
また、この構造では、平均電荷数Ｆｅ２．５＋からみて、Ｆｅ２＋は電子が過剰な負電荷としての役割を持ち、Ｆｅ３＋は電子が欠損した正電荷としての役割を持つ。したがって、上記のようなＦｅ２＋及びＦｅ３＋の秩序配列構造と、その配置の偏りにより、双極子状の電子配置、電子密度分布が形成される。このようなＷ層での電荷秩序構造は、三角格子上に置かれたＦｅ２＋とＦｅ３＋とのクーロン相互作用によるものである。
ＲＦｅ２Ｏ４−δを用いた電子素子では、このような電荷秩序が外部からの電場の印加によって乱される現象を利用することで、小さい電場の印加に応じて内部の電子の状態が変化し、それによって電気伝導度を変化させることが可能な電子素子が実現される。
また、より一般的な（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍでは、三角格子層の積層構造において、その一方の層で三角格子を構成する、主に遷移金属で構成されるＭａないしはＭｂイオンの電荷数と、他方の層で三角格子を構成する、主に遷移金属で構成されるＭａないしはＭｂイオンの電荷数とが一致しないことで、双極子状の電子配置が形成される。（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍを用いた電子素子では、このような電荷秩序が外部からの電場の印加によって乱される現象を利用することで、ＲＦｅ２Ｏ４−δを用いた場合と同様に、小さい電場の印加に応じて内部の電子の状態が変化し、それによって電気伝導度が変化する電子素子が実現される。
ここで、シリコン等の半導体を用いたトランジスタ素子などの電子素子では、従来技術について上述したようにｐ型半導体及びｎ型半導体によるｐｎ接合を形成する必要がある。また、このｐｎ接合界面において、内部電界によって、例えば０．７Ｖ程度の電位差が生じる。これに対して、電気伝導度変化体の結晶として（ＲＭｂＯ３）ｎ（ＭａＯ）ｍを用いる構成では、素子の動作においてｐｎ接合を必要としないため、電気伝導度変化体において内部電界による電位差（電圧降下）は発生しない。したがって、従来のトランジスタ等と比べて小さい電場、低い印加電圧で動作可能な電子素子を実現することが可能である。
さらに、電気伝導度変化体の結晶として（ＲＭｂＯ３）ｎ（ＭａＯ）ｍを用いる構成では、上記のようにｐｎ接合などの構造を必要とせず、この物質単体で従来のトランジスタ等と同等の機能を実現することが可能である。このため、例えばＳｉ原料の市場供給状況に依存しない電子素子を提供することができる。また、電気伝導度変化体の結晶としてＲＦｅ２Ｏ４を用いた場合には、鉄を原料としているため、安定した素子生産が可能である。
上記の結晶において、電子相関によって形成された電子集団が、その配置を再形成するために必要なエネルギ（バンドギャップに相当）は、交流誘電率の測定結果から求めることができる。図８は、交流誘電率を測定するための誘電率測定システムの構成を概略的に示す図である。ここでは、試料１００となるＲＦｅ２Ｏ４などの物質をペレット状に整形してコンデンサの形状とし、その上面、下面にそれぞれ電極１０１、１０２を形成する。また、誘電率測定器は、試料１００に交流電圧を印加して流れる電流を測定する端子Ａ、Ｂと、交流電圧を一定とするためのフィードバック用の電圧測定端子Ｃ、Ｄとを有している。この構成は、広く知られている標準的なインピーダンス測定における測定構成である。
図９は、試料１００としてＬｕＦｅ２Ｏ４の結晶を用いて行われた測定における交流誘電率の測定結果を示すグラフであり、横軸は温度（Ｋ）を示し、縦軸は比誘電率ε’を示している。また、図９のグラフでは、１ｋＨｚ、３ｋＨｚ、１０ｋＨｚ、３０ｋＨｚ、１００ｋＨｚ、３００ｋＨｚ、及び１ＭＨｚの各周波数について、比誘電率の温度変化を示している。これらのグラフから、各周波数に対して誘電率変化の折れ曲がり温度Ｔｒを求める。例えば、周波数１ｋＨｚのデータでは、折れ曲がり温度はＴｒ＝１７５Ｋである。
図１０は、誘電率変化の折れ曲がり温度Ｔｒの逆数と、測定周波数ｆとの相関を示すグラフであり、横軸は１０００／Ｔｒ（Ｋ−１）を示し、縦軸は測定周波数ｆ（Ｈｚ）を示している。このようなデータプロットに対し、データを最も良く近似するように、次式
ｆ＝ｆ０ｅｘｐ（−Ｕ／ｋＴ）
におけるパラメータＵを決定する。ここで、ｋはボルツマン定数、ｆ０はフィッティングの際の定数である。
このようにして求められるパラメータＵは温度のエネルギー単位を持つ量であるため、その値を１１６０４でわることによってｅＶ単位に換算することができる。また、この換算されたエネルギ値は、バンドギャップに相当し、電子相関によって形成された電子集団が、その配置を再形成するために必要な活性化エネルギを示している。図１０に示した例では、酸素欠損δ＝０．００９の結晶に対して、活性化エネルギＵ＝０．３０ｅＶが求められており、例えばシリコンのバンドギャップなどと比べて低いエネルギとなっていることがわかる。
また、例えばシリコンのバンドギャップは、電子が持つ準位間のエネルギ差で決まるものであるため、その値を調整することはできない。これに対して、上記のように結晶での電子相関効果、及び双極子状の電子配置を利用した電気伝導度変化体では、その組成等を調整することにより、このような活性化エネルギＵの値をある程度調整することが可能である。例えば、図１０の例では、酸素欠損をδ＝０．０３とした結晶について、Ｕ＝０．４４ｅＶが求められている。
ここで、電気伝導度変化体は、層状三角格子構造を有する化合物の単結晶、多結晶、またはその粉末の集合体からなることが好ましい。電気伝導度変化体の結晶については、これらの形態のいずれによっても、小さい電場の印加に応じて電気伝導度が変化する上記の効果を得ることができる。ただし、電気伝導度変化体の結晶構造における結晶軸の方向に依存する結晶特性を利用して電子素子を構成する場合には、電気伝導度変化体として、そのために必要な形態、例えば層状三角格子構造を有する化合物の単結晶を用いることが好ましい。
また、電気伝導度変化体に対して外部から電場を与える電場付与手段の構成については、図２に例示したように、電場付与手段は、電気伝導度変化体上に形成された第１電極と、電気伝導度変化体上に、第１電極に対して電気的に離れて配置された第２電極とを含み、第１電極と第２電極との間に電圧を印加することで電気伝導度変化体に電場を与えることが可能に構成されていることが好ましい。このような構成によれば、電気伝導度変化体に対して、電気伝導度の変化に必要な電場を好適に印加することができる。
この場合、電場付与手段は、第１電極と第２電極との間に電圧を印加するための電源などの電圧印加手段を含んで構成されていても良い。この場合の電源としては、素子の構成及び用途等に応じて、例えば定電圧電源、定電流電源などを用いることができる。あるいは、例えば上記した第１電極及び第２電極のみから電場付与手段を構成し、これらの電極に対して必要に応じて、外部装置である電圧印加装置を接続する構成としても良い。
また、上記構成において、電場付与手段の第１電極と第２電極との間に印加される電圧は、０．７Ｖ以下の電圧であることが好ましい。これにより、例えばシリコントランジスタなどと比べて、充分に低い印加電圧で動作させることが可能な電子素子を実現することができる。また、このような低い印加電圧に対して電気伝導度が変化する素子は、上記した結晶構造を有する化合物を用いることで可能となったものである。
次に、本発明による電子素子の具体例について説明する。なお、以下においては、電気伝導度変化体に用いる化合物をＲＦｅ２Ｏ４とした場合について電子素子の構成等について説明するが、同様の構成は、電気伝導度変化体の化合物として（ＲＭｂＯ３）ｎ（ＭａＯ）ｍを用いた場合にも適用可能である。
本発明による電子素子の第１の具体例として、電子素子は、第１電極及び第２電極が、電気伝導度変化体の層状三角格子構造に対して第１の軸上で対向する位置に配置されるとともに、電気伝導度変化体に対して、第１の軸とは異なる第２の軸上で対向する位置に第３電極、及び第４電極が形成され、第１電極と第２電極との間に電圧を印加することで、第３電極と第４電極との間での電流電圧特性が変化する構成を用いることができる。
このような素子は、図２及び図３に示したように、第１、第２電極間での印加電圧によって、第３、第４電極間での電流電圧特性を制御するトランジスタとしての機能を有するトランジスタ素子として用いることが可能である。また、このような構成において、電極の配置軸となる第１の軸、第２の軸については、互いに直交する軸であることが、トランジスタ素子を構成する上で好ましい。
図１１は、本発明による電子素子であるトランジスタ素子の構成の一例を示す図である。本構成例によるトランジスタ素子は、図２に示した電子素子１に対応するものであり、バルク体として形成されたＲＦｅ２Ｏ４による電気伝導度変化体１０と、電気伝導度変化体１０の結晶構造に対して第１の軸（図中の上下の軸）上で対向する位置（上面及び下面）に配置された第１電極１１及び第２電極１２と、電気伝導度変化体１０に対して第１の軸と直交する第２の軸（図中の左右の軸）上で対向する位置（左面及び右面）に配置された第３電極１６及び第４電極１７とを備えて構成されている。また、本構成では、第１電極１１、第２電極１２、及び電源２２により、電気伝導度変化体１０に電場を与える電場付与手段が構成されている。
本トランジスタ素子は、このような構成により、上下の第１、第２電極１１、１２間に電圧を印加することで、左右の第３、第４電極１６、１７間での電流電圧特性の変化を制御することが可能に構成されている。これは、電気伝導度変化体１０において、結晶中に存在する電子の規則配列が、電圧の印加、及びそれに伴って流れる電流によって乱される現象によるものである。
また、ＲＦｅ２Ｏ４による電気伝導度変化体１０では、その層状三角格子の結晶構造において、ｃ軸方向と、ａｂ面内の軸方向とで、電圧、電流印加に対する電子配列の乱れ方などの応答特性が異なる。したがって、トランジスタ素子での電極の配置軸となる第１の軸、及び第２の軸については、これらの結晶構造での各結晶軸の特性を考慮して設定することが好ましい。そのような構成の一例としては、図２及び図１１に示す構成において、第１、第２電極１１、１２の配置軸となる図中の上下の第１の軸をａｂ面内の軸とし、第３、第４電極１６、１７の配置軸となる図中の左右の第２の軸をｃ軸とする構成がある。
ここで、シリコンｐｎ接合を用いたトランジスタは、例えば電圧、電流信号の増幅素子、あるいは小さな電圧で大きな電流の導通を制御するスイッチ素子などとして用いられている。このようなトランジスタでは、シリコンの結晶純度を高度に制御する生産設備が必要となる。これに対して、ＲＦｅ２Ｏ４の電子配列の電場応答が結晶方位に対して異方的であることを利用する上記のトランジスタ素子では、そのような高度な生産設備が不要であるという利点がある。
図１２は、図１１に示したトランジスタ素子における電流電圧特性を示すグラフである。ここでは、電気伝導度変化体１０について、上記したように、電極１１、１２が配置される第１の軸がａｂ面内の軸、電極１６、１７が配置される第２の軸がｃ軸となるようにＬｕＦｅ２Ｏ４の単結晶を配置するとともに、そのｃ軸方向の長さをｌ１＝２ｍｍ、幅をｗ１＝１ｍｍ、厚さをｔ１＝０．５ｍｍに設定している。
また、図１２のグラフにおいて、横軸はｃ軸方向の電極１６、１７間に流した電流の電流密度（Ａ／ｃｍ２）を示し、縦軸は電流印加によって電極１６、１７間で発生した電圧の電界強度（Ｖ／ｃｍ）を示している。また、同じく図１２のグラフにおいて、グラフＡ１は、ｃ軸に直交する方向の電極１１、１２間に印加したバイアス電圧が０Ｖの場合の電流電圧特性を示し、グラフＡ２は、バイアス電圧が０．５Ｖの場合の電流電圧特性を示し、グラフＡ３は、バイアス電圧が１Ｖの場合の電流電圧特性を示している。
これらのグラフＡ１〜Ａ３からわかるように、ｃ軸に直交する第１の軸方向に印加する電圧を０Ｖ、０．５Ｖ、１Ｖと変化させると、ｃ軸方向についての電流電圧特性曲線が変化する。例えば、ｃ軸方向に０．０００４Ａ／ｃｍ２の電流を流す場合についてみると、ａｂ面内方向のバイアス電圧が０Ｖから１Ｖまで変化すると、ｃ軸方向での電圧が５Ｖ近く変化している。これは、ａｂ面内方向での電圧変化に対して、ｃ軸方向では５倍に増幅された電圧変化が得られていることを示すものである。
なお、電気伝導度変化体に対する電極の配置軸の設定については、上記の構成例では、バイアス電圧印加用の第１、第２電極の配置軸となる第１の軸をａｂ面内の軸とし、第３、第４電極の配置軸となる第２の軸をｃ軸としているが、具体的にはこのような構成に限られない。例えば、バイアス電圧印加用の第１、第２電極の配置軸となる第１の軸をｃ軸とし、第３、第４電極の配置軸となる第２の軸をａｂ面内の軸とする構成によっても、上記と同様の効果が期待できる。
本発明による電子素子の第２の具体例として、電子素子は、第１電極及び第２電極が、電気伝導度変化体の層状三角格子構造に対して所定の軸上で対向する位置に配置され、第１電極と第２電極との間に電圧を印加して電流を流すことで、電気伝導度変化体の電流電圧特性を高抵抗状態から低抵抗状態へと遷移させることが可能に構成されるとともに、その抵抗状態の遷移の抵抗変化履歴への依存性を利用して、電気伝導度変化体に情報を保持する構成を用いることができる。
このような素子は、例えば、第１、第２電極間での電流印加履歴（電圧印加履歴）、あるいは光照射履歴による抵抗変化履歴、及びそれによる電気伝導度変化体の抵抗状態の変化によって情報を保持するメモリ素子として用いることが可能である。
このようなメモリ素子では、具体的には、電気伝導度変化体は、第１電極と第２電極との間で一方の向きへの電流印加履歴がない場合に、第１電極と第２電極との間で一方の向きに流す電流を増大させていくと、その抵抗状態が高抵抗状態から低抵抗状態へと遷移するとともに、一方の向きへの電流印加履歴がある場合に、第１電極と第２電極との間で一方の向きに流す電流を増大させていくと、その抵抗状態は低抵抗状態にあって抵抗状態の遷移を伴わないことが好ましい。これにより、メモリ素子における情報の保持を好適に実現することができる。
また、電気伝導度変化体は、第１電極と第２電極との間で他方の向きへと電流を流すことで、一方の向きについての電流印加履歴が消失されることが、さらに好ましい。これにより、メモリ素子に保持された情報の消去を好適に実現することができる。以下、このようなメモリ素子の特性及び動作について、その具体例とともに説明する。
図１３は、本発明による電子素子であるメモリ素子の構成の一例を示す図である。本構成例によるメモリ素子は、バルク体として形成されたＲＦｅ２Ｏ４による電気伝導度変化体３０と、電気伝導度変化体３０の結晶構造に対して所定の軸（図中の上下の軸）上で対向する位置（上面及び下面）に配置された第１電極３１及び第２電極３２とを備えて構成されている。また、これらの電極３１、３２の間には、電圧印加手段として、定電流電源などの可変電源３５が設けられている。本構成では、これらの第１電極３１、第２電極３２、及び電源３５により、電気伝導度変化体３０に電場を与える電場付与手段が構成されている。
ここで、電気伝導度変化体３０に用いられているＲＦｅ２Ｏ４では、その結晶構造において、上述したようにＦｅ２＋及びＦｅ３＋の秩序配列構造、及びその配置の偏りによる双極子状の電子配置、電子密度分布によって、電気分極が形成されている。また、この電気分極は、ｃ軸方向に交互に向きを変えて積層されており、これによってＲＦｅ２Ｏ４の結晶構造は反強誘電体構造となっている。
この電荷秩序による反強誘電体構造では、ある程度の大きさの電場が印加されるとその電荷秩序が乱されて電子の状態が変化するため、印加電場の大きさに応じてＲＦｅ２Ｏ４の抵抗状態が高抵抗状態から低抵抗状態へと変化する。また、このような抵抗状態の変化は、後述するように結晶に対する電圧印加履歴、または電流印加履歴に依存する特性を有する。
本メモリ素子は、ＲＦｅ２Ｏ４による電気伝導度変化体３０のこのような特性を利用し、抵抗値の変化を記憶単位とするメモリ素子を構成したものである。すなわち、図１３に示したメモリ素子は、上下の第１、第２電極３１、３２間に電圧を印加して電流を流すことで、電気伝導度変化体３０の電流電圧特性を高抵抗状態から低抵抗状態へと遷移させるとともに、その抵抗状態の遷移の電流印加履歴への依存性を利用して、電気伝導度変化体３０に情報を保持するように構成されている。
図１４は、図１３に示したメモリ素子における電流印加に対する電圧の変化を示すグラフである。ここでは、電気伝導度変化体３０について、電極３１、３２が配置される所定の軸がｃ軸となるようにＬｕＦｅ２Ｏ４の単結晶を配置するとともに、その横方向の長さをｌ２＝２ｍｍ、幅をｗ２＝２ｍｍ、ｃ軸方向の厚さをｔ２＝０．５ｍｍに設定している。
また、図１４のグラフにおいて、横軸は定電流電源３５によってｃ軸方向の電極３１、３２間に流した電流の電流密度（Ａ／ｃｍ２）を示し、縦軸は電流印加によって電極３１、３２間で発生した電圧の電界強度（Ｖ／ｃｍ）を示している。また、ここでは、電極３１、３２間に印加される電流及び電圧について、その一方の向きを正の向き、他方の向きを負の向きとしている。
まず、印加電流が０で電流印加履歴がない状態から、電気伝導度変化体３０のｃ軸方向に正の電流を流し、徐々に電流を大きくしていくと、図１４のグラフＢ１に示すように、電流印加初期の段階（グラフＢ１では電流密度が１０−４Ａ／ｃｍ２以下の段階）では、ＬｕＦｅ２Ｏ４結晶は高抵抗状態にあり、高い電圧が得られる。そして、さらに電流を大きくしていくと、結晶の反強誘電体構造の電荷秩序が崩れ、それと同時に、電気伝導が良好な低抵抗状態に遷移して電圧が急激に低下する。以下、説明の便宜のため、この電流を大きくしていったときに抵抗状態の遷移が起こる点を遷移点とする。
次に、電流を０に戻した後、再びｃ軸方向に正の電流を流し、徐々に電流を大きくしていく。このとき、ＬｕＦｅ２Ｏ４結晶では、図１４のグラフＢ２に示すように、既に正の電流を印加済であるという電流印加履歴のため、遷移点以下の電流の大きさでも高抵抗状態が現れずに低抵抗状態が維持され、抵抗状態の遷移は起こらない。
このような抵抗状態は、３回以上繰り返して正の電流を印加した場合も同様であり、電流印加履歴がない状態からの１回目の電流印加時のみ、高抵抗状態から低抵抗状態への遷移が起こり、電流印加履歴がある状態では抵抗状態は低抵抗状態に維持される。また、このような現象は、電気伝導度変化体３０のｃ軸方向に負の電流を流した場合も同様であり、この場合にも、電流印加履歴がない状態からの１回目の電流印加時のみ、図１４のグラフＢ６に示すように、高抵抗状態から低抵抗状態への遷移が起こり、電流印加履歴がある状態では、図１４のグラフＢ７に示すように、抵抗状態は低抵抗状態に維持される。
図１５は、図１３に示したメモリ素子における電流印加に対する電圧の変化を示すグラフである。このグラフは、電気伝導度変化体３０のｃ軸方向に正の電流を流したときの上記現象について、時間に対する素子の電流電圧特性、及び抵抗状態の変化として示したものであり、グラフＣ１は、ｃ軸方向に流した電流の電流密度（Ａ／ｃｍ２）の時間変化を示し、グラフＣ２は、ｃ軸方向に発生した電圧の電界強度（Ｖ／ｃｍ）の時間変化を示している。
この測定では、電流のグラフＣ１に示すように、電気伝導度変化体３０のｃ軸方向に対して、正の電流を同じ時間波形で２回繰り返して印加している。これに対して、電圧のグラフＣ２では、１回目の電流印加に対して、その電流印加初期の段階で、ＬｕＦｅ２Ｏ４結晶が高抵抗状態にあることによる高抵抗ピークが現れている。一方、２回目の電流印加では、既に電流印加履歴があるために高抵抗ピークは生じていない。
本メモリ素子では、ＲＦｅ２Ｏ４結晶のこのような特性を利用し、電気伝導度変化体３０への情報の書込み、保持、及び読出し動作を行うことが可能である。すなわち、電気伝導度変化体３０に対して、正の電流を１回、遷移点を越える大きさまで流すことで、高抵抗状態から低抵抗状態への遷移が起こる。そして、その後は、抵抗状態の電流印加履歴への依存性により、電荷秩序が乱されて電子の状態が変化したことによる低抵抗状態がそのまま保持される。
また、電気伝導度変化体３０が高抵抗状態にあるか、もしくは正の電流の印加履歴を経て低抵抗状態にあるかは、遷移点に達しない充分に小さい正の電流を印加し、そのときに発生する電圧を測定して抵抗値の大小を判別することで読み出すことができる。これにより、電気伝導度変化体３０に対する電流印加履歴という形で、抵抗値の変化を記憶単位とした情報の書込み、保持、及び読出しを行うことが可能である。このような動作は、正の電流に代えて負の電流を用いた場合でも同様である。
また、本メモリ素子では、一方の向き（例えば正の向き）についての電流印加履歴（電圧印加履歴）を、他方の向き（負の向き）に電流を流すことで消失させることが可能である。すなわち、例えば、正の電流が印加された電流印加履歴を持つ電気伝導度変化体３０のＲＦｅ２Ｏ４結晶に対し、負の電流を印加すると、それによって正の電流についての電流印加履歴が消失し、正の電流の印加に対する高抵抗状態が回復する。
この場合、その後に再び電気伝導度変化体３０に正の電流を印加すると、１回目の正の電流印加であるとして、高抵抗状態から低抵抗状態への遷移が起こる。このような電流印加履歴の消失動作は、電気伝導度変化体３０に保持された情報の消去、初期化動作に相当する。
このように、図１３に示したメモリ素子によれば、ｃ軸方向に配置された電極３１、３２による一方の向きへの電流、電圧の印加動作、その回数、及び他方の向きへの電流、電圧の印加動作を組み合わせることにより、情報の書込み、保持、読出し、及び消去というメモリ動作を実現することが可能である。なお、上記の構成例では、電気伝導度変化体３０について、電極３１、３２が配置される所定の軸をｃ軸としたが、この電極の配置軸については、ｃ軸に限られるものではなく、例えば、電極３１、３２の配置軸をａｂ面内の軸に設定しても良い。
このようなメモリ素子は、電気伝導度変化体３０に対して、電流を印加するための電極端子のみを形成すれば良いため、従来のメモリ素子に比べて部品点数が少なく、その製造コストも低減される。また、上記したＲＦｅ２Ｏ４結晶での電荷秩序構造は１０ｎｍ程度のサイズでも存在することがわかっている。したがって、上記構成の素子によれば、記憶回路素子を１０ｎｍ程度の小さいサイズで作製することができ、１Ｔｂｉｔ／ｃｍ２以上の記憶密度を有するメモリ素子を実現することができる。
また、このメモリ素子では、上述したトランジスタ素子と同様に、高純度のシリコン素子を必要としないため、安価な生産設備での製造が可能である。また、結晶内での電子配置の状態の変化のみを記憶単位としているため、その動作が高速であり、また、その消費電力も小さい。また、メモリ素子での情報の保持のための特別な電源を必要としないため、その生産コストも安くなる。
なお、図１４に示したグラフでの電流電圧の動作曲線を見ると、その原点付近（電流印加初期の段階）において、電圧の電界強度が２０Ｖ／ｃｍ程度になった時点で電荷秩序が乱されて電子の状態変化が起こっていることがわかる。この２０Ｖ／ｃｍという電圧値は、例えば、シリコンｐｎ接合界面付近では１ｋＶ／ｃｍ以上の電場があることと比較すると、物質中の電圧としては非常に小さい値であり、ｐｎ接合に比べて非常に小さい電場で、電子の状態変化による電気伝導度の変化などの効果が現れていると言える。
上記の電圧値２０Ｖ／ｃｍを考えると、例えば、電子素子のＲＦｅ２Ｏ４結晶の厚さが１μｍであれば、２ｍＶ程度の電圧をＲＦｅ２Ｏ４結晶に印加することで、上記の電子の状態変化の現象が現れる。また、このような特性の素子を用いて集積回路を作製することを考えると、数ｍＶで駆動できる電子回路を構成することが可能となる。従来のトランジスタ集積回路と比較して、１／１０００程度の電圧で動作が可能であることは、単純に計算すると、上記の電子素子を用いて構成された回路では、その消費電極が（１／１０００）２でおよそ百万分の一となり、また、動作速度が１０００倍という能力が得られることが期待できる。
本発明による電子素子、及び電気伝導度制御方法は、上記実施形態及び構成例に限られるものではなく、様々な変形が可能である。例えば、トランジスタ素子の構成については、図２及び図１１はその例を示すものであり、例えば電気伝導度変化体の形状、電極の形状、配置など、具体的には様々な構成を用いて良い。また、メモリ素子の構成についても、同様に様々な構成を用いて良い。また、本発明による電子素子は、上記したトランジスタ素子、メモリ素子以外にも、様々な素子に対して適用が可能である。
本発明は、電場に応じて電気伝導度が変化する電気伝導度変化体と、電気伝導度変化体に電場を与える電場付与手段とを備えた電子素子及びこれを用いた電気伝導度制御方法に適用することができ、特に、コンピュータ用論理素子、大電流スイッチ回路、あるいはさらにトランジスタ素子、メモリ素子等に適用することができる。

Claims (11)

  1. 外部から印加された電場に応じて内部の電子の状態が変化することで電気伝導度が変化する電気伝導度変化体と、
    前記電気伝導度変化体に外部から電場を与える電場付与手段とを備え、
    前記電気伝導度変化体は、その組成が（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍ（Ｒは、Ｉｎ，Ｓｃ，Ｙ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔｉ，Ｃａ，Ｓｒ，Ｃｅ，Ｓｎ，Ｈｆから選ばれる少なくとも１種類の元素、Ｍａ、Ｍｂは、Ｔｉ，Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｇａ，Ｚｎ，Ａｌ，Ｍｇ，Ｃｄから重複を許して選ばれる少なくとも１種類の元素、ｎは１以上の整数、ｍは０以上の整数、δは０以上０．２以下の実数）で表され、層状三角格子構造を有する化合物からなることを特徴とする電子素子。
  2. 前記層状三角格子構造を有する化合物は、ＲＦｅ２Ｏ４−δであることを特徴とする請求項１記載の電子素子。
  3. 前記電場付与手段は、
    前記電気伝導度変化体上に形成された第１電極と、
    前記電気伝導度変化体上に、前記第１電極に対して電気的に離れて配置された第２電極とを含み、
    前記第１電極と前記第２電極との間に電圧を印加することで前記電気伝導度変化体に電場を与えることが可能に構成されていることを特徴とする請求項１または２記載の電子素子。
  4. 前記電場付与手段は、前記第１電極と前記第２電極との間に電圧を印加するための電圧印加手段を含むことを特徴とする請求項３記載の電子素子。
  5. 前記第１電極と前記第２電極との間に印加される電圧は、０．７Ｖ以下の電圧であることを特徴とする請求項３または４記載の電子素子。
  6. 前記第１電極及び前記第２電極は、前記電気伝導度変化体の層状三角格子構造に対して第１の軸上で対向する位置に配置されるとともに、
    前記電気伝導度変化体に対して、前記第１の軸とは異なる第２の軸上で対向する位置に第３電極、及び第４電極が形成され、
    前記第１電極と前記第２電極との間に電圧を印加することで、前記第３電極と前記第４電極との間での電流電圧特性が変化するように構成されていることを特徴とする請求項３〜５のいずれか一項記載の電子素子。
  7. 前記第１電極及び前記第２電極は、前記電気伝導度変化体の層状三角格子構造に対して所定の軸上で対向する位置に配置され、
    前記第１電極と前記第２電極との間に電圧を印加して電流を流すことで、前記電気伝導度変化体の電流電圧特性を高抵抗状態から低抵抗状態へと遷移させることが可能に構成されるとともに、その抵抗状態の遷移の抵抗変化履歴への依存性を利用して、前記電気伝導度変化体に情報を保持することを特徴とする請求項３〜５のいずれか一項記載の電子素子。
  8. 前記電気伝導度変化体は、
    前記第１電極と前記第２電極との間で一方の向きへの電流印加履歴がない場合に、前記第１電極と前記第２電極との間で前記一方の向きに流す電流を増大させていくと、その抵抗状態が高抵抗状態から低抵抗状態へと遷移するとともに、
    前記一方の向きへの電流印加履歴がある場合に、前記第１電極と前記第２電極との間で前記一方の向きに流す電流を増大させていくと、その抵抗状態は低抵抗状態にあって抵抗状態の遷移を伴わない
    ことを特徴とする請求項７記載の電子素子。
  9. 前記電気伝導度変化体は、
    前記第１電極と前記第２電極との間で他方の向きへと電流を流すことで、前記一方の向きについての電流印加履歴が消失されることを特徴とする請求項８記載の電子素子。
  10. 電気伝導度変化体に外部から電場を与え、前記電気伝導度変化体に印加された電場に応じた内部の電子の状態の変化によって前記電気伝導度変化体の電気伝導度の変化を制御するとともに、
    前記電気伝導度変化体は、その組成が（ＲＭｂＯ３−δ）ｎ（ＭａＯ）ｍ（Ｒは、Ｉｎ，Ｓｃ，Ｙ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔｉ，Ｃａ，Ｓｒ，Ｃｅ，Ｓｎ，Ｈｆから選ばれる少なくとも１種類の元素、Ｍａ、Ｍｂは、Ｔｉ，Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｇａ，Ｚｎ，Ａｌ，Ｍｇ，Ｃｄから重複を許して選ばれる少なくとも１種類の元素、ｎは１以上の整数、ｍは０以上の整数、δは０以上０．２以下の実数）で表され、層状三角格子構造を有する化合物からなることを特徴とする電気伝導度制御方法。
  11. 前記層状三角格子構造を有する化合物は、ＲＦｅ２Ｏ４−δであることを特徴とする請求項１０記載の電気伝導度制御方法。
JP2009530090A 2007-08-24 2008-08-22 電子素子及び電気伝導度制御方法 Expired - Fee Related JP5309397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009530090A JP5309397B2 (ja) 2007-08-24 2008-08-22 電子素子及び電気伝導度制御方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007219050 2007-08-24
JP2007219050 2007-08-24
JP2009530090A JP5309397B2 (ja) 2007-08-24 2008-08-22 電子素子及び電気伝導度制御方法
PCT/JP2008/065045 WO2009028426A1 (ja) 2007-08-24 2008-08-22 電子素子及び電気伝導度制御方法

Publications (2)

Publication Number Publication Date
JPWO2009028426A1 true JPWO2009028426A1 (ja) 2010-12-02
JP5309397B2 JP5309397B2 (ja) 2013-10-09

Family

ID=40387148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530090A Expired - Fee Related JP5309397B2 (ja) 2007-08-24 2008-08-22 電子素子及び電気伝導度制御方法

Country Status (3)

Country Link
US (1) US8294133B2 (ja)
JP (1) JP5309397B2 (ja)
WO (1) WO2009028426A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5717063B2 (ja) * 2008-09-30 2015-05-13 国立大学法人 岡山大学 電流制御素子及びその製造方法
WO2010038786A1 (ja) * 2008-09-30 2010-04-08 国立大学法人岡山大学 メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置
US9209196B2 (en) 2011-11-30 2015-12-08 Sharp Kabushiki Kaisha Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device
CN102608168B (zh) * 2012-02-27 2015-07-22 中国科学院物理研究所 气敏电阻材料及其制备方法
US10099938B2 (en) 2013-12-12 2018-10-16 Samsung Electronics Co., Ltd. Electrically conductive thin films
KR102209703B1 (ko) 2014-02-10 2021-01-28 삼성전자주식회사 하프늄 텔루라이드계 층상 구조 화합물, 이를 포함한 투명 도전막, 및 이를 포함한 전자 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3100849A (en) * 1960-06-29 1963-08-13 Lockheed Aircraft Corp Active solid-state devices using anisotropic single crystal rutile
JP4389527B2 (ja) * 2003-09-04 2009-12-24 株式会社豊田中央研究所 熱電変換材料及びその製造方法
JP2005200249A (ja) 2004-01-14 2005-07-28 Toyota Central Res & Dev Lab Inc 焼結体の製造方法
JP2005216951A (ja) 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
ATE506676T1 (de) * 2004-04-16 2011-05-15 Panasonic Corp Dünnfilm-speicherbaustein mit variablem widerstand
JPWO2007026509A1 (ja) * 2005-08-29 2009-03-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP4953121B2 (ja) * 2005-11-22 2012-06-13 国立大学法人 岡山大学 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料
JPWO2007138646A1 (ja) * 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置

Also Published As

Publication number Publication date
JP5309397B2 (ja) 2013-10-09
US20110168967A1 (en) 2011-07-14
US8294133B2 (en) 2012-10-23
WO2009028426A1 (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
Xue et al. Gate‐tunable and multidirection‐switchable memristive phenomena in a van der Waals ferroelectric
US11251365B2 (en) High blocking temperature spin orbit torque electrode
CN102986048B (zh) 具有电阻开关层以及侧向布置的存储单元
CN111095530B (zh) 磁性体与BiSb的层叠构造的制造方法、磁阻存储器、纯自旋注入源
JP5309397B2 (ja) 電子素子及び電気伝導度制御方法
Pešić et al. Built-in bias generation in anti-ferroelectric stacks: Methods and device applications
US7045840B2 (en) Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure
US9899480B2 (en) Single transistor random access memory using ion storage in two-dimensional crystals
US9704879B2 (en) Integrated circuitry components, switches, and memory cells
CN109036485A (zh) 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元
CA2843407C (en) Spin torque mram using bidirectional magnonic writing
TW201842502A (zh) 由關聯電子材料形成的記憶體裝置
KR101169241B1 (ko) 자기 터널 접합 장치 및 자기 터널 접합 장치용 기록/판독방법
RU2556325C2 (ru) Многоразрядная ячейка магнитного оперативного запоминающего устройства с улучшенным полем считываемости
JP2006179891A (ja) 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び判読方法
US11158672B2 (en) Magnetic tunnel junction elements and magnetic resistance memory devices including the same
KR20220029381A (ko) 쌍극자 결합 스핀 궤도 토크 구조
US7759713B2 (en) Ferroelectric tunneling element and memory applications which utilize the tunneling element
US20060281258A1 (en) Magnetic tunnel junction device and writing/reading method for said device
US9698339B1 (en) Magnetic tunnel junction encapsulation using hydrogenated amorphous semiconductor material
CN108352446A (zh) 磁隧道二极管和磁隧道晶体管
Mraz et al. Energy efficient manipulation of topologically protected states in non-volatile ultrafast charge configuration memory devices
WO2021101582A1 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
KR20170084617A (ko) 선택 소자 및 이를 포함하는 상변화 메모리 소자
JP2010511303A (ja) メモリ・デバイス、メモリ・セル、メモリ・セル・アレイ及びメモリ・セルの製造方法（メモリ・デバイス及びメモリ・デバイスの製造方法）

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130614

R150 Certificate of patent or registration of utility model

Ref document number: 5309397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees