KR102146158B1 - 웨이퍼 레벨 다중 사이트 테스트 구조 - Google Patents

웨이퍼 레벨 다중 사이트 테스트 구조 Download PDF

Info

Publication number
KR102146158B1
KR102146158B1 KR1020180079804A KR20180079804A KR102146158B1 KR 102146158 B1 KR102146158 B1 KR 102146158B1 KR 1020180079804 A KR1020180079804 A KR 1020180079804A KR 20180079804 A KR20180079804 A KR 20180079804A KR 102146158 B1 KR102146158 B1 KR 102146158B1
Authority
KR
South Korea
Prior art keywords
circuit board
socket
sub
assembly
wafer
Prior art date
Application number
KR1020180079804A
Other languages
English (en)
Other versions
KR20200068002A (ko
Inventor
치엔-야오 훙
밍-시엔 첸
Original Assignee
헤르메스 에피텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤르메스 에피텍 코포레이션 filed Critical 헤르메스 에피텍 코포레이션
Publication of KR20200068002A publication Critical patent/KR20200068002A/ko
Application granted granted Critical
Publication of KR102146158B1 publication Critical patent/KR102146158B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 인쇄회로기판; 인쇄회로기판에 나란히 설치되고, 각각은 소켓 베이스판과 위치 결정 보강판을 포함하여 소켓을 형성하는 적어도 두 개의 소켓 어셈블리; 어느 하나는 상기 소켓 내에 제거 가능하게 설치되고, 각각은 서브 회로기판 및 최종 테스트 기판을 포함하는 적어도 두 개의 서브 회로기판 어셈블리; 인쇄회로기판에 설치되고, 중공부를 구비하며, 소켓 어셈블리 및 서브 회로기판 어셈블리는 중공부 내에 위치하는 고정링; 및 서브 회로기판 어셈블리의 상방에 설치되고, 고정링에 고정 설치되는 프로브 헤드 어셈블리를 포함하는 웨이퍼 레벨 다중 사이트 테스트 구조를 개시한다. 본 발명은 복수개의 최종 테스트 기판을 나란히 위치에 맞추어 설치하여 웨이퍼에 대한 다중 사이트 테스트를 동시에 진행함으로써, 테스트 효율을 증가시킬 수 있을 뿐만 아니라, 플러그(Plug)식으로 디자인할 수 있어, 편리하게 테스트하고 편리하게 교체하는 효과를 달성할 수 있다.

Description

웨이퍼 레벨 다중 사이트 테스트 구조{WAFER LEVEL TESTING STRUCTURE FOR MULTI-SITES SOLUTION}
본 발명은 프로브(probe) 테스트 구조에 관한 것으로, 특히 웨이퍼 레벨 다중 사이트(site) 테스트를 위한 테스트 구조에 관한 것이다.
반도체 제품 제조 과정에서, 웨이퍼(wafer) 테스트는 전기회로의 정상적인 작동을 확보하고 제품의 수율을 파악하도록 웨이퍼의 반도체 집적회로에 대하여 전기회로 테스트를 진행하는 기술이다. 여기서, 자동 테스트 장치(automatic test equipment, ATE)를 이용하여 웨이퍼의 집적회로 사이에 일시적인 전기적 연결을 형성하여 집적회로의 정상적인 전기적 특성을 검증한다. 웨이퍼 테스트 동안, 프로브 카드 장치를 이용하여 신호를 집적회로에 전달한다.
도1을 참조하면, 일반적으로 기존의 전기회로 테스트 프로브 카드 구조(1)는 주로 회로기판(10), 프로브 기판(12), 프로브 헤드 셋트(14)를 포함한다. 이 외에, 상이한 구조 디자인에 따라 고정링(16)과 보강 패드(18)를 설치하여 각각 회로기판의 양측에 결합시킴으로써 회로기판의 강도를 안정화시키고 증가시켜 고온 또는 외력 환경 하에서 변형이 발생하는 것을 방지한다. 프로브 기판(12)은 고정링(16)의 중공부 내에 설치되고, 프로브 기판(12)의 일측 표면에는 각각 회로기판(10)의 접점(102)에 대응되는 복수개의 솔더볼(solder ball)(122)이 설치되어 있으며, 여기서 솔더볼(122)은 솔더 리플로우(reflow) 공정을 거쳐 각 접점(102)과 본딩된다. 기판(10)의 타측 표면에는 복수개의 내접점(124)이 구비되고, 프로브 기판(12) 내에는 각 내접점(124)과 솔더볼(122) 사이에 연결되는 복수개의 전기전도성 선로가 구비된다. 프로브 헤드 셋트(14)는 고정링(16)의 타측에 고정되고, 복수개의 프로브는 일단이 각각 프로브 고정기의 위치 결정홀을 관통하여 각 프로브의 단부가 적절한 외부 돌출 길이를 유지하도록 하여, 프로브 기판(12)의 내접점(124)에 접촉하도록 한다. 각 프로브의 타단은 프로브 고정기의 하부 통공을 통과하여 외부로 연장되고 압축 탄성을 유지하여 외부 회로 테스트 사이트와 전기적 연결을 형성하도록 한다. 그러나, 선행기술의 프로브 기판은 일체식 기판으로, 이의 조립 방식으로 인해 교체가 불편한 점을 제외하고, 테스트 효율도 제한되며, 이 외에 상이한 제품을 테스트할 경우, 프로브 기판만 직접 교체할 수 없기에, 극히 불편하다. 따라서, 더 효율적이고, 더 편리하게 조작되며, 대량 생산에 부합되는 다중 사이트 테스트 장치는 업계에서 매우 중요한 과제이다.
본 발명은 복수개의 최종 테스트 기판을 나란히 위치에 맞추어 설치하여 웨이퍼에 대한 다중 사이트 테스트를 동시에 진행함으로써, 테스트 효율을 증가시킬 수 있을 뿐만 아니라, 플러그(Plug)식으로 디자인할 수 있어, 편리하게 테스트하고 편리하게 교체하는 효과를 달성할 수 있는 웨이퍼 레벨 다중 사이트 테스트 구조를 제공한다.
본 발명의 하나의 실시예는, 테스트측과 테스트측에 대향하는 웨이퍼측을 구비하는 인쇄회로기판; 인쇄회로기판의 웨이퍼측에 설치되고, 각각은 소켓(socket)을 구비하며, 여기서 각각은 소켓 베이스판과 위치 결정 보강판을 포함하고, 위치 결정 보강판은 환형 설치되어 소켓 베이스판의 외곽에 고정되어 소켓을 형성하는 적어도 두 개의 소켓 어셈블리; 하나는 소켓 내에 제거 가능하게 설치되고, 여기서 각각은 서브 회로기판; 및 서브 회로기판에 고정 설치되는 최종 테스트 기판을 포함하며, 여기서 서브 회로기판은 최종 테스트 기판과 소켓 사이에 위치하는 적어도 두 개의 서브 회로기판 어셈블리; 인쇄회로기판에 설치되고, 중공부를 구비하며, 여기서 소켓 어셈블리 및 서브 회로기판 어셈블리는 중공부 내에 위치하는 고정링; 및 서브 회로기판 어셈블리의 상방향에 설치되고, 고정링에 고정 설치되는 프로브 헤드 어셈블리를 포함하는 웨이퍼 레벨 다중 사이트 테스트 구조를 제공한다.
이하 구체적인 실시예 및 첨부 도면을 결부하여 상세하게 설명함으로써, 본 발명의 목적, 기술 내용, 특징 및 이로부터 달성되는 효과를 더 용이하게 이해하도록 한다.
도1은 기존의 전기회로 테스트 프로브 카드 구조의 모식도이다.
도2는 본 발명의 하나의 실시예의 웨이퍼 레벨 다중 사이트 테스트 구조의 조립 전 모식도이다.
도3은 본 발명의 하나의 실시예의 웨이퍼 레벨 다중 사이트 테스트 구조의 부분 조립 후 모식도이다.
도4a, 도4b는 본 발명의 하나의 실시예의 소켓 어셈블리의 모식도이다.
도5a는 본 발명의 다른 하나의 실시예의 소켓 어셈블리의 모식도이다.
도5b는 도5a의 부분 확대 모식도이다.
본 발명은 주로 복수개의 최종 테스트 회로기판을 나란히 설치하여 웨이퍼의 다중 사이트 테스트를 완성하는 웨이퍼 레벨 다중 사이트 테스트 구조를 제공한다.
이하, 본 발명의 각 실시예를 상세하게 설명하고, 도면을 결부하여 예시로 사용한다. 이러한 상세한 설명 이외에, 본 발명은 다른 실시예로부터도 널리 구현될 수 있으며, 임의의 설명된 실시예의 대체, 보정, 등가 변경은 모두 본 발명의 범위에 포함되고, 아래의 특허 범위를 기준으로 한다. 명세서의 설명에서, 독자에게 본 발명의 보다 완전한 이해를 제공하기 위하여, 많은 특정된 세부사항을 제공하나, 본 발명은 이러한 특정된 세부사항을 일부 또는 전부를 생략하는 전제 하에서, 여전히 실시될 수 있다. 이 외에, 본 발명을 불필요하게 제한하는 것을 방지하기 위하여, 공지된 단계 또는 어셈블리는 세부사항에 설명되지 않는다. 도면에서 동일하거나 유사한 어셈블리는 동일하거나 유사한 부호로 표시된다. 도면은 단지 예시적인 것이고, 어셈블리의 실제 크기 또는 개수를 나타내지 않으며, 도면의 간결을 위해 관련이 없는 세부사항은 완전히 도시되지 않은 것에 특별히 유의해야 한다.
도2를 참조하면, 도2는 본 발명의 하나의 실시예의 웨이퍼 레벨 다중 사이트 테스트 구조의 조립 모식도이다. 도면에 도시된 바와 같이, 본 발명의 하나의 실시예의 웨이퍼 레벨 다중 사이트 테스트 구조(2)는 인쇄회로기판(20), 적어도 두 개의 소켓 어셈블리(22), 적어도 두 개의 서브 회로기판 어셈블리(24), 고정링(26), 및 프로브 헤드 어셈블리(28)를 포함한다. 도2의 실시예에서, 소켓 어셈블리(22)의 개수는 두 개를 포함하지만 이에 한정되지 않고, 서브 회로기판 어셈블리(24)의 개수는 두 개를 포함하지만 이에 한정되지 않는다. 인쇄회로기판(20)은 테스트측(201)과 테스트측(201)에 대향하는 웨이퍼측(202)을 구비한다. 소켓 어셈블리(22)는 인쇄회로기판(20)의 웨이퍼측(202)에 나란히 설치되고, 각각의 소켓 어셈블리(22)는 소켓(221)을 구비한다. 그리고 각각의 서브 회로기판 어셈블리(24)는 제거 가능하게 소켓(221) 내에 대응되게 설치되고, 여기서 각각의 서브 회로기판 어셈블리(24)는 서브 회로기판(241); 및 서브 회로기판(241)에 고정 설치되는 최종 테스트 기판(242)을 포함하며, 여기서 서브 회로기판(241)은 최종 테스트 기판(242)과 소켓(221) 사이에 위치할 수 있고, 테스트 장치의 높이가 고정되었기에, 장치 높이에 부합시키기 위하여, 서브 회로기판(241)을 이용하여 최종 테스트 기판(242)이 두꺼워지도록 할 수 있다(즉 서브 회로기판 어셈블리(24)의 전체적인 두께를 증가시킴). 하나의 실시예에서, 최종 테스트 기판(242)은 예컨대 표면 실장 기술(SMT, Surface Mount Technology) 또는 기타 접착 방식과 같은 적절한 형태로 서브 회로기판(241)에 설치된다. 하나의 실시예에서, 피시험 웨이퍼의 단위 결정립 당 영역 크기가 10 mm Х 10 mm이면, 최종 테스트 기판(242)의 크기는 17 mm Х 17 mm를 포함하지만 이에 한정되지 않고, 이 외에, 각각의 최종 테스트 기판(242)은 단위 테스트 영역(1 site)으로 정의할 수 있으며, 본 발명은 동일한 시간에 적어도 두 개의 단위 테스트 영역(2 site)을 동시에 테스트할 수 있으므로, 테스트 효율 문제를 효과적으로 해결한다.
다른 하나의 실시예에서, 서브 회로기판 어셈블리(24)의 서브 회로기판(241)은 복수개의 고정부(2412)를 포함하고, 서브 회로기판 어셈블리(24)는 상기 복수개의 고정부(2412)를 이용하여 소켓 어셈블리(22)에 위치 결정될 수 있다.
이어서, 또 다른 하나의 실시예에서, 복수개의 고정부(2412)는 고정홀을 포함하지만 이에 제한되지 않고, 예컨대 나사 결합 방식과 같은 적절한 방식을 이용하여 소켓 어셈블리(22)에 고정된다. 고정링(26)은 인쇄회로기판(20)에 설치되고, 고정링(26)은 중공부(261)를 구비하며, 여기서 소켓 어셈블리(22) 및 서브 회로기판 어셈블리(24)는 중공부(261) 내에 위치한다. 프로브 헤드 어셈블리(28)는 서브 회로기판 어셈블리(24)의 상방에 설치되고, 고정링(26)에 고정 설치된다.
하나의 실시예에서, 서브 회로기판 어셈블리(24)와 소켓 어셈블리(22)가 인쇄회로기판에 조립된 후의 구조는 도3에 도시된 바와 같다.
다음으로, 소켓 어셈블리의 구조를 명확히 설명하기 위하여, 도2 및 도4a 및 도4b를 계속하여 참조하고, 여기서 도4a, 도4b는 각각 소켓 어셈블리의 조립 전 및 조립 후의 구조 평면 모식도이다. 도면에 도시된 바와 같이, 각각의 소켓 어셈블리(22)는 소켓 베이스판(222)과 위치 결정 보강판(224)을 포함하고, 위치 결정 보강판(224)은 환형 설치되어 소켓 베이스판(222)의 외곽에 고정되어 소켓(221)을 형성한다. 그리고 서브 회로기판 어셈블리(24)는 제거 가능하게 소켓(221) 내에 대응되게 설치되고, 여기서 서브 회로기판 어셈블리(24)는 복수개의 고정부(2412)에 의해 용이하게 교체되는 효과를 달성할 수 있으며, 이 외에, 상이한 디자인의 서브 회로기판 어셈블리(24)를 교체하여 다양한 제품에 적용되도록 함으로써, 원가를 절감할 수 있다.
이어서, 하나의 실시예에서, 소켓 어셈블리(22)는, 위치 결정 보강판(224)의 외곽에 설치되어 필요에 따라 이에 설치된 서브 회로기판 어셈블리(24)의 수평 변위를 제어하는 적어도 하나의 스톱 나사(226)를 더 포함한다.
또 다른 하나의 실시예에서, 도2, 도5a 및 도5b를 함께 참조하면, 도면에 도시된 바와 같이, 소켓 어셈블리(22)는 소켓 어셈블리(22)와 인쇄회로기판(20) 사이에 설치되는 폴리에스터 필름 시트(228)를 더 포함할 수 있거나, 폴리에스터 필름 시트(228)는 소켓 어셈블리(22)와 서브 회로기판 어셈블리(24) 사이에 설치되어, 필요에 따라 서브 회로기판 어셈블리(24)의 높이와 평탄도를 조정할 수 있다. 서브 회로기판 어셈블리(24)의 수평 변위, 높이 및 평탄도를 미세하게 조정하여, 테스트 장치의 정확성을 향상시킬 수 있을 뿐만 아니라, 상이한 피시험 물체 또는 피시험 제품의 요구에 따라 세부적인 조정을 진행할 수 있다.
상술한 바에 따르면, 본 발명의 웨이퍼 레벨 다중 사이트 테스트 구조는 복수개의 최종 테스트 회로기판을 나란히 배열하여 웨이퍼의 다중 사이트 테스트를 완성함으로써, 테스트 효율을 증가시킬 수 있다. 이 외에, 일반적으로, 최종 테스트 회로기판은 추가 고정을 위한 공간을 구비하지 않으므로, 본 발명은 서브 회로기판을 최종 테스트 회로기판에 결합시켜 로킹(Locking) 공간을 효과적으로 증가시키고; 소켓 어셈블리의 플러그 조립 방식을 이용하여 작업자의 조작, 교체 및 위치 맞춤이 편리하도록 한다. 또한, 서브 회로기판 어셈블리는 복수개의 고정부에 의해 용이하게 교체되어, 다양한 제품에 적용됨으로써, 테스트 장치의 개발 원가를 절감한다. 더 나아가, 필요에 따라 소켓 어셈블리에 스톱 나사 및/또는 폴리에스터 필름 시트를 사용하여, 복수개의 나란히 배열된 서브 회로기판 어셈블리의 수직 높이와 수평 위치를 효과적으로 조절함으로써, 상이한 피시험 제품의 요구에 부합되도록 한다.
종합해보면, 본 발명의 웨이퍼 레벨 다중 사이트 테스트 구조는, 복수개의 최종 테스트 기판을 나란히 위치에 맞추어 설치하여 웨이퍼에 대한 다중 사이트 테스트를 동시에 진행함으로써, 테스트 효율을 증가시킬 수 있을 뿐만 아니라, 플러그식으로 디자인할 수 있어, 편리하게 테스트하고 편리하게 교체하는 효과를 달성할 수 있다.
상술한 실시예는 단지 본 발명의 기술적 사상 및 특징을 설명하기 위한 것으로, 그 목적은 본 기술분야의 통상의 기술자가 본 발명의 내용을 이해하여 실시하도록 하는 것이고, 본 발명의 특허 범위를 한정하려는 것이 아니며, 본 발명에 의해 개시된 사상에 따라 이루어진 균등한 변경 또는 보정은 여전히 본 발명의 특허 범위 내에 포함되어야 한다.
1: 전기회로 테스트 프로브 카드 구조 10: 회로기판
102: 접점 12: 프로브 기판 122: 솔더볼
124: 내접점 14: 프로브 헤드 셋트 16: 고정링
18: 보강 패드 2: 웨이퍼 레벨 다중 사이트 테스트 구조
20: 인쇄회로기판 201: 테스트측 202: 웨이퍼측
22: 소켓 어셈블리 221: 소켓 222: 소켓 베이스판
224: 위치 결정 보강판 226: 스톱 나사
228: 폴리에스터 필름 시트 24: 서브 회로기판 어셈블리
241: 서브 회로기판 2412: 고정부
242: 최종 테스트 기판 26: 고정링
261: 중공부 28: 프로브 헤드 어셈블리

Claims (6)

  1. 테스트측과 상기 테스트측에 대향하는 웨이퍼측을 구비하는 인쇄회로기판;
    상기 인쇄회로기판의 상기 웨이퍼측에 나란히 설치되고, 각각은 소켓(socket)을 구비하며, 각각은 소켓 베이스판과 위치 결정 보강판을 포함하고, 상기 위치 결정 보강판은 환형 설치되어 상기 소켓 베이스판의 외곽에 고정되어 상기 소켓을 형성하는 적어도 두 개의 소켓 어셈블리;
    하나는 상기 소켓 내에 제거 가능하게 설치되고, 각각은 서브 회로기판; 및 상기 서브 회로기판에 고정 설치되는 최종 테스트 기판을 포함하며, 상기 서브 회로기판은 상기 최종 테스트 기판과 상기 소켓 사이에 위치하는 적어도 두 개의 서브 회로기판 어셈블리;
    상기 소켓 어셈블리와 상기 인쇄회로기판 사이에 설치되거나 또는 상기 소켓 어셈블리와 상기 서브 회로기판 어셈블리 사이에 설치되어, 상기 서브 회로기판 어셈블리의 높이와 평탄도를 조정하는 폴리에스터(polyester) 필름 시트;
    상기 인쇄회로기판에 설치되고, 중공부를 구비하며, 상기 소켓 어셈블리 및 상기 서브 회로기판 어셈블리는 상기 중공부 내에 위치하는 고정링; 및
    상기 서브 회로기판 어셈블리의 상방에 설치되고, 상기 고정링에 고정 설치되는 프로브(probe) 헤드 어셈블리를 포함하는 웨이퍼 레벨 다중 사이트 테스트 구조.
  2. 제1항에 있어서, 상기 서브 회로기판 어셈블리의 상기 서브 회로기판은 복수개의 고정부를 포함하고, 상기 서브 회로기판 어셈블리는 상기 복수개의 고정부를 이용하여 상기 소켓 어셈블리에 위치결정되는 웨이퍼 레벨 다중 사이트 테스트 구조.
  3. 제2항에 있어서, 상기 복수개의 고정부는 고정홀인 웨이퍼 레벨 다중 사이트 테스트 구조.
  4. 제1항에 있어서, 상기 위치 결정 보강판에 설치되어 상기 서브 회로기판 어셈블리의 수평 변위를 제어하는 적어도 하나의 스톱 나사를 더 포함하는 웨이퍼 레벨 다중 사이트 테스트 구조.
  5. 삭제
  6. 삭제
KR1020180079804A 2017-10-18 2018-07-10 웨이퍼 레벨 다중 사이트 테스트 구조 KR102146158B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106135627A TWI639205B (zh) 2017-10-18 2017-10-18 晶圓級多點測試結構
TW106135627 2017-10-18

Publications (2)

Publication Number Publication Date
KR20200068002A KR20200068002A (ko) 2020-06-15
KR102146158B1 true KR102146158B1 (ko) 2020-08-20

Family

ID=64802970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079804A KR102146158B1 (ko) 2017-10-18 2018-07-10 웨이퍼 레벨 다중 사이트 테스트 구조

Country Status (3)

Country Link
KR (1) KR102146158B1 (ko)
CN (1) CN109683077A (ko)
TW (1) TWI639205B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755342B (zh) * 2021-07-16 2022-02-11 陽榮科技股份有限公司 用於檢測記憶體控制器的檢測裝置
TWI825662B (zh) * 2022-04-11 2023-12-11 南亞科技股份有限公司 半導體封裝結構及其電性測試方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340109A1 (en) * 2010-08-31 2014-11-20 Hermes-Epitek Corp. Test probe card structure
KR101623532B1 (ko) * 2008-12-03 2016-06-07 폼팩터, 인크. 열 응답을 향상시키기 위한 프로브 카드 조립체의 기계적 결합 해제

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US6888362B2 (en) 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
CN1307358A (zh) * 2000-02-03 2001-08-08 泓进科技股份有限公司 薄膜式针测卡
US7501839B2 (en) 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US7471094B2 (en) * 2005-06-24 2008-12-30 Formfactor, Inc. Method and apparatus for adjusting a multi-substrate probe structure
CN2826440Y (zh) * 2005-07-12 2006-10-11 威盛电子股份有限公司 集成电路测试模组
US20070040565A1 (en) 2005-08-19 2007-02-22 National University of Singapore, Agency For Science, Technology and Research Compliant probes and test methodology for fine pitch wafer level devices and interconnects
CN100507577C (zh) * 2005-10-24 2009-07-01 旺矽科技股份有限公司 探针卡的探针装置
KR100806736B1 (ko) * 2007-05-11 2008-02-27 주식회사 에이엠에스티 프로브 카드 및 그 제조방법
CN101727026B (zh) * 2009-12-23 2011-06-01 中国电子科技集团公司第五十五研究所 利用接触式光刻机提高丝网印刷精确对准装置及其方法
TWM395828U (en) 2010-08-25 2011-01-01 Certain Micro Applic Technology Inc testing device for electronic component
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
TWI484191B (zh) * 2012-09-28 2015-05-11 Hermes Epitek Corp 電路測試探針卡
US9063170B2 (en) 2012-12-27 2015-06-23 Teradyne, Inc. Interface for a test system
TWI542888B (zh) 2015-08-25 2016-07-21 京元電子股份有限公司 半導體元件影像測試裝置及其測試設備

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623532B1 (ko) * 2008-12-03 2016-06-07 폼팩터, 인크. 열 응답을 향상시키기 위한 프로브 카드 조립체의 기계적 결합 해제
US20140340109A1 (en) * 2010-08-31 2014-11-20 Hermes-Epitek Corp. Test probe card structure

Also Published As

Publication number Publication date
TWI639205B (zh) 2018-10-21
KR20200068002A (ko) 2020-06-15
TW201917802A (zh) 2019-05-01
CN109683077A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
US8248091B2 (en) Universal array type probe card design for semiconductor device testing
JP6525831B2 (ja) コンタクトユニット及び検査治具
KR101766265B1 (ko) 프로브 카드
US10866265B2 (en) Inspection jig
KR101338332B1 (ko) 연성회로기판의 전기적 검사를 위한 비비티 지그
KR102146158B1 (ko) 웨이퍼 레벨 다중 사이트 테스트 구조
KR101345308B1 (ko) 프로브카드
US8643394B2 (en) Non-reflow probe card structure
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
KR20150024063A (ko) 블록단위 결합용 프로브블록을 구비하는 프로브카드
KR101120405B1 (ko) 프로브 블록 조립체
KR100911661B1 (ko) 평탄화 수단을 구비한 프로브 카드
US20110156740A1 (en) Probe card
KR102388033B1 (ko) 프로브 카드
KR101122479B1 (ko) 프로브 카드
US20100330830A1 (en) Vertical probe intrface system
KR101260409B1 (ko) 프로브 카드 및 반도체 디바이스 테스트 소켓
US20080036483A1 (en) Probe card for flip chip testing
KR101162015B1 (ko) 프로브 카드
US9933479B2 (en) Multi-die interface for semiconductor testing and method of manufacturing same
US10096958B2 (en) Interface apparatus for semiconductor testing and method of manufacturing same
CN217484381U (zh) 探针卡
JP2005019343A (ja) 接続端子配列部材及びそれを用いたｉｃソケット
KR20110058005A (ko) 프로브 카드
KR102259225B1 (ko) 프로브 카드

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant