KR102141502B1 - 전해커패시터 스크리닝 방법 - Google Patents

전해커패시터 스크리닝 방법 Download PDF

Info

Publication number
KR102141502B1
KR102141502B1 KR1020130103110A KR20130103110A KR102141502B1 KR 102141502 B1 KR102141502 B1 KR 102141502B1 KR 1020130103110 A KR1020130103110 A KR 1020130103110A KR 20130103110 A KR20130103110 A KR 20130103110A KR 102141502 B1 KR102141502 B1 KR 102141502B1
Authority
KR
South Korea
Prior art keywords
capacitors
leakage current
lot
capacitor
rated voltage
Prior art date
Application number
KR1020130103110A
Other languages
English (en)
Other versions
KR20140029290A (ko
Inventor
에이. 밀만 윌리엄
브이. 뷸리 마크
아이. 밀러 마이클
레이노넨 마크
Original Assignee
에이브이엑스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이브이엑스 코포레이션 filed Critical 에이브이엑스 코포레이션
Publication of KR20140029290A publication Critical patent/KR20140029290A/ko
Application granted granted Critical
Publication of KR102141502B1 publication Critical patent/KR102141502B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/013—Testing passive components
    • G01R31/016—Testing of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/64—Testing of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

기설정된 정격 전압을 갖는 전해커패시터 샘플을 반복적으로 스크리닝하는 방법이 제공된다. 상기 방법은 제1 커패시터 세트의 제1 누설 전류를 측정하는 단계, 그로부터 제1 평균 누설 전류를 계산하는 단계, 제1 기설정된 값과 같거나 높은 제1 누설 전류를 갖는 커패시터들을 상기 제1 세트로부터 제거함으로써, 제2 커패시터 세트를 형성하는 단계를 포함한다. 상기 제2 세트에는 테스트 전압이 적용될 수 있는 번인 열 처리를 실시할 수 있으며, 상기 제2 커패시터 세트의 제2 누설 전류가 측정되고 제2 평균 누설 전류가 계산될 수 있다. 제2 기설정된 값과 같거나 높은 제2 누설 전류를 갖는 커패시터들은 상기 제2 세트로부터 제거되어 제3 커패시터 세트를 형성할 수 있다. 이러한 반복적 스크리닝 때문에, 상기 제3 세트의 커패시터들은 낮은 실패율을 갖는다.

Description

전해커패시터 스크리닝 방법{SCREENING METHOD FOR ELECTROLYTIC CAPACITORS}
본 발명은 전해커패시터 스크리닝 방법에 관한 것이다.
전해커패시터는 커패시터의 높은 신뢰도와 낮은 실패율이 요구되는 다양한 의료, 군사, 항공 및 상업 분야에서 사용되고 있다. 이와 같이, 결함 있는 부분을 제거하기 위해 전해커패시터를 스크리닝하는 가속 노화 테스트(accelerated aging tests), 리플로 테스트(reflow tests), 서어지 전류 테스트(surge current tests), 및 파괴 전압 테스트(breakdown voltage tests) 등과 같은 다양한 스크리닝 방법들이 개발되었다. 그러나, 이러한 테스트 방법들은 대다수가 실패 기준이 돌발적인 실패 (가령, 퓨즈(fuse) 실패)만을 탐지하도록 되어 있기 때문에 결함이 있는 부분이 좋은 모집단(good population)에 그대로 제공되는 것을 막지 못하며, 잠복해 있는 결함을 탐지하지 못한다. 가령, 높은 전압이나 온도와 같이 응력(stress)이 높은 조건에서 퓨즈가 실패하지 않았다 하더라도 커패시터를 스크리닝하면 커패시터가 손상되어 있을 수 있는데, 이는 장기적 불안정의 원인이 된다. 신뢰도 높은 전해커패시터를 스크리닝하고 제공하기 위한 전통적인 방법에는 와이블 계산(Weibull calculations)이 사용되었는데, 이는 번인(burn-in) 테스트 시 매우 높게 가속화된 전압(예: 정격 전압(VR)의 1.5배), 온도(예: 85℃), 및 시간(예: 40시간 이상) 등의 조건하에 소수의 커패시터를 배치하는 로트 샘플링(lot sampling)에 의한 로트(lot)를 바탕으로 하는 것이다. 그러나, 전통적인 와이블 번인 테스트에서는 초기 실패를 보이는 부분을 제거하는 번인 전 스크리닝이 없기 때문에 통계적으로 다른 번인 전 부분들이 일반적인 다수의 번인 후 부분들로 이동하는 것을 막지 못한다. 대다수의 이러한 부분들은 번인 시 자기 회복 작용(self-healing) 덕분에 장기적인 신뢰도 테스트(예: 수명 테스트(life testing))에서는 안정적으로 나타날지 모르나, 정규 모집단(normal population)을 통과하는 부분들의 일부는 불안정하며 산업 현장에서 장기적인 신뢰도 문제를 일으킬 수 있다. 와이블 통계학적 계산 방법(Weibull statistical calculation)에 따르면, 전체 모집단에 이러한 불안정한 부분들이 남게 되어, MIL-PRF-55365H에 기재된 바와 같은 등급화 목적의 와이블 분포(Weibull distribution)가 생성되도록 한다. 그 결과, 와이블 테스트 방법을 사용하는 스크리닝으로는 전체 모집단에서 불안정하거나 결함 있는 커패시터의 제거를 보장하지 못하며, 이는 허용 불가한 신뢰도를 갖는 커패시터 로트(lot)라는 결과로 이어진다. 따라서, 와이블 테스트 방법을 통한 스크리닝으로 얻은 혜택들에도 불구하고, 잠재적인 결함이 있는 커패시터들을 탐지하고 제거할 수 있는 향상된 전해커패시터 스크리닝 방법 및 상기 와이블 방법과 반대로, 제거된 커패시터는 고려하지 않는, 커패시터의 예측 실패율 결정 방법이 요구된다.
본 발명의 일 실시예에 따르면, 기설정된 정격 전압을 갖는 전해커패시터들을 반복적으로 스크리닝하는 방법이 개시된다. 상기 방법은 제1 커패시터 세트의 제1 누설 전류를 측정하고 그로부터 제1 평균 누설 전류를 측정하는 단계, 및 제1 기설정된 값과 같거나 높은 제1 누설 전류가 측정된 상기 제1 세트로부터 커패시터들을 제거함으로써, 제2 커패시터 세트를 형성하는 단계를 포함한다. 상기 제1 기설정된 값은 상기 제1 평균 누설 전류보다 높은 1 표준 편차 이상의 표준 편차와 같다. 상기 방법은 상기 제2 커패시터 세트에 번인(burn-in) 처리를 하는 단계를 더 포함한다. 상기 번인 처리는 상기 정격 전압의 약 0.8 내지 1.2배의 기설정된 테스트 전압을 커패시터들에 인가하는 단계를 포함한다. 번인 처리 후, 상기 제2 커패시터 세트의 제2 누설 전류를 측정하고 그로부터 제2 평균 누설 전류를 계산한다. 그런 다음, 제2 기설정된 값과 같거나 높은 제2 누설 전류가 측정된 상기 제2 세트로부터 커패시터들을 제거함으로써 제3 커패시터 세트를 형성한다. 상기 제2 기설정된 값은 상기 제2 평균 누설 전류보다 높은 1 표준 편차 이상의 표준 편차와 같다.
또 다른 실시예에서, 커패시터 로트(lot) 하나를 고객에게 공급하는 방법이 개시된다. 상기 방법은 커패시터들을 위한 정격 전압을 결정하는 단계, 및 매번 반복 시 기설정된 값보다 높은 누설 전류를 갖는 상기 로트로부터 커패시터들을 제거하기 위해 스크리닝을 반복하는 단계를 포함한다. 상기 기설정된 값은 매번 반복 시 측정된 평균 누설 전류보다 높은 1 표준 편차 이상의 표준 편차와 동일하다. 상기 스크리닝 후, 상기 커패시터 로트는 정격 전압의 감세 없이 고객에게 공급될 수 있다.
또 다른 실시예에서, 전해커패시터들에 대한 예측 실패율 계산 방법이 개시된다. 상기 방법은 제1 시간 동안 제1 온도 및 제1 전압에서 커패시터들에 번인 처리를 하는 단계; 제2 시간 동안 제2 온도 및 제2 전압에서 상기 커패시터들에 수명 테스트(life test)를 실시하는 단계; 및 기설정된 수준을 초과하는 누설 전류를 갖는 커패시터의 수를 바탕으로 상기 수명 테스트 후 실패하는 커패시터들의 수를 결정하는 단계를 포함하며, 상기 번인 처리 전에 실패한 커패시터는 상기 예측 실패율을 결정하기 위한 계산에서 제외된다.
이하, 첨부한 도면을 바탕으로 본 발명을 더 자세히 설명한다.
이하, 도면을 참조로 당업자에게 최선의 방법을 포함하는 본 발명을 이하 명세서의 나머지 부분에서 더 자세히 설명한다.
도1은 본 발명의 일 실시예에 따른 방법을 도시한 블록도이고;
도2는 본 발명의 일 실시예에 따른 방법에 의해 스크리닝할 수 있는 고체 전해커패시터를 도시한 단면도이고;
도3은 본 발명의 또 다른 실시예에 따른 방법에 의해 스크리닝할 수 있는 고체 전해커패시터를 도시한 단면도이고;
도4는 본 발명의 일 실시예에 따른 방법에 의해 스크리닝할 수 있는 습식 전해커패시터(wet electrolytic capacitor)를 도시한 단면도이고;
도5는 샘플 커패시터들의 제1 누설 전류가 표시되고 상기 누설 전류가 세 개의 영역(zone)으로 구분된 그래프이고;
도6은 도5의 “영역(zone) 1” 부분들의 장착 후 누설 전류를 도시한 그래프이고;
도7은 2/3 정격 전압에서, 125℃, 1000 시간 동안 수명 테스트를 거친 후의 도5의 “영역 1” 부분들의 누설 전류를 도시한 그래프이고;
도8은 수명 테스트의 여러 단계에서 2/3 정격 전압, 125℃, 1000 시간 동안 수명 테스트를 거친 “영역 1” 커패시터들 각각의 누설 전류를 비교한 그래프이고;
도9는 커패시터들 각각의 도6에서 도7의 누설 전류의 변화를 도시한 그래프이고;
도10은 125℃의 번인 처리를 거친 후, 정격 전압에서 85℃, 2000 시간 동안 여러 단계의 수명 테스트를 거친 세 가지 다른 “영역 1” 커패시터 로트들의 누설 전류를 도시한 그래프이고;
도11은 125℃의 번인 처리를 거친 후, 정격 전압에서 85℃, 2000 시간 동안 여러 단계의 수명 테스트를 거친 세 가지 다른 “영역 1” 커패시터 로트들의 누설 전류를 도시한 그래프이고;
도12는 125℃의 번인 처리를 거친 후, 정격 전압에서 85℃, 2000 시간 동안 여러 단계의 수명 테스트를 거친 두 가지 다른 “영역 1” 커패시터 로트들의 누설 전류를 도시한 그래프이고;
도13은 125℃의 번인 처리를 거친 후, 정격 전압에서 85℃, 2000 시간 동안 여러 단계의 수명 테스트를 거친 두 가지 다른 “영역 1” 커패시터 로트들의 누설 전류를 도시한 그래프이고;
도14는 정격 전압에서 85℃, 2000 시간 동안 수명 테스트를 거친 커패시터들의 제1 누설 전류 측정 결과 3 표준 편차 컷오프(cutoff) 한계 내에는 존재하지만 번인 후에 상위 열 개의 누설 전류를 갖는 커패시터들의 누설 전류를 추적한 그래프이고;
도15는 제1 누설 전류 번인 전 스크리닝에서는 실패하고 “영역 2” 부분으로 최초 분류되었으나 자기 회복을 거쳐 차후 테스트에서는“영역 1” 부분이 된 커패시터들의 누설 전류 거동을 도시한 그래프이고;
도16은 제1 누설 전류 스크리닝에서는 실패했지만 0.01*CV*12 한계 내에 존재하는 커패시터들의 누설 전류 거동을 도시한 그래프이고;
도17은 한 커패시터 그룹의 번인 전 누설 전류와 본 발명의 번인 처리 및 와이블 번인 처리를 거친 후의 상기 커패시터들의 번인 후 누설 전류를 비교한 그래프이고;
도18은 커패시터들에 85℃의 수명 테스트를 수행한 후, 본 발명의 번인 전 스크리닝을 통과하는 커패시터들의 누설 전류의 변화와 상기 번인 전 누설 전류 스크리닝에서 실패한 커패시터의 누설 전류의 변화를 비교한 그래프이고;
도19는 25℃와 125℃에서 테스트 시 커패시터들의 누설 전류를 비교한 그래프이고;
도20은 한 커패시터 로트의 번인 전 누설 전류와 본 발명의 번인 처리 및 와이블 번인 처리를 거친 후의 번인 후 누설 전류를 비교한 그래프이고;
도21은 다수의 커패시터 로트의 번인 전 누설 전류와 본 발명의 번인 처리 및 와이블 번인 처리를 거친 후의 상기 다수의 커패시터 로트의 번인 후 누설 전류를 비교한 그래프이고;
도22는 번인 전 스크리닝과 본 발명의 후속 번인 처리를 거친 커패시터들의 수명 테스트와 와이블(Weibull) 번인 처리를 거친 커패시터들의 수명 테스트를 비교한 그래프이고;
도23은 본 발명의 스크리닝과 번인 처리를 거친 커패시터들의 85℃ 수명 테스트 후의 누설 전류의 변화를 도시한 그래프이고;
도24는 도5에서 나타난 바와 같이 영역 1 유닛, 한계 유닛에서의 영역 1 및 영역 2로 그룹화한 한 커패시터 로트의 수명 테스트 전 누설 전류와 수명 테스트 후 누설 전류를 비교한 그래프이고;
도25는 도24의 누설 전류를 약 0.25 마이크로암페어(μA)로 확대한 그래프이고;
도26은 하나의 커패시터 로트가 다른 커패시터 로트들과 비교했을 때 아웃라이어/매버릭(outlier/maverick)인지 평가하는 방법을 도시한 그래프이고;
도27은 본 발명의 방법에 의해 스크리닝될 수 있는, 허메티컬리 실드된 커패시터의 일 실시예의 단면을 도시한 도면이다.
본 명세서에서 부호의 반복적 사용은 본 발명의 동일 또는 유사한 특징 또는 요소들을 표시하는 목적으로 갖는다.
당업자는 본 명세서가 실시예 기재의 목적일 뿐 본 발명의 더 넓은 측면을 한정할 목적이 아님을 이해할 것이다.
일반적으로, 본 발명은 전해커패시터를 반복적으로 스크리닝하는 방법에 관한 것이다. 본 발명에 기재된, 하나의 전해커패시터 로트 또는 샘플(예: 두 개 이상의 커패시터)을 스크리닝하는 방법은 테스트 과정에서 커패시터들의 누설 전류를 반복적으로 측정하는 단계와, 그런 다음, 매번 반복에서 통계 분석을 통해 결정된 기설정된 값을 초과하는 누설 전류를 갖는 커패시터들을 샘플 또는 로트로부터 제거하는 단계를 포함한다. 가령, 로트 내의 모든 커패시터가 포함될 수 있는, 제1 커패시터 세트의 누설 전류를 측정하고, 상기 제1 누설 전류 측정 후 기설정된 값을 초과하는 누설 전류를 갖는 상기 제1 세트 내의 커패시터를 샘플 또는 로트로부터 제거할 수 있고, 나머지 커패시터들은 제2 커패시터 세트를 형성하여 추가적인 테스트를 받을 수 있다. 추가적인 테스트에는 85℃까지의 지속적인 작동을 위한 DC 정격 전압을 일컫는 기설정율인 정격 전압 등과 같은 기설정된 전압에서의 커패시터들의 번인 열 처리를 포함할 수 있다. 정격 전압은 유전층의 두께에 따라 달라진다. 번인 처리는 제2 커패시터 세트의 누설 전류를 측정한 후 불안정한 부분을 탐지하기 위해 커패시터들에 응력(stress)을 가하는데 사용될 수 있다.
번인 처리가 끝나면, 커패시터에 추가적인 응력을 가할 수 있는 리플로(reflow)와 같은 추가적인 처리를 수행할 수 있다. 리플로 전이나 후에 두 번째 스크리닝 반복을 수행할 수 있으며, 이때 상기 제2 세트의 커패시터 각각의 누설 전류를 측정할 수 있고, 새로운 제2 기설정된 값을 초과하는 누설 전류를 갖는 제2 세트 내의 커패시터들을 상기 제2 세트에서 제거하여 제3 커패시터 세트를 형성할 수 있다. 그리고 상기 제3 커패시터 세트에 추가적인 테스트를 할 수 있다. 또한, 스크리닝 처리가 끝나면, 제3 스크리닝 반복을 수행할 수 있고, 여기서 상기 제3 세트내의 커패시터들 각각의 누설 전류를 측정하고, 제3 기설정된 값을 초과하는 누설 전류를 갖는 제3 세트 내의 커패시터들을 제3 세트로부터 제거하여 제4 커패시터 세트를 형성할 수 있다. 제1, 제2, 및 제3 기설정된 값은 통계학적 분석을 통해 결정된다. 누설 전류를 바탕으로 커패시터들을 스크리닝함과 더불어, 커패시턴스(capacitance), 등가 직렬 저항(equivalent series resistance, ESR), 유전계수(dissipation factor) 등을 측정할 수 있고, 평균 커패시턴스, ESR, 및 DF 결과의 통계학적 분석을 바탕으로 커패시터들을 추가적으로 스크리닝할 수 있다. 커패시터의 정격 전압의 1.5 배에서 테스트하면 커패시터를 영구적으로 손상시킬 수 있는데 반해 정격 전압에 근접한 기설정된 테스트 전압에서 번인 처리로 스크리닝을 수행하고, 기설정된 값을 초과하는 커패시터를 추출하기 위해 누설 전류 테스트를 여러 번 반복하게 되면, 불안정한 커패시터를 효과적으로 추출해낼 수 있어 신뢰도 높고 실패율 낮은 커패시터를 다수 생성해낼 수 있다. 이러한 높은 신뢰도와 낮은 실패율을 갖는 커패시터는 의료, 군사, 및 항공 분야에 적용 시 특히 중요하다.
본 발명의 일 실시예에 따른 방법이 도 1의 블록도에 도시되어 있다. 하기 단계들은 다른 순서로 수행할 수 있고 결함이 있거나 불안정한 커패시터들을 추가적으로 제거하기 위해 추가적인 테스트 또는 스크리닝을 반복적으로 할 수 있음은 물론이다. 도 1의 반복적 스크리닝 방법(100)은 가령 특정한 아웃풋(106)에 도달하기 위해 이행되는 다양한 처리 단계들(102) 및 스크리닝 단계들(104)을 보여준다. 상기 처리 단계(102)들은 제1 (번인 전) 누설 전류 (DCL) 측정(108), 번인(114), 리플로(120, reflow), 제2 반복 (번인 후) 누설 전류 (DCL) 측정(126), 및 제3 반복 누설 전류 (DCL) 측정(132)을 포함한다.
단계 108, 126, 132에서의 누설 전류는 최소 10초 후에 기설정 온도와 정격 전압에서 누설 전류 (DCL)를 측정하는 누설 테스트 세트를 사용해 측정된다. 가령, 상기 누설 전류는 정격 전압이 인가된 상태에서, 커패시터와 직렬로 연결된 1kΩ의 최소 저항을 갖는 충전 저항기(charge resistor)를 통해 약 20℃ 내지 약 85℃의 온도 범위에서 3분 후에 측정될 수 있다. 가령 약 85℃에서 경험된 커패시터에 대한 응력을 정상화하기 위해, 비록 인가된 정격 전압이 약 85℃ 이상 140℃ 미만의 온도 범위에서, 즉 약 125℃에서, 정격 전압의 2/3이라고 해도 고온 (예: 고온 DCL)에서도 누설 전류가 측정될 수 있다. 누설 전류, 또는 DCL은 커패시터의 충전 후 직류 전압(direct voltage)이 인가되었을 때의 커패시터를 통과하여 흐르는 전류의 양을 가리킨다. 일반적으로, 누설 전류는 커패시터가 결함을 갖고 있는지 또는 실패할지를 판단하는데 사용될 수 있고, 커패시터는 주어진 적용 분야에서 요건에 부합해야 하는 경우, 최소 수준 미만의 누설 전류를 갖도록 요구될 수 있다. 누설 전류는 커패시터들에 인가된 전압, 온도 조건, 및 커패시터들에 사용된 전해질의 종류 등과 같은 다양한 인자들에 따라 달라진다. 다양한 횟수로 수행한 스크리닝을 통해 측정한 누설 전류 측정치를 바탕으로, 커패시터를 사용할 것인지 주어진 로트나 샘플에서 제거해야 할지 결정할 수 있는데, 이하 더 자세히 설명한다.
이하, 구체적인 처리 단계들, 스크리닝 단계들, 아웃풋들을 바탕으로 본 발명의 반복적 스크리닝 방법을 설명한다. 도 1의 처리 단계(108)에 도시된 바와 같이, 스크리닝 방법의 제1 반복 시, 테스트할 커패시터 로트 또는 샘플에 대한 제1 누설 전류를 측정할 수 있다. 실시예에 따라서, 상기 제1 누설 전류는 약 20℃ 내지 약 150℃의 온도 범위에서 측정될 수 있다. 가령, 어떤 실시예에서는 약 25℃ 등과 같이 20℃ 내지 30℃의 온도 범위, 어떤 실시예에서는 약 85℃ 등과 같이 약 75℃ 내지 95℃의 온도 범위, 또 어떤 실시예에서는 약 100℃ 내지 약 150℃의 온도 범위에서 측정될 수 있다. 가령, 상기 온도는 125℃와 같이 120℃ 내지 130℃ 또는 110℃ 내지 140℃일 수 있다. 그러나, 상기와 같이 85℃ 이상에서 누설 전류를 측정한 경우, 앞서 언급한 바와 같이 누설 전류 측정 시 인가된 전압은 정격 전압의 약 2/3일 수 있다. 제1 누설 전류가 측정된 온도와 상관없이, 상기 제1 커패시터 세트의 제1 누설 전류 측정치와 관련해 수집된 데이터를 바탕으로 제1 평균 누설 전류를 계산할 수 있다. 제1 평균 누설 전류 측정 후, 제1 커패시터 세트의 제1 기설정된 값을 계산할 수 있는데, 이는 제1 평균 누설 전류보다 높은 1 표준 편차 이상의 표준 편차와 같다. 그러나 실시예에 따라, 제1 기설정 값이 제1 평균 누설 전류보다 높은 3 표준 편차 이상의 표준 편차와 같을 수 있다. 이는 제1 한계 (예: 기설정된 값)를 결정하는 처리 단계(110)에 나타나 있다. 그런 다음, 아웃풋 단계(112)에 나타난 바와 같이, 제1 기설정된 값보다 높은 제1 누설 전류를 갖는 커패시터는 잠재적으로 불안정한 커패시터 또는 아웃라이어임을 나타내기 때문에 모두 샘플 또는 로트에서 제거될 수 있다. 한편, 제1 기설정된 값 미만의 제1 누설 전류를 갖는 커패시터는 모두 스크리닝 반복을 통과하여 로트 또는 샘플 내에 남게 되어 제1 반복 스크리닝 이후 추가적인 스크리닝을 받게 되고, 제2 커패시터 세트를 형성할 수 있다.
처리 단계(114)에 도시된 바와 같이, 상기 제1 기설정된 값보다 높은 누설 전류를 갖는 커패시터의 제거 후, 제2 커패시터 세트 (예: 제1 반복 스트리닝(112)을 통과한 로트 또는 샘플 내의 커패시터)는 번인 처리된다. 일반적으로, 번인은 커패시터가 수명 초기에 실패하는 경향성이 있는지를 평가하기 위해 혹독한 조건하에 두는 처리 과정이다. 단계(116)에 나타난 바와 같이, 번인 처리(114)는 커패시터에 기설정된 테스트 전압을 선택적으로 조절하고 적용하는 단계를 포함할 수 있다. 번인 처리는 어떤 실시예에서는 약 100℃ 내지 150℃, 어떤 실시예에서는 110℃ 내지 140℃, 그리고 어떤 실시예에서는 115℃ 내지 130℃의 온도 범위에서 수행될 수 있다. 가령, 제2 온도는 125℃일 수 있다. 일 실시예에 따르면, 열처리 또는 번인 처리(114)가 수행되는 온도와 상관없이 25 내지 75 시간의 시간 동안 수행될 수 있다. 한편, 실시예에 따라서, 번인 처리 시간은 약 40 내지 45 시간 등과 같이 다른 실시예들에서 약 35 내지 50 시간 동안 수행될 수 있다. 가령, 번인 처리 과정은 42 시간일 수 있다.
또한, 번인 처리의 온도나 시간에 상관없이, 번인 처리에는 기설정된 값을 제2 커패시터 세트에 선택적으로 조절하고 적용하는 단계가 포함된다. 인가된 전압은 일반적으로 테스트할 커패시터의 정격 전압의 비율이 된다. 가령, 인가될 전압은 어떤 실시예에서는 정격 전압의 약 0.7 내지 1.3배, 어떤 실시예에서는 0.8 내지 1.2배, 또 어떤 실시예에서는 0.9배 내지 1.1배일 수 있다. 가령, 번인 처리 시 인가되는 전압은 테스트될 샘플이나 로트에 남아 있는 커패시터의 정격 전압의 1.0배일 수 있다. 제2 세트 안의 커패시터들에 그 정격 전압의 약 1.0배에서 번인 처리를 수행할 경우, 커패시터들에 손상을 일으키지 않으면서 후속 스크리닝 반복 과정을 통해 불안정하거나 결함 있는 커패시터들을 스크리닝할 수 있다는 사실이 발견되었다. 이는 와이블 테스트 동안에 사용되는 것과 같은 높은 전압에서 보여진다. 일반적으로, 아웃풋 118에 나타난 바와 같이, 번인 처리 단계(116)는 커패시터의 기준 집단(base population)의 누설 전류를 줄이며, 불안정한 유닛을 계속해서 노출시키는데 사용할 수 있다. 이 단계에서의 누설 전류의 감소는 자기 회복으로 인한 것일 수 있기 때문에 제1 반복 누설 전류 스크리닝 단계(112)를 통과한 제2 커패시터 세트에 대해 번인 처리 완료 후 제2 반복 누설 전류 스크리닝 단계(130)를 수행하여 아웃라이어나 결함 있는 부분을 제거할 수 있다. 제2 반복 누설 전류 스크리닝 단계(130)는 번인 후 또는 리플로 처리 단계(120) 이후에 수행할 수 있는데, 이에 대한 자세한 설명은 아래에서 하도록 한다.
필요한 경우, 제2 커패시터 세트에 대한 제2 반복 누설 전류(126) 측정 전에 리플로 처리 단계(120)를 통한 솔더링(soldering)을 제2 커패시터 세트에 실시할 수 있다. 상기 리플로 처리 단계(120)에서는 제2 반복 누설 전류 스크리닝(130) 후, 추가적인 불안정 커패시터를 발견하기 위해 커패시터를 추가적인 응력(stress)하에 둘 수 있다. 그러나, 앞서 언급한 바와 같이, 이와 같은 처리 순서만이 허용되는 것이 아니며, 경우에 따라서, 제2 반복 누설 전류 스크리닝(130)을 번인 처리(114) 후 그리고 리플로(120) 전에 수행할 수 있다. 경우에 따라서는 제1 커패시터 세트에 리플로 단계를 실시하는 것도 가능하다.
제2 커패시터 세트에 제2 반복 누설 전류 스크리닝 단계(130)를 실시하기 전에 리플로 처리 단계(120)가 끝나면, 도 1에 나타난 바와 같이, 번인 처리 후에 끝날 수 있다. 일반적으로, 리플로는 커패시터가 기판에 솔더링될 수 있는 처리 과정이다. 도 1의 아웃풋(124)에 나타난 바와 같이, 번인 후 리플로 솔더링을 하게 되면, 리플로 처리로 인해 커패시터에 가해진 추가적인 열기계적 스트레스 때문에 불안정해진 커패시터들을 노출시킬 수 있다. 이러한 이유로, 불안정한 부분을 추가적으로 스크리닝하고 제거하기 위해, 제2 반복 누설 전류 측정(126) 전에 리플로를 수행할 수 있다. 기본적인 리플로 솔더 처리에는 FR-4 기판 등의 인쇄회로기판(PCB) 상에 솔더 페이스트를 부여하는 단계, 상기 커패시터들을 페이스트에 배치하는 단계, 및 어셈블리에 열을 가함으로써 페이스트 안의 솔더를 녹이는 단계 (리플로)가 포함된다. 그러면, 솔더가 PCB 및 커패시터 말단으로 젖어들어서 바람직한 솔더 필릿(fillet) 연결이 이루어지게 된다. 도 1의 단계(122)에 나타난 바와 같이 컨벡션 리니어 오븐(convection linear oven)에서 리플로 처리가 이루어질 수 있다. 실시예에 따라서, 컨벡션 리니어 오븐은 약 200℃ 내지 280℃, 약 205℃ 내지 270℃, 또는 약 210℃ 내지 260℃의 최고 온도 프로파일(peal temperature profile)을 가질 수 있다. 가령, 저온에서 녹는 SnPB(납 기반) 솔더가 사용되는 의료, 군사 및 항공 적용 분야에서는, 약 210℃ 내지 약 225℃의 온도 범위에서 리플로가 발생할 수 있다. 한편, 고온에서 녹는 납-불포함 솔더를 사용한 상업 분야에서는, 약 245℃ 내지 약 260℃의 온도 범위에서 리플로가 발생할 수 있다. 앞서 설명한 리플로 처리 과정에서는 비록 컨벡션 오븐을 사용했지만, 이 외에도 적외선 컨벡션 오븐이나 기체상 오븐(vapor phase oven) 등이 리플로에 사용될 수 있다. 또는, 웨이브 솔더링 및 열판(hot plate)을 사용해서도 리플로를 수행할 수 있다.
리플로 처리 후, 도 1에 나타난 바와 같이, 처리 단계(126)로서 제2 커패시터 세트에 대한 제2 반복 누설 전류를 측정할 수 있으나, 실시예에 따라서, 리플로 전에 제2 누설 전류를 측정할 수도 있다. 도 1에 나타난 바와 같이, 번인 처리(114) 및 리플로(120)를 겪었으며 제1 반복 누설 전류 스크리닝(112)을 통과하는 커패시터들(즉, 제2 커패시터 세트)의 제2 누설 전류를 측정할 수 있다. 제2 누설 전류는 실시예에 따라서, 약 20℃ 내지 약 150℃의 온도 범위에서 측정할 수 있다. 가령, 어떤 실시예에서는 약 25℃ 등 약 20℃ 내지 약 30℃의 온도 범위; 어떤 실시예에서는 85℃ 등 약 75℃ 내지 약 95℃ 의 온도 범위; 또 어떤 실시예에서는 약 100℃ 내지 150℃의 온도 범위에서 DCL을 측정할 수 있다. 가령, 상기 온도는 약 125℃ 등 약 120℃ 내지 약 130℃의 온도 범위를 가질 수 있다. 그러나, 약 85℃ 이상에서 누설 전류를 측정할 경우, 앞서 설명한 바와 같이, 누설 전류 측정 시 인가된 전압은 정격 전압의 약 2/3일 수 있다. 제2 누설 전류를 측정한 온도와 상관 없이, 제2 커패시터 세트의 제2 누설 전류 측정과 관련해 수집한 데이터로부터 제2 평균 누설 전류를 계산할 수 있다. 제2 평균 누설 전류 측정 후, 제2 커패시터 세트를 위한 제2 기설정 값을 계산할 수 있는데, 이는 제2 평균 누설 전류보다 높은 1 표준 편차 이상의 표준 편차와 같을 수 있다. 그러나 실시예에 따라서, 제2 기설정 값은 제2 평균 누설 전류보다 높은 3 표준 편차 이상의 표준 편차와 같을 수 있다. 이는 제2 한계(즉, 기설정된 값)가 측정되는 처리 단계(128)에 나타나 있다. 그런 다음, 아웃풋 단계(130)에 나타난 바와 같이, 제2 기설정된 값보다 높은 제2 누설 전류를 갖는 모든 커패시터는 잠재적으로 불안정한 커패시터 또는 아웃라이어임을 나타내기 때문에 샘플 또는 로트에서 제거될 수 있다. 한편, 제2 기설정된 값 미만의 제2 누설 전류를 갖는 커패시터는 모두 제2 반복 스크리닝을 통과하여 제2 반복 스크리닝 이후의 추가적인 스크리닝까지 로트 또는 샘플에 남게 되어, 제3 커패시터 세트를 형성하게 된다. 제2 커패시터 세트의 제2 누설 전류 측정 전에 리플로 처리(120)가 수행되지 않은 경우, 제2 반복 누설 전류 스크리닝의 결과로 생성된 제3 커패시터 세트에 앞서 설명한 바와 같이 리플로 처리(120)를 실시할 수 있다.
추가적인 처리 단계로서, 기능성 테스트(132)를 통해, 앞서 설명한 제1 반복 누설 전류 스크리닝(112)과 제2 반복 누설 전류 스크리닝(130)을 통과하는 커패시터들(즉, 제3 커패시터 세트)의 표준 커패시터 특성을 측정할 수 있다. 이 단계에서는, 추가적인 통계 분석을 바탕으로 로트 또는 샘플에서 추가적으로 불안정 및 결함 있는 커패시터를 스크리닝 및 제거할 수 있다. 기능성 테스트는 어떤 실시예에서는 약 15℃ 내지 약 35℃의 온도 범위, 또 어떤 실시예에서는 약 20℃ 내지 약 30℃의 온도 범위에서 수행될 수 있다. 가령, 상기 테스트는 약 25℃에서 수행될 수 있다.
상기 기능성 테스트(132)가 수행되는 온도와 상관없이, 도 1에 나타난 바와 같이, 샘플에 남아 있는 커패시터들(즉, 제3 커패시터 세트)에 대한 제3 반복 누설 전류를 측정할 수 있다. 상기 제3 누설 전류가 측정된 온도와 상관없이, 제3 커패시터 세트에 대한 제3 누설 전류 측정치와 관련해 수집한 데이터로부터 제3 평균 누설 전류를 계산할 수 있다. 제3 평균 누설 전류 측정 후, 제3 커패시터 세트의 제3 기설정된 값을 계산할 수 있는데, 이는 상기 제3 평균 누설 전류보다 높은 1 표준 편차 이상의 표준 편차와 같을 수 있다. 그러나, 실시예에 따라서, 상기 제3 기설정 값은 상기 제3 평균 누설 전류보다 높은 3 표준 편차 이상의 표준 편차와 같을 수 있다. 이는 제3 한계(즉, 기설정된 값)가 측정되는 처리 단계(134)에 나타나 있다. 그런 다음, 아웃풋 단계(136)에 나타난 바와 같이, 상기 제3 기설정된 값보다 높은 제3 누설 전류를 갖는 모든 커패시터들은 잠재적인 불안정 커패시터 또는 아웃라이어를 나타내기 때문에 샘플 또는 로트로부터 제거될 수 있다. 한편, 상기 제3 기설정된 값 미만의 제3 누설 전류를 갖는 모든 커패시터들은 제3 반복 스크리닝을 통과하여 배출되거나 제3 반복 스크리닝 이후의 추가적인 스크리닝을 위해 로트 또는 샘플에 남겨짐으로써 제4 커패시터 세트를 형성할 수 있다. 따라서, 로트에 남아 있는 커패시터는 극히 낮은 실패율과 높은 신뢰도 보장을 위해 통계 분석을 바탕으로 최소 세 번의 반복 누설 전류 스크리닝을 거친 커패시터들일 것이다.
제3 반복(132)에서 스크리닝된 커패시터들에 추가적인 테스트(도 1에 미도시)를 실시할 수 있다. 누설 전류를 바탕으로 한 스크리닝과 더불어, 두 번의 반복 누설 전류 스크리닝(예: 제3 커패시터 세트)을 통과하는 커패시터들에는 등가 직렬 저항(ESR), 유전계수(dissipation factor), 및 커패시턴스(capacitance) 측정을 위한 테스트가 이루어질 수 있다. 이러한 커패시터들에 대해서는, ESR, DF 및 커패시턴스와 관련하여 수집한 통계 분석을 바탕으로, 추가적인 스크리닝을 통해 모든 불안정한 부분들을 제거할 수 있다. 가령, 커패시턴스가 측정된 경우, 보호 주파수대 허용 한계(guard banded tolerance limit) 부합 여부를 바탕으로 커패시터를 스크리닝할 수 있는 반면, ESR 및/또는 DF이 측정된 경우, 평균 컷오프(cutoff) 한계보다 1 표준 편차 이상의 표준 편차를 갖는 모든 아웃라이어는 배출되어 사용될 로트 또는 샘플로부터 제거할 수 있다.
본 발명에 따른 스크리닝 방법은 고체 전해커패시터와 습식 전해커패시터 모두에 수행될 수 있다. 본 발명에 따른 방법에 의해 스크리닝된 고체 또는 습식 전해커패시터는 입플랜트식 세동 제거기, 심박 조율기, 전기 제세동기, 신경 자극기, 약물투여; 자동차 분야; RADAR 시스템 등 군사 분야; 라디오, TV 등의 소비자 가전 등 다양한 분야에 적용될 수 있다. 가령, 일 실시예에 따르면, 상기 커패시터는 고압 (예: 약 500 볼트 내지 약 850 볼트, 또는 바람직하게는 약 600 볼트 내지 약 800 볼트) 치료를 환자에게 제공하도록 구성된 임플랜트식 의료 장치에 적용될 수 있다. 상기 장치는 허메티컬리 실드(hermetically sealed)되고 생물학적으로 불활성한 컨테이너나 하우징(housing)을 포함할 수 있다. 하나 이상의 리드(lead)가 정맥을 통해 상기 장치와 환자의 심장 사이에서 전기적으로 결합된다. 심장의 활동을 감지하고 및/또는 심장에 전압을 제공하기 위한 심장 전극이 제공된다. 상기 리드의 적어도 일부 (예: 리드의 단부)는 심장의 하나 이상의 심실 및 심방에 근접 또는 접촉하도록 제공될 수 있다. 상기 장치는 또한 그 내부 또는 외부에 위치한 건전지에 직렬로 연결 및 결합되어 커패시터 뱅크에 에너지를 공급하는 두 개 이상의 커패시터를 일반적으로 포함하는 커패시터 뱅크를 포함한다. 한편으로는 높은 전도성 때문에, 본 발명에 따른 방법에 의해 스크리닝된 커패시터들은 우수한 전기적 특성을 달성할 수 있으며 이에 따라 임플랜트식 의료 장치의 커패시터 뱅크에 적합할 수 있다. 가령, 커패시터가 전자 회로에서 충전 및 방전 시 저항기로서 작용하는 정도를 나타내는 등가 직렬 저항 (“ESR”)은 실시예에 따라서, 1000Hz의 주파수에서 2-볼트 바이어스 및 1-볼트 신호에서 측정한 경우, 1500 밀리옴 미만, 1000 밀리옴 미만, 또는 500 밀리옴 미만일 수 있다.
본 발명에 따른 방법에 의해 한 커패시터 샘플 또는 로트를 스크리닝한 후, 상기 커패시터 로트의 샘플은 기설정된 정격 전압 미만의 수준으로 전압을 감세(derate)할 필요 없이 고객에게 공급될 수 있다. 다시 말해, 상기 스크리닝 방법은 불안정한 커패시터를 필터링함으로써 고객에게 공급되는 커패시터가 더 낮은 (즉 감세된) 전압이 아닌, 그 정격 전압에서 사용될 수 있게 한다.
본 발명의 반복 스크리닝 방법에 따라 스크리닝한 다수의 커패시터 내에 결함이 잠재되어 있을 위험성을 더욱더 최소화하기 위해, 전체를 모두 고려한 모든 스크리닝된 로트의 평균 누설 전류와 비교해 아웃라이어/매버릭(outlier/maverick)인 평균 누설 전류를 갖는 스크리닝된 로트를 필터링하기 위한 보호 장치로서, 스크리닝된 로트와 다른 스크리닝한 로트와의 비교를 바탕으로 추가적인 스크리닝 단계를 수행할 수 있다. 전체를 모두 고려한 스크리닝된 모든 로트의 평균 누설 전류는 그랜드 평균 누설 전류(grand mean leakage current)라고 일컫는다. 도 26에 나타난 바와 같이, 다수의 커패시터 로트의 그랜드 평균 누설 전류는 스크리닝 후 측정할 수 있다. 각각의 스크리닝한 로트의 평균 누설 전류는 제1 누설 전류 스크리닝을 통과한 로트 내의 커패시터를 사용해 측정할 수 있는데, 더 구체적으로는, 번인 열 처리 또는 추가적인 처리 및/또는 스크리닝을 거친 커패시터 등을 사용해 측정할 수 있다. 그런 다음, 모든 로트의 그랜드 평균 누설 전류보다 1 표준 편차 이상의 표준 편차 이상인 누설 전류 값 등의 기설정된 값보다 높은 평균 누설 전류를 갖는 모든 커패시터는 고객에게 공급될 수 있는 로트로서는 거부될 수 있다. 가령, 상기 그랜드 평균 누설 전류보다 3 표준 편차 이상인 평균 누설 전류를 갖는 로트는 거부될 수 있다. 이러한 추가적인 스크리닝 단계는 고객에게 공급되는 로트-대-로트 변수를 제한할 수 있다.
한편, 본 발명의 스크리닝 방법에 따르면, 번인 처리 전에, 기설정 수준보다 높은 초기 누설 전류를 갖는 모든 커패시터들은 커패시터 로트에서 제거되는 단계가 포함되어 있기 때문에, MIL-PRF-55365H에 기재된 것과 같은 전통적인 와이블 모델에서, 예측된 실패율을 계산하는 것은 불가능하다. 상기와 같은 커패시터들은 초기 실패 또는 유아 사망한 것으로 일컫는다. 또한, 와이블 방법에서는 그 예측 실패율 계산에 있어서 표면 장착 부분들의 다측면 리플로가 기판에 미치는 영향을 고려하지 못했다. 그러나, 본 발명의 스크리닝 방법을 활용하는 경우에는 앞서 설명한 바와 같이 새로운 방법을 통해 예측 실패율을 계산할 수 있게 된다.
고객에게 공급되는 커패시터 로트의 예측 실패율을 측정하기 위해, 모든 계산을 하기에 앞서, 추출한 샘플에는 모의 생산 루틴(simulated production routine)을 수행하게 된다. 이때 생산 루틴에는 양면 리플로가 포함된다. 그런 다음, 모의 생산 루틴을 통해 샘플의 거동을 바탕으로 계산을 하게 된다. 일반적으로 예측 실패율 계산은 두 개의 주요 단계를 바탕으로 하는데, 가속화된 온도 (예: 125℃) 및 전압(예: 정격 전압의 2/3)에서 특정 시간 동안 다수의 부분들에 수명 테스트를 실시한 결과가 25℃에서 등가 구성/장치 시간으로 환산된다. 그런 다음, 실패 횟수와 등가 구성/장치 시간을 사용해 예측 실패율과 실패 사이의 평균 시간을 계산한다. 등가 장치/구성 시간(equivalent device/component hours)의 측정은 고체 탄탈룸 커패시터에 적용된 것과 같은 아레니우스(Arrhenius) 모델을 사용한 MIL-HDBK-217 신뢰도 예측 방법을 바탕으로 하는데, 여기서는 아레니우스 모델을 사용해 온도 증가에 따른 실패율 가속을 예측하며, 이는 MIL-HDBK-217 핸드북에 기재된 바와 같다. 상기 등가 장치/구성 시간 계산은 또한 약 1.08 내지 약 1.15 eV의 범위를 가질 수 있는 탄탈룸의 활성 에너지도 고려한다.
한편, 실패율 계산은 시간-제한적(time-bounded) 샘플 테스팅을 위한 카이제곱(chi-squared) 계산을 바탕으로 하는 것으로, 자유의 정도가 실패 횟수에 1을 더한 값에 2를 곱한 값과 같다. 실패율 계산에 입력할 파라미터에는 커패시터의 정격 전압, 테스트한 커패시터의 개수, 커패시터를 테스트한 시간, 테스트 온도, 테스트 전압, 실패 횟수, 바람직한 신뢰도 수준, 바람직한 적용 온도, 및 바람직한 적용 전압 등이 포함된다. 계산된 결과 아웃풋에는 테스트 온도 가속화 인자, 테스트 전압 가속화 인자를 고려한, 특정 테스트 시간 동안 특정 전압 및 온도에서 특정 개수의 샘플에 대한 수명 테스트; 그리고 적용 전압 가속화 인자를 고려한, 수명 테스트 및 총 등가 구성/장치 시간 동안에 발생한 실패 횟수를 바탕으로 샘플이 선택된 총 커패시터에 대한 실패율의 예측적 계산을 수행한 결과에 따른 25℃에서의 등가 구성/장치 시간이 포함된다. 마지막으로, 상기 예측 실패율 계산으로부터, 실패 사이의 평균 시간 (MTBF)을 측정할 수 있다.
먼저, 스크리닝되는 커패시터의 최종 사용 적용 온도에서의 등가 구성 시간을 측정하기 위해, 테스트/스크리닝 온도 가속화 인자 및 테스트/스크리닝 전압 가속화 인자를 측정할 수 있다. 하기의 수학식 1은 상기 테스트/스크리닝 온도 가속화 인자 (TTAF)가 측정되는 과정을 나타내는데, 여기에는 적용 및 테스트 온도를 켈빈도(degree Kelvin)로 변환하는 과정이 포함된다.
Figure 112013079016528-pat00001
한편, 하기의 수학식 2는 테스트/스크리닝 전압 가속화 인자(TVAF)가 측정되는 과정을 나타낸다.
Figure 112013079016528-pat00002
또한, 하기의 수학식 3은 커패시터의 적용 온도에서 등가 구성 시간이 결정되는 과정을 보여준다:
Figure 112013079016528-pat00003
다음으로, 상기 등가 구성 시간은 필요한 경우 등가 구성 연도로 변환할 수 있다. 그런 다음, 하기의 수학식 4에 나타난 바와 같이, 적용 전압 가속화 인자 (AVAF)를 측정할 수 있다.
Figure 112013079016528-pat00004
다음으로, 상기의 수학식들을 통한 계산 결과를 사용해 실패율을 계산할 수 있는데, 여기서 실패율은 1000 시간당 실패율 퍼센트로 나타낸다. 상기 실패율은 카이 제곱 분포를 바탕으로 하며 카이 제곱 분포의 단측 확률(one-tailed probability)의 역을 측정하는 것을 포함한다. 수학식 5는 실패율 측정을 위한 수학식이다:
Figure 112013079016528-pat00005
"CHIINV”함수는 신뢰도 수준 인자와 자유 인자의 정도라는 두 가지 인자의 카이 제곱 값을 계산한다. 신뢰도 인자는 1에서 인풋 신뢰도 수준을 십진법으로 나타낸 값을 뺀 값이다. 자유 인자의 정도는 커패시터의 수명 테스트 시 관측한 실패 횟수와 1의 합을 두 배 한 것이다. 이 인자는 실패 횟수와 상관없이 특정 길이의 시간 동안 이루어지는 샘플 테스팅을 나타낸다. 그러면 카이 제곱된 값은 수학식 3에서 측정된 등가 구성 시간에 2를 곱한 값으로 나뉘게 된다. 그리고 그 결과 값을, 수학식 4에서 측정된 적용 전압 가속화 인자 (AVAF)을 2로 나눈 값과 곱한다. 다음으로, 이 결과 값은 1000의 100배, 즉 100,000로 곱함으로써 최종 예측 실패율을 “1000 시간당 실패 퍼센트"로 나타내게 된다.
상기 수학식 5와 같이 1000 시간당 실패율 퍼센트로서 예측 실패율을 측정한 후에는 이 실패율을 수학식 6과 같이 실패 사이 평균 시간 (MTVF)으로 변환할 수 있다:
Figure 112013079016528-pat00006
본 발명의 방법에 따라, 수명 테스트 후 상기 수학식 5를 사용해 커패시터의 예측 실패율을 측정하는 경우, 커패시터의 예측 실패율은 1000 시간당 약 0.000005% 실패율 내지 1000 시간당 약 0.01% 실패율, 구체적으로는 1000 시간당 약 0.000008% 내지 1000 시간당 약 0.009%의 실패율, 그리고 약 50% 내지 약 99.9%의 신뢰도 수준, 구체적으로는 약 55% 내지 약 95%의 신뢰도 수준, 더 구체적으로는 약 60% 내지 약 90%의 신뢰도 수준에서 측정 시, 1000 시간당 약 0.00001% 실패율 내지 1000 시간당 약 0.008% 실패율을 나타낼 수 있다.
상기 설명한 바와 같이, 본 발명의 방법에 의해 스크리닝된 커패시터는 고체 또는 습식 전해커패시터일 수 있다. 고체 전해커패시터는 일반적으로 양극체, 유전층, 고체 전해질을 포함하는 커패시터 요소를 포함한다. 상기 커패시터는 또한 양극 단자에 연결되기 위해 양극체에 전기적으로 연결되는 양극 리드(예: 리본, 와이어, 시트 등)를 포함할 수 있다. 밸브 금속 구성은 밸브 금속(즉, 산화될 수 있는 금속) 또는 탄탈룸, 니오븀, 알루미늄, 하프늄, 탄타늄, 그 합금, 그 산화물, 그 질화물 등과 같은 밸브 금속-기반 화합물을 포함할 수 있다. 가령, 상기 밸브 금속 조성물은 니오븀 대 산소의 원자 비율이 1:1.0±1.0인 니오븀 산화물 등과 같은 전기적으로 전도성을 띠는 니오븀 산화물을 포함할 수 있다. 여기서, 실시예에 따라서, 상기 니오븀 대 산소의 원자 비율은 1:1.0±0.3, 1:1.0±0.1, 또는 1:1.0±0.05일 수 있다. 가령, 니오븀 산화물은 NbO0 .7, NbO1 .0, NbO1 .1, 및 NbO2일 수 있다. 일 실시예에 따르면, 상기 밸브 금속-기반 파우더는 종래의 파우더 프레스 몰드를 사용해 콤팩트(compacted)된 것을 사용함으로써 다공성 양극체를 형성한다. 그런 다음, 상기 다공성 양극체는 소결되어 다공성의 완전한 몸체를 형성한다.
일단 조성되면, 유전층은 소결된 양극체를 양극적으로 산화 ("양극산화")함으로써 형성될 수 있다. 이는 양극체의 다공(pore) 위 및/또는 안에 유전층이 형성되는 결과를 가져온다. 가령, 탄탈룸(Ta) 양극은 양극산화되어 탄탈룸 오산화물 (Ta2O5)을 형성할 수 있다. 일반적으로, 양극산화는 가령 양극을 전해질에 담그는 등 양극에 전해질을 초기에 부여함으로써 수행된다. 커패시터 요소 또한 커패시터에 대해 음극 기능을 하는 고체 전해질을 포함한다.
일 실시예에 따르면, 고체 전해커패시터의 음극은 이산화망간으로부터 일차적으로 생성될 수 있으며, 일반적으로 망간화라고 불리는 과정에 의해 생성된다. 이 과정에서, 양극화로부터 형성된 유전체 상에 전도성 있는 반전극 코팅이 형성된다. 망간화 단계는 일반적으로 질산염 망간 수용액에 양극화된 장치를 담그고, 침윤화된 장치를 습한 분위기에서 가열하여, 질산을 고체의 전도성 이산화망간으로 전환함으로써 이루어진다. 다시 말해, 이산화망간 고체 전해질은 질산염 망간 (Mn(NO3)2)의 피놀리틱 분해(pyrolytic decomposition)에 의해 형성될 수 있다. 이산화망간으로부터 형성된 음극을 갖는 이러한 커패시터들은 허메티컬리 실드된 커패시터들의 경우, 최고 약 250℃, 구체적으로는 약 230℃의 고온에서 작동 가능하다.
또 다른 일 실시예에서, 고체 전해질은 하나 이상의 전도성 폴리머층으로부터 형성될 수 있다. 상기 전도성 폴리머는 폴리피롤; 폴리티오펜, 폴리(3,4-에틸렌디옥시티오펜)(PEDT); 폴리아닐린); 폴리아세틸렌; 폴리-피-페닐렌; 폴리페놀레이트; 등; 그리고 그 유도체 등을 포함할 수 있다. 상기 양극 부분은 각각 탄소층(예: 흑연) 및 은층과 함께 선택적으로 적용될 수 있다. 상기 은층은 가령 상기 커패시터에 대한 솔더가능한(solderable) 전도체, 접촉층(contact layer), 및/또는 전하 수집기(charge collector)로서의 역할을 할 수 있고 탄소 코팅은 상기 은 코팅과 고체 전해질의 접촉을 제한할 수 있다. 이러한 코팅은 상기 고체 전해질의 일부 또는 전체를 커버할 수 있다.
커패시터가 형성된 특정 방식과 상관없이, 종래 기술에 따라 말단에 연결될 수 있다. 가령, 양극 및 음극 말단은 각각 양극 리드(예: 시트나 와이어) 및 음극에 전기적으로 연결될 수 있다. 일반적으로, 커패시터가 바람직한 방식으로 기능하도록 하기 위해, 음극 말단으로부터 양극 말단을 전기적으로 차단하는 것이 바람직하다. 이러한 차단을 달성하기 위해 다양한 기술을 적용할 수 있다. 일 실시예에 따르면, 가령, 상기 리드에 형성된 모든 산화층 및/또는 음극층은 에칭 처리(예: 화학, 레이저 등)를 통해 간단하게 제거될 수 있다.
앞서 기재한 바와 같이, 본 발명의 방법에 의에 스크리닝될 수 있는 고체 전해커패시터는 커패시터 요소의 양극 리드가 전기적으로 연결되는 양극 말단(termination) 및 커패시터의 음극이 전기적으로 연결되는 음극 말단을 포함한다. 전도성 물질 등과 같이 어떤 전도성 물질이라도 말단 형성에 사용될 수 있다. 말단을 연결하는 기술로는 용접(welding), 접착성 본딩(adhesive bonding), 내화 금속 페이스트(refractory metal paste) 등 모든 종래 기술이 사용 가능하다. 상기 커패시터 요소가 일단 부착되면, 상기 리드 프레임/말단은 케이싱 내에서 밀봉(encapsulated)될 수 있고, 이는 다시 실리카 또는 그외 어떤 밀봉 물질로도 채워질 수 있다. 케이스의 너비와 길이는 적용 분야에 따라 달라질 수 있다. 적합한 케이싱으로는 가령 "A", "B", "C", "D", "E", "F", "G", "H", "J", "K", "L", "M", "N", "P", "R", "S", "T", "V", "W", "Y", 또는 "X" 케이스 (AVX 코퍼레이션) 등이 사용 가능하나 여기에 한정되지 않는다. 사용된 케이스의 크기와 상관없이, 상기 커패시터 요소는 양극 및 음극 말단의 적어도 일부가 노출되도록 밀봉(encapsulated)된다. 밀봉(encapsulation) 후, 상기 양극 및 음극 말단의 노출된 부분은 노화(aged), 스크리닝(screened), 및 바람직한 크기로 다듬어질(trimmed) 수 있다.
앞서 설명한 바와 같이, 상기 양극 리드는 시트나 와이어의 형태일 수 있고, 탄탈륨, 니오븀, 니오븀 산화물 등과 같은 밸브 금속 화합물로부터 형성될 수 있다. 가령, 본 발명의 스크리닝 방법은 도 2 및 도 3에 도시된 고체 전해커패시터 등 다수의 실시예를 스크리닝하는데 사용될 수 있다. 도 2에 도시된 바와 같이, 상기 고체 전해커패시터는 시트 형태의 양극 리드를 사용할 수 있다. 또한, 도 3에 도시된 바와 같이, 상기 고체 전해커패시터는 와이어 형태의 양극 리드를 사용할 수 있다.
가령, 일 실시예에서, 스크리닝할 커패시터는 도 2에 도시된 바와 같이, 양극체에 결합된 시트(예: 플레이트, 호일 등)를 사용할 수 있다. 이와 같은 다양한 커패시터의 예는 본 명세서에서 모든 용도로 인용된 샐리스버리( Salisbury )의 미국 특허 5,357,399; 헌팅턴( Huntington )의 미국 특허 6,751,085; 헌팅턴( Huntington )의 미국 특허 6,643,121; 헌팅턴( Huntington )의 미국 특허 6,849,292; 헌팅턴( Huntington)의 미국 특허 6,673,389; 헌팅턴( Huntington )의 미국 특허 6,813,140; 및 헌팅턴( Huntington )의 미국 특허 6,699,767에 기재되어 있다. 도 2에는 본 발명의 방법에 의해 스크리닝될 수 있는 고체 전해커패시터(200)의 일 실시예가 도시되어 있는데, 이 고체 전해커패시터(200)는 시트 형태의 양극 리드(210)를 포함한다. 상기 양극 리드(210)는 밸브 금속 조성물(예: 탄탈룸)로부터 마련된 압축(compressed) 양극체(213)에 결합된다. 다른 결합 수단도 사용가능하나, 일 특정 실시예에 다르면, 상기 양극 리드(210)는 접착제(adhesive)(212)를 사용해 양극체(213)에 결합된다. 상기 접착제(212)는 처음에 상기 양극 리드(210)의 표면에 적용될 수 있다. 그런 다음, 상기 압축 양극체(213)는 접착제(212) 위에 배치될 수 있다. 그런 다음, 상기 양극체(213)와 양극 리드(210)는 소결되어, 상기 양극체와 양극 리드 모두의 접착제와 금속 간의 결합이 형성되도록 한다. 일단 부착되면, 상기 양극체(213)는 양극산화처리되어 앞서 설명한 바와 같이 고체 전해질에 적용될 수 있다. 필요한 경우, 역시 앞서 설명한 바와 같이 탄소층(227) 및/또는 하나 이상의 은층(221 또는 222)과 같은 추가적인 층이 적용될 수도 있다. 상기 커패시터(200)는 또한 상기 양극체(213)를 씌우는(sheath) 측벽(224)에서 밀봉 수지(encapsulating resin)을 포함할 수 있다. 종단 캡(end cap)(228 및 229)이 각각 상기 커패시터(220)의 음극 및 양극 말단으로서 제공된다.
본 발명의 방법에 의해 스크리닝될 수 있는 고체 전해커패시터의 또 다른 실시예가 도 3에 도시되어 있다. 상기 고체 전해커패시터(330)는 다공 양극체(porous anode body)의 형태를 갖는 양극 리드(360)를 사용할 수 있다. 이러한 실시예에서는, 상기 커패시터 요소의 형성(330) 후, 양극 및 음극 말단은 상기 양극 와이어(360)와 고체 전해질층(354)에 전기적으로 연결될 수 있다. 상기 말단의 특정 구성은 종래 기술에 따라 다양하게 구현될 수 있다. 도 3에 있어서, 가령, 양극 말단(370)과 음극 말단(380)을 포함하는 일 실시예가 도시되어 있다. 상기 특정 실시예에서, 상기 음극 말단(380)은 상기 커패시트 요소(380)의 저면(339)과 전기적으로 접촉한 부분(382)을 포함한다. 상기 커패시트 요소(330)를 상기 음극 말단(380)에 부착하기 위해, 종래 기술에 따라 전도성 접착제가 사용될 수 있다.
상기 양극 말단(370)은 제2 부분(374)에 실질적으로 수직으로 배치된 제1 부분(376)을 포함한다. 상기 제2 부분(374)은 상기 양극 와이어(360)를 전달하는 영역(351)을 포함한다. 필요한 경우, 상기 영역(351)은 상기 와이어(360)의 표면 접촉 및 기계적 안정성을 추가적으로 보장하기 위한 "U-형태"를 가질 수 있다. 다음으로, 상기 양극 와이어(360)는 레이저 또는 그외 적합한 방식으로 상기 영역(351)에 용접될 수 있다. 상기 커패시터 요소가 말단에 부착된 다음에는, 수지 케이싱 내에 밀봉되게 되고, 이어 실리카나 그외 종래의 봉합 물질로 채워진다. 다시 도 3에서는, 가령 커패시터(300)를 위한 봉합 케이스와 같은 일 특정 실시예가 요소(388)로 도시되어 있다. 상기 봉합 케이스(388)는 상기 커패시터(300)를 위한 추가적인 구조적 및 열 보호 역할을 한다. 봉합 후, 양극 및 음극 말단 각각의 노출된 부분은 노후화, 스크리닝, 및 다듬어질 수 있다. 필요한 경우, 상기 노출된 부분은 상기 케이싱(388)의 외부를 따라 선택적으로 두 번 접힐 수 있다 (예: 약 90°각도로).
본 발명의 방법에 의해 스크리닝될 수 있는 고체 전해커패시터의 또 다른 일 실시예는 도 27에 도시된 커패시터와 같은 허메티컬리 실드된 커패시터이다. 도 27에 도시된 바와 같이, 고체 전해커패시터 요소(520)가 하우징(522) 내에 허메티컬리 실드되어 상기 커패시터(500)를 형성한다. 금속, 플라스틱, 세리믹 등 다양한 물질을 사용해 상기 하우징을 형성할 수 있다. 일 실시예에서는, 상기 하우징은 하나 이상의 금속층, 가령, 탄탈룸, 니오븀, 알루미늄, 니켈, 하프늄, 티타늄, 구리, 은, 철(예: 스테인리스철), 및 그 합금(예: 전기적 전도성 산화물), 그 합성물(예: 전기적 전도성 산화물로 코팅된 금속) 등을 포함한다. 또 다른 실시예에서, 상기 하우징은 질화알루미늄, 산화알루미늄, 실리콘 산화물, 산화마그네슘, 산화칼슘, 유리 등, 그리고 그 조합 등으로 이루어진 하나 이상의 세라직 물질층을 포함할 수 있다.
상기 하우징은 원통형, D-형태, 직사각형, 삼각형, 각기둥 형태 등 어떤 필요한 형태로도 구현될 수 있다. 도 27에 있어서는, 가령, 하우징(522)과 커패시터 요소(520)를 포함하는 커패시터 요소(500)의 일 실시예가 도시되어 있다. 용적 효율의 증대를 위해, 상기 커패시터 요소(500)는 상기 하우징(522)에 의해 규정되는 내부 캐비티(internal cavity)(526)의 길이와 비교적 유사한 길이(상기 양극 리드(560)의 길이를 제외한)를 가질 수 있다. 또한, 비록 도 27에는 하나의 커패시터 요소(520)가 도시되어 있지만, 상기 하우징(522)은 다수의 커패시트 요소(520)를 포함할 수 있다는 점을 이해해야 할 것이다. 또한, 각 커패시터 요소(520)는 상기 하우징에 허메티컬리 실드되기 전에 본 발명의 방법에 의해 별도로 스크리닝될 수 있다는 점을 이해해야 할 것이다. 이에 대한 대체안으로, 상기 커패시터 요소(520)는 상기 하우징(522) 내에 허메티컬리 실드될 수도 있는데, 그런 다음에는, 상기 커패시터 요소(500) 자체가 본 발명의 방법에 의해 스크리닝될 수 있다.
상기 커패시터 요소는 양극 말단과 음극 말단이 상기 하우징의 외부에 형성되어 이후에 회로 안에 통합될 수 있도록 상기 하우징에 부착될 수 있다. 말단의 특정 구성은 적용 분야에 따라 다르게 구현될 수 있다. 일 실시예에서, 가령, 상기 커패시터 어셈블리는 표면 장착이 가능하나 여전히 기계적으로는 튼튼한 형태로 형성될 수 있다. 가령, 상기 양극 리드는 외부의 표면 장착 가능한 양극 및 음극 말단(예: 패드, 시트, 플레이트, 프레임 등)에 전기적으로 연결될 수 있다. 이러한 말단은 커패시터와 연결되기 위해 상기 하우징을 통과하도록 연장될 수 있다. 상기 말단의 두께나 높이는 상기 커패시터 어셈블리의 두께를 최소화하도록 일반적으로 선택된다. 필요한 경우, 상기 말단의 표면은 당업자에게 알려진 바와 같이 최종 부분이 회로기판에 장착가능하도록 니켈, 은, 금, 주석 등으로 전기도금될 수 있다. 일 특정 실시예에서, 상기 말단에는 각각 니켈과 은 플래시(flash)가 증착되고, 상기 장착가능한 표면 또한 주석 솔더층으로 도금된다. 또 다른 실시예에서, 상기 말단은, 추가적인 전도성 증대를 위해, 기본 금속층(예: 구리 합금) 상에 얇은 외부 금속층(예: 금)이 증착된다.
특정 실시예에 있어서, 기계적으로 안정적인 방식으로 말단에의 연결을 보장하기 위해, 상기 내부 캐비티 안에 연결 부재가 제공될 수 있다. 가령, 다시 도 27에 있어서, 상기 커패시티 어셈블리(500)는 제1 부분(567) 및 제2 부분(565)으로부터 형성된 연결 부재(562)를 포함할 수 있다. 상기 연결 부재(562)는 외부 말단과 유사한 전도성 물질로부터 형성될 수 있다. 상기 제1 부분(567)과 제2 부분(565)은 일체형으로 구현되거나 직접 또는 추가적인 전도성 요소(예: 금속)로 상호 연결된 개별 피스로 구현될 수 있다. 상기 도시된 실시예에서, 상기 제2 부분(454)은 상기 리드(560)가 연장된(예: -y 방향) 측면 방향과 일반적으로 평행한 평면에 제공된다. 상기 제2 부분(567)은 상기 리드(560)가 연장된 측면 방향에 일반적으로 수직인 평면에 제공된다는 점에서 "직립(upstanding)"해 있다. 이러한 방식으로, 상기 제1 부분(567)은 사용 시 표면 접촉 및 기계적 안정성을 향상시키기 위해 수평 방향으로의 상기 리드(560)의 이동을 제한할 수 있다. 필요한 경우, 절연 물질(570)(예: TeflonTM 워셔)로 상기 리드(560)를 감쌀 수 있다.
상기 제1 부분(567)은 상기 양극 리드(560)에 연결된 장착 영역(미도시)을 포함할 수 있다. 상기 영역은 상기 리드(560)의 표면 접촉 및 기계적 안정성을 더욱더 향상시키기 위해 "U자 형태"로 될 수 있다. 상기 영역과 상기 리드(560)의 연결은 용접, 레이저 용접, 전도성 접착제 등 모든 다양한 종래 기술을 통해 수행 가능하다. 일 특정 실시예에서, 가령, 상기 영역은 상기 양극 리드(560)에 레이저 용접된다. 그러나, 어떤 기술을 선택했는지와 상관없이, 상기 커패시터 어셈블리(500)의 크기 상의 안정성을 더욱더 향상시키기 위해 상기 제1 부분(567)은 상기 양극 리드(560)를 실질적 수평 정렬로서 지탱할 수 있다.
다시 도 27에 있어서, 본 발명의 일 실시예에서는, 상기 연결 부재(562)와 커패시터 요소(520)가 각각 양극 및 음극 말단(527 및 529)을 통해 상기 하우징(522)에 연결된 것을 도시하고 있다. 상기 양극 말단(527)은 상기 하우징(522) 안에 위치하고 상기 연결 부재(562)에 전기적으로 연결된 제1 영역(527a)과 상기 하우징(522)의 외부에 위치하고 장착 표면(201)을 제공하는 제2 영역(527b)을 포함한다. 마찬가지로, 상기 음극 말단(529)은 상기 하우징(522) 안에 위치하고 상기 커패시터 요소(520)의 고체 전해질에 전기적으로 연결된 제1 영역(529a)과 상기 하우징(522) 외부에 위치하고 장착 표면(503)을 제공하는 제2 영역(529b)를 포함한다. 상기 영역의 전체가 상기 하우징의 내부 또는 외부에 위치할 필요는 없다는 사실을 이해해야 할 것이다.
상기 도시된 일 실시예에서, 전도성 트레이스(conductive trace)(527c)는 상기 하우징의 베이스(523)에서 연장되어 상기 제1 영역(527a)과 제2 영역(527b)을 연결한다. 마찬가지로, 전도성 트레이스(529c)는 상기 하우징의 베이스(523)에서 연장되어 상기 제1 영역(527a)과 제2 영역(527b)을 연결한다. 상기 전도성 트레이스들 및/또는 말단의 영역들은 분리되거나 일체형으로 구현될 수 있다. 상기 트레이스는 상기 하우징의 외벽을 통과하도록 연장될 뿐만 아니라, 상기 외벽의 외부 등의 다른 위치에 위치할 수도 있다. 본 발명이 상기 바람직한 말단 형성을 위한 전도성 트레이스들의 사용에 제한되지 않음은 물론이다.
사용된 특정 구성과 관계없이, 상기 커패시터 요소(520)와 말단(527 및 529)의 연결은 용접, 레이저 용접, 전도성 접착제 등과 같은 어떤 종래의 기술로도 수행될 수 있다. 특정 일 실시예에서, 가령, 상기 연결 부재(562)의 상기 제2 부분(565)을 상기 양극 말단(527)에 연결하는데 전도성 접착제(531)가 사용된다. 마찬가지로, 상기 커패시터 요소(520)의 음극을 상기 음극 말단(529)에 연결하는데 전도성 접착제(533)가 사용된다. 상기 전도성 접착제들은 수지 조성물 안에 함유된 전도성 금속 입자들로부터 형성될 수 있다. 상기 금속 입자들은 은, 구리, 금, 플라티늄, 니켈, 아연, 창연 등일 수 있다. 상기 수지 조성물은 열경화성 수지(예: 에폭시 수지), 경화제(예: 산 무수물), 및 커플링제(예: 실란 커플링제)를 포함할 수 있다. 적합한 전도성 접착제가 모든 목적으로 본 명세서에 참조된 오사코( Osako , et al .)의 미국 특허출원공개 제2006/0038304호에 기재되어 있다.
선택적으로, 폴리머 억제제(polymer restraint) 또한 후면, 정면, 상면, 저면, 측면(들) 또는 그 조합 등 상기 커패시터 요소의 하나 이상의 표면과 접촉되게 배치될 수 있다. 상기 폴리머 억제제는 상기 커패시터 요소에 의한 상기 하우징으로부터의 박리(delamination)의 가능성을 줄일 수 있다. 이러한 측면에서, 상기 폴리머 억제제는 갈라질 정도는 아니지만 진동력(vibrational forces)을 받았을 때 마져도 상대적으로 고정된 위치에 상기 커패시터 요소를 지탱할 수 있는 특정한 정도의 힘을 보유할 수 있다. 가령, 실시예에 따라서, 상기 억제제는 약 25℃의 온도에서 측정했을 때 약 1 내지 약 150 메가파스칼(Megapascal, "MPa"), 구체적으로는 약 2 내지 약 100 MPa, 약 10 내지 80 MPa, 약 20 내지 약 70 MPa의 인장력(tensile strength)을 보유할 수 있다. 상기 억제제는 전기적 전도성을 띠지 않는 것이 일반적으로 바람직하다.
상기와 같은 바람직한 힘 특정을 갖는 것이라면 어떤 물질이라도 사용 가능하나, 경화성 열경화성 수지가 본 발명에 특히 적합한 것으로 나타났다. 이러한 수지에는 가령 에폭시 수지, 폴리마이드, 멜라민 수지, 우레아포름알데히드 수지, 폴리우레탄, 실리콘 폴리머, 페놀산 수지 등이 포함된다. 특정 실시예에 있어서는 가령, 상기 억제제가 하나 이상의 폴리오가노 실록산을 사용할 수 있다. 에폭시 수지 또한 폴리머 억제제로 특히 적합하다. 또 다른 적합한 전도성 접촉제 수지로는 모든 목적을 위해 본 명세서에 인용된 오사코(Osako, et al.)의 미국 특허출원공개 제2006/0039304호 및 차코( Chacko )의 미국 특허 7,554,793에 기재되어 있다.
필요한 경우, 경화 촉진을 위해 경화제 또한 폴리머 억제제에 사용될 수 있다. 상기 경화제들은 상기 억제제의 약 0.1 내지 약 20 wt.%를 일반적으로 구성할 수 있다. 광개시제(photoinitiators), 점도개선제(viscosity modifiers), 서스펜션 보조제(suspension aiding agents), 색소(pigment), 응력 감소제(stress reducer), 커플링제(coupling agents)(예: 실란 커플링제), 비전도성 충전제(nonconductive filler)(예: 클레이, 실리카, 알루미나 등), 안정제(stabilizer) 등과 같은 그 외 첨가제도 사용할 수 있다. 이를 사용하는 경우, 상기 첨가제들은 총 조성물의 약 0.1 내지 20 wt.%를 일반적으로 구성할 수 있다.
다시 도 27에는, 가령, 상기 커패시터 요소(520)의 상면(581) 및 후면(577)과 접촉하도록 배치된 단일 폴리머 억제제(597)가 배치된 일 실시예가 도시되어 있다. 도 27에는 단일 억제제가 도시되어 있지만, 동일한 기능을 달성하기 위해 별도의 억제제들이 사용될 수 있음을 이해해야 할 것이다. 사실상 더 일반적으로는 상기 커패시터 요소의 어떤 바람직한 표면과도 접촉 가능하도록 어떤 수의 폴리머 억제제라도 사용될 수 있다. 다수의 억제제가 사용된 경우, 이들은 서로 접촉하도록 구현될 수도 있고 물리적으로 별도로 존재하도록 구현될 수도 있다. 가령, 일 실시예에서, 상기 커패시터 요소(520)의 상면(581) 및 정면(579)과 접촉하는 제2 폴리머 억제제(미도시)가 사용될 수 있다. 상기 제1 폴리머 억제제(597) 및 제2 폴리머 억제제(미도시)는 서로 접촉될 수도 있고 아닐 수도 있다. 또 다른 실시예에서는, 폴리머 억제제가 다른 표면들과 접촉하도록 상기 커패시터 요소(520)의 저면(583) 및/또는 측면(들)과 접촉할 수도 있고, 다른 표면들 대신에 상기 커패시터 요소(520)의 저면(583) 및/또는 측면(들)과 접촉할 수 있다.
적용 방식과 상관없이, 상기 폴리머 억제제는 가능한 박리에 대해 상기 커패시터 요소를 기계적으로 더 안정화하도록 상기 하우징의 적어도 일면과 접촉하는 것이 바람직하다. 가령, 상기 억제제는 하나 이상의 측벽(들), 외벽, 뚜껑 등의 외면과 접촉할 수 있다. 도 27에서, 가령, 상기 폴리머 억제제(597)는 상기 하우징(522)의 외면들(507 및 509)과 접촉할 수 있다. 상기 하우징과 접촉하고 있을 때는, 상기 하우징에 의해 규정된 캐비티(cavity)의 적어도 일부는 불활성 가스가 상기 캐비티를 통과하도록 흐르고 상기 고체 전해질과 산소와의 접촉을 제한하도록 비워져 있는 것이 어쨌든 바람직하다. 가령, 상기 캐비티 양의 적어도 약 5%는 상기 커패시터 요소 및 폴리머 억제제에 의해 일반적으로 비어있고, 어떤 실시예에서는, 상기 캐비티 양의 약 10% 내지 약 50%가 상기 커패시터 요소 및 폴리머 억제제에 의해 일반적으로 비어있게 된다.
상기 바람직한 방식으로 연결된 이후에는, 결과적인 패키지는 밀봉된다. 다시 도 27에 있어서, 가령, 상기 하우징(522)은 베이스(523) 및 상기 캐비티(526)가 형성된 곳 사이에 뚜껑(525)을 포함한다. 상기 뚜껑(525)과 베이스(523)는 세라믹, 금속(예: 철, 구리, 니켈, 코발트, 및 그 합금), 플라스틱 등으로부터 형성될 수 있다. 일 실시예에서, 가령, 상기 베이스(523)는 세라믹 물질로부터 형성되고 상기 뚜껑(525)은 금속 물질로부터 형성된다. 상기 뚜껑(525)은 적어도 하나의 측벽(524)과 일체형인 외벽(521)을 포함한다. 상기 도시된 일 실시예에서, 가령, 두 개의 대면하는 측벽들(524)은 단면으로 도시되어 있다. 상기 측벽(들)(524)의 높이는 상기 뚜껑(525)이 상기 커패시터 요소(520)의 어떤 표면과도 접촉하지 않고 이에 따라 오염되지 않는 높이로 구현된다. 상기 외벽(521)과 베이스(53)는 둘 다 측 방향(-y 방향)으로 연장되고 서로 일반적으로 평행하고 상기 양극 리드(560)의 측 방향에 일반적으로 평행하다. 상기 측벽(524)은 상기 베이스(523)에 일반적으로 수직인 길이 방향으로 상기 외벽(521)으로부터 연장된다. 상기 뚜껑(525)의 말단부(distal end)(506)는 상기 외벽(521)에 의해 규정되고 전단부(proximal end)(501)는 상기 측벽(524)의 립(lip)(553)에 의해 규정된다.
더 구체적으로, 상기 립(lip)(553)은 상기 측벽(524)으로부터 측 방향으로 연장되는데, 이는 상기 베이스(523)의 측 방향에 일반적으로 평행할 수 있다. 상기 립(553)은 또한 주변 모서리(551)를 규정할 수 있는데, 이는 상기 립(553)과 베이스(523)가 연장되는 측 방향에 일반적으로 수직일 수 있다. 상기 주변 모서리(551)는 상기 측벽(524)의 외주변을 너머 위치할 수 있고 상기 베이스(523)의 모서리(571)와 일반적으로 동일 평면 상에 있을 수 있다. 상기 립(553)은 용접(예: 저항 용접 또는 레이저 용접), 솔더링(soldering), 풀(glue) 등의 종래 기술을 사용해 밀봉될 수 있다. 가령, 도시된 실시예에서, 구성간의 용이한 부착을 위해 밀봉 부재(587)가 사용된다(예: 유리-대-금속 밀봉, Kovar® 링, 등). 이와 상관 없이, 앞서 설명한 립의 사용으로 구성들이 더 안정적으로 연결될 수 있고 상기 커패시터 어셈블리의 밀봉 및 기계적 안정성이 더 향상될 수 있다.
허메틱 실링(hermetic sealing)은 적어도 하나의 불활성 기체가 함유된 기체 분위기에서 발생됨으로써 사용 시 고체 전해질의 산화를 억제한다. 상기 불활성 기체는 가령 질소, 헬륨, 아르곤, 크세논, 네온, 크립톤, 라돈, 등 그리고 그 혼합물을 포함할 수 있다. 일반적으로, 불활성 기체는 대기의 약 50wt% 내지 100wt%, 어떤 실시예에서는 약 75wt.% 내지 100 wt.%, 그리고 어떤 실시예에서는 약 90wt.% 내지 약 99wt.% 등 상기 하우징 내 대기의 대부분을 차지한다. 필요한 경우, 이산화탄소, 산호, 수증기 등 비교적 적은 양의 비-불활성 기체 또한 사용될 수 있다. 그러나 이러한 경우, 상기 비-불활성 기체는 상기 하우징 내 대기의 15wt.% 이하, 어떤 실시예에서는 10wt.% 이하, 어떤 실시예에서는 약 5wt.% 이하, 어떤 실시예에서는 약 1wt.% 이하, 그리고 어떤 실시예에서는 약 0.01wt.% 내지 약 1wt.%을 차지한다. 가령, 상기 수분 함량(상대적 습기로 표시됨)은 약 10% 이하, 어떤 실시예에서는 약 5% 이하, 어떤 실시예에서는 약 1% 이하, 그리고 어떤 실시예에서는 약 0.01 내지 약 5%일 수 있다.
앞서 설명한 바와 같이, 본 발명의 스크리닝 방법은 습식 전해커패시터를 스크리닝하는데에도 사용될 수 있다. 습식 전해커패시터는 일반적으로 유전체를 함유한 다공성 양극체, 전기화학적 활성 코팅제(예: 전도성 폴리머)로 코팅된 금속 기판을 함유한 음극, 및 수성 전해질(aqueous electrolyte)을 일반적으로 포함한다. 상기 전해질의 이온 전도성은 상기 커패시터가 고압으로 충전될 수 있도록 특정 범위내에서 선택적으로 조절된다. 본 발명의 방법에 의해 스크리닝된 상기 양극, 음극, 및 습식 전해커패시터의 워킹 전해질(working electrolytic)의 물리적 배열은 종래 기술에 알려진 바대로 다양할 수 있다. 도4에 있어서, 가령, 양극(450)과 음극(430) 사이에 배치된 위킹 전해질(440)을 포함하는 습식 전해커패시터(400)의 일 실시예에서는 양극(450) 및 음극(430) 사이에 배치된 워킹 전해질(working electrolyte)(44)을 포함한다. 상기 양극(450)은 유전체막(460)을 포함하며 리드(420)(예: 탄탈륨 와이어)와 내장된다. 상기 음극(43)은 음극 기판(410) 및 전기화학적으로-활성한 물질(490)로부터 형셩될 수 있다. 도시되진 않았으나, 상기 음극(430)과 양극(450) 사이에는 상기 양극과 음극 간의 직접적인 접촉은 막되 워킹 전해질(440)의 전극들로의 이온 전류 흐름은 허용하기 위한 분리기(separator)가 위치할 수 있다. 상기 양극(450)을 음극(430)으로 연결 및 밀봉시키는 시일(seal)(470)(예: 유리-대-금속) 또한 사용될 수 있다. 도시되진 않았으나, 상기 커패시터(400)는 상기 음극(430) 안에서 상기 양극(450)을 안정되게 지탱하는 스페이서(spacer)(미도시)도 포함할 수 있다. 상기 스페이서는 가령 플라스틱으로 이루어질 수 있고 워셔(washer) 형태일 수 있다.
본 발명은 도 5 내지 도 25를 참조로 하며 본 발명의 전해커패시터 스크리닝 방법의 효과와 신뢰성을 보여주는 다음의 실시예들을 참조로 더 잘 이해될 수 있다. 실시예 1 내지 3 및 10에서는, 10개 로트에서 테스트된 모든 커패시터들의 제1 누설 전류가 표시되고 영역(zone)들로 구분된 도 5를 시작점으로 사용했다. "영역(zone) 1"은 125℃ 온도 및 상기 정격 전압의 2/3인 전압에서 측정한, 상기 제1 누설 전류의 3 표준 편차 내에 있는 제1 누설 전류를 갖는 부분들을 포함한다. "한계점에서의 영역 1"은 제1 누설 전류가 상기 제1 평균 누설 전류의 3 표준 편차 내에 위치하나 한계점에 근접한 부분들을 포함한다. "영역 2"는 제1 누설 전류가 상기 제1 평균 누설 전류의 3 표준 편차보다 높은 부분들을 포함한다. 그러나, "영역 2"의 커패시터들은 하드 컷 한계(hard cut limit)0.001*C*VR*12 미만의 제1 누설 전류를 갖는다. 상기 하드 컷 한계는 다음의 수학식으로 계산한다:
DCL 한계= 0.001* 커패시턴스 (C)*정격 전압( V R )*온도 인자( TF ),
여기서 TF는 125℃에 대해 12이다. 따라서, 도 5에서 상기 누설 전류 한계 계산에 사용된 상수 0.001에, 커패시턴스 결과와 정격 전압(VR)을 곱한 후, 125℃의 증가된 온도를 고려하기 위해 12배로 추가적으로 곱한다. 여기서 사용하는 상수는 상업 또는 군사 분야에 적용 시 0.01이 될 수 있는 반면, 의료 또는 항공 분야에 적용할 때는 0.001이 될 수 있다. 도 5에서, 앞서 설명한 변수들을 바탕으로 했을 때의 하드 컷 한계 또는 결과 디자인 역량은 0.225μA이다. 한편, "영역 3"은 제1 누설 전류가 상기 제1 평균 누설 전류의 3 표준 편차 및 0.001*C*VR*12의 하드 컷 한계보다 높은 커패시터들을 포함한다.
예 1
125℃ 2/3 정격 전압 수명 테스트
도 6 내지 9에 있어서, 상기 도 5에서 "영역 1"에 해당하는 10개 로트로부터의 로트 당 100개 커패시터를 상기 커패시터들의 정격 전압의 1.0배로 42 시간 동안 125℃에서 번인시켰다. 그런 다음, 상기 부분들을 FR-4 보드에 장착하고 125℃ 및 2/3 정격 전압에서 1000 시간 동안 수명 테스트를 실시했다. 1000 시간의 수명 테스트 종료 후 상기 부분들에 대해 25℃ 및 정격 전압에서 누설 전류(DCL)를 측정했다.
도 6에 나타난 바와 같이, 도 5의 "영역 1" 커패시터들은 전체적으로 도 5에 비해 장착 후인 도 6에서 약간 높은 누설 전류를 보였는데, 이는 앞서 설명한 바와 같이, 제1 누설 전류 측정을 나타낸다. 그러나, 상기 커패시터들은 누설 전류가 커패시터들에 대한 기설정된 0.225 μA 하드 컷/실패 한계보다 여전히 낮다. 마찬가지로, 도 7에 나타난 바와 같이, 2/3 정격 전압, 125℃에서의 1000 시간 동안의 수명 테스트 끝에, 도 5의 "영역 1" 커패시터들은 전체적으로 도 5 및 도 6에 비해 도 7에서 약간 높은 누설 전류를 보였다. 그러나, 상기 커패시터들의 누설 전류는 커패시터들에 대한 0.225 μA 실패 한계보다는 여전히 낮았다.
한편, 도 8에서는 수명 테스트 시 다양한 시점에 측정한 "영역 1"의 커패시터들의 누설 전류 측정 결과를 보여준다. 한 커패시터는, 타원형 대시 부호로 표시된 바와 같이, 테스트 내내 0.225μA 보다 높은 누설 전류를 보임으로써 실패한 반면, 세 개의 커패시터들은 24 시간 DCL 누설 전류 측정 결과 0.225μA 보다 높은 누설 전류를 보인 반면 1000 시간까지 계속해서 테스트한 결과 누설 전류가 안정되었다. 이렇듯 실패한 커패시터들은 본 발명의 스크리닝 방법에 따라 제거되었겠지만, 이 실패한 커패시터들이 장기적인 테스트 시 어떤 변화를 보이는지를 살펴보기 위해 테스트를 지속했다. 도시된 바와 같이, 테스트가 진행되는 동안, 몇몇 커패시터들은 누설 전류가 컷오프(cutoff) 한계보다 높았지만, 테스트가 끝날 즈음엔 컷오프 한계 미만으로 떨어졌다. 따라서, 본 발명의 스크리닝 방법을 따르지 않고 수명 테스트 데이터의 마지막 시점의 측정 결과만을 고려하는 것은 불안정한 특성을 갖는 커패시터를 수용하는 결과를 가져오게 된다.
다음으로, 도 9는 도 7의 2/3 정격 전압, 125℃에서 1000 시간 동안 수명 테스트를 거친 "영역 1" 부분들 각각의 누설 전류(DCL)의 변화와 도 6의 장착 후 누설 전류를 비교한 그래프이다. 도시된 바와 같이, 1000 시간 125℃ 테스트 시 관찰한 DCL 변화 그래프에 따르면 아주 작은 평균 DCL 변화를 제외하고는 대다수의 커패시터 모집단(population)은 양호한 거동을 보였다.
예 2
85℃ 정격 전압 수명 테스트
도 10 내지 도 13에 있어서, 상기 도 5에서 "영역 1"에 해당하는 10개 로트로부터의 로트 당 10개 커패시터를 상기 커패시터들의 정격 전압의 1.0배로 42 시간 동안 125℃에서 번인시켰다. 그런 다음, 상기 부분들을 FR-4 보드에 장착하고 85℃ 및 2/3 정격 전압에서 2000 시간 동안 수명 테스트를 실시했다. 그런 다음, 2000 시간의 수명 테스트 종료 후 여러 단계에서 누설 전류(DCL)를 측정했다. 상기 10개 로트를 나타내는 10개 그래프에 도시된 바와 같이, 2000 시간의 수명 테스트 후 모든 커패시터들은 DCL 컷오프 한계(볼드선) 아래에 존재했는데, 이는 본 청구항들에 따른 반복적 스크리닝 방법이 상기 테스트된 로트들로부터 불안정한 커패시터들을 제거하는데 있어 효과적이라는 사실을 보여준다. 컷오프 한계는 아래 수학식으로부터 계산한다:
DCL 한계=0.0025* 커패시턴스 (C)*정격 전압( V R )*온도 인자( TF )
여기서 TF 는 25℃에서 1, 85℃에서 10, 125℃에서 12이다.
예 3
85℃ 정격 전압 수명 테스트, 비표준 모집단
다음으로, 125℃ 번인 내내 미미하거나 이례적인 성과를 보인 개별 커패시터들을 포착하여 "한계에서의 영역 1"(즉, 도 14), "영역 2에서 영역 1로 이동자")(즉, 도 15), 또는 "영역 2"(즉, 도 16) 부분들로 분류한 후 정격 전압에서 85℃ 수명 테스트를 실시했다.
도 14에 있어서, 도 5의 제1 반복 누설 전류 측정에서 제1 누설 전류 측정 결과가 상위 10개에 해당되나 여전히 3 표준 편차 컷오프 한계(즉, "영역 1") 이내에 존재하는 커패시터들의 누설 전류를 추적한 그래프가 도시되어 있다. 상기 10개의 커패시터들의 제1 누설 전류는 비록 3 표준 편차 컷오프 한계에 근접했지만 수명 테스트 내내 안정세를 유지했는데, 이는 본 청구항에 따른 반복적 스크리닝 방법에 사용된 3 표준 편차 누설 전류 컷오프 한계의 상대적 효과를 보여준다.
다시 도 15를 참조하면, 누설 전류가 3 표준 편차 컷오프 한계보다 높게 나타나 제1 누설 전류 번인 전 스크리닝에서 실패하여 "영역 2" 부분들로 최초 분류된 커패시터들의 누설 전류 거동을 추적한 그래프가 도시되어 있다. 그러나, 번인 시, 이러한 "영역 2" 부분들은 자기 회복을 보여, 그들의 제2 반복 누설 전류는 3 표준 편차 제2 누설 전류 컷오프 한계 이내로 떨어졌다 (번인 후). 상기 커패시터들은 2000 시간 후 3 표준 편차 한계 이내에 존재함으로써 수명 테스트를 통과하지만, 본 청구항에 따른 반복적 스크리닝 방법에서는 이러한 커패시터들을 거부한다. 상기와 같은 커패시터들이 실질적으로는 수명 테스트를 통과하겠지만, 수명 테스트 도중 보인 불안정성은 그들 각각의 로트로부터 상기 커패시터들을 제거하도록 한다.
다음으로, 도 16에서는 3 표준 편차 제1 누설 전류 컷오프 한계는 초과했으나 0.001*C*VR*12인 하드컷(hard cut) 누설 전류 한계 이내에 존재하는 커패시터들의 누설 전류 거동이 도시되어 있다. 대다수의 커패시터들이 85℃ 수명 테스트 내내 안정세를 보였지만, 세 개 점선으로 표시된 세 개 실패 유닛들이 증명하는 바와 같이, 불안정한 커패시터들을 포함할 가능성이 있다.
예 1 내지 예 3에 나타난 바와 같이, 본 발명의 반복 스크리닝 방법은 1000개의 샘플 크기의 커패시터들에 대해 1000 시간 동안 125℃, 2/3 정격 전압 및 2000 시간 동안 85℃, 풀 정격 전압에서 실시한 수명 테스트 결과, 현재 수명 테스트에 대한 군사 표준 요건 기준인 0.01*C*VR의 반인 0.005*C*VR의 자격(qualification) 누설 전류 한계 내에서 제로(0) 실패를 보임으로써 매우 높은 신뢰도를 보였다.
예 4
번인 전 및 번인 후 DCL 비교
또한, 본 발명에 따른 방법 및 비교 대상인 와이블 방법에 의해, 번인 전 15초 담금(soak) 후 125℃, 2/3 워킹 전압에서 커패시터들의 누설 전류를 측정했다. 본 발명에 따른 방법에 의한 번인은 125℃에서 실시하고 와이블 방법에 의한 번인은 85℃에서 실시했다. 도 17에 나타난 바와 같이, 번인 전 누설 전류가 상기 두 가지 번인 후 누설 전류보다 일반적으로 높았고 약 0.7μA 내지 약 1.2μA 의 범위를 가졌다. 한편, 와이블 방법에 의한 번인 후 누설 전류는 약 0.6μA 내지 약 1.3μA 의 범위를 가졌고, 본 발명의 방법에 의한 번인 후 누설 전류는 약 0.4μA 내지 약 1.0μA의 범위를 가졌다. 도 17에서는 본 발명에 따른 번인 처리 결과 나타난 DC 누설 전류의 파라매트릭(parametric) 변화가 도시되어 있는데, 여기서는 전체 DC 누설 전류가 상당히 낮게 나타나 있다. 도 17은 또한 잠재적으로 손상된 부분들의 DC 누설 전류가 약 0.8μA 내지 약 1.0μA로 나타나는 등 향상된 것을 보여주고 있는데, 이는 본 발명의 통계학적 스크리닝 방법의 효과를 향상시킬 수 있다.
예 5
제1 DCL 스크리닝을 통과하거나 실패한 커패시터들의 85℃ 수명 테스트
다음으로, 제1 누설 전류 (번인 전) 스크리닝을 통과하는 한 세트와 제1 누설 전류 (번인 전) 스크리닝을 실패하는 한 세트, 즉 하나의 로트로부터 추출한 이 두 커패시터 세트에 85℃ 수명 테스트를 실시한 후의 누설 전류의 변화를 비교했다. 수명 테스트는 2000 시간 동안 85℃에서 실시한 후 각 커패시터 세트에 대한 누설 전류의 변화를 측정했다. 그 결과는 도 18에 나타나 있다. 여기서는 본 발명의 방법에 따른 제1 누설 전류 (번인 전) 스크리닝 동안 제거되었을 커패시터들에서는 수명 테스트 후 상당한 누설 전류상의 변화를 보인 반면, 제1 누설 전류 (번인 전) 스크리닝을 통과하여 후속 스크리닝이 허용된 커패시터들에서는 수명 테스트 후 미미한 누설 전류상의 변화를 보였다.
따라서 도 18에서는 본 발명에 따른 방법에 따르면, 번인 처리 전에, 누설 전류를 테스트하는 스크리닝 단계를 통해 커패시터들 상의 비균일한 결함들을 제거함으로써 잠재적으로 불안정한 커패시터들을 제거할 수 있다는 것을 보여준다. 이러한 스크리닝 단계가 없었다면, 번인 후에는 번인 시 유도된 자기 회복 처리 때문에 앞서 언급한 잠재적으로 불안정한 커패시터들도 스크리닝시 양호한 커패시터들이 분포한 DCL 분포로 이동될 수 있다. 그러나 도 18에 나타난 바와 같이, 수명 테스트 후의 상기 잠재적으로 불안정한 커패시터들은 상당한 누설 전류상의 변화를 보이게 되는데, 이는 이들이 로트 안의 나머지 커패시터들과는 다른 결함을 갖는다는 것을 나타낸다. 반면, 본 발명에 기재된 125℃에서의 번인 전 통계학적 스크리닝을 활용하면, 배출된 로트 안에 이렇듯 작은 수의 잠재적 및 파라매트릭적으로 불안정한 커패시터들이 존재할 가능성을 감소 또는 제거한다.
예 6
25℃와 125℃에서의 누설 전류 측정 비교
앞서 설명한 바와 같이, 본 발명의 스크리닝 방법은 스크리닝되는 커패시터들의 누설 전류를 증대된 온도에서 결정한다. 도 19는 증대된 온도에서 누설 전류를 결정하는 것이 어떻게 해서 25℃(실온) 테스트 시 일반적으로 탐지되지 않는 커패시터 로트 안의 누설 전류 상의 개별 커패시터 변수를 탐지할 능력을 증대시키는지 보여준다. 도시된 바와 같이, 25℃에서 테스트된 커패시터들은 누설 전류 상의 파라매트릭한(parametric) 변화를 보여주지 못하는 반면, 125℃에서 테스트된 커패시터들의 일부는 누설 전류상의 파라매트릭한 변화를 보여주는데, 이때 이들 커패시터들의 누설 전류는 약 2μA 내지 약 10μA의 범위로 나타난다. 상기 누설 전류를 측정한 온도를 높이지 않았다면, 상기와 같은 아웃라이어 커패시터들은 탐지되지 못했을 것이고, 로트에 남아 있게 됐을 것이다. 즉, 잠재적으로 불안정한 커패시터들이 스크리닝을 통과했을 것이다.
예 7
증대된 온도에서의 번인 시 DCL 개선
도 20 내지 도 21은 와이블 방법에 따른 종래의 85℃ 번인에 비해 증대된 온도에서 번인을 실시할 경우 전체적인 누설 전류가 개선되는 것을 보여준다. 가령, 도 20에서는 한 커패시터 로트의 번인 전 누설 전류를 본 발명에 따른 125℃에서의 번인 처리 후 커패시터 로트의 누설 전류 및 와이블 방법에 따른 85℃에서의 번인 처리 후 커패시터 로트의 누설 전류를 비교하고 있다. 증대된 125℃ 온도에서 번인된 커패시터들의 누설 전류는 와이블 방법을 사용해 번인된 커패시터들보다는 낮았지만 이와 동시에 아웃라이어(outlier)가 더 잘 노출될 수 있다. 한편, 도 21에서는 또한 본 발명에 기재된 125℃ 번인 처리 이후의 줄어든 DCL은 다수의 로트들에서 반복 가능하다는 것을 보여준다.
예 8
1000 시간 동안 125℃, 2/3 워킹 전압에서 수명 테스트
다음으로, 도 22에서는 125℃ 및 2/3의 워킹 전압에서의 1000 시간 동안의 수명 테스트 후 최초 누설 전류 스크리닝 및 본 발명에 기재된 125℃ 번인 처리를 거치는 커패시터들의 누설 전류와 와이블 방법에 의한 85℃ 번인 처리를 거치는 커패시터들의 누설 전류를 비교한 것으로, 여기서 특정 하드컷(hardcut) 누설 전류 한계는 0.225μA로 설정되었다. 30초 동안의 담금(soak) 시간 후, 25℃ 온도 및 커패시터들의 워킹 전압에서 누설 전류가 결정되었다. 85℃에서 종래의 와이블 방법에 의해 번인된 170개의 커패시터들과 함께 본 발명에 기재된 방법에 따라 스크리닝된, 10개 로트로부터의 10개 커패시터들을 테스트했다.
도시된 바와 같이, 와이블 방법에 의해 번인된 두 개의 커패시터는 그들의 누설 전류가 기설정된 한계 0.225μA보다 높았기 때문에 수명 테스트 후 실패했다. 특히, 상기 두 개의 실패한 부분들은 약 0.4μA 내지 0.5μA의 번인 후 누설 전류를 가졌다. 반면, 본 발명의 방법에 의해 스크리닝되고 번인된 커패시터들은 모두 0.225μA 한계를 넘지 않지 않았기 때문에 실패하지 않았다.
예 9
누설 전류에 대한 스크리닝 방법의 효과
또한, 2000 시간 동안 85℃ 온도와 정격 전압에서 수명 테스트한 후 본 발명의 스크리닝 방법을 거친, 10개의 로트로부터 샘플링한 10개의 커패시터들의 누설 전류를 수명 테스트 전 누설 전류와 비교했다. 도 23에 나타난 바와 같이, 2000 시간의 수명 테스트 후 이루어진 수명 테스트 전 및 수명 테스트 후의 누설 전류의 변화는 미미했다.
예 10
2000 시간 동안 85℃에서 영역 1, 한계에서의 영역 1, 영역 2 부분들에 수명 테스트
또 다른 예에서는, 125℃ 번인 후 10개 로트로부터의 커패시터들의 누설 전류가 결정되었다. 그런 다음, 앞서 도 5를 참조로 설명한 바와 같이, 상기 커패시터들은 "영역 1" 커패시터, "한계에서의 영역 1" 커패시터, 및 "영역 2" 커패시터들로 나누었다. "영역 1"은 평균 누설 전류의 3 표준 편차 이내의 누설 전류를 갖는 커패시터들을 포함하는데, 이때 평균 누설 전류는 125℃의 온도와 2/3 정격 전압에서 측정한 값이었다. "한계에서의 영역 1"은 누설 전류가 평균 누설 전류의 3 표준 편차 이내에 존재하나 또한 상기 3 표준 편차 한계에 근접한 누설 전류를 갖는 커패시터들(즉, 상기 3 표준 편차 한계 이내인 상위 최고 10개의 번인 후 누설 전류를 갖는 커패시터)을 포함했다. "영역 2"는 평균 누설 전류의 3 표준 편차보다는 높으나 0.225μA의 하드컷 한계보다는 낮은 누설 전류를 갖는 커패시터들을 포함했다. 상기 커패시터들을 적합한 그룹으로 나눈 다음, 2000 시간 동안 85℃에서 수명 테스트를 받았다. 그런 다음, 각 영역 안의 커패시터의 누설 전류는 25℃에서 측정되었다.
도 24에 도시된 바와 같이, 수명 테스트 전에 0.225μA의 하드컷 누설 전류 한계 이내에 존재하여 "영역 2" 그룹으로 분류된 세 개의 커패시터들은 수명 테스트 후 실패했고, 누설 전류는 약 0.75μA, 1.5μA 및 2.75μA이었다. 한편, "영역 1"의 모든 부분들과 "한계에서의 영역 1"의 모든 부분들은 수명 테스트 후 누설 전류가 0.225μA 미만이었다. 이것은 종래의 하드컷 한계는 신뢰성 문제가 있는 부분들을 효과적으로 제거하지 못한다는 것을 보여준다. 초기엔 하드컷 한계 이내에 있었으나 수명 테스트 후 하드컷 한계보다 높은 누설 전류를 갖는 커패시터들의 경우를 보면 알 수 있다.
도 25는 도 24의 확대도로서, "영역 1" 및 "한계에서의 영역 1" 부분들과 비교해 누설 전류가 증가한 "영역 2" 부분들을 도시하고 있는데, 이는 "영역 2" 부분들의 신뢰도에 문제가 있음을 나타낸다.
예 11
60% 신뢰도에 대한 실패율 계산
예 11에서, 아래 표 1은 앞서 설명한 수학식들을 사용한 실패율 계산에서의 인풋과 아웃풋을 나타낸다. 예 11에서, 60% 신뢰도가 선택되었고, 6.6 볼트인 2/3 정격 전압에서 125℃의 온도에서 6 시간 동안 10의 정격 전압을 갖는 30개의 커패시터를 테스트했다. 그런 다음, 고객이 상기 커패시터들을 5 볼트 전압과 25℃의 온도에서 사용할 것이라는 가정하에 예측 실패율을 계산했다. 표1에 나타난 바와 같이, 상기 커패시터들을 6.6 볼트에서 6 시간 동안 125℃의 온도에서 테스트하는 것은 5 볼트에서 2,000,000 시간 동안 25℃ 온도에서 테스트하는 것과 동일했으며, 예측 실패율은 1000 시간당 약 0.0029% 실패로 나타났다.
예 11: 반복 스크리닝 방법에 대한 실패율 계산
인풋 (10V 부분) 아웃풋
정격 전압 (V) 10 구성 시간2 (적용 온도에서 등가) 1,978,593
테스트한 커패시터의 수 30 구성 연수 (적용 온도에서 등가) 225.71
테스트 시간 6 테스트 가속화 인자3 (온도) 38,234.21
테스트 온도 (C) 125 테스트 가속화 인자4 (전압) 0.287496
테스트 전압 (V) 6.6 적용 가속화 인자5 (전압) 0.1250
실패 수 0
신뢰도(%) 60 실패율6 (1000 시간당 퍼센트 실패) 0.002894
적용 온도 (C) 25 MTBF (실패 간 평균 시간) (시간) 34,549,607
적용 전압(V) 5
탄탈룸 커패시터의 활성화 에너지1 (eV) 1.08
수학식에서의 가정 및 인자:
1 활성화 에너지는 조정 가능하다
2 등가 구성 시간은 고체 탄탈룸 커패시터들에 대한 MIL-HDBK-217 모델을 바탕으로 한 것이며, 테스트 온도에서 테스트한 총 구성 시간에 테스트 온도 가속화 인자와 테스트 전압 가속화 인자와 곱하여 실패율 계산에 사용되는 등가 구성 시간을 구한다.
3 테스트 온도 가속화 인자는 아레니우스 모델을 바탕으로 한 것이고; 온도는 캘빈도이고, 볼츠만 상수는 8.63E-5 eV/K이다.
4 테스트 전압 가속화 인자는 테스트 전압을 정격 전압으로 나눈 후 세제곱한 것이다.
5 적용 전압 가속화 인자는 적용 전압을 정격 전압으로 나눈 후 세제곱한 것이다.
6 실패율 예측은 카이제곱 분포를 바탕으로 하며; 카이제곱 분포 사용에서 자유의 정도는 실패 수에 1을 더한 후 2를 곱한 것이며; 계산된 실패율은 적용 전압 가속화 인자로 곱하여 최종 실패율을 구한다.
예 12
90% 신뢰도에 대한 실패율 계산
예 12에서, 아래 표 2는 앞서 설명한 수학식들을 사용한 실패율 계산에서의 인풋과 아웃풋을 나타낸다. 예12에서, 90% 신뢰도가 선택되었고, 6.6 볼트인 2/3 정격 전압에서 125℃의 온도에서 6 시간 동안 10의 정격 전압을 갖는 30개의 커패시터를 테스트했다. 그런 다음, 고객이 상기 커패시터들을 5 볼트 전압과 25℃의 온도에서 사용할 것이라는 가정하에 예측 실패율을 계산했다. 표1에 나타난 바와 같이, 상기 커패시터들을 6.6 볼트에서 6 시간 동안 125℃의 온도에서 테스트하는 것은 5 볼트에서 2,000,000 시간 동안 25℃ 온도에서 테스트하는 것과 동일했으며, 예측 실패율은 1000 시간 당 약 0.0072% 실패로 나타났다.
예 12: 반복 스크리닝 방법에 대한 실패율 계산
인풋 (10V 부분) 아웃풋
정격 전압 (V) 10 구성 시간2 (적용 온도에서 등가) 1,978,593
테스트한 커패시터의 수 30 구성 연수 (적용 온도에서 등가) 225.71
테스트 시간 6 테스트 가속화 인자3 (온도) 38,234.21
테스트 온도 (C) 125 테스트 가속화 인자4 (전압) 0.287496
테스트 전압 (V) 6.6 적용 가속화 인자5 (전압) 0.1250
실패 수 0
신뢰도(%) 90 실패율6 (1000 시간당 퍼센트 실패) 0.007273
적용 온도 (C) 25 MTBF (실패 간 평균 시간) (시간) 13,748,671
적용 전압(V) 5
탄탈룸 커패시터의 활성화 에너지1 (eV) 1.08
수학식에서의 가정 및 인자:
1 활성화 에너지는 조정 가능하다
2 등가 구성 시간은 고체 탄탈룸 커패시터들에 대한 MIL-HDBK-217 모델을 바탕으로 한 것이며, 테스트 온도에서 테스트한 총 구성 시간에 테스트 온도 가속화 인자와 테스트 전압 가속화 인자와 곱하여 실패율 계산에 사용되는 등가 구성 시간을 구한다.
3 테스트 온도 가속화 인자는 아레니우스 모델을 바탕으로 한 것이고; 온도는 캘빈도이고, 볼츠만 상수는 8.63E-5 eV/K이다.
4 테스트 전압 가속화 인자는 테스트 전압을 정격 전압으로 나눈 후 세제곱한 것이다.
5 적용 전압 가속화 인자는 적용 전압을 정격 전압으로 나눈 후 세제곱한 것이다.
6 실패율 예측은 카이제곱 분포를 바탕으로 하며; 카이제곱 분포 사용에서 자유의 정도는 실패 수에 1을 더한 후 2를 곱한 것이며; 계산된 실패율은 적용 전압 가속화 인자로 곱하여 최종 실패율을 구한다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 누구든지 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범주 내에서 본 발명의 바람직한 실시 예를 다양하게 변경할 수 있음은 물론이다. 따라서 본 발명은 특허청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는다면 다양한 변형 실시가 가능할 것이며, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해돼서는 안 될 것이다.

Claims (36)

  1. 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법으로서,
    상기 로트의 제1 커패시터 세트의 제1 누설 전류를 측정하고 그로부터 제1 평균 누설 전류를 계산하는 단계;
    제1 기설정된 값과 같거나 높은 제1 누설 전류가 측정된 커패시터들을 상기 제1 커패시터 세트로부터 제거함으로써, 추가적인 테스트의 대상이 되는 제2 커패시터 세트를 형성하는 단계;
    상기 제2 커패시터 세트에 상기 정격 전압의 0.8 내지 1.2배인 기설정된 테스트 전압을 적용하는 번인 처리를 하는 단계;
    상기 번인 처리 후, 상기 제2 커패시터 세트의 제2 누설 전류를 측정하고 그로부터 제2 평균 누설 전류를 계산하는 단계; 및
    제2 기설정된 값과 같거나 높은 제2 누설 전류가 측정된 커패시터들을 상기 제2 커패시터 세트로부터 제거함으로써, 추가적인 테스트의 대상이 되는 제3 커패시터 세트를 형성하는 단계;
    를 포함하고, 상기 제1 기설정된 값은 상기 제1 평균 누설 전류보다 L 표준 편차만큼 높은 값(L은 1이상의 정수)과 같고, 상기 제2 기설정된 값은 상기 제2 평균 누설 전류보다 M 표준 편차만큼 높은 값(M은 1이상의 정수)과 같은 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  2. 제1항에 있어서,
    상기 제1 누설 전류는 20℃ 내지 150℃의 온도 범위에서 측정되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  3. 제1항에 있어서,
    상기 L은 3이상의 정수인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  4. 제1항에 있어서,
    상기 번인 처리는 25 시간 내지 75 시간의 시간 동안 발생하는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  5. 제1항에 있어서,
    상기 기설정된 테스트 전압은 상기 기설정된 정격 전압의 0.9 내지 1.1배의 범위를 갖는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  6. 제1항에 있어서,
    상기 번인 처리는 100℃ 내지 150℃의 온도 범위에서 수행되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  7. 제1항에 있어서,
    상기 제2 누설 전류는 20℃ 내지 150℃의 온도 범위에서 측정되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  8. 제1항에 있어서,
    상기 M은 3이상의 정수인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  9. 제1항에 있어서,
    리플로 처리를 통해 커패시터의 상기 제1 커패시터 세트, 제2 커패시터 세트, 또는 제3 커패시터 세트를 솔더링하는 단계를 더 포함하는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  10. 제9항에 있어서,
    상기 리플로 처리는 컨벡션 오븐(convection oven) 내 200℃ 내지 280℃의 정점 온도 프로파일에서 발생하는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  11. 제9항에 있어서,
    상기 제2 커패시터 세트는 상기 리플로 처리를 통해 솔더링되고, 상기 솔더링하는 단계는 상기 번인 처리와 상기 제2 누설 전류 측정 사이에 발생하는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  12. 제9항에 있어서,
    상기 제3 커패시터 세트는 상기 리플로 처리를 통해 솔더링되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  13. 제1항에 있어서,
    제3 커패시터 세트의 제3 누설 전류를 측정하고 그로부터 제3 평균 누설 전류를 계산하는 단계; 및
    제3 기설정된 값과 같거나 높은 제3 누설 전류가 측정된 커패시터들을 상기 제3 커패시터 세트로부터 제거하는 단계를 더 포함하고, 상기 제3 기설정된 값은 상기 제3 평균 누설 전류보다 N 표준 편차만큼 높은 값(N은 1이상의 정수)과 같은 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  14. 제13항에 있어서,
    상기 제3 누설 전류는 15℃ 내지 35℃의 온도 범위에서 측정되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  15. 제13항에 있어서,
    상기 N은 3이상의 정수인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  16. 제1항에 있어서,
    상기 커패시터들은 고체 전해커패시터들인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  17. 제16항에 있어서,
    상기 고체 전해커패시터들은 허메티컬리 실드되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  18. 제1항에 있어서,
    상기 커패시터들은 습식 전해커패시터들(wet electrolytic capacitors)인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  19. 제1항에 있어서,
    상기 커패시터들은 탄탈륨 또는 니오븀 산화물을 포함하는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  20. 제1항에 있어서,
    상기 제1 기설정된 값은 0.01 곱하기 커패시턴스 곱하기 상기 커패시터들의 정격 전압의 결과값 미만인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  21. 제1항에 있어서,
    상기 제1 커패시터 세트는 상기 로트의 모든 커패시터들을 포함하는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  22. 제1항에 있어서,
    커패시터들의 다수의 로트들은 반복적으로 스크리닝되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  23. 제22항에 있어서,
    커패시터들의 다수의 로트 각각의 평균 누설 전류를 사용해 그로부터 그랜드 평균 누설 전류(grand mean leakage current)를 계산하는 단계; 및
    상기 그랜드 평균 누설 전류보다 P 표준 편차만큼 높은 값(P는 1이상의 정수)과 같은 제4 기설정된 값과 같거나 높은 평균 누설 전류를 갖는 로트는 모두 제거하는 단계;
    를 더 포함하고, 커패시터들의 다수의 로트 각각의 상기 평균 누설 전류는 상기 로트의 반복적으로 스크리닝된 커패시터들의 상기 제2 커패시터 세트, 제3 커패시터 세트, 또는 그 외 후속 커패시터 세트의 평균 누설 전류인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  24. 제23항에 있어서,
    상기 P는 3이상의 정수인 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  25. 제1항에 있어서,
    상기 커패시터 로트의 예측 실패율을 결정하는 단계를 더 포함하고, 상기 예측 실패율을 결정하기 위한 계산에서 상기 제1 커패시터 세트에서 제거된 커패시터들은 배제되는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  26. 제25항에 있어서,
    상기 예측 실패율 계산은 수명 테스트 과정 동안 커패시터 로트에 적용되는 전압을 바탕으로 전압 가속화 인자 및 상기 수명 테스트 과정이 발생하는 온도를 바탕으로 온도 가속화 인자를 활용하는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  27. 제25항에 있어서,
    상기 예측 실패율은 99.9%의 신뢰도 수준에서 결정되는 1000 시간당 0.00001% 내지 1000 시간당 0.008% 실패율의 범위를 갖는 것을 특징으로 하는 기설정된 정격 전압을 갖는 전해커패시터 로트를 반복적으로 스크리닝하는 방법.
  28. 고객에게 커패시터 로트를 공급하는 방법으로서,
    상기 커패시터들에 대한 정격 전압을 측정하는 단계;
    매번 반복 시 기설정된 값보다 높은 누설 전류를 갖는 커패시터들을 로트로부터 제거하기 위해 제1항에 따른 방법으로 상기 커패시터들을 반복적으로 스크리닝하는 단계; 및
    상기 정격 전압을 감세하지 않고 상기 고객에게 상기 커패시터 로트를 공급하는 단계;
    를 포함하고, 상기 기설정된 값은 매번 반복 시 측정된 상기 평균 누설 전류보다 S 표준 편차만큼 높은 값(S는 1이상의 정수)과 같은 것을 특징으로 하는 고객에게 커패시터 로트를 공급하는 방법.
  29. 제28항에 있어서,
    다수의 커패시터 로트에 대한 그랜드 평균 누설 전류를 계산하는 단계를 더 포함하고, 상기 고객에게 공급할 상기 로트는 상기 그랜드 평균 누설 전류 계산에 포함되고, 상기 로트에 대한 평균 누설 전류가 상기 그랜드 평균 누설 전류의 1 표준 편차 이상의 표준 편차 이내인 것을 검증하는 단계를 더 포함하는 것을 특징으로 하는 고객에게 커패시터 로트를 공급하는 방법.
  30. 제29항에 있어서,
    상기 로트에 대한 상기 평균 누설 전류는 상기 그랜드 평균 누설 전류의 3 표준 편차 이내인 것을 특징으로 하는 고객에게 커패시터 로트를 공급하는 방법.
  31. 제28항에 있어서,
    상기 고객에게 상기 커패시터 로트에 대한 예측 실패율을 공급하는 단계를 더 포함하고, 상기 예측 실패율 결정을 위한 계산에서 번인 처리 전에 발생하는 제1 반복 스크리닝 동안 상기 로트로부터 제거되는 커패시터들은 배제되는 것을 특징으로 하는 고객에게 커패시터 로트를 공급하는 방법.
  32. 제31항에 있어서,
    상기 예측 실패율 계산은 수명 테스트 동안 상기 커패시터 로트에 적용되는 전압을 바탕으로 전압 가속화 인자를 활용하고 상기 수명 테스트가 발생하는 온도를 바탕으로 온도 가속화 인자를 활용하는 것을 특징으로 하는 고객에게 커패시터 로트를 공급하는 방법.
  33. 제31항에 있어서,
    상기 예측 실패율은 90%의 신뢰도 수준에서 결정되는 1000 시간당 0.00001% 실패 내지 1000 시간당 0.008% 실패의 범위를 갖는 것을 특징으로 하는 고객에게 커패시터 로트를 공급하는 방법.
  34. 전해커패시터에 대한 예측 실패율 계산 방법으로서,
    제1 시간 동안 제1 온도와 제1 전압에서 상기 커패시터들에 번인 처리를 하는 단계;
    제2 시간 동안 제2 온도와 제2 전압에서 상기 커패시터들에 수명 테스트를 하는 단계;
    기설정된 수준보다 높은 누설 전류를 갖는 커패시터 수를 바탕으로 상기 수명 테스트 후에 실패하는 커패시터들의 수를 결정하는 단계를 포함하고, 상기 예측 실패율 결정을 위한 계산에는 상기 번인 처리 전에 실패하는 커패시터들은 제외되는 것을 특징으로 하는 전해커패시터에 대한 예측 실패율 계산 방법.
  35. 제34항에 있어서,
    상기 예측 실패율 계산은 상기 수명 테스트 동안 커패시터 로트에 적용되는 전압을 바탕으로 전압 가속화 인자를 활용하고 상기 수명 테스트가 발생하는 온도를 바탕으로 온도 가속화 인자를 활용하는 단계를 더 포함하는 것을 특징으로 하는 전해커패시터에 대한 예측 실패율 계산 방법.
  36. 제34항에 있어서,
    상기 예측 실패율은 90%의 신뢰도 수준에서 결정되는 1000 시간당 0.00001% 실패 내지 1000 시간당 0.008% 실패의 범위를 갖는 것을 특징으로 하는 전해커패시터에 대한 예측 실패율 계산 방법.
KR1020130103110A 2012-08-31 2013-08-29 전해커패시터 스크리닝 방법 KR102141502B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261695657P 2012-08-31 2012-08-31
US61/695,657 2012-08-31
US201361768623P 2013-02-25 2013-02-25
US61/768,623 2013-02-25

Publications (2)

Publication Number Publication Date
KR20140029290A KR20140029290A (ko) 2014-03-10
KR102141502B1 true KR102141502B1 (ko) 2020-08-06

Family

ID=49262097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130103110A KR102141502B1 (ko) 2012-08-31 2013-08-29 전해커패시터 스크리닝 방법

Country Status (7)

Country Link
US (2) US9541607B2 (ko)
JP (2) JP6608123B2 (ko)
KR (1) KR102141502B1 (ko)
CN (1) CN103675515B (ko)
DE (1) DE102013216963A1 (ko)
FR (2) FR2995084B1 (ko)
GB (1) GB2505566A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2505566A (en) * 2012-08-31 2014-03-05 Avx Corp Iterative screening method for electrolytic capacitors
CN104459399B (zh) * 2014-12-08 2017-09-26 南通新江海动力电子有限公司 电容产品在线老练检测方法
US10275408B1 (en) * 2015-03-27 2019-04-30 EMC IP Holding Company LLC Analysis and visualization tool utilizing mixture of multiple reliability measures for product and part combinations
CN105301413B (zh) * 2015-11-20 2018-05-04 南京埃斯顿自动控制技术有限公司 电机驱动器母线电解电容寿命评估方法
US10381166B2 (en) * 2016-05-25 2019-08-13 Vishay Sprague, Inc. High performance and reliability solid electrolytic tantalum capacitors and screening method
US10388464B2 (en) * 2016-09-19 2019-08-20 Biotronik Se & Co. Kg Method for manufacturing a leadless solid electrolyte capacitor and corresponding capacitor
US10737101B2 (en) * 2016-11-14 2020-08-11 Avx Corporation Medical device containing a solid electrolytic capacitor
US10983011B2 (en) * 2017-05-08 2021-04-20 Avx Corporation Lifetime determining technique for a solid electrolytic capacitor and system for the same
CN107153164A (zh) * 2017-07-03 2017-09-12 湖州中超科技有限公司 一种新型蓄电池性能自动检测系统以及诊断方法
EP3706281B1 (en) * 2018-11-14 2023-02-15 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Method and system for verifying failure of electronic equipment
CN110763946B (zh) * 2019-11-27 2020-07-28 南京埃斯顿自动化股份有限公司 一种电解电容寿命实时在线诊断及寿命预测的方法
CN111054663A (zh) * 2019-12-25 2020-04-24 株洲宏达电子股份有限公司 一种高可靠性钽电容器的筛选方法
US11656257B2 (en) * 2020-01-28 2023-05-23 Kioxia Corporation Systems and methods for PLP capacitor health check
US11448680B2 (en) 2020-03-31 2022-09-20 KYOCERA AVX Components Corporation Screening method for electrolytic capacitors that maintains individual capacitor unit identity
CN114236421A (zh) * 2021-12-01 2022-03-25 中国空间技术研究院 一种片式钽电容器混合漏电流检测方法
CN115097277B (zh) * 2022-06-20 2024-04-12 南方电网科学研究院有限责任公司 柔性直流换流阀功率单元的大气中子加速辐照试验方法
CN115178501A (zh) * 2022-07-12 2022-10-14 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种高可靠固体电解质钽电容器的筛选方法
CN117269837B (zh) * 2023-11-21 2024-02-13 中科院广州电子技术有限公司 一种新型电容多站漏电流综合判定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224770A1 (en) * 2006-12-18 2009-09-10 Yuri Freeman Screening of electrolytic capacitors
US20090321107A1 (en) * 2006-11-30 2009-12-31 Medtronic, Inc. Feedthrough assembly and associated method

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553805A (en) * 1969-04-22 1971-01-12 Union Carbide Corp Production of graded reliability capacitors
DE2404885A1 (de) * 1974-02-01 1975-08-14 Standard Elektrik Lorenz Ag Reststrommessung
US3930993A (en) * 1974-11-25 1976-01-06 Corning Glass Works Capacitor testing and sorting apparatus
FR2386045A1 (fr) * 1977-03-30 1978-10-27 Materiel Telephonique Appareil de controle du courant de fuite de condensateurs electriques
JPS58102173A (ja) * 1981-12-14 1983-06-17 Fujitsu Ltd コンデンサの漏洩電流測定回路
US4633175A (en) 1984-11-23 1986-12-30 Avx Corporation Testing method and apparatus for electronic components
FR2661509B1 (fr) * 1990-04-27 1992-06-19 Europ Composants Electron Procede de controle des mesures realisees dans un appareil de test et de tri d'articles miniatures.
US5357399A (en) 1992-09-25 1994-10-18 Avx Corporation Mass production method for the manufacture of surface mount solid state capacitor and resulting capacitor
JP2760263B2 (ja) * 1993-08-20 1998-05-28 株式会社村田製作所 セラミックコンデンサの初期故障品のスクリーニング方法
US5882719A (en) 1995-12-13 1999-03-16 H. C. Starck, Inc. Solid tantalum capacitor test
JPH09325171A (ja) * 1996-06-05 1997-12-16 Sony Corp 不良検出方法とその装置
GB9824442D0 (en) 1998-11-06 1999-01-06 Avx Ltd Manufacture of solid state capacitors
JP3620636B2 (ja) 1998-11-25 2005-02-16 株式会社村田製作所 積層セラミックコンデンサの選別方法
JP3603640B2 (ja) * 1999-02-04 2004-12-22 松下電器産業株式会社 積層セラミックコンデンサのスクリーニング方法
IL147463A0 (en) 1999-07-08 2002-08-14 Avx Ltd Solid state capacitors and methods of manufacturing them
GB9916048D0 (en) 1999-07-08 1999-09-08 Avx Ltd Solid state capacitors and methods of manufacturing them
JP3730447B2 (ja) 1999-07-14 2006-01-05 富士通株式会社 バーンイン装置及びバーンイン制御方法
GB9918852D0 (en) 1999-08-10 1999-10-13 Avx Ltd Manufacture of solid state capacitors
GB9922091D0 (en) 1999-09-17 1999-11-17 Avx Ltd Manufacture of solid state capacitors
GB9926975D0 (en) 1999-11-15 2000-01-12 Avx Ltd Solid state capacitors and methods of manufacturing them
JP4053248B2 (ja) * 2001-02-28 2008-02-27 シーケーディ株式会社 電解コンデンサのリーク電流検査装置
JP2002267708A (ja) * 2001-03-13 2002-09-18 Toshiba Corp 電解コンデンサの劣化診断方法および装置
EP1768140B1 (en) 2004-07-07 2016-06-15 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor element and carbon paste for producing it
CN1737072B (zh) 2004-08-18 2011-06-08 播磨化成株式会社 导电粘合剂及使用该导电粘合剂制造物件的方法
JP2006108192A (ja) * 2004-09-30 2006-04-20 Nippon Chemicon Corp 固体電解コンデンサの製造方法
US7292058B2 (en) 2004-11-03 2007-11-06 Texas Instruments Incorporated Method for estimating the early failure rate of semiconductor devices
KR20070012047A (ko) 2005-07-22 2007-01-25 삼성전자주식회사 디지털 영상처리장치 및 그 제어방법
CN101313380A (zh) * 2005-11-22 2008-11-26 麦斯韦尔技术股份有限公司 电容器的筛选
JP2007318872A (ja) * 2006-05-24 2007-12-06 Daikin Ind Ltd 制御装置
US7554793B2 (en) 2006-11-16 2009-06-30 Kemet Electronics Corporation Low temperature curable conductive adhesive and capacitors formed thereby
US8441265B2 (en) 2006-12-18 2013-05-14 Kemet Electronics Corporation Apparatus and method for screening electrolytic capacitors
US8157158B2 (en) * 2007-01-30 2012-04-17 International Business Machines Corporation Modification of solder alloy compositions to suppress interfacial void formation in solder joints
US7609072B2 (en) * 2007-04-05 2009-10-27 General Electric Company Processing tantalum capacitors on assembled PWAs to yield low failure rate
CN101504887B (zh) * 2009-01-13 2012-06-13 珠海华冠电容器有限公司 一种固体铝电解电容器的制造方法
WO2010137487A1 (ja) * 2009-05-29 2010-12-02 株式会社村田製作所 製品選別装置、製品選別方法及びコンピュータプログラム
CN102033182A (zh) * 2010-12-10 2011-04-27 北京航空航天大学 一种固体钽电解电容器寿命预测方法
GB2505566A (en) * 2012-08-31 2014-03-05 Avx Corp Iterative screening method for electrolytic capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321107A1 (en) * 2006-11-30 2009-12-31 Medtronic, Inc. Feedthrough assembly and associated method
US20090224770A1 (en) * 2006-12-18 2009-09-10 Yuri Freeman Screening of electrolytic capacitors

Also Published As

Publication number Publication date
FR3069328B1 (fr) 2021-05-21
CN103675515A (zh) 2014-03-26
GB2505566A (en) 2014-03-05
CN103675515B (zh) 2017-06-13
FR2995084B1 (fr) 2019-04-12
US9541607B2 (en) 2017-01-10
JP2018117145A (ja) 2018-07-26
KR20140029290A (ko) 2014-03-10
JP2014049767A (ja) 2014-03-17
FR2995084A1 (fr) 2014-03-07
FR3069328A1 (fr) 2019-01-25
GB201314468D0 (en) 2013-09-25
US20170082671A1 (en) 2017-03-23
US20140067303A1 (en) 2014-03-06
DE102013216963A1 (de) 2014-03-06
JP6608123B2 (ja) 2019-11-20
US10591527B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
KR102141502B1 (ko) 전해커패시터 스크리닝 방법
US11448680B2 (en) Screening method for electrolytic capacitors that maintains individual capacitor unit identity
KR101076312B1 (ko) 고체 전해 콘덴서
KR101384173B1 (ko) 고체 전해 콘덴서
KR101049431B1 (ko) 콘덴서 및 그 콘덴서의 제조방법
USRE47373E1 (en) Utilization of moisture in hermetically sealed solid electrolytic capacitors and capacitors made thereof
EP1898433A1 (en) Solid electrolytic capacitor and production method thereof
EP1768140B1 (en) Solid electrolytic capacitor element and carbon paste for producing it
US7957120B2 (en) Capacitor chip and method for manufacturing same
JP5232899B2 (ja) 固体電解コンデンサ
WO2007013456A1 (ja) 固体電解コンデンサ素子及びそれを用いた固体電解コンデンサ
US20080239630A1 (en) Electrolytic capacitor
US7609505B2 (en) Chip solid electrolyte capacitor and production method of the same
JPWO2011074512A1 (ja) ソケット及び該ソケットを用いたコンデンサ素子製造用治具
JP4404730B2 (ja) 固体電解コンデンサ
US7355842B2 (en) Chip solid electrolyte capacitor and production method of the same
JP2009194200A (ja) 固体電解コンデンサ
JP5306239B2 (ja) 固体電解コンデンサ
KR20130060504A (ko) 탄탈 캐패시터 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant