KR102133391B1 - 반도체 장치 및 반도체 메모리 장치 - Google Patents

반도체 장치 및 반도체 메모리 장치 Download PDF

Info

Publication number
KR102133391B1
KR102133391B1 KR1020130059483A KR20130059483A KR102133391B1 KR 102133391 B1 KR102133391 B1 KR 102133391B1 KR 1020130059483 A KR1020130059483 A KR 1020130059483A KR 20130059483 A KR20130059483 A KR 20130059483A KR 102133391 B1 KR102133391 B1 KR 102133391B1
Authority
KR
South Korea
Prior art keywords
fuse
fdata
selection
status signals
response
Prior art date
Application number
KR1020130059483A
Other languages
English (en)
Other versions
KR20140139189A (ko
Inventor
지성수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130059483A priority Critical patent/KR102133391B1/ko
Priority to US14/109,624 priority patent/US9153339B2/en
Publication of KR20140139189A publication Critical patent/KR20140139189A/ko
Application granted granted Critical
Publication of KR102133391B1 publication Critical patent/KR102133391B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

반도체 장치에 구비된 퓨즈 옵션의 정보를 저장하는 회로에 관한 것으로서, M개의 퓨즈 셋을 포함하고, M개의 퓨즈 셋의 퓨즈 커팅 여부에 따라 서로 다른 레벨을 갖는 M개의 퓨즈 상태신호를 출력하는 퓨즈 어레이와, 인에이블 신호 및 동작 클록에 응답하여 선택코드를 설정된 순서대로 카운팅하기 위한 코드 카운팅부, 및 선택코드에 응답하여 M개의 퓨즈 상태신호를 설정된 순서대로 각각 입력받아 저장하기 위한 저장부를 구비한다.

Description

반도체 장치 및 반도체 메모리 장치{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 반도체 장치에 구비된 퓨즈 옵션의 정보를 저장하는 회로에 관한 것이다.
반도체 장치에서는 무수히 많은 퓨즈 옵션(Fuse Option)이 사용된다. 예컨대, 반도체 메모리 장치와 같은 반도체 장치에서는 설계 시 분석을 위해 사용되기도 하고, 결함 있는 메모리 셀을 구제하기 위한 용도로 사용되기도 한다. 결함 있는 메모리 셀을 구제하기 위하여 리던던시 메모리 셀(Redundancy Memory Cell)을 선택하기 위한 퓨즈 옵션을 예를 들어 설명하면, 퓨즈 옵션에 구비된 퓨즈(Fuse)가 커팅(Cutting)되지 않았을 경우에는, 노멀 메모리 셀이 선택 되도록 하고, 퓨즈 옵션에 구비된 퓨즈가 커팅되었을 경우에는, 노멀 메모리 셀이 아닌 리던던시 메모리 셀이 선택되도록 하는 것이다.
일반적으로, 퓨즈 옵션의 퓨즈는 레이저 장비를 이용하여 커팅되거나 강력한 전류나 전압이 퓨즈에 흐를 때 커팅되게 된다. 즉, 반도체 메모리 장치의 테스트를 수행한 후, 문제가 발견된 부분을 수정하기 위해 퓨즈 옵션의 퓨즈를 커팅하는 것이다.
한편, 퓨즈 옵션의 퓨즈가 커팅되었는지 여부를 통해 나타내는 정보를 반도체 장치 내부에서의 설정된 동작에 빠르게 적용하기 위해서는 반도체 장치가 동작을 시작하는 시점에서 먼저 퓨즈 옵션의 정보를 레지스터와 같은 저장회로에 저장하는 동작이 이루어져야 한다. 즉, 반도체 장치 내부에서 설정된 동작을 수행할 때마다 퓨즈 옵션에서 정보를 읽어오는 방식이 아니라 반도체 장치 내부의 저장회로에 저장된 정보를 가져와서 설정된 동작을 수행하는 방식을 사용하여야만 설정된 동작이 빠르게 수행될 수 있다.
본 발명의 실시예는 퓨즈 옵션 정보를 빠르고 효율적으로 저장할 수 있는 저장회로를 제공한다.
본 발명의 실시예에 따른 반도체 장치는, M개의 퓨즈 셋을 포함하고, 상기 M개의 퓨즈 셋의 퓨즈 커팅 여부에 따라 서로 다른 레벨을 갖는 M개의 퓨즈 상태신호를 출력하는 퓨즈 어레이; 인에이블 신호 및 동작 클록에 응답하여 선택코드를 설정된 순서대로 카운팅하기 위한 코드 카운팅부; 및 상기 선택코드에 응답하여 상기 M개의 퓨즈 상태신호를 설정된 순서대로 각각 입력받아 저장하기 위한 저장부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치는, N개의 뱅크; 상기 N개의 뱅크 각각에 M개씩 대응하는 N*M개의 퓨즈 셋을 포함하고, 상기 N*M개의 퓨즈 셋의 퓨즈 커팅 여부에 따라 서로 다른 레벨을 갖는 N*M개의 퓨즈 상태신호를 출력하는 퓨즈 어레이; 인에이블 신호 및 동작 클록에 응답하여 선택코드를 설정된 순서대로 M번 카운팅하며, 뱅크 선택신호에 응답하여 초기화되는 코드 카운팅부; 상기 뱅크 선택신호 및 상기 선택코드에 따라 상기 N*M개의 퓨즈 상태신호를 M개씩 설정된 순서대로 각각 입력받아 저장하기 위한 N개의 저장부를 포함할 수 있다.
본 기술은 동작 클록의 토글링에 응답하여 퓨즈 옵션 정보를 저장하기 위한 신호을 설정된 순서대로 쉬프팅시키는 방식을 통해 매우 많은 개수의 퓨즈 옵션 정보를 효율적이고 빠르게 저장하는 효과가 있다.
본 기술은 동작 클록의 토글링에 응답하여 퓨즈 옵션 정보를 저장하기 위한 신호를 설정된 순서대로 카운팅하는 방식을 통해 매우 많은 개수의 퓨즈 옵션 정보를 효율적이고 빠르게 저장하면서도 차지하는 면적을 최소화하는 효과가 있다.
도 1은 퓨즈 옵션의 정보를 저장하는 저장회로의 구성을 도시한 블록 다이어그램이다.
도 2은 도 1에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로의 단점을 극복하기 위해 본 발명에서 제안하는 또 다른 방식의 퓨즈 옵션의 정보를 저장하는 저장회로를 도시한 블록 다이어그램이다.
도 3은 도 2에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로를 확장하여 제시한 퓨즈 옵션의 정보를 저장회로를 도시한 블록 다이어그램이다.
도 4는 도 1 내지 도 3에 도시된 퓨즈 옵션 정보를 저장하는 저장회로의 구성요소 중 퓨즈 셋의 구성을 상세히 도시한 회로도이다.
도 5는 도 1에 도시된 퓨즈 옵션 정보를 저장하는 저장회로의 구성요소 중 푸즈 선택 디코더의 구성을 상세히 도시한 회로도이다.
도 6은 도 1 내지 도 3에 도시된 퓨즈 옵션 정보를 저장하는 저장회로의 구성요소 중 인에이블 선택부의 구성을 상세히 도시한 회로도이다.
도 7은 도 1 내지 도 3에 도시된 퓨즈 옵션 정보를 저장하는 저장회로의 구성요소 중 래치의 구성을 상세히 도시한 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 퓨즈 옵션의 정보를 저장하는 저장회로의 구성을 도시한 블록 다이어그램이다.
도 1을 참조하면, 퓨즈 옵션의 정보를 저장하는 저장회로는, 클록버퍼(10)와, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)와, N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>), 및, N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)를 구비한다. 여기서, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>) 각각에는 M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)이 포함된다. 또한, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>) 각각에는 추가로 1개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 11M<BN>)이 더 포함된다. 또한, N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>) 각각에는 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)가 포함된다. 또한, N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>) 각각에는 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>), 및 M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)가 포함된다. 참고로, 도면에 도시된 반도체 장치가 N개의 뱅크를 포함하는 반도체 메모리 장치라고 가정할 때, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)와 N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>), 및 N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)는 N개의 뱅크에 각각 대응하는 구성이 된다. 물론, N과 M이라는 변수는 설계자에 의해 얼마든지 조절 가능한 숫자이므로 도면에 도시된 본 발명의 실시예에 따른 반도체 장치의 구성은 반도체 메모리 장치에 적용되지 않는 경우에도 얼마든지 적용가능하다.
클록버퍼(10)는, 인에이블 신호(FZXEN)에 응답하여 외부클록(FZXCLK)을 버퍼링한다. 즉, 인에이블 신호(FZXEN)가 활성화된 구간에서 외부클록(FZXCLK)을 동작클록(AFCLK0)으로서 버퍼링하여 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)로 전송함으로써, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 각각 포함된 M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)가 N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>) 각각에 포함된 M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)에 저장하는 동작이 수행될 수 있도록 한다.
구체적으로, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 각각 포함된 M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>) 각각과 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 11M<BN>) 각각은 도 4에 도시된 것과 같은 회로를 가질 수 있다. 즉, 내부에 포함된 퓨즈(FUSE)가 컷팅되었는지 여부에 따라 서로 다른 레벨을 갖는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)와 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)를 출력하게 된다. 예컨대, 내부에 포함된 퓨즈(FUSE)가 컷팅되어 있는 퓨즈 셋에서 출력되는 퓨즈 상태신호는 로직'로우'(low)의 값을 갖게 된다. 반대로, 내부에 포함된 퓨즈(FUSE)가 컷팅되어 있지 않은 퓨즈 셋에서 출력되는 퓨즈 상태신호는 로직'하이'(high)의 값을 갖게 된다. 물론, 도 4에 도시된 N * M개의 퓨즈 셋(111<B1>, 112<B1> ... , 11M<B1> / 111<B2>, 112<B2> ... , 11M<B2> / ... / 110<BN>, 111<BN>, ... , 11M<BN>) 각각과 N개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 11M<BN>) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
그리고, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 각각 포함된 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 11M<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)는, N * M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)가 각각 M개 단위로 유효한 상태인지 아닌지를 나타낸다. 즉, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 각각 포함된 1번째 내지 M번째 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 M개 단위씩 N번 분리하여 각각 M개의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})가 유효한 상태인지를 N번 판단한다. 만약, 각각 M개의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에서 M개가 모두 유효한 M개 단위의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에 각각 대응하는 유효 퓨즈 셋(310<B1> or 310<B2> or ... or 31M<BN>)에서 출력되는 유효 퓨즈 상태신호(FDATA<B1_0> or FDATA<B2_0> or ... or FDATA<BN_0>)는 로직'하이'(high)가 될 것이다. 반대로, 각각 M개의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에서 M개 중 일부라도 유효하지 못한 퓨즈 상태신호가 섞인 M개 단위의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에 대응하는 유효 퓨즈 셋(310<B1> or 310<B2> or ... or 31M<BN>)에서 출력되는 유효 퓨즈 상태신호(FDATA<B1_0 or B2_0 or ... or BN_0)는 로직'로우'(low)가 될 것이다. 예컨대, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 각각 포함된 1번째 내지 M번째 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>) 중 제7 M개 단위의 퓨즈 상태신호(FDATA<B7_1>, FDATA<B7_2>, ... , FDATA<B7_M>)에 유효하지 못한 퓨즈 상태신호가 섞여있다고 가정하면, 제7 M개 단위의 퓨즈 상태신호(FDATA<B7_1>, FDATA<B7_2>, ... , FDATA<B7_M>)에 대응하는 제7 유효 퓨즈 셋(110<B7>)에서 출력되는 제7 퓨즈 상태신호(FDATA<B7_0>)은 로직'로우'(low)가 되고, 나머지 N - 1개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... 110<B6>, 110<B8>, ... , 110<BN>)에서 출력되는 N - 1개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<B6_1>, FDATA<B6_2>, ... , FDATA<B6_M> / FDATA<B8_1>, FDATA<B8_2>, ... , FDATA<B8_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)는 로직'하이'(high)가 될 것이다.
이와 같이, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 각각 포함된 M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)은 N개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 110<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)에 따라 그 유효성이 판단될 수 있다.
참고로, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 각각 포함된 N개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 110<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)의 값을 결정하는 것은 반도체 장치를 생산하는 과정에서 테스트를 통해 결정될 수 있으며, 설계자의 선택에 따라 N개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 110<BN>)이 N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>)에 포함되는 것을 선택할 수 있다. 즉, 설계자의 선택에 따라 N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>) 각각에 M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)만 포함되고 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 11M<BN>)은 포함되지 않는 형태로 구성되는 것도 가능하다. 물론, 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 11M<BN>)이 포함되지 않는 경우 N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>) 각각에 포함된 M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>)에 대한 유효성 여부는 판단할 수 없다.
N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)는, 클록버퍼(10)에서 전송되는 동작클록(AFCLK0)에 응답하여 N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>)와 M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)를 선택적으로 인에이블 시키게 된다. 여기서, N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>) 각각의 상세한 구성은 도 5를 참조할 수 있다. 즉, 입력되는 클록(CNTI)이 계속 토글링할 경우 입력되는 클록(CNTI)이 설정된 횟수 토글링한 이후 입력되는 클록(CNTI)을 출력되는 클록(CNTO)으로서 쉬프팅시키는 동작을 수행한다. 따라서, 가장 앞쪽에 위치한 퓨즈 선택 디코더(121<B1>)으로 인가되는 동작클록(AFCLK0)이 토글링하는 것에 대응하여 N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)가 순차적으로 선택될 수 있도록 동작한다. 또한, 입력되는 클록(CNTI)이 출력되는 클록(CNTO)으로 쉬프팅되는 과정에서 N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>)와 M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)를 선택적으로 인에이블 시키기 위한 N * M개의 선택신호(SEL1:M_BK1, SEL1:M_BK2, ... , SEL1:M_BKN)가 순차적으로 활성화되도록 동작한다.
정리하면, N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)는 클록버퍼(10)에서 전송되는 동작클록(AFCLK0)을 순차적으로 쉬프트시키는 방식을 통해 N * M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)가 모두 한 번씩 순차적으로 선택될 수 있도록 동작한다. 따라서, N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)가 하나씩 선택될 때마다 그에 대응하여 N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>)와 M개의 래치(141<B0>, 142<B0>, ... , 14M<B0> / 141<B1>, 142<B1>, ... , 14M<B1> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)가 하나씩 인에이블되어 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 각각 저장하게 된다. 참고로, 도 5에 도시된 N * N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>)는, N개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 110<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)가 유효한 경우 N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)에서 각각 출력되는 N * M개의 선택신호(SEL1:M_BK1, SEL1:M_BK2, ... , SEL1:M_BKN)에 응답하여 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)의 활성화여부를 결정함으로써, N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)를 선택적으로 인에이블 시키게 된다. 이때, N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>) 각각의 상세한 구성은 도 6을 참조할 수 있다. 즉, 리셋 신호(RSTB)에 응답하여 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)를 로직'로우'(low)로 초기화시킨 상태에서, N개의 유효 퓨즈 셋(110<B1>, 110<B2>, ... , 110<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)가 로직'하이'(high)로 유효한 상태가 되고, 동시에 N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)에서 각각 출력되는 N * M개의 선택신호(SEL1:M_BK1, SEL1:M_BK2, ... , SEL1:M_BKN)가 설정된 순서대로 로직'하이'(high)로 활성화되는 것에 응답하여 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)를 순차적으로 로직'하이'(high)로 활성화시킨다. 물론, 도 6에 도시된 N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)는, N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 각각 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>)에서 출력되는 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)에 응답하여 N * M개의 퓨즈 셋(111<B1>, 112<B1> ... , 11M<B1> / 111<B2>, 112<B2> ... , 11M<B2> / ... / 110<BN>, 111<BN>, ... , 11M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)을 저장한다. 여기서, N * M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>) 각각의 상세한 구성은 도 7을 참조할 수 있다. 즉, 리셋 신호(RSTB)에 응답하여 로직'하이'(high)로 초기화된 저장 값(SAVE_DATA)을 기준으로 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)가 설정된 순서대로 로직'하이'(high)로 활성화될 때, N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)에 응답하여 저장 값(SAVE_DATA)을 로직'하이'(high)로 저장할지 아니면 로직'로우'(low)로 저장할지를 결정하는 방식이다. 물론, 도 7에 도시된 N * M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
전술한 바와 같이 퓨즈 옵션의 정보를 저장하는 저장회로는, N개의 퓨즈 어레이(11<B1>, 11<B2>, ... , 11<BN>) 각각에 포함된 M개의 퓨즈 셋(111<B1>, 112<B1>, ... , 11M<B1> / 111<B2>, 112<B2>, ... , 11M<B2> / ... / 111<BN>, 112<BN>, ... , 11M<BN>) 내부에 각각 포함된 퓨즈의 컷팅 여부를 통해 그 레벨이 결정되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 N * M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)에 순차적으로 저장하게 된다.
그리고, 인에이블 신호(FZXEN)를 생성하기 위한 구성요소는 도 1에 직접적으로 도시되지 않았지만, 퓨즈 옵션의 정보를 저장하는 저장회로의 동작이 반도체 장치의 초기 동작구간에서 발생한다는 점을 기준으로 그 활성화구간을 정의할 수 있다. 즉, 인에이블 신호(FZXEN)는 반도체 장치의 내부전압이 안정화되는 시점을 나타내는 파워 업 신호(도시되지 않음)에 응답하여 활성화되고, N개의 저장부(13<B1>, 13<B2>, ... , 13<BN> / 14<B1>, 14<B2>, ... , 14<BN>)에 포함된 M개의 인에이블 선택부(131<B1>, 132<B1>, ... , 13M<B1> / 131<B2>, 132<B2>, ... , 13M<B2> / ... / 131<BN>, 132<BN>, ... , 13M<BN>)와 M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)가 모두 한 번씩 선택되어 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)가 모두 저장된 이후 비활성화될 것이다.
한편, 도 1에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에서는, N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 저장하기 위한 N * M개의 래치(141<B1>, 142<B1>, ... , 14M<B1> / 141<B2>, 142<B2>, ... , 14M<B2> / ... / 141<BN>, 142<BN>, ... , 14M<BN>)를 순차적으로 선택하기 위해 입력되는 동작클록(AFCLK0)을 쉬프팅하는 방식을 사용한다. 즉, 전술한 바와 같이 N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)을 통해 동작클록(AFCLK0)을 N * M번 쉬프팅시키는 방식을 사용한다.
그런데, 도 1에 도시된 것과 같이 N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)에 각각 포함된 M개의 퓨즈 선택 디코더(121<B1>, 122<B1>, ... , 12M<B1> / 121<B2>, 122<B2>, ... , 12M<B2> / ... / 121<BN>, 122<BN>, ... , 12M<BN>)을 통해 동작클록(AFCLK0)을 N * M번 쉬프팅시키는 방식을 에서는 N과 M의 숫자가 커지면 커질수록 N개의 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)가 차지하는 면적이 커지는 단점이 존재한다. 예컨대, 반도체 메모리 장치에 8개의 뱅크가 포함되고, 각 뱅크마다 1024개의 퓨즈 셋이 포함된다고 가정하면, 반도체 메모리 장치에서 클록을 쉬프팅 동작을 위한 퓨즈 선택 디코더의 개수만 8192가 되며, 이는 1개의 퓨즈 선택 디코더가 차지하는 면적이 그리 크지 않다고 하여도 결코 무시할 수 있는 수준의 면적이 아니다. 또한, 반도체 메모리 장치의 집적도가 더 발전하면 발전할수록 더 넓은 면적을 차지한다는 것을 감안하면, 반도체 메모리 장치의 면적을 줄이는데 있어 걸림돌이 된다.
도 2은 도 1에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로의 단점을 극복하기 위해 본 발명에서 제안하는 또 다른 방식의 퓨즈 옵션의 정보를 저장하는 저장회로를 도시한 블록 다이어그램이다.
도 2를 참조하면, 퓨즈 옵션의 정보를 저장하는 저장회로는, 클록버퍼(20)와, 퓨즈 어레이(21)와, 코드 카운팅부(25)와, 저장부(23 / 24)를 구비한다. 여기서, 퓨즈 어레이(21)는 M개의 퓨즈 셋(211, 212, ... , 21M)을 포함한다. 또한, 퓨즈 어레이(21)는 1개의 유효 퓨즈 셋(210)을 더 포함한다. 또한, 저장부(23 / 24)에는 M개의 인에이블 선택부(231, 232, ... , 23M)와 M개의 래치(241, 242, ... , 24M)를 포함한다.
클록버퍼(20)는, 인에이블 신호(FZXEN)에 응답하여 동작클록(FZXCLK)을 버퍼링한다. 즉, 인에이블 신호(FZXEN)가 활성화된 구간에서 외부클록(FZXCLK)을 동작클록(AFCLK0)으로서 버퍼링하여 코드 카운팅부(25)로 전송함으로써, 퓨즈 어레이(21)에 포함된 M개의 퓨즈 셋(211, 212, ... , 21M)에서 출력되는 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)가 저장부(23 / 24)에 포함된 M개의 래치(241, 242, ... , 24M)에 저장하는 동작이 수행될 수 있도록 한다.
구체적으로, 퓨즈 어레이(21)에 포함된 M개의 퓨즈 셋(211, 212, ... , 21M) 각각과 유효 퓨즈 셋(210)은 도 4에 도시된 것과 같은 회로를 가질 수 있다. 즉, 내부에 포함된 퓨즈(FUSE)가 컷팅되었는지 여부에 따라 서로 다른 레벨을 갖는 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)와 유효 퓨즈 상태신호(<FDATA<0>)를 출력하게 된다. 예컨대, 내부에 포함된 퓨즈(FUSE)가 컷팅되어 있는 퓨즈 셋에서 출력되는 퓨즈 상태신호는 로직'로우'(low)의 값을 갖게 된다. 반대로, 내부에 포함된 퓨즈(FUSE)가 컷팅되어 있지 않은 퓨즈 셋에서 출력되는 퓨즈 상태신호는 로직'하이'(high)의 값을 갖게 된다. 물론, 도 4에 도시된 M개의 퓨즈 셋(211, 212, ... , 21M) 각각과 유효 퓨즈 셋(210)의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
그리고, 퓨즈 어레이(21)에 포함된 유효 퓨즈 셋(210)에서 출력되는 유효 퓨즈 상태신호(<FDATA<0>)는, M개의 퓨즈 셋(211, 212, ... , 21M)에서 출력되는 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)가 유효한 상태인지 아닌지를 나타낸다. 만약, M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)가 모두 유효한 경우, 유효 퓨즈 셋(210)에서 출력되는 유효 퓨즈 상태신호(<FDATA<0>)는 로직'하이'(high)가 될 것이다. 반대로, M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>) 중 일부라도 유효하지 못한 퓨즈 상태신호가 섞인 경우, 유효 퓨즈 셋(210)에서 출력되는 유효 퓨즈 상태신호(<FDATA<0>)는 로직'로우'(low)가 될 것이다.
이와 같이, 퓨즈 어레이(21)에 포함된 M개의 퓨즈 셋(211, 212, ... , 21M)은 유효 퓨즈 셋(210)에서 출력되는 유효 퓨즈 상태신호(<FDATA<0>)에 따라 그 유효성이 판단될 수 있다.
참고로, 퓨즈 어레이(21)에 포함된 유효 퓨즈 셋(210)에서 출력되는 유효 퓨즈 상태신호(<FDATA<0>)의 값을 결정하는 것은 반도체 장치를 생산하는 과정에서 테스트를 통해 결정될 수 있으며, 설계자의 선택에 따라 유효 퓨즈 셋(210)이 퓨즈 어레이(21)에 포함되는 것을 선택할 수 있다. 즉, 설계자의 선택에 따라 퓨즈 어레이(21)에 M개의 퓨즈 셋(211, 212, ... , 21M)만 포함되고 유효 퓨즈 셋(210)은 포함되지 않는 형태로 구성되는 것도 가능하다. 물론, 유효 퓨즈 셋(210)이 포함되지 않는 경우 퓨즈 어레이(21)에 포함된 M개의 퓨즈 셋(211, 212, ... , 21M)에 대한 유효성 여부는 판단할 수 없다.
코드 카운팅부(25)는, 인에이블 신호(FZXEN) 및 동작클록(AFCLK0)에 응답하여 선택코드(SEL1:M)를 설정된 순서대로 카운팅한다. 이렇게, 코드 카운팅부(25)에서 설정된 순서대로 카운팅된 선택코드(SEL1:M)는 저장부(23 / 24)에 포함된 M개의 인에이블 선택부(231, 232, ... , 23M)와 M개의 래치(241, 242, ... , 24M)를 선택적으로 인에이블 시키게 된다.
정리하면, 코드 카운팅부(25)는, 클록버퍼(20)에서 전송되는 동작클록(AFCLK0)이 토글링하는 것에 응답하여 선택코드(SEL1:M)의 값이 설정된 순서대로 변동할 수 있도록 동작한다. 이렇게 선택코드(SEL1:M)의 값이 설정된 순서대로 변동함에 따라 저장부(23 / 24)에 포함된 M개의 인에이블 선택부(231, 232, ... , 23M)와 M개의 래치(241, 242, ... , 24M)가 하나씩 인에이블되어 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)를 각각 저장하게 된다. 이때, 선택코드(SEL1:M)의 값은 설정된 순서대로 M번 변동하는 동작을 통해 저장부(23 / 24)에 포함된 M개의 인에이블 선택부(231, 232, ... , 23M)와 M개의 래치(241, 242, ... , 24M)를 하나씩 인에이블 시키게 될 것이다.
저장부(23 / 24)에 각각 포함된 M개의 인에이블 선택부(231, 232, ... , 23M)는, 유효 퓨즈 셋(210)에서 출력되는 유효 퓨즈 상태신호(<FDATA<0>)이 유효한 경우 코드 카운팅부(25)에서 카운팅되는 선택코드(SEL1:M)에 응답하여 M개의 저장 인에이블 신호(FEN1, FEN2, ... , FENM)의 활성화여부를 결정함으로써, 저장부(23 / 24)에 포함된 M개의 래치(241, 242, ... , 24M)를 선택적으로 인에이블 시키게 된다. 이때, 저장부(23 / 24)에 포함된 M개의 인에이블 선택부(231, 232, ... , 23M) 각각의 상세한 구성은 도 6을 참조할 수 있다. 즉, 리셋 신호(RSTB)에 응답하여 M개의 저장 인에이블 신호(FEN1, FEN2, ... , FENM)를 로직'로우'(low)로 초기화시킨 상태에서, 유효 퓨즈 셋(210)에서 출력되는 유효 퓨즈 상태신호(<FDATA<0>)가 로직'하이'(high)로 유효한 상태가 되고, 동시에 선택코드(SEL1:M)가 설정된 순서대로 로직'하이'(high)로 활성화되는 것에 응답하여 M개의 저장 인에이블 신호(FEN1, FEN2, ... , FENM)를 설정된 순서대로 로직'하이'(high)로 활성화시킨다. 이때, M개의 인에이블 선택부(231, 232, ... , 23M) 각각으로 인가되는 유효 퓨즈 상태신호(<FDATA<0>)는 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)가 유효한지 여부를 판단하는 기준이 되므로, 유효 퓨즈 상태신호(<FDATA<0>)가 유효하지 않다면 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)를 저장할 필요가 없다. 따라서, M개의 인에이블 선택부(231, 232, ... , 23M) 각각은 유효 퓨즈 상태신호(<FDATA<0>)가 유효하지 않을 때, 선택코드(SEL1:M)의 값과 상관없이 아무런 동작을 수행하지 않는 상태가 된다. 즉, M개의 인에이블 선택부(231, 232, ... , 23M) 각각은 유효 퓨즈 상태신호(<FDATA<0>)가 유효할 때, 선택코드(SEL1:M)의 값에 응답하여 M개의 저장 인에이블 신호(FEN1, FEN2, ... , FENM)를 활성화시키는 동작을 수행한다. 참고로, 도 6에 도시된 저장부(23 / 24)에 각각 포함된 M개의 인에이블 선택부(231, 232, ... , 23M) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
저장부(23 / 24)에 포함된 M개의 래치(241, 242, ... , 24M)는, 저장부(23 / 24)에 포함된 M개의 인에이블 선택부(231, 232, ... , 23M)에서 출력되는 M개의 저장 인에이블 신호(FEN1, FEN2, ... , FENM)에 응답하여 M개의 퓨즈 셋(211, 212, ... , 21M)에서 출력되는 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)를 저장한다. 여기서, M개의 래치(241, 242, ... , 24M) 각각의 상세한 구성은 도 7을 참조할 수 있다. 즉, 리셋 신호(RSTB)에 응답하여 로직'하이'(high)로 초기화된 저장 값(SAVE_DATA)을 기준으로 M개의 저장 인에이블 신호(FEN1, FEN2, ... , FENM)가 설정된 순서대로 로직'하이'(high)로 활성화될 때, M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)에 응답하여 저장 값(SAVE_DATA)을 로직'하이'(high)로 저장할지 아니면 로직'로우'(low)로 저장할지를 결정하는 방식이다. 물론, 도 7에 도시된 M개의 래치(241, 242, ... , 24M) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
전술한 바와 같이 퓨즈 옵션의 정보를 저장하는 저장회로는, 퓨즈 어레이(21)에 포함된 M개의 퓨즈 셋(211, 212, ... , 21M) 내부에 각각 포함된 퓨즈의 컷팅 여부를 통해 그 레벨이 결정되는 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)에 순차적으로 저장하게 된다.
그리고, 인에이블 신호(FZXEN)를 생성하기 위한 구성요소는 도 2에 직접적으로 도시되지 않았지만, 퓨즈 옵션의 정보를 저장하는 저장회로의 동작이 반도체 장치의 초기 동작구간에서 발생한다는 점을 기준으로 그 활성화구간을 정의할 수 있다. 즉, 인에이블 신호(FZXEN)는 반도체 장치의 내부전압이 안정화되는 시점을 나타내는 파워 업 신호(도시되지 않음)에 응답하여 활성화되고, 저장부(23 / 24)에 포함된 M개의 인에이블 선택부(231, 232, ... , 23M)와 M개의 래치(241, 242, ... , 24M)가 모두 한 번씩 선택되어 M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)가 모두 저장된 이후 비활성화될 것이다.
한편, 도 2에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에서는, M개의 퓨즈 상태신호(FDATA<1>, FDATA<2>, ... , FDATA<M>)를 저장하기 위한 M개의 래치(241, 242, ... , 24M)를 순차적으로 선택하기 위해 입력되는 동작클록(AFCLK0)에 응답하여 선택코드(SEL1:M)를 카운팅하는 방식을 사용한다. 즉, 전술한 바와 같이 코드 카운팅부(25)를 통해 선택코드(SEL1:M)를 카운팅하는 방식을 사용한다.
이때, 코드 카운팅부(25)는 M이 어떠한 값을 갖든 항상 동일한 크기를 갖는다. 즉, 도 1에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에서 M(또는 N)의 크기가 증가함에 따라 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)가 차지하는 면적이 커지는 단점이 존재했지만, 도 2에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에서는 M의 크기가 더 커진다고 해도 코드 카운팅부(25)에서 카운팅 동작을 더 하면 해결되기 때문에 차지하는 면적은 변하지 않는다. 따라서, 도 2에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에는 도 1에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로의 단점이 존재하지 않는다는 것을 알 수 있다.
특히, 도 2에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로의 구성을 다음과 같이 확장하는 경우 그 차이는 더 명확해지는 것을 알 수 있다.
도 3은 도 2에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로를 확장하여 제시한 퓨즈 옵션의 정보를 저장회로를 도시한 블록 다이어그램이다.
도 3을 참조하면, 퓨즈 옵션의 정보를 저장하는 저장회로는, 클록버퍼(30)와, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)와, 코드 카운팅부(35), 및, N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)를 구비한다. 여기서, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>) 각각에는 M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)이 포함된다. 또한, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>) 각각에는 추가로 1개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)이 더 포함된다. 또한, N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>) 각각에는 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>), 및 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)가 포함된다. 참고로, 도면에 도시된 반도체 장치가 N개의 뱅크를 포함하는 반도체 메모리 장치라고 가정할 때, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>), 및 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)는 N개의 뱅크에 각각 대응하는 구성이 된다. 물론, N과 M이라는 변수는 설계자에 의해 얼마든지 조절 가능한 숫자이므로 도면에 도시된 본 발명의 실시예에 따른 반도체 장치의 구성은 반도체 메모리 장치에 적용되지 않는 경우에도 얼마든지 적용가능하다.
클록버퍼(30)는, 인에이블 신호(FZXEN)에 응답하여 동작클록(FZXCLK)을 버퍼링한다. 즉, 인에이블 신호(FZXEN)가 활성화된 구간에서 외부클록(FZXCLK)을 동작클록(AFCLK0)으로서 버퍼링하여 코드 카운팅부(35)로 전송함으로써, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 각각 포함된 M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)가 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)에 저장하는 동작이 수행될 수 있도록 한다.
구체적으로, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 각각 포함된 M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>) 각각과 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>) 각각은 도 4에 도시된 것과 같은 회로를 가질 수 있다. 즉, 내부에 포함된 퓨즈(FUSE)가 컷팅되었는지 여부에 따라 서로 다른 레벨을 갖는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)와 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)를 출력하게 된다. 예컨대, 내부에 포함된 퓨즈(FUSE)가 컷팅되어 있는 퓨즈 셋에서 출력되는 퓨즈 상태신호는 로직'로우'(low)의 값을 갖게 된다. 반대로, 내부에 포함된 퓨즈(FUSE)가 컷팅되어 있지 않은 퓨즈 셋에서 출력되는 퓨즈 상태신호는 로직'하이'(high)의 값을 갖게 된다. 물론, 도 4에 도시된 N * M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>) 각각과 N개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
그리고, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 각각 포함된 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)는, N * M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)가 각각 M개 단위로 유효한 상태인지 아닌지를 나타낸다. 즉, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 각각 포함된 1번째 내지 M번째 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 M개 단위씩 N번 분리하여 각각 M개의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})가 유효한 상태인지를 N번 판단한다. 만약, 각각 M개의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에서 M개가 모두 유효한 M개 단위의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에 각각 대응하는 유효 퓨즈 셋(310<B1> or 310<B2> or ... or 31M<BN>)에서 출력되는 유효 퓨즈 상태신호(<FDATA<B1_0> or FDATA<B2_0> or ... or FDATA<BN_0>)는 로직'하이'(high)가 될 것이다. 반대로, 각각 M개의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에서 M개 중 일부라도 유효하지 못한 퓨즈 상태신호가 섞인 M개 단위의 퓨즈 상태신호({FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>} or {FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>} or ... or {FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>})에 대응하는 유효 퓨즈 셋(310<B1> or 310<B2> or ... or 31M<BN>)에서 출력되는 유효 퓨즈 상태신호(FDATA<B1_0 or B2_0 or ... or BN_0)는 로직'로우'(low)가 될 것이다. 예컨대, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 각각 포함된 1번째 내지 M번째 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>) 중 제7 M개 단위의 퓨즈 상태신호(FDATA<B7_1>, FDATA<B7_2>, ... , FDATA<B7_M>)에 유효하지 못한 퓨즈 상태신호가 섞여있다고 가정하면, 제7 M개 단위의 퓨즈 상태신호(FDATA<B7_1>, FDATA<B7_2>, ... , FDATA<B7_M>)에 대응하는 제7 유효 퓨즈 셋(110<B7>)에서 출력되는 제7 퓨즈 상태신호(FDATA<B7_0>)은 로직'로우'(low)가 되고, 나머지 N - 1개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)에서 출력되는 N - 1개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<B6_1>, FDATA<B6_2>, ... , FDATA<B6_M> / FDATA<B8_1>, FDATA<B8_2>, ... , FDATA<B8_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)는 로직'하이'(high)가 될 것이다.
이와 같이, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 각각 포함된 M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)은 N개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)에 따라 그 유효성이 판단될 수 있다.
참고로, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 각각 포함된 N개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)의 값을 결정하는 것은 반도체 장치를 생산하는 과정에서 테스트를 통해 결정될 수 있으며, 설계자의 선택에 따라 N개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)이 N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>)에 포함되는 것을 선택할 수 있다. 즉, 설계자의 선택에 따라 N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>) 각각에 M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)만 포함되고 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)은 포함되지 않는 형태로 구성되는 것도 가능하다. 물론, 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)이 포함되지 않는 경우 N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>) 각각에 포함된 M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)에 대한 유효성 여부는 판단할 수 없다.
코드 카운팅부(35)는, 인에이블 신호(FZXEN) 및 동작클록(AFCLK0)에 응답하여 선택코드(SEL1:M)를 설정된 순서대로 M번 카운팅하며, 그룹 선택신호(BKSEL)에 응답하여 초기화된다. 이렇게, 코드 카운팅부(35)에서 설정된 순서대로 M번 카운팅된 선택코드(SEL1:M)는 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>)와 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)를 M개씩 N번 반복하여 선택적으로 인에이블 시키게 된다.
정리하면, 코드 카운팅부(35)는, 클록버퍼(30)에서 전송되는 동작클록(AFCLK0)이 토글링하는 것에 응답하여 선택코드(SEL1:M)의 값이 설정된 순서대로 M번 변동하는 동작이 N번 반복할 수 있도록 동작한다. 이렇게 선택코드(SEL1:M)의 값이 설정된 순서대로 M번 변동하는 동작이 N번 반복함에 따라 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 인에이블 선택부(231, 232, ... , 23M)와 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)가 하나씩 인에이블되어 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 각각 저장하게 된다.
이때, 코드 카운팅부(35)에서 카운팅되는 선택코드(SEL1:M)의 값이 설정된 순서대로 M번 변동하는 동작이 N번 반복되는 동작이 수행될 수 있는 것은, 코드 카운팅부(35)가 그룹 선택신호(BKSEL)에 응답하여 카운팅 동작을 초기화하기 때문이다. 즉, 코드 카운팅부(35)는, 인에이블 신호(FZXEN)의 활성화구간에서 동작클록(AFCLK0)이 토글링할 때마다 카운팅 동작을 수행하여 선택코드(SEL1:M)의 값을 변동시키는 동작을 수행시키는 첫 번째 동작과, 그룹 선택신호(BKSEL)에 의해 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>) 중 어느 하나의 저장부가 선택될마다 카운팅 동작을 초기화하여 선택코드(SEL1:M)의 값을 초기화하기 때문이다. 예컨대, 초기에 코드 카운팅부(35)가 동작클록(AFCLK0)의 토글링에 응답하여 선택코드(SEL1:M)가 M번 변동하는 것에 대응하여 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>) 중 제1 저장부(33<B1>, 34<B1>)에 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1>)와 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1>)가 하나씩 인에이블되어 N개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>) 중 제1 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1>)에서 출력되는 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M>)를 각각 저장하게 된다. 이렇게, 제1 저장부(33<B1>, 34<B1>)에 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1>)와 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1>)가 모두 인에이블되면, 그룹 선택신호(BKSEL)의 값이 변하면서 코드 카운팅부(35)가 초기화되어 선택코드(SEL1:M)의 값이 초기화된 후 다시 동작클록(AFCLK0)에 토글링에 응답하여 M번 변동하게 된다. 이와 같이, 두 번째로 선택코드(SEL1:M)의 값이 M번 변동하는 것에 대응하여 제2 저장부(33<B2>, 34<B2>)에 포함된 M개의 인에이블 선택부(331<B2>, 332<B2>, ... , 33M<B2>)와 M개의 래치(341<B2>, 342<B2>, ... , 34M<B2>)가 하나씩 인에이블되어 N개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>) 중 제2 퓨즈 셋(311<B2>, 312<B2>, ... , 31M<B2>)에서 출력되는 퓨즈 상태신호(FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M>)를 각각 저장하게 된다. 전술한 것과 같은 동작을 통해 코드 카운팅부(35)가 선택코드(SEL1:M)의 값을 M번 변동하는 동작을 N번 반복하여 수행하는 과정을 통해 결국 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>)와 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)를 하나씩 인에이블시켜 N개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 하나씩 저장하게 된다.
N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>)는, N개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)가 유효한 경우 코드 카운팅부(35)에서 카운팅되는 선택코드(SEL1:M)에 응답하여 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)의 활성화여부를 결정함으로써, N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)를 선택적으로 인에이블 시키게 된다. 이때, N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>) 각각의 상세한 구성은 도 6을 참조할 수 있다. 즉, 리셋 신호(RSTB)에 응답하여 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)를 로직'로우'(low)로 초기화시킨 상태에서, N개의 유효 퓨즈 셋(310<B1>, 310<B2>, ... , 31M<BN>)에서 출력되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)가 로직'하이'(high)로 유효한 상태가 되고, 동시에 선택코드(SEL1:M)가 설정된 순서대로 로직'하이'(high)로 활성화되는 것에 응답하여 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)를 순차적으로 로직'하이'(high)로 활성화시킨다.
이때, N * M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>)에 M개 단위마다 각각 인가되는 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)가 M개 단위마다 유효한지 여부를 판단하는 기준이 되므로, N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)에 유효하지 않은 신호가 존재한다면 유효하지 않은 유효 퓨즈 상태신호에 대응하는 M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> or FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> or ... or FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 저장할 필요가 없다. 따라서, N * M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>)를 M개씩 N개의 그룹으로 구분하고 N개의 그룹이 N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>)에 대응할 때, N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>) 중 유효하지 않은 유효 퓨즈 상태신호에 대응하는 그룹은 선택코드(SEL1:M)의 값과 상관없이 아무런 동작을 수행하지 않는 상태가 된다. 즉, N개의 유효 퓨즈 상태신호(<FDATA<B1_0>, FDATA<B2_0>, ... , FDATA<BN_0>) 중 유효한 유효 퓨즈 상태신호에 대응하는 그룹만 선택코드(SEL1:M)의 값에 응답하여 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 or FEN1_BK2, FEN2_BK2, ... , FENM_BK2 or ... or FEN1_BKN, FEN2_BKN, ... , FENM_BKN)를 활성화시키는 동작을 수행한다. 물론, 도 6에 도시된 N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)는, N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>)에서 출력되는 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)에 응답하여 N * M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>)에서 출력되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)을 저장한다. 여기서, N * M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>) 각각의 상세한 구성은 도 7을 참조할 수 있다. 즉, 리셋 신호(RSTB)에 응답하여 로직'하이'(high)로 초기화된 저장 값(SAVE_DATA)을 기준으로 N * M개의 저장 인에이블 신호(FEN1_BK1, FEN2_BK1, ... , FENM_BK1 / FEN1_BK2, FEN2_BK2, ... , FENM_BK2 / ... / FEN1_BKN, FEN2_BKN, ... , FENM_BKN)가 설정된 순서대로 로직'하이'(high)로 활성화될 때, N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)에 응답하여 저장 값(SAVE_DATA)을 로직'하이'(high)로 저장할지 아니면 로직'로우'(low)로 저장할지를 결정하는 방식이다. 물론, 도 7에 도시된 N * M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>) 각각의 상세한 구성은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 의해 얼마든지 다른 구성을 가질 수 있다.
전술한 바와 같이 퓨즈 옵션의 정보를 저장하는 저장회로는, N개의 퓨즈 어레이(31<B1>, 31<B2>, ... , 31<BN>) 각각에 포함된 M개의 퓨즈 셋(311<B1>, 312<B1>, ... , 31M<B1> / 311<B2>, 312<B2>, ... , 31M<B2> / ... / 311<BN>, 312<BN>, ... , 31M<BN>) 내부에 각각 포함된 퓨즈의 컷팅 여부를 통해 그 레벨이 결정되는 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 N * M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)에 순차적으로 저장하게 된다.
그리고, 인에이블 신호(FZXEN)를 생성하기 위한 구성요소는 도 3에 직접적으로 도시되지 않았지만, 퓨즈 옵션의 정보를 저장하는 저장회로의 동작이 반도체 장치의 초기 동작구간에서 발생한다는 점을 기준으로 그 활성화구간을 정의할 수 있다. 즉, 인에이블 신호(FZXEN)는 반도체 장치의 내부전압이 안정화되는 시점을 나타내는 파워 업 신호(도시되지 않음)에 응답하여 활성화되고, N개의 저장부(33<B1>, 33<B2>, ... , 33<BN> / 34<B1>, 34<B2>, ... , 34<BN>)에 각각 포함된 M개의 인에이블 선택부(331<B1>, 332<B1>, ... , 33M<B1> / 331<B2>, 332<B2>, ... , 33M<B2> / ... / 331<BN>, 332<BN>, ... , 33M<BN>)와 M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)가 모두 한 번씩 선택되어 N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)가 모두 저장된 이후 비활성화될 것이다.
한편, 도 3에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에서는, N * M개의 퓨즈 상태신호(FDATA<B1_1>, FDATA<B1_2>, ... , FDATA<B1_M> / FDATA<B2_1>, FDATA<B2_2>, ... , FDATA<B2_M> / ... / FDATA<BN_1>, FDATA<BN_2>, ... , FDATA<BN_M>)를 저장하기 위한 N * M개의 래치(341<B1>, 342<B1>, ... , 34M<B1> / 341<B2>, 342<B2>, ... , 34M<B2> / ... / 341<BN>, 342<BN>, ... , 34M<BN>)를 순차적으로 선택하기 위해 입력되는 동작클록(AFCLK0)에 응답하여 선택코드(SEL1:M)를 N번 반복하여 M번씩 카운팅하는 방식을 사용한다. 즉, 전술한 바와 같이 코드 카운팅부(35)를 통해 선택코드(SEL1:M)를 N번 반복하여 M번씩 카운팅하는 방식을 사용한다.
이때, 코드 카운팅부(35)는 N과 M이 어떠한 값을 갖든 항상 동일한 크기를 갖는다. 즉, 도 1에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에서 M 과 N의 크기가 증가함에 따라 퓨즈 선택 디코딩부(12<B1>, 12<B2>, ... , 12<BN>)가 차지하는 면적이 커지는 단점이 존재했지만, 도 3에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에서는 M과 N의 크기가 더 커진다고 해도 코드 카운팅부(35)에서 카운팅 동작을 더 하면 해결되기 때문에 차지하는 면적은 변하지 않는다. 따라서, 도 3에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로에는 도 1에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로의 단점이 존재하지 않는다는 것을 알 수 있다.
특히, 도 3에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로는, 도 2에 도시된 퓨즈 옵션의 정보를 저장하는 저장회로보다 퓨즈 어레이 및 저장부의 개수가 N배 더 많은 상태지만, 도 3에 도시된 코드 카운팅부(35)에서 M번 카운팅하는 동작을 N번 반복하는 동작을 사용하기 때문에 N의 개수가 증가하는 것과 상관없이 코드 카운팅부(35)의 면적이 증가하지 않는다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 동작클록(AFCLK0)의 토글링에 응답하여 퓨즈 옵션 정보를 저장하기 위한 선택신호(SEL1:M_BK1, SEL1:M_BK2, ... , SEL1:M_BKN)을 설정된 순서대로 쉬프팅시키는 방식을 통해 매우 많은 개수의 퓨즈 옵션 정보를 효율적이고 빠르게 저장한다.
또한, 동작클록(AFCLK0)의 토글링에 응답하여 퓨즈 옵션 정보를 저장하기 위한 선택코드(SEL1:M)를 설정된 순서대로 카운팅하는 방식을 통해 매우 많은 개수의 퓨즈 옵션 정보를 효율적이고 빠르게 저장하면서도 저장회로가 차지하는 면적을 최소화한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
10, 20, 30 : 클록 버퍼
11<B1>, 11<B2>, ... , 11<BN> / 31<B1>, 31<B2>, ... , 31<BN> : N개의 퓨즈 어레이
21 : 퓨즈 어레이
12<B1>, 12<B2>, ... , 12<BN> : 퓨즈 선택 디코딩부
25, 35 : 코드 카운팅부
13<B1>, 13<B2>, ... , 13<BN>, 14<B1>, 14<B2>, ... , 14<BN> / 33<B1>, 33<B2>, ... , 33<BN>, 34<B1>, 34<B2>, ... , 34<BN> : N개의 저장부
23, 24 : 저장부

Claims (12)

  1. M개의 퓨즈 상태신호를 출력하는 M개의 퓨즈 셋 및 유효 퓨즈 상태신호를 출력하는 1개의 유효 퓨즈 셋을 포함하는 퓨즈 어레이;
    인에이블 신호 및 동작 클록에 응답하여 선택코드를 설정된 순서대로 카운팅하기 위한 코드 카운팅부; 및
    상기 선택코드에 응답하여 상기 M개의 퓨즈 상태신호를 설정된 순서대로 각각 입력받아 저장하기 위한 저장부를 구비하며,
    상기 저장부는, 상기 M개의 퓨즈 상태신호를 각각 저장하기 위한 M개의 래치, 및 상기 선택코드에 응답하여 상기 M개의 래치를 선택적으로 인에이블 시키기 위한 M개의 인에이블 선택부를 구비하고,
    상기 M개의 퓨즈 상태신호는, 상기 M개의 퓨즈 셋의 퓨즈 커팅 여부에 따라 서로 다른 레벨을 가지며,
    상기 M개의 인에이블 선택부 각각은, 상기 선택코드의 값과 상관없이 상기 유효 퓨즈 상태신호에 응답하여 그 동작이 온/오프 제어되는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 인에이블 신호는,
    파워 업 신호에 응답하여 활성화되고, 상기 M개의 인에이블 선택부 및 상기 M개의 래치가 모두 한 번씩 선택되어 상기 M개의 퓨즈 상태신호가 모두 저장된 이후 비활성화되는 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 유효 퓨즈 상태신호는, 상기 유효 퓨즈 셋의 퓨즈 커팅 여부에 따라 그 레벨이 결정되는 반도체 장치.
  5. 삭제
  6. N개의 뱅크;
    상기 N개의 뱅크 각각에 M개씩 대응하는 N*M개의 퓨즈 셋을 포함하고, 상기 N*M개의 퓨즈 셋의 퓨즈 커팅 여부에 따라 서로 다른 레벨을 갖는 N*M개의 퓨즈 상태신호를 출력하는 퓨즈 어레이;
    인에이블 신호 및 동작 클록에 응답하여 선택코드를 설정된 순서대로 M번 카운팅하며, 그룹 선택신호에 응답하여 초기화되는 코드 카운팅부;
    상기 그룹 선택신호 및 상기 선택코드에 따라 상기 N*M개의 퓨즈 상태신호를 M개씩 설정된 순서대로 각각 입력받아 저장하기 위한 N개의 저장부를 구비하며,
    상기 N개의 저장부는, 상기 N*M개의 퓨즈 상태신호를 각각 저장하기 위한 N*M개의 래치, 및 상기 그룹 선택신호에 따라 M개씩 N개의 그룹으로 구분되어 그룹단위로 선택되며, 선택된 그룹별로 상기 선택코드에 응답하여 상기 N*M개의 래치를 M개씩 설정된 순서대로 인에이블 시키는 N*M개의 인에이블 선택부를 구비하고,
    상기 퓨즈 어레이는, 상기 M*N개의 퓨즈 셋 이외에 추가로 상기 N개의 뱅크 각각에 1개씩 대응하는 N개의 유효 퓨즈 셋을 더 포함하며, 상기 N개의 유효 퓨즈 셋의 퓨즈 커팅 여부에 따라 그 레벨이 각각 결정되는 N개의 유효 퓨즈 상태신호를 출력하고,
    상기 N*M개의 인에이블 선택부 각각은, 상기 선택코드의 값과 상관없이 상기 N개의 유효 퓨즈 상태신호 각각에 응답하여 상기 N개의 그룹 각각의 동작이 온/오프 제어되는 것을 특징으로 하는 반도체 메모리 장치.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 N*M개의 인에이블 선택부는,
    상기 그룹 선택신호에 응답하여 상기 N개의 그룹이 설정된 순서대로 각각 선택되며,
    선택된 그룹마다 상기 선택코드에 응답하여 상기 N*M개의 래치를 M개씩 설정된 순서대로 인에이블 시킴으로써, 상기 N개의 그룹이 모두 한 번씩 선택될 때 상기 N*M개의 래치를 모두 한 번씩 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 코드 카운팅부는,
    상기 인에이블 신호의 활성화구간에서 상기 동작 클록이 토글링할 때마다 카운팅 동작을 수행하여 상기 선택코드의 값을 변동시키되,
    상기 그룹 선택신호에 의해 상기 N개의 그룹 중 어느 하나의 그룹이 선택될 때마다 카운팅 동작을 초기화하여 상기 선택코드의 값을 초기화하는 것을 특징으로 하는 반도체 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 인에이블 신호는,
    파워 업 신호에 응답하여 활성화되고, 상기 N*M개의 인에이블 선택부 및 상기 N*M개의 래치가 모두 한 번씩 선택되어 상기 N*M개의 퓨즈 상태신호가 저장된 이후 비활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  11. 삭제
  12. 삭제
KR1020130059483A 2013-05-27 2013-05-27 반도체 장치 및 반도체 메모리 장치 KR102133391B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130059483A KR102133391B1 (ko) 2013-05-27 2013-05-27 반도체 장치 및 반도체 메모리 장치
US14/109,624 US9153339B2 (en) 2013-05-27 2013-12-17 Semiconductor device and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130059483A KR102133391B1 (ko) 2013-05-27 2013-05-27 반도체 장치 및 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20140139189A KR20140139189A (ko) 2014-12-05
KR102133391B1 true KR102133391B1 (ko) 2020-07-14

Family

ID=51935295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130059483A KR102133391B1 (ko) 2013-05-27 2013-05-27 반도체 장치 및 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9153339B2 (ko)
KR (1) KR102133391B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124008A (ko) * 2014-04-25 2015-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 리페어 시스템과 반도체 장치의 동작방법
KR102608887B1 (ko) * 2016-08-10 2023-12-04 에스케이하이닉스 주식회사 반도체 장치
KR102408843B1 (ko) * 2017-08-09 2022-06-15 에스케이하이닉스 주식회사 반도체 장치
US11494522B2 (en) * 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456380B1 (ko) * 1996-02-08 2005-04-06 히다치초엘에스아이 엔지니어링가부시키가이샤 반도체기억장치
US20060039210A1 (en) * 2004-08-23 2006-02-23 Greg Blodgett Memory address repair without enable fuses

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826641B1 (ko) 2006-03-21 2008-05-02 주식회사 하이닉스반도체 반도체 메모리 장치
KR20090022292A (ko) 2007-08-30 2009-03-04 삼성전자주식회사 안티퓨즈를 구비하는 반도체 메모리 장치
KR101562985B1 (ko) 2009-02-25 2015-10-23 삼성전자주식회사 반도체 장치 및 그것의 퓨즈 프로그램 방법
KR20110012401A (ko) 2009-07-30 2011-02-09 주식회사 하이닉스반도체 퓨즈 정보 검출 회로
KR101131557B1 (ko) 2010-04-30 2012-04-04 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 회로 및 리페어 방법
KR101718458B1 (ko) 2010-11-15 2017-03-22 삼성전자 주식회사 퓨즈 어레이를 갖는 반도체 장치 및 그 동작방법
KR20120052564A (ko) 2010-11-16 2012-05-24 에스케이하이닉스 주식회사 반도체 메모리 장치의 리페어 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456380B1 (ko) * 1996-02-08 2005-04-06 히다치초엘에스아이 엔지니어링가부시키가이샤 반도체기억장치
US20060039210A1 (en) * 2004-08-23 2006-02-23 Greg Blodgett Memory address repair without enable fuses

Also Published As

Publication number Publication date
KR20140139189A (ko) 2014-12-05
US9153339B2 (en) 2015-10-06
US20140347909A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
US7216277B1 (en) Self-repairing redundancy for memory blocks in programmable logic devices
US20080126876A1 (en) Semiconductor memory device and redundancy method of the same
US9360520B2 (en) Test mode control circuit of semiconductor apparatus and control method thereof
KR101131557B1 (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
US7257037B2 (en) Redundancy circuit in semiconductor memory device
US9390792B2 (en) Apparatuses, memories, and methods for address decoding and selecting an access line
US8065574B1 (en) Soft error detection logic testing systems and methods
US7058880B1 (en) Techniques for programming and verifying data in a programmable circuit
CN112420116A (zh) 用于熔丝错误检测的设备及方法
US7630259B1 (en) Programmable logic device with built in self test
KR102133391B1 (ko) 반도체 장치 및 반도체 메모리 장치
CN111833950A (zh) 一次性可编程存储电路以及包括其的半导体装置
US8593852B2 (en) Test device and test method for resistive random access memory and resistive random access memory device
US9847142B2 (en) Semiconductor apparatus and repair method thereof
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
JP4646608B2 (ja) 半導体記憶装置
US20160307639A1 (en) Semiconductor device and method of driving the same
US8278990B2 (en) Electric fuse cutoff control circuit renewing cutoff information and semiconductor device
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
US9368228B2 (en) Semiconductor memory
KR101062757B1 (ko) 반도체 메모리 장치의 리던던시 회로
US20180090221A1 (en) Boot-up control circuit and semiconductor apparatus including the same
US11435940B2 (en) Testing a memory which includes conservative reversible logic
US9519020B2 (en) Semiconductor apparatus and chip selecting method thereof
US9437329B2 (en) Semiconductor device with initialization operation and boot-up operation

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant