KR102121893B1 - 후면 패시베이션을 위한 장치 및 방법 - Google Patents

후면 패시베이션을 위한 장치 및 방법 Download PDF

Info

Publication number
KR102121893B1
KR102121893B1 KR1020157017263A KR20157017263A KR102121893B1 KR 102121893 B1 KR102121893 B1 KR 102121893B1 KR 1020157017263 A KR1020157017263 A KR 1020157017263A KR 20157017263 A KR20157017263 A KR 20157017263A KR 102121893 B1 KR102121893 B1 KR 102121893B1
Authority
KR
South Korea
Prior art keywords
substrate
support
cavity
plasma
elongated
Prior art date
Application number
KR1020157017263A
Other languages
English (en)
Other versions
KR20150088888A (ko
Inventor
라라 하우릴샤크
제프 토빈
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150088888A publication Critical patent/KR20150088888A/ko
Application granted granted Critical
Publication of KR102121893B1 publication Critical patent/KR102121893B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Abstract

기판의 후면 패시베이션을 위한 장치 및 방법이 제공된다. 시스템들은 지지 링을 형성하는 개방 상부 표면을 갖는 긴 지지체를 포함하며, 그에 의해, 기판이 지지 링 상에 있을 때, 긴 지지체 내에 공동이 형성된다. 기판의 후면 상에 패시베이션 막을 퇴적하기 위해 공동 내에 플라즈마를 발생시키도록 플라즈마 발생기가 공동에 결합된다.

Description

후면 패시베이션을 위한 장치 및 방법{APPARATUS AND METHODS FOR BACKSIDE PASSIVATION}
본 발명의 실시예들은 일반적으로 기판의 후면(back side)의 패시베이션을 위한 장치 및 방법에 관한 것이다. 더 구체적으로, 본 발명의 실시예들은, 기판이 존재할 때, 기판의 후면 상에 패시베이션 층을 형성하기 위해 플라즈마가 내부에서 발생될 수 있는 공동을 갖는 긴 지지체(elongate support)를 포함하는 장치에 관한 것이다.
고온 챔버들 내의 웨이퍼들(기판들이라고도 지칭됨)은 탈기(outgassing) 또는 승화(sublimation)의 영향을 받기 쉬운 후면 층들을 가질 수 있다. 승화물들 또는 휘발되는 막 성분들 또는 오염물들은 다양한 방식으로 챔버 하드웨어를 공격할 수 있다. 탈기 도펀트들 또는 실리콘 승화물들은 반사기 플레이트들(광학 반사기들) 또는 고온계들을 포함하는 챔버 컴포넌트들을 코팅할 수 있으며, 이는 시간에 따른 챔버 드리프트를 야기시키고, 정지 시간(down time)을 초래하는 재교정, 하드웨어 변경 또는 챔버 세정이 필요해지게 한다. 웨이퍼들의 후면으로부터의 불소는 반사기 플레이트(반사기들) 상의 코팅을 공격할 수 있고, 재교정 및 궁극적인 하드웨어 교체가 또한 필요해지게 한다.
웨이퍼의 처리 동안 웨이퍼의 후면의 막 또는 심지어는 베어 실리콘이 탈기(막의 경우) 또는 승화(실리콘의 경우)하는 경우에, 급속 열 처리(RTP: Rapid Thermal Processing) 및 다른 프로세스들 및 하드웨어는 곤란을 겪을 수 있다. 탈기 및 승화된 재료는 광학계(optics) 또는 다른 챔버 컴포넌트들을 코팅하여, 교체 및/또는 세정이 너무 빈번하게 필요해지게 할 수 있다.
현재, 이것을 다루는 방법들은 해당 문제에만 국한된 것들(problem-specific)이다(예를 들어, 불소 내성을 위한 상이한 반사기 플레이트 스택들, 실리콘 승화 또는 도펀트 탈기를 위한 희생 부분들을 제공하는 MWBC 키트들).
그러므로, 관련 기술분야에서는 처리 동안 웨이퍼들로부터의 탈기 및 승화를 방지하는 장치 및 방법에 대한 지속적인 요구가 있다.
본 발명의 실시예들은, 처리될 정면 및 후면을 갖는 기판을 챔버에 배치하는 단계를 포함하는 처리 방법에 관한 것이다. 챔버 내에서 기판의 후면이 패시베이션되고, 기판의 정면이 처리되며, 정면의 처리는 기판의 가열을 포함한다.
일부 실시예들에서, 기판의 후면을 패시베이션하는 것은, 기판의 후면을 반응성 가스 또는 플라즈마 중 하나 이상에 노출시킴으로써 기판의 후면 상에 패시베이션 막을 퇴적하는 것을 포함한다.
하나 이상의 실시예에서, 이 막은 질화물 및 산화물 층 중 하나 이상을 포함한다. 일부 실시예들에서, 이 막은 약 15Å보다 큰 두께를 갖는다.
일부 실시예들에서, 챔버는 로드 락 챔버(load-lock chamber)이고, 기판은, 후면을 패시베이션하고 나서 정면을 처리하기 전에, 제2 챔버로 이동된다.
하나 이상의 실시예에서, 기판의 후면을 패시베이션하는 것과 기판의 정면을 처리하는 것은 단일 챔버 내에서 발생한다.
일부 실시예들에서, 챔버는, 로드 락 챔버와, 기판의 정면을 처리하는 처리 챔버 사이의 중간 영역이다.
하나 이상의 실시예는 기판의 후면으로부터 패시베이션 막을 제거하는 것을 더 포함한다.
본 발명의 추가의 실시예들은 후면 패시베이션 시스템에 관한 것이다. 시스템은 기판을 유지하기 위한 긴 기판 지지체를 포함한다. 긴 기판 지지체는, 기판의 에지 영역에 의해 기판을 유지하기 위한 지지 링을 갖는 개방 상부 표면을 포함하는 원통형 바디를 갖고, 그에 의해, 기판이 지지 링 상에 있을 때, 원통형 바디와 기판은 공동을 정의한다. 시스템은 기판의 후면 상에 패시베이션 막을 형성하기 위한 플라즈마 소스를 포함한다.
일부 실시예들은, 기판을 지지 링에 가깝게 그리고 지지 링으로부터 멀리 이동시키기 위한 리프트 핀들을 더 포함한다.
하나 이상의 실시예에서, 시스템은 로드 락 챔버 내에 위치되고, 그에 의해, 로드 락 챔버를 통과하는 기판이 긴 기판 지지체 상에 위치될 수 있고, 기판의 후면이 플라즈마에 노출되어 패시베이션 막을 형성할 수 있다.
일부 실시예들에서, 시스템은 반도체 처리 챔버 내에 위치되고, 그에 의해, 기판이 긴 기판 지지체 상에 위치될 수 있고, 기판의 후면이 플라즈마에 노출되어 패시베이션 막을 형성할 수 있으며, 기판의 정면은 기판을 이동시키지 않고서 처리될 수 있다.
하나 이상의 실시예에서, 시스템은 이송 스테이션을 처리 챔버에 연결하는 터널 내에 위치되고, 그에 의해, 이송 스테이션으로부터 처리 챔버로 이동되는 기판이 긴 기판 지지체 상에 위치될 수 있고, 기판의 후면이 플라즈마에 노출되어 패시베이션 막을 형성할 수 있으며, 다음으로 기판은 추가의 처리를 위해 터널을 따라 처리 챔버로 추가로 이동될 수 있다.
일부 실시예들에서, 플라즈마 발생기는 기판의 후면으로부터 적어도 약 1인치에 있다.
하나 이상의 실시예에서, 플라즈마 발생기는 공동 내에 유도 결합된 RF 플라즈마를 생성한다.
일부 실시예들에서, 플라즈마 발생기는 공동으로부터 떨어져서 위치되고, 플라즈마(또는 플라즈마의 다운스트림 방출물(downstream effluent))는 공동 내로 유동된다.
본 발명의 다른 실시예들은, 적어도 하나의 기판을 유지 위치에 수취하기 위한 대기 챔버(antechamber)를 갖는 로드 락을 포함하는 후면 패시베이션 시스템에 관한 것이다. 시스템은 지지 링을 형성하는 개방 상부 표면을 가지는 원통형 바디를 갖는 긴 지지체를 포함한다. 긴 기판 지지체는 유지 위치 아래에 위치되고, 그에 의해, 기판이 유지 위치에 있을 때, 원통형 바디와 기판은 공동을 정의한다. 플라즈마 발생기는, 기판의 후면 상에 패시베이션 막을 형성하기 위해 공동 내에 플라즈마를 발생시키도록 공동에 결합된다.
일부 실시예들에서, 기판이 유지 위치에 있을 때, 플라즈마 발생기는 기판의 후면으로부터 적어도 약 1인치에서 플라즈마를 발생시킨다.
하나 이상의 실시예는, 적어도 하나의 기판을 긴 지지체에 가깝게 그리고 긴 지지체로부터 멀리 이동시키기 위한 리프트를 더 포함한다.
일부 실시예들에서, 플라즈마 발생기는 공동 내에 유도 결합된 RF 플라즈마를 생성한다.
위에서 언급된 본 발명의 특징들이 달성되고 상세하게 이해될 수 있도록, 위에 간략하게 요약된 본 발명의 더 구체적인 설명은 실시예들을 참조할 수 있으며, 그들은 첨부 도면들에 도시되어 있다. 그러나, 본 발명은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 발명의 전형적인 실시예들만을 도시하며, 따라서 그것의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은 본 발명의 하나 이상의 실시예에 따른 후면 패시베이션 시스템의 일부분을 도시한다.
도 2는 본 발명의 하나 이상의 실시예에 따른 후면 패시베이션 시스템의 일부분을 도시한다.
도 3은 본 발명의 하나 이상의 실시예에 따른 후면 패시베이션 시스템을 포함하는 클러스터 툴을 도시한다.
도 4는 본 발명의 하나 이상의 실시예에 따른 후면 패시베이션 시스템을 포함하는 로드 락을 도시한다.
본 발명의 실시예들은 다른 챔버들(예를 들어, RTP 챔버들)을 갖는 클러스터 툴에 추가될 수 있는 후면 패시베이션 챔버에 관한 것이다. 후면 패시베이션 챔버는 후면 캡으로서의 패시베이션 층의 플라즈마 기반 추가일 수 있다. 최초 목표는 웨이퍼의 정면을 변경하지 않고서 웨이퍼의 후면 상에 얇은 질화물 층을 제공하는 것일 것이다. 이것은 실리콘 및 일부 도펀트들의 승화를 완화하는 데에 효과적인 것으로 보여졌다. 또한, 챔버는 다른 타입의 단순한 막들(예를 들어, 산화물들) 및 가능한 가벼운 표면 세정(light surface cleans)을 허용하도록 수정될 수 있다.
제1 양태에서, 가열된 램프 상부 챔버 컴포넌트는 층 형성을 위한 여기된 종들(excited species)을 제공하기 위해 하부 챔버 부분 상에 탑재된 라디칼 소스(radical source)(원격 플라즈마 소스)를 이용한다. 요구되는 두께를 얻기 위해, 램프들은 웨이퍼를 가열하고 적절한 확산 깊이를 허용하도록 요구된다.
제2 양태에서, 직접 플라즈마 ICP 타입의 소스가 하부 챔버 부분 내에서 웨이퍼 아래에 탑재된다. 웨이퍼의 정면은 상부 챔버 부분을 향하고, 상부 챔버 부분은 기계적 제약을 통해 플라즈마로부터 차폐된다. 직접 플라즈마 솔루션은 탈기 또는 승화를 억제하기에 충분한 막 두께를 생성하기 위해 상승된 온도를 필요로 하지 않으며, 다르게 가열되지 않을 것이다.
패시베이션 챔버가 단순 챔버일 때, 그것은 클러스터 툴 상의 포트를 차지할 수 있다. 그러나, 일부 시스템들에서는, 포트가 이용가능하지 않을 수 있다. 그러므로, 웨이퍼의 후면을 패시베이션하지만 포트는 차지하지 않는 위치를 찾는 것이 이로울 것이다. 제3 양태에서, 단순한 유도성 플라즈마 발생 소스가 단일 또는 다중 웨이퍼 로드락 내의 웨이퍼 아래에 놓여진다(그러나, 그것은 플라즈마 소스 바로 위에서 로드락 내의 웨이퍼에 작용할 것이다). 웨이퍼는 임의의 로드락에서처럼 대기압(atmosphere)으로부터 펌프다운되지만, 압력이 적절하게 낮을 때(~<200 mTorr), 플라즈마는 웨이퍼의 후면 상에 SiN 또는 SiON 코팅을 생성할 질소 분위기에 넣어질 수 있다. 후면만이 영향을 받고/패시베이션되도록, 웨이퍼는 정면으로부터 플라즈마를 효과적으로 밀봉하는 구조의 최상부에 배치된다. 로드락의 기능의 나머지는 유지된다.
따라서, 본 발명의 하나 이상의 실시예는 후면 패시베이션 시스템에 관한 것이다. 도 1은 후면 패시베이션 시스템(100)의 일부분의 일례를 보여준다. 시스템(100)은 기판을 유지하기 위한 기판 지지체(110)를 포함한다. 본 명세서 및 첨부된 청구항들에서 이용될 때, "기판" 및 "웨이퍼"라는 용어는 상호교환가능하게 이용된다. 기판 지지체(110)는, 상부 표면(114) 및 바닥(116)을 갖는 긴 원통형 바디(112)를 포함한다. 긴 원통형 바디(112)는 "버킷(bucket)" 형상이라고 기술될 수 있다.
상부 표면(114)은 기판의 에지들에 의해 기판을 지지할 수 있는 지지 링(118)을 갖는다. 지지 링(118)은 도 1의 것과 같이 평평한 표면을 가질 수 있거나, 또는 기판이 안에 놓여지는 리세스(119)를 가질 수 있다(도 2 참조). 평평하든 리세스를 갖든 간에, 지지 링(118)은 에지에 의해 기판을 유지하고, 그에 의해, 지지 링 상에 놓이는 기판의 면적이 최소화된다. 링 상에 놓여 있는 기판의 부분은 후면 패시베이션을 겪지 않거나, 감소된 후면 패시베이션을 가질 것이다. 기판 지지체는 에지 주위에서 기판을 유지하고, 에지의 약 0.5 내지 약 3mm 범위, 또는 에지의 약 1mm 내지 약 2.5mm 범위, 또는 에지의 약 1.5mm 내지 약 2mm 범위를 커버한다. 하나 이상의 실시예에서, 기판 지지체는 기판의 에지의 약 2mm를 커버한다.
기판이 지지 링(118) 상에 있을 때, 기판 지지체 내에 공동(120)이 형성된다. 공동(120)은 긴 원통형 바디(112)의 내부 벽(113), 바닥(116) 및 기판의 후면(도시되지 않음)에 의해 정의된다. 지지 링 상에서의 기판의 접촉은 반응성 가스 또는 플라즈마가 기판의 정면으로 유동하는 것을 방지한다. 기판과 기판 지지체 사이의 밀봉은 플라즈마 밀봉일 수 있다. 일부 가스는 플라즈마가 소멸되는(extinguished) 동안 웨이퍼의 정면을 통해 누출될 수 있다.
지지 링(110)은, 알루미늄을 포함하지만 그에 한정되지는 않는 임의의 적합한 재료로 만들어질 수 있다. 일부 실시예들의 지지 링(110)은 전기적으로 접지된다.
플라즈마 소스(130)는 기판 지지체(110)의 공동(120)에 결합된다. 플라즈마 소스(130)는 기판의 후면 상에 패시베이션 막을 형성하고, 공동 내에 반응성 종들을 생성하기 위한 디바이스 및 가스 유입구(132)를 포함한다. 가스 유입구(132)는 기판의 후면 상에 패시베이션 층을 생성하기에 적합한 가스 소스와 유체 소통한다. 가스 소스는 예를 들어 질소, 산소 또는 그들의 혼합물일 수 있다. 가스가 질소일 때에는 패시베이션 층은 질화물 층을 포함할 것이고, 가스가 산소일 때에는 패시베이션 층은 산화물 층을 포함할 것이다. 일부 실시예들에서, 패시베이션 막은 질화물, 산화물 및 산질화물 중 하나 이상이다. 하나 이상의 실시예에서, 기판은 실리콘이고, 패시베이션 층은 실리콘 질화물을 포함한다. 질화 프로세스는 최대 층 두께가 생성되도록 자기 제한적(self-limiting)일 수 있다. 한편, 산화물 층들은 계속하여 성장할 수 있고, 이는 제거하기 어려우면서도 여전히 기능하는 패시베이션 막을 초래한다.
반응성 종들을 생성하기 위한 디바이스인 플라즈마 소스(130)는 반응성 가스 및/또는 플라즈마를 발생시킬 수 있는 임의의 적합한 디바이스일 수 있다. 예를 들어, 플라즈마 소스(130)는 기판의 후면 상에 패시베이션 층을 형성하기 위해 가스의 라디칼들 및/또는 이온들을 발생시킬 수 있다. 적합한 플라즈마 소스들은 라디칼들을 생성할 수 있는 열 요소들(예를 들어, 핫 와이어들), 및 이온들을 발생시키기 위한 (도 1에 도시된 것과 같은) 유도 결합된 플라즈마 코일들(134)을 포함하지만, 그에 한정되지는 않는다. 일부 실시예들에서, 플라즈마는 예를 들어 ICP 코일들에 의해 공동 내에서 발생된다. 하나 이상의 실시예에서, 플라즈마(또는 그것의 다운스트림 방출물)는, 예를 들어 원격 플라즈마 시스템에서, 공동으로부터 떨어져서 발생되어 공동 내로 유동된다. 본 명세서 및 첨부된 청구항들에서 이용될 때, 플라즈마라는 용어의 사용은 다운스트림 방출물을 포함한다.
적합한 기판들은 실리콘, 게르마늄 및 HF 라스티드(lasted) 웨이퍼들을 포함하지만, 그에 한정되지는 않는다. 기판의 후면은 피쳐가 없을 수 있거나, 또는 그 위에 이미 형성된 피쳐들을 가질 수 있다. 웨이퍼의 후면 상에 이미 형성된 피쳐들이 존재할 때, 본 발명의 실시예들은, 피쳐들을 형성하는 막들의 승화를 피하기 위해 무해한 방식으로 피쳐들 및 처리 장비를 보호한다.
기판의 후면으로부터 플라즈마 소스(130)까지의 거리는 후면 상에 형성되는 패시베이션 막에 영향을 줄 수 있다. 예를 들어, 플라즈마 소스(130)가 웨이퍼의 후면에 지나치게 가까운 경우, 기판과 소스 사이의 직접적인 결합이 웨이퍼에 대한 손상을 초래할 수 있다. 거리가 지나치게 큰 경우, 패시베이션 층을 형성하기에 불충분한 반응성 종들이 존재할 수 있다. 일부 실시예들에서, 플라즈마 소스(130)와 웨이퍼의 후면 사이의 거리는 약 0.25 인치 내지 약 2.5 인치의 범위, 또는 약 0.5 인치 내지 약 2 인치의 범위, 또는 약 0.75 인치 내지 약 1.75 인치의 범위, 또는 약 1 인치 내지 약 1.5 인치의 범위 내에 있다. 하나 이상의 실시예에서, 웨이퍼의 후면과 플라즈마 소스(130) 사이의 거리는 적어도 약 1 인치, 또는 적어도 약 1.5 인치이다. 일부 실시예들에서, 웨이퍼의 후면과 플라즈마 소스(130) 사이의 거리는 약 2 인치이다.
웨이퍼는 실질적으로 중력에 의해서만 지지 링(118) 상에 유지된다. 웨이퍼와 지지 링 사이에 소정의 적은 정도의 상호작용이 있을 수 있지만, 웨이퍼는 주로 중력에 의해 제자리에 유지되고, 리세스된 지지 링의 경우에서는 리세스의 에지들에 의해 제자리에 유지된다. 일부 실시예들에서, 웨이퍼는 지지 링(118)에 (예를 들어, 정전기적으로) 척 고정되지(chucked) 않는다.
기판의 후면의 패시베이션 동안, 정면은 유휴 상태이거나 처리될 수 있다. 일부 실시예들에서, 기판의 정면은 후면 패시베이션 동안 불활성 가스에 노출된다. 하나 이상의 실시예에서, 정면은 후면 패시베이션과 동시에 또는 그 직후에 처리된다.
일부 실시예들에서는, 도 1에 도시된 바와 같이, 시스템(100)은, 기판을 지지 링(118)에 가깝게 그리고 지지 링으로부터 멀리 이동시키기 위한 리프트 핀들(140)을 포함한다. 도시된 리프트 핀들(140)은 기판 지지체의 상부 표면(114)을 관통하여 공동(120)을 향해 만곡되어 들어가며, 그에 의해, 리프트 핀들(140)이 상향 및 하향 이동할 때, 기판에 터치하는 지지 단부들(142)이 상부 표면(114)의 개구 내부에 있게 된다. 리프트 핀들(140)은, 금속, 플라스틱 및 폴리머 재료를 포함하지만 그에 한정되지는 않는 임의의 적합한 재료로 만들어질 수 있다. 도시된 리프트 핀들(140)은 예시일 뿐이며, 본 발명의 범위를 제한하는 것으로 받아들여져서는 안 된다. 통상의 기술자라면, 다른 리프트 핀(140) 설계들이 이용될 수 있음을 이해할 것이다.
후면 패시베이션 시스템은 다양한 위치들에 위치될 수 있다. 예를 들어, 후면 패시베이션 시스템은, (1) 클러스터 툴 상의 별도의 처리 챔버일 수 있거나; (2) 처리 챔버를 클러스터 툴의 중앙 이송 스테이션에 연결하는 터널들 중 하나를 따르는 중간 프로세스 영역일 수 있거나; 또는 (3) 클러스터 툴의 이송 스테이션에 연결된 로드락 챔버 내에 있을 수 있다. 이들은 시스템이 이용될 수 있는 일부 위치들의 예시일 뿐이며, 본 발명의 범위를 제한하는 것으로 받아들여져서는 안 된다.
도 3은 복수의 싱글 웨이퍼 처리 챔버(162)가 탑재되어 있는 클러스터 툴(160)의 상부 개략도를 보여준다. 도 3에 도시된 것과 유사한 클러스터 툴은 캘리포니아주 산타클라라의 Applied Materials, Inc.로부터 입수가능하다. 툴은 슬릿 밸브들(161a, 161b)에 의해 이송 스테이션(168)으로부터 각각 분리된 로드 락 챔버들(163a, 163b)을 포함한다. 중앙 이송 스테이션 또는 이송 챔버라고도 지칭되는 이송 스테이션(168)은, 웨이퍼들을 시스템 내의 한 위치로부터 다른 위치로, 특히 복수의 처리 챔버(162) 사이에서 이동시키기 위한 암(arm)/너클(knuckle)/리스트(wrist) 타입의 웨이퍼 핸들링 로봇(166)을 포함한다. 도시된 툴은 이송 스테이션(168)에 대하여 방사상으로 위치된 2개의 싱글 웨이퍼 처리 챔버(162)와 2개의 후면 패시베이션 시스템(100)을 갖는다. 또한, 툴은 후면 패시베이션 시스템(100)이 통합된 결합 싱글 웨이퍼 처리 챔버(167), 및 후면 패시베이션 시스템(100)을 구비하는 터널(169)을 통해 중앙 이송 스테이션(168)에 연결된 싱글 웨이퍼 처리 챔버(165)를 갖는다. 통상의 기술자라면, 이것은 클러스터 툴의 일례일 뿐이며, 다수의 다른 가능한 구성들이 있음을 이해할 것이다.
도 3에 도시된 클러스터 툴에서, 기판은 로봇(166)에 의해 로드 락 챔버(163a)로부터 밸브(161a)를 통해 중앙 이송 스테이션(168)으로 이동될 수 있다. 다음으로, 로봇(166)은 기판을 후면 패시베이션 시스템들(100) 중 하나로 이동시킬 수 있고, 거기에서 웨이퍼의 후면이 여기에 설명되는 바와 같이 패시베이션된다. 다음으로, 로봇(166)은, 추가의 처리를 위해, 웨이퍼를 후면 패시베이션 시스템(100)으로부터 제거하고 웨이퍼를 다음 챔버(162) 내로 이동시킬 수 있다. 일부 실시예들에서, 웨이퍼는 후면 패시베이션 이전에 처리 챔버들(162) 중 하나 이상에서 처리된다.
클러스터 툴(160)은 비교적 복잡하고 고가인 장비이다. 그러므로, 툴(160)을 통한 웨이퍼의 스루풋을 최적화하는 것이 바람직하다. 구체적으로, 툴에 의한 효율 및 웨이퍼 핸들링을 최대화하여, 처리 챔버들(162)이 가능한 한 연속적으로 점유되게 하고, 이송 스테이션(168) 내의 로봇(166)이 연속적으로 점유되며 불필요한 수송 동작들을 행하지 않게 하는 것이 중요하다.
일부 실시예들에서, 후면 패시베이션 시스템(100)은 반도체 처리 챔버(167) 내에 위치되고, 그에 의해, 기판을 기판 지지체 상에 위치시킨 후, 기판의 후면이 패시베이션될 수 있고, 기판을 이동시키지 않고서 정면이 처리될 수 있다. 후면 및 정면 처리는 순차적이거나 동시적일 수 있다. 이러한 구성은 챔버(167) 및 후면 패시베이션 시스템(100)의 조합으로서 도 3에 도시되어 있다.
다른 실시예들에서, 후면 패시베이션 시스템(100)은 중앙 이송 스테이션(168)을 처리 챔버(165)와 연결하는 터널(169) 내에 위치된다. 이러한 실시예에서, 로봇(166)은 웨이퍼를 터널(169)로 이송하고, 이 웨이퍼를 지지체 상에, 또는 웨이퍼를 지지체 위로 하강시키는 리프트 핀들 상에 배치할 수 있다. 웨이퍼의 후면은 패시베이션될 수 있고, 리프트 핀들은 웨이퍼를 상승시킬 수 있고, 그에 의해, 로봇은 추가의 처리를 위해 웨이퍼를 터널로부터 처리 챔버(165)로 이동시킬 수 있다.
일부 실시예들에서, 후면 패시베이션 시스템은 로드 락 챔버 내에 위치되고, 그에 의해, 로드 락 챔버를 통과하는 기판이 긴 기판 지지체 상에 위치될 수 있고, 기판의 후면이 플라즈마에 노출되어 패시베이션 막을 형성할 수 있다. 도 4는 본 발명에 따른 로드 락 구조의 일 실시예의 평면도인데, 이것은 메인 로드 락 챔버(main load lock chamber)에 대한 대기 챔버들의 횡방향 배향을 이용한다.
도 4는 본 발명의 실시예들과 함께 이용하기 위한 예시적인 로드 락 챔버(200)를 보여준다. 통상의 기술자라면, 도시된 로드 락 챔버가 하나의 가능한 실시예에 지나지 않으며, 본 발명의 범위를 제한하는 것으로 받아들여져서는 안 된다는 점을 이해할 것이다. 로드 락(200)은 메인 로드 락 챔버(202) 및 제1 로드 락 대기 챔버(204)를 포함한다. 제2 로드 락 대기 챔버(206)는, 제1 로드 락 대기 챔버(204)에 대향하는 측에서, 제1 대기 챔버(204) 및 메인 챔버(202)와 동일 평면에서, 메인 로드 락 챔버(202)에 인접하게 위치된다. 도 4가 단일 로드 락을 특징으로 하는 실시예를 도시하지만, 다른 실시예들은 하나보다 많은 로드 락을 포함할 수 있다.
로드 락 대기 챔버들(204 및 206) 각각은 각자 제1 및 제2 카세트(250 및 252)의 형태로 된 외부 웨이퍼 공급부와 소통한다. 카세트들(250 및 252)은, 거기에 수납된 웨이퍼들(214)이 암/너클/리스트 종류인 로딩 로봇들(256 및 258)에 각각 접근할 수 있게 하도록, 로컬 완충 테이블(254) 상에 위치된다. 전형적으로, 완충 테이블(254)은 클러스터 툴과 제조 설비의 다른 컴포넌트들 사이의 인터페이스(interface)를 제공한다.
로딩 로봇들(256 및 258)은 웨이퍼들의 배치들(batches of wafers)을 접근 포트들(204a 및 206a)을 통해 로드 락 대기 챔버들(204 및 206)로 그리고 그러한 대기 챔버들로부터 이송한다. 도 4에 도시된 로딩 로봇들(256 및 258)은 회전 암/너클/리스트 종류이지만, 이러한 기능을 수행하기 위해 다른 타입의 로봇들도 이용될 수 있다.
로드 락(200)의 메인 챔버(202)는 제1 슬릿 밸브(212)를 통해 클러스터 툴 메인프레임(210) 및 클러스터 툴 로봇(216)과 선택적으로 소통한다. 제1 로드 락 대기 챔버(204)는 제1 슬릿 밸브(208)를 통해 메인 로드 락 챔버(202)와 선택적으로 소통한다. 제2 로드 락 대기 챔버(206)는 제2 슬릿 밸브(209)를 통해 메인 로드 락 챔버(202)와 선택적으로 소통한다.
로드 락 대기 챔버들(204 및 206)과 로드 락 메인 챔버(202) 사이에서의 웨이퍼들의 교환은 다양한 기계적 디바이스들에 의해 수행될 수 있다. 도 4에 도시된 바와 같이, 로드 락 메인 챔버(202) 내에 존재하는 로봇(260)은 단일 선을 따르는 양방향 움직임이 가능한 셔틀 타입이다. 그러나, 로드 락 챔버들 사이에서 웨이퍼들을 이송하기 위해 이용될 수 있는 로봇들의 다른 예들은 고정된 포인트에 대하여 회전할 수 있는 암/너클 로봇들을 포함한다.
제1 로드 락 대기 챔버(204) 및 제2 로드 락 대기 챔버(206)는 각각 밸브들(224)을 통해 진공 소스(220) 및 배출구(vent)(222)와 선택적으로 유체 소통한다. 따라서, 대기 챔버들(204 및 206)은, 서로로부터 그리고 메인 로드 락 챔버(202)로부터 독립적으로 진공화(evacuated) 및 배기될(vented) 수 있다. 추가로, 제1 로드 락 대기 챔버(204) 및 제2 로드 락 대기 챔버(206) 중 임의의 것 또는 둘 다는 카세트의 바닥에서 웨이퍼의 후면을 패시베이션할 수 있는 후면 패시베이션 시스템(100)을 또한 포함할 수 있다.
클러스터 툴(210)의 동작 동안, 웨이퍼들(214)의 배치들(batches)은 로봇들(256 및 258)에 의해 접근 포트들(204a 및 206a)을 통해 대기 챔버들(204 및 206)로 각각 독립적으로 로딩된다. 다음으로, 웨이퍼들(214)은 선택적으로 슬릿 밸브들(208 또는 209)을 통해 메인 로드 락 챔버(202)로 이동된 다음, 처리를 위해 슬릿 밸브(212)를 통해 클러스터 툴 메인프레임(210)으로 이동된다.
웨이퍼들(214)이 클러스터 툴(210)의 다양한 처리 스테이지들 사이에서 라우팅될 때, 그들은 이용가능한 툴 처리 챔버를 기다리기 위해 또는 다른 웨이퍼들의 처리의 완료를 기다리기 위해 대기 챔버들(204 및 206)에 수납될 수 있다. 로트 균일성(lot uniformity)을 유지하고 에러 추적가능성(error traceability)을 보장하기 위해, 웨이퍼들은 일반적으로 전체 반도체 처리 시퀀스에 걸쳐 동일한 카세트와 연관된 채로 유지된다. 이러한 대기 챔버들 내에 있는 동안, 웨이퍼는 후면 패시베이션 시스템(100)에 의한 후면 패시베이션을 겪을 수 있다.
특정 배치(batch)의 모든 웨이퍼가 툴에 의해 처리되어, 그들 각자의 대기 챔버(204 또는 206)로 반환된 때, 그 대기 챔버는 메인 로드 락 챔버(202)로부터 밀봉되어 배기될 수 있는 한편, 웨이퍼들은 다른 대기 챔버를 이용하여 계속 처리될 수 있다. 이는 배기된 대기 챔버 내에 존재하는 웨이퍼들이 오프로딩되고 새로운 배치(fresh batch)로 교체되어, 툴에 의한 연속적인 처리를 가능하게 하는 것을 허용한다. 다음으로, 사전에 배기된 대기 챔버는 펌프 다운될 수 있고, 여전히 진공상태인(still-evacuated) 메인 로드 락 챔버(202)와 재결합될 수 있다.
본 발명의 추가의 실시예들은 처리 방법에 관한 것이다. 처리될 정면 및 후면을 갖는 기판이 챔버 내에 배치된다. 챔버 내에서 기판의 후면이 패시베이션되고, 기판의 정면이 처리되며, 기판의 처리는 기판의 가열을 포함한다. 일부 실시예들에서, 기판을 처리하는 것은, 기판의 후면 또는 기판의 후면의 피쳐들이 승화 또는 탈기를 겪을 온도까지 기판을 가열하는 것을 수반한다.
일부 실시예들에서, 기판의 후면을 패시베이션하는 것은, 기판의 후면을 반응성 가스 및/또는 플라즈마 중 하나 이상에 노출시킴으로써 기판의 후면 상에 패시베이션 막을 퇴적하는 것을 포함한다.
하나 이상의 실시예에서, 막은 질화물 및 산화물 층 중 하나 이상을 포함한다. 일부 실시예들에서, 패시베이션 막은 약 5Å 초과, 또는 약 10Å 초과, 또는 약 15Å 초과, 또는 약 20Å 초과, 또는 약 25Å 초과의 두께를 갖는다.
하나 이상의 실시예에서, 패시베이션 막은, 정면이 처리된 이후에 기판의 후면으로부터 제거된다. 이 막은 기판의 정면 또는 기저의 피쳐들을 손상시키지 않을 임의의 적합한 기법에 의해 제거되거나 에칭될 수 있다. 패시베이션 막을 제거하기 위해 이용되는 특정 기법은 막의 조성 및 두께에 의존할 것이다.
후면 패시베이션 동안, 기판은 가열 또는 냉각될 수 있다. 그러한 가열 또는 냉각은, 기판 지지체의 온도를 변경하는 것, 및 가열 또는 냉각된 가스들을 기판 표면으로 유동시키는 것을 포함하지만 그에 한정되지는 않는 임의의 적합한 수단에 의해 달성될 수 있다. 일부 실시예들에서, 기판 지지체는 전도에 의해(conductively) 기판 온도를 변경하도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 실시예에서, 이용되는 가스들(반응성 가스들 또는 불활성 가스들)이 가열 또는 냉각되어, 기판 온도를 국소적으로 변경한다. 일부 실시예들에서, 가열기/냉각기는 기판 온도를 대류에 의해(convectively) 변경하도록 챔버 내에서 기판 표면에 인접하여 위치된다.
또한, 기판은 후면 패시베이션 동안 정지되어 있거나 회전될 수 있다. 회전하는 기판은 연속적으로 또는 별개의 단계들에서 회전될 수 있다. 예를 들어, 기판은 전체 프로세스에 걸쳐 회전될 수 있거나, 기판은 상이한 반응성 또는 퍼지 가스들에 대한 노출 사이에서 적은 양만큼 회전될 수 있다. 처리 동안의 기판의 (연속적 또는 단계별) 회전은, 예를 들어 가스 유동 기하형상들(gas flow geometries)에서의 국소적 변동성(local variability)의 영향을 최소화함으로써, 더 균일한 퇴적 또는 에칭의 생성에 도움을 줄 수 있다.
본 발명은 여기에서 특정 실시예들을 참조하여 설명되었지만, 이들 실시예들은 단순히 본 발명의 원리 및 응용의 실례들에 지나지 않음을 이해해야 한다. 본 발명의 범위 및 사상으로부터 벗어나지 않고서 본 발명의 장치 및 방법에 대한 다양한 수정 및 변형이 이루어질 수 있다는 것은 통상의 기술자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항들 및 그들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하도록 의도된다.

Claims (15)

  1. 후면 패시베이션 시스템(back-side passivation system)으로서,
    기판을 유지하기 위한 긴 기판 지지체(elongate substrate support) - 상기 긴 기판 지지체는 원통형 바디를 갖고, 상기 긴 기판 지지체는 기판의 에지 영역에 의해 상기 기판을 유지하는 지지 링을 갖는 개방 상부 표면을 포함하고, 그에 의해, 기판이 상기 지지 링 상에 있을 때, 상기 원통형 바디와 상기 기판은 상기 긴 기판 지지체 내에 공동을 획정함 -;
    기판을 상기 지지 링에 가깝게 그리고 상기 지지 링으로부터 멀리 이동시키기 위한 리프트 핀 - 상기 리프트 핀은, 상기 긴 기판 지지체의 상기 개방 상부 표면에 있어서의 개구부를 하방으로 관통하여 상기 공동의 중앙을 향해 만곡되어 들어가서, 상기 공동의 내측, 및 상기 긴 기판 지지체의 상기 개방 상부 표면의 하방에 지지체 단부를 형성하고, 상기 리프트 핀의 상기 지지체 단부가 상기 공동의 내부로부터 상기 기판에 접촉함 -; 및
    상기 기판의 후면 상에 패시베이션 막을 형성하기 위한 플라즈마 소스
    를 포함하는 후면 패시베이션 시스템.
  2. 삭제
  3. 제1항에 있어서,
    상기 시스템은 로드 락 챔버(load-lock chamber) 내에 위치되고, 그에 의해, 상기 로드 락 챔버를 통과하는 기판이 상기 긴 기판 지지체 상에 위치될 수 있고, 상기 기판의 후면이 플라즈마에 노출되어 상기 패시베이션 막을 형성할 수 있는, 후면 패시베이션 시스템.
  4. 제1항에 있어서,
    상기 시스템은 반도체 처리 챔버 내에 위치되고, 그에 의해, 기판이 상기 긴 기판 지지체 상에 위치될 수 있고, 상기 기판의 후면이 플라즈마에 노출되어 상기 패시베이션 막을 형성할 수 있으며, 상기 기판의 정면은 상기 기판을 이동시키지 않고서 처리될 수 있는, 후면 패시베이션 시스템.
  5. 제1항에 있어서,
    상기 시스템은 이송 스테이션을 처리 챔버에 연결하는 터널 내에 위치되고, 그에 의해, 상기 이송 스테이션으로부터 상기 처리 챔버로 이동되는 기판이 상기 긴 기판 지지체 상에 위치될 수 있고, 상기 기판의 후면이 플라즈마에 노출되어 상기 패시베이션 막을 형성할 수 있으며, 다음으로 상기 기판은 추가의 처리를 위해 상기 터널을 따라 상기 처리 챔버로 추가로 이동될 수 있는, 후면 패시베이션 시스템.
  6. 후면 패시베이션 시스템으로서,
    적어도 하나의 기판을 유지 위치에 수취하기 위한 대기 챔버(antechamber)를 갖는 로드 락;
    지지 링을 형성하는 개방 상부 표면을 가지는 원통형 바디를 갖는 긴 기판 지지체 - 상기 긴 기판 지지체는 상기 유지 위치 아래에 위치되고, 그에 의해, 기판이 상기 유지 위치에 있을 때, 상기 원통형 바디와 상기 기판은 공동을 획정함 -;
    기판을 상기 지지 링에 가깝게 그리고 상기 지지 링으로부터 멀리 이동시키기 위한 리프트 핀 - 상기 리프트 핀은, 상기 긴 기판 지지체의 상기 개방 상부 표면에 있어서의 개구부를 하방으로 관통하여 상기 공동의 중앙을 향해 만곡되어 들어가서, 상기 공동의 내측, 및 상기 긴 기판 지지체의 상기 개방 상부 표면의 하방에 지지체 단부를 형성하고, 상기 리프트 핀의 상기 지지체 단부가 상기 공동의 내부로부터 상기 기판에 접촉함 -; 및
    상기 기판의 후면 상에 패시베이션 막을 형성하기 위해 상기 공동 내에 플라즈마를 발생시키도록 상기 공동에 결합된 플라즈마 소스
    를 포함하는 후면 패시베이션 시스템.
  7. 제1항 또는 제6항에 있어서,
    기판이 상기 긴 기판 지지체 상에 있을 때, 상기 기판의 상기 후면과 상기 플라즈마 소스 사이에 적어도 1인치의 공간이 있는, 후면 패시베이션 시스템.
  8. 제7항에 있어서,
    상기 플라즈마 소스는 공동 내에 유도 결합된 RF 플라즈마를 생성하는, 후면 패시베이션 시스템.
  9. 제7항에 있어서,
    상기 플라즈마 소스는 상기 공동으로부터 떨어져서 위치되고, 플라즈마가 상기 공동 내로 유동되는, 후면 패시베이션 시스템.
  10. 처리 방법으로서,
    기판을 챔버 내에서, 긴 기판 지지체 상에 배치하는 단계 - 상기 기판은 처리될 정면 및 후면을 갖고, 상기 긴 기판 지지체는, 에지 영역에 의해 상기 기판을 유지하는 지지 링을 갖는 개방 상부 표면을 포함하는 원통형 바디를 갖고, 상기 원통형 바디는 상기 긴 기판 지지체 내에 공동을 획정하여 배치함 -;
    상기 챔버 내에서 상기 기판의 상기 후면을 패시베이션하는 단계;
    상기 기판의 상기 정면을 처리하는 단계 - 처리하는 단계는 상기 기판을 가열하는 단계를 포함함 -; 및
    복수의 리프트 핀을 이용하여 상기 긴 기판 지지체에 가깝게 그리고 상기 긴 기판 지지체로부터 멀리 상기 기판을 이동시키는 단계 - 상기 리프트 핀은, 상기 긴 기판 지지체의 상기 개방 상부 표면에 있어서의 개구부를 하방으로 관통하여 상기 공동의 중앙을 향해 만곡되어 들어가서, 상기 공동의 내측, 및 상기 긴 기판 지지체의 상기 개방 상부 표면의 하방에 지지체 단부를 형성함 -;
    를 포함하는 처리 방법.
  11. 제10항에 있어서,
    상기 기판의 상기 후면을 패시베이션하는 단계는, 상기 기판의 상기 후면을 반응성 가스 및 플라즈마 중 하나 이상에 노출시킴으로써 상기 기판의 상기 후면 상에 패시베이션 막을 퇴적하는 단계를 포함하는, 처리 방법.
  12. 제11항에 있어서,
    상기 막은 질화물 및 산화물 층 중 하나 이상을 포함하는, 처리 방법.
  13. 제12항에 있어서,
    상기 막은 15Å보다 큰 두께를 갖는, 처리 방법.
  14. 제10항 또는 제11항에 있어서,
    상기 기판의 상기 후면을 패시베이션하는 단계와 상기 기판의 상기 정면을 처리하는 단계는 단일 챔버 내에서 발생하는, 처리 방법.
  15. 제11항 또는 제13항에 있어서,
    상기 기판의 상기 후면으로부터 상기 패시베이션 막을 제거하는 단계를 더 포함하는 처리 방법.
KR1020157017263A 2012-11-26 2013-11-25 후면 패시베이션을 위한 장치 및 방법 KR102121893B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261730051P 2012-11-26 2012-11-26
US61/730,051 2012-11-26
US14/087,815 US10020187B2 (en) 2012-11-26 2013-11-22 Apparatus and methods for backside passivation
US14/087,815 2013-11-22
PCT/US2013/071673 WO2014082033A1 (en) 2012-11-26 2013-11-25 Apparatus and methods for backside passivation

Publications (2)

Publication Number Publication Date
KR20150088888A KR20150088888A (ko) 2015-08-03
KR102121893B1 true KR102121893B1 (ko) 2020-06-11

Family

ID=50773653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157017263A KR102121893B1 (ko) 2012-11-26 2013-11-25 후면 패시베이션을 위한 장치 및 방법

Country Status (6)

Country Link
US (2) US10020187B2 (ko)
JP (2) JP6367213B2 (ko)
KR (1) KR102121893B1 (ko)
CN (1) CN104813445B (ko)
TW (1) TWI597779B (ko)
WO (1) WO2014082033A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487342B1 (ko) 2016-06-14 2023-01-13 삼성전자주식회사 정전척 어셈블리 및 이를 구비하는 플라즈마 처리장치
JP2020170757A (ja) * 2019-04-02 2020-10-15 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
US20230077578A1 (en) * 2021-09-13 2023-03-16 Applied Materials, Inc. Chambers and coatings for reducing backside damage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102321A (ja) * 1999-09-17 2001-04-13 Applied Materials Inc 半導体製造装置における基板加熱方法及び半導体製造装置
JP2002208590A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体製造装置及び半導体装置の製造方法
WO2012087613A2 (en) * 2010-12-22 2012-06-28 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189910A (ja) * 1988-01-26 1989-07-31 Nobuatsu Watanabe 成膜装置
US4962049A (en) 1989-04-13 1990-10-09 Applied Materials, Inc. Process for the plasma treatment of the backside of a semiconductor wafer
JP2590271B2 (ja) * 1989-09-29 1997-03-12 信越半導体 株式会社 半導体基板の製造方法
DE4017870A1 (de) 1990-06-02 1991-12-05 Standard Elektrik Lorenz Ag Verfahren zur herstellung und passivierung von halbleiterbauelementen
JP2696265B2 (ja) * 1990-09-28 1998-01-14 株式会社半導体プロセス研究所 半導体装置の製造装置
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH098313A (ja) * 1995-06-23 1997-01-10 Sharp Corp 半導体装置の製造方法および液晶表示装置の製造方法
US5879128A (en) * 1996-07-24 1999-03-09 Applied Materials, Inc. Lift pin and support pin apparatus for a processing chamber
JP3777662B2 (ja) * 1996-07-30 2006-05-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
US6485531B1 (en) * 1998-09-15 2002-11-26 Levitronix Llc Process chamber
DE19847101C1 (de) * 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
JP2001050399A (ja) 1999-08-03 2001-02-23 Hitachi Ltd 圧延用ロールの軸受シール装置及び圧延用ロールの軸受シール方法
JP4371543B2 (ja) * 2000-06-29 2009-11-25 日本電気株式会社 リモートプラズマｃｖｄ装置及び膜形成方法
JP2002075977A (ja) * 2000-08-30 2002-03-15 Applied Materials Inc 成膜方法及び成膜装置
US20020076507A1 (en) * 2000-12-15 2002-06-20 Chiang Tony P. Process sequence for atomic layer deposition
JP4344835B2 (ja) * 2002-10-24 2009-10-14 東京エレクトロン株式会社 枚葉式の処理装置
US20050113964A1 (en) 2003-11-10 2005-05-26 Blueshift Technologies, Inc. Sensor methods and systems for semiconductor handling
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
CN1902031A (zh) 2003-11-10 2007-01-24 布卢希弗特科技公司 用于处理基于真空的半导体处理系统中的工件的方法和系统
US8658945B2 (en) 2004-02-27 2014-02-25 Applied Materials, Inc. Backside rapid thermal processing of patterned wafers
JP2007242869A (ja) 2006-03-08 2007-09-20 Tokyo Electron Ltd 基板処理システム
JP2008153510A (ja) 2006-12-19 2008-07-03 Tokyo Electron Ltd 基板処理システム、基板処理方法及び記憶媒体
KR20080095413A (ko) 2007-04-24 2008-10-29 주식회사 탑 엔지니어링 박막 봉지용 트윈 타깃 스퍼터 시스템 및 이를 이용한 성막방법
US7704884B2 (en) * 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
EP2161742A1 (en) 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
NL2002980C2 (en) 2009-06-05 2010-12-07 Otb Solar Bv Method for passivating al least a part of a substrate surface.
KR101104185B1 (ko) 2009-10-09 2012-01-09 주식회사 프로텍 웨이퍼 후면 코팅 장치
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
KR101501362B1 (ko) * 2012-08-09 2015-03-10 가부시키가이샤 스크린 홀딩스 기판처리장치 및 기판처리방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102321A (ja) * 1999-09-17 2001-04-13 Applied Materials Inc 半導体製造装置における基板加熱方法及び半導体製造装置
JP2002208590A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体製造装置及び半導体装置の製造方法
WO2012087613A2 (en) * 2010-12-22 2012-06-28 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers

Also Published As

Publication number Publication date
WO2014082033A1 (en) 2014-05-30
TWI597779B (zh) 2017-09-01
KR20150088888A (ko) 2015-08-03
JP2018195830A (ja) 2018-12-06
US20140147990A1 (en) 2014-05-29
TW201428851A (zh) 2014-07-16
JP2016506064A (ja) 2016-02-25
US20180294153A1 (en) 2018-10-11
JP6602922B2 (ja) 2019-11-06
JP6367213B2 (ja) 2018-08-01
US10020187B2 (en) 2018-07-10
CN104813445A (zh) 2015-07-29
CN104813445B (zh) 2017-09-22
US10535513B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
US10546761B2 (en) Substrate processing apparatus
JP6588423B2 (ja) 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
US10535513B2 (en) Apparatus and methods for backside passivation
JP2020002452A (ja) 選択的に膜を形成する方法およびシステム
US20230264238A1 (en) Condition selectable backside gas
TWI761039B (zh) 處理基板的方法、基板舟以及熱處理系統
TW202221825A (zh) 在批次熱處理腔室中的晶圓邊緣溫度校正
CN115885377A (zh) 用于平面碳化硅基座的背侧设计
JP7438399B2 (ja) バッチ熱処理チャンバ
US11479855B2 (en) Spatial wafer processing with improved temperature uniformity
JP6308030B2 (ja) 成膜装置、成膜方法及び記憶媒体
TW201833361A (zh) 薄膜封裝處理系統和處理套組
KR20210008549A (ko) 버퍼 유닛, 그리고 이를 가지는 기판 처리 장치 및 방법
JP2005259902A (ja) 基板処理装置
US20240014065A1 (en) Flat susceptor with grid pattern and venting grooves on surface thereof
TW202407871A (zh) 在其表面上具有網格圖案和排氣溝槽的平坦基座
TW202322309A (zh) 用於減少基板冷卻時間的設備及方法
WO2017127161A1 (en) High productivity soak anneal system
JP2009088354A (ja) 基板処理装置、ランプユニット及び半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right