CN104813445A - 用于背侧钝化的设备和方法 - Google Patents

用于背侧钝化的设备和方法 Download PDF

Info

Publication number
CN104813445A
CN104813445A CN201380061088.1A CN201380061088A CN104813445A CN 104813445 A CN104813445 A CN 104813445A CN 201380061088 A CN201380061088 A CN 201380061088A CN 104813445 A CN104813445 A CN 104813445A
Authority
CN
China
Prior art keywords
substrate
chamber
dorsal part
plasma
narrow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380061088.1A
Other languages
English (en)
Other versions
CN104813445B (zh
Inventor
劳拉·哈夫雷查克
杰弗里·托宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104813445A publication Critical patent/CN104813445A/zh
Application granted granted Critical
Publication of CN104813445B publication Critical patent/CN104813445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

提供了用于基板背侧钝化的设备和方法。系统包括狭长支撑件，狭长支撑件具有开放顶表面而形成支撑环，从而当基板位于支撑环上时，在狭长支撑件内形成腔。等离子体发生器耦接至腔，以于腔内产生等离子体，从而在基板背侧上沉积钝化膜。

Description

用于背侧钝化的设备和方法
技术领域
本发明的实施方式大体涉及用于钝化基板背侧的设备和方法。更具体地说，本发明的实施方式涉及包括狭长支撑件的设备，当存有基板时，狭长支撑件具有供等离子体在其中产生的腔(cavity)，以于基板背侧上形成钝化层。
背景技术
在高温腔室中的晶片(亦称作基板)可具有背侧层，背侧层易受释气(outgassing)或升华影响。升华物或挥发性膜成分或污染物会以各种方式侵蚀(attach)腔室硬件。释气掺杂剂或硅升华物会涂覆包括反射板(光反射器)或高温计在内的腔室部件，以致腔室随时间漂移(drift)而需停机来重新校正、更换硬件或清洁腔室。来自晶片背侧的氟会侵蚀反射板(反射镜)的涂层，此亦需重新校正和最终更换硬件。
在处理晶片期间，快速热处理(RTP)和其他工艺和硬件会经受晶片背面的膜或甚至裸硅释气(若为膜)或升华(若为硅)的损害。释气和升华材料会涂覆光学器件或其他腔室部件，以致需频于更换和/或清洁。
目前，是针对具体问题施以处理方法(例如抗氟用的不同反射板堆叠、提供牺牲件(sacrificial part)供硅升华或掺杂剂释气的MWBC配件(kit))。
因此，现有技术仍需防止处理期间从晶片释气和升华的设备和方法。
发明内容
本发明的实施方式涉及处理方法，所述方法包括将基板放到腔室中，所述基板具有背侧和待处理的前侧。在腔室中钝化基板的背侧，并处理基板的前侧，其中处理前侧包括加热基板。
在一些实施方式中，钝化基板的背侧包括通过将基板的背侧暴露于一种或更多种反应气体或等离子体，在基板的背侧上沉积钝化膜。
在一个或更多个实施方式中，膜包括氮化物层和氧化物层之一或更多者。在一些实施方式中，膜具有大于约的厚度。
在一些实施方式中，腔室是负载锁定腔室，并且在钝化背侧之后和在处理前侧之前，将基板移到第二腔室。
在一个或更多个实施方式中，钝化基板的背侧和处理基板的前侧在单一腔室中进行。
在一些实施方式中，腔室是介于负载锁定腔室与处理腔室之间的中间区域，所述处理腔室处理基板的前侧。
一个或更多个实施方式进一步包括从基板的背侧移除钝化膜。
本发明的附加实施方式涉及背侧钝化系统。所述系统包括用来保持基板的狭长基板支撑件。狭长基板支撑件具有圆柱形主体，所述圆柱形主体包括具有支撑环的开放顶表面，以通过基板的边缘区域来保持基板，从而当基板位于支撑环上时，圆柱形主体和基板限定腔。系统包括等离子体源，用来于基板的背侧上形成钝化膜。
一些实施方式进一步包括升降销，所述升降销用来移动基板，使基板更靠近和更远离支撑环。
在一个或更多个实施方式中，所述系统位于负载锁定腔室内，使得穿过负载锁定腔室的基板能够被放置在狭长基板支撑件上，且基板的背侧能够暴露于等离子体以形成钝化膜。
在一些实施方式中，所述系统位于半导体处理腔室内，使得基板能够被放置在狭长基板支撑件上，且基板的背侧能够暴露于等离子体以形成钝化膜，和在不移动基板的情况下，能够处理基板的前侧。
在一个或更多个实施方式中，所述系统位于坑道(tunnel)内，所述坑道将传送站(transfer station)连接至处理腔室，使得从传送站移到处理腔室的基板能够被放置在狭长基板支撑件上，且基板的背侧能够暴露于等离子体以形成钝化膜，接着基板可沿着坑道进一步移到处理腔室供进一步处理。
在一些实施方式中，其中等离子体发生器离基板的背侧至少约1英寸。
在一个或更多个实施方式中，等离子体发生器在腔中产生感应耦合RF等离子体。
在一些实施方式中，等离子体发生器位于腔的远程位置处，且等离子体(或等离子体的下游流出物)流入腔中。
本发明的进一步的实施方式涉及背侧钝化系统，所述系统包括具有前腔室(antechamber)的负载锁定，以接收处于保持位置的至少一个基板。所述系统包括狭长支撑件，所述狭长支撑件具有圆柱形主体，所述圆柱形主体具有开放顶表面以形成支撑环。狭长基板支撑件位于保持位置下方，从而当基板处于保持位置时，圆柱形主体和基板限定腔。等离子体发生器耦接至腔，以于腔中产生等离子体，从而于基板的背侧上形成钝化膜。
在一些实施方式中，当基板处于保持位置时，等离子体发生器在离基板的背侧至少约1英寸处产生等离子体。
一个或更多个实施方式进一步包括升降装置，用来移动至少一个基板，使基板更靠近和更远离狭长支撑件。
在一些实施方式中，等离子体发生器在腔中产生感应耦合RF等离子体。
附图说明
可参照描绘于附图中的本发明的实施方式来获得和详细理解本发明的上述特征以及以上简要概述的有关本发明更特定的描述。然而，应注意附图仅图示本发明的典型实施方式，因此不应被视为限制本发明的范围，因为本发明可允许其他等效实施方式。
图1图示根据本发明一个或更多个实施方式的背侧钝化系统的一部分；
图2图示根据本发明一个或更多个实施方式的背侧钝化系统的一部分；
图3图示根据本发明一个或更多个实施方式的结合有背侧钝化系统的群集工具；
图4图示根据本发明一个或更多个实施方式的结合有背侧钝化系统的负载锁定腔室。
具体实施方式
本发明的实施方式涉及背侧钝化腔室，背侧钝化腔室可被增设至具有其他腔室(例如RTP腔室)的群集工具。背侧钝化腔室可基于等离子体来增加钝化层作为背侧帽(cap)。最初目标是在不改变晶片前侧的情况下，在晶片背侧上提供薄氮化物层。已表明这样可有效缓和硅和一些掺杂剂的升华。腔室亦可被修改以允许用于其他简易膜(例如氧化物)类型和也许进行轻微的表面清洁。
在第一方面中，加热灯上腔室部件使用安装在底部腔室部分上的自由基源(远程等离子体源)，以提供激发物种来形成层。为得到所需厚度，灯需加热晶片并允许适当的扩散深度。
在第二方面中，直接等离子体ICP型源安装在晶片下方的下腔室部。晶片前侧面向上腔室部，晶片前侧经由机械限制而与等离子体屏蔽。直接等离子体解决方式不需高温来制造足以抑制释气或升华的膜厚度，且亦无需加热。
当钝化腔室为简易腔室时，钝化腔室会占用群集工具上的一个端口(port)。然而，在一些系统上，端口可能是不可用的。因此最好是寻找可钝化晶片背侧、又不占用端口的位置。在第三方面中，简易感应等离子体产生源被置于晶片下方的单个或多个晶片负载锁定中(虽然所述简易感应等离子体产生源可在等离子体源正上方的负载锁定中的晶片上起作用)。晶片可在任何负载锁定中从大气压抽空(pumped down)，但当压力适当低时(～<200mTorr)，可在氮气氛中激发(struck)等离子体，将在晶片背面上产生SiN或SiON涂层。晶片被置于能有效密封等离子体而隔离前侧的结构的顶部上，从而只有背侧会受影响/钝化。负载锁定的其余功能维持不变。
因此，本发明的一个或更多个实施方式涉及背侧钝化系统。图1示出背侧钝化系统100的一部分的实例。系统100包括基板支撑件110，用来保持基板。如本说明书和所附权利要求中所用的，术语“基板”和“晶片”可互换使用。基板支撑件110包括狭长圆柱形主体112，所述狭长圆柱形主体112具有顶表面114和底部116。狭长圆柱形主体112可被描述为“桶(bucket)”状。
顶表面114具有支撑环118，所述支撑环118能够通过基板边缘来支撑基板。如图1所示，支撑环118可为平面，或者支撑环118可具有凹部119让基板安置于内(参见图2)。无论为平的或具有凹部，支撑环118都可通过边缘来保持基板，以减少基板安置在支撑环上的面积。基板安置在环上的部分将不会经受或将经受减少的背侧钝化。基板支撑件在边缘周围保持基板，并覆盖约0.5mm至约3mm的边缘、或约1mm至约2.5mm的边缘或约1.5mm至约2mm的边缘。在一个或更多个实施方式中，基板支撑件覆盖约2mm的基板边缘。
当基板位于支撑环118上时，在基板支撑件内形成腔120。腔120由狭长圆柱形主体112的内壁113、底部116和基板背侧(未示出)所限定。支撑环上的基板接触防止了反应气体或等离子体流到基板前侧。基板与基板支撑件之间的密封方式可为等离子体密封。只要等离子体熄灭(extinguished)，一些气体就可能会泄漏到晶片前侧。
支撑环110可由任何适合的材料制成，包括但不限于铝。在一些实施方式中，支撑环110电气接地。
等离子体源130耦接至基板支撑件110的腔120。等离子体源130于基板背侧上形成钝化膜，且包括气体入口132和用来在腔中产生反应物种的装置。气体入口132与适合在基板背侧上构建钝化层的气源流体连通。气源例如可为氮气、氧气或上述气体的混合物。若气体为氮气，则钝化层将包括氮化物层，若气体为氧气，则钝化层将包括氧化物层。在一些实施方式中，钝化膜是氮化物、氧化物和氮氧化物之一或更多者。在一个或更多个实施方式中，基板为硅，钝化膜包括氮化硅。氮化工艺可以是自限性的，故将产生最大层厚度。另一方面，氧化物层会继续成长，因而产生较难移除但功能仍在的钝化膜。
用来产生反应物种的装置(等离子体源130)可为任何能产生反应气体和/或等离子体的适合装置。例如，等离子体源130可产生自由基和/或气体离子，以在基板背侧上形成钝化层。适合的等离子体源包括但不限于能产生自由基的热元件(例如热线)和用来产生离子的感应耦合等离子体线圈134(如图1所示)。在一些实施方式中，等离子体是在腔内产生，例如通过ICP线圈。在一个或更多个实施方式中，等离子体(或等离子体的下游流出物)是在远程产生并流入腔中，例如在远程等离子体系统中产生。如本说明书和所附权利要求所用的，术语“等离子体”包括下游流出物。
适合的基板包括但不限于硅、锗和HF持续晶片(lasted wafer)。基板的背侧可无特征结构或已于其上形成特征结构。若晶片背侧上已形成特征结构，则本发明的实施方式将以无害方式保护特征结构和处理装备，以免形成特征结构的膜升华。
从基板背侧到等离子体源130的距离会影响形成于背侧上的钝化膜。例如，若等离子体源130太靠近晶片背侧，则基板与源之间的直接耦合将损坏晶片。若距离太大，则无足够的反应物种来形成钝化层。在一些实施方式中，等离子体源130与晶片背侧之间的距离为约0.25英寸至约2.5英寸、或约0.5英寸至约2英寸、或约0.75英寸至约1.75英寸或约1英寸至约1.5英寸。在一个或更多个实施方式中，晶片背侧与等离子体源130之间的距离为至少约1英寸或至少约1.5英寸。在一些实施方式中，晶片背侧与等离子体源130之间的距离为约2英寸。
晶片实质上只靠重力被保持在支撑环118上。晶片与支撑环之间可能有一些小程度的相互作用，但晶片主要是靠重力被保持在适当位置，若为凹部支撑环，则由凹部边缘保持晶片。在一些实施方式中，晶片未被夹持(例如以静电方式)至支撑环118。
在钝化基板背侧期间，前侧可被闲置或被处理。在一些实施方式中，在背侧钝化期间，基板前侧被暴露于惰性气体。在一个或更多个实施方式中，可同时或紧接在背侧钝化后处理前侧。
在一些实施方式中，如图1所示，系统100包括升降销140，用来移动基板，使基板更靠近和更远离支撑环118。所示出的升降销140穿过基板支撑件的顶表面114并弯向腔120，从而当升降销140上下移动时，接触基板的支撑端142位于顶表面114的开口内侧。升降销140可由任何适合的材料制成，包括但不限于金属、塑料和聚合材料。所示出的升降销140仅为举例说明，且不应被视为限制本发明的范围。本领域技术人员将理解也可采用其他升降销140设计。
背侧钝化系统可位于各种位置。例如，背侧钝化系统可为(1)群集工具上的独立的处理腔室；(2)沿着坑道之一的中间处理区，所述坑道将处理腔室连接至群集工具的中央传送站；或(3)在连接至群集工具的传送站的负载锁定腔室中。这些仅为举例说明可采用的一些系统位置，且不应被视为限制本发明的范围。
图3示出群集工具160的顶部示意图，群集工具160具有安装在其上的多个单晶片处理腔室162。类似于图3所示的群集工具可购自California(加利福尼亚)州Santa Clara(圣克拉拉)市的Applied Materials,Inc.(应用材料公司)。工具包括负载锁定腔室163a、163b，所述负载锁定腔室163a、163b分别通过狭缝阀(slit valve)161a、161b与传送站168隔开。传送站168(亦称作中央传送站或传送腔室)包括手臂/关节/手腕型晶片传送机械手(wafer handling robot)166，用于在系统内移动晶片从一个位置至另一个位置，特别是在多个处理腔室162之间移动。所示出的工具具有两个单晶片处理腔室162和径向置于传送站168四周的两个背侧钝化系统100。所述工具还具有与背侧钝化系统100集成的组合式单晶片处理腔室167和具有背侧钝化系统100的单晶片处理腔室165，单晶片处理腔室165通过坑道169连接至中央传送站168。本领域技术人员将理解这仅为群集工具的一个实例，有许多其他可能的布置。
在图1所示的群集工具中，利用机械手166，可将基板从负载锁定腔室163a移动通过阀161a并移到中央传送站168中。如本文所述，机械手166接着可将基板移入使晶片背侧钝化的背侧钝化系统100之一中。然后机械手166可将晶片从背侧钝化系统100中移出并移到下一腔室162中，供进一步处理。在一些实施方式中，可于背侧钝化之前，在一个或更多个处理腔室162中处理晶片。
群集工具160是装备中相对较复杂和昂贵的部件。因此期望通过工具160来优化晶片的产量。具体地说，重要的是最大化工具的效率和晶片传送，使处理腔室162尽可能地连续运作，且传送站168内的机械手166持续运作而不会做不必要的转变操作。
在一些实施方式中，背侧钝化系统100位于半导体处理腔室167内，以在将基板置于基板支撑件上之后，钝化基板背侧，并且在不移动基板的情况下处理前侧。背侧和前侧处理可相继或同时进行。这种构造在图3中示出为腔室167与背侧钝化系统100的组合。
在另一实施方式中，背侧钝化系统100位于坑道169内，坑道169将中央传送站168与处理腔室165连接。在此实施方式中，机械手166能够将晶片传送到坑道169中并将晶片放在支撑件上或升降销上，升降销将晶片降至支撑件上。晶片背侧能够被钝化，并且升降销能提升晶片，使得机械手能够将晶片移出坑道并移到处理腔室165中供进一步处理。
在一些实施方式中，背侧钝化系统位于负载锁定腔室内，使得穿过负载锁定腔室的基板能够被置于狭长基板支撑件上，且基板的背侧能够暴露于等离子体而形成钝化膜。图4是根据本发明一个实施方式的负载锁定结构的平面图，所述结构采用相对于主负载锁定腔室侧向定位的前腔室。
图4示出配合本发明的实施方式使用的示例性负载锁定200。本领域技术人员将理解所示出的负载锁定腔室仅为一个可行的实施方式，且不应被视为限制本发明的范围。负载锁定200包括主负载锁定腔室202和第一负载锁定前腔室204。第二负载锁定前腔室206被设置成邻接主负载锁定腔室202、位于与第一负载锁定前腔室204相对的一侧上，且与第一前腔室204和主腔室202共面。虽然图4示出了特征是单个负载锁定的实施方式，但其他实施方式可包括一个以上的负载锁定。
各负载锁定前腔室204和206分别与第一盒(cassette)250和第二盒252形式的外部晶片供应器连通。盒250和252位于局部缓冲桌(local bufferingtable)254上，以便让容纳在其中的晶片214能够分别接近(accessible to)装载机械手256和258，所述装载机械手256和258为手臂/关节/手腕型。缓冲桌254通常提供群集工具与制造设施的其他部件之间的界面(interface)。
装载机械手256和258经由进出端口(access port)204a和206a传送各批晶片进出负载锁定前腔室204和206。虽然图4中示出的装载机械手256和258是旋转式手臂/关节/手腕型，但也可采用其他类型的机械手来执行此功能。
负载锁定200的主腔室202通过第一狭缝阀212选择性地与群集工具主框架(mainframe)210和群集工具机械手216连通。第一负载锁定前腔室204通过第一狭缝阀208选择性地与主负载锁定腔室202连通。第二负载锁定前腔室206通过第二狭缝阀209选择性地与主负载锁定腔室202连通。
可以各种机械装置在负载锁定前腔室204和206与负载锁定主腔室202之间交换晶片。如图4所示，存在于负载锁定主腔室202中的机械手260是梭(shuttle)型机械手，所述梭型机械手能沿着单线双向移动。然而，其他能够用于在负载锁定腔室之间传送晶片的机械手的实例包括能绕着固定点旋转的手臂/关节型机械手。
第一负载锁定前腔室204和第二负载锁定前腔室206各自通过阀224选择性地与真空源220和通风口(vent)222流体连通。因此可使前腔室204和206彼此独立地并且独立于主负载锁定腔室202而排空和通风。此外，第一负载锁定前腔室204和第二负载锁定前腔室206的任一者或二者亦可包括背侧钝化系统100，用来钝化位于盒底部上的晶片的背侧。
在群集工具210操作期间，机械手256、258分别通过进出端口204a和206a将各批晶片214独立地装载至前腔室204和206中。使晶片214接着选择性地移动通过狭缝阀208或209至主负载锁定腔室202，接着通过狭缝阀212至群集工具主框架210以进行处理。
当在群集工具210的各种处理阶段之间传送(route)晶片214时，可将晶片214容纳在前腔室204、206中，以等待可用的工具处理腔室或等待其他晶片处理完成。为维持批量均匀性和确保误差可追溯性，在整个半导体处理工序中，晶片通常保持与同一盒相关联。位于这些前腔室中时，晶片可通过背侧钝化系统100经受背侧钝化。
当特定批次的所有晶片已由工具处理并返回各自的前腔室204或206时，可将所述前腔室密封而与主负载锁定腔室202隔开并通风，同时可利用其他前腔室继续处理晶片。这允许卸载通风的前腔室中的晶片并换上新的批次，使得工具继续进行处理。接着可使先前通风的前腔室抽空并与仍排空的主负载锁定腔室202重新结合。
本发明的附加实施方式涉及处理方法。将具有背侧和待处理的前侧的基板放到腔室中。在腔室中钝化基板的背侧，和处理基板的前侧，其中处理基板包括加热基板。在一些实施方式中，处理基板涉及将基板加热达到基板背侧或基板背侧上的特征结构将升华或释气的温度。
在一些实施方式中，钝化基板的背侧包括通过将基板的背侧暴露于一种或更多种反应气体和/或等离子体，以在基板的背侧上沉积钝化膜。
在一个或更多个实施方式中，膜包括氮化物层和氧化物层之一或更多者。在一些实施方式中，钝化膜的厚度大于约或大于约或大于约或大于约或大于约
在一个或更多个实施方式中，在已经处理前侧之后，从基板背侧移除钝化膜。可以不会损坏下层的特征结构或基板前侧的任何适合的技术来蚀刻或移除膜。用于移除钝化膜的具体技术取决于膜的组成和厚度。
在背侧钝化期间，可加热或冷却基板。可通过任何适合的手段来完成所述加热或冷却，所述手段包括但不限于改变基板支撑件的温度和使加热或冷却气体流向基板表面。在一些实施方式中，基板支撑件包括加热器/冷却器，加热器/冷却器可被控制以传导地改变基板温度。在一个或更多个实施方式中，使用的气体(无论为反应气体或惰性气体)被加热或冷却以局部地改变基板温度。在一些实施方式中，加热器/冷却器被置于腔室内并邻近基板表面，以对流方式改变基板温度。
在背侧钝化期间，基板亦可以是固定的或旋转的。旋转基板可持续旋转或按分立的(discreet)的步骤旋转。例如，基板可在整个工艺过程中旋转，或者基板可在暴露于不同的反应气体或净化气体之间按少量旋转。在处理期间使基板旋转(无论为持续或按步骤)可有助于最小化例如气流几何形状局部变异的影响，进而产生更均匀的沉积或蚀刻。
虽然在此已参照具体的实施方式描述了本发明，但是应理解的是，这些实施方式仅为举例说明本发明的原理和应用。对于本领域技术人员来说显而易见的是，在不背离本发明的精神和范围的情况下，可对本发明的方法和设备作出各种改进和变型。因此，本发明意在包括落入所附权利要求及其等同物的范围内的改进和变型。

Claims (15)

1.一种背侧钝化系统，包括：
狭长基板支撑件，所述狭长基板支撑件用来保持基板，所述狭长基板支撑件具有圆柱形主体，所述狭长支撑件包括开放顶表面，所述开放顶表面具有支撑环，所述支撑环通过所述基板的边缘区域来保持基板，从而当基板位于所述支撑环上时，所述圆柱形主体和所述基板在所述狭长基板支撑件内限定腔；和
等离子体源，所述等离子体源用来在所述基板的背侧上形成钝化膜。
2.如权利要求1所述的系统，进一步包括多个升降销，所述升降销用来移动基板，使所述基板更靠近和更远离所述支撑环。
3.如权利要求1或2所述的系统，其中所述系统位于负载锁定腔室内，使得穿过所述负载锁定腔室的基板能够被放置在所述狭长基板支撑件上，并且使所述基板的背侧能够暴露于等离子体而形成所述钝化膜。
4.如权利要求1或2所述的系统，其中所述系统位于半导体处理腔室内，使得基板能够被放置在所述狭长基板支撑件上，并且使所述基板的背侧能够暴露于等离子体而形成所述钝化膜，和在不移动所述基板的情况下，能够处理所述基板的前侧。
5.如权利要求1或2所述的系统，其中所述系统位于坑道内，所述坑道将传送站连接至处理腔室，使得从所述传送站移到所述处理腔室的基板能够被放置在所述狭长基板支撑件上，并且所述基板的背侧能够暴露于等离子体而形成所述钝化膜，接着所述基板可沿着所述坑道进一步移到所述处理腔室供进一步处理。
6.一种背侧钝化系统，包括：
负载锁定，所述负载锁定具有前腔室，所述前腔室用来接收至少一个基板，所述基板处于保持位置；
狭长支撑件，所述狭长支撑件具有圆柱形主体，所述圆柱形主体具有开放顶表面而形成支撑环，所述狭长基板支撑件位于所述保持位置下方，从而当基板处于所述保持位置时，所述圆柱形主体和所述基板限定腔；和
等离子体源，所述等离子体源耦接至所述腔，以于所述腔中产生等离子体，从而在所述基板的背侧上形成钝化膜。
7.如权利要求1、2或6所述的系统，其中当基板位于所述狭长支撑件上时，在所述基板的背侧与所述等离子体源之间存在至少约1英寸的空间。
8.如权利要求7所述的系统，其中所述等离子体源在所述腔中产生感应耦合RF等离子体。
9.如权利要求7所述的系统，其中所述等离子体源位于所述腔的远程位置处且等离子体流入所述腔中。
10.一种处理方法，包括：
将基板置于腔室中，所述基板具有背侧和待处理的前侧；
在所述腔室中，钝化所述基板的所述背侧；和
处理所述基板的所述前侧，其中处理包括加热所述基板。
11.如权利要求10所述的方法，其中钝化所述基板的所述背侧包括通过将所述基板的所述背侧暴露于一种或更多种反应气体和等离子体，在所述基板的所述背侧上沉积钝化膜。
12.如权利要求10或11所述的方法，其中所述膜包括氮化物层和氧化物层之一或更多者。
13.如权利要求12所述的方法，其中所述膜具有大于约的厚度。
14.如权利要求10或11所述的方法，其中钝化所述基板的所述背侧和处理所述基板的所述前侧是在单一腔室中进行的。
15.如权利要求10、11或13所述的方法，进一步包括从所述基板的所述背侧移除所述钝化膜。
CN201380061088.1A 2012-11-26 2013-11-25 用于背侧钝化的设备和方法 Active CN104813445B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261730051P 2012-11-26 2012-11-26
US61/730,051 2012-11-26
US14/087,815 2013-11-22
US14/087,815 US10020187B2 (en) 2012-11-26 2013-11-22 Apparatus and methods for backside passivation
PCT/US2013/071673 WO2014082033A1 (en) 2012-11-26 2013-11-25 Apparatus and methods for backside passivation

Publications (2)

Publication Number Publication Date
CN104813445A true CN104813445A (zh) 2015-07-29
CN104813445B CN104813445B (zh) 2017-09-22

Family

ID=50773653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061088.1A Active CN104813445B (zh) 2012-11-26 2013-11-25 用于背侧钝化的设备和方法

Country Status (6)

Country Link
US (2) US10020187B2 (zh)
JP (2) JP6367213B2 (zh)
KR (1) KR102121893B1 (zh)
CN (1) CN104813445B (zh)
TW (1) TWI597779B (zh)
WO (1) WO2014082033A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487342B1 (ko) 2016-06-14 2023-01-13 삼성전자주식회사 정전척 어셈블리 및 이를 구비하는 플라즈마 처리장치
JP2020170757A (ja) * 2019-04-02 2020-10-15 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
US12094716B2 (en) * 2021-09-13 2024-09-17 Applied Materials, Inc. Chambers and coatings for reducing backside damage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879128A (en) * 1996-07-24 1999-03-09 Applied Materials, Inc. Lift pin and support pin apparatus for a processing chamber
US5937304A (en) * 1995-06-23 1999-08-10 Sharp Kabushiki Kaisha Method for fabricating semiconductor device and method for producing liquid crystal display apparatus
US20020028567A1 (en) * 2000-08-30 2002-03-07 Applied Materials Inc. Film formation method and film formation apparatus
US6485531B1 (en) * 1998-09-15 2002-11-26 Levitronix Llc Process chamber
CN1902031A (zh) * 2003-11-10 2007-01-24 布卢希弗特科技公司 用于处理基于真空的半导体处理系统中的工件的方法和系统
KR20110039133A (ko) * 2009-10-09 2011-04-15 주식회사 프로텍 웨이퍼 후면 코팅 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189910A (ja) * 1988-01-26 1989-07-31 Nobuatsu Watanabe 成膜装置
US4962049A (en) 1989-04-13 1990-10-09 Applied Materials, Inc. Process for the plasma treatment of the backside of a semiconductor wafer
JP2590271B2 (ja) * 1989-09-29 1997-03-12 信越半導体 株式会社 半導体基板の製造方法
DE4017870A1 (de) 1990-06-02 1991-12-05 Standard Elektrik Lorenz Ag Verfahren zur herstellung und passivierung von halbleiterbauelementen
JP2696265B2 (ja) * 1990-09-28 1998-01-14 株式会社半導体プロセス研究所 半導体装置の製造装置
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
JP3777662B2 (ja) * 1996-07-30 2006-05-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
DE19847101C1 (de) 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
JP2001050399A (ja) 1999-08-03 2001-02-23 Hitachi Ltd 圧延用ロールの軸受シール装置及び圧延用ロールの軸受シール方法
JP2001102321A (ja) * 1999-09-17 2001-04-13 Applied Materials Inc 半導体製造装置における基板加熱方法及び半導体製造装置
JP4371543B2 (ja) * 2000-06-29 2009-11-25 日本電気株式会社 リモートプラズマｃｖｄ装置及び膜形成方法
US20020076507A1 (en) * 2000-12-15 2002-06-20 Chiang Tony P. Process sequence for atomic layer deposition
JP4545955B2 (ja) * 2001-01-10 2010-09-15 ルネサスエレクトロニクス株式会社 半導体製造装置及び半導体装置の製造方法
JP4344835B2 (ja) * 2002-10-24 2009-10-14 東京エレクトロン株式会社 枚葉式の処理装置
WO2005048313A2 (en) 2003-11-10 2005-05-26 Blueshift Technologies, Inc. Methods and systems for handling workpieces in a vacuum-based semiconductor handling system
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
US8658945B2 (en) * 2004-02-27 2014-02-25 Applied Materials, Inc. Backside rapid thermal processing of patterned wafers
JP2007242869A (ja) 2006-03-08 2007-09-20 Tokyo Electron Ltd 基板処理システム
JP2008153510A (ja) 2006-12-19 2008-07-03 Tokyo Electron Ltd 基板処理システム、基板処理方法及び記憶媒体
KR20080095413A (ko) 2007-04-24 2008-10-29 주식회사 탑 엔지니어링 박막 봉지용 트윈 타깃 스퍼터 시스템 및 이를 이용한 성막방법
US7704884B2 (en) * 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
EP2161742A1 (en) 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
NL2002980C2 (en) 2009-06-05 2010-12-07 Otb Solar Bv Method for passivating al least a part of a substrate surface.
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
KR101501362B1 (ko) * 2012-08-09 2015-03-10 가부시키가이샤 스크린 홀딩스 기판처리장치 및 기판처리방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937304A (en) * 1995-06-23 1999-08-10 Sharp Kabushiki Kaisha Method for fabricating semiconductor device and method for producing liquid crystal display apparatus
US5879128A (en) * 1996-07-24 1999-03-09 Applied Materials, Inc. Lift pin and support pin apparatus for a processing chamber
US6485531B1 (en) * 1998-09-15 2002-11-26 Levitronix Llc Process chamber
US20020028567A1 (en) * 2000-08-30 2002-03-07 Applied Materials Inc. Film formation method and film formation apparatus
CN1902031A (zh) * 2003-11-10 2007-01-24 布卢希弗特科技公司 用于处理基于真空的半导体处理系统中的工件的方法和系统
KR20110039133A (ko) * 2009-10-09 2011-04-15 주식회사 프로텍 웨이퍼 후면 코팅 장치

Also Published As

Publication number Publication date
TW201428851A (zh) 2014-07-16
CN104813445B (zh) 2017-09-22
JP2018195830A (ja) 2018-12-06
JP2016506064A (ja) 2016-02-25
JP6367213B2 (ja) 2018-08-01
US20180294153A1 (en) 2018-10-11
JP6602922B2 (ja) 2019-11-06
US10020187B2 (en) 2018-07-10
KR20150088888A (ko) 2015-08-03
US20140147990A1 (en) 2014-05-29
TWI597779B (zh) 2017-09-01
KR102121893B1 (ko) 2020-06-11
WO2014082033A1 (en) 2014-05-30
US10535513B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
TWI678729B (zh) 用於選擇性沉積之設備及方法
KR101201964B1 (ko) 에피택셜 증착 프로세스 및 장치
CN105453233B (zh) 于外延生长之前预清洁基板表面的方法和设备
TWI541889B (zh) 兩階段的均勻乾式蝕刻
TWI438839B (zh) 利用電漿清潔處理形成鈍化層以降低原生氧化物生長之方法
US10312116B2 (en) Methods and apparatus for rapidly cooling a substrate
TWI558839B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
US10535513B2 (en) Apparatus and methods for backside passivation
KR20160032681A (ko) 에칭 방법 및 기억 매체
JP7438399B2 (ja) バッチ熱処理チャンバ
TW202221825A (zh) 在批次熱處理腔室中的晶圓邊緣溫度校正
TW202137372A (zh) 腔室部件的表面剖析與紋理化
KR20240007263A (ko) 후면 입자들을 감소시키기 위한 챔버 프로세스들
US20220375751A1 (en) Integrated epitaxy and preclean system
TWI857244B (zh) 用於平面碳化矽基座之背側設計

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant