JP2016506064A - 裏面パッシベーションのための装置及び方法 - Google Patents

裏面パッシベーションのための装置及び方法 Download PDF

Info

Publication number
JP2016506064A
JP2016506064A JP2015544171A JP2015544171A JP2016506064A JP 2016506064 A JP2016506064 A JP 2016506064A JP 2015544171 A JP2015544171 A JP 2015544171A JP 2015544171 A JP2015544171 A JP 2015544171A JP 2016506064 A JP2016506064 A JP 2016506064A
Authority
JP
Japan
Prior art keywords
substrate
backside
chamber
plasma
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015544171A
Other languages
English (en)
Other versions
JP6367213B2 (ja
Inventor
ララ ハウリルチャック,
ララ ハウリルチャック,
ジェフ トービン,
ジェフ トービン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016506064A publication Critical patent/JP2016506064A/ja
Application granted granted Critical
Publication of JP6367213B2 publication Critical patent/JP6367213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Formation Of Insulating Films (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

基板の裏面パッシベーションのための装置及び方法が提示される。本システムは、基板が支持リング上にあるときには、空隙が長尺支持体内に形成されるように、支持体リングを形成する開放上面を有する長尺支持体を備える。プラズマ発生装置は、基板裏面にパッシベーション膜を堆積するため、空隙内にプラズマを生成するように空隙に結合されている。【選択図】図1

Description

本発明の実施形態は概して、基板裏面のパッシベーションのための装置及び方法に関する。より具体的には、本発明の実施形態は、基板が存在する場合、基板裏面上にパッシベーション層を形成するためにプラズマが生成され得る空隙を有する長尺支持体を含む装置に関する。
高温チャンバ内のウエハ(基板とも称される)は、ガス放出又は昇華の影響を受けやすい裏面層を有することがある。昇華物又は揮発した膜構成要素又は汚染物質は、様々な形でチャンバハードウェアを損傷することがある。ガス放出ドーパント又はシリコン昇華物は、反射板(光学反射器)又は高温計を含むチャンバ構成要素を覆うことがあり、これは長時間にわたるチャンバドリフトの原因となり、再較正、ハードウェア変更、チャンバの洗浄を要求し、ダウンタイムをもたらす。ウエハ裏面からのフッ素は、反射板(反射器)の被覆を損傷し、更には、再較正及び最終的にはハードウェア交換を要求することがある。
ウエハの処理中に、ウエハ裏面の膜又はベアシリコンがガス放出する(膜の場合)或いは昇華する(シリコンの場合)ときには、急速熱処理(RTP)及びその他の処理並びにハードウェアは損傷を引き起こすことがある。ガス放出された物質及び昇華した物質は、光学部品又は他のチャンバ構成要素を被覆することがあり、頻繁に交換及び/又は洗浄が必要となる。
現時点では、これに対処する方法は問題ごとに異なる(例えば、種々の反射板スタックはフッ素耐性があり、MWBCキットはシリコン昇華又はドーパントガス放出に対して犠牲部品を供給する)。
したがって、当技術分野においては、処理中にウエハからのガス放出及び昇華を防止する装置及び方法が引き続き必要とされている。
本発明の実施形態は、処理される前面と裏面を有する基板をチャンバ内に配置することを含む処理方法を対象とする。基板裏面はチャンバ内でパッシベーションされ、基板前面は処理され、前面の処理は基板を加熱することを含む。
幾つかの実施形態では、基板裏面をパッシベーションすることは、基板裏面を一又は複数の反応性ガス又はプラズマに曝露することによって、基板裏面上にパッシベーティング膜を堆積することを含む。
一又は複数の実施形態では、膜は一又は複数の窒化物層及び酸化物層を含む。幾つかの実施形態では、膜は約15Åを超える厚みを有する。
幾つかの実施形態では、チャンバはロードロックチャンバで、基板は、裏面をパッシベーションした後、前面を処理する前に第2のチャンバへ移動される。
一又は複数の実施形態では、基板裏面のパッシベーション及び基板前面の処理は単一チャンバ内で行われる。
幾つかの実施形態では、チャンバはロードロックチャンバと基板の前面を処理する処理チャンバとの間の中間領域である。
一又は複数の実施形態は、基板裏面からパッシベーティング膜を除去することを更に含む。
本発明の付加的な実施形態は、裏面パッシベーションシステムを対象とする。本システムは、基板を保持する長尺基板支持体を備える。長尺基板支持体は、基板のエッジ領域によって基板を保持する支持リングを有する開放上面を含む円筒形本体を有し、これによって、基板が支持体リング上にあるときには、円筒形本体及び基板は空隙を画定する。本システムは、基板裏面にパッシベーション膜を形成するためのプラズマ源を備える。
幾つかの実施形態は、基板を支持体リングに近づける及び支持体リングから遠ざけるためのリフトピンを更に備える。
一又は複数の実施形態では、ロードロックチャンバを通過する基板が長尺基板支持体上に配置され、パッシベーション膜を形成するため基板裏面がプラズマに曝露され得るように、本システムはロードロックチャンバ内に配置される。
幾つかの実施形態では、基板が長尺基板支持体上に配置され、パッシベーション膜を形成するため基板裏面がプラズマに曝露され、更に基板を移動することなく基板前面が処理され得るように、本システムは半導体処理チャンバ内に配置される。
一又は複数の実施形態では、移送ステーションから処理チャンバへ移動される基板が長尺基板支持体上に配置され、パッシベーション膜を形成するため基板裏面がプラズマに曝露され、次いで基板は更なる処理のためにトンネルに沿って処理チャンバまで更に移動されるように、本システムは移送ステーションと処理チャンバをつなぐトンネル内に配置される。
幾つかの実施形態では、プラズマ発生装置は基板裏面から少なくとも約1インチの距離に位置する。
一又は複数の実施形態では、プラズマ発生装置は空隙内に誘導結合RFプラズマを生成する。
幾つかの実施形態では、プラズマ発生装置は空隙から離れた場所に配置されており、プラズマ(装置の下流からのプラズマ流(plasma effluent))は空隙内に流し込まれる。
本発明の更なる実施形態は、裏面パッシベーションシステムに関し、このシステムは、保持位置で少なくとも1つの基板を受け取るアンテチャンバ付のロードロックを備える。本システムは、支持体リングを形成する開放上面を有する円筒形本体を有する長尺支持体を含む。長尺基板支持体は、保持位置の下方に配置され、これによって、基板が保持位置にあるときには、円筒形本体及び基板は空隙を画定する。プラズマ発生装置は、基板裏面にパッシベーション膜を形成するため、空隙内にプラズマを生成するように空隙に結合されている。
幾つかの実施形態では、基板が保持位置にあるときには、プラズマ発生装置は基板裏面から少なくとも約1インチの距離にプラズマを生成する。
一又は複数の実施形態は、少なくとも1つの基板を長尺支持体に近づける及び長尺支持体から遠ざけるためのリフトを更に備える。
幾つかの実施形態では、プラズマ発生装置は空隙内に誘導結合RFプラズマを生成する。
本発明の上述の特徴が実現され細部にわたり理解されるように、上で簡潔に要約した本発明のより具体的な説明は、添付の図面に示されている本発明の実施形態を参照することによって得られよう。しかしながら、本発明は他の等しく有効な実施形態も許容しうるため、添付の図面は本発明の典型的な実施形態のみを示しており、したがって本発明の範囲を限定すると見なすべきではないことに留意されたい。
本発明の一又は複数の実施形態による、裏面パッシベーションシステムの一部を示している。 本発明の一又は複数の実施形態による、裏面パッシベーションシステムの一部を示している。 本発明の一又は複数の実施形態による、裏面パッシベーションシステムを組み込んだクラスタツールを示している。 本発明の一又は複数の実施形態による、裏面パッシベーションシステムを組み込んだロードロックを示している。
本発明の実施形態は、他のチャンバ(例えば、RTPチャンバ)を有するクラスタツールに追加され得る裏面パッシベーションチャンバを対象とする。裏面パッシベーションチャンバは、パッシベーション層を裏面キャップとしてプラズマベースで追加することであってもよい。最初の目標は、ウエハ前面を変えることなく、ウエハ裏面に薄い窒化物層を提供することになろう。これは、シリコンやのドーパントの昇華を緩和するのに有効であることが示されている。チャンバ仕様を変更して、他の種類の単純な膜(例えば、酸化物)や軽い表面洗浄(light surface clean)にも対応できるようにしてもよい。
第1の態様では、加熱されたランプ上方チャンバ構成要素は、層形成用に励起された核種を供給するため、ボトムチャンバ部分に装着されたラジカル源(遠隔プラズマ源)を使用する。必要な厚さを得るには、ウエハを加熱して適切な拡散深度を可能にするランプが要求される。
第2の態様では、ICP型直接プラズマ源がウエハ下の下方チャンバ部分に装着される。ウエハ前面は、機械的な制限によってプラズマから保護される上方チャンバ部分に面する。ダイレクトプラズマソリューションは、ガス放出又は昇華の抑制に十分な膜厚を生成するために温度を上げる必要はないが、そうしないと加熱されない。
パッシベーションチャンバが単純なチャンバの場合には、クラスタツール上にポートを必要とすることがある。しかしながら、システムによってはポートが利用できないことがある。したがって、ウエハの裏面をパッシベーションするがポートを必要としない場所を見つけることが有利となる。第3の態様では、単純な誘導性プラズマ発生源は、単一又は多重ウエハロードロック内のウエハの下に配置される(但し、プラズマ源直上のロードロック内のウエハ上で作用することがある)。ウエハは任意のロードロック内で大気圧から真空引きされるが、圧力が適度に低く(≦200mTorr)なると、窒素雰囲気中でプラズマが当たるようになり、ウエハ裏面にSiN又はSiONの被覆を生成する。裏面のみが影響を受ける/パッシベーションされるように、ウエハは前面からプラズマを効果的に密閉する構造体の上部に配置される。ロードロックのその他の機能は維持される。
したがって、本発明の一又は複数の実施形態は裏面パッシベーションシステムを対象とする。図1は、裏面パッシベーションシステム100の部分の実施例を示している。システム100は基板を保持するための基板支持体110を含む。本明細書及び添付の特許請求の範囲で使用されているように、「基板」と「ウエハ」という用語は交換可能に使用される。基板支持体110は、上面114及び底面116を有する長尺円筒形本体112を備える。長尺円筒形本体112は「バケツ」型と記述されることもある。
上面114は、基板のエッジによって基板を支持し得る支持体リング118を有する。支持体リング118は、図1に示したように平らな平面であってもよく、或いは基板が載るような凹部119を有してもよい(図2参照)。支持体リング118は、平らであっても凹部を有していても、支持体リングに載る基板の面積が最小になるように、エッジによって基板を保持する。リング上に載っている基板の部分は、裏面パッシベーションを受けることがないか、或いは裏面パッシベーションが低下する。基板支持体はエッジの周囲で基板を保持し、エッジの約0.5mmから約3mmの範囲を、或いはエッジの約1mmから約2.5mmの範囲を、或いはエッジの約1.5mmから約2mmの範囲を覆う。一又は複数の実施形態では、基板支持体は基板のエッジ約2mmを覆う。
基板が支持体リング118上にあるとき、空隙120は基板支持体内に形成される。空隙120は、長尺円筒形本体112の内壁113、底面116及び基板裏面(図示せず)によって画定される。支持体リング上での基板の密着は、反応性ガス又はプラズマが基板前面に流れるのを防止する。基板と基板支持体との間の密閉はプラズマ密閉であってもよい。一部のガスはプラズマが消滅するまでウエハの前面に漏れることがあり得る。
支持体リング110は、限定するものではないが、アルミニウムを含む任意の好適な材料で作られてもよい。幾つかの実施形態の支持体リング110は電気的に接地されている。
プラズマ源130は基板支持体110の空隙に結合されている。プラズマ源130は基板裏面上にパッシベーション膜を形成し、ガス注入口132及び空隙内に反応性核種を生成するデバイスを含む。ガス注入口132は、基板裏面上でのパッシベーション層生成に適したガス源と流体連通している。ガス源は、例えば、窒素、酸素又はこれらの組み合わせであってもよい。ガスが窒素の場合には、パッシベーション層は窒化物層を含み、ガスが酸素の場合には、パッシベーション層は酸化物層を含む。幾つかの実施形態では、パッシベーション膜は、窒化物、酸化物及び酸素窒化物のうちの一又は複数である。一又は複数の実施形態では、基板はシリコンであり、パッシベーション層は窒化ケイ素を含む。窒化処理は、最大の層厚が生成されるように、自己制御式であってもよい。一方、酸化物層は成長を続けることが可能で、除去が難しくなるが機能し続けるパッシベーション膜を生み出す。
反応性核種、プラズマ源130を生成するデバイスは、反応性ガス及び/又はプラズマを生成することができる任意の好適なデバイスであってもよい。例えば、プラズマ源130は、基板裏面上にパッシベーション層を形成するため、ガスのラジカル及び/又はイオンを生成し得る。好適なプラズマ源は、限定するものではないが、ラジカルを生成することができる熱素子(例えば、熱線)及びイオンを生成するための誘導結合されたプラズマコイル134(図1に示す)を含む。幾つかの実施形態では、プラズマは空隙内で、例えばICPコイルによって生成される。一又は複数の実施形態では、プラズマ(又はその下流廃水)は、例えば遠隔プラズマシステムにおいて、遠隔的に生成され空隙内に流入する。本明細書及び添付の特許請求の範囲で使用されているように、プラズマという用語の使用は下流へのプラズマ流を含む。
好適な基板は、限定するものではないが、シリコン、ゲルマニウム及びHF仕上げウエハを含む。基板裏面には特徴(feature)がなくてもよく、或いはその上に形成済みの特徴を有していてもよい。ウエハ裏面に形成済みの特徴がある場合には、本発明の実施形態は、その特徴並びに当該特徴を形成する膜の昇華を有害でない方法で防止する処理機器を保護する。
基板裏面からプラズマ源130までの距離は、裏面上に形成されるパッシベーション膜に影響を及ぼすことがある。例えば、プラズマ源130がウエハの裏面に近すぎると、基板とプラズマ源との間の直接結合がウエハに損傷を引き起こすことがある。この距離が遠すぎると、パッシベーション層を形成する反応性核種が不十分になることがある。幾つかの実施形態では、プラズマ源130とウエハ裏面との間の距離は、約0.25インチから約2.5インチの範囲、或いは約0.5インチから約2インチの範囲、或いは約0.75インチから1.75インチの範囲、或いは約1インチから約1.5インチの範囲にある。一又は複数の実施形態では、ウエハ裏面とプラズマ源130との間の距離は、少なくとも約1インチ、或いは少なくとも約1.5インチである。幾つかの実施形態では、ウエハ裏面とプラズマ源130との間の距離は約2インチである。
ウエハは実質的に重力のみによって、支持体リング118上に保持されている。ウエハと支持体リングとの間にはある程度の小さな相互作用があり得るが、ウエハは主として重力によって所定の位置に保持されており、凹部を有する支持体リングの場合には、凹部のエッジによって所定の位置に保持されている。幾つかの実施形態では、ウエハは支持体リング118に(例えば、静電的に)固定されているわけではない。
基板裏面のパッシベーション中に、前面は休止中又は処理中となり得る。幾つかの実施形態では、裏面パッシベーション中に、基板前面は不活性ガスに曝露される。一又は複数の実施形態では、前面は裏面パッシベーションと同時に又は直後に処理される。
幾つかの実施形態では、図1に示したように、システム100は、基板を支持体リング118に近づける及び支持体リング118から遠ざけるリフトピン140を含む。図示されているリフトピン140は、リフトピン140が上下に移動する際に、基板に接触する支持体端部142が上面114の開口部の内側にあるように、基板支持体の上面114を通り、空隙120の方向に屈曲している。リフトピン140は、限定するものではないが、金属、プラスチック及び高分子材料を含む任意の好適な材料からなり得る。図示されているリフトピン140は、単なる例示であって、本発明の範囲を限定すると見なされるべきではない。他のリフトピン140の設計が使用され得ることが、当業者には理解されよう。
裏面パッシベーションシステムは、様々な場所に配置され得る。例えば、裏面パッシベーションシステムは、(1)クラスタツール上の分離された処理チャンバ、(2)処理チャンバとクラスタツールの中央移送ステーションとをつなぐトンネルの1つに沿った中間処理領域であってもよく、或いは(3)クラスタツールの移送ステーションに接続されたロードロックチャンバ内にあってもよい。これらは、システムが使用され得る幾つかの位置の単なる例示であって、本発明の範囲を限定すると見なされるべきではない。
図3は、その上に装着された単一ウエハ処理チャンバ162を複数個有するクラスタツール160の上面概略図を示す。図3に示されたものと同様のクラスタツールは、カリフォルニア州サンタクララのApplied Materials, Inc.から入手可能である。本ツールは、スリットバルブ161a、161bによって移送ステーション168からそれぞれ分離されるロードロックチャンバ163a、163bを含む。移送ステーション168はまた、中央移送ステーション又は移送チャンバと呼ばれることがあり、システム内のある場所から別の場所へ、具体的には複数の処理チャンバ162間でウエハを移動するための、アーム型/ナックル型/リスト型のウエハハンドリングロボット166を含む。図示したツールは、2つの単一ウエハ処理チャンバ162、及び移送ステーション168の周囲に放射状に配置された2つの裏面パッシベーションシステム100を有する。本ツールはまた、裏面パッシベーションシステム100を組み込んだ単一ウエハ処理チャンバ167、及び裏面パッシベーションシステム100を有するトンネル169を経由して中央移送ステーション168に接続される単一ウエハ処理チャンバ165を有する。これはクラスタツールの一例にすぎず、可能な配置は他に多数あることが、当業者には理解されよう。
図1に示したクラスタツールでは、基板はロボット166によって、ロードロックチャンバ163aからバルブ161aを経由して、中央移送ステーション168まで移動可能である。ロボット166は次いで、本明細書に記載されているように、ウエハの裏面がパッシベーションされる裏面パッシベーションシステム100の1つに基板を移動することができる。ロボット166は次いで、裏面パッシベーションシステム100からウエハを取り除き、更なる処理のためにチャンバ162に移動することができる。幾つかの実施形態では、ウエハは、裏面パッシベーションに先立って一又は複数の処理チャンバ162内で処理される。
クラスタツール160は比較的複雑で高価な機器である。したがって、ツール160によってウエハのスループットを最適化することが望ましい。特に、処理チャンバ162が可能な限り連続的に占有され、更に移送ステーション168内のロボット166が連続的に占有され、不必要な移送操作を行わないように、ツールによって効率とウエハ処理を最大化することが重要である。
幾つかの実施形態では、基板を基板支持体上に配置した後に、基板裏面はパッシベーション可能になり、前面は基板を動かさずに処理可能になるように、裏面パッシベーションシステム100は半導体処理チャンバ167内に配置される。裏側及び前面の処理は順次実行可能であってもよく、同時に実行可能であってもよい。この構成は、チャンバ167と裏面パッシベーションシステム100の組み合わせとして、図3に示されている。
別の実施形態では、裏面パッシベーションシステム100は、移送ステーション168と処理チャンバ165をつなぐトンネル169内に配置される。この実施形態では、ロボット166はウエハをトンネル169内に移送し、支持体の上或いはウエハを支持体まで下げるリフトピンの上に、当該ウエハを配置することができる。ロボットがウエハをトンネルの外へ移動し、更に処理を行うため処理チャンバ165内へ移動できるように、ウエハの裏面はパッシベーション可能であり、リフトピンはウエハを持ち上げることができる。
幾つかの実施形態では、ロードロックチャンバを通過する基板は長尺基板支持体上に配置され、基板裏面はパッシベーション膜を形成するためプラズマに曝露され得るように、裏面パッシベーションシステムはロードロックチャンバ内に配置されている。図4は、本発明によるロードロック構造体の一実施形態の平面図で、メインロードロックチャンバに対して横向きのアンテチャンバを利用する。
図4は、本発明の実施形態で使用するための例示的なロードロックチャンバ200を示している。示されているロードロックチャンバは1つの可能な実施形態にすぎず、本発明の範囲を限定するとみなされるべきではないことが、当業者には理解されよう。ロードロック200は、メインロードロックチャンバ202及び第1のロードロックアンテチャンバ204を含む。第2のロードロックアンテチャンバ206は、メインロードロックチャンバ202に隣接して配置され、第1のロードロックアンテチャンバ204とは反対の側では、第1のアンテチャンバ204及びメインチャンバ202と同一平面上にある。図4は単一ロードロックを特徴とする実施形態を示しているが、他の実施形態は一又は複数のロードロックを含み得る。
各ロードロックアンテチャンバ204及び206は、それぞれ第1のカセット250及び第2のカセット252の形態にある外部ウエハサプライと通信を行っている。カセット250及び252は現場の一時保管用テーブル254に配置され、アーム型/ナックル型/リスト型のローディングロボット256及び258に対してそれぞれアクセス可能となるように収納されたウエハ214供給するようになっている。一時保管用テーブル254は典型的に、製造施設のクラスタツールと他の構成要素との間のインターフェースを提供する。
ローディングロボット256と258は、アクセスポート204a及び206aを介して、ロードロックアンテチャンバ204及び206との間でウエハのバッチを移送する。図4に示したローディングロボット256及び258は回転式のアーム型/ナックル型/リスト型であるが、他の型式のロボットもこの機能を実行するため利用され得る。
ロードロック200のメインチャンバ202は、第1のスリットバルブ212を介して、クラスタツールメインフレーム210及びクラスタツールロボット216と選択的に通信を行う。第1のロードロックアンテチャンバ204は、第1のスリットバルブ208を介して、メインロードロックチャンバ202と選択的に通信を行う。第2のロードロックアンテチャンバ206は、第2のスリットバルブ209を介して、メインロードロックチャンバ202と選択的に通信を行う。
ロードロックアンテチャンバ204及び206とロードロックメインチャンバ202との間のウエハの交換は、様々な機械的デバイスによって実施されてもよい。図4に示すように、ロードロックメインチャンバ202に示されているロボット260は、単一のラインに沿って二方向に動くことができるシャトルタイプである。しかしながら、ロードロックチャンバ間でウエハを移送するために使用され得るロボットの他の例には、固定点の周りで回転可能なアーム型/ナックル型のロボットが含まれる。
第1のロードロックアンテチャンバ204及び第2のロードロックアンテチャンバ206はそれぞれ、バルブ224を介して真空源220及び換気口222と選択的に流体連通している。アンテチャンバ204及び206は、互いに独立に、またメインロードロックチャンバ202とは独立に、真空引き及び換気され得る。加えて、第1のロードロックアンテチャンバ204及び第2のロードロックアンテチャンバ206のいずれか又は両方は、カセット底面の上でウエハ裏面をパッシベーションし得る裏面パッシベーションシステム100を含み得る。
クラスタツール210の操作中には、ウエハ214のバッチは個別に、ロボット256及び258によってそれぞれアクセスポート204及び206を経由して、アンテチャンバ204及び206へ装填される。次いでウエハ214は、スリットバルブ208又は209を経由してメインロードロックチャンバ202へ、更に処理のためにスリットバルブ212を経由してクラスタツールメインフレーム210へ選択的に移動される。
ウエハ214は、クラスタツール210の様々な処理段階を経由して、アンテチャンバ204及び206へ収納され、利用できるツール処理チャンバを待つか、他のウエハの処理の完了を待つ。ロットの一様性を維持し、エラートレーサビリティを確保する目的で、ウエハは一般的に、半導体製造シーケンス全体を通じて同一のカセットに関連付けがなされる。これらのアンテチャンバ内にある間、ウエハは裏面パッシベーションシステム100によって裏面パッシベーションを受けることができる。
特定のバッチの全ウエハがツールによって処理され、それぞれのアンテチャンバ204又は206に戻されると、当該アンテチャンバはメインロードロックチャンバ202から密閉され排気され、その間、ウエハは他のアンテチャンバを使用して引き続き処理され得る。これによりウエハは開放される換気済みのアンテチャンバに留まることができ、ツールによる連続処理を可能にするため新しいバッチと交換される。あらかじめ換気されたアンテチャンバは次いで真空引きされ、排気済みのメインロードロックチャンバ202と再結合され得る。
本発明の付加的な実施形態は、処理する方法を対象とする。処理される前面及び裏面を有する基板は、チャンバ内に配置される。基板裏面はチャンバ内でパッシベーションされ、基板前面は処理され、基板の処理は基板の加熱を含む。幾つかの実施形態では、基板の処理は、基板裏面又は基板裏面の特徴が昇華又はガス放出の影響を受ける温度まで基板を加熱することを含む。
幾つかの実施形態では、基板裏面をパッシベーションすることは、基板を一又は複数の反応性ガス及び/又はプラズマに曝露することによって、基板裏面上にパッシベーション膜を堆積することを含む。
一又は複数の実施形態では、膜は一又は複数の窒化物層及び酸化物層を含む。幾つかの実施形態では、パッシベーション膜は約5Åを超える厚さ、又は約10Åを超える厚さ、又は約15Åを超える厚さ、又は約20Åを超える厚さ、又は約25Åを超える厚さを有する。
一又は複数の実施形態では、パッシベーション膜は、前面が処理された後、基板裏面から除去される。膜は、下部の特徴又は基板前面を損傷しない、任意の好適な技法によってエッチング又は除去され得る。パッシベーション膜の除去に使用される具体的な技法は、膜の組成物及び厚みに依存する。
裏面パッシベーションの間、基板は加熱又は冷却され得る。そのような加熱又は冷却は、限定するものではないが、基板支持体の温度を変化させること、及び、基板表面へ加熱された又は冷却されたガスを流すことを含む、任意の適当な手段により、達成することができる。幾つかの実施形態では、基板支持体は、伝導的に基板温度を変化させるように制御することができるヒータ/クーラを含む。一又は複数の実施形態では、基板温度を局所的に変化させるために、使用されるガス(反応性ガス又は不活性ガスのいずれか)は加熱又は冷却される。幾つかの実施形態では、基板温度を対流で変化させるために、ヒータ/クーラはチャンバ内部で基板表面に隣接して配置される。
基板はまた、裏面パッシベーションの間に、静止又は回転させることができる。回転する基板は、連続的に又は不連続なステップで、回転させることができる。例えば、基板は、処理全体を通して、回転させてもよいし、又は、基板は、様々な反応性ガス又はパージガスへの曝露の間に、少量ずつ回転させることができる。処理の間に基板を(連続的又は段階的のいずれかで)回転させることは、例えば、ガス流の形状寸法における局所的な変動性の効果を最小化することにより、より均一な堆積又はエッチングを生成することに役立ち得る。
本明細書に記載の発明は具体的な実施形態を参照して説明されているが、これらの実施形態は本発明の原理及び用途の単なる例示であることを理解されたい。本発明の趣旨及び範囲から逸脱することなく、本発明の方法及び装置に対して、様々な修正及び変形を行い得ることが当業者には明らかであろう。したがって、本発明は、添付の特許請求の範囲及びその均等物の範囲内にある修正及び変形を含むことが意図されている。

Claims (15)

  1. 円筒形本体を有し、基板を保持する長尺基板支持体であって、基板が支持リング上にあるときには、前記円筒形本体及び前記基板が前記長尺基板支持体内に空隙を画定するように、前記基板のエッジ領域によって基板を保持する支持リングを有する開放上面を含む長尺支持体と、
    前記基板裏面上にパッシベーション膜を形成するためのプラズマ源と
    を備える裏面パッシベーションシステム。
  2. 基板を前記支持体リングに近づける及び支持体リングから遠ざけるためのリフトピンを更に備える請求項1に記載のシステム。
  3. 本システムは、ロードロックチャンバを通過する基板が前記長尺基板支持体上に配置され、前記パッシベーション膜を形成するため前記基板裏面がプラズマに曝露され得るように、前記ロードロックチャンバ内に配置される、請求項1又は2に記載のシステム。
  4. 本システムは、基板が前記長尺基板支持体上に配置され、前記パッシベーション膜を形成するため前記基板裏面が前記プラズマに曝露され、更に前記基板を移動することなく前記基板前面が処理され得るように、半導体処理チャンバ内に配置される、請求項1又は2に記載のシステム。
  5. 本システムは、移送ステーションから処理チャンバへ移動される基板が前記長尺基板支持体上に配置され、前記パッシベーション膜を形成するため基板裏面が前記プラズマに曝露され、次いで前記基板は更なる処理のためにトンネルに沿って処理チャンバまで更に移動され得るように、移送ステーションと処理チャンバをつなぐトンネル内に配置される、請求項1又は2に記載のシステム。
  6. 保持位置で少なくとも1つの基板を受け取るため、アンテチャンバを有するロードロックと、
    支持リングを形成する開放上面を有する円筒形本体を有する長尺支持体であって、基板が前記保持位置にあるときには、前記円筒形本体及び前記基板が空隙を画定するように、前記保持位置下方に配置される長尺基板支持体と、
    前記基板裏面上にパッシベーション膜を形成するため前記空隙内にプラズマを生成するように結合されたプラズマ源と
    を備える、裏面パッシベーションシステム。
  7. 基板が前記長尺支持体上にあるとき、前記基板裏面と前記プラズマ源との間に少なくとも約1インチの空間がある、請求項1、2又は6のいずれか一項に記載のシステム。
  8. 前記プラズマ源は空隙内に誘導結合RFプラズマを生成する、請求項7に記載のシステム。
  9. 前記プラズマ源は前記空隙から離れた場所に配置されており、プラズマは前記空隙内に流し込まれる、請求項7に記載のシステム。
  10. 処理される前面と裏面を有する基板をチャンバ内に配置することと、
    前記チャンバ内で前記基板裏面をパッシベーションすることと、
    前記基板の前記前面を処理することであって、前記基板を加熱することを含む処理することと
    を含む処理方法。
  11. 前記基板裏面をパッシベーションすることは、前記基板裏面を一又は複数の反応性ガス及びプラズマに曝露することによって、前記基板裏面上にパッシベーション膜を堆積することを含む、請求項10に記載の方法。
  12. 前記膜は一又は複数の窒化物層及び酸化物層を含む、請求項10又は11に記載の方法。
  13. 前記膜は約15Åを超える厚さを有する、請求項12に記載の方法。
  14. 前記基板裏面のパッシベーション及び前記基板前面の処理は単一チャンバ内で起こる、請求項10又は11に記載の方法。
  15. 前記基板裏面からパッシベーション膜を除去することを更に含む、請求項10、11又は13のいずれか一項に記載の方法。
JP2015544171A 2012-11-26 2013-11-25 裏面パッシベーションのための装置及び方法 Active JP6367213B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261730051P 2012-11-26 2012-11-26
US61/730,051 2012-11-26
US14/087,815 US10020187B2 (en) 2012-11-26 2013-11-22 Apparatus and methods for backside passivation
US14/087,815 2013-11-22
PCT/US2013/071673 WO2014082033A1 (en) 2012-11-26 2013-11-25 Apparatus and methods for backside passivation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018126898A Division JP6602922B2 (ja) 2012-11-26 2018-07-03 裏面パッシベーションのための装置及び方法

Publications (2)

Publication Number Publication Date
JP2016506064A true JP2016506064A (ja) 2016-02-25
JP6367213B2 JP6367213B2 (ja) 2018-08-01

Family

ID=50773653

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015544171A Active JP6367213B2 (ja) 2012-11-26 2013-11-25 裏面パッシベーションのための装置及び方法
JP2018126898A Active JP6602922B2 (ja) 2012-11-26 2018-07-03 裏面パッシベーションのための装置及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018126898A Active JP6602922B2 (ja) 2012-11-26 2018-07-03 裏面パッシベーションのための装置及び方法

Country Status (6)

Country Link
US (2) US10020187B2 (ja)
JP (2) JP6367213B2 (ja)
KR (1) KR102121893B1 (ja)
CN (1) CN104813445B (ja)
TW (1) TWI597779B (ja)
WO (1) WO2014082033A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020203503A1 (ja) * 2019-04-02 2020-10-08 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487342B1 (ko) 2016-06-14 2023-01-13 삼성전자주식회사 정전척 어셈블리 및 이를 구비하는 플라즈마 처리장치
US12094716B2 (en) 2021-09-13 2024-09-17 Applied Materials, Inc. Chambers and coatings for reducing backside damage

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189910A (ja) * 1988-01-26 1989-07-31 Nobuatsu Watanabe 成膜装置
JPH03116833A (ja) * 1989-09-29 1991-05-17 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH04137613A (ja) * 1990-09-28 1992-05-12 Handotai Process Kenkyusho:Kk 半導体装置の製造装置
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH1050616A (ja) * 1996-07-30 1998-02-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JP2000150399A (ja) * 1998-10-13 2000-05-30 Wacker Siltronic G Fuer Halbleitermaterialien Ag エピタキシャル成長した半導体ウエ―ハを製造するためのcvd反応器及び方法
JP2001102321A (ja) * 1999-09-17 2001-04-13 Applied Materials Inc 半導体製造装置における基板加熱方法及び半導体製造装置
JP2002208590A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体製造装置及び半導体装置の製造方法
US6485531B1 (en) * 1998-09-15 2002-11-26 Levitronix Llc Process chamber
JP2007511104A (ja) * 2003-11-10 2007-04-26 ブルーシフト テクノロジーズ インコーポレイテッド 真空下の半導体処理システムにおいて加工中の製品を処理する方法及びシステム
JP2007526637A (ja) * 2004-02-27 2007-09-13 アプライド マテリアルズ インコーポレイテッド パターン化されたウエハの裏側急速加熱処理
WO2012087613A2 (en) * 2010-12-22 2012-06-28 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962049A (en) 1989-04-13 1990-10-09 Applied Materials, Inc. Process for the plasma treatment of the backside of a semiconductor wafer
DE4017870A1 (de) 1990-06-02 1991-12-05 Standard Elektrik Lorenz Ag Verfahren zur herstellung und passivierung von halbleiterbauelementen
JPH098313A (ja) * 1995-06-23 1997-01-10 Sharp Corp 半導体装置の製造方法および液晶表示装置の製造方法
US5879128A (en) * 1996-07-24 1999-03-09 Applied Materials, Inc. Lift pin and support pin apparatus for a processing chamber
JP2001050399A (ja) 1999-08-03 2001-02-23 Hitachi Ltd 圧延用ロールの軸受シール装置及び圧延用ロールの軸受シール方法
JP4371543B2 (ja) * 2000-06-29 2009-11-25 日本電気株式会社 リモートプラズマcvd装置及び膜形成方法
JP2002075977A (ja) * 2000-08-30 2002-03-15 Applied Materials Inc 成膜方法及び成膜装置
US20020076507A1 (en) * 2000-12-15 2002-06-20 Chiang Tony P. Process sequence for atomic layer deposition
JP4344835B2 (ja) * 2002-10-24 2009-10-14 東京エレクトロン株式会社 枚葉式の処理装置
CN1902031A (zh) 2003-11-10 2007-01-24 布卢希弗特科技公司 用于处理基于真空的半导体处理系统中的工件的方法和系统
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
JP2007242869A (ja) 2006-03-08 2007-09-20 Tokyo Electron Ltd 基板処理システム
JP2008153510A (ja) 2006-12-19 2008-07-03 Tokyo Electron Ltd 基板処理システム、基板処理方法及び記憶媒体
KR20080095413A (ko) 2007-04-24 2008-10-29 주식회사 탑 엔지니어링 박막 봉지용 트윈 타깃 스퍼터 시스템 및 이를 이용한 성막방법
US7704884B2 (en) * 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
EP2161742A1 (en) 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
NL2002980C2 (en) 2009-06-05 2010-12-07 Otb Solar Bv Method for passivating al least a part of a substrate surface.
KR101104185B1 (ko) 2009-10-09 2012-01-09 주식회사 프로텍 웨이퍼 후면 코팅 장치
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
KR101501362B1 (ko) * 2012-08-09 2015-03-10 가부시키가이샤 스크린 홀딩스 기판처리장치 및 기판처리방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189910A (ja) * 1988-01-26 1989-07-31 Nobuatsu Watanabe 成膜装置
JPH03116833A (ja) * 1989-09-29 1991-05-17 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH04137613A (ja) * 1990-09-28 1992-05-12 Handotai Process Kenkyusho:Kk 半導体装置の製造装置
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH1050616A (ja) * 1996-07-30 1998-02-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
US6485531B1 (en) * 1998-09-15 2002-11-26 Levitronix Llc Process chamber
JP2000150399A (ja) * 1998-10-13 2000-05-30 Wacker Siltronic G Fuer Halbleitermaterialien Ag エピタキシャル成長した半導体ウエ―ハを製造するためのcvd反応器及び方法
JP2001102321A (ja) * 1999-09-17 2001-04-13 Applied Materials Inc 半導体製造装置における基板加熱方法及び半導体製造装置
JP2002208590A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体製造装置及び半導体装置の製造方法
JP2007511104A (ja) * 2003-11-10 2007-04-26 ブルーシフト テクノロジーズ インコーポレイテッド 真空下の半導体処理システムにおいて加工中の製品を処理する方法及びシステム
JP2007526637A (ja) * 2004-02-27 2007-09-13 アプライド マテリアルズ インコーポレイテッド パターン化されたウエハの裏側急速加熱処理
WO2012087613A2 (en) * 2010-12-22 2012-06-28 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020203503A1 (ja) * 2019-04-02 2020-10-08 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム

Also Published As

Publication number Publication date
JP6602922B2 (ja) 2019-11-06
US10535513B2 (en) 2020-01-14
WO2014082033A1 (en) 2014-05-30
KR102121893B1 (ko) 2020-06-11
US10020187B2 (en) 2018-07-10
JP6367213B2 (ja) 2018-08-01
US20180294153A1 (en) 2018-10-11
TW201428851A (zh) 2014-07-16
CN104813445B (zh) 2017-09-22
KR20150088888A (ko) 2015-08-03
TWI597779B (zh) 2017-09-01
US20140147990A1 (en) 2014-05-29
CN104813445A (zh) 2015-07-29
JP2018195830A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
JP6602922B2 (ja) 裏面パッシベーションのための装置及び方法
KR102388750B1 (ko) 반도체 프로세싱을 위한 웨이퍼 포지셔닝 페데스탈
US8057602B2 (en) Apparatus and method for supporting, positioning and rotating a substrate in a processing chamber
US11742229B2 (en) Auto-calibration to a station of a process module that spins a wafer
US10546761B2 (en) Substrate processing apparatus
JP2016510946A (ja) 噴射器から基板までの間隙の制御のための装置および方法
JP7438399B2 (ja) バッチ熱処理チャンバ
US20180033673A1 (en) Substrate support with in situ wafer rotation
US11479855B2 (en) Spatial wafer processing with improved temperature uniformity
JP6308030B2 (ja) 成膜装置、成膜方法及び記憶媒体
US20200131636A1 (en) Complementary Pattern Station Designs
TWI857244B (zh) 用於平面碳化矽基座之背側設計
JP7578724B2 (ja) 高温真空分離処理ミニ環境
WO2020241599A1 (ja) 基板処理システム及び基板処理システムの制御方法
TW202407871A (zh) 在其表面上具有網格圖案和排氣溝槽的平坦基座
TW202322309A (zh) 用於減少基板冷卻時間的設備及方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6367213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250